DE19801095B4 - Leistungs-MOSFET - Google Patents
Leistungs-MOSFET Download PDFInfo
- Publication number
- DE19801095B4 DE19801095B4 DE19801095A DE19801095A DE19801095B4 DE 19801095 B4 DE19801095 B4 DE 19801095B4 DE 19801095 A DE19801095 A DE 19801095A DE 19801095 A DE19801095 A DE 19801095A DE 19801095 B4 DE19801095 B4 DE 19801095B4
- Authority
- DE
- Germany
- Prior art keywords
- conductivity type
- zone
- power mosfet
- semiconductor
- mosfet according
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 62
- 239000000758 substrate Substances 0.000 claims abstract description 31
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 18
- 229910052751 metal Inorganic materials 0.000 claims abstract description 15
- 239000002184 metal Substances 0.000 claims abstract description 15
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims abstract description 9
- 239000002019 doping agent Substances 0.000 claims abstract description 6
- 239000012212 insulator Substances 0.000 claims description 13
- 238000001816 cooling Methods 0.000 claims description 8
- 150000001875 compounds Chemical class 0.000 claims description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 16
- 235000012239 silicon dioxide Nutrition 0.000 description 8
- 239000000377 silicon dioxide Substances 0.000 description 8
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 6
- 229910052782 aluminium Inorganic materials 0.000 description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 6
- 238000001465 metallisation Methods 0.000 description 4
- 229910021332 silicide Inorganic materials 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 230000017525 heat dissipation Effects 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/4175—Source or drain electrodes for field effect devices for lateral devices where the connection to the source or drain region is done through at least one part of the semiconductor substrate thickness, e.g. with connecting sink or with via-hole
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
- H01L29/7834—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with a non-planar structure, e.g. the gate or the source or the drain being non-planar
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
- H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
- H01L29/0692—Surface layout
- H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
- H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Abstract
Leistungs-MOSFET
mit:
– einer auf einem hochdotierten Halbleitersubstrat (1) eines ersten Leitfähigkeitstyps angeordneten Halbleiterschicht (2) eines zweiten, zu dem ersten Leitfähigkeitstyp entgegengesetzten Leitfähigkeitstyps, in der eine hochdotierte Sourcezone (4) des zweiten Leitfähigkeitstyps und eine hochdotierte Drainzone (3) des zweiten Leitfähigkeitstyps ausgebildet sind,
– einer über einer Halbleiterzone (5) des ersten Leitfähigkeitstyps vorgesehenen Gateelektrode (7), und
– einer metallisch leitenden Verbindung (9; 14, 15) zwischen der Sourcezone (4) und dem Halbleitersubstrat (1),
dadurch gekennzeichnet, dass
– die leitende Verbindung aus einer hochdotierten Halbleiterzone (9) des ersten Leitungstyps oder aus einem Graben (13), aus dem Dotierstoff des ersten Leitfähigkeitstyps (15) ausdiffundiert ist und der mit poly- oder monokristallinem Silizium (14) aufgefüllt ist, gebildet ist, und
– ein vergrabener Metallbereich (10) angrenzend an die Sourcezone (4) und die hochdotierten Halbleiterzone (9) bzw. dem poly- oder monokristallinem Silizium (14) vorgesehen ist.
– einer auf einem hochdotierten Halbleitersubstrat (1) eines ersten Leitfähigkeitstyps angeordneten Halbleiterschicht (2) eines zweiten, zu dem ersten Leitfähigkeitstyp entgegengesetzten Leitfähigkeitstyps, in der eine hochdotierte Sourcezone (4) des zweiten Leitfähigkeitstyps und eine hochdotierte Drainzone (3) des zweiten Leitfähigkeitstyps ausgebildet sind,
– einer über einer Halbleiterzone (5) des ersten Leitfähigkeitstyps vorgesehenen Gateelektrode (7), und
– einer metallisch leitenden Verbindung (9; 14, 15) zwischen der Sourcezone (4) und dem Halbleitersubstrat (1),
dadurch gekennzeichnet, dass
– die leitende Verbindung aus einer hochdotierten Halbleiterzone (9) des ersten Leitungstyps oder aus einem Graben (13), aus dem Dotierstoff des ersten Leitfähigkeitstyps (15) ausdiffundiert ist und der mit poly- oder monokristallinem Silizium (14) aufgefüllt ist, gebildet ist, und
– ein vergrabener Metallbereich (10) angrenzend an die Sourcezone (4) und die hochdotierten Halbleiterzone (9) bzw. dem poly- oder monokristallinem Silizium (14) vorgesehen ist.
Description
- Die vorliegende Erfindung bezieht sich auf einen Leistungs-MOSFET mit einer auf einem hochdotierten Halbleitersubstrat eines ersten Leitfähigkeitstyps angeordneten Halbleiterschicht eines zweiten, zu dem ersten Leitfähigkeitstyp entgegengesetzten Leitfähigkeitstyps, in der eine hochdotierte Sourcezone des zweiten Leitfähigkeitstyps und eine hochdotierte Drainzone des zweiten Leitfähigkeitstyps ausgebildet sind, einer über einer Halbleiterzone des ersten Leitfähigkeitstyps vorgesehenen Gateelektrode, und einer metallisch leitenden Verbindung zwischen der Sourcezone und dem Halbleitersubstrat.
- Bei Leistungs-MOSFETs spielt deren Kühlung bzw. die Wärmeabführung aus dem Halbleiterkörper eine herausragende Rolle. Diese wäre sehr einfach, wenn beispielsweise bei einem n-Kanal-MOSFET dessen Halbleitersubstrat, das gegebenenfalls mit einer Kühlfahne ausgestattet ist, direkt auf einen die Wärme aufnehmenden Körper, wie beispielsweise eine Autokarosserie, aufgeschraubt werden könnte. Voraussetzung hierfür ist, dass das Halbleitersubstrat und mit diesem die Sourcezone auf 0 Volt liegen könnte und der MOSFET in seinen sonstigen Eigenschaften nicht beeinträchtigt ist, also beispielsweise keinen zu hohen Einschaltwiderstand aufweist.
- Aus Power MOSFETS; Theory and Application, John Wiley a. Sons, Seiten 12-14, 1989, ist ein Leistungs-MOSFET bekannt, der eine auf einem hochdotierten Halbleitersubstrat des einen Leitfähigkeitstyps angeordnete Halbleiterschicht des anderen Leitfähigkeitstyps, in der eine hochdotierte Sourcezone des anderen Leitfähigkeitstyps und eine hochdotierte Drainzone des anderen Leitfähigkeitstyps ausgebildet sind, aufweist. Über einer Halbleiterzone des einen Leitfähigkeitstyps ist eine Gateelektrode vorgesehen.
- Weiterhin ist aus der
DE 196 06 105 A1 ein MOSFET bekannt, bei dem zwischen einer Sourcezone und einem hochdotierten Halbleitersubstrat eine metallisch leitende Verbindung in einem Graben vorgesehen ist. Für diese metallisch leitende Verbindung können eine Aluminiumlegierung oder Silizide von Metallen mit hohem Schmelzpunkt verwendet werden. - Es ist Aufgabe der vorliegenden Erfindung, einen Leistungs-MOSFET zu schaffen, dessen Halbleitersubstrat kühlbar ist, und der keinen zu hohen Einschaltwiderstand zeigt.
- Diese Aufgabe wird bei einem Leistungs-MOSFET der eingang genannten Art erfindungsgemäß dadurch gelöst, dass die leitende Verbindung aus einer hochdotierten Halbleiterzone des ersten Leitungstyps oder aus einem Graben, aus dem Dotierstoff des ersten Leitfähigkeitstyps ausdiffundiert ist und der mit poly- oder monokristallinem Silizium aufgefüllt ist, gebildet ist, und dass ein vergrabener Metallbereich angrenzend an die Sourcezone und die hochdotierten Halbleiterzone bzw. dem poly- oder monokristallinem Silizium vorgesehen ist.
- Bei dem erfindungsgemäßen Leistungs-MOSFET liegt also zunächst eine metallisch leitende Verbindung zwischen der an der einen Oberflächenseite des Leistungs-MOSFETs vorgesehenen Sourcezone zu der gegenüberliegenden Oberfläche des Halbleitersubstrats vor, so dass das Halbleitersubstrat und mit diesen die Sourcezone beispielsweise mittels 5 einer Kühlfahne auf eine Unterlage, wie eine Autokarosserie, aufgeschraubt werden kann, wobei das Halbleitersubstrat und damit die Sourcezone auf 0 Volt liegen. Mit dem Halbleitersubstrat ist bei einer solchen Struktur die Sourcezone „nach unten" geführt, weshalb von einem „Source-Down-FET" gesprochen wird.
- Der eigentliche MOSFET in der Halbleiterschicht kann von üblichem Aufbau sein, bei dem die Gateelektrode in eine auf der Halbleiterschicht vorgesehene Isolatorschicht eingebettet ist. Es ist aber auch möglich, die Gateelektrode in einem Graben in der Halbleiterschicht unterzubringen, wobei beispielsweise ein solcher Graben an seinem Rand mit einer Isolierschicht aus Siliziumdioxid oder Siliziumnitrid ausgekleidet und in seinem Innern mit dotiertem polykristallinem Silizium gefüllt wird.
- Die leitende Verbindung zwischen der Sourcezone und dem Halbleitersubstrat kann aus einer hochdotierten Halbleiterzone des einen Leitfähigkeitstyps gebildet werden. Es ist aber auch möglich, für diese leitende Verbindung einen Graben vorzusehen, aus welchem dann Dotierstoff des einen Zeitfähigkeitstyps aufdiffundiert wird und der mit poly- oder monokristallinem Silizium aufgefüllt wird. Ein andere Möglichkeit zur Gestaltung der leitenden Verbindung besteht aus einem Graben, der wenigstens teilweise mit Metall oder einer gut leitenden Schicht, gefüllt ist. Für eine solche Schicht kann vorzugsweise Titannitrid eingesetzt werden. Im übrigen kann das Innere des Grabens mit polykristallinem Silizium aufge füllt werden, das mit Dotierstoff des anderen Leitfähigkeitstyps dotiert ist.
- Das Halbleitersubstrat selbst kann direkt mit einer Kühleinrichtung, wie beispielsweise einer Kühlfahne, die auf eine Unterlage aufschraubbar ist, versehen werden. Damit wird eine besonders wirksame Wärmeabführung erreicht.
- Die Halbleiterschicht ist zwischen der Drainzone und der Gateelektrode vorzugsweise schwächer dotiert als in der Drainzone. Dadurch ist ein Betrieb des MOSFETs mit höheren Spannungen möglich. Ein solcher Betrieb wird auch dadurch begünstigt, wenn der Abstand zwischen der Drainzone und der Kante der Gateelektrode wenigstens 0,1 μm bis etwa 5 μm beträgt. Auch sollte die Dicke der Isolatorschicht vorzugsweise in Richtung auf die Drainzone zu stetig oder stufenartig anwachsen.
- Die Kontaktgabe zwischen der hochdotierten Sourcezone und der leitenden Verbindung erfolgt mittels eines vergrabenen Metalles, wie beispielsweise eines Silizides oder einer anderen leitenden Schicht aus beispielsweise Titannitrid.
- Über der Kurzschlußstelle zwischen der hochdotierten Sourcezone und der leitenden Verbindung ist die Isolatorschicht aus Siliziumdioxid abgeschieden. Es ist auch möglich, dort die Metallisierung für die Drainzone, also beispielsweise eine Aluminiumschicht, zu unterbrechen.
- Die Gateelektroden können gitterartig angeordnet sein und ein "Netz" aus polykristallinem Silizium des anderen Leitfähigkeitstyps gebildet ist, welches in die Isolatorschicht aus Siliziumdioxid oder einem anderen Material, wie beispielsweise Siliziumnitrid eingebettet ist.
- Die hochdotierten Drainzonen des anderen Leitfähigkeitstyps sind vorzugsweise mit einer ganzflächigen Metallschicht aus beispielsweise Aluminium kontaktiert, die gitterförmig gestaltet sein kann, wenn die einzelnen Sourcezonen einen bis zu ihrer Oberfläche reichenden Aluminium-Kurzschluß haben.
- Zwischen der hochdotierten Drainzone des anderen Leitfähigkeitstyps und der Kante der aus polykristallinem Silizium bestehenden Gateelektrode sollte in der Isolatorschicht ein Abstand von einigen Zehntel μm bis 5 μm bestehen, um eine hohe Spannungsfestigkeit zu erreichen. Diese wird auch dadurch gefördert, wenn die Dicke der Isolierschicht im Bereich der Gateelektrode in Richtung auf die Drainzone zu stufenartig oder stetig anwächst. Auch kann die Drainzone in bezug auf die Halbleiteroberfläche höher oder tiefer gelegen sein als die Sourcezone.
- Wenn für die leitende Verbindung eine hochdotierte Zone des einen Leitfähigkeitstyps verwendet wird, dann kann diese Zone auf ähnliche Weise hergestellt werden, wie dies bei Isolierdiffusionen oder bei mit einem pn-Übergang isolierten integrierten Schaltungen geschieht. Die leitende Verbindung kann aber auch über einen Graben erfolgen, aus welchem Dotierstoff des einen Leitfähigkeitstyps ausdiffundiert ist, und der dann mit polykristallinem oder einkristallinem Silizium oder mit einem Isolator, wie beispielsweise Siliziumdioxid aufgefüllt wird.
- Die Anordnung der Drainanschlüsse und der Sourcezonen kann streifenförmig oder zellenartig sein. Bei einer in der Halbleiterschicht vorgesehenen Gateelektrode ist diese in einen Graben eingepflanzt, der die Drainzone umringt. Außerhalb des Grabens ist die Sourcezone angeordnet, welche mit der leitenden Verbindung, die in bevorzugter Weise aus einem tiefen Graben mit leitfähiger Wand aus beispielsweise Titannitrid besteht, mit dem Halbleitersubstrat elektrisch verbunden ist.
- Die leitenden Verbindungen können beliebig angeordnet sein; sie können beispielsweise zellenförmig zwischen streifenförmigen Drainzonen oder selbst streifenförmig vorgesehen werden.
- Nachfolgend wird die Erfindung anhand der Zeichnungen näher erläutert. Es zeigen:
-
1 ein Schnittbild durch ein erstes Ausführungsbeispiel des erfindungsgemäßen MOSFFTs, -
2 ein Schnittbild durch ein zweites Ausführungsbeispiel des erfindungsgemäßen MOSFETs, -
3 eine Draufsicht zur Veranschaulichung der Lage von Sourcezonen und Drainzonen bei einer Zellenanordnung mit mehreren Leistungs-MOSFETs, und -
4 ein Schnittbild durch einen Trench-MOSFET. -
1 zeigt in einem Schnittbild ein Silizium-Halbleitersubstrat1 , das p++-leitend ist, also beispielsweise eine hohe Bordotierung aufweist. Auf dieses Halbleitersubstrat1 ist epitaktisch eine n-leitende Halbleiterschicht2 aufgetragen, in welcher n+-leitende Drainzonen3 sowie n+-leitende Sourcezonen4 vorgesehen sind. Zwischen den Sourcezonen4 und den Drainzonen3 befindet sich eine p-leitende Kanalzone5 . - Die Zonen
3 ,4 und5 können jeweils ringförmig gestaltet sein. - Auf der Oberfläche der Halbleiterschicht
2 ist eine Isolatorschicht6 aus Siliziumdioxid vorgesehen, in die Gateelektroden7 aus polykristallinem Silizium eingebettet sind. Die Drainzonen3 sind mit einer Metallisierung8 aus Aluminium kontaktiert. - Zwischen dem Halbleitersubstrat
1 und der Sourcezone4 befindet sich eine leitende Verbindung aus einer p+-leitenden Zone9 , wobei diese Zone9 mit der Sourcezone4 über ein Metall10 , wie beispielsweise ein Silizid oder Titannitrid verbunden ist. - Auf das Halbleitersubstrat
1 ist an der "Unterseite" eine Elektrode11 aus beispielsweise Aluminium aufgetragen, die mit einer Kühlfahne12 aus einer relativ dicken Metallschicht verbunden ist, mit welcher der MOSFET an beispielsweise einer Autokarosserie angeschraubt werden kann. - Wesentlich an der vorliegenden Erfindung ist, daß von der Sourcezone
4 über das Metall10 und die hochdotierte Zone9 eine leitende Verbindung zu dem Halbleitersubstrat1 besteht, so daß die Sourcezone "unten" über die Elektrode11 kontaktiert ist ("Source-Down-MOSFET"). - Das Metall
10 bewirkt einen Kurzschluß zwischen der Sourcezone4 und der p+-leitenden Zone9 . Für dieses Metall10 kann, wie bereits oben erläutert wurde, ein Silizid oder auch beispielsweise Titannitrid verwendet werden. Über dieser Kurzschlußstelle ist die Isolatorschicht6 abgeschieden. Eine andere Möglichkeit besteht darin, über der Kurzschlußstelle die Metallisierung8 zu unterbrechen. Jedenfalls reicht das Metall10 bis zur äußeren Oberfläche der Halbleiterschicht2 . - Die Gateelektroden
7 sind gitterartig angeordnet und bestehen vorzugsweise aus n+-leitendem polykristallinem Silizium, das in die Isolatorschicht6 aus Siliziumdioxid oder einem anderen geeigneten Isoliermaterial eingebettet ist. - Die n+-leitenden Drainzonen
3 sind mit der ganzflächigen Metallisierung8 aus Aluminium kontaktiert. Der Abstand zwischen den Zonen3 und der Kante der Gateelektrode7 sollte von einigen 0,1 μm bis etwa 5 μm reichen, um eine hohe Spannungsfestigkeit zu erzielen. Aus dem gleichen Grund ist es auch möglich, die Dicke der Isolatorschicht6 unterhalb der Gateelektrode in Richtung auf die Drainzone3 stufenweise oder stetig anwachsen zu lassen, obwohl dies in1 nicht dargestellt ist. Auch kann die Drainzone3 höher oder tiefer gelegen sein als die Sourcezone4 . -
2 zeigt ein weiteres Ausführungsbeispiel des erfindungsgemäßen Leistungs-MOSFETs, das sich von dem Ausführungsbeispiel der1 dadurch unterscheidet, daß die leitende Verbindung aus einem Graben13 besteht, in den p+-leitendes polykristallines oder monokristallines Silizium14 gefüllt ist, aus welchem eine p+-leitende Zone15 in die Halbleiterschicht2 ausdiffundiert ist. Mit einer Strichlinie22 ist angedeutet, wie die Dicke der Isolatorschicht6 unterhalb der Gateelektrode7 , deren Unterseite durch diese Strichlinie22 gegeben ist, in Richtung auf die Drainzone3 kontinuierlich anwachsen kann. -
3 zeigt eine Draufsicht auf eine Vielzahl von Leistungs-MOSFETs, wobei hier angegeben ist, wie die jeweiligen Sourcezonen4 bzw. Drainzonen3 angeordnet werden können, und wobei der Rand dieser Anordnung als Source-Streifen ausgeführt ist. - Die Ausführungsbeispiele der
1 und2 zeigen einen Leistungs-MOSFET, bei dem die Gateelektroden in "traditioneller" Weise angeordnet sind. Im Gegensatz hierzu ist in4 ein Schnittbild eines Leistungs-MOSFETs dargestellt, bei dem die Gateelektroden7 in Gräben16 untergebracht sind, die mit Isoliermaterial17 , wie beispielsweise Siliziumdioxid, gefüllt sind, in welchem n+-dotiertes polykristallines Silizium enthalten ist. Diese Gräben16 reichen bis zu einer p–-leitenden Schicht18 , die zwischen dem p+-leitenden Siliziumsubstrat1 und der n–-leitenden Siliziumschicht2 angeordnet ist. - Die leitende Verbindung zwischen den Sourcezonen
4 und dem Halbleitersubstrat1 erfolgt hier über Gräben19 , die mit gut leitendem Material, wie beispielsweise Titannitrid20 an ihrem Rand und in ihrem Inneren mit n+-leitendem polykristallinem Silizium21 gefüllt sind. Anstelle des polykristallinen Siliziums kann auch ein Isolator, beispielsweise Siliziumdioxid oder Siliziumnitrid verwendet werden, das einen Hohlraum aufweisen kann. Für die leitende Verbindung kann auch ein Metall, wie beispielsweise Wolfram, in den Graben eingebracht werden. - Die Schichtdicken betragen beispielsweise 0,2 mm für das Halbleitersubstrat 1, 2 μm für die p–-leitende Schicht
18 , 3 μm für die "Höhe" der Gateelektroden7 und 4 μm für die n–-leitende Halbleiterschicht2 , die einen spezifischen Widerstand von beispielsweise 0,5 Ohm/cm haben kann. Der Abstand zwischen den Gräben16 kann etwa 4 μm betragen, wobei jeder Graben16 eine Breite von etwa 1 μm hat. Auch die Gräben19 können eine Breite von etwa 1 μm aufweisen. - Der Verlauf des Stromes I ist in
4 durch eine Strichlinie angedeutet: er führt von der Elektrode11 durch das Halbleitersubstrat1 , die p–-leitende Schicht18 in die n–-leitende Schicht2 und von dort um die Gateelektrode7 herum zu der Drainzone3 . - Die Gräben
19 mit dem Kurzschluß zwischen dem Halbleitersubstrat1 und den Sourcezonen4 können beliebig angeordnet sein. Sie können beispielsweise zellenförmig zwischen streifenförmigen Drainzonen3 vorgesehen und gegebenenfalls ebenfalls streifenförmig ausgeführt werden.
Claims (12)
- Leistungs-MOSFET mit: – einer auf einem hochdotierten Halbleitersubstrat (
1 ) eines ersten Leitfähigkeitstyps angeordneten Halbleiterschicht (2 ) eines zweiten, zu dem ersten Leitfähigkeitstyp entgegengesetzten Leitfähigkeitstyps, in der eine hochdotierte Sourcezone (4 ) des zweiten Leitfähigkeitstyps und eine hochdotierte Drainzone (3 ) des zweiten Leitfähigkeitstyps ausgebildet sind, – einer über einer Halbleiterzone (5 ) des ersten Leitfähigkeitstyps vorgesehenen Gateelektrode (7 ), und – einer metallisch leitenden Verbindung (9 ;14 ,15 ) zwischen der Sourcezone (4 ) und dem Halbleitersubstrat (1 ), dadurch gekennzeichnet, dass – die leitende Verbindung aus einer hochdotierten Halbleiterzone (9 ) des ersten Leitungstyps oder aus einem Graben (13 ), aus dem Dotierstoff des ersten Leitfähigkeitstyps (15 ) ausdiffundiert ist und der mit poly- oder monokristallinem Silizium (14 ) aufgefüllt ist, gebildet ist, und – ein vergrabener Metallbereich (10 ) angrenzend an die Sourcezone (4 ) und die hochdotierten Halbleiterzone (9 ) bzw. dem poly- oder monokristallinem Silizium (14 ) vorgesehen ist. - Leistungs-MOSFET nach Anspruch 1, dadurch gekennzeichnet, dass das Halbleitersubstrat (
1 ) mit einer Kühleinrichtung (12 ) verbunden ist. - Leistungs-MOSFET nach Anspruch 1, dadurch gekennzeichnet, dass die Kühleinrichtung aus Metall besteht.
- Leistungs-MOSFET nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass die Halbleiterschicht zwischen der Drainzone (
3 ) und Gate (7 ) schwächer dotiert ist als die Drainzone (3 ). - Leistungs-MOSFET nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass die Dicke der Isolatorschicht (
6 ) unter der Gateelektrode (7 ) in Richtung auf die Drainzone (3 ) stetig oder stufenartig zunimmt. - Leistungs-MOSFET nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet eine schwach dotierte Halbleiterschicht (
18 ) des einen Leitfähigkeitstyps zwischen dem Halbleitersubstrat (1 ) und der Halbleiterschicht (2 ) des anderen Leitfähigkeitstyps. - Leistungs-MOSFET nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, dass das Halbleitersubstrat (
1 ) eine Schichtdicke von etwa 0,2 mm aufweist. - Leistungs-MOSFET nach Anspruch 6, dadurch gekennzeichnet, dass die Halbleiterschicht (
18 ) des einen Leitfähigkeitstyps eine Schichtdicke von etwa 2 μm aufweist. - Leistungs-MOSFET nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, dass die Gateelektrode eine Schichtdicke von etwa 3 μm aufweist.
- Leistungs-MOSFET nach Anspruch 9, dadurch gekennzeichnet, dass die Gateelektrode eine Breite von etwa 1 μm aufweist.
- Leistungs-MOSFET nach einem der Ansprüche 1 bis 10, dadurch gekennzeichnet, dass die Halbleiterschicht (
2 ) des zweiten Leitfähigkeitstyps eine Schichtdicke von etwa 4 μm aufweist. - Leistungs-MOSFET nach einem der Ansprüche 1 bis 11, dadurch gekennzeichnet, dass die metallisch leitende Verbindung (
9 ;14 ,15 ) eine Breite von etwa 1 bis 2 μm aufweist.
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19801095A DE19801095B4 (de) | 1998-01-14 | 1998-01-14 | Leistungs-MOSFET |
JP2000540579A JP2002510147A (ja) | 1998-01-14 | 1998-12-07 | パワーmosfet |
EP98966510A EP1048074A1 (de) | 1998-01-14 | 1998-12-07 | Leistungs-mosfet |
PCT/DE1998/003589 WO1999036961A1 (de) | 1998-01-14 | 1998-12-07 | Leistungs-mosfet |
US09/616,620 US6459142B1 (en) | 1998-01-14 | 2000-07-14 | Power MOSFET |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19801095A DE19801095B4 (de) | 1998-01-14 | 1998-01-14 | Leistungs-MOSFET |
Publications (2)
Publication Number | Publication Date |
---|---|
DE19801095A1 DE19801095A1 (de) | 1999-07-15 |
DE19801095B4 true DE19801095B4 (de) | 2007-12-13 |
Family
ID=7854555
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19801095A Expired - Fee Related DE19801095B4 (de) | 1998-01-14 | 1998-01-14 | Leistungs-MOSFET |
Country Status (5)
Country | Link |
---|---|
US (1) | US6459142B1 (de) |
EP (1) | EP1048074A1 (de) |
JP (1) | JP2002510147A (de) |
DE (1) | DE19801095B4 (de) |
WO (1) | WO1999036961A1 (de) |
Families Citing this family (32)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1290403A (zh) * | 1998-02-07 | 2001-04-04 | 斋摩德股份有限公司 | 包括连接横向rf mos器件的源区与背侧的插头的类网状栅结构 |
DE19840032C1 (de) | 1998-09-02 | 1999-11-18 | Siemens Ag | Halbleiterbauelement und Herstellungsverfahren dazu |
US6781194B2 (en) * | 2001-04-11 | 2004-08-24 | Silicon Semiconductor Corporation | Vertical power devices having retrograded-doped transition regions and insulated trench-based electrodes therein |
US6784486B2 (en) * | 2000-06-23 | 2004-08-31 | Silicon Semiconductor Corporation | Vertical power devices having retrograded-doped transition regions therein |
EP1396030B1 (de) * | 2001-04-11 | 2011-06-29 | Silicon Semiconductor Corporation | Vertikale Leistungshalbleiteranordnung und Verfahren zu deren Herstellung |
FR2826183A1 (fr) * | 2001-06-15 | 2002-12-20 | St Microelectronics Sa | Transistor mos de puissance lateral |
US6819089B2 (en) | 2001-11-09 | 2004-11-16 | Infineon Technologies Ag | Power factor correction circuit with high-voltage semiconductor component |
US6825514B2 (en) | 2001-11-09 | 2004-11-30 | Infineon Technologies Ag | High-voltage semiconductor component |
DE10239310B4 (de) * | 2002-08-27 | 2005-11-03 | Infineon Technologies Ag | Verfahren zur Herstellung einer elektrisch leitenden Verbindung zwischen einer ersten und einer zweiten vergrabenen Halbleiterschicht |
JP4825688B2 (ja) * | 2002-09-11 | 2011-11-30 | 株式会社東芝 | 半導体装置の製造方法 |
US7015104B1 (en) | 2003-05-29 | 2006-03-21 | Third Dimension Semiconductor, Inc. | Technique for forming the deep doped columns in superjunction |
US7683454B2 (en) * | 2003-12-05 | 2010-03-23 | Stmicroelectronics S.A. | MOS power component with a reduced surface area |
US7052982B2 (en) | 2003-12-19 | 2006-05-30 | Third Dimension (3D) Semiconductor, Inc. | Method for manufacturing a superjunction device with wide mesas |
KR20080100265A (ko) | 2003-12-19 | 2008-11-14 | 써드 디멘존 세미컨덕터, 인코포레이티드 | 종래의 종단을 갖는 수퍼 접합 장치를 제조하는 방법 |
EP1721344A4 (de) | 2003-12-19 | 2009-06-10 | Third Dimension 3D Sc Inc | Verfahren zur herstellung eines supersperrschicht-bauelements |
US7023069B2 (en) | 2003-12-19 | 2006-04-04 | Third Dimension (3D) Semiconductor, Inc. | Method for forming thick dielectric regions using etched trenches |
JP4334395B2 (ja) * | 2004-03-31 | 2009-09-30 | 株式会社東芝 | 半導体装置 |
US7547945B2 (en) * | 2004-09-01 | 2009-06-16 | Micron Technology, Inc. | Transistor devices, transistor structures and semiconductor constructions |
US7651897B2 (en) * | 2004-12-07 | 2010-01-26 | National Semiconductor Corporation | Integrated circuit with metal heat flow path coupled to transistor and method for manufacturing such circuit |
TWI401749B (zh) | 2004-12-27 | 2013-07-11 | Third Dimension 3D Sc Inc | 用於高電壓超接面終止之方法 |
US7439583B2 (en) | 2004-12-27 | 2008-10-21 | Third Dimension (3D) Semiconductor, Inc. | Tungsten plug drain extension |
US7282401B2 (en) | 2005-07-08 | 2007-10-16 | Micron Technology, Inc. | Method and apparatus for a self-aligned recessed access device (RAD) transistor gate |
US7867851B2 (en) | 2005-08-30 | 2011-01-11 | Micron Technology, Inc. | Methods of forming field effect transistors on substrates |
US7700441B2 (en) | 2006-02-02 | 2010-04-20 | Micron Technology, Inc. | Methods of forming field effect transistors, methods of forming field effect transistor gates, methods of forming integrated circuitry comprising a transistor gate array and circuitry peripheral to the gate array, and methods of forming integrated circuitry comprising a transistor gate array including first gates and second grounded isolation gates |
US7602001B2 (en) | 2006-07-17 | 2009-10-13 | Micron Technology, Inc. | Capacitorless one transistor DRAM cell, integrated circuitry comprising an array of capacitorless one transistor DRAM cells, and method of forming lines of capacitorless one transistor DRAM cells |
JP2008034649A (ja) * | 2006-07-28 | 2008-02-14 | Sanyo Electric Co Ltd | 半導体装置 |
US7772632B2 (en) | 2006-08-21 | 2010-08-10 | Micron Technology, Inc. | Memory arrays and methods of fabricating memory arrays |
US7589995B2 (en) | 2006-09-07 | 2009-09-15 | Micron Technology, Inc. | One-transistor memory cell with bias gate |
US7923373B2 (en) | 2007-06-04 | 2011-04-12 | Micron Technology, Inc. | Pitch multiplication using self-assembling materials |
US20110233674A1 (en) * | 2010-03-29 | 2011-09-29 | International Business Machines Corporation | Design Structure For Dense Layout of Semiconductor Devices |
US8912574B2 (en) | 2010-12-14 | 2014-12-16 | International Business Machines Corporation | Device isolation with improved thermal conductivity |
US8471331B2 (en) | 2011-08-15 | 2013-06-25 | Semiconductor Components Industries, Llc | Method of making an insulated gate semiconductor device with source-substrate connection and structure |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19606105A1 (de) * | 1995-02-21 | 1996-08-22 | Fuji Electric Co Ltd | Back-Source-MOSFET |
Family Cites Families (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE1933731C3 (de) * | 1968-07-05 | 1982-03-25 | Honeywell Information Systems Italia S.p.A., Caluso, Torino | Verfahren zum Herstellen einer integrierten Halbleiterschaltung |
US3986196A (en) * | 1975-06-30 | 1976-10-12 | Varian Associates | Through-substrate source contact for microwave FET |
US4252582A (en) * | 1980-01-25 | 1981-02-24 | International Business Machines Corporation | Self aligned method for making bipolar transistor having minimum base to emitter contact spacing |
US4378630A (en) * | 1980-05-05 | 1983-04-05 | International Business Machines Corporation | Process for fabricating a high performance PNP and NPN structure |
EP0098167B1 (de) * | 1982-06-30 | 1988-09-07 | Fujitsu Limited | Feldeffekthalbleiteranordnung |
GB8414036D0 (en) * | 1984-06-01 | 1984-07-04 | Emi Ltd | Field effect devices |
US4819052A (en) * | 1986-12-22 | 1989-04-04 | Texas Instruments Incorporated | Merged bipolar/CMOS technology using electrically active trench |
US5156989A (en) * | 1988-11-08 | 1992-10-20 | Siliconix, Incorporated | Complementary, isolated DMOS IC technology |
US4992764A (en) * | 1989-02-21 | 1991-02-12 | Hittite Microwave Corporation | High-power FET circuit |
US5128737A (en) * | 1990-03-02 | 1992-07-07 | Silicon Dynamics, Inc. | Semiconductor integrated circuit fabrication yield improvements |
FR2659494B1 (fr) * | 1990-03-09 | 1996-12-06 | Thomson Composants Microondes | Composant semiconducteur de puissance, dont la puce est montee a l'envers. |
DE4143209A1 (de) * | 1991-12-30 | 1993-07-01 | Hoefflinger Bernd Prof Dr | Integrierte schaltung |
JP3179212B2 (ja) * | 1992-10-27 | 2001-06-25 | 日本電気株式会社 | 半導体装置の製造方法 |
JPH06151989A (ja) * | 1992-11-12 | 1994-05-31 | Fuji Electric Co Ltd | 超電導素子 |
DE4341667C1 (de) * | 1993-12-07 | 1994-12-01 | Siemens Ag | Integrierte Schaltungsanordnung mit mindestens einem CMOS-NAND-Gatter und Verfahren zu deren Herstellung |
US5479048A (en) * | 1994-02-04 | 1995-12-26 | Analog Devices, Inc. | Integrated circuit chip supported by a handle wafer and provided with means to maintain the handle wafer potential at a desired level |
US5578841A (en) * | 1995-12-18 | 1996-11-26 | Motorola, Inc. | Vertical MOSFET device having frontside and backside contacts |
US5741737A (en) * | 1996-06-27 | 1998-04-21 | Cypress Semiconductor Corporation | MOS transistor with ramped gate oxide thickness and method for making same |
DE69739206D1 (de) * | 1996-07-19 | 2009-02-26 | Siliconix Inc | Hochdichte-graben-dmos-transistor mit grabenbodemimplantierung |
US6121661A (en) * | 1996-12-11 | 2000-09-19 | International Business Machines Corporation | Silicon-on-insulator structure for electrostatic discharge protection and improved heat dissipation |
US5889306A (en) * | 1997-01-10 | 1999-03-30 | International Business Machines Corporation | Bulk silicon voltage plane for SOI applications |
JP2000513877A (ja) * | 1997-04-28 | 2000-10-17 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 横形mosトランジスタデバイス |
KR100230736B1 (ko) * | 1997-06-25 | 1999-11-15 | 김영환 | 반도체 소자의 정전기 방지 구조 및 그의 제조방법(Structure of protecting electrostatic discharge for semiconductor device and method for manufacturing the same) |
JPH11111856A (ja) * | 1997-10-01 | 1999-04-23 | Citizen Watch Co Ltd | 半導体装置 |
US6048772A (en) * | 1998-05-04 | 2000-04-11 | Xemod, Inc. | Method for fabricating a lateral RF MOS device with an non-diffusion source-backside connection |
-
1998
- 1998-01-14 DE DE19801095A patent/DE19801095B4/de not_active Expired - Fee Related
- 1998-12-07 WO PCT/DE1998/003589 patent/WO1999036961A1/de not_active Application Discontinuation
- 1998-12-07 JP JP2000540579A patent/JP2002510147A/ja active Pending
- 1998-12-07 EP EP98966510A patent/EP1048074A1/de not_active Withdrawn
-
2000
- 2000-07-14 US US09/616,620 patent/US6459142B1/en not_active Expired - Lifetime
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19606105A1 (de) * | 1995-02-21 | 1996-08-22 | Fuji Electric Co Ltd | Back-Source-MOSFET |
Non-Patent Citations (1)
Title |
---|
Power MOSFETS, Theory and Application, John Wiley a. Sons, pp. 12-14, 1989 * |
Also Published As
Publication number | Publication date |
---|---|
EP1048074A1 (de) | 2000-11-02 |
WO1999036961A1 (de) | 1999-07-22 |
JP2002510147A (ja) | 2002-04-02 |
US6459142B1 (en) | 2002-10-01 |
DE19801095A1 (de) | 1999-07-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE19801095B4 (de) | Leistungs-MOSFET | |
EP1051756B1 (de) | Mos-feldeffekttransistor mit hilfselektrode | |
DE102016104256B3 (de) | Transistorzellen und Kompensationsstruktur aufweisende Halbleitervorrichtung mit breitem Bandabstand | |
DE102017110969A1 (de) | Halbleitervorrichtung mit grosser bandlücke mit graben-gatestrukturen | |
DE60033271T2 (de) | Laterales dünnfilm-silizium-auf-isolator-(soi)-pmos-bauelement mit drain-ausdehnungszone | |
EP1048079A1 (de) | Soi-hochspannungsschalter | |
DE19848828A1 (de) | Halbleiterbauelement mit kleiner Durchlaßspannung und hoher Sperrfähigkeit | |
DE60222094T2 (de) | Halbleiterbauelemente und ihr peripherieabschluss | |
DE112016006380B4 (de) | Halbleiterbauelement | |
DE19830332A1 (de) | Vertikales Halbleiterbauelement mit reduziertem elektrischem Oberflächenfeld | |
EP1181712B1 (de) | Niederohmiges vdmos-halbleiterbauelement | |
EP1264350B1 (de) | Vertikales hochvolt-halbleiterbauelement | |
EP0913000A1 (de) | Durch feldeffekt steuerbares halbleiterbauelement | |
DE10245049B4 (de) | Kompensationshalbleiterbauelement | |
EP1160874A2 (de) | Feldeffektgesteuertes, vertikales Halbleiterbauelement | |
DE10312911B4 (de) | Halbleiterbauelement mit platzsparendem Randabschluss | |
DE10224201B4 (de) | Halbleiterbauelement mit Durchbruchstrompfad und Herstellungsverfahren desselben | |
EP0966761B1 (de) | Vertikal igbt mit einer soi-struktur | |
DE10005772B4 (de) | Trench-MOSFET | |
DE102022102392A1 (de) | Halbleitervorrichtung und Verfahren zum Herstellen einerHalbleitervorrichtung | |
DE10321222A1 (de) | Halbleiterbauelement | |
DE10319515B4 (de) | Trench-IGBT | |
EP1186052B1 (de) | Source-down-leistungstransistor | |
DE102006014580B4 (de) | Vertikales Hochvolt-Halbleiterbauelement und Verfahren zur Herstellung eines Randabschlusses für einen IGBT | |
DE10249633B4 (de) | Source-Down-Leistungstransistor und Verfahren zu dessen Herstellung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8127 | New person/name/address of the applicant |
Owner name: INFINEON TECHNOLOGIES AG, 81669 MUENCHEN, DE |
|
8364 | No opposition during term of opposition | ||
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee | ||
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |
Effective date: 20140801 |