DE112017003754B4 - Halbleitervorrichtung und verfahren zum herstellen einer halbleitervorrichtung - Google Patents

Halbleitervorrichtung und verfahren zum herstellen einer halbleitervorrichtung Download PDF

Info

Publication number
DE112017003754B4
DE112017003754B4 DE112017003754.9T DE112017003754T DE112017003754B4 DE 112017003754 B4 DE112017003754 B4 DE 112017003754B4 DE 112017003754 T DE112017003754 T DE 112017003754T DE 112017003754 B4 DE112017003754 B4 DE 112017003754B4
Authority
DE
Germany
Prior art keywords
type
oxide semiconductor
layer
semiconductor layer
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE112017003754.9T
Other languages
English (en)
Other versions
DE112017003754T5 (de
Inventor
Yohei YUDA
Tatsuro Watahiki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE112017003754T5 publication Critical patent/DE112017003754T5/de
Application granted granted Critical
Publication of DE112017003754B4 publication Critical patent/DE112017003754B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/0495—Schottky electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes

Abstract

Halbleitervorrichtung, die Folgendes aufweist:- eine n-leitende Oxidhalbleiterschicht (1, 8);- eine erste Elektrode (3), die mit einer ersten Hauptfläche der n-leitenden Oxidhalbleiterschicht (1, 8) verbunden ist, und- eine zweite Elektrode (2), die auf der ersten Hauptfläche der n-leitenden Oxidhalbleiterschicht (1, 8) oder auf einer zweiten Hauptfläche angeordnet ist, bei der es sich um eine Fläche auf einer Rückseite von der ersten Hauptfläche handelt, wobei ein Strom zwischen der ersten Elektrode (3) und der zweiten Elektrode (2) über die zwischen der ersten Elektrode (3) und der zweiten Elektrode (2) angeordnete n-leitende Oxidhalbleiterschicht (1, 8) fließt, wobei die Halbleitervorrichtung ferner Folgendes aufweist:- eine p-leitende Oxidhalbleiterschicht (4a, 4c), die benachbart einer Verbindung zwischen der ersten Elektrode (3) und der n-leitenden Oxidhalbleiterschicht (1, 8) angeordnet ist; und- eine Nitridschicht (7, 7a, 7b, 7c, 7d), die zwischen der p-leitenden Oxidhalbleiterschicht (4a, 4c) und der n-leitenden Oxidhalbleiterschicht (1, 8) angeordnet ist.

Description

  • Technisches Gebiet
  • Die in der Beschreibung der vorliegenden Anmeldung offenbarte Erfindung betrifft eine Halbleitervorrichtung, die z.B. einen Oxidhalbleiter verwendet, sowie ein Verfahren zum Herstellen einer derartigen Halbleitervorrichtung.
  • Einschlägiger Stand der Technik
  • Bei Dioden handelt es sich um Halbleitervorrichtungen, die zusammen mit solchen Schaltvorrichtungen, wie etwa Bipolartransistoren mit isoliertem Gate (IGBTs) oder Metall-Oxidhalbleiter-Feldeffekttransistoren (MOSFETs) von essenzieller Bedeutung für Stromrichter, wie z.B. Konverter oder Inverter sind. Das Anwendungsgebiet dieser Stromrichter hat sich nicht nur auf industrielle Gerätschaften und elektrische Haushaltsgeräte, sondern auch auf andere Gerätschaften ausgedehnt, wie z.B. Transportgeräte, wie Schienenfahrzeuge und Kraftfahrzeuge, sowie Gerätschaften für die Stromübertragung und Stromverteilung von elektrischen Stromsystemen, wobei ein Bedarf zur Steigerung der elektrischen Leistung sowie zur Reduzierung von Verlusten bei solchen Halbleitervorrichtungen, wie Dioden und Schaltvorrichtungen, besteht.
  • Trotz der Tatsache, dass es sich bei den vorherrschenden Halbleitervorrichtungen herkömmlicherweise um solche handelt, die Silicium (Si) verwenden, sind nunmehr Halbleitervorrichtungen entwickelt worden, die ein Halbleitermaterial mit einer größeren Bandlücke als Si verwenden, wie z.B. Siliciumcarbid (SiC) oder Galliumnitrid (GaN). In den letzten Jahren sind Halbleitervorrichtungen entwickelt worden, die Galliumoxid (Ga2O3) verwenden, wobei es sich bei Galliumoxid um einen Oxidhalbleiter mit einer größeren Bandlücke als SiC und GaN handelt und dieses als Halbleitermaterial verwendet wird, von dem man sich eine weitere Erhöhung der elektrischen Leistung und Reduzierung des Verlusts erwartet.
  • Eine herkömmliche Halbleitervorrichtung, die Galliumoxid verwendet, sieht eine Schottky-Barrieren-Diode unter Verwendung von Galliumoxid vor, wobei eine Kathodenelektrode auf der einen Oberfläche eines n-leitenden Galliumoxid-Substrats angeordnet ist, das n-leitende Dotierstoffe für einen ohmschen Übergang enthält, eine n-leitende Galliumoxid-Schicht mit einer geringeren n-Leitfähigkeits-Trägerdichte als das n-leitende Galliumoxid-Substrat auf der anderen Oberfläche des n-leitenden Galliumoxid-Substrats angeordnet ist und eine Anodenelektrode auf der n-leitenden Galliumoxid-Schicht für einen Schottky-Übergang angeordnet ist (siehe z.B. Patentdokument 1).
  • Im Vergleich zu PN-Dioden können Schottky-Barrieren-Dioden im Prinzip die Durchlassspannung reduzieren und somit zur Verbesserung der Effizienz von Stromrichtern in Hochleistungsanwendungen verwendet werden, bei denen ein hoher Strom in Dioden fließt. Außerdem handelt es sich bei Schottky-Barrieren-Dioden um unipolare Vorrichtungen, und sie können schneller schalten als PN-Dioden und somit zur Reduzierung der Dimensionen von Stromrichtern genutzt werden, wenn die Schaltfrequenzen erhöht werden. Insbesondere bei Verwendung von SiC als Halbleitermaterial kann die Sperrrichtungs-Stehspannung im Fall des Anliegens einer Sperrvorspannung erhöht werden, da SiC eine größere Bandlücke als Si aufweist und somit Schottky-Barrieren-Dioden mit Sperrrichtungs-Stehspannungen von mehreren Kilovolt in praktischen Einsatz gekommen sind.
  • Herkömmliche Halbleitervorrichtungen, die SiC verwenden, besitzen einen p-leitenden Halbleiterbereich, der benachbart sowie um einen Schottky-Verbindungsbereich einer n-leitenden SiC-Schicht gebildet ist, die mit einer Anodenelektrode eine Schottky-Verbindung bildet, wobei diese Struktur die Ausbildung einer Anschlussstruktur ermöglicht, die einen PN-Übergang aufweist. Schottky-Barrieren-Dioden mit verbesserten Sperrrichtungs-Stehspannungen werden in dieser Weise ausgebildet.
  • Bei der Anschlussstruktur einer herkömmlichen, SiC verwendenden Schottky-Barrieren-Diode wird der p-leitende Halbleiterbereich gebildet durch Dotieren der mit n-leitenden Dotierstoffen dotierten n-leitenden SiC-Schicht mit p-leitenden Dotierstoffen, wobei hierdurch die p-leitende Dotierstoffkonzentration in der SiC-Schicht höher ausgebildet wird als die darin vorhandene n-leitende Dotierstoffkonzentration (siehe z.B. Patentdokument 2).
  • Außerdem sind in der Zwischenzeit im Stand der Technik PN-Dioden vorgeschlagen worden, die ein Oxid und PIN-Strukturen verwenden, die eine Isolierschicht an der PN-Grenzfläche aufweisen. Eine Struktur, die eine i-leitende Halbleiterschicht in die Grenzfläche des PN-Übergangs einfügt, bietet die Vorteile, dass sie die Erstreckung einer Verarmungsschicht bei Anliegen einer Sperrspannung erhöht sowie als Vorrichtung Ansprecheigenschaften mit hoher Geschwindigkeit erzielt (siehe z.B. Patentdokument 3).
  • Patentdokument 4 betrifft eine herkömmliche Halbleitervorrichtung, die eine n-leitende Oxidhalbleiterschicht, eine erste Elektrode, die mit einer ersten Hauptfläche der n-leitenden Oxidhalbleiterschicht verbunden ist, eine zweite Elektrode, die auf einer zweiten Hauptfläche angeordnet ist, bei der es sich um eine Fläche auf einer Rückseite von der ersten Hauptfläche handelt, und eine p-leitende Oxidhalbleiterschicht aufweist, die benachbart einer Verbindung zwischen der ersten Elektrode und der n-leitenden Oxidhalbleiterschicht angeordnet ist. Ein Strom fließt zwischen der ersten Elektrode und der zweiten Elektrode über die zwischen der ersten Elektrode und der zweiten Elektrode angeordnete n-leitende Oxidhalbleiterschicht.
  • Patentdokument 5 betrifft eine herkömmliche Schottky-Diode aus Oxidhalbleitern.
  • Dokumente zum Stand der Technik
  • Patentdokumente
    • Patentdokument 1 Internationale Patentveröffentlichung WO 2013/ 069 729 A1
    • Patentdokument 2 Japanische Patentanmeldungs-Offenlegungsschrift JP 2012- 248 736 A
    • Patentdokument 3 Internationale Patentveröffentlichung WO 2013/ 122 084 A1
    • Patentdokument 4 Internationale Patentveröffentlichung WO 2016/ 075 927 A1
    • Patentdokument 5 Japanische Patentanmeldungs-Offenlegungsschrift JP 2013 - 102 081 A
  • Kurzbeschreibung der Erfindung
  • Mit der Erfindung zu lösendes Problem
  • Bei der in dem Patentdokument 1 offenbarten Schottky-Barrieren-Diode, die Galliumoxid als Oxidhalbleiter verwendet, besteht ein Problem dahingehend, dass eine weitere Verbesserung der Sperrrichtungs-Stehspannung nicht möglich ist, da keine Anschlussstruktur benachbart dem sowie um den Schottky-Verbindungsbereich zwischen der n-leitenden Oxidhalbleiterschicht und der Anodenelektrode herum vorhanden ist.
  • Auch in dem Fall, in dem die Anschlussstruktur mit dem PN-Übergang, der bei der in dem Patentdokument 2 beschriebenen, SiC verwendenden Schottky-Barrieren-Diode verwendet wird, bei einer einen Oxidhalbleiter verwendenden Schottky-Barrieren-Diode verwendet wird, besteht selbst dann, wenn ein p-leitender Oxidhalbleiter zum Bilden eines PN-Übergangs auf einem n-leitenden Oxidhalbleiter vorgesehen ist, ein Problem dahingehend, dass der p-leitende Oxidhalbleiter durch Sauerstoff in dem n-leitenden Oxidhalbleiter oxidiert wird und seine p-Leitfähigkeit verliert und somit die Wirkung der Anschlussstruktur mit dem PN-Übergang unzulänglich wird.
  • Ferner wird auch in dem Fall, in dem bei der in dem Patentdokument 3 beschriebenen, einen Oxidhalbleiter verwendenden PIN-Struktur als Material für die i-leitende Halbleiterschicht ein Oxid verwendet wird, selbst bei Anordnung eines p-leitenden Oxidhalbleiters auf einem n-leitenden Oxidhalbleiter zum Bilden eines PN-Übergangs der p-leitende Oxidhalbleiter durch Sauerstoff in dem n-leitenden Oxidhalbleiter oxidiert, und er verliert seine p-Leitfähigkeit, und somit wird die Wirkung der Anschlussstruktur mit dem PN-Übergang in ähnlicher Weise unzulänglich, wie dies vorstehend beschrieben wurde.
  • Die in der Beschreibung der vorliegenden Erfindung offenbarte Technik ist zur Lösung der vorstehend geschilderten Probleme entwickelt worden, und die Aufgabe der vorliegenden Erfindung besteht in der Schaffung einer Halbleitervorrichtung sowie eines Verfahrens zum Herstellen einer Halbleitervorrichtung, mit denen ein Oxidieren eines p-leitenden Oxidhalbleiters durch Sauerstoff in einem n-leitenden Oxidhalbleiter auch dann verhindert werden kann, wenn der p-leitende Oxidhalbleiter als Anschlussstruktur auf dem n-leitenden Oxidhalbleiter angeordnet ist.
  • Mittel zum Lösen der Probleme
  • Die Aufgabe wird gelöst mit den unabhängigen Ansprüchen 1 und 14. Vorteilhafte Weiterbildungen der Erfindung sind in den abhängigen Ansprüchen 2 bis 13 sowie Anspruch 15 angegeben.
    Eine Halbleitervorrichtung gemäß der vorliegenden Erfindung weist Folgendes auf: eine n-leitende Oxidhalbleiterschicht, eine erste Elektrode, die mit einer ersten Hauptfläche der n-leitenden Oxidhalbleiterschicht verbunden ist, sowie eine zweite Elektrode, die auf der ersten Hauptfläche der n-leitenden Oxidhalbleiterschicht oder auf einer zweiten Hauptfläche angeordnet ist, bei der es sich um eine Fläche auf einer Rückseite von der ersten Hauptfläche handelt.
  • Ein Strom fließt zwischen der ersten Elektrode und der zweiten Elektrode über die n-leitende Oxidhalbleiterschicht, die zwischen der ersten Elektrode und der zweiten Elektrode angeordnet ist. Die Halbleitervorrichtung besitzt ferner eine p-leitende Oxidhalbleiterschicht, die benachbart einer Verbindung bzw. einem Übergang zwischen der ersten Elektrode und der n-leitenden Oxidhalbleiterschicht angeordnet ist, sowie eine Nitridschicht, die zwischen der p-leitenden Oxidhalbleiterschicht und der n-leitenden Oxidhalbleiterschicht angeordnet ist.
  • Ein Verfahren zum Herstellen einer Halbleitervorrichtung gemäß der vorliegenden Erfindung weist folgende Schritte auf: Bilden einer Nitridschicht auf einer Oberfläche einer n-leitenden Oxidhalbleiterschicht, die Metalloxid enthält, durch Nitridieren von in dem Metalloxid enthaltenen Metall, wobei die Nitridschicht eine Öffnung aufweist, die die n-leitende Oxidhalbleiterschicht freilegt, Bilden einer p-leitenden Oxidhalbleiterschicht auf der Nitridschicht, Bilden einer ersten Elektrode, die mit einer ersten Hauptfläche der n-leitenden Oxidhalbleiterschicht in der Öffnung in Verbindung steht, und Anordnen einer zweiten Elektrode auf der ersten Hauptfläche der n-leitenden Oxidhalbleiterschicht oder auf einer zweiten Hauptfläche, bei der es sich um eine Fläche auf einer Rückseite von der ersten Hauptfläche handelt.
  • Wirkungen der Erfindung
  • Bei der Halbleitervorrichtung gemäß der vorliegenden Erfindung ist die Nitridschicht zwischen der p-leitenden Oxidhalbleiterschicht und der n-leitenden Oxidhalbleiterschicht angeordnet. Dadurch ist es möglich, eine Halbleitervorrichtung anzugeben, bei der ein Oxidieren des p-leitenden Oxidhalbleiters durch Sauerstoff in dem n-leitenden Oxidhalbleiter verhindert wird.
  • Bei dem Verfahren zum Herstellen einer Halbleitervorrichtung gemäß der vorliegenden Erfindung wird die Nitridschicht durch Nitridieren der Oberfläche der n-leitenden Oxidhalbleiterschicht gebildet. Dadurch ist es möglich, ein Verfahren zum Herstellen einer Halbleitervorrichtung anzugeben, bei dem ein Oxidieren des p-leitenden Oxidhalbleiters durch Sauerstoff in dem n-leitenden Oxidhalbleiter verhindert wird.
  • Die Zielsetzungen, Merkmale und Vorteile hinsichtlich der in der Beschreibung der vorliegenden Erfindung offenbarten Technik werden aus der nachfolgenden ausführlichen Beschreibung und den Begleitzeichnungen noch deutlicher.
  • Figurenliste
  • In den Zeichnungen zeigen:
    • 1 eine Schnittdarstellung und eine Draufsicht auf eine Halbleitervorrichtung gemäß Ausführungsform 1 der vorliegenden Erfindung;
    • 2 eine Darstellung zur Erläuterung von Simulationsresultaten hinsichtlich der Schichtdicke einer Nitridschicht 7 gemäß den Ausführungsformen 1 bis 5 der vorliegenden Erfindung;
    • 3 eine Darstellung zur Erläuterung eines Verfahrens zum Herstellen einer Halbleitervorrichtung gemäß Ausführungsform 1 der vorliegenden Erfindung;
    • 4 eine Darstellung zur Erläuterung des Verfahrens zum Herstellen einer Halbleitervorrichtung gemäß Ausführungsform 1 der vorliegenden Erfindung;
    • 5 eine Darstellung zur Erläuterung des Verfahrens zum Herstellen einer Halbleitervorrichtung gemäß Ausführungsform 1 der vorliegenden Erfindung;
    • 6 eine Darstellung zur Erläuterung des Verfahrens zum Herstellen einer Halbleitervorrichtung gemäß Ausführungsform 1 der vorliegenden Erfindung;
    • 7 eine schematische Schnittdarstellung zur Erläuterung von Vorgängen bei der Halbleitervorrichtung gemäß Ausführungsform 1 der vorliegenden Erfindung;
    • 8 eine Schnittdarstellung einer Halbleitervorrichtung gemäß Ausführungsform 2 der vorliegenden Erfindung;
    • 9 eine Schnittdarstellung einer Halbleitervorrichtung mit einer anderen Konfiguration gemäß Ausführungsform 2 der vorliegenden Erfindung;
    • 10 eine Schnittdarstellung und eine Draufsicht zur Erläuterung einer Halbleitervorrichtung gemäß Ausführungsform 3 der vorliegenden Erfindung;
    • 11 eine Schnittdarstellung und eine partielle Draufsicht zur Erläuterung einer Halbleitervorrichtung gemäß Ausführungsform 4 der vorliegenden Erfindung; und
    • 12 eine Schnittdarstellung zur Erläuterung einer Halbleitervorrichtung gemäß Ausführungsform 5 der vorliegenden Erfindung.
  • Beschreibung der Ausführungsformen
  • Ausführungsform 1
  • Als erstes wird eine Konfiguration einer Halbleitervorrichtung gemäß Ausführungsform 1 der vorliegenden Erfindung beschrieben. 1 zeigt eine Schnittdarstellung und eine Draufsicht auf die Halbleitervorrichtung gemäß Ausführungsform 1 der vorliegenden Erfindung. 1(a) zeigt eine Schnittdarstellung einer Konfiguration einer Halbleitervorrichtung 10, und 1(b) zeigt eine Draufsicht auf die Konfiguration der Halbleitervorrichtung 10.
  • Es sei erwähnt, dass es sich bei der Darstellung in 1(b) zwar nicht um eine Schnittdarstellung handelt, jedoch einige Bestandteile darin schraffiert dargestellt sind, um Bestandteile der Halbleitervorrichtung 10 klarzustellen. In ähnlicher Weise sind auch manche Bestandteile in den nachfolgenden weiteren Draufsichten auf die vorliegende Erfindung in der gleichen Weise schraffiert dargestellt.
  • Der Begriff „auf“ gemäß der vorliegenden Erfindung schließt die Möglichkeit des Vorhandenseins einer Einfügung zwischen Bestandteilen nicht aus. Beispielsweise beziehen sich die Worte „B ist auf A angeordnet“ nicht nur auf den Fall, in dem ein weiterer Bestandteil C zwischen A und B vorhanden ist, sondern auch auf den Fall, in dem keine weiteren Bestandteile dazwischen vorhanden sind.
  • Während die vorliegende Erfindung eine Schottky-Barrieren-Diode, die eine Anodenelektrode als erste Elektrode und eine Kathodenelektrode als zweite Elektrode aufweist, als Beispiel für eine Halbleitervorrichtung angibt, ist die Halbleitervorrichtung nicht auf diese Schottky-Barrieren-Diode beschränkt, sondern es kann sich auch um eine Halbleitervorrichtung handeln, die eine andere Schaltvorrichtung bildet.
  • Wie in 1(a) und 1(b) dargestellt, handelt es sich bei der Halbleitervorrichtung 10 um eine Schottky-Barrieren-Diode, wobei diese eine Kathodenelektrode 2 aufweist, die mit einem als n-leitende Oxidhalbleiterschicht dienenden n-leitenden Galliumoxid-Substrat 1 in ohmscher Verbindung steht, sowie eine Anodenelektrode 3 aufweist, die mit dem n-leitenden Galliumoxid-Substrat 1 in Schottky-Verbindung steht.
  • Bei dem n-leitenden Galliumoxid-Substrat 1 handelt es sich um ein Substrat, das eine n-leitende Oxidhalbleiterschicht aus n-leitendem Galliumoxid aufweist, das als n-leitender Oxidhalbleiter dient. Das n-leitende Galliumoxid-Substrat 1 weist eine erste Hauptfläche und eine zweite Hauptfläche auf, die auf der Rückseite von der ersten Hauptfläche angeordnet ist. Die zweite Hauptfläche des n-leitenden Galliumoxid-Substrats 1 steht in ohmscher Verbindung mit der Kathodenelektrode 2, und die erste Hauptfläche des n-leitenden Galliumoxid-Substrats 1 steht in Schottky-Verbindung mit der Anodenelektrode 3.
  • Ferner ist eine p-leitende Oxidhalbleiterschicht 4a aus einem p-leitenden Oxidhalbleiter benachbart sowie um den Schottky-Verbindungsbereich zwischen dem n-leitenden Galliumoxid-Substrat 1 und der Anodenelektrode 3 herum angeordnet. Es sei erwähnt, dass der Begriff „benachbart“ gemäß der vorliegenden Erfindung nicht unbedingt „in Kontakt befindlich“ bedeuten muss, sondern auch nur heißen kann, dass die entsprechenden Teile „einander benachbart“, d.h. „nahe beieinander“ angeordnet sind.
  • Die p-leitende Oxidhalbleiterschicht 4a ist auf der ersten Hauptfläche des n-leitenden Galliumoxid-Substrats 1 angeordnet, auf der die Anodenelektrode 3 vorhanden ist, und weist in der Draufsicht eine Öffnung in dem Schottky-Verbindungsbereich zwischen dem n-leitenden Galliumoxid-Substrat 1 und der Anodenelektrode 3 auf. Außerhalb von der p-leitenden Oxidhalbleiterschicht 4a sind Schutzringe 4b aus einem p-leitenden Oxidhalbleiter, die als p-leitende Oxidhalbleiterschichten dienen, getrennt von der p-leitenden Oxidhalbleiterschicht 4a derart vorgesehen, dass sie die p-leitende Oxidhalbleiterschicht 4a umschließen.
  • Die p-leitende Oxidhalbleiterschicht 4a und die Schutzringe 4b bilden eine Anschlussstruktur der als Schottky-Barrieren-Diode dienenden Halbleitervorrichtung 10, wobei die p-leitende Oxidhalbleiterschicht 4a und die Schutzringe 4b eine Verarmungsschicht innerhalb des n-leitenden Galliumoxid-Substrats 1 erzeugen.
  • Eine Nitridschicht 7 ist auf der ersten Hauptfläche des n-leitenden Galliumoxid-Substrats 1 mit Ausnahme in dem Schottky-Verbindungsbereich desselben mit der Anodenelektrode 3 gebildet. Mit anderen Worten, es ist die Nitridschicht 7 zwischen dem n-leitenden Galliumoxid-Substrat 1 sowie der p-leitenden Oxidhalbleiterschicht 4a und auch den Schutzringen 4b des p-leitenden Oxidhalbleiters angeordnet. Das bedeutet, die Nitridschicht 7 ist an der Grenzfläche eines PN-Übergangs zwischen der n-leitenden Oxidhalbleiterschicht und den p-leitenden Oxidhalbleiterschichten angeordnet. Die p-leitende Oxidhalbleiterschicht 4a und die Nitridschicht 7 sind auf der Oberfläche des n-leitenden Galliumoxid-Substrats 1 angeordnet, das als n-leitende Oxidhalbleiterschicht dient.
  • Auf der p-leitenden Oxidhalbleiterschicht 4a ist eine Feldplatten-Isolierschicht 6 aus einem Isolator angeordnet, die eine größere Öffnung aufweist als die Öffnung der p-leitenden Oxidhalbleiterschicht 4a, wobei die Öffnung den Schottky-Verbindungsbereich umgebend ausgebildet ist. Ein Teil der Anodenelektrode 3 ist ebenfalls auf der p-leitenden Oxidhalbleiterschicht 4a und der Feldplatten-Isolierschicht 6 angeordnet. Die Anodenelektrode 3 befindet sich mit einem Teil der p-leitenden Oxidhalbleiterschicht 4a in Kontakt, der in der Öffnung der Feldplatten-Isolierschicht 6 angeordnet ist, und die Anodenelektrode 3 sowie die p-leitende Oxidhalbleiterschicht 4a befinden sich in ohmscher Verbindung miteinander.
  • Ein Teil der Anodenelektrode 3 ist auch auf der Feldplatten-Isolierschicht 6 angeordnet, so dass ein Teil der Feldplatten-Isolierschicht 6 zwischen der p-leitenden Oxidhalbleiterschicht 4a und der Anodenelektrode 3 in dieser Konfiguration angeordnet ist. Ein Bereich, in dem die Feldplatten-Isolierschicht 6 und die Anodenelektrode 3 aufeinander laminiert sind, bildet eine Feldplattenstruktur und verbessert die Sperrrichtungs-Stehspannung der als Schottky-Barrieren-Diode dienenden Halbleitervorrichtung 10.
  • Es ist darauf hinzuweisen, dass die Feldplatten-Isolierschicht 6 in den 1(a) und 1(b) zwar nur auf der p-leitenden Oxidhalbleiterschicht 4a angeordnet ist, jedoch die Feldplatten-Isolierschicht 6 auch bis zu einer Region vorgesehen sein kann, in der die Feldplatten-Isolierschicht 6 die Schutzringe 4b bedeckt. Zusätzlich zu der Konfiguration in den 1(a) und 1(b) kann ferner auch ein Isolator, der keinen Sauerstoff enthält, z.B. eine solche Abdeckschicht, wie etwa Galliumnitrid (GaN), auf der ersten Hauptfläche des n-leitenden Galliumoxid-Substrats 1 vorhanden sein, um die p-leitende Oxidhalbleiterschicht 4a und die Schutzringe 4b zu schützen. Die Abdeckschicht kann auf der gesamten ersten Hauptfläche des n-leitenden Galliumoxid-Substrats 1 mit Ausnahme in einer Öffnung zum Verbinden eines Metalldrahts mit der Anodenelektrode 3 vorgesehen sein.
  • Bei dem n-leitenden Galliumoxid-Substrat 1 handelt es sich um einen n-leitenden Oxidhalbleiter aus einem Monokristall oder einem Polykristall aus Ga2O3, und in weiter bevorzugter Weise um einen n-leitenden Oxidhalbleiter aus einem Monokristall aus β-Ga2O3. Der Galliumoxid-Halbleiter zeigt n-Leitfähigkeit aufgrund eines Sauerstoffmangels in dem Kristall und muss daher keine n-leitenden Dotierstoffe enthalten, kann jedoch n-leitende Dotierstoffe, wie etwa Silicium (Si) oder Zinn (Sn) enthalten.
  • Das bedeutet, bei dem n-leitenden Galliumoxid-Substrat kann es sich um einen der nachfolgend genannten n-leitenden Oxidhalbleiter handeln: einen, der n-Leitfähigkeit aufgrund nur eines Sauerstoffmangels zeigt, einen, der n-Leitfähigkeit aufgrund von nur n-leitenden Dotierstoffen zeigt, sowie einen, der n-Leitfähigkeit sowohl aufgrund von Sauerstoffmangel als auch aufgrund von n-leitenden Dotierstoffen zeigt. Die n-Leitfähigkeits-Trägerdichte des n-leitenden Galliumoxid-Substrats 1 ist eine Gesamtdichte aus Sauerstoffmangel und n-leitenden Dotierstoffen und kann z.B. im Bereich von etwa 1 × 1017 bis 1 × 1018 cm-3 liegen.
  • Die Kathodenelektrode 2 befindet sich in ohmscher Verbindung mit dem n-leitenden Galliumoxid-Substrat 1 und ist daher vorzugsweise aus einem metallischen Material mit einer niedrigeren Austrittsarbeit als der Austrittsarbeit des n-leitenden Galliumoxid-Substrats 1 hergestellt. Außerdem dient das metallische Material vorzugsweise zum Reduzieren des Kontaktwiderstands zwischen dem n-leitenden Galliumoxid-Substrat 1 und der Kathodenelektrode 2 durch Wärmebehandlung, die nach dem Bilden der Kathodenelektrode 2 auf der zweiten Hauptfläche des n-leitenden Galliumoxid-Substrats 1 ausgeführt wird. Ein Beispiel für ein solches metallisches Material ist Titan (Ti).
  • Die Kathodenelektrode 2 kann auch durch Laminieren einer Vielzahl von metallischen Materialien gebildet sein. Wenn es sich z.B. bei einem Metallmaterial, das mit der zweiten Hauptfläche des n-leitenden Galliumoxid-Substrats 1 in Kontakt gelangt, um ein leicht oxidierendes Metallmaterial handelt, kann ein gegen Oxidation beständiges Material auf diesem leicht oxidierenden Metallmaterial gebildet werden, um dadurch die Kathodenelektrode 2 mit einer Laminatstruktur zu bilden.
  • Beispielsweise kann die Kathodenelektrode 2 gebildet werden, indem Ti als erste Schicht gebildet wird, die mit dem n-leitenden Galliumoxid-Substrat 1 in Kontakt gelangt, und Gold (Au) oder Silber (Ag) als zweite Schicht auf dem als erste Schicht dienenden Ti gebildet werden. Es sei erwähnt, dass die Kathodenelektrode 2 auf der gesamten zweiten Hauptfläche des n-leitenden Galliumoxid-Substrats 1 gebildet werden kann oder auf einem Teil der zweiten Hauptfläche gebildet werden kann.
  • Die Anodenelektrode 3 steht in Schottky-Verbindung mit dem n-leitenden Galliumoxid-Substrat 1 und ist daher aus einem Metallmaterial mit einer höheren Austrittsarbeit als der Austrittsarbeit des n-leitenden Galliumoxid-Substrats 1 gebildet. Vorzugsweise besitzt das Metallmaterial eine geringere Austrittsarbeit als die Austrittsarbeit des p-leitenden Oxidhalbleiters, der die p-leitende Oxidhalbleiterschicht 4a bildet, da die Anodenelektrode 3 in ohmscher Verbindung mit der p-leitenden Oxidhalbleiterschicht 4a aus dem p-leitenden Oxidhalbleiter steht. Zu Beispielen für derartige Metallmaterialien gehören Platin (Pt), Nickel (Ni), Gold (Au) und Palladium (Pd).
  • Wie die Kathodenelektrode 2 kann auch die Anodenelektrode 3 eine Laminatstruktur aufweisen und kann durch Bilden eines Metallmaterials, das für die Schottky-Verbindung mit dem n-leitenden Galliumoxid-Substrat 1 geeignet ist, als erste Schicht zur Kontaktierung des n-leitenden Galliumoxid-Substrats 1 sowie durch Bilden eines Metallmaterials, das für eine ohmsche Verbindung mit der p-leitenden Oxidhalbleiterschicht 4a des p-leitenden Oxidhalbleiters geeignet ist, als zweite Schicht auf der ersten Schicht zur Kontaktierung der p-leitenden Oxidhalbleiterschicht 4a gebildet werden.
  • Alternativ kann die Anodenelektrode 3 gebildet werden durch Bilden eines leicht oxidierenden Metallmaterials als erste Schicht zur Kontaktierung des n-leitenden Galliumoxid-Substrats 1 und der p-leitenden Oxidhalbleiterschicht 4a sowie durch Bilden eines gegen Oxidation beständigen Metallmaterials als zweite Schicht auf der ersten Schicht. Beispielsweise kann die Anodenelektrode 3 aus einer ersten Schicht aus Ni, die mit dem n-leitenden Galliumoxid-Substrat 1 und der p-leitenden Oxidhalbleiterschicht 4 in Kontakt gelangt, und einer zweiten Schicht aus Au oder Ag gebildet werden.
  • Die p-leitende Oxidhalbleiterschicht 4a ist aus einem p-leitenden Oxidhalbleiter gebildet, der p-Leitfähigkeit zeigt, wie z.B. Kupferoxid (Cu2O), Silberoxid (Ag2O), Nickeloxid (NiO) oder Zinnoxid (SnO), ohne mit p-leitenden Dotierstoffen dotiert zu sein. Beispielsweise bildet im Fall von Cu2O das 3d-Orbital von Cu den oberen Rand des Valenzbands, das Löcherleitung unterhält, und Löcher erscheinen aufgrund eines Cu-Mangels, so dass der p-leitende Oxidhalbleiter p-Leitfähigkeit zeigt. Da Cu2O durch Oxidation in CuO umgewandelt wird, bildet das 3d-Orbital von Cu nicht länger den oberen Rand des Valenzbands, und der p-leitende Oxidhalbleiter verliert seine p-Leitfähigkeit. Die p-leitende Oxidhalbleiterschicht 4a ist aus einem p-leitenden Oxidhalbleiter aus Metalloxid mit solchen Eigenschaften gebildet, wobei im Allgemeinen der p-leitende Oxidhalbleiter p-Leitfähigkeit zeigt, ohne mit p-leitenden Dotierstoffen dotiert zu sein.
  • Alternativ kann es sich bei der p-leitenden Oxidhalbleiterschicht 4a um einen p-leitenden Oxidhalbleiter aus Cu2O, Ag2O, NiO oder SnO handeln, der Indiumoxid (In2O3), Galliumoxid (Ga2O3) oder Zinkoxid (ZnO) enthält. Es sei erwähnt, dass die p-leitende Oxidhalbleiterschicht 4a zwar aus einem p-leitenden Oxidhalbleiter gebildet ist, der p-Leitfähigkeit zeigt ohne mit p-leitenden Dotierstoffen dotiert zu sein, wie dies vorstehend beschrieben wurde, die p-leitende Oxidhalbleiterschicht 4a mit p-leitenden Dotierstoffen dotiert sein kann. Beispielsweise kann im Fall von Cu2O Stickstoff (N) als ein p-leitender Dotierstoff verwendet werden.
  • Wenn der p-leitende Oxidhalbleiter mit p-leitenden Dotierstoffen dotiert ist, handelt es sich bei der p-Leitfähigkeits-Trägerdichte des p-leitenden Oxidhalbleiters insgesamt um einen Metallatom-Mangel und p-leitende Dotierstoffe in dem p-leitenden Oxidhalbleiter. Obwohl es Fälle gibt, in denen die p-leitende Oxidhalbleiterschicht 4a p-leitende Dotierstoffe enthält und der p-leitende Oxidhalbleiter als Ganzes p-Leitfähigkeit auch nach dem Oxidieren des Metalloxids des p-leitenden Oxidhalbleiters zeigt und einen Verlust der p-Leitfähigkeit verursacht, ist es wichtig, das Oxidieren des Metalloxids des p-leitenden Oxidhalbleiters zu verhindern, da die p-Leitfähigkeit des p-leitenden Oxidhalbleiters insgesamt geringer wird, wenn die p-Leitfähigkeit durch die Oxidation des Metalloxids verloren geht.
  • Bei den Schutzringen 4b handelt es sich um p-leitende Oxidhalbleiterschichten, die aus einem p-leitenden Oxidhalbleiter gebildet sind, wobei beispielsweise der p-leitende Oxidhalbleiter aus dem gleichen Material hergestellt ist wie die p-leitende Oxidhalbleiterschicht 4a. Obwohl es bevorzugt ist, dass die Halbleitervorrichtung eine Vielzahl von Schutzringen 4b aufweist und die Anzahl der Schutzringe zwei oder mehr beträgt, wie dies in den 1(a) und 1(b) dargestellt ist, kann die Anzahl der Schutzringe auch Eins betragen. Außerdem ist das Vorsehen der Schutzringe 4b keine absolute Notwendigkeit, und die Halbleitervorrichtung kann eine Struktur aufweisen, die keine Schutzringe 4b besitzt.
  • Die Feldplatten-Isolierschicht 6 ist z.B. aus einem Isolatormaterial, wie z.B. Siliciumdioxid (SiO2), Siliciumnitrid (SiN), Galliumnitrid (GaN) oder Aluminiumoxid (Al2O3) gebildet. Bei der Feldplatten-Isolierschicht 6 handelt es sich vorzugsweise um einen Isolator, der keinen Sauerstoff enthält und bei dem es sich vorzugsweise um SiN oder GaN handelt. Die Schichtdicke der Feldplatten-Isolierschicht 6 beträgt ungefähr mehrere Hundert Nanometer, wobei sie beispielsweise im Bereich von etwa 100 nm bis 200 nm liegt.
  • Bei dem Isolatormaterial, aus dem die Feldplatten-Isolierschicht 6 gebildet ist, handelt es sich vorzugsweise um ein Isolatormaterial, dessen kritische dielektrische Durchbruchspannung höher ist als die von Ga2O3, aus dem das n-leitende Galliumoxid-Substrat 1 gebildet ist.
  • Die in der Nitridschicht 7 enthaltene Menge an Sauerstoff ist geringer als oder gleich 5×1018 cm-3, wobei der Sauerstoffgehalt wünschenswerterweise möglichst gering ist. Bei der Nitridschicht 7 handelt es sich z.B. um Galliumnitrid (GaN) oder Siliciumnitrid (SiN), wobei GaN einfach herzustellen ist und somit besonders bevorzugt ist, da die Nitridschicht 7 auf dem n-leitenden Galliumoxid-Substrat 1 gebildet ist.
  • Die Schichtdicke der Nitridschicht 7 ist vorzugsweise geringer als oder gleich 500 nm, wobei sie in weiter bevorzugter Weise geringer als oder gleich 100 nm ist, da die Nitridschicht 7 eine Dicke aufweisen muss, die es dem PN-Übergang zwischen dem n-leitenden Galliumoxid-Substrat 1 und sowohl der p-leitenden Oxidhalbleiterschicht 4a als auch den Schutzringen 4b ermöglicht, eine Verarmungsschicht innerhalb des n-leitenden Galliumoxid-Substrats 1 zu bilden, wenn eine Sperrspannung an der als Schottky-Barrieren-Diode dienenden Halbleitervorrichtung 10 anliegt.
  • Die Schichtdicke der Nitridschicht 7 ist in noch weiter bevorzugter Weise geringer als oder gleich 5 nm, um Strom nicht nur zu dem Schottky-Verbindungsbereich zwischen dem n-leitenden Galliumoxid-Substrat 1 und der Anodenelektrode 3, sondern auch über die Nitridschicht 7 zu dem PN-Übergangsbereich zwischen dem n-leitenden Galliumoxid-Substrat 1 und der p-leitenden Oxidhalbleiterschicht 4a zu führen, und zwar durch einen Tunneleffekt, wenn eine Durchlass-Vorspannung zur Erhöhung des Durchlassstroms an die Halbleitervorrichtung 10 angelegt wird. Wenn die Schichtdicke der Nitridschicht 7 geringer als oder gleich 5 nm ist, wird der Tunneleffekt aufgrund der Unvollständigkeit des Films der Nitridschicht 7 erzielt, so dass eine ausreichende Menge an Tunnelstrom fließen kann.
  • Die Nitridschicht 7 ist vorgesehen, um eine Oxidation des p-leitenden Oxidhalbleiters der p-leitenden Oxidhalbleiterschicht 4a durch Sauerstoff in dem n-leitenden Galliumoxid-Substrat 1 zu unterdrücken. Somit kann die Nitridschicht 7 eine geringere Schichtdicke aufweisen, oder sie kann aus einer einlagigen Nitridschicht, wie z.B. GaN gebildet sein, solange durch die Intervention der Nitridschicht 7 ein Kontakt zwischen dem n-leitenden Galliumoxid-Substrat 1 und der p-leitenden Oxidhalbleiterschicht 4a vermieden werden kann. Im Allgemeinen wird eine einlagige oder mehrlagige Schicht gebildet, wenn die Nitridschicht 7 eine Schichtdicke von größer als oder gleich 0,3 nm aufweist. In dem Fall, in dem die Schichtdicke als Referenz verwendet wird, kann somit die Schichtdicke der Nitridschicht 7 größer als oder gleich 0,3 nm vorgegeben werden.
  • Es wird nachstehend die Schichtdicke bzw. Filmdicke der Nitridschicht 7 beschrieben. Bei dem Material für die Nitridschicht 7 handelt es sich im Allgemeinen um einen Isolator. Mit steigender Schichtdicke der Nitridschicht 7 lässt die Nitridschicht 7 weniger elektrischen Strom hindurch, und der Durchlassstrom wird geringer, wobei dies die Ursache für eine Beeinträchtigung der Funktionseigenschaften der Halbleitervorrichtung wird. Jedoch können Elektronen selbst durch den Isolator hindurch passieren, wenn der Isolator eine geringe Schichtdicke aufweist. Dieses Phänomen wird als Tunneleffekt bezeichnet.
  • Im Allgemeinen steigt die Wahrscheinlichkeit, dass Elektronen eine Potentialbarriere durch den Tunneleffekt passieren, mit sinkender Schichtdicke des Isolators. Wünschenswerterweise besitzt die Nitridschicht 7 somit eine solche Schichtdicke, die elektrischen Strom aufgrund des Tunneleffekts durchlässt und das Auftreten von eine Oxidation reduzierenden Reaktionen an der Grenzfläche des pn-Übergangs unterdrückt.
  • An dieser Stelle wird die Schichtdicke der Nitridschicht 7 betrachtet. Wie vorstehend beschrieben, muss die Nitridschicht 7 eine derartige Schichtdicke aufweisen, die elektrischen Strom durch den Tunneleffekt durchlässt und das Auftreten von die Oxidation reduzierenden Reaktionen an der pn-Grenzfläche unterdrückt. Die Menge der Elektronen, die aufgrund des Tunneleffekts durch die Nitridschicht 7 hindurchgeht, wird durch die Wahrscheinlichkeit (Tunnelwahrscheinlichkeit) definiert. Die Tunnelwahrscheinlichkeit ist in der nachfolgenden Gleichung (1) angegeben.
    Gleichung 1 Tunnelwahrseheinlichkeit= 4 α 2 β 2 4 α 2 β 2 + ( α 2 + β 2 ) 2 s i n h 2 β w
    Figure DE112017003754B4_0001
  • Hierbei werden α und β durch die nachfolgenden Gleichungen (2) und (3) definiert.
    Gleichung 2 α 2 = 2 m h 2 E
    Figure DE112017003754B4_0002
    Gleichung 3 β 2 = 2 m h 2 ( ψ − E )
    Figure DE112017003754B4_0003
  • Hierbei bezeichnet w die Schichtdicke der Nitridschicht 7; φ ist die Höhe der Barriere, und E ist die Elektronenenergie. 2 veranschaulicht dabei die Resultate von Berechnungen der Tunnelwahrscheinlichkeit, wenn die Elektronenenergie mit 1 eV angenommen wird und die Barrierenhöhe φ und die Schichtdicke W der Nitridschicht 7 als Parameter verwendet werden. In 2 veranschaulichen a, b, und c die Resultate von Berechnungen für die Fälle, in denen die Höhen der Barriere 3 eV, 2 eV bzw. 1,0001 eV betragen.
  • Aus 2 ist ersichtlich, dass die Schichtdicke der Nitridschicht 7 wünschenswerterweise mit weniger als oder gleich 0,1 vorgegeben wird, damit Strom aufgrund des Tunneleffekts durch die Nitridschicht 7 fließen kann. In Wirklichkeit fließt Strom bekannterweise selbst dann, wenn die Isolator-Dünnschicht eine Schichtdicke von etwa 5 nm aufweist.
  • Die vorstehende Gleichung zum Ermitteln der Tunnelwahrscheinlichkeit erhält man am einfachsten mittels der Schrödinger-Wellengleichung. Bei dem tatsächlichen Mechanismus zum Leiten von Strom mittels des Tunneleffekts handelt es sich jedoch nicht um einen so einfachen Mechanismus, wie dies vorstehend beschrieben ist, und zahlreiche Punkte müssen noch erläutert werden.
  • Aus diesem Grund beträgt die Schichtdicke der Nitridschicht 7 vorzugsweise weniger als oder gleich 5 nm, in weiter bevorzugter Weise weniger als oder gleich 0,3 nm und in noch weiter bevorzugter Weise weniger als oder gleich 0,1 nm, wobei jedoch wie vorstehend erwähnt, im Allgemeinen eine einlagige oder mehrlagige Schicht gebildet werden kann, wenn die Nitridschicht 7 eine Schichtdicke von größer als oder gleich 0,3 nm aufweist. Im Fall der Verwendung der Schichtdicke als Referenz kann somit die Schichtdicke der Nitridschicht 7 mit einem Wert von größer als oder gleich 0,3 nm vorgegeben werden.
  • Die Halbleitervorrichtung 10 ist in der vorstehend beschriebenen Weise ausgebildet. Bei der Halbleitervorrichtung 10 ist die Nitridschicht 7 zwischen dem n-leitenden Galliumoxid-Substrat 1 und der p-leitenden Oxidhalbleiterschicht 4a angeordnet, und der p-leitende Oxidhalbleiter der p-leitenden Oxidhalbleiterschicht 4a steht nicht mit dem n-leitenden Galliumoxid-Substrat 1 in Kontakt.
  • Dadurch wird verhindert, dass der p-leitende Oxidhalbleiter oxidiert und dadurch seine p-Leitfähigkeit verliert. Somit kann eine Verarmungsschicht mit Abmessungen nach Plan in dem n-leitenden Galliumoxid-Substrat 1 gebildet werden. Dies verbessert die Stehspannung der als Schottky-Barrieren-Diode dienenden Halbleitervorrichtung 10, vermindert Schwankungen in den Eigenschaften und verbessert dadurch die Zuverlässigkeit.
  • Als Nächstes wird ein Verfahren zum Herstellen der Halbleitervorrichtung 10 beschrieben.
  • Die 3, 4, 5 und 6 veranschaulichen ein Verfahren zum Herstellen einer Halbleitervorrichtung gemäß der vorliegenden Ausführungsform. Dabei veranschaulichen die 3(a), 3(b), 3(c) und 3(d) die Schritte bis zum Bilden der Nitridschicht 7 auf der Halbleitervorrichtung 10, und die 4(a), 4(b) und 4(c) veranschaulichen die Schritte bis zum Bilden der p-leitenden Oxidhalbleiterschicht 4 nach dem Bilden der Nitridschicht 7.
  • Die 5(a), 5(b) und 5(c) veranschaulichen die Schritte bis zum Bilden der Feldplatten-Isolierschicht 6 nach dem Bilden der p-leitenden Oxidhalbleiterschicht 4, und die 6(a), 6(b) und 6(c) veranschaulichen die Schritte bis zur Fertigstellung der Halbleitervorrichtung 10 nach dem Bilden der Feldplatten-Isolierschicht 6.
  • Als erstes wird, wie in 3(a) dargestellt, die Kathodenelektrode 2 auf der zweiten Hauptfläche des n-leitenden Galliumoxid-Substrats 1 gebildet. Bei dem n-leitenden Galliumoxid-Substrat 1 handelt es sich z.B. um ein Substrat, das durch Ausschneiden einer einkristallinen Masse aus β-Ga2O3, die durch das Verfahren mit Wachstum aus der Schmelze hergestellt wird, in substratartiger Weise gebildet wird. Metallmaterialien zum Bilden der Kathodenelektrode 2 werden durch Abscheidung aus der Dampfphase oder Sputtern auf die zweite Hauptfläche des n-leitenden Galliumoxid-Substrats 1 aufgebracht.
  • Beispielsweise wird die eine zweilagige Struktur aufweisende Kathodenelektrode 2 durch Abscheiden von Ti auf eine Dicke von 100 nm auf der zweiten Hauptfläche des n-leitenden Galliumoxid-Substrats 1 durch Elektronenstrahlverdampfen sowie anschließendes Abscheiden von Ag auf eine Dicke von 300 nm auf dem Ti durch Elektronenstrahlverdampfen gebildet. Anschließend wird z.B. eine Wärmebehandlung bei 550 °C für eine Zeitdauer von fünf Minuten in einer Stickstoffatmosphäre oder einer Sauerstoffatmosphäre ausgeführt. Infolgedessen wird die Kathodenelektrode 2, die mit dem n-leitenden Galliumoxid-Substrat 1 in ohmscher Verbindung steht, auf der zweiten Hauptfläche des n-leitenden Galliumoxid-Substrats 1 gebildet.
  • Als Nächstes wird, wie in 3(b) dargestellt, die Nitridschicht 7 auf der ersten Hauptfläche des n-leitenden Galliumoxid-Substrats 1 gebildet. Die Nitridschicht 7 wird z.B. durch Abscheiden von GaN und SiN auf der ersten Hauptfläche des n-leitenden Galliumoxid-Substrats 1 durch chemisches Abscheiden aus der Dampfphase (CVD) gebildet.
  • Als weiteres Verfahren zum Bilden der Nitridschicht 7 kann diese auch durch Nitridierung der ersten Hauptfläche des n-leitenden Galliumoxid-Substrats 1 gebildet werden. Beispiele für ein solches Verfahren zum Bilden der Nitridschicht 7 beinhalten die thermische Nitridierung sowie die Ammoniak-Nitridierung. Bei Verwendung der thermischen Nitridierung wird eine Wärmebehandlung bei 1100 °C in einer Stickstoffatmosphäre an dem n-leitenden Galliumoxid-Substrat 1 ausgeführt, auf dem die Kathodenelektrode 2 auf der zweiten Hauptfläche gebildet ist, wie dies in 3(a) dargestellt ist.
  • Diese Wärmebehandlung kann zu einer Zersetzung von Ga2O3 auf der ersten Hauptfläche des n-leitenden Galliumoxid-Substrats 1 sowie einer Reaktion desselben mit Stickstoff (N) führen, wobei dies zur Nitridierung von Ga auf der Oberfläche des n-leitenden Galliumoxid-Substrats 1 sowie zum Bilden von GaN auf der ersten Hauptfläche des n-leitenden Galliumoxid-Substrats 1 führt. Selbst eine Wärmebehandlung, die bei 600 °C in einer Mischgas-Atmosphäre aus Stickstoff und Wasserstoff ausgeführt wird, kann in der gleichen Weise zur Bildung von GaN auf der ersten Hauptfläche des n-leitenden Galliumoxid-Substrats 1 führen. Die Zeitdauer der Wärmebehandlung kann weniger als oder gleich 5 Minuten betragen, und die Schichtdicke der Nitridschicht 7 kann durch Steuern der Wärmebehandlungsdauer eingestellt werden.
  • Es sei erwähnt, dass auch beim Weglassen der Wärmebehandlung bei 550 °C aus dem Schritt zum Bilden der Kathodenelektrode 2 in 3(a) die Kathodenelektrode 2 durch die Wärmebehandlung zum Bilden von GaN auf der ersten Hauptfläche des n-leitenden Galliumoxid-Substrats 1 eine Wärmebehandlung erfährt. Somit können der Kontaktwiderstand zwischen der Kathodenelektrode 2 und der zweiten Hauptfläche des n-leitenden Galliumoxid-Substrats 1 vermindert werden. Der Herstellungsvorgang kann somit vereinfacht werden, wenn die Nitridschicht 7 aus GaN gebildet wird.
  • Als Nächstes wird, wie in 3(c) dargestellt, auf der Nitridschicht 7 ein Fotoresist 9a gebildet, das eine Öffnung in einer Region aufweist, die zu einem Schottky-Verbindungsbereich zwischen dem n-leitenden Galliumoxid-Substrat 1 und der Anodenelektrode 3 wird. Danach wird, wie in 3(d) dargestellt, die in der Öffnung des Fotoresist 9a angeordnete Nitridschicht 7 durch Nassätzen oder Trockenätzen entfernt, um dadurch eine Öffnung der Nitridschicht 7 zu bilden, in der die erste Hauptfläche des n-leitenden Galliumoxid-Substrats 1 freiliegt. Im Fall eines Nassätzens kann z.B. gepufferte Flusssäure als Ätzmittel verwendet werden. Danach wird das Fotoresist 9a entfernt.
  • Als Nächstes wird, wie in 4(a) dargestellt, die p-leitende Oxidhalbleiterschicht 4 auf der ersten Hauptfläche des n-leitenden Galliumoxid-Substrats 1 gebildet, so dass die p-leitende Oxidhalbleiterschicht 4 auf der Nitridschicht 7 gebildet wird. Wenn z.B. die p-leitende Oxidhalbleiterschicht 4 aus Cu2O gebildet wird, kann die p-leitende Oxidhalbleiterschicht 4 durch Abscheiden von Cu2O auf der ersten Hauptfläche des n-leitenden Galliumoxid-Substrats 1 durch Sputtern unter Verwendung von Cu2O als Target in einem Mischgas aus Argongas (Ar) und Stickstoffgas (N2) gebildet werden.
  • Die p-Leitfähigkeit kann gesteigert werden, indem der Partialdruck von N2 in dem Mischgas erhöht wird und dadurch die Trägerdichte der p-leitenden Oxidhalbleiterschicht 4 erhöht wird, und die p-Leitfähigkeit kann vermindert werden, indem der Partialdruck von N2 in dem Mischgas reduziert wird und dadurch die Trägerdichte der p-leitenden Oxidhalbleiterschicht 4 vermindert wird.
  • In dem Fall, in dem die p-leitende Oxidhalbleiterschicht 4 aus einem anderen p-leitenden Oxidhalbleiter als Cu2O gebildet wird, wie z.B. aus Ag2O, können andere Metalloxide, wie z.B. Ag2O, als Targets während des Sputterns in dem vorstehend beschriebenen Verfahren verwendet werden. Ferner ist das Verfahren zum Bilden der p-leitenden Oxidhalbleiterschicht 4 nicht auf das vorstehend beschriebene Verfahren beschränkt, und die p-leitende Oxidhalbleiterschicht 4 kann auch durch andere Verfahren gebildet werden, wie z.B. durch reaktive Plasmaabscheidung (RPD) oder Ionenplattierung.
  • Als Nächstes wird, wie in 4(b) dargestellt, ein Fotoresist 9b auf der auf der ersten Hauptfläche des n-leitenden Galliumoxid-Substrats 1 gebildeten, p-leitenden Oxidhalbleiterschicht 4 gebildet. Das Fotoresist 9b weist eine Öffnung in einer Region auf, die einen Schottky-Verbindungsbereich zwischen dem n-leitenden Galliumoxid-Substrat 1 und der Anodenelektrode 3 bildet. Außerdem weist das Fotoresist 9b Öffnungen an vorbestimmten Positionen auf, mit Ausnahme von solchen Positionen, an denen die p-leitende Oxidhalbleiterschicht 4a und die Schutzringe 4b gebildet werden.
  • Wie in 4(c) dargestellt, wird danach der p-leitende Oxidhalbleiter, der sich in den Öffnungen des Fotoresist 9b befindet, durch Nassätzen oder Trockenätzen entfernt. Infolgedessen werden die p-leitende Oxidhalbleiterschicht 4a mit einer Öffnung, die die erste Hauptfläche des n-leitenden Galliumoxid-Substrats 1 über die Öffnung der Nitridschicht 7 freilegt, sowie die Schutzringe 4b gebildet.
  • Als Nächstes wird, wie in 5(a) dargestellt, die Feldplatten-Isolierschicht 6 auf der ersten Hauptfläche des n-leitenden Galliumoxid-Substrats 1 gebildet. Die Feldplatten-Isolierschicht 6 kann z.B. durch ein Schichtabscheidungsverfahren, wie z.B. Sputtern, chemisches Abscheiden aus der Dampfphase oder Atomlagenabscheidung (ALD) gebildet werden. Die Feldplatten-Isolierschicht 6 kann z.B. aus einem solchen Material, wie SiO2, SiN, GaN oder Al2O3 hergestellt werden. Die kritische Durchschlagfestigkeit des Materials für die Feldplatten-Isolierschicht 6 ist vorzugsweise höher als die von Galliumoxid, welches als Material für das n-leitende Galliumoxid-Substrat 1 dient.
  • Als Nächstes wird, wie in 5(b) dargestellt, ein Fotoresist 9c gebildet, um eine Region zu maskieren, in der die Feldplatten-Isolierschicht 6 gebildet wird. Anschließend wird, wie in 5(c) dargestellt, ein nicht durch das Fotoresist 9c maskierter Bereich der Feldplatten-Isolierschicht 6 durch Nassätzen oder durch Trockenätzen entfernt, so dass die Feldplatten-Isolierschicht 6 auf der p-leitenden Oxidhalbleiterschicht 4a übrigbleibt. Anschließend wird das Fotoresist 9c entfernt.
  • Danach wird, wie in 6(a) dargestellt, ein Fotoresist 9d mit einer Öffnung auf der ersten Hauptfläche des n-leitenden Galliumoxid-Substrats 1 gebildet. Das Fotoresist 9d wird derart vorgesehen, dass sich seine Öffnung an einer Stelle befindet, die den gesamten Schottky-Verbindungsbereich zwischen dem n-leitenden Galliumoxid-Substrat 1 und der Anodenelektrode 3, den ohmschen Übergangsbereich zwischen der p-leitenden Oxidhalbleiterschicht 4a und der Anodenelektrode 3 sowie eine Region eines Teils der Feldplatten-Isolierschicht 6 besitzt, die den Schottky-Verbindungsbereich umgibt.
  • Wie in 6(b) dargestellt, wird anschließend ein Metallmaterial zum Bilden der Anodenelektrode 3 durch Abscheidung aus der Dampfphase bzw. Dampfphasenabscheidung oder Sputtern auf der Seite der ersten Hauptfläche des n-leitenden Galliumoxid-Substrats 1 aufgebracht, um dadurch die Anodenelektrode 3 zu bilden, die mit dem n-leitenden Galliumoxid-Substrat 1 in Schottky-Verbindung steht und mit der p-leitenden Oxidhalbleiterschicht 4 in ohmscher Verbindung steht.
  • Bei dem Metallmaterial zum Bilden der Anodenelektrode 3 handelt es sich um ein Metall mit einer höheren Austrittsarbeit als der Austrittsarbeit des n-leitenden Galliumoxid-Substrats 1. Beispielsweise kann die eine zweilagige Struktur aufweisende Anodenelektrode 3 durch Abscheiden von Ni auf eine Dicke von 100 nm durch Elektronenstrahlverdampfen und anschließendes Abscheiden von Ag auf eine Dicke von 300 nm auf das Ni durch Elektronenstrahlverdampfen gebildet werden.
  • Anschließend wird, wie in 6(c) dargestellt, dass Fotoresist 9d entfernt, wobei hiermit die Herstellung der Halbleitervorrichtung 10 abgeschlossen ist.
  • Es sei erwähnt, dass bei Verwendung von Ni zum Bilden der Anodenelektrode 3, die mit dem n-leitenden Galliumoxid-Substrat 1 in Schottky-Verbindung steht und mit der p-leitenden Oxidhalbleiterschicht 4a in ohmscher Verbindung steht, die Schottky-Verbindung mit dem n-leitenden Galliumoxid-Substrat 1 und die ohmsche Verbindung mit der p-leitenden Oxidhalbleiterschicht 4a ohne Ausführung einer Wärmebehandlung gebildet werden.
  • Zur Reduzierung des Kontaktwiderstands zwischen der p-leitenden Oxidhalbleiterschicht 4a und der Anodenelektrode 3 kann jedoch eine Wärmebehandlung bei einer Temperatur von weniger als oder gleich 200 °C, bei der der p-leitende Oxidhalbleiter der p-leitenden Oxidhalbleiterschicht 4a nicht oxidiert wird, vor oder nach dem Entfernen des Fotoresist 9d ausgeführt werden.
  • In dem Fall, in dem eine Wärmebehandlung bei einer höheren Temperatur ausgeführt wird, kann auch eine Abdeckschicht, die die p-leitende Oxidhalbleiterschicht 4a und die Schutzringe 4b bedeckt, aus GaN gebildet werden, um dadurch ein Erwärmen des p-leitenden Oxidhalbleiters ohne Oxidieren desselben zu ermöglichen.
  • Als Nächstes werden Arbeitsvorgänge der Halbleitervorrichtung 10 gemäß der vorliegenden Erfindung beschrieben.
  • Eine Spannung wird von einer außerhalb der Halbleitervorrichtung 10 befindlichen elektrischen Schaltung zwischen der Anodenelektrode 3 und der Kathodenelektrode 2 der Halbleitervorrichtung 10 angelegt. Eine Vorspannung in Durchlassrichtung bzw. Durchlassvorspannung bezieht sich auf einen Fall, in dem das Anlegen einer Spannung dazu führt, dass das Potential der Anodenelektrode 3 höher wird als das Potential der Kathodenelektrode 2, und eine Vorspannung in Sperrrichtung bzw. Sperrvorspannung bezieht sich auf einen Fall, in dem das Anlegen einer Spannung dazu führt, dass das Potential der Anodenelektrode 3 niedriger wird als das Potential der Kathodenelektrode 2.
  • Da es sich bei der Halbleitervorrichtung 10 um eine Schottky-Barrieren-Diode handelt, fließt Strom in Durchlassrichtung von der Anodenelektrode 3 zu der Kathodenelektrode 2, wenn eine Durchlassvorspannung anliegt, wobei zwischen der Anodenelektrode 3 und der Kathodenelektrode 2 fließender Strom unterbrochen wird, wenn eine Sperrvorspannung anliegt.
  • 7 zeigt schematische Schnittdarstellungen zur Erläuterung von Arbeitsvorgängen der Halbleitervorrichtung gemäß Ausführungsform 1 der vorliegenden Erfindung. Dabei zeigt 7(a) eine schematische Schnittdarstellung zur Veranschaulichung des Erscheinungsbilds einer in dem n-leitenden Galliumoxid-Substrat 1 gebildeten Verarmungsschicht 90, wenn eine Sperrvorspannung von einer elektrischen Schaltung 80 an die Halbleitervorrichtung 10 angelegt wird.
  • 7(b) zeigt eine schematische Schnittdarstellung zur Veranschaulichung des Erscheinungsbilds der in dem n-leitenden Galliumoxid-Substrat 1 gebildeten Verarmungsschicht 90, wenn von der elektrischen Schaltung 80 eine Durchlassvorspannung an die Halbleitervorrichtung 10 angelegt wird. In den 7(a) und 7(b) bezeichnen die punktiert dargestellten Linien die Ränder der in dem n-leitenden Galliumoxid-Substrat 1 gebildeten Verarmungsschicht 90.
  • Bei der Halbleitervorrichtung 10 bilden das n-leitende Galliumoxid-Substrat 1 sowie sowohl die p-leitende Oxidhalbleiterschicht 4a als auch die Schutzringe 4b einen PN-Übergang über die Nitridschicht 7, und daher wird die Verarmungsschicht 90 in dem n-leitenden Galliumoxid-Substrat 1 gebildet. Da es sich bei der Nitridschicht 7 um einen Isolator handelt, kann eine Konfiguration, bei der das n-leitende Galliumoxid-Substrat 1 sowie sowohl die p-leitende Oxidhalbleiterschicht 4a als auch die Schutzringe 4b über die Nitridschicht 7 verbunden sind, als PIN-Übergang bezeichnet werden, jedoch wird bei der vorliegenden Ausführungsform diese Konfiguration als PN-Übergang bezeichnet, da eine Halbleitervorrichtung, die aus einem normalen Halbleitermaterial, wie z.B. Si oder SiC gebildet ist, keinen PIN-Übergang in der Anschlussstruktur verwendet, sondern einen PN-Übergang in der Anschlussstruktur verwendet.
  • Wenn eine Sperrvorspannung an die Halbleitervorrichtung 10 angelegt wird, wie dies in 7(a) dargestellt ist, wird das Potential der p-leitenden Oxidhalbleiterschicht 4a niedriger als das Potential des n-leitenden Galliumoxid-Substrats 1, da die p-leitende Oxidhalbleiterschicht 4a in ohmscher Verbindung mit der Anodenelektrode 3 steht und das n-leitende Galliumoxid-Substrat 1 in ohmscher Verbindung mit der Kathodenelektrode 2 steht. Infolgedessen nimmt die Dicke der Verarmungsschicht 90 zu, wie dies in 7(a) dargestellt ist, so dass die Halbleitervorrichtung zwangsweise in einen Abschnürzustand gelangt, und somit ist der gesamte Schottky-Verbindungsbereich zwischen dem n-leitenden Galliumoxid-Substrat 1 und der Anodenelektrode 3 mit der Verarmungsschicht 90 bedeckt.
  • Da es sich bei der Verarmungsschicht 90 um einen Isolator handelt, wird der größte Teil der zwischen der Anodenelektrode 3 und der Kathodenelektrode 2 angelegten Sperrvorspannung an die Verarmungsschicht 90 angelegt, und die an den Schottky-Verbindungsbereich zwischen dem n-leitenden Galliumoxid-Substrat 1 und der Anodenelektrode 3 angelegte Spannung wird im Vergleich zu dem Fall beträchtlich geringer, in dem die Verarmungsschicht 90 nicht vorhanden ist. Infolgedessen kann die Sperrrichtungs-Stehspannung der als Schottky-Barrieren-Diode dienenden Halbleitervorrichtung 10 verbessert werden.
  • Wenn dagegen eine Durchlassvorspannung an die Halbleitervorrichtung 10 angelegt wird, wie dies in 7(b) veranschaulicht ist, wird das Potential der p-leitenden Oxidhalbleiterschicht 4a höher als das Potential des n-leitenden Galliumoxid-Substrats 1, da die p-leitende Oxidhalbleiterschicht 4a mit der Anodenelektrode 3 in ohmscher Verbindung steht und das n-leitende Galliumoxid-Substrat 1 mit der Kathodenelektrode 2 in ohmscher Verbindung steht.
  • Infolgedessen wird, wie in 7(b) dargestellt, die Dicke der Verarmungsschicht 90 geringer, und es wird eine Region, in der die Verarmungsschicht 90 nicht vorhanden ist, in dem Schottky-Verbindungsbereich zwischen dem n-leitenden Galliumoxid-Substrat 1 und der Anodenelektrode 3 gebildet, und Elektronen bewegen sich von dem n-leitenden Galliumoxid-Substrat 1 zu der Anodenelektrode 3. Das bedeutet, Strom fließt von der Anodenelektrode 3 in Richtung auf die Kathodenelektrode 2, und die als Schottky-Barrieren-Diode dienende Halbleitervorrichtung 10 wird in den Leitungszustand gebracht.
  • Selbst wenn es sich bei der Halbleitervorrichtung 10 gemäß der vorliegenden Ausführungsform um eine Schottky-Barrieren-Diode handelt, die unter Verwendung des n-leitenden Galliumoxid-Substrats 1 gebildet ist, kann in dieser Weise die Sperrrichtungs-Stehspannung der Schottky-Barrieren-Diode verbessert werden, indem ein PN-Übergangsbereich benachbart einem sowie um einen Schottky-Verbindungsbereich herum vorgesehen wird und eine durch den PN-Übergang gebildete Verarmungsschicht genutzt wird, wie dies z.B. bei der aus einem Siliciumcarbid-Halbleiter (SiC) gebildeten Schottky-Barrieren-Diode der Fall ist, die in dem Patentdokument 2 beschrieben ist.
  • Viele aus SiC gebildeten Schottky-Barrieren-Dioden verwenden eine solche durch den PN-Übergang gebildete Anschlussstruktur, doch da keine Notwendigkeit für Schottky-Barrieren-Dioden unter Verwendung von SiC besteht, um eine Isolierschicht an dem PN-Übergang zwischen dem p-leitenden Halbleiter und dem n-leitenden Halbleiter zur Schaffung eines PIN-Übergangs bereitzustellen, ist keine Isolierschicht zwischen dem p-leitenden Halbleiter und dem n-leitenden Halbleiter angeordnet.
  • Bei einem Galliumoxid-Halbleiter kann zwar die Trägerdichte der Ladungsträger mit n-Leitfähigkeit bzw. die n-Leitfähigkeits-Trägerdichte durch Dotieren mit n-leitenden Dotierstoffen, wie z.B. Si oder Sn, leicht gesteuert werden, jedoch ist es äußerst schwierig, die Trägerdichte der Ladungsträger mit p-Leitfähigkeit bzw. die p-Leitfähigkeits-Trägerdichte durch Dotieren mit p-leitenden Dotierstoffen zu steuern, und es gibt keinen Bericht, aus dem hervorgeht, dass eine erkennbare Löcherleitung als Folge einer Dotierung mit p-leitenden Dotierstoffen beobachtet worden ist. Wie im Fall einer aus SiC gebildeten Schottky-Barrieren-Diode ist es somit nicht möglich, die Stehspannung des Schottky-Verbindungsbereichs durch Dotieren des n-leitenden Galliumoxid-Substrats 1 mit p-leitenden Dotierstoff zu verbessern und dadurch einen p-leitenden Halbleiter zu bilden.
  • Die Halbleitervorrichtung 10 gemäß der vorliegenden Ausführungsform implementiert jedoch eine Konfiguration, bei der die Verarmungsschicht 90 in dem n-leitenden Galliumoxid-Substrat 1 durch den PN-Übergang zwischen dem n-leitenden Galliumoxid-Substrat 1 und der p-leitenden Oxidhalbleiterschicht 4a als Folge davon gebildet wird, dass die p-leitende Oxidhalbleiterschicht 4a nicht in bzw. innerhalb des n-leitenden Galliumoxid-Substrats 1 gebildet wird, sondern auf dem n-leitenden Galliumoxid-Substrat 1, d.h. auf der Oberfläche des n-leitenden Galliumoxid-Substrats 1, in den Schottky-Verbindungsbereich umgebender Weise gebildet wird.
  • Weiterhin ist die Halbleitervorrichtung 10 gemäß der vorliegenden Ausführungsform derart ausgebildet, dass die Nitridschicht 7 zwischen dem n-leitenden Galliumoxid-Substrat 1 und der p-leitenden Oxidhalbleiterschicht 4a angeordnet ist und dadurch der p-leitende Oxidhalbleiter der p-leitenden Oxidhalbleiterschicht 4a daran gehindert ist, mit dem n-leitenden Galliumoxid-Substrat 1 in Kontakt zu gelangen, das durch Sauerstoff in dem n-leitenden Galliumoxid-Substrat 1 oxidiert wird und dadurch seine p-Leitfähigkeit verliert.
  • Als Folge hiervon kann bei der Halbleitervorrichtung 10 gemäß der vorliegenden Ausführungsform die p-leitende Oxidhalbleiterschicht 4a p-Leitfähigkeit gemäß ihrer Konzeption aufweisen. Dadurch wird es möglich, dass die durch den PN-Übergang zwischen der p-leitenden Oxidhalbleiterschicht 4a und dem n-leitenden Galliumoxid-Substrat 1 gebildete Verarmungsschicht 90 Abmessungen gemäß Konzeption aufweisen kann und dadurch die Halbleitervorrichtung 10 mit einer Sperrrichtungs-Stehspannung gemäß Konzeption implementiert wird.
  • Auch wenn die p-leitende Oxidhalbleiterschicht 4a p-leitende Dotierstoffe enthält, handelt es sich bei der p-Leitfähigkeits-Trägerdichte insgesamt um einen Metallatom-Mangel und p-leitende Dotierstoffe in dem Metalloxid, das den p-leitenden Oxidhalbleiter bildet. Daher kann die zwischen dem n-leitenden Galliumoxid-Substrat 1 und dem p-leitenden Oxidhalbleiterschicht 4a angeordnete Nitridschicht 7 eine Reduzierung der p-Leitfähigkeits-Trägerdichte aufgrund eines durch Oxidation des p-leitenden Oxidhalbleiters verursachten Metallatom-Mangels verhindern und somit eine Reduzierung in der p-Leitfähigkeit des p-leitenden Oxidhalbleiters insgesamt verhindern. Somit kann die Halbleitervorrichtung 10 mit einer Sperrrichtungs-Stehspannung nach Konzeption erzielt werden.
  • Selbst wenn eine Halbleitervorrichtung keine Nitridschicht zwischen dem n-leitenden Galliumoxid-Substrat 1 und der p-leitenden Oxidhalbleiterschicht 4a besitzt und eine andere Konfiguration als die Halbleitervorrichtung 10 gemäß der vorliegenden Ausführungsform aufweist, ist auch ein Fall vorstellbar, in dem dann, wenn das Ausmaß der durch Sauerstoff in dem n-leitenden Galliumoxid-Substrat 1 oxidierten p-leitenden Oxidhalbleiterschicht 4a gering ist, eine Verarmungsschicht innerhalb des n-leitenden Galliumoxid-Substrats 1 gebildet werden, ohne dass die p-leitende Oxidhalbleiterschicht 4a ihre p-Leitfähigkeit verliert.
  • In einem solchen Fall handelt es sich jedoch bei dem Ausmaß an Oxidation der p-leitenden Oxidhalbleiterschicht 4a nicht um ein kontrolliertes Ausmaß, und dieses variiert in Abhängigkeit von Fehlern bei den Herstellungsbedingungen aufgrund von Positionsschwankungen in dem Substrat oder in Abhängigkeit von Veränderungen im Verlauf der Zeit während des Gebrauchs. Dies führt zu größeren Schwankungen in der Sperrrichtungs-Stehspannung und führt zu solchen Problemen, wie einer Reduzierung der Herstellungsausbeute und der Zuverlässigkeit.
  • Im Gegensatz dazu ist die Halbleitervorrichtung 10 gemäß der vorliegenden Ausführungsform derart ausgebildet, dass sie die Nitridschicht 7 zwischen dem n-leitenden Galliumoxid-Substrat 1 und der p-leitenden Oxidhalbleiterschicht 4a aufweist. Diese Konfiguration unterdrückt Oxidation der p-leitenden Oxidhalbleiterschicht 4a aufgrund des n-leitenden Galliumoxid-Substrats 1 und verhindert, dass die p-leitende Oxidhalbleiterschicht 4a ihre p-Leitfähigkeit aufgrund von Oxidation verliert, so dass eine stabile Sperrrichtungs-Stehspannung erzielt wird und die Herstellungsausbeute und die Zuverlässigkeit verbessert werden. Während die Ausführungsform 1 der vorliegenden Erfindung die Wirkung der Nitridschicht 7 hinsichtlich der Unterdrückung von Oxidation der p-leitenden Oxidhalbleiterschicht 4a beschreibt, ist die Nitridschicht 7 auch zwischen dem n-leitenden Galliumoxid-Substrat 1 und den Schutzringen 4b vorgesehen und unterdrückt somit die Oxidation der Schutzringe 4b und verhindert ferner, dass die Schutzringe 4b ihre p-Leitfähigkeit verlieren. Dies stabilisiert die durch die Schutzringe 4b gebildete Verarmungsschicht. Infolgedessen ist es wie im Fall der p-leitenden Oxidhalbleiterschicht 4a möglich, die Sperrrichtungs-Stehspannung der Halbleitervorrichtung 10 zu stabilisieren sowie die Herstellungsausbeute und die Zuverlässigkeit zu verbessern.
  • Das bedeutet, gemäß der Konfiguration der vorliegenden Ausführungsform kann selbst in dem Fall, in dem die Anschlussstruktur durch Bereitstellen einer p-leitenden Oxidhalbleiterschicht benachbart einem sowie um einen aktiven Bereich einer aus einer n-leitenden Oxidhalbleiterschicht gebildeten Halbleitervorrichtung gebildet ist, die zwischen der n-leitenden Oxidhalbleiterschicht und der p-leitenden Oxidhalbleiterschicht angeordnete Nitridschicht 7 verhindern, dass die p-leitende Oxidhalbleiterschicht durch Sauerstoff in der n-leitenden Oxidhalbleiterschicht oxidiert wird.
  • Während die Ausführungsform 1 der vorliegenden Erfindung eine Halbleitervorrichtung beschreibt, bei der die p-leitende Oxidhalbleiterschicht 4a und die Nitridschicht 7 auf der Oberfläche des n-leitenden Galliumoxid-Substrats 1 angeordnet sind, ist die Konfiguration der Halbleitervorrichtung nicht auf diese Konfiguration beschränkt. Beispielsweise kann die Halbleitervorrichtung derart ausgebildet sein, dass die p-leitende Oxidhalbleiterschicht 4a und die Nitridschicht 7 wie im Fall einer SiC verwendenden Schottky-Barrieren-Diode innerhalb des n-leitenden Galliumoxid-Substrats 1 angeordnet werden, indem vorab eine Vertiefung in dem n-leitenden Galliumoxid-Substrat 1 durch Ätzen gebildet wird und anschließend die Nitridschicht 7 und die p-leitende Oxidhalbleiterschicht 4a derart gebildet werden, dass sie in diese Vertiefung vergraben bzw. versenkt sind.
  • Ausführungsform 2
  • 8 zeigt eine Schnittdarstellung einer Halbleitervorrichtung gemäß Ausführungsform 2 der vorliegenden Erfindung. In 8 bezeichnen die gleichen Bezugszeichen wie in 1 die gleichen oder entsprechende Komponenten, so dass auf eine erneute Beschreibung derselben verzichtet wird. Die vorliegende Halbleitervorrichtung unterscheidet sich von der der Ausführungsform 1 der vorliegenden Erfindung konfigurationsmäßig dadurch, dass eine Nitridschicht 7a nur zwischen dem n-leitenden Galliumoxid-Substrat 1, das als n-leitende Oxidhalbleiterschicht dient, und sowohl der p-leitenden Oxidhalbleiterschicht 4a als auch den Schutzringen 4b gebildet ist, die aus p-leitenden Oxidhalbleitern gebildet sind.
  • Wie in 8 dargestellt, ist die Nitridschicht 7a einer Halbleitervorrichtung 20 nur an solchen Stellen angeordnet, an denen die p-leitende Oxidhalbleiterschicht 4a und die Schutzringe 4b vorhanden sind. Die Nitridschicht 7a ist vorgesehen, um ein Oxidieren des p-leitenden Oxidhalbleiters durch das als n-leitende Oxidhalbleiterschicht dienende, n-leitende Galliumoxid-Substrat 1 zu verhindern, und somit kann die Nitridschicht 7 zwischen dem n-leitenden Galliumoxid-Substrat 1 und sowohl der p-leitenden Oxidhalbleiterschicht 4a als auch den Schutzringen 4b vorgesehen sein.
  • Es besteht somit keine Notwendigkeit, die Nitridschicht 7a auf der gesamten ersten Hauptfläche des n-leitenden Galliumoxid-Substrats 1 mit Ausnahme in dem Schottky-Verbindungsbereich zu bilden, wie dies bei der in Ausführungsform 1 beschriebenen Halbleitervorrichtung 10 der Fall ist.
  • Die in 8 dargestellte Halbleitervorrichtung 20 kann den Herstellungsvorgang vereinfachen, da die Nitridschicht 7a und der p-leitende Oxidhalbleiter an den gleichen Stellen angeordnet sind. Das bedeutet, nachdem die Nitridschicht auf der gesamten ersten Hauptfläche des n-leitenden Galliumoxid-Substrats 1 gebildet ist, wie dies in 3(b) bei der Ausführungsform 1 dargestellt ist, werden die Schritte in 3(c) und 3(d) weggelassen, und die p-leitende Oxidhalbleiterschicht 4 kann auf der auf der gesamten ersten Hauptfläche gebildeten Nitridschicht gebildet werden, wie dies in 4(a) dargestellt ist. Anschließend können vorbestimmte Regionen in der in 4(b) dargestellten Weise maskiert werden, und unnötige Bereiche der Nitridschicht und der p-leitenden Oxidhalbleiterschicht können durch Ätzen entfernt werden.
  • Wie vorstehend beschrieben, kann auch die Halbleitervorrichtung 20 mit der in 8 dargestellten Konfiguration die gleiche Wirkung wie bei der in der Ausführungsform 1 beschriebenen Halbleitervorrichtung 10 erzielen. Außerdem kann der Herstellungsvorgang vereinfacht werden, und in entsprechender Weise können die Herstellungskosten der Halbleitervorrichtung 20 reduziert werden.
  • 9 zeigt eine Schnittdarstellung einer Halbleitervorrichtung mit einer anderen Konfiguration gemäß Ausführungsform 2 der vorliegenden Erfindung. In 9 bezeichnen die gleichen Bezugszeichen wie in 1 die gleichen oder entsprechende Komponenten, so dass auf eine erneute Beschreibung derselben verzichtet wird. Die Halbleitervorrichtung unterscheidet sich von der der Ausführungsform 1 der vorliegenden Erfindung konfigurationsmäßig dadurch, dass eine Nitridschicht 7b nur zwischen dem n-leitenden Galliumoxid-Substrat 1 und der p-leitenden Oxidhalbleiterschicht 4a eines p-leitenden Oxidhalbleiters vorhanden ist und Schutzringe 5 aus einem p-leitenden Halbleitermaterial gebildet sind, das von dem der p-leitenden Oxidhalbleiterschicht 4a verschieden ist.
  • Wie in 9 dargestellt, ist die Nitridschicht 7b einer Halbleitervorrichtung 30 nur zwischen dem n-leitenden Galliumoxid-Substrat 1 und der p-leitenden Oxidhalbleiterschicht 4b angeordnet, die benachbart dem sowie um den Schottky-Verbindungsbereich herum angeordnet ist. Die Schutzringe 5 sind aus einem p-leitenden Halbleiter gebildet, bei dem es sich um ein Material handelt, das von dem Material für die p-leitende Oxidhalbleiterschicht 4a verschieden ist, wobei es sich z.B. um GaN dotiert mit p-leitenden Dotierstoffen handeln kann.
  • In dem Fall, in dem die Schutzringe 5 aus GaN gebildet sind, können die Schutzringe 5 durch ein solches Schichtabscheideverfahren, wie etwa CVD nach dem Bilden der Nitridschicht 7b und der p-leitenden Oxidhalbleiterschicht 4a gebildet werden. Auf diese Weise besteht dann, wenn die Schutzringe 5 aus einem p-leitenden Halbleiter gebildet sind, der seine p-Leitfähigkeit nicht aufgrund von Oxidation verliert, keine Notwendigkeit für die Bereitstellung eine Nitridschicht zwischen den Schutzringen 5 und dem n-leitenden Galliumoxid-Substrat 1.
  • Die Halbleitervorrichtung 30 mit der in 9 dargestellten Konfiguration kann ebenfalls die gleiche Wirkung wie die Halbleitervorrichtung 10 gemäß Ausführungsform 1 erzielen, da die Nitridschicht 7b verhindert, dass die aus dem p-leitenden Oxidhalbleiter gebildete p-leitende Oxidhalbleiterschicht 4a durch Sauerstoff in dem n-leitenden Galliumoxid-Substrat 1 oxidiert wird.
  • Es sei erwähnt, dass die Beschreibung in Bezug auf Fälle angegeben ist, in denen die in 8 dargestellte Halbleitervorrichtung 20 und die in 9 dargestellte Halbleitervorrichtung 30 doppelte Schutzringe 4b bzw. 5 beinhalten, wobei die Anzahl der Schutzringe auch Eins oder Drei oder mehr betragen kann, wie dies bei der Ausführungsform 1 beschrieben wurde, wobei die Halbleitervorrichtung jedoch auch eine Konfiguration ohne Schutzringe aufweisen kann.
  • Ausführungsform 3
  • 10 zeigt eine Schnittdarstellung und eine Draufsicht auf eine Halbleitervorrichtung gemäß Ausführungsform 3 der vorliegenden Erfindung. Dabei zeigt 10(a) eine Schnittdarstellung zur Erläuterung einer Konfiguration einer Halbleitervorrichtung 40, und 10(b) zeigt eine Draufsicht zur Erläuterung der Konfiguration der Halbleitervorrichtung 40. In den 10(a) und 10(b) bezeichnen die gleichen Bezugszeichen wie in 1 die gleichen oder entsprechende Komponenten, so dass auf eine erneute Beschreibung derselben verzichtet wird.
  • Die vorliegende Halbleitervorrichtung unterscheidet sich von der gemäß Ausführungsform 1 der vorliegenden Erfindung konfigurationsmäßig dadurch, dass eine Kathodenelektrode 2c auf der ersten Hauptfläche des n-leitenden Galliumoxid-Substrats 1, d.h. auf der gleichen Hauptfläche angeordnet ist, auf der auch die Anodenelektrode 3 gebildet ist.
  • Wie in 10(a) dargestellt, ist bei der Halbleitervorrichtung 40 die Anodenelektrode 3, die mit dem n-leitenden Galliumoxid-Substrat 1 in Schottky-Verbindung steht, auf der als n-leitende Oxidhalbleiterschicht dienenden, ersten Hauptfläche des n-leitenden Galliumoxid-Substrats 1 angeordnet, und die p-leitende Oxidhalbleiterschicht 4a ist benachbart dem sowie um den Schottky-Verbindungsbereich zwischen dem n-leitenden Galliumoxid-Substrat 1 und der Anodenelektrode 3 herum angeordnet.
  • Die p-leitende Oxidhalbleiterschicht 4a steht in ohmscher Verbindung mit der Anodenelektrode 3, und die Feldplatten-Isolierschicht 6 ist auf der p-leitenden Oxidhalbleiterschicht 4a angeordnet. Ferner sind die Schutzringe 4b außerhalb von der p-leitenden Oxidhalbleiterschicht 4a angeordnet, und eine Nitridschicht 7c befindet sich zwischen dem n-leitenden Galliumoxid-Substrat 1 und sowohl der p-leitenden Oxidhalbleiterschicht 4a als auch den Schutzringen 4b.
  • Das bedeutet die Konfiguration der Halbleitervorrichtung 40 auf der zentralen Seite von den Schutzringen 4b auf der ersten Hauptfläche des n-leitenden Galliumoxid-Substrats 1 ist die gleiche wie bei der in Ausführungsform 1 beschriebenen Halbleitervorrichtung 10.
  • Die Halbleitervorrichtung 40 in 10(a) besitzt eine Kathodenelektrode 2c, die außenseitig von den Schutzringen 4b angeordnet ist, und besitzt keine Kathodenelektrode auf der zweiten Hauptfläche des n-leitenden Galliumoxid-Substrats 1. Die auf der ersten Hauptfläche des n-leitenden Galliumoxid-Substrats 1 vorgesehene Kathodenelektrode 2c steht in ohmscher Verbindung mit dem n-leitenden Galliumoxid-Substrat 1. Wie bei Ausführungsform 1 beschrieben, kann die Kathodenelektrode 2c beispielsweise eine erste Schicht aus Ti und eine zweite Schicht aus Ag aufweisen.
  • Obwohl die Kathodenelektrode 2c in 10(b) den Schottky-Verbindungsbereich zwischen dem n-leitenden Galliumoxid-Substrat 1 und der Anodenelektrode 3 umgebend ausgebildet ist, muss die Kathodenelektrode 2c nicht notwendigerweise den Schottky-Verbindungsbereich umgebend ausgebildet sein, solange sie derart vorgesehen ist, dass sie eine ohmsche Verbindung mit der ersten Hauptfläche des n-leitenden Galliumoxid-Substrats 1 bildet.
  • Bei der bei der Ausführungsform 3 beschriebenen Halbleitervorrichtung 40 ist die Nitridschicht 7c ebenfalls zwischen dem n-leitenden Galliumoxid-Substrat 1 und sowohl der p-leitenden Oxidhalbleiterschicht 4a als auch den Schutzringen 4b gebildet, die aus p-leitenden Oxidhalbleitern gebildet sind. Dies verhindert ein Oxidieren der p-leitenden Oxidhalbleiterschicht 4a und der Schutzringe 4b durch Sauerstoff in dem n-leitenden Galliumoxid-Substrat 1, und verhindert ferner, dass sie ihre p-Leitfähigkeit verlieren.
  • Somit wird, wie bei der Ausführungsform 1 beschrieben, die Verarmungsschicht innerhalb des n-leitenden Galliumoxid-Substrats 1 durch die p-leitende Oxidhalbleiterschicht 4a und die Schutzringe 4b gebildet, so dass die Sperrrichtungs-Stehspannung der als Schottky-Barrieren-Diode dienenden Halbleitervorrichtung 40 verbessert wird.
  • Es sei erwähnt, dass bei der in 10(a) dargestellten Halbleitervorrichtung 40 die Schutzringe 4b nicht auf doppelte Schutzringe beschränkt sind und die Anzahl der Schutzringe auch Eins oder Drei oder mehr betragen kann, oder die Halbleitervorrichtung eine Konfiguration aufweisen kann, die keine Schutzringe 4b aufweist, wie dies auch bei in weiteren Ausführungsformen beschriebenen Halbleitervorrichtungen der Fall ist. Auch kann die Nitridschicht 7c wenigstens zwischen dem n-leitenden Galliumoxid-Substrat 1 und der p-leitenden Oxidhalbleiterschicht 4a vorgesehen sein.
  • Ausführungsform 4
  • 11 zeigt eine Schnittdarstellung und eine partielle Draufsicht auf eine Halbleitervorrichtung gemäß Ausführungsform 4 der vorliegenden Erfindung. Dabei zeigt 11(a) eine Schnittdarstellung zur Erläuterung einer Konfiguration einer Halbleitervorrichtung 50, und 11(b) zeigt eine Draufsicht zur Erläuterung der Konfiguration der Halbleitervorrichtung 50, wobei die Anodenelektrode 3 und die Feldplatten-Isolierschicht 6 weggelassen worden sind. In den 11(a) und 11(b) bezeichnen die gleichen Bezugszeichen wie in 1 die gleichen oder entsprechende Komponenten, so dass auf eine erneute Beschreibung derselben verzichtet wird.
  • Diese Halbleitervorrichtung unterscheidet sich von der der Ausführungsform 1 der vorliegenden Erfindung konfigurationsmäßig darin, dass eine Vielzahl von p-leitenden Oxidhalbleiterschichten 4 auf der zentralen Seite von der p-leitenden Oxidhalbleiterschicht 4a angeordnet ist, die eine Anschlussstruktur bildet, und die Anodenelektrode 3 mit einer Vielzahl von Bereichen des n-leitenden Galliumoxid-Substrat 1 in Schottky-Verbindung steht.
  • Wie in 11(a) dargestellt, ist bei der Halbleitervorrichtung 50 die Kathodenelektrode 2, die in ohmscher Verbindung mit dem n-leitenden Galliumoxid-Substrat 1 steht, auf der als n-leitenden Oxidhalbleiterschicht dienenden zweiten Hauptfläche des n-leitenden Galliumoxid-Substrats 1 angeordnet. Es sei erwähnt, dass die Kathodenelektrode 2 wie bei der in Ausführungsform 3 beschriebenen Halbleitervorrichtung auch auf der ersten Hauptfläche des n-leitenden Galliumoxid-Substrats 1 angeordnet sein kann.
  • Die Anodenelektrode 3 die mit dem n-leitenden Galliumoxid-Substrat 1 in Schottky-Verbindung steht, ist auf der ersten Hauptfläche des n-leitenden Galliumoxid-Substrats 1 angeordnet, und die p-leitende Oxidhalbleiterschicht 4a ist benachbart dem sowie um den Schottky-Verbindungsbereich herum angeordnet. Eine Nitridschicht 7d ist zwischen der p-leitenden Oxidhalbleiterschicht 4a und dem n-leitenden Galliumoxid-Substrat 1 angeordnet und verhindert ein Oxidieren der p-leitenden Oxidhalbleiterschicht 4a durch Sauerstoff in dem n-leitenden Galliumoxid-Substrat 1.
  • Außerdem ist die Feldplatten-Isolierschicht 6 auf einer Region eines Teils der p-leitenden Oxidhalbleiterschicht 4a angeordnet, und die Anodenelektrode 3 ist auf einer Region eines Teils der Feldplatten-Isolierschicht 6 angeordnet. Die Anodenelektrode 3 steht in ohmscher Verbindung mit der p-leitenden Oxidhalbleiterschicht 4a.
  • Auf diese Weise ist die Struktur um die p-leitende Oxidhalbleiterschicht 4a die gleiche wie bei der in der Ausführungsform 1 beschriebenen Halbleitervorrichtung, und die p-leitende Oxidhalbleiterschicht 4a bildet eine Anschlussstruktur der Halbleitervorrichtung 50. Es sei erwähnt, dass die Halbleitervorrichtung 50 in 11(a) zwar keine Schutzringe außenseitig von der p-leitenden Oxidhalbleiterschicht 4a aufweist, jedoch können Schutzringe in der gleichen Weise wie bei der in der Ausführungsform 1 beschriebenen Halbleitervorrichtung vorhanden sein.
  • Die p-leitenden Oxidhalbleiterschichten 4c, die aus dem gleichen p-leitenden Oxidhalbleiter wie die p-leitende Oxidhalbleiterschicht 4a gebildet sind, sind innenseitig von der p-leitenden Oxidhalbleiterschicht 4a angeordnet, und die p-leitenden Oxidhalbleiterschichten 4c stehen in ohmscher Verbindung mit der Kathodenelektrode 3. Wie in 11(a) und 11(b) dargestellt, sind die p-leitenden Oxidhalbleiterschichten 4c in Form von Doppelringen vorgesehen, und ein Schottky-Verbindungsbereich zwischen dem n-leitenden Galliumoxid-Substrat 1 und der Anodenelektrode 3 ist zwischen einer und einer weiteren der p-leitenden Oxidhalbleiterschichten 4c sowie zwischen den p-leitenden Oxidhalbleiterschichten 4c und der p-leitenden Oxidhalbleiterschicht 4a gebildet.
  • Das bedeutet, die Anodenelektrode 3 steht in Schottky-Verbindung mit einer Vielzahl von Bereichen der ersten Hauptfläche des n-leitenden Galliumoxid-Substrats 1, und mindestens eine von der p-leitenden Oxidhalbleiterschicht 4a und den p-leitenden Oxidhalbleiterschichten 4c, die als p-leitende Oxidhalb-leiterschichten dienen, ist benachbart zu und zwischen der Vielzahl von Schottky-Verbindungsbereichen zwischen der Anodenelektrode 3 und dem n-leitenden Galliumoxid-Substrat 1 vorgesehen. Zum Verhindern von Oxidation der p-leitenden Oxidhalbleiterschichten 4c ist die Nitridschicht 7d zwischen den p-leitenden Oxidhalbleiterschichten 4c und dem n-leitenden Galliumoxid-Substrat 1 angeordnet.
  • Die p-leitende Oxidhalbleiterschicht 4a sowie die p-leitenden Oxidhalbleiterschichten 4c sind aus dem gleichen p-leitenden Oxidhalbleitermaterial gebildet. Das bedeutet, wie in 11(b) dargestellt, es ist eine Vielzahl von Schottky-Verbindungsbereichen zwischen dem n-leitenden Galliumoxid-Substrat 1 und der Anodenelektrode 3 dadurch gebildet, dass zusammen mit der Nitridschicht eine Vielzahl von Regionen eines Teils der p-leitenden Oxidhalbleiterschicht entfernt worden ist, die über die Nitridschicht auf der ersten Hauptfläche des n-leitenden Galliumoxid-Substrats 1 gebildet sind. Bei der in den 11(a) und 11(b) dargestellten Halbleitervorrichtung 50 sind die Schottky-Verbindungsbereiche in Form von doppelten konzentrischen Kreisen gebildet, jedoch können sie auch in Form einer Vielzahl von Streifen oder in Form eines Punktmusters aus einer Vielzahl von Punkten gebildet sein.
  • Eine solche Struktur kann durch Bilden einer Nitridschicht und einer p-leitenden Oxidhalbleiterschicht auf dem n-leitenden Galliumoxid-Substrat 1, anschließendes Bilden eines Fotoresist mit Öffnungen an Stellen, an denen die Schottky-Verbindungsbereiche gebildet werden sollen, sowie Entfernen der Nitridschicht und der p-leitenden Oxidhalbleiterschicht in den Öffnungen durch Trockenätzen oder Nassätzen gebildet werden.
  • Als Nächstes werden Arbeitsvorgänge der Halbleitervorrichtung 50 beschrieben.
  • Wenn eine Sperrvorspannung von einer externen elektrischen Schaltung zwischen die Anodenelektrode 3 und die Kathodenelektrode 2 der Halbleitervorrichtung 50 angelegt wird, nimmt die Dicke der durch die p-leitenden Oxidhalbleiterschichten 4a und 4c und das n-leitende Galliumoxid-Substrat 1 innerhalb des n-leitenden Galliumoxid-Substrats 1 gebildeten Verarmungsschicht zu, wie dies bei der Ausführungsform 1 beschrieben worden ist, so dass die Halbleitervorrichtung zwangsweise in einen Abschnürzustand gebracht wird, und somit werden die Schottky-Verbindungsbereiche zwischen dem n-leitenden Galliumoxid-Substrat 1 und der Anodenelektrode 3 mit der Verarmungsschicht bedeckt.
  • Als Folge hiervon wird der größte Teil der an die Halbleitervorrichtung 50 angelegten Sperrvorspannung an die Verarmungsschicht angelegt. Dies führt zu einer beträchtlichen Reduzierung der an die Schottky-Verbindungsbereiche anzulegenden Spannung und verbessert die Sperrrichtungs-Stehspannung der Halbleitervorrichtung 50.
  • Wenn dagegen eine Durchlassvorspannung von einer externen Schaltung zwischen der Anodenelektrode 3 und der Kathodenelektrode 2 der Halbleitervorrichtung 50 angelegt wird, nimmt die Dicke der durch die p-leitenden Oxidhalbleiterschichten 4a und 4c und das n-leitende Galliumoxid-Substrat 1 innerhalb des n-leitenden Galliumoxid-Substrats 1 gebildeten Verarmungsschicht ab, wie dies bei der Ausführungsform 1 beschrieben wurde.
  • Dadurch entstehenden Regionen, in denen die Verarmungsschicht 90 in den Schottky-Verbindungsbereichen zwischen dem n-leitenden Galliumoxid-Substrat 1 und der Anodenelektrode 3 nicht vorhanden ist, verursacht ein Fließen von einem Strom von der Anodenelektrode 3 in Richtung auf die Kathodenelektrode 2 und bringt die Halbleitervorrichtung 50 in den Leitungszustand.
  • Wenn der durch die Halbleitervorrichtung 50 fließende Durchlassstrom zunimmt und die an die Heimleitervorrichtung 50 angelegte Durchlassvorspannung ansteigt und das innere Potential des PN-Übergangs zwischen dem n-leitenden Galliumoxid-Substrat 1 und den p-leitenden Oxidhalbleiterschichten 4c übersteigt, werden Löcher von den p-leitenden Oxidhalbleiterschichten 4c über die Nitridschicht 7d in das n-leitende Galliumoxid-Substrat 1 injiziert, und das Verhältnis des Löcherstroms in dem durch die Halbleitervorrichtung 50 fließenden Strom nimmt zu. Somit kann die Konfiguration der in 11 dargestellten Halbleitervorrichtung 50 die Eigenschaften für einen Fall verbessern, in dem ein hoher Durchlassstrom fließt, und als Folge hiervon kann diese Konfiguration die Steh-Stoßspannung der Halbleitervorrichtung 50 erhöhen.
  • Da, wie vorstehend beschrieben, die Halbleitervorrichtung 50 eine Konfiguration aufweist, die den durch den PN-Übergang zwischen den p-leitenden Oxidhalbleiterschichten 4c und dem n-leitenden Galliumoxid-Substrat 1 fließenden Durchlassstrom nutzt, ist es bevorzugt, dass die zwischen den p-leitenden Oxidhalbleiterschichten 4c und dem n-leitenden Galliumoxid-Substrat 1 angeordnete Nitridschicht 7d eine geringe Schichtdicke aufweist.
  • Wie bei der Ausführungsform 1 beschrieben, ist aufgrund der Tatsache, dass der Tunnelstrom fließt, wenn die Schichtdicke der Nitridschicht 7d geringer als oder gleich 5 nm ist, die Konfiguration bevorzugt, bei der ein hoher Durchlassstrom aufgrund des Vorhandenseins der PN-Übergangsbereiche zwischen den p-leitenden Oxidhalbleiterschichten 4c und dem n-leitenden Galliumoxid-Substrat 1 fließt.
  • Da die Nitridschicht 7d vorgesehen ist, um ein Oxidieren der p-leitenden Oxidhalbleiterschichten 4c durch Sauerstoff in dem n-leitenden Galliumoxid-Substrat 1 zu verhindern, kann es sich bei der Nitridschicht 7d um eine einlagige Schicht handeln, und es ist ausreichend, dass die Nitridschicht 7d eine Schichtdicke von größer als oder gleich 0,3 nm aufweist.
  • Das bedeutet, die Schichtdicke der Nitridschicht 7d ist vorzugsweise größer als oder gleich der Schichtdicke einer einlagigen Schicht, und ist in weiter bevorzugter Weise geringer als oder gleich 5 nm. In noch weiter bevorzugter Weise ist die Schichtdicke der Nitridschicht 7d größer als oder gleich 0,3 nm sowie geringer als oder gleich 5 nm.
  • Ausführungsform 5
  • 12 zeigt eine Schnittdarstellung einer Halbleitervorrichtung gemäß Ausführungsform 5 der vorliegenden Erfindung. In 12 bezeichnen die gleichen Bezugszeichen wie in 1 die gleichen oder entsprechende Komponenten, so dass auf eine erneute Beschreibung derselben verzichtet wird. Die Halbleitervorrichtung unterscheidet sich von der der Ausführungsform 1 der vorliegenden Erfindung konfigurationsmäßig dadurch, dass eine n-leitende Galliumoxid-Epitaxieschicht 8 auf der ersten Hauptfläche des n-leitenden Galliumoxid-Substrats 1 angeordnet ist und dass die n-leitende Galliumoxid-Epitaxieschicht 8 und die Anodenelektrode 3 in Schottky-Verbindung stehen.
  • Das bedeutet, obwohl die n-leitende Oxidhalbleiterschicht bei der bei der Ausführungsform 1 beschriebenen Halbleitervorrichtung durch das n-leitende Galliumoxid-Substrat 1 gebildet ist, ist die n-leitende Oxidhalbleiterschicht bei der Halbleitervorrichtung 60 gemäß Ausführungsform 5 der vorliegenden Erfindung durch das n-leitende Galliumoxid-Substrat 1 und die auf dem n-leitenden Galliumoxid-Substrat 1 angeordnete n-leitende Galliumoxid-Epitaxieschicht 8 gebildet.
  • Gemäß Ausführungsform 5 der vorliegenden Erfindung handelt es sich bei der ersten Hauptfläche der n-leitenden Oxidhalbleiterschicht um die Oberfläche der n-leitenden Galliumoxid-Epitaxieschicht 8, und bei der zweiten Hauptfläche der n-leitenden Oxidhalbleiterschicht handelt es sich um die gleiche Oberfläche wie die zweite Hauptfläche des n-leitenden Galliumoxid-Substrats 1.
  • Während die Ausführungsform 5 der vorliegenden Erfindung eine Halbleitervorrichtung mit einer Konfiguration beschreibt, bei der die n-leitende Oxidhalbleiterschicht, die durch das n-leitende Galliumoxid-Substrat 1 bei der Halbleitervorrichtung mit der in der Ausführungsform 1 beschriebenen Konfiguration gebildet ist, durch die n-leitende Oxidhalbleiterschicht ersetzt ist, die durch die n-leitende Galliumoxid-Epitaxieschicht 8 und das n-leitende Galliumoxid-Substrat 1 gebildet ist, kann die Halbleitervorrichtung auch derart ausgebildet sein, dass die n-leitende Oxidhalbleiterschicht, die bei den Halbleitervorrichtungen mit den Konfigurationen gemäß den Ausführungsformen 2 bis 4 durch das n-leitende Galliumoxid-Substrat 1 gebildet ist, durch die n-leitende Oxidhalbleiterschicht ersetzt ist, die durch die n-leitende Galliumoxid-Epitaxieschicht 8 und das n-leitende Galliumoxid-Substrat 1 gebildet ist.
  • Es ist jedoch darauf hinzuweisen, dass bei der in der Ausführungsform 3 beschriebenen Halbleitervorrichtung, bei der die Kathodenelektrode 2 auf der gleichen ersten Hauptfläche des n-leitenden Galliumoxid-Substrats 1 angeordnet ist, auf der auch die Anodenelektrode 3 angeordnet ist, eine ohmsche Verbindung zwischen der n-leitenden Galliumoxid-Epitaxieschicht 8 und der Kathodenelektrode 2 gebildet werden kann, wobei es jedoch zur Reduzierung des Kontaktwiderstands an der ohmschen Verbindung zwischen der Kathodenelektrode 2 und dem n-leitenden Galliumoxid-Substrat 1 bevorzugt ist, entweder einen Teil der n-leitenden Galliumoxid-Epitaxieschicht zu entfernen, in dem die Kathodenelektrode 2 vorhanden ist, oder die n-leitenden Dotierstoffe in einem Bereich der n-leitenden Galliumoxid-Epitaxieschicht zu erhöhen, in dem die Kathodenelektrode 2 vorhanden ist.
  • Bei der n-leitenden Galliumoxid-Epitaxieschicht 8 handelt es sich um eine Schicht mit einer geringeren n-Leitfähigkeits-Trägerdichte als das n-leitende Galliumoxid-Substrat 1. Hierbei bezeichnet die n-Leitfähigkeits-Trägerdichte eine Gesamtdichte aus Sauerstoffmangel und dotierten n-leitenden Dotierstoffen in dem Galliumoxid, wie dies bei der Ausführungsform 1 beschrieben ist.
  • Die n-leitende Galliumoxid-Epitaxieschicht 8 kann auf der ersten Hauptfläche des n-leitenden Galliumoxid-Substrats 1 durch ein solches Verfahren wie metallorganische chemische Abscheidung aus der Dampfphase (MOCVD), Molekularstrahlepitaxie (MBE) oder Hydrid-Gasphasenepitaxie (HVPE) gebildet werden.
  • Beispielsweise in einem Fall, in dem die n-leitende Galliumoxid-Epitaxieschicht 8 durch Molekularstrahlepitaxie gebildet wird, werden Ga-Metall, SnO2-Pulver und ein Mischgas aus Ozon (5 %) und Sauerstoff (95 %) als Wachstumsmaterialien verwendet, und die Wachstumstemperatur wird in dem Bereich von 540 °C bis 570 °C vorgegeben, um dadurch die n-leitende Galliumoxid-Epitaxieschicht 8 dotiert mit n-leitenden Dotierstoffen aus Sn auf der ersten Hauptfläche des n-leitenden Galliumoxid-Substrats 1 zu bilden.
  • Bei der Halbleitervorrichtung 60 ist die Anodenelektrode 3, die eine Schottky-Verbindung mit der n-leitenden Galliumoxid-Epitaxieschicht 8 bildet, auf der ersten Hauptfläche des n-leitenden Galliumoxid-Substrats 1 angeordnet, und die p-leitende Oxidhalbleiterschicht 4a ist benachbart dem sowie um den Schottky-Verbindungsbereich zwischen der n-leitenden Galliumoxid-Epitaxieschicht 8 und der Anodenelektrode 3 herum angeordnet. Um ein Oxidieren der p-leitenden Oxidhalbleiterschicht 4a durch Sauerstoff in der n-leitenden Galliumoxid-Epitaxieschicht 8 zu verhindern, ist die Nitridschicht 7 zwischen der p-leitenden Oxidhalbleiterschicht 4a und der n-leitenden Galliumoxid-Epitaxieschicht 8 angeordnet. Die Anodenelektrode 3 und die p-leitende Oxidhalbleiterschicht 4a stehen in ohmscher Verbindung.
  • Die Feldplatten-Isolierschicht 6 ist auf der p-leitenden Oxidhalbleiterschicht 4a angeordnet, und die Anodenelektrode 3 ist ebenfalls auf der Feldplatten-Isolierschicht 6 angeordnet, so dass eine Feldplattenstruktur gebildet ist. Außerdem sind die Schutzringe 4b außenseitig von der p-leitenden Oxidhalbleiterschicht 4a angeordnet, wobei die Schutzringe 4b und die p-leitende Oxidhalbleiterschicht 4a eine Anschlussstruktur bilden. Die Nitridschicht 7 ist ebenfalls zwischen den aus einem p-leitenden Oxidhalbleiter gebildeten Schutzringen 4b und der n-leitenden Galliumoxid-Epitaxieschicht 8 angeordnet.
  • Weiterhin ist die Kathodenelektrode 2, die in ohmscher Verbindung mit der zweiten Hauptfläche des n-leitenden Galliumoxid-Substrats 1 steht, auf der zweiten Hauptfläche des n-leitenden Galliumoxid-Substrats 1 angeordnet. Da die n-Leitfähigkeits-Trägerdichte des n-leitenden Galliumoxid-Substrats 1 in dem Bereich von etwa 1 × 1017 cm-3 bis 1 × 1018 cm-3 liegt, kann das n-leitende Galliumoxid-Substrat 1 leicht eine ohmsche Verbindung mit der Kathodenelektrode 2 bilden. Jedoch weist die n-leitende Galliumoxid-Epitaxieschicht 8 eine niedrigere n-Leitfähigkeits-Trägerdichte als das n-leitende Galliumoxid-Substrat 1 auf und kann somit Schwierigkeiten beim Bilden einer ohmschen Verbindung mit der Kathodenelektrode 2 aufweisen.
  • Aus diesem Grund ist es in dem Fall, in dem die Kathodenelektrode 2 auf derselben ersten Hauptfläche des n-leitenden Galliumoxid-Substrats 1 angeordnet ist, auf der auch die Anodenelektrode 3 vorhanden ist, wie dies bei der in der Ausführungsform 3 beschriebenen Halbleitervorrichtung der Fall ist, bevorzugt, dass entweder die n-leitende Galliumoxid-Epitaxieschicht 8 in einer Region, in der die Kathodenelektrode 2 gebildet werden soll, entfernt wird, um eine ohmsche Verbindung zwischen der Kathodenelektrode 2 und dem n-leitenden Galliumoxid-Substrat 1 zu bilden, oder dass die n-leitende Galliumoxid-Epitaxieschicht 8 in der Region, in der die Kathodenelektrode 2 gebildet werden soll, mit n-leitenden Dotierstoffen dotiert wird, um eine ohmsche Verbindung zwischen der Kathodenelektrode 2 und der n-leitenden Galliumoxid-Epitaxieschicht 8 zu bilden.
  • Da die Halbleitervorrichtung 60 die n-leitende Galliumoxid-Epitaxieschicht 8 aufweist, die eine niedrigere n-Leitfähigkeits-Trägerdichte als das n-leitende Galliumoxid-Substrat 1 aufweist, wird die zwischen der Anodenelektrode 3 und der Kathodenelektrode 2 der Halbleitervorrichtung 60 angelegte Spannung an die n-leitende Galliumoxid-Epitaxieschicht 8 angelegt, die einen höheren spezifischen Widerstand als das n-leitende Galliumoxid-Substrat 1 aufweist. Hierdurch kann die Stehspannung der Halbleitervorrichtung 60 verbessert werden.
  • Ferner handelt es sich bei der n-leitenden Galliumoxid-Epitaxieschicht 8 um eine Schicht, die durch homoepitaxiales Wachstum auf dem n-leitenden Galliumoxid-Substrat 1 gebildet ist, so dass die n-Leitfähigkeits-Trägerdichte mit höherer Genauigkeit als bei dem n-leitenden Galliumoxid-Substrat 1 gesteuert werden kann, Schwankungen in den charakteristischen Eigenschaften der Halbleitervorrichtung 60 unterdrückt werden können und die Zuverlässigkeit der Halbleitervorrichtung 60 verbessert werden kann.
  • Es sei erwähnt, dass die n-Leitfähigkeits-Trägerdichte der n-leitenden Galliumoxid-Epitaxieschicht 8 nicht notwendigerweise geringer sein muss als die des n-leitenden Galliumoxid-Substrats 1, sondern auch gleich der oder höher als die n-Leitfähigkeits-Trägerdichte des n-leitenden Galliumoxid-Substrats 1 sein kann.
  • Während die Ausführungsformen 1 bis 5 Fälle beschreiben, bei denen es sich bei dem Material für die n-leitende Oxidhalbleiterschicht um Galliumoxid handelt, kann es sich bei dem Material für die n-leitende Oxidhalbleiterschicht auch um einen n-leitenden Oxidhalbleiter aus anderen Metalloxiden handeln, wie z.B. Zinkoxid oder Indiumoxid. Selbst in dem Fall, in dem es sich bei dem Material für die n-leitende Oxidhalbleiterschicht um ein anderes Metalloxid als Galliumoxid handelt, wird dann, wenn eine p-leitende Oxidhalbleiterschicht in Kontakt mit der n-leitenden Oxidhalbleiterschicht gebildet wird, der p-leitende Oxidhalbleiter der p-leitenden Oxidhalbleiterschicht durch Sauerstoff in der n-leitenden Oxidhalbleiterschicht oxidiert und verliert seine p-Leitfähigkeit.
  • Wenn jedoch, wie bei den Ausführungsformen der vorliegenden Erfindung beschrieben, eine Nitridschicht zwischen der n-leitenden Oxidhalbleiterschicht und der p-leitenden Oxidhalbleiterschicht vorhanden ist, wird verhindert, dass der p-leitende Oxidhalbleiter der p-leitenden Oxidhalbleiterschicht oxidiert und seine p-Leitfähigkeit verliert. Hierdurch lässt sich die gleiche Wirkung wie bei den in den jeweiligen Ausführungsformen beschriebenen Halbleitervorrichtungen erzielen.
  • Auch in dem Fall, in dem die n-leitende Oxidhalbleiterschicht aus einem n-leitenden Oxidhalbleiter aus einem anderen Metalloxid als Galliumoxid gebildet ist, wie z.B. aus Zinkoxid oder Indiumoxid, kann eine Nitridschicht durch Metall-Nitridierung des in der Oberfläche der n-leitenden Oxidhalbleiterschicht enthaltenen Metalloxids gebildet werden. Wie im Fall von Galliumoxid kann die Metall-Nitridierung des Metalloxids durch thermische Nitridierung oder Ammoniak-Nitridierung implementiert werden.
  • Während die Ausführungsformen der vorliegenden Erfindung Fälle beschreiben, in denen die n-leitende Oxidhalbleiterschicht durch ein n-leitendes Galliumoxid-Substrat gebildet ist und die n-leitende Oxidhalbleiterschicht durch das n-leitende Galliumoxid-Substrat und die auf dem n-leitenden Galliumoxid-Substrat angeordnete n-leitende Galliumoxid-Epitaxieschicht gebildet ist, kann es sich bei der n-leitenden Oxidhalbleiterschicht auch um eine auf einem Isolatorsubstrat gebildete n-leitende Oxidhalbleiterschicht handeln.
  • Wenn die n-leitende Oxidhalbleiterschicht auf einem derartigen Substrat gebildet ist, kann die Halbleitervorrichtung mit einer Struktur gebildet werden, bei der die Anodenelektrode und die Kathodenelektrode auf der gleichen Hauptfläche angeordnet sind, wie dies bei Ausführungsform 3 beschrieben wurde.
  • Während die Ausführungsformen 1 bis 5 Fälle beschreiben, in denen die Halbleitervorrichtung als Schottky-Barrieren-Diode dient, kann es sich bei der Halbleitervorrichtung auch um eine Halbleitervorrichtung mit anderen Konfigurationen, wie z.B. eine Diode oder einen Transistor, handeln. Beispielsweise kann die Konfiguration der vorliegenden Erfindung, wie sie in den jeweiligen Ausführungsformen beschrieben ist, als Anschlussstruktur eines Schottky-Gates eines Metall-Halbleiter-Feldeffekttransistors (MESFET) verwendet werden, der aus einem Oxidhalbleiter, wie z.B. Galliumoxid, gebildet ist.
  • Die Konfiguration der vorliegenden Erfindung kann auch als Anschlussstruktur verwendet werden, die um eine Elektrode herum gebildet ist, die in ohmscher Verbindung mit einer n-leitenden Oxidhalbleiterschicht steht, wie z.B. dem Drain oder der Source einer Halbleitervorrichtung, wie z.B. eines MESFET, eines MOSFET oder eines Metall-Isolator-Halbleiter-Feldeffekttransistors (MISFET), der aus einem Oxidhalbleiter gebildet ist.
  • Das bedeutet, die Oxidation der p-leitenden Oxidhalbleiterschicht durch Sauerstoff in der n-leitenden Oxidhalbleiterschicht kann verhindert werden, indem eine Anschlussstruktur aus einem p-leitenden Oxidhalbleiter um einen ohmschen Verbindungsbereich herum vorgesehen wird, in dem eine Elektrode in ohmscher Verbindung mit einer n-leitenden Oxidhalbleiterschicht steht, und eine Nitridschicht zwischen der n-leitenden Oxidhalbleiterschicht und der p-leitenden Oxidhalbleiterschicht angeordnet wird.
  • Bezugszeichenliste
    • 1
    n-leitendes Galliumoxid-Substrat
    2, 2c
    Kathodenelektrode
    3
    Anodenelektrode
    4a, 4c
    p-leitende Oxidhalbleiterschicht
    4b, 5
    Schutzring
    6
    Feldplatten-Isolierschicht
    7, 7a, 7b
    Nitridschicht
    7c, 7d
    Nitridschicht
    8
    n-leitende Galliumoxid-Epitaxieschicht
    9b, 9c, 9d
    Fotoresist
    10, 20, 30
    Halbleitervorrichtung
    40, 50, 60
    Halbleitervorrichtung
    80
    elektrische Schaltung
    90
    Verarmungsschicht
    W
    Schichtdicke

Claims (15)

  1. Halbleitervorrichtung, die Folgendes aufweist: - eine n-leitende Oxidhalbleiterschicht (1, 8); - eine erste Elektrode (3), die mit einer ersten Hauptfläche der n-leitenden Oxidhalbleiterschicht (1, 8) verbunden ist, und - eine zweite Elektrode (2), die auf der ersten Hauptfläche der n-leitenden Oxidhalbleiterschicht (1, 8) oder auf einer zweiten Hauptfläche angeordnet ist, bei der es sich um eine Fläche auf einer Rückseite von der ersten Hauptfläche handelt, wobei ein Strom zwischen der ersten Elektrode (3) und der zweiten Elektrode (2) über die zwischen der ersten Elektrode (3) und der zweiten Elektrode (2) angeordnete n-leitende Oxidhalbleiterschicht (1, 8) fließt, wobei die Halbleitervorrichtung ferner Folgendes aufweist: - eine p-leitende Oxidhalbleiterschicht (4a, 4c), die benachbart einer Verbindung zwischen der ersten Elektrode (3) und der n-leitenden Oxidhalbleiterschicht (1, 8) angeordnet ist; und - eine Nitridschicht (7, 7a, 7b, 7c, 7d), die zwischen der p-leitenden Oxidhalbleiterschicht (4a, 4c) und der n-leitenden Oxidhalbleiterschicht (1, 8) angeordnet ist.
  2. Halbleitervorrichtung nach Anspruch 1, wobei die Nitridschicht (7, 7a, 7b, 7c, 7d) auf einer Oberfläche der n-leitenden Oxidhalbleiterschicht (1, 8) angeordnet ist, und wobei die p-leitende Oxidhalbleiterschicht (4a, 4c) auf der Nitridschicht (7, 7a, 7b, 7c, 7d) angeordnet ist.
  3. Halbleitervorrichtung nach Anspruch 1 oder 2, wobei die Schichtdicke der Nitridschicht (7, 7a, 7b, 7c, 7d) größer als oder gleich 0,3 nm und geringer als oder gleich 5 nm ist.
  4. Halbleitervorrichtung nach einem der Ansprüche 1 bis 3, wobei es sich bei einem Material für die n-leitende Oxidhalbleiterschicht (1, 8) um Galliumoxid handelt.
  5. Halbleitervorrichtung nach Anspruch 4, wobei die n-leitende Oxidhalbleiterschicht durch ein n-leitendes Galliumoxid-Substrat (1) gebildet ist.
  6. Halbleitervorrichtung nach Anspruch 4, wobei die n-leitende Oxidhalbleiterschicht durch ein n-leitendes Galliumoxid-Substrat (1) und eine auf dem n-leitenden Galliumoxid-Substrat (1) angeordnete, n-leitende Galliumoxid-Epitaxieschicht (8) gebildet ist, und wobei die erste Elektrode (3) mit der n-leitenden Galliumoxid-Epitaxieschicht (8) in Verbindung steht.
  7. Halbleitervorrichtung nach einem der Ansprüche 1 bis 6, wobei die erste Elektrode (3) und die n-leitende Oxidhalbleiterschicht (1, 8) in Schottky-Verbindung stehen.
  8. Halbleitervorrichtung nach Anspruch 7, wobei die erste Elektrode (3) ferner in ohmscher Verbindung mit der p-leitenden Oxidhalbleiterschicht (4a, 4c) steht.
  9. Halbleitervorrichtung nach Anspruch 8, wobei eine Vielzahl von Schottky-Verbindungsbereichen gebildet ist, in denen die erste Elektrode (3) und die n-leitende Oxidhalbleiterschicht (1, 8) in Schottky-Verbindung stehen, und wobei die Nitridschicht (7d) und die p-leitende Oxidhalbleiterschicht (4a, 4c) zwischen der Vielzahl von Schottky-Verbindungsbereichen angeordnet sind.
  10. Halbleitervorrichtung nach Anspruch 8 oder 9, die ferner Folgendes aufweist: eine Feldplatten-Isolierschicht (6), die auf einem Teil der p-leitenden Oxidhalbleiterschicht (4a, 4c) angeordnet ist, wobei die erste Elektrode (3) die p-leitende Oxidhalbleiterschicht (4a, 4c) und die Feldplatten-Isolierschicht (6) bedeckend angeordnet ist.
  11. Halbleitervorrichtung nach einem der Ansprüche 1 bis 10, wobei die erste Elektrode (3) auf der ersten Hauptfläche angeordnet ist und die zweite Elektrode (2) auf der zweiten Hauptfläche angeordnet ist.
  12. Halbleitervorrichtung nach einem der Ansprüche 3 bis 11, wobei es sich bei einem Material für die Nitridschicht (7, 7a, 7b, 7c, 7d) um GaN handelt.
  13. Halbleitervorrichtung nach einem der Ansprüche 1 bis 12, wobei das Material für die p-leitende Oxidhalbleiterschicht (4a, 4c) eines von den Materialien Cu2O, Ag2O, NiO und SnO beinhaltet.
  14. Verfahren zum Herstellen einer Halbleitervorrichtung, wobei das Verfahren folgende Schritte umfasst: - Bilden einer Nitridschicht (7, 7a, 7b, 7c, 7d) auf einer Oberfläche einer n-leitenden Oxidhalbleiterschicht (1, 8), die Metalloxid enthält, durch Nitridierung des in dem Metalloxid enthaltenen Metalls, wobei die Nitridschicht eine Öffnung aufweist, die die n-leitende Oxidhalbleiterschicht (1, 8) freilegt; - Bilden einer p-leitenden Oxidhalbleiterschicht (4a, 4c) auf der Nitridschicht (7, 7a, 7b, 7c, 7d); - Bilden einer ersten Elektrode (3), die mit einer ersten Hauptfläche der n-leitenden Oxidhalbleiterschicht (1, 8) in der Öffnung in Verbindung steht; und - Anordnen einer zweiten Elektrode (2) auf der ersten Hauptfläche der n-leitenden Oxidhalbleiterschicht (1, 8) oder auf einer zweiten Hauptfläche, bei der es sich um eine Fläche auf einer Rückseite von der ersten Hauptfläche handelt.
  15. Verfahren nach Anspruch 14, wobei es sich bei dem Metall des Metalloxids um Ga handelt.
DE112017003754.9T 2016-07-26 2017-06-08 Halbleitervorrichtung und verfahren zum herstellen einer halbleitervorrichtung Active DE112017003754B4 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016-145985 2016-07-26
JP2016145985 2016-07-26
PCT/JP2017/021316 WO2018020849A1 (ja) 2016-07-26 2017-06-08 半導体装置および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
DE112017003754T5 DE112017003754T5 (de) 2019-04-18
DE112017003754B4 true DE112017003754B4 (de) 2022-10-13

Family

ID=61015931

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112017003754.9T Active DE112017003754B4 (de) 2016-07-26 2017-06-08 Halbleitervorrichtung und verfahren zum herstellen einer halbleitervorrichtung

Country Status (5)

Country Link
US (1) US10483110B2 (de)
JP (1) JP6580267B2 (de)
CN (1) CN109478571B (de)
DE (1) DE112017003754B4 (de)
WO (1) WO2018020849A1 (de)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6626607B2 (ja) * 2016-06-14 2019-12-25 クロミス，インコーポレイテッド 電力およびｒｆ用途用の設計された基板構造
WO2020039971A1 (ja) * 2018-08-22 2020-02-27 三菱電機株式会社 酸化物半導体装置及びその製造方法
CN109037374B (zh) * 2018-08-31 2020-05-22 西安理工大学 基于NiO/Ga2O3的紫外光电二极管及其制备方法
JP6966740B2 (ja) * 2018-10-23 2021-11-17 Tdk株式会社 ショットキーバリアダイオード
JP6966739B2 (ja) 2018-10-23 2021-11-17 Tdk株式会社 ショットキーバリアダイオード
CN113508470A (zh) * 2019-03-13 2021-10-15 三菱电机株式会社 半导体装置
CN110783413B (zh) * 2019-11-08 2023-05-09 中国电子科技集团公司第十三研究所 横向结构氧化镓的制备方法及横向结构氧化镓
CN111415979A (zh) * 2020-02-28 2020-07-14 深圳第三代半导体研究院 一种垂直异质p-n结结构器件及其制备方法
CN111415977B (zh) * 2020-02-28 2022-02-15 深圳第三代半导体研究院 一种氮化水平异质p-n结结构器件及其制备方法
WO2023113547A1 (ko) * 2021-12-16 2023-06-22 파워큐브세미 (주) 산화니켈-산화갈륨 pn 이종접합 형성 방법 및 그 방법으로 제조된 쇼트키 다이오드
WO2023113536A1 (ko) * 2021-12-16 2023-06-22 파워큐브세미 (주) 산화니켈의 캐리어 농도 조절 방법 및 그 방법으로 제조된 쇼트키 다이오드
WO2023136309A1 (ja) * 2022-01-14 2023-07-20 株式会社Flosfia 半導体装置
CN115036380B (zh) * 2022-04-25 2023-12-08 西安电子科技大学 一种pin结构的日盲型紫外探测器及其制备方法
CN115394758B (zh) * 2022-07-19 2024-03-19 北京无线电测量研究所 一种氧化镓肖特基二极管及其制备方法
CN115411095B (zh) * 2022-11-02 2023-03-24 天津赛米卡尔科技有限公司 具有介电调控混合场板终端的sbd结构及其制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012248736A (ja) 2011-05-30 2012-12-13 Sanken Electric Co Ltd 半導体装置
WO2013069729A1 (ja) 2011-11-09 2013-05-16 株式会社タムラ製作所 半導体素子及びその製造方法
JP2013102081A (ja) 2011-11-09 2013-05-23 Tamura Seisakusho Co Ltd ショットキーバリアダイオード
WO2013122084A1 (ja) 2012-02-15 2013-08-22 シャープ株式会社 酸化物半導体及びこれを含む半導体接合素子
WO2016075927A1 (ja) 2014-11-11 2016-05-19 出光興産株式会社 新規な積層体

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3691736B2 (ja) * 2000-07-31 2005-09-07 新電元工業株式会社 半導体装置
JP4568197B2 (ja) 2005-09-15 2010-10-27 三洋電機株式会社 酸化物半導体素子
JP2007184411A (ja) * 2006-01-06 2007-07-19 Sony Corp 発光ダイオードおよびその製造方法ならびに集積型発光ダイオードおよびその製造方法ならびに発光ダイオードバックライトならびに発光ダイオード照明装置ならびに発光ダイオードディスプレイならびに電子機器ならびに電子装置およびその製造方法
JP2009059912A (ja) * 2007-08-31 2009-03-19 Sumitomo Electric Ind Ltd ショットキーバリアダイオード
US8372738B2 (en) * 2009-10-30 2013-02-12 Alpha & Omega Semiconductor, Inc. Method for manufacturing a gallium nitride based semiconductor device with improved termination scheme
CN102157568A (zh) * 2011-02-01 2011-08-17 英属维京群岛商节能元件股份有限公司 金属氧化物半导体p-n 结面二极管结构及其制作方法
TWI452676B (zh) * 2012-03-16 2014-09-11 Univ Nat Central A semiconductor element with a high breakdown voltage
JP5799175B2 (ja) * 2012-09-28 2015-10-21 株式会社日立製作所 ショットキーバリアダイオードおよびその製造方法
JP2013165284A (ja) 2013-04-09 2013-08-22 Panasonic Corp 半導体装置の製造方法
JP6513339B2 (ja) 2014-04-30 2019-05-15 三菱電機株式会社 炭化珪素半導体装置
EP2942803B1 (de) * 2014-05-08 2019-08-21 Flosfia Inc. Kristalline mehrschichtige Struktur und Halbleiterbauelement

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012248736A (ja) 2011-05-30 2012-12-13 Sanken Electric Co Ltd 半導体装置
WO2013069729A1 (ja) 2011-11-09 2013-05-16 株式会社タムラ製作所 半導体素子及びその製造方法
JP2013102081A (ja) 2011-11-09 2013-05-23 Tamura Seisakusho Co Ltd ショットキーバリアダイオード
WO2013122084A1 (ja) 2012-02-15 2013-08-22 シャープ株式会社 酸化物半導体及びこれを含む半導体接合素子
WO2016075927A1 (ja) 2014-11-11 2016-05-19 出光興産株式会社 新規な積層体

Also Published As

Publication number Publication date
WO2018020849A1 (ja) 2018-02-01
CN109478571B (zh) 2022-02-25
JP6580267B2 (ja) 2019-09-25
DE112017003754T5 (de) 2019-04-18
JPWO2018020849A1 (ja) 2018-11-01
CN109478571A (zh) 2019-03-15
US10483110B2 (en) 2019-11-19
US20190267237A1 (en) 2019-08-29

Similar Documents

Publication Publication Date Title
DE112017003754B4 (de) Halbleitervorrichtung und verfahren zum herstellen einer halbleitervorrichtung
DE112018003362B4 (de) Oxid-Halbleitereinheiten und Verfahren zur Herstellung von Oxid-Halbleitereinheiten
DE112015004093B4 (de) Siliciumcarbid-halbleitervorrichtung und verfahren zum herstellen einer siliciumcarbid-halbleitervorrichtung
DE112016003510B4 (de) HALBLEITERVORRlCHTUNG UND VERFAHREN ZUR HERSTELLUNG EINER HALBLEITERVORRICHTUNG
DE112015004515B4 (de) Halbleitervorrichtungen
DE112004000136B4 (de) Halbleiterbauelemente
DE112012004541B4 (de) Halbleitervorrichtung
DE102009061851B3 (de) Halbleiterbauelement mit Kanalstoppgraben
EP2596532B1 (de) Optoelektronisches bauelement
DE112017007060T5 (de) Leistungshalbleitereinheit
DE19811297A1 (de) MOS-Halbleitervorrichtung mit hoher Durchbruchspannung
DE19801095A1 (de) Leistungs-MOSFET
DE10393777T5 (de) Halbleitervorrichtung und elektrischer Leistungswandler, Ansteuerungsinverter, Mehrzweckinverter und Höchstleistungs-Hochfrequenz-Kommunikationsgerät unter Verwendung der Halbleitervorrichtung
DE112017004237B4 (de) Halbleitereinheit
DE112017001490B4 (de) Halbleiterbauelement und verfahren zum herstellen eines halbleiterbauelements
DE102014209931A1 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE112015000352T5 (de) Verfahren zum Herstellen einer Siliciumcarbid-Halbleitervorrichtung und Siliciumcarbid-Halbleitervorrichtung
DE102018103849A1 (de) Siliziumcarbid-Halbleiterbauelement mit einer in einer Grabenstruktur ausgebildeten Gateelektrode
DE112016006723T5 (de) Halbleitereinrichtung
DE112018000517T5 (de) Halbleitervorrichtung
DE112019007188T5 (de) Halbleitereinheit und leistungswandlereinheit
DE10129289A1 (de) Halbleitervorrichtung mit einer Diode für eine Eingangschutzschaltung einer MOS-Vorrichtung und Verfahren zu deren Herstellung
DE102007009227A1 (de) Halbleiterbauelement mit gleichrichtenden Übergängen sowie Herstellungsverfahren zur Herstellung desselben
DE102019131238A1 (de) Passivierungsstruktur enthaltende halbleitervorrichtung und herstellungsverfahren
DE102014116078A1 (de) Halbleitervorrichtung und verfahren zum herstellen dieser

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R084 Declaration of willingness to licence
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final