DE10393777T5 - Halbleitervorrichtung und elektrischer Leistungswandler, Ansteuerungsinverter, Mehrzweckinverter und Höchstleistungs-Hochfrequenz-Kommunikationsgerät unter Verwendung der Halbleitervorrichtung - Google Patents

Halbleitervorrichtung und elektrischer Leistungswandler, Ansteuerungsinverter, Mehrzweckinverter und Höchstleistungs-Hochfrequenz-Kommunikationsgerät unter Verwendung der Halbleitervorrichtung Download PDF

Info

Publication number
DE10393777T5
DE10393777T5 DE10393777T DE10393777T DE10393777T5 DE 10393777 T5 DE10393777 T5 DE 10393777T5 DE 10393777 T DE10393777 T DE 10393777T DE 10393777 T DE10393777 T DE 10393777T DE 10393777 T5 DE10393777 T5 DE 10393777T5
Authority
DE
Germany
Prior art keywords
semiconductor region
semiconductor device
silicon carbide
type
type semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE10393777T
Other languages
English (en)
Inventor
Kenji Tsukuba Fukuda
Ryoji Tsukuba Kosugi
Junji Tsukuba Senzaki
Shinsuke Tsukuba Harada
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Institute of Advanced Industrial Science and Technology AIST
Original Assignee
National Institute of Advanced Industrial Science and Technology AIST
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Institute of Advanced Industrial Science and Technology AIST filed Critical National Institute of Advanced Industrial Science and Technology AIST
Publication of DE10393777T5 publication Critical patent/DE10393777T5/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H01L29/7828—Vertical transistors without inversion channel, e.g. vertical ACCUFETs, normally-on vertical MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7838—Field effect transistors with field effect produced by an insulated gate without inversion channel, e.g. buried channel lateral MISFETs, normally-on lateral MISFETs, depletion-mode lateral MISFETs

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

Halbleitervorrichtung, die eine Schottky-Diode oder eine p-n-Diode ist, die zumindest einen von einem p-leitenden Halbleiterbereich und einem n-leitenden Halbleiterbereich umfasst, der selektiv in einem Siliziumcarbid-Halbleiterbereich gebildet ist, der eine Oberfläche einer äußersten Oberflächenschicht aufweist, die eine (000-1)-Oberfläche oder eine Oberfläche ist, die unter einem Winkel zu der (000-1)-Oberfläche geneigt ist, und eine Metallelektrode umfasst, die auf der Oberfläche der äußersten Oberflächenschicht gebildet ist, und die durch Anlegen einer Spannung an die Metallelektrode eine Richtung, in die elektrischer Strom in einer Richtung senkrecht zu der Oberfläche der äußeren Oberflächenschicht fließt, steuert.

Description

  • Technisches Gebiet:
  • Diese Erfindung betrifft eine Halbleitervorrichtung, die auf einem Siliziumcarbidsubstrat gebildet ist, das eine vorgeschriebene Substrat-Kristalloberflächenorientierung des aufweist, und einen elektrischen Leistungswandler, einen Ansteuerungsinverter, einen Mehrzweckinverter und ein Höchstleistungs-Hochfrequenz-Kommunikationsgerät unter Verwendung der Halbleitervorrichtung.
  • Technischer Hintergrund:
  • In Bezug auf eine Halbleitervorrichtung, die Siliziumcarbid auf der obersten Schicht eines Halbleitersubstrats verwendet, und auf ein Verfahren zur Herstellung desselben, wie es im Folgenden beschrieben wird, hat es eine Anzahl von Veröffentlichungen und Offenbarungen von Erfindungen gegeben, jedoch hat im Stand der Technik eine Halbleitervorrichtung, die ein Siliziumcarbidsubstrat verwendet, einen Aufbau, bei dem die Gateelektrode normal auf der (0001)-Ebene gebildet ist. Wenn in diesem Fall ein p-leitender oder n-leitender Bereich durch Ionenimplantation in der (0001)-Ebene gebildet wird, folgt der Ionenimplantation eines p-leitenden oder n-leitenden Fremdsutoffes zur Aktivierung eine Wärmebehandlung bei einer hohen Temperatur von 1500°C oder darüber, so dass Silizium aus der Siliziumcarbidoberfläche verdampft, was zu einer erhöhten Rauheit der Siliziumcarbidoberfläche führt. Dies ergibt eine verminderte Kanalbeweglichkeit der Metall-Isolierfilm-Halbleiter-Feldeffekttransistoren (MISFET) oder Metall-Halbleiter-Feldeffekttransistoren (MESFET) und einen erhöhten Leckstrom in Schottky-Dioden (SBD) und Sperrschicht-Feldeffekttransistoren (JFET), die durch größere Kristalldefekte in dem Ionenimplantationsbereich hervorgerufen werden, was Probleme sind, die eine praktische Verwendung unmöglich machen.
  • Beispielsweise beschreibt Nicht-Patent-Dokument 1 das Auftreten von Stufenbildung aufgrund einer Hochtemperatur-Wärmebehandlung zur Fremdstoffaktivierung, wodurch eine erhöhte Oberflächenrauheit hervorgerufen wird, so dass, um den Ein-Widerstandswert eines 4H-SiC-Leistungs-MOSFET auf den theoretischen Wert zu verringern, die Kanalbeweglichkeit nicht mehr als 1 cm2/Vs betrug, obwohl 100 cm2/Vs oder mehr benötigt werden.
  • [Nicht-Patent-Dokument 1]: J.A. Cooper, Jr., M.R. Melloch, R. Singh, A. Agarawal, J.W. Palmour, IEEE Transaction on electron devices, Band 49, Nr. 4, April 2002, S. 658.
  • Nicht-Patent-Dokument 2 beschreibt auch einen SiC-Leistungs-MOSFET vom DiMOSFET-Typ, bei dem die Kanalbeweglichkeit bei Raumtemperatur aufgrund der Verwendung einer Wärmebehandlung im Bereich von 1600°C im Anschluss an eine Ionenimplantation eines p-leitenden Fremdstoffes (Aluminium) nur 22 cm2/Vs betrug.
  • [Nicht-Patent-Dokument 2]: S.H. Ryu, A. Agarwal, J. Richmond, J. Palmour, M. Saks und J. Williams, IEEE Electron device letters, Band 23, Nr. 6, Juni 2002, S. 321.
  • Nicht-Patent-Dokument 3 beschreibt ebenfalls einen SiC-Leistungs-MOSFET vom Lateral-DMOSFET-Typ, bei dem die Kanalbeweglichkeit aufgrund der Verwendung einer Aktivierungswärmebehandlung bei 1600°C für 40 Minuten im Anschluss an eine Ionenimplantation eines p-leitenden Fremdstoffes (Aluminium) nur 4 bis 5 cm2/Vs betrug.
  • [Nicht-Patent-Dokument 3]: J. Spitz, M.R. Melloch, J.A. Cooper, Jr., M.A. Capano, IEEE Electron device letters, Band 19, Nr. 4, April 1998, S. 100.
  • Offenbarung der Erfindung:
  • Somit wird bei jeder der obigen Druckschriften aus dem Stand der Technik auf der (0001)-Ebene eine Halbleitervorrichtung gebildet, die einen p-leitenden oder n-leitenden Bereich aufweist, der auf einem Siliziumcarbidsubstrat durch Fremdstoff-Ionenimplantation gebildet wird. Jedoch weist ein Siliziumcarbidsubstrat verschiedene Oberflächenorientierungen auf, und indem die Oberflächenorientierung und das Fremdstoffwärmebehandlungsverfahren in dieser Oberflächenorientierung vorgenommen werden, ist es möglich, die Rauheit auf der Oberfläche des Siliziumcarbidsubstrats im Anschluss an die Fremdstoff-Aktivierungswärmebehandlung zu unterdrücken, wodurch die elektrischen Eigenschaften der Halbleitervorrichtung verbessert werden.
  • Nicht-Patent-Dokument 4 berichtet über den Betrieb eines MOSFET, der unter Verwendung einer Kanaldotierung gebildet wurde, indem ein Fremdstoff unter dem Gateoxidfilm auf einer 6H-SiC (000-1)-Oberfläche implan tiert wird, wobei aber nur ein n-leitender Halbleiterbereich durch Ionenimplantation gebildet wurde, wobei der Gateoxidfilm durch Trockenoxidation erzeugt wurde, so dass sich der Aufbau von dem der nachstehend in den Beispielen beschriebenen Halbleitervorrichtung unterscheidet.
  • [Nicht-Patent-Dokument 4]: S. Ogino, T. Oikawa, K. Ueno, Mat. Sci. Forum 338–342 (2000), S. 1101.
  • Diese Erfindung wurde im Hinblick auf das Vorstehende getätigt und hat zur Aufgabe, in einer Halbleitervorrichtung, die ein Siliziumcarbidsubstrat verwendet, das p-leitende und n-leitende Halbleiterfremdstoffbereiche aufweist, die durch Ionenimplantation gebildet sind, die abschließenden elektrischen Eigenschaften der Halbleitervorrichtung zu verbessern, indem die Oberflächenrauheit des Siliziumcarbidsubstrats vermindert wird.
  • Erfindungsgemäß wird die obige Aufgabe durch eine Halbleitervorrichtung gelöst, die dadurch gekennzeichnet ist, dass zumindest eine äußerste Oberflächenschicht einen Halbleiterbereich aufweist, der durch Siliziumcarbid mit einer (000-1)-Oberfläche gebildet ist, und zumindest einer von einem p-leitenden Halbleiterbereich und einem n-leitenden Halbleiterbereich selektiv in dem Siliziumcarbid-Halbleiterbereich durch Ionenimplantation gebildet ist.
  • Kurzbeschreibung der Zeichnungen:
  • 1 ist ein schematisches Schaubild im Schnitt einer Schottky-Diode, die ein Beispiel der Halbleitervorrichtung der vorliegenden Erfindung ist.
  • 2 ist ein schematisches Schaubild im Schnitt einer Halbleitervorrichtung, die einen lateralen Aufbau aufweist (Lateral-RESURF-MOS-Aufbau), die ein Beispiel eines Lateral-MIS-Feldeffekttransistors gemäß der vorliegenden Erfindung ist.
  • 3 ist ein schematisches Schaubild im Schnitt einer Halbleitervorrichtung, die einen lateralen Aufbau aufweist (Lateral-RESURF-MOS-Aufbau), der sich von dem Aufbau von 2 unterscheidet und ein Beispiel eines Lateral-MIS-Feldeffekttransistors gemäß der vorliegenden Erfindung ist.
  • 4 ist ein schematisches Schaubild im Schnitt eines Vertikal-MIS-Feldeffekttransistors, der ein Beispiel der Halbleitervorrichtung der vorliegenden Erfindung ist.
  • 5 ist ein Schaubild, das die Messergebnisse von Oberflächenrauheit (RMS) über die Dauer einer Wärmebehandlung der (0001)-Ebene und der (000-1)-Oberfläche von Siliziumcarbidsubstraten zeigt.
  • 6 ist ein Schaubild einer Schaltung eines Motoransteuerungs-Leistungs-IC, der den Vertikal-MIS-Feldeffekttransistor und die Schottky-Diode der vorliegenden Erfindung verwendet.
  • 7 ist ein Schaubild, das die Wasserstoffdichteverteilung in dem Gateisolationsfilm zeigt, die unter Verwendung ei nes SIMS (Sekundärionen-Massenspektrometers) gemessen wird.
  • Beste Art und Weise der Ausführung der Erfindung:
  • Es wird ein Verfahren zum Herstellen einer Schottky-Diode, eines Lateral-MIS-Feldeffekttransistors und eines Vertikal-MIS-Feldeffekttransistors beschrieben, die Beispiele einer Halbleitervorrichtung sind, die unter Verwendung der (000-1)-Oberfläche eines Siliziumcarbidsubstrats gebildet werden. Dem folgt die Vorstellung von Messergebnissen anhand eines Atomkraftmikroskops der Oberflächenrauheit von Substraten, die wärmebehandelt worden sind im Anschluss an die Ionenimplantation in der (0001)-Ebene, die in einer Halbleitervorrichtung verwendet wird, die ein normales Siliziumcarbid-Halbleitersubstrat benutzt, und in der (000-1)-Oberfläche, die durch die vorliegende Erfindung vorgeschlagen wird.
  • 1 ist ein schematisches Schaubild im Schnitt einer Schottky-Diode, die ein Beispiel der Halbleitervorrichtung der vorliegenden Erfindung ist.
  • Diese Schottky-Diode wurde durch die folgenden Verfahrensschritte hergestellt. Zunächst wurde das CVD-Verfahren verwendet, um eine 10 μm dicke, n-leitende Epitaxieschicht 2 mit einer Stickstofffremdstoffkonzentration von 1×1016 cm–3 auf der (000-1)-Oberfläche eines n-leitenden 4H-SiC-Bulksubstrats 1 aufzuwachsen (spezifischer Widerstand: 0,002 Ωcm, Dicke: 300 μm). Das Bulksubstrat 1 und die Epitaxieschicht 2 bilden einen Siliziumcarbid-Halbleiterbereich, und die äußerste Oberflächenschicht der Epitaxieschicht 2 weist eine (000-1)-Oberfläche auf.
  • Um einen Schutzring um eine Schottky-Elektrode 6 herum zu bilden, wurden 1×1017 Ionen pro cm3 eines p-leitenden Fremdstoffes, der aus Aluminium oder Bor bestand, in dem Bereich implantiert, der den Schutzring der Epitaxieschicht 2 bildete, wodurch der Schutzring als p-leitender Fremdstoffbereich (p-leitender Halbleiterbereich) 3 ausgebildet wurde. Ein Siliziumdioxidfilm, der durch das Niederdruck-CVD-Verfahren gebildet wurde, wurde als die Maske für diese Ionenimplantation verwendet. Nach der Verwendung von Flusssäure, um die Öffnungen für die Ionenimplantation in dem Siliziumdioxidfilm zu bilden, wurde die Ionenimplantation bei einer Temperatur ausgeführt, die im Bereich von Raumtemperatur bis 1000°C lag, wobei bei dieser Ausführungsform die Ionen bei Raumtemperatur implantiert wurden.
  • Als nächstes wird die Temperatur von 1200°C oder darunter auf zwischen 1500°C und 2000°C, vorzugsweise auf 1700°C, innerhalb von 1 Minute in einer Argonatmosphäre erhöht, um eine Aktivierungswärmebehandlung für einen Zeitraum von 10 Sekunden bis 10 Minuten auszuführen. Bei dieser Ausführungsform wurde die Wärmebehandlung bei 1500°C für 5 Minuten ausgeführt. Im Anschluss daran wird das Sputterverfahren oder das Dampfabscheidungsverfahren verwendet, um eine Ni-Schicht oder eine Ti-Schicht (Rückseitenelektrode 4) auf der Rückseiten-(0001)-Ebene des Bulksubstrats 1 zu bilden, wonach eine Wärmebehandlung bei ungefähr 1000°C in einer inerten Atmosphäre ausgeführt wird, wodurch die Rückseitenelektrode 4 gebildet wird. Als nächstes wird ein Passivierungsoxidfilm 5 auf der ionenimplantierten Seite der Epitaxieschicht 2 aufgewachsen, Abschnitte werden geöffnet, um die Schottky-Elektrode zu bilden, und das Sputter- oder Dampfabscheidungsverfahren wird verwendet, um eine Ni- oder Ti-Schottky-Elektrode (Metallelektrode) 6 zu bilden. Um die Vorrichtung fertig zu stellen, wird ein Metalldraht 7 aus einer Aluminiumlegierung durch das Sputter- oder Dampfabscheidungsverfahren gebildet. Diese Halbleitervorrichtung weist ein Gate (Schottky-Elektrode) auf der (000-1)-Oberfläche des Siliziumcarbid-Halbleiterbereiches und einen Drain (Rückseitenelektrode) auf der (0001)-Ebene auf, und indem eine Spannung an das Gate angelegt wird, funktioniert sie als eine Gleichrichtungsvorrichtung, die den Stromfluss in der Richtung der C-Achse senkrecht zu der (000-1)-Ebene steuert.
  • Bei der Herstellung der Schottky-Diode wird der p-leitende Halbleiterbereich 3 durch Ionenimplantation in den Siliziumcarbid-Halbleiterbereichen 1 und 2 gebildet, die äußerste (000-1)-Oberflächenschichten aufweisen, so dass die Oberflächenrauheit des Siliziumcarbid-Halbleitersubstrats 1 und 2 verringert werden kann, wodurch der Ein-Widerstand, die Sperrspannung und andere derartige elektrische Eigenschaften der Schottky-Diode verbessert werden.
  • Es wird auch eine Fremdstoff-Aktivierungswärmebehandlung eingesetzt, nachdem der p-leitende Halbleiterbereich 3 durch Ionenimplantation gebildet worden ist, wodurch eine weitere Verbesserung der Rauheit der äußersten Oberflächenschichten der Siliziumcarbid-Halbleiterbereiche 1 und 2 und dadurch eine entsprechende weitere Verbesserung der elektrischen Eigenschaften der Schottky-Diode ermöglicht wird.
  • Obwohl die obige Erläuterung in Bezug auf die vorliegende Erfindung, die auf eine Schottky-Diode angewandt wird, die den Stromfluss in der Richtung der C-Achse senkrecht zu der (000-1)-Ebene steuert, vorgenommen wurde, kann sie auch auf eine p-n-leitende Diode angewandt werden, die den Stromfluss in der Richtung der C-Achse senkrecht zu der (000-1)-Ebene ähnlich steuert.
  • 2 ist ein schematisches Schaubild im Schnitt einer Halbleitervorrichtung, die einen lateralen Aufbau (Lateral-RESURF-MOS-Aufbau) aufweist, die ein Beispiel eines Lateral-MIS-Feldeffekttransistors gemäß der vorlie genden Erfindung ist. Zunächst wurde das CVD-Verfahren verwendet, um eine 10 ~ 15 μm dicke, p-leitende Epitaxieschicht 12 mit Aluminium als dem Fremdstoff auf der (000-1)-Oberfläche eines p-leitenden 4H-SiC-Bulksubstrats 11 (spezifischer Widerstand: 2 Ωcm, Dicke: 300 μm) aufzuwachsen. Die Konzentration des p-leitenden Fremdstoffes betrug 5×1015 cm–3. Das SiC-Bulksubstrat 11 war n-leitend. Das Bulksubstrat 11 und die Epitaxieschicht 12 bilden einen Siliziumcarbid-Halbleiterbereich, und die äußerste Oberflächenschicht der Halbleiterschicht 12 weist eine (000-1)-Oberfläche auf.
  • Als nächstes wird, um einen Source-Bereich und einen Drain-Bereich zu bilden, eine Ionenimplantationsmaske unter Verwendung eines thermischen Oxidationsfilms oder eines SiO2-Films gebildet, der durch CVD (Chemical Vapor Deposition) erzeugt wurde. Bei dieser Ausführungsform wurde ein LTO-(Niedertemperaturoxid)-Film für die Ionenimplantationsmaske verwendet. Der LTO-Film wird gebildet, indem Silan und Sauerstoff bei zwischen 400°C und 800°C zur Reaktion gebracht werden, um Siliziumdioxid abzuscheiden.
  • Im Anschluss daran wird Fotolithographie verwendet, um den Source-Bereich und den Drain-Bereich zu bilden, wonach HF (Flusssäure) verwendet wird, um Öffnungen in dem LTO-Film für den Source-Bereich und den Drain-Bereich, in die Ionen implantiert werden, zu ätzen, und die Öffnungen werden verwendet, um Ionen von Stickstoff, Phosphor oder Arsen bei 500°C zu implantieren, wodurch n-leitende Fremdstoffbereiche gebildet werden, die verwendet werden, um eine Source 131 und einen Drain 132 herzustellen.
  • Anschließend wird das gleiche Verfahren wie im Fall der Source 131 und der Drain 132 verwendet, um eine Ionenimplantation durchzuführen, wodurch ein n-Fremdstoffbereich 14 für eine hohe Sperrspannung gebildet wird. Dieser Bereich kann in zwei oder mehr Bereiche unterteilt werden, in welchen die Konzentration ausgehend vom Gate in Richtung des Drain zunimmt. Wie in dem Fall der Source 131, des Drain 132 und des n–-Fremdstoffbereichs 14 wird, um einen ohmschen Kontakt mit der p-leitenden Expitaxieschicht 12 herzustellen, eine Ionenimplantationsmaske gebildet, und Aluminium- oder Borionen werden implantiert, um einen p+-Fremdstoffbereich 15 zu bilden. Hier gibt das "–" von n- eine niedrigere Konzentration als die Konzentration des n-leitenden Fremdstoffes des n-leitenden Bereiches an, und das "+" von p+ gibt eine höhere Konzentration als die Konzentration des p-leitenden Fremdstoffes des p-leitenden Bereiches an.
  • Als nächstes erfolgt eine Fremdstoff-Aktivierungswärmebehandlung für einen Zeitraum zwischen 10 Sekunden und 10 Minuten in einer Argonatmosphäre in einen Temperaturbereich von 1500°C bis 2000°C, dem ein Abkühlen auf oder unter die Temperatur von 1200°C für 1 bis 5 Minuten folgt. Bei dieser Ausführungsform wurde die Wärmebehandlung bei 1500°C für 5 Minuten ausgeführt. Es ist stärker bevorzugt, dass die Temperatur von 1200°C oder darunter auf die Wärmebehandlungstemperatur innerhalb von 1 Minute erhöht wird.
  • Im Anschluss daran wird ein Passivierungs-SiO2-Film 16 auf der Epitaxieschicht 12 als ein thermischer Oxidationsfilm oder LTO-Film gebildet. Bei dieser Ausführungsform wird er als ein LTO-Film gebildet. Es wird eine Öffnung für den Abschnitt des Gateisolationsfilms hergestellt, und ein Gateisolationsfilm 17, der annähernd 50 nm dick ist, wird durch Oxidation bei 800°C ~ 1200°C unter Verwendung von O2-Gas oder O2-Gas, das H2O (Wasser) enthält, gebildet. Der gesamte Gateisolationsfilm 17 oder zumindest die Schicht, die mit der Epitaxieschicht 12 in Kontakt steht, wird durch thermische Oxidation von Siliziumcarbid gebildet. Wenn eine thermische Oxidation in einer O2-Atmosphäre, die Wasser enthält, verwendet wird, enthält der Gateisolationsfilm, der gebildet wird, Wasserstoff. Eine Gateelektrode (Metallelektrode) 18 wird auf dem Gateisolationsfilm 17 gebildet. Die Gateelektrode 18 kann gebildet werden, indem Aluminium oder n-leitendes oder p-leitendes Polysilizium verwendet wird. Der Gateisolationsfilm 17 und die Gateelektrode 18 werden Gates genannt. Als nächstes werden Kontaktlöcher in den SiO2-Film 16 auf der Source 131 und dem Drain 132 geätzt. Anschließend wird, nachdem Dampfabscheidung oder das Sputterverfahren verwendet wurden, um einen Metallfilm, der Nickel, Titan oder Aluminium enthält, oder einen geschichteten Film aus diesen zu bilden, RIE oder Nassätzen verwendet, um eine Kontaktelektrode (Metallelektrode) 19, die in einem ohmschen Kontakt steht, unter Verwendung einer Wärmebehandlung bei ungefähr 1000°C in einer inerten Atmosphäre zu bilden. Um die Vorrichtung fertig zu stellen, wird ein Metall, das Aluminium enthält, durch Dampfabscheidung oder das Sputterverfahren gebildet, dem das Bilden eines Metalldrahtes 10 unter Verwendung von RIE oder Nassätzen folgt.
  • 3 ist ein schematisches Schaubild im Schnitt einer lateralen Halbleitervorrichtung, die einen Lateral-RESURF-MOS-Aufbau aufweist, der sich von dem Aufbau von 2 unterscheidet, und ein Beispiel eines Lateral-MIS-Feldeffekttransistors gemäß der vorliegenden Erfindung ist. Obwohl sie im Grunde gleich ist wie in 2, unterscheidet sie sich von 2 darin, dass die Epitaxieschicht 12 mit einem p-leitenden Fremdstoffbereich 122 versehen ist, und die obige Source 131 und der p+-Fremdstoffbereich 15 in der Epitaxieschicht 122 gebildet sind.
  • Die in den 2 und 3 gezeigten Lateral-RESURF-MOSFET-Halbleitervorrichtungen weisen ein Gate (das aus einem Gateisolationsfilm und einer Gateelektrode besteht), eine Source und einen Drain auf der (000-1)-Oberfläche des Siliziumcarbid-Halbleiterbereichs auf, und wenn eine Spannung an das Gate angelegt wird, sind sie Schaltvorrichtungen, die den Fluss/die Unterbrechung eines elektrischen Stromes, der in der (000-1)-Ebene fließt, steuern.
  • Ein MES-Feldeffekttransistor ist ein weiteres Beispiel einer Lateral-RESURF-Halbleitervorrichtung. Diese ist gleich wie die Lateral-RESURF-MOSFET-Halbleitervorrichtung, indem sie ein Gate, eine Source und einen Drain auf der (000-1)-Oberfläche aufweist, und wenn eine Spannung an das Gate angelegt wird, steuert sie den Fluss/die Unterbrechung eines elektrischen Stromes, der in der (000-1)-Ebene fließt. Jedoch weist sie keinen Gateisolationsfilm unter der Gateelektrode auf, sondern besitzt stattdessen eine Gateelektrode aus Metall, die direkt auf dem Siliziumcarbidhalbleiter gebildet ist.
  • Bei der Herstellung der lateralen Halbleitervorrichtung werden die Source 131, der Drain 132, der n–-Fremdstoffbereich 14, der p+-Fremdstoffbereich 15 und andere derartige p-leitende und n-leitende Halbleiterbereich durch Ionenimplantation in den Siliziumcarbid-Halbleiterbereichen 11 und 12 gebildet, die äußerste (000-1)-Oberflächenschichten aufweisen, so dass die Oberflächenrauheit des Siliziumcarbid-Halbleitersubstrats 11 und 12 im Vergleich mit der (0001)-Ebene verringert werden kann, wodurch der Ein-Widerstand, die Sperrspannung und andere derartige elektrische Eigenschaften der lateralen Halbleitervorrichtung verbessert werden.
  • Nach dem Bilden der p-leitenden und n-leitenden Halbleiterbereiche, wie etwa der Source 131, des Drain 132, des n–-Fremdstoffbereichs 14, des p+-Fremdstoffbereichs 15 usw., durch Ionenimplantation wird die Temperatur in einer inerten Atmosphäre von 1500°C auf 2000°C erhöht, um eine Fremdstoff-Aktivierungswärmebehandlung für einen Zeitraum von 10 Sekunden bis 10 Minuten auszuführen, und darüber hinaus wird die Temperatur in einer inerten Atmosphäre von 1200°C oder darunter auf zwischen 1500°C und 2000°C innerhalb von 1 Minute erhöht, um eine Fremdstoff-Aktivierungswärmebehandlung bei dieser Temperatur für einen Zeitraum von 10 Sekunden bis 10 Minuten auszuführen, wodurch eine weitere Verbesserung der Rauheit der äußersten Oberflächenschichten der Siliziumcarbid-Halbleiterbereiche 11 und 12 und dadurch eine entsprechende weitere Verbesserung der elektrischen Eigenschaften der lateralen Halbleitervorrichtung ermöglicht wird.
  • 4 ist ein schematisches Schaubild im Schnitt eines Vertikal-MIS-Feldeffekttransistors, der ein Beispiel der Halbleitervorrichtung der vorliegenden Erfindung ist. In der Halbleitervorrichtung dieser Erfindung ist ein Bulksubstrat 21 als eine hohe Konzentration n-leitenden 4H-SiC-Substrats auf der (000-1)-Oberfläche hergestellt, auf der eine Epitaxieschicht 22 mit niedriger Konzentration von n-leitendem Siliziumcarbid gebildet ist. Das Bulksubstrat 21 und die Epitaxieschicht 22 bilden einen Siliziumcarbid-Halbleiterbereich, und die äußerste Oberflächenschicht der Epitaxieschicht 22 weist eine (000-1)-Oberfläche auf.
  • Als nächstes wird ein erster n-leitender Fremdstoffbereich 23, der durch Siliziumcarbid mit einer ersten Konzentration gebildet ist, epitaktisch auf der Epitaxieschicht 22 durch das CVD-Verfahren aufgewachsen. Anschließend wird, nachdem das Siliziumcarbidsubstrat unter Verwendung einer herkömmlichen RCA-Reinigung gereinigt worden ist, RIE (reaktives Ionenätzen) verwendet, um Lithographieausrichtungsmarkierungen zu bilden.
  • Anschließend wird ein LTO-Film (Niedertemperaturoxidfilm) für eine Ionenimplantationsmaske verwendet. Der LTO-Film wird gebildet, indem Silan und Sauerstoff bei zwischen 400°C und 800°C zur Reaktion gebracht werden, um Siliziumdioxid auf dem Siliziumcarbidsubstrat abzuscheiden (erster n-leitender Fremdstoffbereich 23). Als nächstes wird nach dem Bilden des Bereichs durch Ionenimplantation unter Verwendung von Lithographie HF (Flusssäure) verwendet, um den LTO-Film durch Ätzen zu öffnen. Dann werden erste p-leitende Siliziumcarbidbereiche (p-leitende (p–) Wannen) 24, 24 angrenzend an beide Seiten des ersten n-leitenden Fremdstoffbereichs 3 durch Implantieren von Aluminium- oder Borionen in den ersten n-leitenden Fremdstoffbereich 23 gebildet.
  • Zusätzlich wird für eine hohe Sperrspannung Ionenimplantation verwendet, um in dem unteren Bereich des ersten p-leitenden Siliziumcarbidbereichs 24 einen zweiten p-leitenden Siliziumcarbidbereich (p+-Bereich) 24a mit einer höheren Konzentration als die des ersten p-leitenden Siliziumcarbidbereichs 24 zu bilden. Der zweite p-leitende Siliziumcarbidbereich 24a wird durch die Implantation von 1018 bis 1019 Ionen von Aluminium oder Bor pro cm3 gebildet, wodurch eine verbesserte Sperrspannung sichergestellt wird.
  • Ggf. kann ein Buried-Channel-Bereich 25, der einen n-leitenden Fremdstoffbereich mit einer ausreichenden Fremdstoffkonzentration erzeugt, selektiv innen von der Oberfläche des ersten p-leitenden Siliziumcarbidbereichs 24 unterhalb des Bereichs gebildet werden, an dem der Gateoxidfilm gebildet werden soll. Dieser Buried-Channel-Bereich 25 wird bei einer Tiefe (Lbc) = 0,3 μm durch die Implantation von 1×1015 ~ 5×1017 Ionen pro cm3 gebildet. Es wurden mehrere Implantationsschritte verwendet, um eine Gesamtphosphordosierungsmenge von 7×1015 cm–2 zu erzielen, und die Implantationsenergie wurde auf innerhalb des Bereichs von 40 keV ~ 250 keV gesteuert, um eine Bildung mit der gewünschten Tiefe zu erzielen.
  • Als nächstes wurden an einer Stelle von dem n-leitenden Fremdstoffbereich 23 entfernt zweite n-leitende Fremdstoffbereiche (n+-Sourcen) 26, 26 selektiv innen von der Oberfläche der ersten p-leitenden Siliziumcarbidbereiche 24, 24 gebildet.
  • Ggf. kann unter Verwendung von Ionenimplantation auch ein dritter n-leitender Fremdstoffbereich 27 mit einer dritten Konzentration selektiv innen von der Oberfläche des ersten p-leitenden Siliziumcarbidbereichs 24 zwischen dem zweiten n-leitenden Fremdstoffbereich 26 und dem Buried-Channel-Bereich 25 gebildet werden.
  • Als nächstes erfolgt eine Fremdstoff-Aktivierungswärmebehandlung für einen Zeitraum zwischen 10 Sekunden und 10 Minuten in einer Argonatmosphäre in einem Temperaturbereich von 1500°C bis 2000°C, dem ein Abkühlen auf oder unter eine Temperatur von 1200°C für 1 bis 5 Minuten folgt. Bei dieser Ausführungsform wurde eine Wärmebehandlung bei 1500°C für 5 Minuten ausgeführt. Es ist stärker bevorzugt, dass die Temperatur von 1200°C oder darunter bis zur Wärmebehandlungstemperatur innerhalb von 1 Minute erhöht wird.
  • Diesem folgt eine Oxidation bei 1200°C in einer O2-Atmosphäre oder einer O2-Atmosphäre, die H2O enthält, um annähernd 50 nm dicke Gateoxidfilme 28, 28 zu bilden. Der gesamte Gateisolationsfilm 28 oder zumindest die Schicht, die mit der Epitaxieschicht 22 in Kontakt steht, wird durch die thermische Oxidation von Siliziumcarbid gebildet. Wenn eine thermische Oxidation in einer O2-Atmosphäre, die Wasser enthält, verwendet wird, enthält der gebildete Gateisolationsfilm Wasserstoff. 7 ist ein Schaubild, das die Wasserstoffdichteverteilung in dem Gateisolationsfilm zeigt, die unter Verwendung eines SIMS (Sekundärionen-Massenspektrometers) gemessen wird. Wenn die Wasserstoffverteilung auf der Grenzfläche zwischen der (000-1)-Oberfläche des Siliziumcarbidsubstrats und dem Gateisolationsfilm zentriert ist und der Wasserstoffgehalt nicht kleiner als 1×1019 cm–3 und nicht größer als 1×1022 cm–3 ist, werden Grenzflächendefekte vermindert, wodurch die Kanalbeweglichkeit verbessert wird. Als nächstes erfolgt ein 30-minütiges Tempern in Argon, dem ein Abkühlen auf Raumtemperatur in dem Argon folgt. Anschließend wurden Gateelektroden 29, 29 gebildet, Die Gateelektroden 29, 29 wurden aus p+-Polysilizium gebildet. Verfahren zum Bilden der Gateelektroden 29, 29 aus p+-Polysilizium umfassen: 1) dass nach dem Bilden polykristallinen Siliziums durch das CVD-Verfahren p-leitendes polykristallines Silizium durch Ionenimplantation von Bor oder Borfluorid gebildet wird, 2) dass nach dem Bilden von polykristallinem Silizium durch das CVD-Verfahren ein SiO2-Film, der Bor enthält, durch das CVD-Verfahren oder durch Schleuderbeschichten gebildet wird und durch Wärmebehandlung bei 800°C bis 1100°C diffundiert wird, um das Bor zu implantieren und p-leitendes polykristallines Silizium zu bilden, und 3) dass Silan und Diboran ineinander strömen gelassen werden und eine Wärmebehandlung bei 600°C durchgeführt wird, um polykristallines Silizium zu bilden, in das Bor implantiert wird, um p-leitendes polykristallines Silizium zu bilden. Bei dieser Ausführungsform wurde Verfahren 2) verwendet. Anschließend wird ein Ätzen verwendet, um das Bilden der Gateelektroden 29, 29 abzuschließen.
  • Obwohl in der obigen Beschreibung die Gateelektrode 29 aus p+-Polysilizium gebildet wurde, kann sie aus Aluminium, einer Aluminiumlegierung oder einem Molybdänmetall gebildet werden. Wenn die Gateelektrode 29 aus Aluminium, einer Aluminiumlegierung oder einem Molybdänmetall gebildet wird, ist die Grenzfläche mit dem Gateoxidfilm 28 besser als die Grenzfläche mit dem Gateoxidfilm 28, wenn Polysilizium für die Gateelektrode 29 verwendet wird, und es wurde bestätigt, dass dies den Effekt hatte, dass die Kanalbeweglichkeit erhöht wird.
  • Ein Silizidfilm 30 aus WSi2, MoSi2 oder TiSi2 kann über den Gateelektroden 29, 29 gebildet werden.
  • Nachdem dann das CVD-Verfahren verwendet wird, um einen Zwischenschichtisolationsfilm 31 durch Abscheidung zu bilden, werden Kontaktlöcher in den Zwischenschichtisolationsfilm 31 über den zweiten n-leitenden Fremdstoffbereichen (n+-Sourcen) 26, 26 und den ersten p-leitenden Siliziumcarbidbereichen (p–-Wannen) 24, 24 geätzt. Anschließend wird nach der Verwendung von Dampfabscheidung oder dem Sputterverfahren, um einem Metallfilm, der Nickel, Titan oder Aluminium enthält, oder einen geschichteten Film aus einer Legierung von diesen zu bilden, RIE oder Nassätzen verwendet, um einen Metalldraht 32 aus polykristallinem Silizium zu bilden, wodurch die ersten p-leitenden Siliziumcarbidbereiche 24 und zweiten n-leitenden Fremdstoffbereiche 26 kurzgeschlossen werden. Bei dieser Ausführungsform wird der Metalldraht 32 durch Verdampfung von Aluminium, dem Nassätzen folgt, gebildet.
  • Als nächstes wird die Drainelektrode 33 auf der Rückseite des Bulksubstrats 21 durch Dampfabscheidung oder Sputtern eines Metalls bis zur erforderlichen Dicke gebildet. Bei dieser Ausführungsform wurde dies durch Sputtern von Nickel vorgenommen. Gegebenenfalls kann eine Wärmebehandlung in einer Argonatmosphäre bei 1000°C für 5 Minuten ausgeführt werden, wodurch der Vertikal-MIS-Feldeffekttransistor fertig gestellt wird.
  • In Bezug auf vertikale Halbleitervorrichtungen gibt es auch einen Sperrschicht-Feldeffekttransistor. Dieser hat einen Aufbau, bei dem es keinen Oxidfilm unter der Gateelektrode gibt, sondern stattdessen die Metallgateelektrode direkt auf dem Siliziumcarbid gebildet ist. Der Fluss/die Unterbrechung eines elektrischen Stromes, der in eine Richtung senkrecht zu der (000-1)-Ebene fließt, wird durch Anlegen einer Spannung an die Gateelektrode gesteuert.
  • Bei der Herstellung des Vertikal-MIS-Feldeffekttransistors und des Sperrschicht-Feldeffekttransistors werden ein erster n-leitender Siliziumcarbidbereich 23, ein erster p-leitender Siliziumcarbidbereich 24, ein zweiter p-leitender Siliziumcarbidbereich 24a und weitere derartige p-leitende und n-leitende Halbleiterbereiche durch Ionenimplantation in den Siliziumcarbid-Halbleitersubstraten (Siliziumcarbid-Halbleiterbereichen) 21 und 22, die die äußersten (000-1)-Oberflächenschichten aufweisen, gebildet, so dass die Oberflächenrauheit im Vergleich mit der (0001)-Ebene der Siliziumcarbid-Halbleitersubstrate 21 und 22 verringert werden kann, wodurch der Ein-Widerstand, die Sperrspannung und andere derartige elektrische Eigenschaften des Vertikal-MIS-Feldeffekttransistors und des Sperrschicht-Feldeffekttransistors verbessert werden.
  • Nach dem Bilden des ersten n-leitenden Siliziumcarbidbereichs 23, des ersten p-leitenden Siliziumcarbidbereichs 24, des zweiten p-leitenden Siliziumcarbidbereichs 24a und weiterer derartiger p-leitender und n-leitender Halbleiterbereiche durch Ionenimplantation wird eine Fremdstoff-Aktivierungswärmebehandlung ausgeführt, wodurch eine weitere Verbesserung der Rauheit der äußersten Oberflächenschichten der Siliziumcarbid-Halbleiterbereiche 21 und 22 und eine entsprechende weitere Verbesserung der elektrischen Eigenschaften des Vertikal-MIS-Feldeffekttransistors und des Sperrschicht-Feldeffekttransistors ermöglicht werden.
  • Durch Verbessern der elektrischen Eigenschaften der oben beschriebenen Halbleitervorrichtung gemäß der vorliegenden Erfindung, wie etwa beispielsweise einer Schottky-Diode, einer p-n-Diode, eines Sperrschicht-Feldeffekttransistors, eines Lateral-MIS-Feldeffekttransistors und eines Vertikal-MIS-Feldeffekttransistors, können elektrische Leistungswandler, Ansteuerungsinverter, Mehrzweckinverter und MES-Feldeffekttransistoren als Bauelemente von Höchstleistungs-Hochfrequenz-Kommunikationsgeräten im GHz-Band eingebaut werden, wodurch geholfen wird, die Leistungsfähigkeit derartiger Vorrichtungen zu verbessern. 6 ist ein Schaubild einer Schaltung eines Motoransteuerungs-Leistungs-IC. Der Inverterabschnitt (A) dieser Leistungs-IC-Schaltung verwendet den Vertikal-MIS-Feldeffekttransistor und die Schottky-Diode der vorliegenden Erfindung.
  • Obwohl in der obigen Beschreibung die äußerste Oberflächenschicht des Siliziumcarbid-Halbleiterbereichs eine (000-1)-Oberfläche aufweist und diese Oberfläche verschiedenen Behandlungen unterzogen wird, kann darüber hinaus die Oberfläche der äußersten Oberflächenschicht eine Oberflächenebene aufweisen, die unter einem Winkel zu der (000-1)-Oberfläche geneigt ist (beispielsweise innerhalb von 10 Grad und vorzugsweise um ungefähr 3,5 Grad), und diese Oberfläche kann verschiedenen Behandlungen unterzogen werden.
  • Als nächstes wird die Wirkung der Wärmebehandlungszeit auf die Oberflächenrauheit (RMS) der (0001)-Ebene und der (000-1)-Oberfläche von Siliziumcarbid-Halbleitersubstraten erläutert.
  • Um die Wirkung zu untersuchen, die eine Aktivierungswärmebehandlung auf die Oberflächenrauheit hat, wurden Siliziumcarbid-Halbleitersubstrate mit einer (0001)-Ebene und Siliziumcarbid-Halbleitersubstrate mit einer (000-1)-Oberfläche von Raumtemperatur auf 1600°C in 1 Minute erwärmt und einer Aktivierungswärmebehandlung für 1 Minute und 10 Minuten unterzogen, und es wurde ein Atomkraftmikroskop verwendet, um die Oberflächen zu untersuchen und die Oberflächenrauheit (RMS) zu messen. Die Ergebnisse sind in 5 gezeigt. Wie es aus 5 zu sehen ist, besaß die (000-1)-Oberfläche eine geringere Oberflächenrauheit (RMS) als die (0001)-Ebene, und zwar um ungefähr die Hälfte, ganz gleich ob die Wärmebehandlungszeit eine 1 Minute oder 10 Minuten betrug.
  • Indem eine Halbleitervorrichtung mit Ionenimplantationsbereichen in der (000-1)-Oberfläche gebildet wird, und ein Gateisolationsfilm oder eine Gateelektrode darauf gebildet wird, und ein Lateral-MIS-Feldeffekttransistor, ein Vertikal-MIS-Feldeffekttransistor, ein MES-Feldeffekttransistor, ein Sperrschicht-Feldeffekttransistoren und andere derartige Halbleitervorrichtungen gefertigt werden, gibt es daher bei eingeschalteter Vorrichtung weniger Streuung von fließenden Elektronen, die durch Rauheit der Siliziumcarbidsubstratoberfläche hervorgerufen wird, wodurch der Fluss von Elektronen erleichtert und der Ein-Widerstand abgesenkt wird. Auch die Hochfrequenzeigenschaften von MES-Feldeffekttransistoren werden verbessert. Wenn darüber hinaus die Sperrschichtabschnitte von Lateral-MIS-Feldeffekttransistoren, Vertikal-MIS-Feldeffekttransistoren, MES-Feldeffekttransistoren, Sperrschicht-Feldeffekttransistoren, Schottky-Dioden und p-n-Dioden hergestellt werden, bilden sich Kristallfehler schwerer, so dass, wenn eine Sperrspannung (negative Spannung) an die Gateelektrode angelegt wird, der Leckstrom vermindert wird, während gleichzeitig die Sperrspannung verbessert werden kann.
  • Industrielle Anwendbarkeit:
  • Wie es in dem Vorstehenden beschrieben wurde, weist die Halbleitervorrichtung dieser Erfindung einen Siliziumcarbid-Halbleiterbereich auf, bei dem zumindest die äußere Oberflächenschicht eine (000-1)-Oberfläche aufweist, und in diesem Siliziumcarbid-Halbleiterbereich zumindest einer, der aus einem p-leitenden Halbleiterbereich und einem n-leitenden Halbleiterbereich ausgewählt ist, selektiv durch Ionenimplantation gebildet wird, wodurch ermöglicht wird, dass die Rauheit der Oberfläche des Siliziumcarbid-Halbleiterbereichs vermindert wird, wodurch es möglich wird, die elektrischen Eigenschaften der Halbleitervorrichtung, wie etwa den Ein-Widerstand und die Sperrspannung, zu verbessern.
  • Nachdem der p-leitende Halbleiterbereich oder der n-leitende Halbleiterbereich durch Ionenimplantation gebildet worden ist, wird auch eine Fremdstoff-Aktivierungswärmebehandlung eingesetzt, wodurch eine weitere Verringerung der Rauheit der äußersten Oberflächenschicht des Siliziumcarbid-Halbleiterbereichs und eine entsprechende weitere Verbesserung der elektrischen Eigenschaften der Halbleitervorrichtung ermöglicht wird.
  • ZUSAMMENFASSUNG
  • In einer Halbleitervorrichtung, die ein Siliziumcarbid-Halbleitersubstrat verwendet, der p-leitende, n-leitende Fremdstoffhalbleiterbereiche aufweist, die durch Ionenimplantation gebildet sind, können die elektrischen Eigenschaften der abschließenden Halbleitervorrichtung verbessert werden, indem die Rauheit der Oberfläche des Siliziumcarbid-Halbleitersubstrats verringert wird. Die Halbleitervorrichtung dieser Erfindung ist eine Schottky-Diode oder eine p-n-Diode, die mindestens einen von einem p-leitenden Halbleiterbereich und einem n-leitenden Halbleiterbereich umfasst, der selektiv in einem Siliziumcarbid-Halbleiterbereich gebildet ist, der eine Oberfläche einer äußersten Oberflächenschicht aufweist, die eine (000-1)-Oberfläche oder eine Oberfläche ist, die unter einem Winkel zu der (000-1)-Oberfläche geneigt ist, und eine Metallelektrode umfasst, die auf der Oberfläche der äußersten Oberflächenschicht gebildet ist, und die durch Anlegen einer Spannung an die Metallelektrode eine Richtung, in der ein elektrischer Strom in einer Richtung senkrecht zu der Oberfläche der äußersten Oberflächenschicht fließt, steuert.

Claims (30)

  1. Halbleitervorrichtung, die eine Schottky-Diode oder eine p-n-Diode ist, die zumindest einen von einem p-leitenden Halbleiterbereich und einem n-leitenden Halbleiterbereich umfasst, der selektiv in einem Siliziumcarbid-Halbleiterbereich gebildet ist, der eine Oberfläche einer äußersten Oberflächenschicht aufweist, die eine (000-1)-Oberfläche oder eine Oberfläche ist, die unter einem Winkel zu der (000-1)-Oberfläche geneigt ist, und eine Metallelektrode umfasst, die auf der Oberfläche der äußersten Oberflächenschicht gebildet ist, und die durch Anlegen einer Spannung an die Metallelektrode eine Richtung, in die elektrischer Strom in einer Richtung senkrecht zu der Oberfläche der äußeren Oberflächenschicht fließt, steuert.
  2. Halbleitervorrichtung nach Anspruch 1, wobei der Siliziumcarbid-Halbleiterbereich p-leitend oder n-leitend ist.
  3. Halbleitervorrichtung nach Anspruch 1, wobei dem Bilden des p-leitenden Halbleiterbereichs oder des n-leitenden Halbleiterbereichs durch Implantation von Fremdstoffionen in dem Siliziumcarbidbereich der Einsatz einer Fremdstoff-Aktivierungswärmebehandlung für einen Zeitraum von 10 Sekunden bis 10 Minuten bei einer Temperatur von 1500°C bis 2000°C in einer inerten Atmosphäre folgt.
  4. Halbleitervorrichtung nach Anspruch 1, wobei dem Bilden des p-leitenden Halbleiterbereichs oder des n-leitenden Halbleiterbereichs durch Implantation von Fremdstoffionen in dem Siliziumcarbid-Halbleiterbereich eine Erhöhung einer Temperatur von 1200°C oder darunter auf zwischen 1500°C und 2000°C innerhalb von 1 Minute in einer inerten Atmosphäre und ein Einsatz einer Fremdstoff-Aktivierungswärmebehandlung für einen Zeitraum von 10 Sekunden bis 10 Minuten bei dieser Temperatur folgt.
  5. Halbleitervorrichtung nach Anspruch 1, wobei der Siliziumcarbid-Halbleiterbereich auf einer Substratseite 4H-SiC ist.
  6. Elektrischer Leistungswandler, der unter Verwendung der Halbleitervorrichtung nach Anspruch 1 gebildet ist.
  7. Ansteuerungsinverter, der unter Verwendung der Halbleitervorrichtung nach Anspruch 1 gebildet ist.
  8. Mehrzweckinverter, der unter Verwendung der Halbleitervorrichtung nach Anspruch 1 gebildet ist.
  9. Halbleitervorrichtung, die ein MES-Feldeffekttransistor oder ein Sperrschicht-Feldeffekttransistor ist, der zumindest einen von einem p-leitenden Halbleiterbereich und einem n-leitenden Halbleiterbereich umfasst, der selektiv in einem Siliziumcarbid-Halbleiterbereich gebildet ist, der eine Oberfläche einer äußersten Oberflächenschicht aufweist, die eine (000-1)-Oberfläche oder eine Oberfläche ist, die unter einem Winkel zu der (000-1)-Oberfläche geneigt ist, und eine Metallelektrode umfasst, die auf der Oberfläche der äußersten Oberflächenschicht gebildet ist, und die, wenn eine Spannung an die Metallelektrode angelegt ist, als Schaltvorrichtung wirkt, die einen Fluss/eine Unterbrechung eines elektrischen Stroms steuert.
  10. Höchstleistungs-Hochfrequenz-Kommunikationsvorrichtung, die unter Verwendung des MES-Feldeffekttransistors nach Anspruch 9 gebildet ist.
  11. Halbleitervorrichtung nach Anspruch 9, wobei der Siliziumcarbid-Halbleiterbereich p-leitend oder n-leitend ist.
  12. Halbleitervorrichtung nach Anspruch 9, wobei dem Bilden des p-leitenden Halbleiterbereichs oder des n-leitenden Halbleiterbereichs durch Implantation von Fremdstoffionen in dem Siliziumcarbid-Halbleiterbereich ein Einsatz einer Fremdstoff-Aktivierungswärmebehandlung für einen Zeitraum von 10 Sekunden bis 10 Minuten bei einer Temperatur von 1500°C bis 2000°C in einer inerten Atmosphäre folgt.
  13. Halbleitervorrichtung nach Anspruch 9, wobei dem Bilden des p-leitenden Halbleiterbereichs oder des n-leitenden Halbleiterbereiches durch Implantation von Fremdstoffionen in dem Siliziumcarbid-Halbleiterbereich ein Erhöhen einer Temperatur von 1200°C oder darunter auf zwischen 1500°C und 2000°C innerhalb von 1 Minute in einer inerten Atmosphäre und ein Einsatz einer Fremdstoff-Aktivierungswärmebehandlung für einen Zeitraum von 10 Sekunden bis 10 Minuten bei dieser Temperatur folgt.
  14. Halbleitervorrichtung nach Anspruch 9, wobei der Siliziumcarbid-Halbleiterbereich auf einer Substratseite 4H-SiC ist.
  15. Elektrischer Leistungswandler, der unter Verwendung der Halbleitervorrichtung nach Anspruch 9 gebildet ist.
  16. Ansteuerungsinverter, der unter Verwendung der Halbleitervorrichtung nach Anspruch 9 gebildet ist.
  17. Mehrzweckinverter, der unter Verwendung der Halbleitervorrichtung nach Anspruch 9 gebildet ist.
  18. Halbleitervorrichtung, die zumindest einen von einem p-leitenden Halbleiterbereich und einem n-leitenden Halbleiterbereich umfasst, der selektiv in einem Siliziumcarbid-Halbleiterbereich gebildet ist, der eine Oberfläche einer äußersten Oberflächenschicht aufweist, die eine (000-1)-Oberfläche oder eine Oberfläche ist, die unter einem Winkel zu der (000-1)-Oberfläche geneigt ist, und einen Gateisolationsfilm umfasst, der auf der (000-1)-Oberfläche gebildet ist, wobei der Gateisolationsfilm Wasserstoff enthält.
  19. Halbleitervorrichtung, die dadurch gekennzeichnet ist, dass sie zumindest einen von einem p-leitenden Halbleiterbereich und einem n-leitenden Halbleiterbereich umfasst, der selektiv in einem Siliziumcarbid-Halbleiterbereich gebildet ist, der eine Oberfläche einer äußersten Oberflächenschicht aufweist, die eine (000-1)-Oberfläche oder eine Oberfläche ist, die unter einem Winkel zu der (000-1)-Oberfläche geneigt ist, und einen Gateisolationsfilm umfasst, der auf der (000-1)-Oberfläche gebildet ist, wobei der Gateisolationsfilm nicht weniger als 1×1019 cm–3 und nicht mehr als 1×1022 cm–3 Wasserstoff enthält.
  20. Halbleitervorrichtung, die zumindest einen von einem p-leitenden Halbleiterbereich und einem n-leitenden Halbleiterbereich umfasst, der selektiv in einem Siliziumcarbid-Halbleiterbereich gebildet ist, der eine Oberfläche einer äußersten Oberflächenschicht aufweist, die eine (000-1)-Oberfläche oder eine Oberfläche ist, die unter einem Winkel zu der (000-1)-Oberfläche geneigt ist, und einen Gateisolationsfilm umfasst, der auf der (000-1)-Oberfläche gebildet ist, wobei der Gateisolationsfilm eine Schicht aufweist, die mit einem Siliziumcarbidsubstrat in Kontakt steht und durch thermische Oxidation von Siliziumcarbid in einer Atmosphäre, die Wasser enthält, gebildet ist, und der gebildete Gateisolationsfilm nicht weniger als 1×1019 cm–3 und nicht mehr als 1×1022 cm–3 Wasserstoff enthält.
  21. Halbleitervorrichtung, die zumindest einen von einem p-leitenden Halbleiterbereich und einem n-leitenden Halbleiterbereich umfasst, der selektiv in einem Siliziumcarbid-Halbleiterbereich gebildet ist, der eine Oberfläche einer äußersten Oberflächenschicht aufweist, die eine (000-1)-Oberfläche oder eine Oberfläche ist, die unter einem Winkel zu der (000-1)-Oberfläche geneigt ist, und einen Gateisolationsfilm umfasst, der auf der (000-1)-Oberfläche gebildet ist, wobei der Gateisolationsfilm Stickstoff enthält.
  22. Halbleitervorrichtung nach Anspruch 21, die ein Lateral-MIS-Feldeffekttransistor ist, der einen Gateisolationsfilm, eine Gateelektrode, eine Source und einen Drain auf der Oberfläche der äußersten Oberflächenschicht des Siliziumcarbid-Halbleiterbereichs aufweist, und die, wenn eine Spannung an die Gateelektrode angelegt wird, als Schaltvorrichtung wirkt, die einen Fluss/eine Unterbrechung eines elektrischen Stroms in der Oberfläche der äußersten Oberflächenschicht steuert.
  23. Halbleitervorrichtung nach Anspruch 21, die ein Vertikal-MIS-Feldeffekttransistor ist, der einen Gateisolationsfilm, eine Gateelektrode und eine Source auf der Oberfläche der äußersten Oberflächenschicht des Siliziumcarbid-Halbleiterbereichs aufweist, und die, wenn eine Spannung an die Gateelektrode angelegt wird, als Schaltvorrichtung wirkt, die einen Fluss/eine Unterbrechung eines elektrischen Stroms steuert, der in die Richtung der C-Achse senkrecht zu der Oberfläche der äußersten Oberflächenschicht fließt.
  24. Halbleitervorrichtung nach Anspruch 21, wobei der Siliziumcarbid-Halbleiterbereich p-leitend oder n-leitend ist.
  25. Halbleitervorrichtung nach Anspruch 18, wobei dem Bilden des p-leitenden Halbleiterbereichs oder des n-leitenden Halbleiterbereichs durch Implantation von Fremdstoffionen in dem Siliziumcarbid-Halbleiterbereich ein Einsatz einer Fremdstoff-Aktivierungswärmebehandlung für einen Zeitraum von 10 Sekunden bis 10 Minuten bei einer Temperatur von 1500°C bis 2000°C in einer inerten Atmosphäre folgt.
  26. Halbleitervorrichtung nach Anspruch 21, wobei dem Bilden des p-leitenden Halbleiterbereichs oder des n-leitenden Halbleiterbereichs durch Implantation von Fremdstoffionen in dem Siliziumcarbid-Halbleiterbereich ein Erhöhen einer Temperatur von 1200°C oder darunter auf zwischen 1500°C und 2000°C innerhalb von 1 Minute in einer inerten Atmosphäre und ein Einsatz einer Fremdstoff-Aktivierungswärmebehandlung für einem Zeitraum von 10 Sekunden bis 10 Minuten bei dieser Temperatur folgt.
  27. Halbleitervorrichtung nach Anspruch 21, wobei der Siliziumcarbid-Halbleiterbereich auf einer Substratseite 4H-SiC ist.
  28. Elektrischer Leistungswandler, der unter Verwendung der Halbleitervorrichtung nach Anspruch 21 gebildet ist.
  29. Ansteuerungsinverter, der unter Verwendung der Halbleitervorrichtung nach Anspruch 21 gebildet ist.
  30. Mehrzweckinverter, der unter Verwendung der Halbleitervorrichtung nach Anspruch 21 gebildet ist.
DE10393777T 2002-11-25 2003-11-25 Halbleitervorrichtung und elektrischer Leistungswandler, Ansteuerungsinverter, Mehrzweckinverter und Höchstleistungs-Hochfrequenz-Kommunikationsgerät unter Verwendung der Halbleitervorrichtung Ceased DE10393777T5 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2002-340911 2002-11-25
JP2002340911 2002-11-25
PCT/JP2003/014982 WO2004049449A1 (ja) 2002-11-25 2003-11-25 半導体装置、およびその半導体装置を用いた電力変換器、駆動用インバータ、汎用インバータ、大電力高周波通信機器

Publications (1)

Publication Number Publication Date
DE10393777T5 true DE10393777T5 (de) 2005-10-20

Family

ID=32375832

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10393777T Ceased DE10393777T5 (de) 2002-11-25 2003-11-25 Halbleitervorrichtung und elektrischer Leistungswandler, Ansteuerungsinverter, Mehrzweckinverter und Höchstleistungs-Hochfrequenz-Kommunikationsgerät unter Verwendung der Halbleitervorrichtung

Country Status (6)

Country Link
US (2) US7538352B2 (de)
JP (1) JP4340757B2 (de)
KR (1) KR20050084685A (de)
AU (1) AU2003284665A1 (de)
DE (1) DE10393777T5 (de)
WO (1) WO2004049449A1 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004041883B4 (de) * 2003-08-29 2012-03-15 National Institute Of Advanced Industrial Science And Technology Halbleitervorrichtung
DE112015004515B4 (de) 2014-10-01 2021-11-18 Mitsubishi Electric Corporation Halbleitervorrichtungen

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7538352B2 (en) 2002-11-25 2009-05-26 National Institute Of Advanced Industrial Science And Technology Semiconductor device and power converter, driving inverter, general-purpose inverter and high-power high-frequency communication device using same
US7462540B2 (en) * 2004-02-06 2008-12-09 Panasonic Corporation Silicon carbide semiconductor device and process for producing the same
CA2576960A1 (en) * 2004-07-08 2007-01-04 Semisouth Laboratories, Inc. Monolithic vertical junction field effect transistor and schottky barrier diode fabricated from silicon carbide and method for fabricating the same
JP5033316B2 (ja) * 2005-07-05 2012-09-26 日産自動車株式会社 半導体装置の製造方法
KR100822703B1 (ko) * 2006-08-08 2008-04-17 쌍신전자통신주식회사 쇼트키 포토다이오드
JP2008244456A (ja) * 2007-02-28 2008-10-09 Denso Corp 炭化珪素半導体装置およびその製造方法
JP4356767B2 (ja) * 2007-05-10 2009-11-04 株式会社デンソー ジャンクションバリアショットキーダイオードを備えた炭化珪素半導体装置
JP4420062B2 (ja) * 2007-05-10 2010-02-24 株式会社デンソー ジャンクションバリアショットキーダイオードを備えた炭化珪素半導体装置
US8102694B2 (en) * 2007-06-25 2012-01-24 Sandisk 3D Llc Nonvolatile memory device containing carbon or nitrogen doped diode
US8072791B2 (en) * 2007-06-25 2011-12-06 Sandisk 3D Llc Method of making nonvolatile memory device containing carbon or nitrogen doped diode
JP5408929B2 (ja) * 2008-08-21 2014-02-05 昭和電工株式会社 半導体装置および半導体装置の製造方法
JP2010157547A (ja) * 2008-12-26 2010-07-15 Showa Denko Kk 炭化珪素半導体素子の製造方法
US20110024765A1 (en) * 2009-07-31 2011-02-03 General Electric Company Silicon carbide semiconductor structures, devices and methods for making the same
KR101148694B1 (ko) 2010-12-09 2012-05-25 삼성전기주식회사 질화물계 반도체 소자 및 그 제조 방법
US8518811B2 (en) * 2011-04-08 2013-08-27 Infineon Technologies Ag Schottky diodes having metal gate electrodes and methods of formation thereof
JP5701805B2 (ja) * 2012-03-28 2015-04-15 株式会社東芝 窒化物半導体ショットキダイオードの製造方法
JP5907582B2 (ja) * 2012-06-20 2016-04-26 国立研究開発法人産業技術総合研究所 半導体装置
JP2014038899A (ja) * 2012-08-13 2014-02-27 Sumitomo Electric Ind Ltd 炭化珪素半導体装置およびその製造方法
CN105051893A (zh) * 2013-01-16 2015-11-11 西门子研究中心有限责任公司 芯片封装组件和使用该组件的方法
US9515211B2 (en) * 2013-07-26 2016-12-06 University Of South Carolina Schottky barrier detection devices having a 4H-SiC n-type epitaxial layer
JP6202944B2 (ja) * 2013-08-28 2017-09-27 三菱電機株式会社 炭化珪素半導体装置およびその製造方法
US10304939B2 (en) * 2013-11-13 2019-05-28 Mitsubishi Electric Corporation SiC semiconductor device having pn junction interface and method for manufacturing the SiC semiconductor device
JP6331634B2 (ja) * 2014-04-17 2018-05-30 住友電気工業株式会社 炭化珪素半導体装置の製造方法
EP3136426B1 (de) * 2015-08-24 2019-04-03 IMEC vzw Verfahren zur herstellung eines übergangs-feldeffekt-transistors auf einem halbleitersubstrat
WO2018087899A1 (ja) * 2016-11-11 2018-05-17 新電元工業株式会社 Ｍｏｓｆｅｔ及び電力変換回路
JP6362152B1 (ja) * 2016-11-11 2018-07-25 新電元工業株式会社 Ｍｏｓｆｅｔ及び電力変換回路
JP6362154B1 (ja) 2017-05-26 2018-07-25 新電元工業株式会社 Ｍｏｓｆｅｔ及び電力変換回路
WO2019085752A1 (zh) * 2017-11-01 2019-05-09 苏州东微半导体有限公司 功率mosfet器件

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5047660A (en) * 1989-11-06 1991-09-10 Eastman Kodak Company High voltage high speed CCD clock driver
JPH04252036A (ja) * 1991-01-10 1992-09-08 Fujitsu Ltd 半導体装置
US5763904A (en) * 1995-09-14 1998-06-09 Kabushiki Kaisha Toshiba Non-single crystal semiconductor apparatus thin film transistor and liquid crystal display apparatus
JP3471509B2 (ja) * 1996-01-23 2003-12-02 株式会社デンソー 炭化珪素半導体装置
JP2918860B2 (ja) * 1997-01-20 1999-07-12 日本ピラー工業株式会社 鏡面体
JPH11251592A (ja) * 1998-01-05 1999-09-07 Denso Corp 炭化珪素半導体装置
JP2000133819A (ja) 1998-10-27 2000-05-12 Fuji Electric Co Ltd 炭化けい素ショットキーバリアダイオードおよびその製造方法
US6329088B1 (en) * 1999-06-24 2001-12-11 Advanced Technology Materials, Inc. Silicon carbide epitaxial layers grown on substrates offcut towards <1{overscore (1)}00>
JP4100652B2 (ja) * 1999-08-10 2008-06-11 富士電機デバイステクノロジー株式会社 ＳｉＣショットキーダイオード
DE60033829T2 (de) 1999-09-07 2007-10-11 Sixon Inc. SiC-HALBLEITERSCHEIBE, SiC-HALBLEITERBAUELEMENT SOWIE HERSTELLUNGSVERFAHREN FÜR EINE SiC-HALBLEITERSCHEIBE
ATE288623T1 (de) * 1999-09-22 2005-02-15 Siced Elect Dev Gmbh & Co Kg Sic-halbleitervorrichtung mit einem schottky- kontakt und verfahren zu deren herstellung
JP3881840B2 (ja) * 2000-11-14 2007-02-14 独立行政法人産業技術総合研究所 半導体装置
JP4029595B2 (ja) * 2001-10-15 2008-01-09 株式会社デンソー ＳｉＣ半導体装置の製造方法
US7538352B2 (en) 2002-11-25 2009-05-26 National Institute Of Advanced Industrial Science And Technology Semiconductor device and power converter, driving inverter, general-purpose inverter and high-power high-frequency communication device using same
JP2005079339A (ja) * 2003-08-29 2005-03-24 National Institute Of Advanced Industrial & Technology 半導体装置、およびその半導体装置を用いた電力変換器、駆動用インバータ、汎用インバータ、大電力高周波通信機器
US7009215B2 (en) * 2003-10-24 2006-03-07 General Electric Company Group III-nitride based resonant cavity light emitting devices fabricated on single crystal gallium nitride substrates

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004041883B4 (de) * 2003-08-29 2012-03-15 National Institute Of Advanced Industrial Science And Technology Halbleitervorrichtung
DE112015004515B4 (de) 2014-10-01 2021-11-18 Mitsubishi Electric Corporation Halbleitervorrichtungen

Also Published As

Publication number Publication date
JPWO2004049449A1 (ja) 2006-03-30
WO2004049449A1 (ja) 2004-06-10
US20060151806A1 (en) 2006-07-13
KR20050084685A (ko) 2005-08-26
US7538352B2 (en) 2009-05-26
JP4340757B2 (ja) 2009-10-07
US20090057686A1 (en) 2009-03-05
AU2003284665A1 (en) 2004-06-18

Similar Documents

Publication Publication Date Title
DE10393777T5 (de) Halbleitervorrichtung und elektrischer Leistungswandler, Ansteuerungsinverter, Mehrzweckinverter und Höchstleistungs-Hochfrequenz-Kommunikationsgerät unter Verwendung der Halbleitervorrichtung
DE102004041883B4 (de) Halbleitervorrichtung
DE112015004093B4 (de) Siliciumcarbid-halbleitervorrichtung und verfahren zum herstellen einer siliciumcarbid-halbleitervorrichtung
DE102005017814B4 (de) Siliziumkarbid-Halbleiterbauelement und Verfahren zu dessen Herstellung
DE102011086500B4 (de) Siliziumcarbid-Halbleitervorrichtung und deren Herstellungsverfahren
DE112015004515B4 (de) Halbleitervorrichtungen
DE102013022598B3 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE112017003754B4 (de) Halbleitervorrichtung und verfahren zum herstellen einer halbleitervorrichtung
DE112013006715B4 (de) Siliciumcarbid-Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE102013007685B4 (de) Siliziumkarbid-halbleiterbauelement und verfahren zu dessen herstellung
DE112013007772B3 (de) Halbleitervorrichtung
DE102009014583B4 (de) Siliziumcarbid-MOS-Halbleitervorrichtung
DE112013006438T5 (de) Siliziumkarbid-Halbleitervorrichtung
DE112016003510T5 (de) HALBLEITERVORRlCHTUNG UND VERFAHREN ZUR HERSTELLUNG EINER HALBLEITERVORRICHTUNG
DE102014209931B4 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE10257902A1 (de) Siliziumkarbid-Halbleiterbauteil und sein Herstellverfahren
DE112009004744T5 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
DE102013010245A1 (de) Halbleitervorrichtung
DE102017209017A1 (de) Siliciumcarbid-Halbleitervorrichtung und Verfahren zum Herstellen einer Siliciumcarbid-Halbleitervorrichtung
DE102019111308A1 (de) Siliziumcarbid halbleiterbauelement
DE102018216855A1 (de) Siliziumcarbid-Halbleitervorrichtung und Verfahren zum Herstellen einer Siliziumcarbid-Halbleitervorrichtung
DE112019000292T5 (de) Halbleitervorrichtung und verfahren zu ihrer herstellung
DE112013002178T5 (de) Vertikale Hochspannungshalbleitervorrichtung und Herstellungsverfahren davon
DE102015109545B4 (de) Transistor mit Feldelektroden und verbessertem Lawinendurchbruchsverhalten
DE112017003653T5 (de) Siliciumcarbid-halbleitereinheit und verfahren zur herstellung derselben

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
R002 Refusal decision in examination/registration proceedings
R003 Refusal decision now final

Effective date: 20120117