DE112017003653T5 - Siliciumcarbid-halbleitereinheit und verfahren zur herstellung derselben - Google Patents

Siliciumcarbid-halbleitereinheit und verfahren zur herstellung derselben Download PDF

Info

Publication number
DE112017003653T5
DE112017003653T5 DE112017003653.4T DE112017003653T DE112017003653T5 DE 112017003653 T5 DE112017003653 T5 DE 112017003653T5 DE 112017003653 T DE112017003653 T DE 112017003653T DE 112017003653 T5 DE112017003653 T5 DE 112017003653T5
Authority
DE
Germany
Prior art keywords
field
layer
halogen
region
halogens
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE112017003653.4T
Other languages
English (en)
Inventor
Akihiro Koyama
Kohei Ebihara
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE112017003653T5 publication Critical patent/DE112017003653T5/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Eine Halbleiterschicht (2), die einen n-Typ aufweist, ist aus Siliciumcarbid hergestellt und weist einen Elementbereich (RE) und einen Anschlussbereich (RT) auf. Eine Mehrzahl von Feldbegrenzungs-Ringbereichen (5), die einen p-Typ aufweisen, ist in dem Anschlussbereich (RT) der Halbleiterschicht (2) angeordnet, und die Bereiche sind voneinander beabstandet angeordnet. Eine Feldisolierschicht (7) ist in dem Anschlussbereich (RT) der Halbleiterschicht (2) angeordnet und befindet sich in Kontakt mit den Feldbegrenzungs-Ringbereichen (5) und der Halbleiterschicht (2). Jeder der Feldbegrenzungsbereiche (5) weist einen Halogene enthaltenden Feldbegrenzungs-Ringbereich (5h) auf, der sich in Kontakt mit der Feldisolierschicht (7) befindet und Atome aus der Gruppe der Halogene enthält.

Description

  • TECHNISCHES GEBIET
  • Die vorliegende Erfindung bezieht sich auf eine Siliciumcarbid-Halbleitereinheit sowie auf ein Verfahren zur Herstellung derselben.
  • STAND DER TECHNIK
  • Für Leistungselektronikgeräte, wie beispielsweise Wechselrichter, besteht beständig eine Forderung nach weiteren Energieeinsparungen. Aus diesem Grund ist es erforderlich, die Verluste des für diese verwendeten Leistungs-Halbleiterelements zu reduzieren. Insbesondere ein Bipolartransistor mit isoliertem Gate (IGBT), ein Metall-Oxid-Halbleiter-Feldeffekttransistor (MOSFET), eine positivintrinsisch-negative (PiN-) Diode, eine Schottky-Barrieren-Diode (SBD) und so weiter erfordern eine derartige Reduktion von Verlusten.
  • Als ein effektives Verfahren zur Reduzierung der Verluste hat man ein Verfahren untersucht, bei dem Siliciumcarbid (SiC) anstelle von Silicium (Si) verwendet wird, bei dem es sich um das üblichste Halbleitermaterial handelt; eine praktische Anwendung desselben hat z.B. im Eisenbahnbereich und so weiter begonnen.
  • Durch die Nutzung der Tatsache, dass SiC ein höheres elektrisches Feld für dielektrischen Durchschlag als Si aushält, wird die Dicke der Einheit weiter reduziert, so dass die Verluste reduziert werden. Des Weiteren stellt eine Verwendung von SiC einen Betrieb bei einer hohen Temperatur sicher, daher ist dies ebenfalls nützlich für eine Verkleinerung der Geräte zum Kühlen eines Halbleiterelements. Daher wird in Betracht gezogen, dass SiC-Einheiten auf dem Markt gefragter werden, wenn ihre Kostenreduktion fortschreitet.
  • Es wird erwartet, dass SiC-Einheiten in dem Durchschlagspannungsbereich von mehreren 100 V bis mehreren 10 kV verwendet werden. Eine derartige Einheit ist zur Sicherstellung einer ausreichenden Durchschlagspannung typischerweise mit einer Anschlussstruktur versehen, auf die als ein Feldbegrenzungsring (FLR) oder ein Schutzring Bezug genommen wird.
  • Es ist bekannt, dass gewisse festgehaltene Ladungen an der Grenzfläche zwischen SiC und einem Isolator, wie beispielsweise Siliciumdioxid (SiO2), existieren können. Gemäß dem Nicht-Patentdokument 1 wird angegeben, dass eine positive Ladung von +2,4 × 1012 cm-2 an der Grenzfläche zwischen dem SiC vom p-Typ mit der Ebenen-Orientierung (0001) und der SiO2-Schicht existiert, die mittels einer trockenen Oxidation gebildet wird. Gemäß dem Nicht-Patentdokument 2 wird angegeben, dass dann, wenn eine Oxidschicht mittels einer trockenen Oxidation gebildet wird, an der Grenzfläche zwischen einem SiC vom n-Typ mit einer Ebenen-Orientierung (0001) und SiO2 eine negative Ladung von -1,4 × 1012 cm-2 existiert.
  • Festgehaltene Ladungen können sich auf Charakteristika der Einheit auswirken. Im Patentdokument 1 wird der Einfluss einer positiven Oberflächenladung zwischen dem Oxid und dem Halbleiter durch Anordnen eines Oberflächenladungs-Kompensationsbereichs vom p-Typ mit geringer Konzentration zwischen den Schutzringschichten vom p-Typ reduziert. In dem Patentdokument 2 wird durch Nutzen des Umstands, dass durch eine trockene Oxidation eine Schicht mit festgehaltener positiver Ladung gebildet wird, und des Umstands, dass durch eine nasse Oxidation und eine nasse Reoxidation eine Schicht mit festgehaltener negativer Ladung gebildet wird, mit einer Verarmungsschicht zwischen dem SiC und der Grenzflächenschicht mit festgehaltener Ladung ein Relaxationseffekt des elektrischen Felds erzielt.
  • DOKUMENTE ZUM STAND DER TECHNIK
  • Patentdokumente
    • Patentdokument 1: Japanische Patentanmeldungs-Offenlegungsschrift JP 2013-62 518 A
    • Patentdokument 2: Japanische Patentanmeldungs-Offenlegungsschrift JP 2003-282 888 A
  • Nicht-Patentdokumente
    • Nicht-Patentdokument 1: M. Noborio et al., IEEE Trans. Electron Devices, Bd. 56, Nr. 9, Seiten 1953 bis 1958, Sept. 2009
    • Nicht-Patendokument 2: T. Kimoto et al., Jpn. J. Appl. Phys., Bd. 44, Nr. 3, Seiten 1213 bis 1218, 2005
  • KURZBESCHREIBUNG
  • Mit der Erfindung zu lösendes Problem
  • Festgehaltene Ladungen können sich auch auf die Durchschlagspannungs-Charakteristik auswirken, bei der es sich um eine wichtige Charakteristik für das Leistungs-Halbleiterelement handelt. Im Hinblick darauf haben wir Einheiten vom n-Typ mit Feldbegrenzungsringen vom p-Typ als Anschlussstrukturen untersucht. Jede der 1 und 2 ist eine graphische Darstellung, die einen Vergleich zwischen Messergebnissen und Simulationsergebnissen in einer Relation zwischen Dosen und Durchschlagspannungen zum Bilden eines Feldbegrenzungsrings zeigt.
  • Bei der Simulation wird angenommen, dass an der Grenzfläche zwischen dem Feldbegrenzungsring und der Feldisolierschicht keine festgehaltene Ladung vorhanden ist. 1 stellt einen Fall dar, bei dem die Feldisolierschicht auf dem Feldbegrenzungsring aus SiO2 besteht, und 2 stellt einen Fall dar, bei dem die Feldisolierschicht auf dem Feldbegrenzungsring aus Polyimid besteht. In beiden Fällen unterscheidet sich das Messergebnis von dem Simulationsergebnis.
  • Im Einzelnen wird im Vergleich zu dem Simulationsergebnis bei dem Messergebnis eine Verschiebung der Dosis zu der positiven Seite (der rechten Seite in der Figur) beobachtet (auf die im Folgenden als eine „Dosis-Verschiebung“ Bezug genommen wird). In 1 wird eine Dosis-Verschiebung von etwa 2,5 × 1012 cm-2 beobachtet, und in 2 wird eine Dosis-Verschiebung von etwa 6,5 × 1012 cm-2. Die Dosis-Verschiebung verursacht eine Variation der Ionenimplantationsmenge, die in der Lage ist, den ausgelegten Durchschlagspannungswert zu erzielen.
  • Wenn dementsprechend SiC als Halbleitermaterial verwendet wird, so wird die Anschlussstruktur durch festgehaltene Ladungen beeinflusst. Im Ergebnis unterscheidet sich der tatsächliche Durchschlagspannungswert von dem ausgelegten Wert, wenn angenommen wird, dass keine festgehaltene Ladung vorhanden ist. Insbesondere dann, wenn der Anschlussstrukturbereich reduziert wird, um so zwecks einer Kostenreduktion die Anzahl an Chips pro Wafer zu erhöhen, wird der Spielraum für die Durchschlagspannung eng. Aus diesem Grund kann der Einfluss von festgehaltenen Ladungen zunehmen.
  • Darüber hinaus können die festgehaltenen Ladungen von außen in die Halbleitereinheit eingebracht werden, was ein Fluktuieren des Durchschlagspannungswerts verursachen kann. Das Einbringen von festgehaltenen Ladungen von außen kann entweder während der Herstellung der Halbleitereinheit, während einer Montage des Moduls, das die Halbleitereinheit verwendet, oder während einer Verwendung der Halbleitereinheit auftreten.
  • Außerdem werden mit dem Verfahren gemäß Patentdokument 1 die Oberflächenladung zwischen dem Oxid und dem Halbleiter bis zu einem gewissen Maß kompensiert. Der Oberflächenladungs-Kompensationsbereich kann jedoch aufgrund der Auslegung für die Durchschlagspannung keine hohe Konzentration aufweisen; die Menge an positiver Oberflächenladung, die kompensiert werden kann, ist begrenzt. Ferner können festgehaltene positive Ladungen an der Grenzfläche zwischen Schutzringschicht und isolierender Schicht nicht kompensiert werden.
  • Bei dem Verfahren gemäß dem Patentdokument 2 ist dann, wenn die Schicht mit festgehaltenen Ladungen aus einer Schicht aus einem thermischen Oxid gebildet wird, die Menge an festgehaltenen Ladungen schwierig zu steuern, und die Schicht mit festgehaltenen Ladungen wird gleichmäßig auf der SiC-Oberfläche ausgebildet; daher kann eine individuelle Steuerung der Mengen an festgehaltenen Ladungen auf der Schicht vom n-Typ und der Schicht vom p-Typ nicht durchgeführt werden.
  • Daher kann die optimale Ionenimplantationsmenge zur Erzielung der ausgelegten Durchschlagspannung durch übermäßiges Kompensieren der festgehaltenen Ladungen übermäßig fluktuieren. Außerdem kann die Zuverlässigkeit der Halbleitereinheit bei der Herstellung einer Einheit vom n-Typ durch Aufrauen der Oberfläche aufgrund der Erzeugung von Vertiefungen verschlechtert werden, wenn die Feldoxidschicht durch eine nasse Oxidation gebildet wird.
  • Die vorliegende Erfindung wurde im Hinblick auf die vorstehend erwähnten Probleme konzipiert, und die Aufgabe der vorliegenden Erfindung besteht darin, eine Siliciumcarbid-Halbleitereinheit sowie ein Verfahren zur Herstellung derselben anzugeben, die eine Verbesserung der Widerstandsfähigkeit des Durchschlagspannungs-Leistungsvermögens sicherstellen.
  • Mittel zum Lösen des Problems
  • Gemäß der vorliegenden Erfindung weist eine Siliciumcarbid-Halbleitereinheit Folgendes auf: ein Halbleitersubstrat, eine Halbleiterschicht, eine Mehrzahl von Feldbegrenzungs-Ringbereichen sowie eine Feldisolierschicht. Die Halbleiterschicht, die den n-Typ aufweist, ist auf dem Halbleitersubstrat angeordnet, besteht aus Siliciumcarbid und weist einen Elementbereich und einen Anschlussbereich außerhalb des Elementbereichs auf. Die Mehrzahl von Feldbegrenzungs-Ringbereichen, die den p-Typ aufweisen, ist in dem Anschlussbereich der Halbleiterschicht angeordnet, und die Bereiche sind beabstandet voneinander angeordnet.
  • Die Feldisolierschicht ist auf dem Anschlussbereich der Halbleiterschicht angeordnet und befindet sich in Kontakt mit den Feldbegrenzungs-Ringbereichen und der Halbleiterschicht. Jeder der Feldbegrenzungsbereiche weist einen Halogene enthaltenden Feldbegrenzungs-Ringbereich auf, der sich in Kontakt mit der Feldisolierschicht befindet und Atome aus der Gruppe der Halogene enthält.
  • Gemäß der vorliegenden Erfindung weist ein Verfahren zur Herstellung einer Siliciumcarbid-Halbleitereinheit die folgenden Schritte auf. Auf einem Halbleitersubstrat wird eine Halbleiterschicht gebildet, die einen n-Typ aufweist, aus Siliciumcarbid besteht und einen Elementbereich sowie einen Anschlussbereich außerhalb des Elementbereichs aufweist. In dem Anschlussbereich der Halbleiterschicht wird eine Mehrzahl von Feldbegrenzungs-Ringbereichen, die einen p-Typ aufweisen und benachbart voneinander angeordnet sind, durch Implantieren von Akzeptor-Ionen gebildet.
  • Es wird ein Aktivierungs-Tempervorgang durchgeführt, um die Akzeptor-Ionen elektrisch zu aktivieren. Durch Implantieren von Atomen aus der Gruppe der Halogene in einen Bereich von jedem der Feldbegrenzungs-Ringbereiche wird ein Halogene enthaltender Feldbegrenzungs-Ringbereich gebildet. Auf dem Anschlussbereich der Halbleiterschicht wird eine Feldisolierschicht gebildet.
  • Effekte der Erfindung
  • Gemäß der vorliegenden Erfindung weist jeder der Feldbegrenzungsbereiche einen Halogene enthaltenden Feldbegrenzungs-Ringbereich auf, der sich in Kontakt mit der Feldisolierschicht befindet und Atome aus der Gruppe der Halogene enthält. Atome aus der Gruppe der Halogene weisen eine hohe Elektronegativität auf; daher werden Atome aus der Gruppe der Halogene problemlos negativ geladen. Eine negative Ladung kompensiert eine festgehaltene positive Ladung, die an der Grenzfläche zwischen den Feldbegrenzungsbereichen vom p-Typ und der Feldisolierschicht existiert.
  • So wird der Einfluss der festgehaltenen positiven Ladungen auf die Durchschlagspannung abgeschwächt. Daher wird eine Variation des Durchschlagspannungs-Leistungsvermögens niedrig gehalten. Mit anderen Worten, die Widerstandsfähigkeit des Durchschlagspannungs-Leistungsvermögens wird verbessert.
  • Diese und weitere Ziele, Merkmale, Aspekte und Vorteile der vorliegenden Erfindung werden aus der folgenden detaillierten Beschreibung der vorliegenden Erfindung in Verbindung mit den beigefügten Zeichnungen noch deutlicher ersichtlich.
  • Figurenliste
  • In den Figuren zeigen:
    • 1 eine graphische Darstellung, die einen Vergleich zwischen Messergebnissen und Simulationsergebnissen in einer Relation zwischen Dosen und Durchschlagspannungen für eine Bildung eines Feldbegrenzungsrings zeigt, wenn ein Material der Feldisolierschicht aus Siliciumdioxid besteht;
    • 2 eine graphische Darstellung, die einen Vergleich zwischen Messergebnissen und Simulationsergebnissen in einer Relation zwischen Dosen und Durchschlagspannungen für eine Bildung eines Feldbegrenzungsrings zeigt, wenn ein Material der Feldisolierschicht aus Polyimid besteht;
    • 3 eine lokale Schnittansicht, die eine Konfiguration einer Schottky-Barrieren-Diode (SBD) als einer Siliciumcarbid-Halbleitereinheit gemäß Ausführungsform 1 der vorliegenden Erfindung schematisch darstellt;
    • 4 eine lokale Schnittansicht, die einen Schritt eines Verfahrens zur Herstellung der SBD gemäß 1 schematisch darstellt;
    • 5 eine lokale Schnittansicht, die einen Schritt des Verfahrens zur Herstellung der SBD gemäß 1 schematisch darstellt;
    • 6 eine lokale Schnittansicht, die einen Schritt des Verfahrens zur Herstellung der SBD gemäß 1 schematisch darstellt;
    • 7 eine lokale Schnittansicht, die einen Schritt des Verfahrens zur Herstellung der SBD gemäß 1 schematisch darstellt;
    • 8 eine lokale Schnittansicht, die einen Schritt des Verfahrens zur Herstellung der SBD gemäß 1 schematisch darstellt;
    • 9 eine lokale Schnittansicht, die einen Schritt des Verfahrens zur Herstellung der SBD gemäß 1 schematisch darstellt;
    • 10 eine lokale Schnittansicht, die einen Schritt des Verfahrens zur Herstellung der SBD gemäß 1 schematisch darstellt;
    • 11 eine lokale Schnittansicht, die einen Schritt des Verfahrens zur Herstellung der SBD gemäß 1 schematisch darstellt;
    • 12 eine lokale Schnittansicht, die einen Schritt des Verfahrens zur Herstellung der SBD gemäß 1 schematisch darstellt;
    • 13 ein Flussdiagramm, welches das Verfahren zur Herstellung der SBD gemäß 1 darstellt;
    • 14 ein Flussdiagramm, welches das Verfahren zur Herstellung der SBD als einer Siliciumcarbid-Halbleitereinheit gemäß Ausführungsform 2 darstellt;
    • 15 ein Flussdiagramm, welches das Verfahren zur Herstellung einer SBD einer Modifikation gemäß Ausführungsform 2 darstellt;
    • 16 eine lokale Schnittansicht, die eine Konfiguration einer SBD als einer Siliciumcarbid-Halbleitereinheit gemäß Ausführungsform 3 der vorliegenden Erfindung schematisch darstellt;
    • 17 ein Flussdiagramm, welches das Verfahren zur Herstellung der SBD gemäß 16 darstellt;
    • 18 eine lokale Schnittansicht, die eine Konfiguration einer SBD als einer Siliciumcarbid-Halbleitereinheit gemäß Ausführungsform 4 der vorliegenden Erfindung schematisch darstellt;
    • 19 ein Flussdiagramm, welches das Verfahren zur Herstellung der SBD gemäß 18 darstellt;
    • 20 eine lokale Schnittansicht, die eine Konfiguration einer SBD als einer Siliciumcarbid-Halbleitereinheit gemäß Ausführungsform 5 der vorliegenden Erfindung schematisch darstellt;
    • 21 eine lokale Schnittansicht, welche die Konfiguration einer SBD als der Siliciumcarbid-Halbleitereinheit gemäß Ausführungsform 5 der vorliegenden Erfindung schematisch darstellt;
    • 22 eine lokale Schnittansicht, die eine Konfiguration einer SBD als einer Siliciumcarbid-Halbleitereinheit gemäß Ausführungsform 6 der vorliegenden Erfindung schematisch darstellt;
    • 23 eine lokale Schnittansicht, welche die Konfiguration einer SBD als der Siliciumcarbid-Halbleitereinheit gemäß Ausführungsform 6 der vorliegenden Erfindung schematisch darstellt;
    • 24 eine lokale Schnittansicht, die eine Konfiguration eines MOSFET als einer Siliciumcarbid-Halbleitereinheit gemäß Ausführungsform 7 der vorliegenden Erfindung schematisch darstellt;
    • 25 eine lokale Schnittansicht, die einen Schritt eines Verfahrens zur Herstellung des MOSFET gemäß 24 schematisch darstellt;
    • 26 eine lokale Schnittansicht, die einen Schritt des Verfahrens zur Herstellung des MOSFET gemäß 24 schematisch darstellt;
    • 27 eine lokale Schnittansicht, die einen Schritt des Verfahrens zur Herstellung des MOSFET gemäß 24 schematisch darstellt;
    • 28 eine lokale Schnittansicht, die einen Schritt des Verfahrens zur Herstellung des MOSFET gemäß 24 schematisch darstellt;
    • 29 eine lokale Schnittansicht, die einen Schritt des Verfahrens zur Herstellung des MOSFET gemäß 24 schematisch darstellt;
    • 30 eine lokale Schnittansicht, die einen Schritt des Verfahrens zur Herstellung des MOSFET gemäß 24 schematisch darstellt;
    • 31 eine lokale Schnittansicht, die einen Schritt des Verfahrens zur Herstellung des MOSFET gemäß 24 schematisch darstellt;
    • 32 eine lokale Schnittansicht, die einen Schritt des Verfahrens zur Herstellung des MOSFET gemäß 24 schematisch darstellt;
    • 33 eine lokale Schnittansicht, die einen Schritt des Verfahrens zur Herstellung des MOSFET gemäß 24 schematisch darstellt;
    • 34 eine lokale Schnittansicht, die einen Schritt des Verfahrens zur Herstellung des MOSFET gemäß 24 schematisch darstellt;
    • 35 eine lokale Schnittansicht, die einen Schritt des Verfahrens zur Herstellung des MOSFET gemäß 24 schematisch darstellt;
    • 36 eine lokale Schnittansicht, die einen Schritt des Verfahrens zur Herstellung des MOSFET gemäß 24 schematisch darstellt;
    • 37 eine lokale Schnittansicht, die eine Konfiguration eines MOSFET als einer Siliciumcarbid-Halbleitereinheit gemäß Ausführungsform 8 der vorliegenden Erfindung schematisch darstellt;
    • 38 ein Flussdiagramm, welches das Verfahren zur Herstellung des MOSFET gemäß 37 darstellt;
    • 39 eine lokale Schnittansicht, die eine Konfiguration eines MOSFET als einer Siliciumcarbid-Halbleitereinheit gemäß Ausführungsform 9 der vorliegenden Erfindung schematisch darstellt;
    • 40 eine lokale Schnittansicht, die eine Konfiguration eines MOSFET als einer Siliciumcarbid-Halbleitereinheit einer Modifikation gemäß Ausführungsform 9 der vorliegenden Erfindung schematisch darstellt;
    • 41 eine lokale Schnittansicht, die eine Konfiguration eines MOSFET als einer Siliciumcarbid-Halbleitereinheit gemäß Ausführungsform 10 der vorliegenden Erfindung schematisch darstellt;
    • 42 eine lokale Schnittansicht, die eine Konfiguration eines MOSFET als einer Siliciumcarbid-Halbleitereinheit einer Modifikation gemäß Ausführungsform 10 der vorliegenden Erfindung schematisch darstellt.
  • BESCHREIBUNG VON AUSFÜHRUNGSFORMEN
  • Im Folgenden sind Ausführungsformen der vorliegenden Erfindung unter Bezugnahme auf die Zeichnungen beschrieben. Es ist anzumerken, dass gleiche oder äquivalente Komponenten in den folgenden Zeichnungen mit den gleichen Bezugszeichen bezeichnet sind und die Beschreibungen derselben nicht wiederholt werden.
  • Ausführungsform 1
  • 3 ist eine lokale Schnittansicht, die eine Konfiguration einer SBD (einer Siliciumcarbid-Halbleitereinheit) 101 gemäß Ausführungsform 1 schematisch darstellt. Die SBD 101 weist Folgendes auf: eine Drift-Schicht (eine Halbleiterschicht) 2, eine Mehrzahl von Feldbegrenzungs-Ringbereichen, also von FLR-Bereichen 5 sowie eine Feldisolierschicht 7.
  • Ein Halbleitersubstrat 1 besteht aus SiC. Dabei ist SiC mit einem Polytyp von 4H bevorzugt. Das Halbleitersubstrat 1 weist einen n-Typ auf. Die Störstellenkonzentration des Halbleitersubstrats 1 ist zum Beispiel etwa 1 × 1019 cm-3. Das Halbleitersubstrat 1 weist eine obere Oberfläche (eine erste Oberfläche) und eine untere Oberfläche auf (eine zweite Oberfläche, die der ersten Oberfläche gegenüberliegt). Das Halbleitersubstrat 1 weist zum Beispiel eine Dicke von 50 µm oder mehr und von 500 µm oder weniger auf. Die obere Oberfläche des Halbleitersubstrats 1 weist einen Versatzwinkel von einigen Grad in Bezug auf eine Ebenen-Orientierung (0001) auf.
  • Die Drift-Schicht 2 ist auf der oberen Oberfläche des Halbleitersubstrats 1 angeordnet. Die Drift-Schicht 2 besteht aus SiC und weist einen n-Typ auf. Die Drift-Schicht 2 weist einen Elementbereich RE und einen Anschlussbereich RT außerhalb des Elementbereichs RE auf. Der Anschlussbereich RT ist außerhalb des Elementbereichs RE angeordnet und umschließt typischerweise den Elementbereich RE. In dem Elementbereich RE der Drift-Schicht 2 ist eine Struktur zur Erzielung einer Funktion der SBD 101 als ein Element per se, spezifisch einer Funktion als ein Dioden-Element ausgebildet.
  • Die Störstellenkonzentration und die Dicke der Drift-Schicht sind durch eine Spezifikation von Durchschlagspannungen definiert. Die Störstellenkonzentration ist zum Beispiel gleich 5 × 1014 cm-3 oder höher und gleich 1 × 1018 cm-3 oder geringer, und die Dicke ist gleich 4 µm oder größer und gleich 100 µm oder geringer.
  • Die Mehrzahl von Feldbegrenzungsring-Bereichen 5, kurz: FLR-Bereichen 5 ist in dem Anschlussbereich RT in der Drift-Schicht 2 angeordnet. Jeder der Mehrzahl von FLR-Bereichen 5 ist so angeordnet, dass er von einem anderen beabstandet ist. Jeder der FLR-Bereiche 5 ist von dem Halbleitersubstrat 1 getrennt. Jeder der FLR-Bereiche 5 weist in einem Ebenen-Layout die Form eines Rings auf. Jeder der FLR-Bereiche 5 besteht aus SiC. Die FLR-Bereiche 5 weisen durch die Hinzufügung von Akzeptoren einen p-Typ auf. Für die Akzeptoren kann zum Beispiel Aluminium oder Bor verwendet werden.
  • Die FLR-Bereiche 5 weisen eine Funktion als Relaxationsschicht für ein elektrisches Feld auf. Der eine der FLR-Bereiche 5, der sich am innersten Umfang befindet, umschließt den Elementbereich RE in dem Ebenen-Layout. Der eine der FLR-Bereiche 5, der sich an dem innersten Umfang befindet, kann einen Bereich 5a mit hoher Konzentration aufweisen, der in der Form einer Mulde angeordnet ist. Der Bereich 5a mit hoher Konzentration enthält eine im Vergleich zu den FLR-Bereichen 5 mit Ausnahme des Bereichs 5a mit hoher Konzentration höhere Störstellenkonzentration.
  • Die Feldisolierschicht 7 ist auf dem Anschlussbereich RT ausgebildet und befindet sich in Kontakt mit den FLR-Bereichen 5 und der Drift-Schicht 2. Die Feldisolierschicht 7 ist zum Beispiel aus Siliciumdioxid hergestellt. Ein innerer Endbereich der Feldisolierschicht 7 (der linke Endbereich in der Figur) ist auf dem Bereich 5a mit hoher Konzentration angeordnet und ist getrennt von den beiden Enden des Bereichs 5a mit hoher Konzentration angeordnet. Die Feldisolierschicht 7 weist zum Beispiel eine Dicke von 0,5 µm oder mehr und von 3 µm oder weniger auf.
  • Jeder der FLR-Bereiche 5 weist einen Halogene enthaltenden Feldbegrenzungs-Ringbereich 5h auf, der sich in Kontakt mit der Feldisolierschicht 7 befindet und Atome aus der Gruppe der Halogene enthält. Die Tiefe des Halogene enthaltenden Feldbegrenzungs-Ringbereichs 5h ist geringer als die Tiefe des FLR-Bereichs 5 und ist zum Beispiel etwa gleich 0,2 µm oder größer und gleich 1 µm oder geringer. Der Halogene enthaltende Feldbegrenzungs-Ringbereich 5h weist einen Halogene enthaltenden Bereich 5ah mit hoher Konzentration auf, bei dem es sich um einen Teil des Bereichs 5a mit hoher Konzentration handelt. Der innere Endbereich (der linke Endbereich in der Figur) des Halogene enthaltenden Bereichs 5ah mit hoher Konzentration ist außerhalb des inneren Endbereichs des Bereichs 5a mit hoher Konzentration angeordnet.
  • Die Position eines inneren Endbereichs des Halogene enthaltenden Feldbegrenzungs-Ringbereichs 5h, der durch den Halogene enthaltenden Bereich 5ha mit hoher Konzentration gebildet wird, stimmt mit der Position des inneren Endbereichs der Feldisolierschicht 7 überein. Der Halogene enthaltende Feldbegrenzungs-Ringbereich 5h bildet eine Schicht 61 mit festgehaltener negativer Ladung, die Atome aus der Gruppe der Halogene enthält. Für die Atome aus der Gruppe der Halogene können zum Beispiel Fluor(F)-Atome oder Chlor(Cl)-Atome verwendet werden.
  • Die SBD 101 weist ferner Folgendes auf: das Halbleitersubstrat 1, eine rückseitige ohmsche Elektrode 3, eine Kathoden-Elektrode 4, eine Schottky-Elektrode 8, eine Anoden-Elektrode 9 sowie eine Schutzisolierschicht 10. Die Schottky-Elektrode 8 wird in einen Schottky-Übergang mit dem Elementbereich RE der Drift-Schicht 2 gebracht. Ein Endbereich der Schottky-Elektrode 8 erstreckt sich bis ins Innere des Anschlussbereichs RT und ist auf der Feldisolierschicht 7 angeordnet. Die Anoden-Elektrode 9 ist direkt auf der Schottky-Elektrode 8 angeordnet.
  • Die Anoden-Elektrode 9 weist eine Fläche auf, die größer als die Fläche der Schottky-Elektrode 8 ist, und bedeckt die Schottky-Elektrode 8. Die Schutzisolierschicht 10 bedeckt einen Randbereich der Anoden-Elektrode 9, die Feldisolierschicht 7 sowie einen Randbereich der Drift-Schicht 2. Die rückseitige ohmsche Elektrode 3 wird in einen ohmschen Übergang mit der unteren Oberfläche des Halbleitersubstrats 1 gebracht. Die Kathoden-Elektrode 4 befindet sich in Kontakt mit der rückseitigen ohmschen Elektrode 3.
  • Gemäß der SBD 101 von Ausführungsform 1 weist jeder der FLR-Bereiche 5 einen Halogene enthaltenden Feldbegrenzungs-Ringbereich 5h auf, der sich in Kontakt mit der Feldisolierschicht 7 befindet und Atome aus der Gruppe der Halogene enthält. Atome aus der Gruppe der Halogene weisen eine hohe Elektronegativität auf; daher werden Atome aus der Gruppe der Halogene problemlos negativ geladen. Die Schicht 61 mit festgehaltener negativer Ladung, die durch die negative Ladung gebildet wird, kompensiert festgehaltene positive Ladungen, die an der Grenzfläche zwischen den FLR-Bereichen 5 vom p-Typ und der Feldisolierschicht 7 existieren. Somit wird der Einfluss der festgehaltenen positiven Ladung auf die Durchschlagspannung abgeschwächt.
  • Spezifisch wird eine Dosis-Verschiebung (siehe die 1 und 2) unterbunden, und dadurch wird eine Durchschlagspannung nahe bei einer ausgelegten Durchschlagspannung erzielt, wenn angenommen wird, dass keine festgehaltene Ladung vorliegt. Daher kann eine Variation des Durchschlagspannungs-Leistungsvermögens niedrig gehalten werden, die dem Herstellungsprozess oder der Herstellungsumgebung zugeschrieben wird. Mit anderen Worten, die Widerstandsfähigkeit des Durchschlagspannungs-Leistungsvermögens wird verbessert.
  • Als Nächstes wird nachstehend das Verfahren zur Herstellung der SBD 101 beschrieben.
  • Bezugnehmend auf 4 wird die Drift-Schicht 2 auf dem Halbleitersubstrat 1 gebildet. Zu diesem Zweck wird zum Beispiel ein epitaxiales Aufwachsen mittels eines chemischen Gasphasenabscheidungs(CVD)-Verfahrens durchgeführt.
  • Bezugnehmend auf 5 werden die FLR-Bereiche 5 gebildet. Zu diesem Zweck werden auf der Oberflächenseite der Drift-Schicht 2 Störstellenionen, wie beispielsweise Aluminium oder Bor zur Erzielung des p-Typs, das heißt Akzeptor-Ionen implantiert. Die Tiefe der Ionenimplantation geht nicht über die Dicke der Drift-Schicht 2 hinaus und ist zum Beispiel etwa gleich 0,2 µm oder größer und gleich 3 µm oder geringer.
  • Bezugnehmend auf 6 wird der Bereich 5a mit hoher Konzentration auf dem einen der FLR-Bereiche 5 gebildet, der sich am innersten Umfang befindet. Zu diesem Zweck wird eine lokale Ionenimplantation unter Verwendung einer Implantationsmaske an der Oberfläche der Drift-Schicht 2 dort durchgeführt, wo der FLR-Bereich 5 gebildet worden ist (13: Schritt S10). Die Tiefe der Ionenimplantation ist geringer als die Tiefe des FLR-Bereichs 5. Als Implantationsmaske kann eine Resist-Maske oder eine Hartmaske verwendet werden, die mittels eines photomechanischen Prozesses gebildet wird.
  • Die Hartmaske kann gebildet werden, indem eine Siliciumdioxid-Schicht mittels eines CVD-Verfahrens abgeschieden wird und die Schicht mittels eines Trockenätzvorgangs strukturiert wird. Für die zu implantierenden Ionen wird zum Beispiel Aluminium oder Bor verwendet. Der Bereich 5a mit hoher Konzentration weist eine besonders hohe Störstellenkonzentration auf; daher ist die Temperatur für die Ionenimplantation desselben bevorzugt gleich 150 °C oder höher. Im Ergebnis wird der Bereich 5a mit hoher Konzentration gebildet, der einen geringen Flächenwiderstand aufweist.
  • Als Nächstes wird ein Tempervorgang bei hoher Temperatur (ein Aktivierungs-Tempervorgang) durchgeführt, um die implantierten leitfähigen Störstellen elektrisch zu aktivieren (13: Schritt S20). Der Aktivierungs-Tempervorgang wird in einer inerten Atmosphäre, wie beispielsweise einer Argon-Atmosphäre, in einem Temperaturbereich von 1500 °C bis 2000 °C über eine Zeitspanne von 30 Sekunden bis 1 Stunde hinweg durchgeführt. Zum Zeitpunkt des Aktivierungs-Tempervorgangs kann die Oberfläche der Drift-Schicht 2 mit einer KohlenstoffSchicht bedeckt sein, um eine Oberflächenrauigkeit zu verhindern.
  • Bezugnehmend auf 7 werden Atome aus der Gruppe der Halogene in die Oberflächenbereiche der FLR-Bereiche 5 implantiert (13: Schritt S30). Dementsprechend werden die Halogene enthaltenden Feldbegrenzungs-Ringbereiche 5h gebildet. Um die Atome aus der Gruppe der Halogene selektiv in die FLR-Bereiche 5 zu implantieren, kann eine Implantationsmaske verwendet werden. Die Implantationsmaske kann mittels eines photomechanischen Prozesses gebildet werden. Die Implantation wird mittels Ionenimplantation durchgeführt. Die Beschleunigungsspannung für die Ionenimplantation ist zum Beispiel gleich 30 keV oder höher und gleich 700 keV oder geringer.
  • Die Ionenimplantationsmenge wird so bestimmt, dass die festgehaltene negative Ladungsdichte aufgrund der implantierten Atome aus der Gruppe der Halogene etwa gleich 1 × 1012 cm-2 oder höher und gleich 1 × 1013 cm-2 oder geringer ist, vorzugsweise etwa gleich 2 × 1012 cm-2. Die Implantationstiefe der Atome aus der Gruppe der Halogene geht nicht über die Dicke des FLR-Bereichs 5 hinaus und ist mit etwa 0,2 µm oder größer und 1 µm oder geringer vorgegeben. In Abhängigkeit von der Menge der eingebrachten festgehaltenen negativen Ladung kann die Temperatur für die Ionenimplantation gleich 150 °C oder höher sein.
  • Bezugnehmend auf 8 wird die Feldisolierschicht 7 gebildet (13: Schritt S40). Zu diesem Zweck werden ein Abscheidungsprozess mittels eines CVD-Verfahrens, ein photomechanischer Prozess sowie ein Ätzprozess durchgeführt.
  • Als Nächstes, bezugnehmend auf 9, wird die rückseitige ohmsche Elektrode 3 auf der unteren Oberfläche des Halbleitersubstrats 1 gebildet. Im Einzelnen wird eine Metallschicht gebildet, wie beispielsweise eine Ni-Schicht, und um eine ohmsche Verbindung zu erzielen, wird die Metallschicht einer Wärmebehandlung bei 600 °C oder einer höheren Temperatur und 1100 °C oder einer niedrigeren Temperatur durchgeführt. Die Wärmebehandlung kann auch zu einer Wiederherstellung eines Bereichs des Halbleiters mit kristalliner Beschädigung beitragen, der durch die vorstehend beschriebene Ionenimplantation von Halogen-Atomen beschädigt worden ist.
  • Als Nächstes, bezugnehmend auf 10, wird die Schottky-Elektrode 8 gebildet. Zu diesem Zweck wird zum Beispiel Ti, Ni oder Mo mittels eines Sputter-Verfahrens auf der Oberfläche der Drift-Schicht 2 abgeschieden, und es werden ein photomechanischer Prozess sowie ein Ätzprozess durchgeführt.
  • Als Nächstes bezugnehmend auf 11, wird die Anoden-Elektrode 9 auf der Schottky-Elektrode 8 gebildet. Zu diesem Zweck wird zum Beispiel Al mittels eines Sputter-Verfahrens auf der Oberfläche der Schottky-Elektrode 8 abgeschieden, und es werden ein photomechanischer Prozess sowie ein Ätzprozess durchgeführt.
  • Als Nächstes bezugnehmend auf 12, wird die Schutzisolierschicht 10 so gebildet, dass sie einen Bereich der Anoden-Elektrode 9 und der Drift-Schicht 2 bedeckt. Zu diesem Zweck werden eine Abscheidung eines Isolators, ein photomechanischer Prozess sowie ein Ätzprozess durchgeführt.
  • Als Nächstes, erneut auf 3 bezugnehmend, wird die Kathoden-Elektrode 4 an der rückseitigen ohmschen Elektrode 3 gebildet. Im Einzelnen wird mittels eines Sputter-Verfahrens oder eines Aufdampfverfahrens eine Metallschicht zum Beispiel aus Ti, Ni, Ag, Au oder Al gebildet. Im Ergebnis ist die SBD 101 fertiggestellt.
  • Gemäß dem vorliegenden Herstellungsverfahren wird nach einem Aktivierungs-Tempervorgang (13: Schritt S20), bei dem es sich um eine Wärmebehandlung bei einer hohen Temperatur und über eine lange Zeitspanne hinweg handelt, eine Ionenimplantation von Atomen aus der Gruppe der Halogene durchgeführt (13: Schritt S30). Dadurch wird eine Desorption der implantierten HalogenAtome bei dem Aktivierungs-Tempervorgang vermieden.
  • Die festgehaltene Ladungsdichte, die an der Grenzfläche zwischen einem aus SiC bestehenden Bereich und der Feldisolierschicht 7 gebildet wird, ist von dem Material der Feldisolierschicht 7 abhängig. Daher wird die Ionenimplantationsmenge der Atome aus der Gruppe der Halogene gemäß dem Material der Feldisolierschicht 7 eingestellt.
  • Ausführungsform 2
  • Bei der vorstehend beschriebenen Ausführungsform 1 wird die Ionenimplantation von Atomen aus der Gruppe der Halogene (13: Schritt S30) nach dem Aktivierungs-Tempervorgang (13: Schritt S20) durchgeführt, die Reihenfolge kann jedoch verändert werden. Auch in diesem Fall wird die Schicht 61 mit festgehaltener Ladung (3) gebildet, und der Effekt derselben wird erzielt. Bezugnehmend auf 14 kann die Ionenimplantation von Atomen aus der Gruppe der Halogene (Schritt S30) im Einzelnen nach einer Implantation von leitfähigen Störstellen (Schritt S10) und vor einem Aktivierungs-Tempervorgang (Schritt S20) durchgeführt werden. Oder bezugnehmend auf 15 kann die Ionenimplantation von Atomen aus der Gruppe der Halogene (Schritt S30) nach einer Implantation von leitfähigen Störstellen (Schritt S10) und einem Aktivierungs-Tempervorgang (Schritt S20) durchgeführt werden.
  • Ausführungsform 3
  • 16 ist eine lokale Schnittansicht, die eine Konfiguration einer SBD (Siliciumcarbid-Halbleitereinheit) 102 gemäß Ausführungsform 3 schematisch darstellt. Bei der SBD 102 weist die Feldisolierschicht 7 eine Schicht 7a aus einem thermischen Oxid und eine CVD-Schicht 7b (eine Abscheidungsschicht) auf. Die Schicht 7a aus einem thermischen Oxid ist auf dem Anschlussbereich RT angeordnet und befindet sich in Kontakt mit den FLR-Bereichen 5 und der Drift-Schicht 2. Die CVD-Schicht 7b ist auf der Schicht 7a aus einem thermischen Oxid angeordnet.
  • Bezugnehmend auf 17 weist der Schritt zur Bildung der Feldisolierschicht 7 bei der Ausführungsform 3 einen Schritt zur Bildung der Schicht 7a aus einem thermischen Oxid (Schritt S41) sowie einen Schritt zur Bildung der CVD-Schicht 7b auf (Schritt S42). In Schritt S41 wird zum Beispiel die Schicht 7a aus einem thermischen Oxid mittels einer thermischen Oxidation in einer trockenen Atmosphäre mit einer Schichtdicke von 10 nm bis 50 nm auf der Drift-Schicht 2 gebildet. Dieser Prozess einer thermischen Oxidation wird in einem Temperaturbereich von 1000 °C bis 1200 °C durchgeführt.
  • Dieser Schritt einer thermischen Oxidation dient auch als ein Schritt zur Wiederherstellung eines Bereichs mit kristalliner Beschädigung, die der Ionenimplantation von Atomen aus der Gruppe der Halogene zur Bildung der Schicht 61 mit festgehaltener Ladung zugeschrieben wird. In Schritt S42 wird die aus Siliciumdioxid bestehende CVD-Schicht 7b mittels eines CVD-Verfahrens auf der Schicht 7a aus einem thermischen Oxid abgeschieden. Danach wird einem laminierten Körper aus der Schicht 7a aus einem thermischen Oxid und der CVD-Schicht 7b mittels eines photomechanischen Prozesses sowie eines Ätzvorgangs eine Struktur verliehen.
  • Die Konfiguration mit Ausnahme des Vorstehenden ist im Wesentlichen die gleiche wie jene der vorstehend beschriebenen Ausführungsformen 1 und 2, daher sind die gleichen oder entsprechende Elemente mit den gleichen Bezugszeichen bezeichnet, und eine Beschreibung derselben wird nicht wiederholt.
  • Ausführungsform 4
  • 18 ist eine lokale Schnittansicht, die eine Konfiguration einer SBD (einer Siliciumcarbid-Halbleitereinheit) 103 gemäß Ausführungsform 4 schematisch darstellt. Wie bei der SBD 102 (16: Ausführungsform 3) weist die Feldisolierschicht 7 bei der SBD 103 ebenfalls eine Schicht 7a aus einem thermischen Oxid auf. Bei Ausführungsform 4 weist die Schicht 7a aus einem thermischen Oxid anders als bei der Ausführungsform 3 einen Halogene enthaltenden Feldisolierbereich 7ah auf. Der Halogene enthaltende Feldisolierbereich 7ah enthält Atome aus der Gruppe der Halogene und befindet sich auf den Halogene enthaltenden Feldbegrenzungsbereichen 5h.
  • Daher weist eine Schicht 62 mit festgehaltener negativer Ladung, die durch Atome aus der Gruppe der Halogene verursacht wird, bei der SBD 103 Bereiche auf, die aus den Halogene enthaltenden Feldbegrenzungs-Ringbereichen 5h gebildet sind, und weist Bereiche auf, die aus den Halogene enthaltenden Feldisolierbereichen 7ah auf den Halogene enthaltenden Feldbegrenzungs-Ringbereichen 5h gebildet sind.
  • Bezugnehmend auf 19 wird bei der Ausführungsform 4 die Implantation von Atomen aus der Gruppe der Halogene (Schritt S30) anders als bei der Ausführungsform 3 nach einer Bildung der Schicht 7a aus einem thermischen Oxid (Schritt S41) durchgeführt. Dementsprechend werden die Atome aus der Gruppe der Halogene durch die Schicht 7a aus einem thermischen Oxid hindurch in die Drift-Schicht 2 implantiert. Im Ergebnis werden nicht nur die Halogene enthaltenden Feldbegrenzungs-Ringbereiche 5h gebildet, sondern es werden auch die Halogene enthaltenden Feldisolierbereiche 7ah in der Schicht 7a aus einem thermischen Oxid gebildet. Die CVD-Schicht 7b wird auf der Schicht 7a aus einem thermischen Oxid gebildet. Danach wird einem laminierten Körper aus der Schicht 7a aus einem thermischen Oxid und der CVD-Schicht 7b mittels eines photomechanischen Prozesses sowie eines Ätzvorgangs eine Struktur verliehen.
  • Die Konfiguration mit Ausnahme des Vorstehenden ist im Wesentlichen die gleiche wie jene der vorstehend beschriebenen Ausführungsform 3, daher sind die gleichen oder entsprechende Elemente mit den gleichen Bezugszeichen bezeichnet, und eine Beschreibung derselben wird nicht wiederholt.
  • Gemäß Ausführungsform 4 weist die Feldisolierschicht 7 die Halogene enthaltenden Feldisolierbereiche 7ah auf, die Atome aus der Gruppe der Halogene enthalten und sich auf den Halogene enthaltenden Feldbegrenzungs-Ringbereichen 5h befinden. In diesem Fall werden die Halogene enthaltenden Feldbegrenzungs-Ringbereiche 5h mittels einer Ionenimplantation durch die Feldisolierschicht 7, spezifisch die Schicht 7a aus einem thermischen Oxid hindurch gebildet. Im Ergebnis wird verhindert, dass die Atome aus der Gruppe der Halogene aufgrund des Einflusses der Bildung der Feldisolierschicht 7, insbesondere des Einflusses der Wärmebehandlung, aus den Halogene enthaltenden Feldbegrenzungs-Ringbereichen 5h desorbieren.
  • Es ist anzumerken, dass die Wärmebehandlung zur Bildung der Schicht 7a aus einem thermischen Oxid bei der Ausführungsform 4 nicht als ein Schritt zur Wiederherstellung eines Bereichs mit kristalliner Beschädigung dient, die der Ionenimplantation der Atome aus der Gruppe der Halogene zugeschrieben wird. Die Wärmebehandlung zur Bildung der rückseitigen ohmschen Elektrode 3 wird indessen nach der Implantation der Atome aus der Gruppe der Halogene durchgeführt; daher trägt diese Wärmebehandlung auch bei der Ausführungsform 4 zu der Wiederherstellung eines Bereichs mit kristalliner Beschädigung bei.
  • Ausführungsform 5
  • 20 ist eine lokale Schnittansicht, die eine Konfiguration einer SBD (einer Siliciumcarbid-Halbleitereinheit) 104 gemäß Ausführungsform 5 schematisch darstellt. Bei der SBD 104 weist die Drift-Schicht 2 Halogene enthaltende Halbleiterbereiche 2h auf. Jeder der Halogene enthaltenden Halbleiterbereiche 2h enthält Atome aus der Gruppe der Halogene und befindet sich in Kontakt mit der Feldisolierschicht 7 zwischen den FLR-Bereichen 5.
  • Daher weist eine Schicht 63 mit festgehaltener negativer Ladung, die durch Atome aus der Gruppe der Halogene verursacht wird, bei der SBD 104 Bereiche auf, die aus den Halogene enthaltenden Feldbegrenzungs-Ringbereichen 5h gebildet sind, und weist Bereiche auf, die aus den Halogene enthaltenden Halbleiterbereichen 2h gebildet sind, die sich benachbart zu den Halogene enthaltenden Feldbegrenzungs-Ringbereichen 5h befinden.
  • Die Konfiguration mit Ausnahme des Vorstehenden ist im Wesentlichen die gleiche wie jene der vorstehend beschriebenen Ausführungsform 1, daher sind die gleichen oder entsprechende Elemente mit den gleichen Bezugszeichen bezeichnet, und eine Beschreibung derselben wird nicht wiederholt. Die gleichen Effekte wie bei der Ausführungsform 1 werden auch mit Ausführungsform 5 erzielt.
  • Ferner weist die Schicht 63 mit festgehaltener negativer Ladung, die durch Atome aus der Gruppe der Halogene verursacht wird, gemäß Ausführungsform 5 die Halogene enthaltenden Halbleiterbereiche 2h in der Drift-Schicht 2 auf. Im Ergebnis wird eine positive Ladung kompensiert, die Donator-Ionen in der Drift-Schicht 2 zugeschrieben wird. Daher wird die Donator-Konzentration in der Drift-Schicht 2 effektiv verringert. Daher breitet sich leicht eine Verarmungsschicht in die Drift-Schicht 2 hinein aus.
  • Daher wird die Konzentration eines elektrischen Felds an den Randbereichen der FLR-Bereiche 5 relaxiert. Das Auftreten der Konzentration des elektrischen Felds an den Randbereichen der FLR-Bereiche 5 ist besonders wahrscheinlich, wenn die Störstellenkonzentration der FLR-Bereiche 5 aufgrund einer Variation der Ionenimplantation zunimmt; gemäß Ausführungsform 5 ist eine Widerstandsfähigkeit gegenüber einer derartigen Prozessvariation verbessert.
  • Auch wenn eine positive Ladung von außen an die Grenzfläche zwischen der Feldisolierschicht 7 und der Drift-Schicht 2 gelangt, werden die elektrischen Flusslinien von der positiven Ladung durch eine negative Ladung in den Halogene enthaltenden Halbleiterbereichen 2h begrenzt. Dementsprechend ist eine Unterbindung einer der positiven elektrischen Ladung von außen zugeschriebenen Fluktuation der Durchschlagspannung sichergestellt, ohne die Implantationsmenge der Akzeptor-Ionen zu ändern, welche die FLR-Bereiche 5 bilden.
  • Bezugnehmend auf 21 weist die Feldisolierschicht 7 bei einer SBD (einer Siliciumcarbid-Halbleitereinheit) 105 einer Modifikation wie bei der Ausführungsform 4 eine Schicht 7a aus einem thermischen Oxid und eine CVD-Schicht 7b auf, und eine Schicht 7a aus einem thermischen Oxid weist einen Halogene enthaltenden Feldisolierbereich 7ah auf.
  • Daher weist eine Schicht 64 mit festgehaltener negativer Ladung, die durch Atome aus der Gruppe der Halogene verursacht wird, bei der SBD 105 einen Bereich auf, der aus dem Halogene enthaltenden Feldisolierbereich 7ah gebildet ist. Es ist anzumerken, dass es wie bei der Ausführungsform 3 möglich ist, dass der Halogene enthaltende Feldisolierbereich 7ah nicht in der Schicht 7a aus einem thermischen Oxid angeordnet ist.
  • Ausführungsform 6
  • 22 ist eine lokale Schnittansicht, die eine Konfiguration einer SBD (einer Siliciumcarbid-Halbleitereinheit) 106 gemäß Ausführungsform 6 schematisch darstellt. Bei der SBD 106 weist jeder Halogene enthaltende Halbleiterbereich 2h eine festgehaltene negative Ladungsdichte auf, die größer als die festgehaltene negative Ladungsdichte jedes Halogene enthaltenden Feldbegrenzungs-Ringbereichs 5h ist.
  • Daher weist eine Schicht 65 mit festgehaltener negativer Ladung, die durch Atome aus der Gruppe der Halogene verursacht wird, bei der SBD 106 Bereiche auf, die aus den Halogene enthaltenden Feldbegrenzungs-Ringbereichen 5h gebildet sind, und weist Bereiche auf, die aus den Halogene enthaltenden Halbleiterbereichen 2h gebildet sind, die sich benachbart zu den Halogene enthaltenden Feldbegrenzungs-Ringbereichen 5h befinden, und die letzteren Bereiche weisen eine höhere festgehaltene negative Ladungsdichte auf. Es ist anzumerken, dass die festgehaltene Ladungsdichte von jedem Bereich der Schicht 65 mit festgehaltener Ladung bevorzugt in einem Bereich von 1 × 1012 cm-2 oder mehr und von 1 × 1013 cm-2 oder weniger liegt.
  • Die Höhe der Dosis für eine Bildung der Halogene enthaltenden Halbleiterbereiche 2h ist bevorzugt größer als die Höhe der Dosis für eine Bildung der Halogene enthaltenden Feldbegrenzungs-Ringbereiche 5h. Mit anderen Worten, die Dichte der Atome aus der Gruppe der Halogene pro Einheitsfläche in jedem Halogene enthaltenden Halbleiterbereich 2h ist bevorzugt höher als die Dichte der Atome aus der Gruppe der Halogene pro Einheitsfläche in jedem Halogene enthaltenden Feldbegrenzungs-Ringbereich 5h.
  • Gemäß Ausführungsform 6 weist jeder Halogene enthaltende Halbleiterbereich 2h eine festgehaltene negative Ladungsdichte auf, die höher als die festgehaltene negative Ladungsdichte jedes Halogene enthaltenden Feldbegrenzungs-Ringbereichs 5h ist. Dementsprechend wird der bei der Ausführungsform 5 beschriebene Effekt gesteigert, durch den die Konzentration des elektrischen Felds an jedem Randbereich des FLR-Bereichs 5 relaxiert wird. Außerdem wird der bei der Ausführungsform 5 beschriebene Effekt gesteigert, durch den die der positiven Ladung von außen zugeschriebene Fluktuation der Durchschlagspannung niedrig gehalten wird.
  • Bezugnehmend auf 23 weist die Feldisolierschicht 7 bei einer SBD (einer Siliciumcarbid-Halbleitereinheit) 107 einer Modifikation wie bei der Ausführungsform 4 eine Schicht 7a aus einem thermischen Oxid und eine CVD-Schicht 7b auf. Die Schicht 7a aus einem thermischen Oxid weist einen Halogene enthaltenden Feldisolierbereich auf, der einen Bereich der Schicht 66 mit festgehaltener negativer Ladung bildet, die durch Atome aus der Gruppe der Halogene verursacht wird. Der Halogene enthaltende Feldisolierbereich weist Halogene enthaltende Feldisolierbereiche 7ahp auf den Halogene enthaltenden Feldbegrenzungs-Ringbereichen 5h auf und weist Halogene enthaltende Feldisolierbereiche 7ahn auf den Halogene enthaltenden Halbleiterbereichen 2h auf.
  • Die festgehaltene negative Ladungsdichte jedes Halogene enthaltenden Feldisolierbereichs 7ahn ist höher als die festgehaltene negative Ladungsdichte jedes Halogene enthaltenden Feldisolierbereichs 7ahp. Es ist anzumerken, dass es wie bei der Ausführungsform 3 möglich ist, dass die Halogene enthaltenden Feldisolierbereiche 7ahp und die Halogene enthaltenden Feldisolierbereiche 7ahn nicht in der Schicht 7a aus einem thermischen Oxid angeordnet sind.
  • Ausführungsform 7
  • 24 ist eine lokale Schnittansicht, die eine Konfiguration eines MOSFET (einer Siliciumcarbid-Halbleitereinheit) 201 gemäß Ausführungsform 7 schematisch darstellt. Der MOSFET 201 weist in einer ähnlichen Weise wie die SBD 101 (3: Ausführungsform 1) Folgendes auf: ein Halbleitersubstrat 1, eine Drift-Schicht 2, eine rückseitige ohmsche Elektrode 3, eine Mehrzahl von FLR-Bereichen 5, eine Feldisolierschicht 7 sowie eine Schutzisolierschicht 10.
  • In einer ähnlichen Weise wie bei der SBD 101 ist die Schicht 71 mit festgehaltener negativer Ladung bei dem MOSFET 201 durch die Halogene enthaltenden Feldbegrenzungs-Ringbereiche 5h der FLR-Bereiche 5 gebildet. Dementsprechend ist die Widerstandsfähigkeit des Durchschlagspannungs-Leistungsvermögens in einer ähnlichen Weise wie bei der Ausführungsform 1 verbessert.
  • Der MOSFET 201 weist ferner Folgendes auf: einen Muldenbereich 11, einen Anschlussmuldenbereich 12, einen Muldenbereich 13 mit hoher Konzentration, einen Source-Bereich 14, eine Source-Kontaktelektrode 16, eine isolierende Zwischenschicht 17, eine Source-Elektrode 19, eine Gate-Elektrode 20, eine Gate-Isolierschicht 21, eine Gate-Verdrahtung 22, einen Feldstoppbereich 24 sowie eine Drain-Elektrode 54.
  • Der Anschlussmuldenbereich 12 ist auf einem Bereich benachbart zu dem Anschlussbereich RT in dem Elementbereich RE der Drift-Schicht 2 angeordnet. Der Anschlussmuldenbereich 12 ist getrennt von dem Halbleitersubstrat 1 und weist eine Tiefe von etwa 0,2 µm bis 3 µm auf. Der Anschlussmuldenbereich 12 ist benachbart zu der inneren Seite des einen der FLR-Bereiche 5 angeordnet, der sich an dem innersten Umfang befindet. Der Anschlussmuldenbereich 12 besteht aus SiC. Der Anschlussmuldenbereich 12 weist durch die Hinzufügung von Akzeptoren einen p-Typ auf. Für die Akzeptoren werden zum Beispiel Aluminium oder Bor verwendet.
  • Der Anschlussmuldenbereich 12 weist eine Störstellenkonzentration auf, die höher als die Störstellenkonzentration der FLR-Bereiche 5 ist. Der Anschlussmuldenbereich 12 weist einen Anschlussmuldenbereich 12a mit hoher Konzentration auf, der in der Form einer Mulde angeordnet ist. Der Anschlussmuldenbereich 12a mit hoher Konzentration weist eine im Vergleich zu dem Anschlussmuldenbereich 12 mit Ausnahme des Anschlussmuldenbereichs 12a mit hoher Konzentration höhere Störstellenkonzentration auf.
  • Die Schicht 71 mit festgehaltener negativer Ladung kann zusätzlich zu dem Bereich, der aus den Halogene enthaltenden Feldbegrenzungs-Ringbereichen 5h gebildet ist, einen Bereich aufweisen, der aus dem Halogene enthaltenden Anschlussmuldenbereich 12h gebildet ist. Bei dem Halogene enthaltenden Anschlussmuldenbereich 12h handelt es sich um einen Bereich, der sich in Kontakt mit der Feldisolierschicht 7 befindet und Atome aus der Gruppe der Halogene enthält, in dem Anschlussmuldenbereich 12. Der Halogene enthaltende Anschlussmuldenbereich 12h kann einen Halogene enthaltenden Anschlussmuldenbereich 12ah mit hoher Konzentration aufweisen, bei dem es sich um einen Bereich des Anschlussmuldenbereichs 12a mit hoher Konzentration handelt.
  • Der Muldenbereich 11 ist auf dem Elementbereich RE der Drift-Schicht 2 angeordnet und ist entsprechend der jeweiligen Einheitszelle des MOSFET angeordnet. Der Muldenbereich 11 ist von dem Halbleitersubstrat 1 getrennt und weist eine Tiefe von etwa 0,2 µm bis 3 µm auf. Der Muldenbereich 11 besteht aus SiC. Der Muldenbereich 11 weist durch Hinzufügung von Akzeptoren einen p-Typ auf. Für die Akzeptoren werden zum Beispiel Aluminium oder Bor verwendet. Der Muldenbereich 11 weist eine Störstellenkonzentration auf, die höher als die Störstellenkonzentration der FLR-Bereiche 5 ist, und weist einen Wert in einem Bereich von 1 × 1015 cm-3 bis 1 × 1019 cm-3 auf.
  • Der Muldenbereich 11 kann die gleiche Störstellenkonzentration wie die Störstellenkonzentration des Anschlussmuldenbereichs 12 aufweisen. Auf dem Muldenbereich 11 sind selektiv ein Muldenbereich 13 mit hoher Konzentration vom p-Typ und ein Source-Bereich 14 vom n-Typ ausgebildet. Eine Source-Kontaktelektrode 16 ist mit der Oberfläche des Muldenbereichs 13 mit hoher Konzentration und des Source-Bereichs 14 ohmsch verbunden.
  • Die Source-Elektrode 19 ist durch das Source-Kontaktloch 18, das in der isolierenden Zwischenschicht 17 angeordnet ist, mit der Source-Kontaktelektrode 16 auf dem Muldenbereich 11 verbunden. Die Source-Elektrode 19 ist durch ein Anschlussmulden-Kontaktloch 18a, das in der isolierenden Zwischenschicht 17 und der Feldisolierschicht 7 angeordnet ist, mit der Source-Kontaktelektrode 16 auf dem Anschlussmuldenbereich 12 verbunden.
  • Die Gate-Elektrode 20 ist auf dem Muldenbereich 11 angeordnet, wobei die Gate-Isolierschicht 21 dazwischen eingefügt ist. Die Gate-Elektrode 20 weist einen Bereich auf, der auf der Feldisolierschicht 7 angeordnet ist. Der Bereich ist auf dem Halogene enthaltenden Anschlussmuldenbereich 12h durch die dazwischen eingefügte Feldisolierschicht 7 angeordnet, im Einzelnen ist der Bereich über die Feldisolierschicht 7 auf dem Halogene enthaltenden Anschlussmuldenbereich 12ah mit hoher Konzentration angeordnet. Die Gate-Isolierschicht 21 weist eine Dicke von 100 µm oder weniger auf.
  • Die isolierende Zwischenschicht 17 ist auf der Gate-Elektrode 20 angeordnet. Die Gate-Verdrahtung 22 ist durch das Gate-Kontaktloch 23 mit einem auf der Feldisolierschicht 7 angeordneten Bereich der Gate-Elektrode 20 verbunden. Der Feldstoppbereich 24 weist einen n-Typ auf. Der Feldstoppbereich 24 ist an einem Chip-Endbereich des MOSFET 201 angeordnet. Der Feldstoppbereich 24 ist getrennt von dem einen der FLR-Bereiche 5, der sich an dem äußersten Umfang befindet, und der Feldstoppbereich 24 umschließt diesen. Bei Ausführungsform 7 bedeckt die Schutzisolierschicht 10 die Source-Elektrode 19, die isolierende Zwischenschicht 17 auf der Feldisolierschicht 7, die Gate-Verdrahtung 22 und die Drift-Schicht 2. Die Drain-Elektrode 54 befindet sich in Kontakt mit der rückseitigen ohmschen Elektrode 3.
  • Als Nächstes wird nachstehend das Verfahren zur Herstellung des MOSFET 201 beschrieben.
  • Bezugnehmend auf 25 wird in einer ähnlichen Weise wie bei der vorstehend beschriebenen Ausführungsform 1 die Drift-Schicht 2 auf dem Halbleitersubstrat 1 gebildet. Als Nächstes werden mittels eines photomechanischen Prozesses sowie eines Trockenätzvorgangs Justiermarken (nicht gezeigt) auf der Oberfläche der Drift-Schicht 2 gebildet. Als Nächstes wird, bezugnehmend auf 26, mittels eines photomechanischen Prozesses eine Resist-Maske (nicht gezeigt) auf der Oberfläche der Drift-Schicht 2 gebildet. Als Nächstes wird in der gleichen Weise wie bei der Ausführungsform 1 eine lokale Ionenimplantation unter Verwendung der Resist-Maske als einer Implantationsmaske durchgeführt. Dementsprechend werden die FLR-Bereiche 5 gebildet.
  • Bezugnehmend auf 27 wird eine Implantationsmaske (nicht gezeigt) überarbeitet, und es wird eine lokale Ionenimplantation unter Verwendung der Maske durchgeführt. Dementsprechend werden der Muldenbereich 11 und der Anschlussmuldenbereich 12 gebildet. Beide Bereiche können gleichzeitig gebildet werden.
  • Bezugnehmend auf 28 wird eine Implantationsmaske (nicht gezeigt) überarbeitet, und es wird eine lokale Ionenimplantation unter Verwendung der Maske durchgeführt. Dementsprechend werden der Source-Bereich 14 und der Feldstoppbereich 24 gebildet. Beide Bereiche können gleichzeitig gebildet werden. Bei den zu implantierenden Ionen handelt es sich um Donator-Ionen, zum Beispiel Stickstoff oder Phosphor. Die Konzentration der zu implantierenden Ionen liegt in einem Bereich von 1 × 1018 cm-3 bis 1 × 1021 cm-3 und geht über die Störstellenkonzentration des Muldenbereichs 11 hinaus, die den entgegengesetzten Leitfähigkeitstyp aufweist. Die Tiefe der Ionenimplantation ist geringer als die Tiefe des Muldenbereichs 11.
  • Bezugnehmend auf 29 wird eine Implantationsmaske (nicht gezeigt) überarbeitet, und es wird eine lokale Ionenimplantation unter Verwendung der Maske durchgeführt. Dementsprechend werden der Muldenbereich 13 mit hoher Konzentration und der Anschlussmuldenbereich 12a mit hoher Konzentration gebildet. Beide Bereiche können gleichzeitig gebildet werden. Als Implantationsmaske wird bevorzugt eine Hartmaske verwendet, wenngleich auch eine Resist-Maske durch einen photomechanischen Prozess verwendet werden kann.
  • Bei der Hartmaske handelt es sich zum Beispiel um eine Siliciumdioxid-Schicht, die mittels eines CVD-Verfahrens sowie eines Trockenätzvorgangs gebildet wird. Die Temperatur für die Ionenimplantation ist bevorzugt gleich 150 °C oder höher, so dass der Muldenbereich 13 mit hoher Konzentration und der Anschlussmuldenbereich 12a mit hoher Konzentration mit einem geringen Flächenwiderstand erhalten werden. Die Tiefe der Ionenimplantation geht nicht über die Dicke des Muldenbereichs 11 oder des Anschlussmuldenbereichs 12 hinaus.
  • Als Nächstes wird in der gleichen Weise wie bei der Ausführungsform 1 ein Tempervorgang bei hoher Temperatur (ein Aktivierungs-Tempervorgang) durchgeführt, um die implantierten leitfähigen Störstellen elektrisch zu aktivieren. Die Reihenfolge der vorstehend beschriebenen Mehrzahl von Ionenimplantations-Schritten ist beliebig.
  • Bezugnehmend auf 30 werden Atome aus der Gruppe der Halogene in die Oberflächenbereiche der FLR-Bereiche 5 und den Oberflächenbereich des Anschlussmuldenbereichs 12 benachbart zu dem FLR-Bereich 5 implantiert. So werden die Halogene enthaltenden Feldbegrenzungs-Ringbereiche 5h und der Halogene enthaltende Anschlussmuldenbereich 12h gebildet. Die Implantation wird mittels einer Ionenimplantation durchgeführt. Die Ionenimplantationsmenge ist so bestimmt, dass die festgehaltene negative Ladungsdichte aufgrund der implantierten Atome aus der Gruppe der Halogene etwa gleich 1 × 1012 cm-2 oder höher und gleich 5 × 1012 cm-2 oder geringer ist, bevorzugt gleich 2 × 1012 cm-2.
  • Die Implantationstiefe der Atome aus der Gruppe der Halogene geht nicht über die Dicke des FLR-Bereichs 5 oder des Anschlussmuldenbereichs 12 hinaus und ist mit etwa 0,2 µm oder größer und 1 µm oder kleiner vorgegeben. In Abhängigkeit von der Menge an eingebrachter festgehaltener negativer Ladung kann die Temperatur für die Ionenimplantation gleich 150 °C oder höher sein. Die Schicht 71 mit festgehaltener negativer Ladung wird mittels der vorstehend beschriebenen Implantation der Atome aus der Gruppe der Halogene gebildet.
  • Die Schicht 71 mit festgehaltener negativer Ladung wird nur unter der Feldisolierschicht 7 angeordnet, die mittels eines später zu beschreibenden Prozesses zu bilden ist. Daher wird die Schicht 71 mit festgehaltener Ladung nicht auf der inneren Umfangsseite des Anschlussmuldenbereichs 12 gebildet. Der Bereich, in dem die Schicht 71 mit festgehaltener Ladung nicht gebildet wird, wie vorstehend beschrieben, umfasst die innere Umfangsseite des Anschlussmuldenbereichs 12a mit hoher Konzentration.
  • Bezugnehmend auf 31 wird die Feldisolierschicht 7 gebildet. Im Einzelnen wird eine Siliciumdioxid-Schicht mittels eines CVD-Verfahrens abgeschieden. Und der Schicht wird mittels eines photomechanischen Prozesses sowie eines Ätzvorgangs eine Struktur verliehen.
  • Bezugnehmend auf 32 wird die aus Siliciumdioxid bestehende Gate-Isolierschicht 21 zum Beispiel mittels einer thermischen Oxidation oder eines CVD-Verfahrens gebildet. Als Nächstes wird die Gate-Elektrode 20 gebildet. Im Einzelnen wird eine polykristalline Silicium-Schicht mittels eines CVD-Verfahrens abgeschieden. Der Schicht wird mittels eines photomechanischen Prozesses sowie eines Ätzvorgangs eine Struktur verliehen.
  • Bezugnehmend auf 33 wird zum Beispiel mittels eines CVD-Verfahrens eine isolierende Zwischenschicht 17 auf der Halbleiterschicht abgeschieden, die mit der Feldisolierschicht 7, der Gate-Isolierschicht 21 und der Gate-Elektrode 20 versehen ist. Der Schicht wird mittels eines photomechanischen Prozesses sowie eines Ätzvorgangs eine Struktur verliehen. Dadurch wird das Source-Kontaktloch 18 gebildet. Bei der Strukturierung wird außerdem ein Anschlussmulden-Kontaktloch 18a gebildet, das die isolierende Zwischenschicht 17 und die Feldisolierschicht 7 durchdringt und bis zu dem Anschlussmuldenbereich 12a mit hoher Konzentration reicht.
  • Bezugnehmend auf 34 wird am Boden des Source-Kontaktlochs 18 und des Anschlussmulden-Kontaktlochs 18a die Source-Kontaktelektrode 16 gebildet. Im Einzelnen wird zunächst eine Metallschicht gebildet, wie beispielsweise eine Ni-Schicht. Danach wird mittels einer Wärmebehandlung bei 600 °C bis 1100 °C eine Nickelsilicid-Schicht gebildet. Danach wird die nicht reagierte Metallschicht auf der isolierenden Zwischenschicht 17 mittels eines Ätzvorgangs entfernt. Dadurch wird die Source-Kontaktelektrode 16 erhalten. Mittels des gleichen Verfahrens wird die rückseitige ohmsche Elektrode 3 an der rückwärtigen Oberfläche des Halbleitersubstrats 1 gebildet.
  • Bezugnehmend auf 35 werden die Source-Elektrode 19 und die Gate-Verdrahtung 22 auf der isolierenden Zwischenschicht 17 gebildet. Im Einzelnen wird zunächst das Gate-Kontaktloch 23 mittels eines photomechanischen Prozesses sowie eines Ätzvorgangs gebildet. Danach wird mittels eines Sputter-Verfahrens oder eines Aufdampfverfahrens eine Metallschicht gebildet, die zum Beispiel aus Aluminium besteht. Ein photomechanischer Prozess sowie ein Ätzvorgang werden erneut durchgeführt, so dass der Metallschicht eine Struktur verliehen wird. Dadurch werden die Source-Elektrode 19 und die Gate-Verdrahtung 22 erhalten.
  • Bezugnehmend auf 36 wird die Schutzisolierschicht 10 mittels einer Schichtbildung und einer Strukturierung unter Verwendung eines photomechanischen Prozesses sowie eines Ätzvorgangs gebildet.
  • Erneut bezugnehmend auf 24 wird mittels eines Sputter-Verfahrens oder eines Gasphasenabscheidungsverfahrens eine Metallschicht zum Beispiel aus Titan, Nickel, Silber, Gold oder Aluminium auf der rückseitigen ohmschen Elektrode 3 gebildet. Dementsprechend wird die Drain-Elektrode 54 gebildet. Im Ergebnis ist der MOSFET 201 fertiggestellt.
  • Gemäß Ausführungsform 7 werden auch bei dem MOSFET im Wesentlichen die gleichen Effekte wie bei der Ausführungsform 1 erzielt. Gemäß dem vorstehend beschriebenen Herstellungsverfahren wird ferner ein Bereich mit kristalliner Beschädigung, die dem Implantationsschritt von Atomen aus der Gruppe der Halogene (30) zugeschrieben wird, durch einen mit der Erwärmung einhergehenden Schritt wiederhergestellt, der danach durchgeführt wird.
  • Bei dem Schritt, der eine Erwärmung bis zu einem Ausmaß umfasst, das effektiv für eine Wiederherstellung der Kristallinität ist, kann es sich um den Schritt einer thermischen Oxidation zur Bildung der Gate-Isolierschicht 21 oder einen Silicidierungs-Schritt zur Bildung der Source-Kontaktelektrode 16 und der rückseitigen ohmschen Elektrode 3 handeln.
  • Ausführungsform 8
  • 37 ist eine lokale Schnittansicht, die eine Konfiguration eines MOSFET (einer Siliciumcarbid-Halbleitereinheit) 202 gemäß Ausführungsform 8 schematisch darstellt. Bei dem MOSFET 202 weist die Feldisolierschicht 7 anders als bei dem MOSFET 201 (24: Ausführungsform 7) Halogene enthaltende Feldisolierbereiche 7h auf. Der Halogene enthaltende Feldisolierbereich 7h enthält Atome aus der Gruppe der Halogene und befindet sich auf dem Halogene enthaltenden Feldbegrenzungs-Ringbereich 5h und dem Halogene enthaltenden Anschlussmuldenbereich 12h.
  • Daher weist eine Schicht 72 mit festgehaltener negativer Ladung, die durch Atome aus der Gruppe der Halogene verursacht wird, bei dem MOSFET 202 Bereiche auf, die aus den Halogene enthaltenden Feldbegrenzungs-Ringbereichen 5h gebildet sind, und weist Bereiche auf, die aus den Halogene enthaltenden Feldisolierbereichen 7h auf den Halogene enthaltenden Feldbegrenzungs-Ringbereichen 5h gebildet sind.
  • Ferner bezugnehmend auf 38 wird die Implantation von Atomen aus der Gruppe der Halogene (Schritt S30) bei der Herstellung des MOSFET 202 durchgeführt, nachdem die Feldisolierschicht 7 gebildet worden ist (Schritt S40), die Gate-Isolierschicht 21 und die Gate-Elektrode 20 gebildet worden sind (Schritt S45), und bevor die isolierende Zwischenschicht 17 gebildet wird (Schritt S50). Bei der vorstehend beschriebenen Ausführungsform 7 wird die Implantation von Atomen aus der Gruppe der Halogene (Schritt S30) durchgeführt, bevor die Feldisolierschicht 7 gebildet wird (Schritt S40).
  • Bei dem Schritt der Implantation von Atomen aus der Gruppe der Halogene, der nach der Bildung der Feldisolierschicht 7 durchgeführt wird, ist es erforderlich, dass ein Anteil der Atome aus der Gruppe der Halogene die Feldisolierschicht 7 durchdringt. Daher muss die Feldisolierschicht 7 bei der Ausführungsform 8 ausreichend dünn sein, um eine ausreichende Durchdringung mit Atomen aus der Gruppe der Halogene zu ermöglichen, und sie weist bevorzugt eine Dicke von zum Beispiel etwa 100 nm oder mehr und von 500 nm oder weniger auf.
  • Gemäß Ausführungsform 8 wird der Schritt zur Bildung der Gate-Isolierschicht 21 und der Gate-Elektrode 20 anders als bei der Ausführungsform 7 nicht nach der Implantation von Atomen aus der Gruppe der Halogene durchgeführt.
  • Dementsprechend wird eine Desorption von Atomen aus der Gruppe der Halogene vermieden, die diesem Schritt zugeschrieben wird. Insbesondere ist in dem Fall, in dem ein Prozess einer thermischen Oxidation, der mit einer ausgedehnten Behandlung mit einer hohen Temperatur einhergeht, zur Bildung der Gate-Isolierschicht 21 eingesetzt wird, das Auftreten einer Desorption von Atomen aus der Gruppe der Halogene wahrscheinlich, wenn die Atome aus der Gruppe der Halogene vor der Behandlung implantiert werden.
  • Bei Ausführungsform 8 trägt der Schritt der thermischen Oxidation zur Bildung der Gate-Isolierschicht 21 nicht zu der Wiederherstellung eines Bereichs mit kristalliner Beschädigung bei, die dem Implantationsschritt von Atomen aus der Gruppe der Halogene zugeschrieben wird. Bei der Erwärmung in dem Silicidierungs-Schritt zur Bildung der Source-Kontaktelektrode 16 und der rückseitigen ohmschen Elektrode 3 wird der Bereich mit kristalliner Beschädigung jedoch bis zu einem gewissen Ausmaß wiederhergestellt.
  • Ausführungsform 9
  • 39 ist eine lokale Schnittansicht, die eine Konfiguration eines MOSFET (einer Siliciumcarbid-Halbleitereinheit) 203 gemäß Ausführungsform 9 schematisch darstellt. Bei dem MOSFET 203 weist die Drift-Schicht 2 in einer ähnlichen Weise wie die SBD 104 (20: Ausführungsform 5) Halogene enthaltende Halbleiterbereiche 2h auf.
  • Daher weist eine Schicht 73 mit festgehaltener negativer Ladung, die durch Atome aus der Gruppe der Halogene verursacht wird, bei dem MOSFET 203 Bereiche auf, die aus den Halogene enthaltenden Halbleiterbereichen 2h gebildet sind, die benachbart zu den Bereichen sind, die aus den Halogene enthaltenden Feldbegrenzungs-Ringbereichen 5h gebildet sind. Die Konfiguration ermöglicht die Erzielung im Wesentlichen der gleichen Effekte in dem MOSFET wie bei der Ausführungsform 5.
  • Bezugnehmend auf 40 weist die Feldisolierschicht 7 des MOSFET (der Siliciumcarbid-Halbleitereinheit) 204 einer Modifikation einen Halogene enthaltenden Feldisolierbereich 7h auf den Halogene enthaltenden Feldbegrenzungs-Ringbereichen 5h und den Halogene enthaltenden Halbleiterbereichen 2h auf.
  • Daher weist die Schicht 74 mit festgehaltener negativer Ladung, die durch Atome aus der Gruppe der Halogene verursacht wird, bei dem MOSFET 204 einen Bereich auf, der aus dem Halogene enthaltenden Feldisolierbereich 7h gebildet ist. Der MOSFET 204 wird im Wesentlichen durch das gleiche Verfahren wie das bei der Ausführungsform 8 beschriebene Herstellungsverfahren hergestellt. Dementsprechend wird eine Desorption der implantierten Atome aus der Gruppe der Halogene unterbunden.
  • Ausführungsform 10
  • 41 ist eine lokale Schnittansicht, die eine Konfiguration eines MOSFET (einer Siliciumcarbid-Halbleitereinheit) 205 gemäß Ausführungsform 10 schematisch darstellt. Bei dem MOSFET 204 weist jeder Halogene enthaltende Halbleiterbereich 2h in einer ähnlichen Weise wie bei der SBD 106 (22: Ausführungsform 6) eine festgehaltene negative Ladungsdichte auf, die höher als die festgehaltene negative Ladungsdichte jedes Halogene enthaltenden Feldbegrenzungs-Ringbereichs 5h ist.
  • Daher weist eine Schicht 75 mit festgehaltener negativer Ladung, die durch Atome aus der Gruppe der Halogene verursacht wird, bei dem MOSFET 205 Bereiche auf, die aus den Halogene enthaltenden Feldbegrenzungs-Ringbereichen 5h gebildet sind, und weist Bereiche auf, die aus den Halogene enthaltenden Halbleiterbereichen 2h gebildet sind, die benachbart zu den Halogene enthaltenden Feldbegrenzungs-Ringbereichen 5h sind, und die letzteren Bereiche weisen eine höhere festgehaltene negative Ladungsdichte auf. Die Konfiguration ermöglicht die Erzielung im Wesentlichen der gleichen Effekte in dem MOSFET wie bei der Ausführungsform 6.
  • Bezugnehmend auf 42 weist die Feldisolierschicht 7 des MOSFET (der Siliciumcarbid-Halbleitereinheit) 206 einer Modifikation Halogene enthaltende Feldisolierbereiche 7hp auf den Halogene enthaltenden Feldbegrenzungs-Ringbereichen 5h und dem Halogene enthaltenden Anschlussmuldenbereich 12h auf. Außerdem weist die Feldisolierschicht 7 Halogene enthaltende Feldisolierbereiche 7hn auf den Halogene enthaltenden Halbleiterbereichen 2h auf. Daher weist die Schicht 76 mit festgehaltener negativer Ladung, die durch Atome aus der Gruppe der Halogene verursacht wird, bei dem MOSFET 206 die Halogene enthaltenden Feldisolierbereiche 7hp und die Halogene enthaltenden Feldisolierbereiche 7hn auf.
  • Die festgehaltene negative Ladungsdichte jedes Halogene enthaltenden Feldisolierbereichs 7hn ist höher als die festgehaltene negative Ladungsdichte jedes Halogene enthaltenden Feldisolierbereichs 7hp. Der MOSFET 206 wird im Wesentlichen durch das gleiche Verfahren wie das bei der Ausführungsform 8 beschriebene Herstellungsverfahren hergestellt. Dementsprechend wird eine Desorption der implantierten Atome aus der Gruppe der Halogene unterbunden.
  • Bei den vorstehend beschriebenen Ausführungsformen 1 bis 6 sind Schottky-Barrieren-Dioden oder SBDs 101 bis 107 beschrieben; als eine Modifikation kann jedoch auch ein anderes Dioden-Element als eine SBD konfiguriert werden. Insbesondere kann eine Junction-Barrier-Schottky(JBS)-Diode gebildet werden, indem ein Halbleiterschichtbereich vom p-Typ in einem Bereich der Drift-Schicht 2 unter einer Schottky-Elektrode 8 angeordnet wird, bei der es sich um einen aktiven Bereich handelt.
  • Alternativ kann eine Mixed-Pin-Schottky-Diode oder MPS-Diode mit der Schottky-Elektrode 8 konfiguriert werden, die sowohl einen Schottky-Übergang als auch einen ohmschen Übergang zu der Drift-Schicht 2 aufweist. Alternativ kann eine pin(PiN)-Diode konfiguriert werden, indem ein Halbleiterbereich vom p-Typ in der Drift-Schicht 2 unter der Schottky-Elektrode 8 angeordnet wird, bei der es sich um den aktiven Bereich handelt, und eine ohmsche Kontaktelektrode anstatt der Schottky-Elektrode 8 angeordnet wird.
  • Bei den vorstehend beschriebenen Ausführungsformen 7 bis 10 sind die MOSFETs 201 bis 205 vom planaren Typ beschrieben; als eine Modifikation kann jedoch auch ein MOSFET vom Graben-Typ konfiguriert werden. Alternativ kann ein Metall-Isolator-Halbleiter-Feldeffekttransistor (MISFET) außer dem MOSFET konfiguriert werden. Alternativ kann ein Junction-FET (JFET) oder ein Metall-Halbleiter-Feldeffekttransistor (MESFET) anstelle des MISFET konfiguriert werden. Alternativ kann der IGBT anstelle des FET konfiguriert werden.
  • Bei jeder der vorstehenden Ausführungsformen ist eine Halbleitereinheit beschrieben, die SiC als ein Halbleitermaterial verwendet. Es können jedoch auch andere Halbleitermaterialien als SiC verwendet werden, solange an der Grenzfläche zwischen der Halbleiterschicht und der isolierenden Schicht festgehaltene Ladungen vorhanden sind. Zum Beispiel kann ein Verbindungs-halbleitermaterial verwendet werden, wie beispielsweise GaN.
  • Es ist anzumerken, dass Ausführungsformen und Modifikationen der vorliegenden Erfindung beliebig kombiniert werden können und, wenn angemessen, modifiziert oder dabei Merkmale weggelassen werden können, ohne von dem Umfang der Erfindung abzuweichen. Obwohl die Erfindung im Detail beschrieben ist, ist die vorstehende Beschreibung in sämtlichen Aspekten nur illustrativ und nicht beschränkend. Es versteht sich, dass zahlreiche weitere Modifikationen und Variationen konzipiert werden können, ohne von dem Umfang der Erfindung abzuweichen.
  • Bezugszeichenliste
    • RE
    Elementbereich
    RT
    Anschlussbereich
    101 bis 107
    SBD (Siliciumcarbid-Halbleitereinheit)
    201 bis 206
    MOSFET (Siliciumcarbid-Halbleitereinheit)
    1
    Halbleitersubstrat
    2
    Drift-Schicht (Halbleiterschicht)
    2h
    Halogene enthaltender Halbleiterbereich
    3
    rückseitige ohmsche Elektrode
    4
    Kathoden-Elektrode
    5
    Feldbegrenzungs-Ringbereich (FLR-Bereich)
    5a
    Bereich mit hoher Konzentration
    5h
    Halogene enthaltender Feldbegrenzungs-Ringbereich
    5ah
    Halogene enthaltender Bereich mit hoher Konzentration
    7
    Feldisolierschicht
    7a
    Schicht aus einem thermischen Oxid
    7b
    CVD-Schicht (Abscheidungsschicht)
    7h, 7ah, 7hp
    Halogene enthaltender Feldisolierbereich
    7ahn, 7ahp
    Halogene enthaltender Feldisolierbereich
    8
    Schottky-Elektrode
    9
    Anoden-Elektrode
    10
    Schutzisolierschicht
    11
    Muldenbereich
    12
    Anschlussmuldenbereich
    12a
    Anschlussmuldenbereich mit hoher Konzentration
    12h
    Halogene enthaltender Anschlussmuldenbereich
    12ah
    Halogene enthaltender Anschlussmuldenbereich mit
    13
    hoher Konzentration Muldenbereich mit hoher Konzentration
    14
    Source-Bereich
    16
    Source-Kontaktelektrode
    17
    isolierende Zwischenschicht
    18
    Source-Kontaktloch
    18a
    Anschlussmulden-Kontaktloch
    19
    Source-Elektrode
    20
    Gate-Elektrode
    21
    Gate-Isolierschicht
    22
    Gate-Verdrahtung
    23
    Gate-Kontaktloch
    24
    Feldstoppbereich
    54
    Drain-Elektrode
    61 bis 66
    Schicht mit festgehaltenen Ladungen
    71 bis 76
    Schicht mit festgehaltenen Ladungen
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • JP 2013062518 A [0007]
    • JP 2003282888 A [0007]
  • Zitierte Nicht-Patentliteratur
    • M. Noborio et al., IEEE Trans. Electron Devices, Bd. 56, Nr. 9, Seiten 1953 bis 1958, Sept. 2009 [0007]
    • T. Kimoto et al., Jpn. J. Appl. Phys., Bd. 44, Nr. 3, Seiten 1213 bis 1218, 2005 [0007]

Claims (9)

  1. Siliciumcarbid-Halbleitereinheit, die Folgendes aufweist: - ein Halbleitersubstrat (1); - eine Halbleiterschicht (2), die einen n-Typ aufweist, auf dem Halbleitersubstrat (1) angeordnet ist, aus Siliciumcarbid hergestellt ist und einen Elementbereich (RE) sowie einen Anschlussbereich (RT) außerhalb des Elementbereichs (RE) aufweist; - eine Mehrzahl von Feldbegrenzungs-Ringbereichen (5), die einen p-Typ aufweisen, in dem Anschlussbereich (RT) der Halbleiterschicht (2) angeordnet sind und voneinander beabstandet angeordnet sind; und - eine Feldisolierschicht (7), die auf dem Anschlussbereich (RT) der Halbleiterschicht (2) angeordnet ist und sich in Kontakt mit den Feldbegrenzungs-Ringbereichen (5) und der Halbleiterschicht (2) befindet, wobei jeder der Feldbegrenzungsbereiche (5) einen Halogene enthaltenden Feldbegrenzungs-Ringbereich (5h) aufweist, wobei sich der Halogene enthaltende Feldbegrenzungs-Ringbereich (5h) in Kontakt mit der Feldisolierschicht (7) befindet und Atome aus der Gruppe der Halogene enthält.
  2. Siliciumcarbid-Halbleitereinheit nach Anspruch 1, wobei die Feldisolierschicht (7) einen Halogene enthaltenden Feldisolierbereich (7h, 7ah, 7hn, 7hp, 7ahn, 7ahp) aufweist, der sich auf dem Halogene enthaltenden Feldbegrenzungs-Ringbereich (5h) befindet und Atome aus der Gruppe der Halogene enthält.
  3. Siliciumcarbid-Halbleitereinheit nach Anspruch 1 oder 2, wobei der Halbleiterbereich (2) einen Halogene enthaltenden Halbleiterbereich (2h) aufweist, der sich in Kontakt mit der Feldisolierschicht (7) zwischen den Feldbegrenzungs-Ringbereichen (5) befindet und Atome aus der Gruppe der Halogene enthält.
  4. Siliciumcarbid-Halbleitereinheit nach Anspruch 3, wobei der Halogene enthaltende Halbleiterbereich (2h) eine festgehaltene negative Ladungsdichte aufweist, die höher als eine festgehaltene negative Ladungsdichte des Halogene enthaltenden Feldbegrenzungs-Ringbereichs (5h) ist.
  5. Verfahren zur Herstellung einer Siliciumcarbid-Halbleitereinheit, das die folgenden Schritte aufweist: - Bilden einer Halbleiterschicht (2) auf einem Halbleitersubstrat (1), wobei die Halbleiterschicht (2) einen n-Typ aufweist, aus Siliciumcarbid hergestellt ist und einen Elementbereich (RE) sowie einen Anschlussbereich (RT) außerhalb des Elementbereichs (RE) aufweist; - Bilden einer Mehrzahl von Feldbegrenzungs-Ringbereichen (5) in dem Anschlussbereich (RT) der Halbleiterschicht (2) durch Implantieren von Akzeptor-Ionen, wobei die Mehrzahl von Feldbegrenzungs-Ringbereichen (5) einen p-Typ aufweist und die Bereiche voneinander beabstandet angeordnet sind; - Durchführen eines Aktivierungs-Tempervorgangs, um die Akzeptor-Ionen elektrisch zu aktivieren; - Bilden eines Halogene enthaltenden Feldbegrenzungs-Ringbereichs (5h) durch Implantieren von Atomen aus der Gruppe der Halogene in einen Bereich von jedem der Feldbegrenzungs-Ringbereiche (5); und - Bilden einer Feldisolierschicht (7) auf dem Anschlussbereich (RT) der Halbleiterschicht (2).
  6. Verfahren zur Herstellung einer Siliciumcarbid-Halbleitereinheit nach Anspruch 5, wobei der Schritt der Durchführung eines Aktivierungs-Tempervorgangs zur elektrischen Aktivierung der Akzeptor-Ionen vor dem Schritt zur Bildung des Halogene enthaltenden Feldbegrenzungs-Ringbereichs (5h) durchgeführt wird.
  7. Verfahren zur Herstellung einer Siliciumcarbid-Halbleitereinheit nach Anspruch 5, wobei der Schritt der Durchführung eines Aktivierungs-Tempervorgangs zur elektrischen Aktivierung der Akzeptor-Ionen nach dem Schritt zur Bildung des Halogene enthaltenden Feldbegrenzungs-Ringbereichs (5h) durchgeführt wird.
  8. Verfahren zur Herstellung einer Siliciumcarbid-Halbleitereinheit nach einem der Ansprüche 5 bis 7, wobei die Feldisolierschicht (7) eine Schicht (7a) aus einem thermischen Oxid aufweist.
  9. Verfahren zur Herstellung einer Siliciumcarbid-Halbleitereinheit nach einem der Ansprüche 5 bis 8, wobei zumindest ein Bereich der Feldisolierschicht (7) vor dem Schritt zur Bildung des Halogene enthaltenden Feldbegrenzungs-Ringbereichs (5h) gebildet wird und die Atome aus der Gruppe der Halogene bei dem Schritt zur Bildung des Halogene enthaltenden Feldbegrenzungs-Ringbereichs (5h) durch den zumindest einen Bereich der Feldisolierschicht (7) hindurch implantiert werden.
DE112017003653.4T 2016-07-20 2017-05-19 Siliciumcarbid-halbleitereinheit und verfahren zur herstellung derselben Pending DE112017003653T5 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016-142454 2016-07-20
JP2016142454 2016-07-20
PCT/JP2017/018816 WO2018016165A1 (ja) 2016-07-20 2017-05-19 炭化珪素半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
DE112017003653T5 true DE112017003653T5 (de) 2019-04-11

Family

ID=60992021

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112017003653.4T Pending DE112017003653T5 (de) 2016-07-20 2017-05-19 Siliciumcarbid-halbleitereinheit und verfahren zur herstellung derselben

Country Status (5)

Country Link
US (1) US10714571B2 (de)
JP (1) JP6611943B2 (de)
CN (1) CN109478559B (de)
DE (1) DE112017003653T5 (de)
WO (1) WO2018016165A1 (de)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10608122B2 (en) * 2018-03-13 2020-03-31 Semicondutor Components Industries, Llc Schottky device and method of manufacture
JP7085959B2 (ja) * 2018-10-22 2022-06-17 三菱電機株式会社 半導体装置
JP7427886B2 (ja) * 2019-09-06 2024-02-06 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
CN110880451B (zh) * 2019-11-25 2022-04-19 深圳第三代半导体研究院 一种用于SiC功率器件芯片的栅氧化层制造方法
JP7442646B2 (ja) 2019-12-18 2024-03-04 ユミコア 充電式リチウムイオン電池用の粉末状リチウムコバルト系酸化物カソード活物質粉末及びその製造方法
JP2023132426A (ja) * 2022-03-11 2023-09-22 株式会社日立ハイテクサイエンス 半導体検出器及びその製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003282888A (ja) 2002-03-22 2003-10-03 Mitsubishi Electric Corp 半導体装置およびその製法
JP2013062518A (ja) 2006-01-12 2013-04-04 Cree Inc 炭化ケイ素デバイス用のエッジ終端構造およびエッジ終端構造を含む炭化ケイ素デバイスの製造方法

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08255919A (ja) * 1995-03-16 1996-10-01 Toshiba Corp 電力用半導体装置
JP3850146B2 (ja) * 1998-07-07 2006-11-29 三菱電機株式会社 分離構造とその分離構造を備える半導体装置
US6110803A (en) * 1998-12-10 2000-08-29 United Microelectronics Corp. Method for fabricating a high-bias device
US6153913A (en) * 1999-06-30 2000-11-28 United Microelectronics Corp. Electrostatic discharge protection circuit
JP3804375B2 (ja) * 1999-12-09 2006-08-02 株式会社日立製作所 半導体装置とそれを用いたパワースイッチング駆動システム
JP2004158603A (ja) * 2002-11-06 2004-06-03 Toyota Central Res & Dev Lab Inc 半導体素子とその製造方法
US20070029573A1 (en) * 2005-08-08 2007-02-08 Lin Cheng Vertical-channel junction field-effect transistors having buried gates and methods of making
JP4982082B2 (ja) * 2005-12-26 2012-07-25 株式会社豊田中央研究所 窒化物半導体装置
JP2008251772A (ja) 2007-03-30 2008-10-16 Toshiba Corp 半導体装置
CN102208435B (zh) * 2010-03-31 2014-11-05 比亚迪股份有限公司 功率半导体器件的终端及功率半导体器件
JP5901003B2 (ja) * 2010-05-12 2016-04-06 ルネサスエレクトロニクス株式会社 パワー系半導体装置
CN103703565B (zh) * 2011-09-28 2017-09-01 三菱电机株式会社 半导体装置
JP5742657B2 (ja) * 2011-10-20 2015-07-01 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法
US9496344B2 (en) * 2012-03-30 2016-11-15 Mitsubishi Electric Corporation Semiconductor device including well regions with different impurity densities
JP5800095B2 (ja) * 2012-09-21 2015-10-28 三菱電機株式会社 半導体装置
JP6082229B2 (ja) * 2012-10-30 2017-02-15 住友化学株式会社 窒化物半導体素子およびその製造方法
JP5954140B2 (ja) * 2012-11-29 2016-07-20 住友電気工業株式会社 炭化珪素半導体装置
JP5943819B2 (ja) * 2012-11-30 2016-07-05 三菱電機株式会社 半導体素子、半導体装置
WO2014087601A1 (ja) * 2012-12-03 2014-06-12 パナソニック株式会社 半導体装置およびその製造方法
JP5958352B2 (ja) * 2013-01-15 2016-07-27 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法
JP2014232838A (ja) * 2013-05-30 2014-12-11 住友電気工業株式会社 炭化珪素半導体装置
JP2014236171A (ja) * 2013-06-05 2014-12-15 ローム株式会社 半導体装置およびその製造方法
CN103346169B (zh) * 2013-07-24 2016-04-20 清华大学 SiC结势垒肖特基二极管及其制造方法
JP6139356B2 (ja) * 2013-09-24 2017-05-31 トヨタ自動車株式会社 半導体装置
CN104934469B (zh) * 2014-03-18 2019-02-05 国家电网公司 一种igbt终端结构及其制造方法
JP6324805B2 (ja) * 2014-05-19 2018-05-16 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US10361266B2 (en) 2014-06-09 2019-07-23 Panasonic Intellectual Property Management Co., Ltd. Semiconductor device
US9773924B2 (en) * 2015-04-22 2017-09-26 Panasonic Intellectual Property Management Co., Ltd. Semiconductor device having barrier region and edge termination region enclosing barrier region

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003282888A (ja) 2002-03-22 2003-10-03 Mitsubishi Electric Corp 半導体装置およびその製法
JP2013062518A (ja) 2006-01-12 2013-04-04 Cree Inc 炭化ケイ素デバイス用のエッジ終端構造およびエッジ終端構造を含む炭化ケイ素デバイスの製造方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
M. Noborio et al., IEEE Trans. Electron Devices, Bd. 56, Nr. 9, Seiten 1953 bis 1958, Sept. 2009
T. Kimoto et al., Jpn. J. Appl. Phys., Bd. 44, Nr. 3, Seiten 1213 bis 1218, 2005

Also Published As

Publication number Publication date
CN109478559A (zh) 2019-03-15
CN109478559B (zh) 2022-02-11
WO2018016165A1 (ja) 2018-01-25
US10714571B2 (en) 2020-07-14
US20190237548A1 (en) 2019-08-01
JP6611943B2 (ja) 2019-11-27
JPWO2018016165A1 (ja) 2018-11-22

Similar Documents

Publication Publication Date Title
DE112015004093B4 (de) Siliciumcarbid-halbleitervorrichtung und verfahren zum herstellen einer siliciumcarbid-halbleitervorrichtung
DE112017003653T5 (de) Siliciumcarbid-halbleitereinheit und verfahren zur herstellung derselben
DE112012004541B4 (de) Halbleitervorrichtung
DE102014209931B4 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE102014107325B4 (de) Halbleiterbauelement und verfahren zum herstellen eines halbleiterbauelements
DE112011102926B4 (de) Halbleiterbauteil
DE112010005626B4 (de) Halbleitervorrichtung
DE102014216989B4 (de) Siliziumcarbid-Halbleitervorrichtung
DE112017004237B4 (de) Halbleitereinheit
DE102014117767B4 (de) Halbleitervorrichtung mit rekombinationsbereich
DE112016006374B4 (de) Siliciumcarbid-halbleitervorrichtung und verfahren zur herstellung derselben
DE102008042170A1 (de) Siliziumkarbid-Halbleitervorrichtung
DE112009005320T5 (de) Leistungshalbleiterbauteil
DE112019003790T5 (de) Superjunction-siliziumkarbid-halbleitervorrichtung und verfahren zum herstellen einer superjunction-siliziumkarbid-halbleitervorrichtung
DE102019115161A1 (de) Leistungsvorrichtung mit superübergang und schottky-diode
DE102014201521A1 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE10393777T5 (de) Halbleitervorrichtung und elektrischer Leistungswandler, Ansteuerungsinverter, Mehrzweckinverter und Höchstleistungs-Hochfrequenz-Kommunikationsgerät unter Verwendung der Halbleitervorrichtung
DE112017003667B4 (de) Halbleitereinheit und Verfahren zur Herstellung einer Halbleitereinheit
DE112017001490B4 (de) Halbleiterbauelement und verfahren zum herstellen eines halbleiterbauelements
EP1095408A1 (de) Vertikales halbleiterbauelement mit reduziertem elektrischem oberflachenfeld
DE112016006723T5 (de) Halbleitereinrichtung
DE112016006380T5 (de) Halbleiterbauelement
DE112017003957T5 (de) Halbleiterelement
DE102018132111A1 (de) Siliciumcarbid-Halbleitervorrichtung und Verfahren zu ihrer Herstellung, Leistungswandlungsvorrichtung, Automobil und Schienenfahrzeug
DE212018000097U1 (de) Halbleitervorrichtung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication