DE112019003790T5 - Superjunction-siliziumkarbid-halbleitervorrichtung und verfahren zum herstellen einer superjunction-siliziumkarbid-halbleitervorrichtung - Google Patents

Superjunction-siliziumkarbid-halbleitervorrichtung und verfahren zum herstellen einer superjunction-siliziumkarbid-halbleitervorrichtung Download PDF

Info

Publication number
DE112019003790T5
DE112019003790T5 DE112019003790.0T DE112019003790T DE112019003790T5 DE 112019003790 T5 DE112019003790 T5 DE 112019003790T5 DE 112019003790 T DE112019003790 T DE 112019003790T DE 112019003790 T5 DE112019003790 T5 DE 112019003790T5
Authority
DE
Germany
Prior art keywords
silicon carbide
regions
type
semiconductor layer
conductivity type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE112019003790.0T
Other languages
English (en)
Inventor
Yusuke Kobayashi
Manabu Takei
Shinya Kyogoku
Shinsuke Harada
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Fuji Electric Co Ltd
National Institute of Advanced Industrial Science and Technology AIST
Original Assignee
Toshiba Corp
Fuji Electric Co Ltd
National Institute of Advanced Industrial Science and Technology AIST
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Fuji Electric Co Ltd, National Institute of Advanced Industrial Science and Technology AIST filed Critical Toshiba Corp
Publication of DE112019003790T5 publication Critical patent/DE112019003790T5/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H01L29/7804—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a pn-junction diode
    • H01L29/7805—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a pn-junction diode in antiparallel, e.g. freewheel diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors

Abstract

Eine Superjunction-Siliziumkarbid-Halbleitervorrichtung umfasst ein Siliziumkarbid-Halbleitersubstrat (1) eines ersten Leitfähigkeitstyps, eine erste Halbleiterschicht (2) des ersten Leitfähigkeitstyps, eine parallel pn-Struktur (33), in der einander abwechselnd epitaxial gewachsene erste Säulenbereiche (31) des ersten Leitfähigkeitstyps und ionenimplantierte zweite Säulenbereiche (30) eines zweiten Leitfähigkeitstyps angeordnet sind, eine zweite Halbleiterschicht (16) des zweiten Leitfähigkeitstyps, erste Halbleiterbereiche (17) des ersten Leitfähigkeitstyps, Gräben (23), über Gatter-Isolierfilmen (19) in den Gräben (23) angeordnete Gatterelektroden (20), und eine erste Elektrode (22). Die ersten Säulenbereiche weisen eine Verunreinigungskonzentration in einem Bereich von 1,1×1016/cm3bis 5,0×1016/cm3auf.

Description

  • TECHNISCHES GEBIET
  • Die vorliegende Erfindung betrifft eine Superjunction-Siliziumkarbid-Halbleitervorrichtung und ein Verfahren zum Herstellen einer Superjunction-Siliziumkarbid-Halbleitervorrichtung.
  • STAND DER TECHNIK
  • Bei einem normalen vertikalen MOSFET (Metall-Oxid-Halbleiter-Feldeffekttransistor: Feldeffekttransistor mit isoliertem Gate) mit n-Kanal ist eine leitende n-Schicht (Driftschicht) die Halbleiterschicht mit dem höchsten Widerstand der in einem Halbleitersubstrat gebildeten Halbleiterschichten. Der elektrische Widerstand dieser n-artigen Driftschicht beeinflusst den EIN-Widerstand des vertikalen MOSFET insgesamt stark. Ein Reduzieren des EIN-Widerstands des vertikalen MOSFET insgesamt kann durch das Verringern einer Dicke der n-artigen Driftschicht und die damit verbundene Verkürzung eines elektrischen Pfades realisiert werden.
  • Nichtsdestotrotz hat der vertikale MOSFET die Funktion, die Durchbruchspannung durch eine Verarmungsschicht aufrecht zu erhalten, die sich im AUS-Zustand auf die hochohmige n-artige Driftschicht ausbreitet. Daher wird in einem Fall, in dem die Dicke der n-artigen Driftschicht reduziert wird, um den EIN-Widerstand zu verringern, die Ausbreitung der Verarmungsschicht während des AUS-Zustands kürzer, wodurch die kritische Feldstärke durch eine niedrige Anschlussspannung leicht erreicht wird und die Durchbruchspannung sinkt. Andererseits muss zum Erhöhen der Durchbruchspannung des vertikalen MOSFET die Dicke der n-artigen Driftschicht vergrößert werden, wodurch der EIN-Widerstand größer wird. Eine solche Beziehung zwischen dem EIN-Widerstand und der Durchbruchspannung wird als Tradeoff-Beziehung bezeichnet, und im Allgemeinen ist es schwierig, beide Eigenschaften in einer Tradeoff-Beziehung zu verbessern. Diese Tradeoff-Beziehung zwischen EIN-Widerstand und Durchbruchspannung ist in ähnlicher Weise auch von Halbleitervorrichtungen wie IGBT (Bipolartransistor mit isolierter Gatter-Elektrode), Bipolartransistoren, Dioden und dergleichen bekannt.
  • Als ein Aufbau einer Halbleitervorrichtung, die Probleme wie die oben beschriebenen löst, ist ein Superjunction (SJ)-Aufbau bekannt. Beispielsweise ist ein MOSFET mit Superjunction-Aufbau (im Folgenden SJ-MOSFET) bekannt. 16 ist eine Schnittansicht, die einen Aufbau eines herkömmlichen SJ-MOSFET zeigt.
  • Wie in 16 dargestellt, verwendet z.B. ein SJ-MOSFET 200 als Material einen Wafer, bei dem eine n--artige Driftschicht 102 epitaktisch auf ein n+-artiges Halbleitersubstrat 101 aufgewachsen ist, das Silizium (Si) enthält und eine hohe Verunreinigungskonzentration aufweist. P-artige Säulenbereiche 130, die die n--artige Driftschicht 102 von einer Oberfläche des Wafers aus durchdringen und nicht das n+-artige Halbleitersubstrat 101 erreichen, werden bereitgestellt. Während die p-artigen Säulenbereiche 130 in 16 das n+-artige Halbleitersubstrat 101 nicht erreichen, können die p-artigen Säulenbereiche 130 das n+-artige Halbleitersubstrat 101 erreichen.
  • Weiterhin befindet sich in der n--artigen Driftschicht 102 eine parallele Struktur (im Folgenden als parallele pn-Struktur 133 bezeichnet), in der p-artige Bereiche (die p-artigen Säulenbereiche 130), die sich in einer Richtung orthogonal zu einer Substrat-Hauptoberfläche erstrecken und eine schmale Breite in einer Ebene parallel zu der Substrat-Hauptoberfläche aufweisen, und n-artige Bereiche (Abschnitte der n--artigen Driftschicht 102, die zwischen den p-artigen Säulenbereichen 130 angeordnet sind, im Folgenden als n-artige Säulenbereiche 131 bezeichnet) so angeordnet sind, dass sie sich in einer Ebene parallel zu der Substrat-Hauptoberfläche wiederholt miteinander abwechseln. Die n-artigen Säulenbereiche 131, die die parallele pn-Struktur 133 ausbilden, sind Bereiche, die der n--artigen Driftschicht 102 entsprechen, und in denen die Verunreinigungskonzentration erhöht wurde. In der parallelen pn-Struktur 133 sind die Verunreinigungsmengen, die arithmetische Produkte der Verunreinigungskonzentrationen sind, die in den p-artigen Säulenbereichen 130 und den n-artigen Säulenbereichen 131 und deren Flächen enthalten sind, im Wesentlichen gleich und ladungsausgeglichen, wodurch im AUS-Zustand die Bildung einer pseudo-nicht-dotierten Schicht ermöglicht und die Durchbruchspannung erhöht wird.
  • Der herkömmliche SJ-MOSFET 200, wie er beispielsweise im Patentdokument 1 beschrieben ist, enthält in dem n+-artigen Halbleitersubstrat 101 an einer seiner vorderen Oberflächen eine MOS-Gatter-Struktur vom Grabentyp (isoliertes Gate, gebildet aus einem Metall, einem Oxidfilm, einem Halbleiter). Auf der parallelen pn-Struktur 133 in einem aktiven Bereich, in dem Bauelemente ausgebildet sind, und durch den Strom fließt, ist eine MOS-Gatterstruktur angeordnet, die aus p--artigen Basisbereichen 116, n+-artigen Sourcebereichen 117, p++-artigen Kontaktbereichen 118, Gatter-Isolierschichten 119 und Gatterelektroden 120 besteht.
  • Die n+-artigen Sourcebereiche 117 sind selektiv in den p--artigen Basisbereichen 116 zwischen benachbarten Gräben 123 angeordnet. Wie in 16 dargestellt, sind die n+-artigen Sourcebereiche 117 so angeordnet, dass sie mit den Gräben 123 verbunden sind.
  • Die p+-artigen Kontaktbereiche 118 sind in den p--artigen Basisbereichen 116 angeordnet, die an Oberflächen dieser p--artigen Basisbereichen 116 keine n+-artigen Sourcebereiche 117 haben. Die n+-artigen Sourcebereiche 117 und die p++-artigen Kontaktbereiche 118 werden durch Kontaktlöcher freigelegt, die einen isolierenden Zwischenschichtfilm 121 in Tiefenrichtung durchdringen. Eine Sourceelektrode 122 ist als Frontelektrode so angeordnet, dass sie in die Kontaktlöcher eingebettet ist, wobei die Sourceelektrode 122 mit den p++-artigen Kontaktbereichen 118 und den n+-artigen Sourcebereichen 117 verbunden ist. Auf einer Rückseitenoberfläche (Oberfläche gegenüber der n--artigen Driftschicht 102) des n+-artigen Halbleitersubstrats 101 ist eine Drainelektrode (nicht abgebildet) als Rückelektrode angeordnet.
  • Im herkömmlichen SJ-MOSFET 200 müssen die p-artigen Säulenbereiche 130 mit der Sourceelektrode 122 verbunden werden und sind daher direkt unterhalb (auf der Seite des n+-artigen Halbleitersubstrats 101) der Kontaktlöcher der Sourceelektrode 122 angeordnet. Während eine Verunreinigungskonzentration der n--artigen Säulenbereiche 131 bei schmalen Säulen eines Forschungsniveaus etwa 1,0×1016/cm3 beträgt, ist die Verunreinigungskonzentration bei einem Produktniveau höchstens das (siehe z. B. Nichtpatentliteratur 1 unten). Ferner ist eine Technik zum Herstellen eines SJ-MOSFET, der Siliziumkarbid (SiC) enthält, allgemein bekannt (siehe z. B. Patentdokumente 2 bis 5 unten, Patentdokument 2, Patentdokument 3, Patentdokument 4, Patentdokument 5).
    • Patentdokument 1: Japanische Offenlegungsschrift Nr. 2008-016518
    • Patentdokument 2: Japanische Offenlegungsschrift Nr. 2016-192541
    • Patentdokument 3: Japanische Offenlegungsschrift Nr. 2018-019069
    • Patentdokument 4: Japanische Offenlegungsschrift Nr. 2012-164707
    • Patentdokument 5: Japanische Offenlegungsschrift Nr. 2018-142682
  • Nichtpatentliteratur 1: Jun Sakakibara, et al., „600V-class Super Junction MOSFET with High Aspect Ratio P/N Columns Structure", ISPSD, 2008
  • BESCHREIBUNG DER ERFINDUNG DURCH DIE ERFINDUNG ZU LÖSENDE AUFGABE
  • Der SJ-MOSFET 200 mit diesem Aufbau hat als Body-Diode zwischen Source und Drain eine Body-pn-Diode eingebaut, die durch die p--artigen Basisbereiche 116 und die n--artige Driftschicht 102 gebildet wird. Die Body-Diode des SJ-MOSFET 200 kann als Freilaufdiode (FWD) verwendet werden. Die Body-Diode geht von einem Zustand, in dem ein Durchlassstrom (Rückflussstrom) fließt, in einen Zustand mit Sperrvorspannung (d.h. einen Zustand mit Sperrverzögerung) der pn-Übergänge der Body-Diode über. Nichtsdestotrotz hat diese Body-Diode eine unipolare Struktur und daher sind Minoritätsladungsträger im Wesentlichen abwesend und der Sperrverzögerungsstrom ist klein; und im Vergleich zu einem MOSFET, der keine SJ-Struktur hat, da eine Mehrheit hoher Injektionsladungsträger durch eine niedrige Spannung herausgezogen wird, steigen eine Strom- und eine Spannungswellenform stark an und eine sogenannte harte Erholung tritt leicht auf. Wenn ein Sperrverzögerung-Vorgang eine harte Erholung ist, treten Probleme auf, wie z.B. die Zerstörung des SJ-MOSFET 200 aufgrund erhöhter Stoßspannung und es tritt Klingeln (oszillierende Wellenform) unter Hochgeschwindigkeitsbetrieb auf, was zu Rauschen führt.
  • Um die Probleme zu lösen, die mit den oben beschriebenen konventionellen Techniken verbunden sind, ist es ein Ziel der vorliegenden Erfindung, eine Superjunction-Siliziumkarbid-Halbleitervorrichtung und ein Verfahren zum Herstellen einer Superjunction-Siliziumkarbid-Halbleitervorrichtung bereitzustellen, die in der Lage ist, die harte Erholung einer Body-Diode, die Siliziumkarbid enthält, zu unterdrücken.
  • LÖSUNG DER AUFGABE
  • Um die oben beschriebenen Aufgaben zu lösen und ein Ziel zu erreichen, weist eine Superjunction-Siliziumkarbid-Halbleitervorrichtung gemäß der Erfindung die folgenden Eigenschaften auf. einen ersten Vorgang des Bildens einer ersten Halbleiterschicht eines ersten Leitfähigkeitstyps über einer Frontfläche eines Siliziumkarbid-Halbleitersubstrats des ersten Leitfähigkeitstyps; Auf einer Oberfläche der ersten Halbleiterschicht auf einer Seite derselben gegenüber einer Seite derselben, die dem Siliziumkarbid-Halbleitersubstrat zugewandt ist, ist eine parallele pn-Struktur angeordnet, in der erste Säulenbereiche des ersten Leitfähigkeitstyps und zweite Säulenbereiche eines zweiten Leitfähigkeitstyps angeordnet sind, so dass sie sich in einer Ebene parallel zur Frontfläche wiederholt miteinander abwechseln. Auf einer Oberfläche der parallelen pn-Struktur auf einer Seite derselben gegenüber einer Seite derselben, die dem Siliziumkarbid-Halbleitersubstrat zugewandt ist, ist eine zweite Halbleiterschicht des zweiten Leitfähigkeitstyp angeordnet. Erste Halbleiterbereiche des ersten Leitfähigkeitstyps sind selektiv in der zweiten Halbleiterschicht angeordnet und weisen eine Verunreinigungskonzentration auf, die höher als die Verunreinigungskonzentration der ersten Halbleiterschicht ist. Es sind Gräben angeordnet, die durch die Vielzahl der ersten Halbleiterbereiche und die zweite Halbleiterschicht hindurchgehen und die parallele pn-Struktur erreichen. Gatterelektroden sind über Gatter-Isolierfilmen in den Gräben angeordnet. Erste Elektroden sind verbunden mit den ersten Halbleiterbereichen und der zweiten Halbleiterschicht angeordnet. Ferner liegt eine Verunreinigungskonzentration der ersten Säulenbereiche in einem Bereich von 1,1×1016/cm3 bis 5,0×1016/cm3. Die zweiten Säulenbereiche weisen mehr Kristalldefekte auf als die ersten Säulenbereiche oder die zweiten Säulenbereiche weisen eine Verunreinigung auf, die einen Leitfähigkeitstyp derselben bestimmt, wobei eine Konzentration der Verunreinigung eine regelmäßige Verteilung in Tiefenrichtung aufweist.
  • Außerdem umfasst bei der oben beschriebenen Erfindung die erfindungsgemäße Superjunction-Siliziumkarbid-Halbleitervorrichtung ferner eine dritte Halbleiterschicht des ersten Leitfähigkeitstyps, die zwischen der parallelen pn-Struktur und der zweiten Halbleiterschicht angeordnet ist, mit einer Verunreinigungskonzentration, die größer als die Verunreinigungskonzentration der ersten Säulenbereiche ist.
  • Außerdem umfasst bei der oben beschriebenen Erfindung die erfindungsgemäße Superjunction-Siliziumkarbid-Halbleitervorrichtung ferner zweite Halbleiterbereiche des zweiten Leitfähigkeitstyps, die verbunden mit Böden der Gräben in der dritten Halbleiterschicht angeordnet sind; und dritte Halbleiterbereiche des zweiten Leitfähigkeitstyps, die zwischen den Gräben in der dritten Halbleiterschicht angeordnet sind.
  • Außerdem ist bei der oben beschriebenen Erfindung die erfindungsgemäße Superjunction-Siliziumkarbid-Halbleitervorrichtung dadurch gekennzeichnet, dass die Verunreinigungskonzentration der ersten Halbleiterschicht kleiner ist als eine Verunreinigungskonzentration der ersten Säulenbereiche und in einem Bereich von 1,1×1016/cm3 bis 5,0×1016/cm3 liegt.
  • Außerdem ist bei der oben beschriebenen Erfindung die erfindungsgemäße Superjunction-Siliziumkarbid-Halbleitervorrichtung dadurch gekennzeichnet, dass die zweiten Säulenbereiche eine Minoritätsladungsträgerlebensdauer im Bereich von 0,5 ns bis 500 ns aufweisen.
  • Außerdem ist bei der oben beschriebenen Erfindung die erfindungsgemäße Superjunction-Siliziumkarbid-Halbleitervorrichtung dadurch gekennzeichnet, dass die zweiten Säulenbereich Kristalldefekt aufweisen.
  • Außerdem ist bei der oben beschriebenen Erfindung die erfindungsgemäße Superjunction-Siliziumkarbid-Halbleitervorrichtung dadurch gekennzeichnet, dass die zweiten Säulenbereiche regelmäßig in einer Tiefe im Bereich von 0,4 µm bis 3,0 µm sind, vorzugsweise in einem Bereich von 0,4 µm bis 2,0 µm.
  • Außerdem ist bei der oben beschriebenen Erfindung die erfindungsgemäße Superjunction-Siliziumkarbid-Halbleitervorrichtung dadurch gekennzeichnet, dass die zweiten Säulenbereiche nur in Bereichen zwischen den Gräben angeordnet sind.
  • Außerdem ist bei der oben beschriebenen Erfindung die erfindungsgemäße Superjunction-Siliziumkarbid-Halbleitervorrichtung dadurch gekennzeichnet, dass die zweiten Säulenbereiche in Bereichen zwischen den Gräben und in Bereichen direkt unter den Gräben angeordnet sind.
  • Außerdem ist bei der oben beschriebenen Erfindung die erfindungsgemäße Superjunction-Siliziumkarbid-Halbleitervorrichtung dadurch gekennzeichnet, dass die zweiten Säulenbereiche der Bereiche direkt unter den Gräben niedriger sind als die zweiten Säulenbereich der Bereiche zwischen den Gräben.
  • Um die oben beschriebenen Aufgaben zu lösen und ein Ziel zu erreichen, weist ein Verfahren zum Herstellen einer Superjunction-Siliziumkarbid-Halbleitervorrichtung gemäß der Erfindung die folgenden Eigenschaften auf. Zuerst wird ein erster Vorgang des Bildens einer ersten Halbleiterschicht eines ersten Leitfähigkeitstyps über einer Frontfläche eines Siliziumkarbid-Halbleitersubstrats des ersten Leitfähigkeitstyps durchgeführt. Als nächstes wird ein zweiter Vorgang des Bildens einer parallelen pn-Struktur durchgeführt, in der erste Säulenbereiche des ersten Leitfähigkeitstyps und zweite Säulenbereiche eines zweiten Leitfähigkeitstyps angeordnet sind, so dass sie sich in einer Ebene parallel zur Frontfläche wiederholt miteinander abwechseln, wobei die parallele pn-Struktur in der ersten Halbleiterschicht an einer Oberfläche derselben gegenüber einer Oberfläche derselben angeordnet ist, die dem Siliziumkarbid-Halbleitersubstrat zugewandt ist. Als nächstes wird ein dritter Vorgang des Bildens einer zweiten Halbleiterschicht des zweiten Leitfähigkeitstyps auf einer Oberfläche der parallelen pn-Struktur auf einer ersten Seite derselben gegenüber einer zweiten Seite derselben, die dem Siliziumkarbid-Halbleitersubstrat zugewandt ist, durchgeführt. Als nächstes wird ein vierter Vorgang des selektiven Bildens erster Halbleiterbereiche des ersten Leitfähigkeitstyps in der zweiten Halbleiterschicht durchgeführt, wobei die ersten Halbleiterbereiche eine Verunreinigungskonzentration aufweisen, die höher als die Verunreinigungskonzentration der ersten Halbleiterschicht ist. Als nächstes wird ein fünfter Vorgang des Bildens von Gräben durchgeführt, die durch die ersten Halbleiterbereiche und die zweite Halbleiterschicht hindurchgehen und die parallele pn-Struktur erreichen. Als nächstes wird ein sechster Vorgang des Bildens von Gatterelektroden in den Gräben über Gatter-Isolierfilmen durchgeführt. Als nächstes wird ein siebter Vorgang des Bildens einer ersten Elektrode durchgeführt, die mit den ersten Halbleiterbereichen und der zweiten Halbleiterschicht verbunden ist. Im zweiten Vorgang weisen die ersten Säulenbereiche durch Epitaxialwachstum eine Verunreinigungskonzentration in einem Bereich von 1,1×1016/cm3 bis 5,0×1016/cm3 auf. Die zweiten Säulenbereiche werden durch Ionenimplantation gebildet, und das Epitaxialwachstum und die Ionenimplantation werden wiederholt durchgeführt, wodurch die Kristalldefekte der zweiten Säulenbereiche zunehmen und größer als Kristalldefekte der ersten Säulenbereiche werden.
  • Gemäß der oben beschriebenen Erfindung wird mittels SiC ausgebildet, wodurch die Verunreinigungskonzentration der n-artigen Säulenbereiche erhöht werden kann in einem Bereich von 1,1×1016/cm3 bis 5×1016/cm3. Dadurch können hohe Injektionsträger beim Einschalten der Body-Diode reduziert werden. Daher kann eine harte Erholung durch das Herausziehen von Ladungsträgern während des umgekehrten Erholungszustands unterdrückt werden. Ferner ist die Verunreinigungskonzentration der n-artigen Säulenbereiche hoch, so dass der EIN-Widerstand abnimmt.
  • WIRKUNG DER ERFINDUNG
  • Die Superjunction-Siliziumkarbid-Halbleitervorrichtung und das Verfahren zum Herstellen einer Superjunction-Siliziumkarbid-Halbleitervorrichtung erzielen eine Wirkung, indem Siliziumkarbid verwendet wird und harte Erholung der Body-Diode unterdrückt werden kann.
  • Figurenliste
    • 1 ist eine Schnittansicht, die einen Aufbau eines Siliziumkarbid-SJ-MOSFET gemäß einem ersten Ausführungsbeispiel zeigt.
    • 2 ist ein Schaubild, das eine Ladungsträgerkonzentration bei Raumtemperatur in einem herkömmlichen Siliziumkarbid-MOSFET zeigt.
    • 3 ist ein Schaubild, das eine Ladungsträgerkonzentration bei Raumtemperatur im Siliziumkarbid-SJ-MOSFET gemäß dem ersten Ausführungsbeispiel darstellt.
    • 4 ist ein Schaubild, das eine Ladungsträgerkonzentration im herkömmlichen Siliziumkarbid-MOSFET bei hohen Temperaturen darstellt.
    • 5 ist ein Schaubild, das eine Ladungsträgerkonzentration im Siliziumkarbid-SJ-MOSFET gemäß dem ersten Ausführungsbeispiel bei hohen Temperaturen darstellt.
    • 6 ist eine Schnittansicht (Teil 1), die einen Zustand des Siliziumkarbid-SJ-MOSFET gemäß dem ersten Ausführungsbeispiel während der Herstellung darstellt.
    • 7 ist eine Schnittansicht (Teil 2), die einen Zustand des Siliziumkarbid-SJ-MOSFET gemäß dem ersten Ausführungsbeispiel während der Herstellung darstellt.
    • 8 ist eine Schnittansicht (Teil 3), die einen Zustand des Siliziumkarbid-SJ-MOSFET gemäß dem ersten Ausführungsbeispiel während der Herstellung darstellt.
    • 9 ist eine Schnittansicht eines Siliziumkarbid-SJ-MOSFET gemäß einem zweiten Ausführungsbeispiel.
    • 10 ist ein Schaubild, das eine Beziehung zwischen VDS und CDS im Siliziumkarbid-SJ-MOSFET gemäß dem ersten und zweiten Ausführungsbeispiel und dem herkömmlichen MOSFET darstellt.
    • 11 ist ein Schaubild, das eine Schwankung von VDS und CDS im Siliziumkarbid-SJ-MOSFET gemäß dem zweiten Ausführungsbeispiel und im herkömmlichen MOSFET darstellt.
    • 12 ist ein Schaubild, das EIN-Eigenschaften des Siliziumkarbid-SJ-MOSFET gemäß dem zweiten Ausführungsbeispiel und dem herkömmlichen MOSFET darstellt.
    • 13 ist ein Schaubild, das AUS-Eigenschaften des Siliziumkarbid-SJ-MOSFET gemäß dem zweiten Ausführungsbeispiel und dem herkömmlichen MOSFET darstellt.
    • 14 ist eine Schnittansicht eines Aufbaus eines Siliziumkarbid-SJ-MOSFET gemäß einem dritten Ausführungsbeispiel.
    • 15 ist eine Schnittansicht eines Aufbaus eines Siliziumkarbid-SJ-MOSFET gemäß einem vierten Ausführungsbeispiel.
    • 16 ist eine Schnittansicht, die einen Aufbau eines herkömmlichen SJ-MOSFET zeigt.
  • AUSFÜHRUNGSFORM(EN) DER ERFINDUNG
  • Ausführungsformen einer Superjunction-Siliziumkarbid-Halbleitervorrichtung und eines Verfahrens zum Herstellen einer Superjunction-Siliziumkarbid-Halbleitervorrichtung gemäß der vorliegenden Erfindung werden unter Bezugnahme auf die beigefügten Zeichnungen im Einzelnen beschrieben. In der vorliegenden Beschreibung und den beigefügten Zeichnungen werden Schichten und Bereiche mit Präfixen n oder p versehen, um auszudrücken, dass Majoritätsladungsträger Elektronen oder Löcher sind. Zusätzlich an n oder p angehängte Vorzeichen + oder - bedeuten, dass die Verunreinigungskonzentration jeweils höher oder niedriger ist als in Schichten oder Bereichen ohne + oder -. Sofern Symbole wie n oder p mit einem + oder - verwendet werden, soll ausgedrückt werden, dass Konzentrationen ähnlich sind, und daher die Konzentrationen nicht notwendigerweise identisch sind. In der folgenden Beschreibung der Ausführungsbeispiele und den beigefügten Zeichnungen werden identische Hauptbestandteile mit denselben Bezugszeichen versehen und nicht wiederholt beschrieben.
  • Erstes Ausführungsbeispiel
  • Eine Halbleitervorrichtung gemäß der vorliegenden Erfindung wird beispielhaft anhand eines SJ-MOSFET beschrieben. 1 ist eine Schnittansicht, die einen Aufbau eines Siliziumkarbid-SJ-MOSFET gemäß dem ersten Ausführungsbeispiel zeigt. Ein in 1 dargestellter Siliziumkarbid-SJ-MOSFET 300 ist ein SJ-MOSFET, der in einer Halbleiterbasis, die Siliziumkarbid (SiC)(Siliziumkarbidbasis: Halbleiterchip) aufweist, MOS (Metall-Oxid-Halbleiter) -Gatter an einer Vorderseite der Halbleiterbasis (Oberfläche auf der Seite mit p--artigen Basisbereichen 16) aufweist. In 1 sind nur zwei Einheitszellen (funktionelle Einheiten eines Bauteils) dargestellt und andere zu dieser benachbarte Einheitszellen sind nicht dargestellt.
  • Ein n+-artiges Siliziumkarbidsubstrat (Siliziumkarbid-Halbleitersubstrat eines ersten Leitfähigkeitstyps) 1 ist beispielsweise ein mit Stickstoff (N) dotiertes Siliziumkarbid-Einkristall-Substrat. Eine n--artige Driftschicht (erste Halbleiterschicht des ersten Leitfähigkeitstyps) 2 ist eine n-artige Driftschicht mit niedriger Verunreinigungskonzentration, die eine Verunreinigungskonzentration aufweist, die niedriger ist als eine Verunreinigungskonzentration des n+-artigen Siliziumkarbidsubstrats 1, und die z.B. mit Stickstoff dotiert ist. Die Verunreinigungskonzentration des n--artigen Driftbereichs 2 liegt beispielsweise in einem Bereich von 1,1×1016/cm3 bis 5,0×1016/cm3. Im Folgenden werden das n+-artige Halbleitersubstrat 1, die n--artige Driftschicht 2 und die p--artigen Basisbereiche 16 zusammengefasst als Halbleiterbasis beschrieben. In der Halbleiterbasis ist auf deren Frontfläche eine MOS-Gatter (isoliertes Gatter, gebildet durch ein Metall, einen Oxidfilm, einen Halbleiter) -Struktur (Bauteilstruktur) ausgebildet. Ferner ist auf einer Rückseitenoberfläche der Halbleiterbasis eine Drainelektrode (nicht dargestellt) angeordnet.
  • Im aktiven Bereich des Siliziumkarbid-SJ-MOSFET 300 sind parallele pn-Strukturen 33 angeordnet. In jeder der parallelen pn-Strukturen 33 sind n-artige Säulenbereiche 31 und p-artige Säulenbereich 30 einander abwechselnd angeordnet. Die p-artigen Säulenbereiche 30 sind von der Oberfläche der n--artigen Driftschicht 2 angeordnet, so dass sie die Oberfläche der n+-artigen Halbleitersubstratschicht 1 nicht erreichen. Ebene Formen der n-artigen Säulenbereiche 31 und der p-artigen Säulenbereich 30 haben beispielsweise eine Streifenform. Im Folgenden wird ein Verfahren zum Herstellen der parallelen pn-Strukturen 33 beschrieben. In einer Oberflächenschicht jeder der parallelen pn-Strukturen 33 sind auf einer Seite davon (erste Hauptseite der Siliziumkarbid-Halbleiterbasis), die einer Seite davon gegenüberliegt, die dem n+-artigen Siliziumkarbidsubstrat 1 zugewandt ist, die p--artigen Basisbereiche (zweite Halbleiterschicht eines zweiten Leitfähigkeitstyps) 16 angeordnet.
  • Eine Grabenstruktur ist auf der ersten Hauptseite (Seite mit den p--artigen Basisbereichen 16) der Siliziumkarbid-Halbleiterbasis angeordnet. Insbesondere durchdringen die Gräben 23 die p--artigen Basisbereiche 16 von Oberflächen (der ersten Hauptseite der Siliziumkarbid-Halbleiterbasis) der p--artigen Basisbereiche 16 aus, die deren dem n+-artigen Siliziumkarbidsubstrat 1 zugewandten Oberflächen gegenüberliegen, und die Gräben 23 erreichen die n-artigen Säulenbereiche 31. Entlang innerer Wände der Gräben 23 sind Gatter-Isolierfilme 19 an Böden und Seitenwänden der Gräben 23 ausgebildet und Gatterelektroden 20 sind auf den Gatter-Isolierfilmen 19 in den Gräben ausgebildet. Die Gatterelektroden 20 sind durch die Gatter-Isolierfilme 19 von den n-artigen Säulenbereichen 31 und den p--artigen Basisbereichen 16 isoliert. Ein Abschnitt jeder der Gatterelektroden 20 kann von einer Oberseite (der Sourceelektrode 22 zugewandte Seite) der Gräben 23 zu einer Sourceelektrode 22 auskragen. Im ersten Ausführungsbeispiel sind die Gräben 23 regelmäßig in einer horizontalen Richtung in 1 ausgebildet. Die p-artigen Säulenbereiche 30 sind nur in Bereichen zwischen den Gräben und nicht in Bereichen direkt unter den Gräben angeordnet.
  • In den p--artigen Basisbereichen 16 sind n+-artige Sourcebereiche (erste Halbleiterbereiche des ersten Leitfähigkeitstyps) 17 und p++-artige Kontaktbereiche 18 selektiv an der ersten Hauptoberfläche der Basis angeordnet. Die n+-artigen Sourcebereiche 17 sind mit den Gräben 23 verbunden. Ferner sind die n+-artigen Sourcebereiche 17 und die p++-artigen Kontaktbereiche 18 miteinander verbunden. Ferner sind im ersten Ausführungsbeispiel die p-artigen Säulenbereiche 30 direkt unter Kontaktlöchern angeordnet. Mit anderen Worten, die p-artigen Säulenbereiche 30 sind in Bereichen zwischen dem n+-artigen Siliziumkarbidsubstrat 1 und den n+-artigen Sourcebereichen 17 und den p++-artigen Kontaktbereichen 18, die jeweils mit der Sourceelektrode 22 verbunden sind, angeordnet.
  • Ein isolierender Zwischenschichtfilm 21 ist in einer gesamten Fläche der ersten Hauptseite der Siliziumkarbid-Halbleiterbasis angeordnet, so dass er die in den Gräben 23 eingebetteten Gatterelektroden 20 bedeckt. Die Sourceelektrode 22 ist über im isolierenden Zwischenschichtfilm 21 offene Kontaktlöcher mit den n+-artigen Sourcebereichen 17 und den p++-artigen Kontaktbereichen 18 verbunden. Die Sourceelektrode 22 ist durch den isolierenden Zwischenschichtfilm 21 elektrisch von der Gatter-Elektrode 20 isoliert. Auf der Sourceelektrode 22 ist eine Sourceelektroden-Anschlussfläche (nicht dargestellt) angeordnet. Zwischen dem isolierenden Zwischenschichtfilm 21 und der Sourceelektrode 22 kann eine Metallbarriere (nicht dargestellt) angeordnet sein, das verhindert, dass Metallatome von der Sourceelektrode 22 in die Gatterelektrode 20 diffundieren.
  • Hier ist das elektrische Feld für dielektrischen Zusammenbruch hoch für SiC und daher kann die Verunreinigungskonzentration der n-artigen Säulenbereiche 31 erhöht werden. Im Ergebnis kann der EIN-Widerstand reduziert werden. Die Verunreinigungskonzentration der n-artigen Säulenbereiche 31 kann in einem Bereich von 1,1×1016/cm3 bis 5×1016/cm3 eingestellt werden. Durch Einstellen solch einer Verunreinigungskonzentration können hohe Injektionsträger bei Raumtemperatur- (z.B. 20 Grad Celsius) und Hochtemperatur- (z.B. 175 Grad Celsius) Betrieb der Body-Diode im Vergleich zu einem MOSFET ohne SJ-Struktur reduziert werden. Im Ergebnis kann harte Erholung durch den SJ-MOSFET unterdrückt werden. Ferner ist es im ersten Ausführungsbeispiel bevorzugt, in einem Fall, in dem eine Breite Xnc der n-artigen Säulenbereiche 31 3,5 µm beträgt, die Verunreinigungskonzentration der n-artigen Säulenbereiche 31 in einem Bereich von 2×1016/cm3 bis 4×1016/cm3 einzustellen. Eine Tiefe der p-artigen Säulenbereiche 30 kann in einem Bereich von 3 µm bis 10 µm für eine Durchbruchspannung von 1200 V, in einem Bereich von 5 µm bis 15 µm für eine Durchbruchspannung von 1700 V, und in einem Bereich von 10 µm bis 30 µm für eine Durchbruchspannung von 3300 V liegen. Es reicht aus, wenn die Tiefe der p-artigen Säulenbereiche 30 in einem Bereich von 1/3 bis 1 mal der Dicke der n--artigen Driftschicht liegt.
  • 2 ist ein Schaubild, das eine Ladungsträgerkonzentration bei Raumtemperatur in einem herkömmlichen Siliziumkarbid-MOSFET zeigt. Ferner ist 3 ein Schaubild, das eine Ladungsträgerkonzentration bei Raumtemperatur im Siliziumkarbid-SJ-MOSFET gemäß dem ersten Ausführungsbeispiel darstellt. 2 ist ein Beispiel eines Siliziumkarbid-MOSFET ohne SJ-Struktur; 2 und 3 zeigen Verunreinigungskonzentration und Ladungsträgerverteilung der Body-Diode. In 2 und 3 gibt eine horizontale Achse die Tiefe von der Halbleiter-Basisoberfläche in Einheiten von µm an. Eine senkrechte Achse gibt eine Konzentration in Einheiten pro cm3 an. In 2 und 3 geben gestrichelte Linien Elektronenkonzentrationen, dicke durchgezogene Linien Lochkonzentrationen und dicke durchgezogene Linien Ladungsträger- (Elektronen und Löcher) Konzentrationen an.
  • Außerdem zeigt 2 Ergebnisse, wenn ein Strom mit einer Stromdichte von 300 A/cm2 durch die Body-Diode des herkömmlichen Siliziumkarbid-MOSFET fließt. Im herkömmlichen in 2 gezeigten Siliziumkarbid-MOSFET wird die Verunreinigungskonzentration der n-artigen Driftschicht mit 8×1015/cm3 angenommen. 3 zeigt Ergebnisse, wenn ein Strom mit einer Stromdichte von 330 A/cm2 durch die Body-Diode des Siliziumkarbid-SJ-MOSFET gemäß dem ersten Ausführungsbeispiel fließt. Im Siliziumkarbid-SJ-MOSFET gemäß dem in 3 dargestellten ersten Ausführungsbeispiel wird die Verunreinigungskonzentration der n--artigen Driftschicht 2 mit 1,8×1016/cm3 angenommen und die Verunreinigungskonzentration der n-artigen Säulenbereiche 31 wird mit 3×1016/cm3 angenommen. Die Verunreinigungskonzentration der n-artigen Säulenbereiche 31 wird erhöht und die p-artigen Säulenbereiche 30 werden durch Ionenimplantation gebildet, wobei die Lebensdauer aufgrund von Beschädigung durch Ionenimplantation verkürzt wird. Es wird bevorzugt, dass die Minoritätsladungsträgerlebensdauer in einer p-Schicht in einem Bereich von 0,5 ns bis 500 ns liegt. Das liegt daran, dass bei einer zu kurzen Lebensdauer der Minoritätsladungsträger der Leckstrom während der Spannungssperre ansteigt und bei einer zu langen Lebensdauer der Minoritätsladungsträger sich die Sperrverzögerungs-Eigenschaften verschlechtern. Die p-artigen Säulenbereiche 30 weisen aufgrund der Ionenimplantation mehr Kristalldefekte auf als die n-artigen Säulenbereich 31. Außerdem breitet sich im SJ-MOSFET aufgrund der p-artigen Säulenbereiche 30 im AUS-Zustand eine Verarmungsschicht in der horizontalen Richtung der p-artigen Säulenbereiche 30 aus. Daher tritt auch bei erhöhter Verunreinigungskonzentration der n-artigen Säulenbereiche 31, die Strompfade sind, leicht eine Verarmung auf und daher kann der EIN-Widerstand stark reduziert werden, während die hohe Durchbruchspannung im AUS-Zustand beibehalten wird.
  • Auf diese Weise werden im Siliziumkarbid-SJ-MOSFET gemäß dem ersten Ausführungsbeispiel die p-artigen Säulenbereiche 30 durch Ionenimplantation gebildet, sind die Verunreinigungskonzentration der n-artigen Säulenbereiche 31 und die der n--artigen Driftschicht 2 höher als die Verunreinigungskonzentration der n--artigen Driftschicht des herkömmlichen Siliziumkarbid-MOSFET, und daher gibt es weniger hohe Injektionsladungsträger, wenn die Body-Diode EIN schaltet. Im Ergebnis kann eine harte Erholung durch das Herausziehen von Ladungsträgern während des umgekehrten Erholungszustands unterdrückt werden. Diese Unterdrückung wirkt sich in einem Fall aus, in dem die Verunreinigungskonzentration der n-artigen Säulenbereiche 31 höher ist als die Verunreinigungskonzentration der n--artigen Driftschicht des herkömmlichen Siliziumkarbid-MOSFET. Wenn jedoch die Verunreinigungskonzentration der n-artigen Säulenbereiche 31 mindestens gleich der Elektronenträgerkonzentration ist, nimmt der Effekt ab, und daher ist es vorzuziehen, dass die Verunreinigungskonzentration der n-artigen Säulenbereiche 31 in einem Bereich von 8,1×1015/cm3 bis 3,0×1016/cm3 liegt.
  • 4 ist ein Schaubild, das eine Ladungsträgerkonzentration im herkömmlichen Siliziumkarbid-MOSFET bei hohen Temperaturen darstellt. 5 ist ein Schaubild, das eine Ladungsträgerkonzentration im Siliziumkarbid-SJ-MOSFET gemäß dem ersten Ausführungsbeispiel bei hohen Temperaturen darstellt. 4 und 5 sind Schaubilder für Beispiele ähnlich derer in 2 und 3 und unterscheiden sich davon darin, dass 4 und 5 Ergebnisse für hohe Temperaturen zeigen. Ähnlich wie in den Fällen normaler Temperatur, hat die Unterdrückung harter Erholung einen Effekt in einem Fall, in dem die Verunreinigungskonzentration der n-artigen Säulenbereiche 31 höher ist als die Verunreinigungskonzentration der n-artigen Driftschicht des herkömmlichen Siliziumkarbid-MOSFET. Dennoch gibt es im Hochtemperaturbetrieb viele hochinjizierende Ladungsträger und daher ist es vorzuziehen, dass die Verunreinigungskonzentration der n-artigen Säulenbereiche 31 in einem Bereich von 1,2×1015/cm3 bis 5,0×1016/cm3 liegt.
  • Verfahren zum Herstellen einer Siliziumkarbid-Halbleitervorrichtung gemäß der ersten Ausführungsform
  • Im Folgenden wird ein Verfahren zum Herstellen einer Siliziumkarbid-Halbleitervorrichtung gemäß dem ersten Ausführungsbeispiel beschrieben. 6, 7 und 8 sind Schnittansichten, die Zustände des Siliziumkarbid-SJ-MOSFET gemäß dem ersten Ausführungsbeispiel während der Herstellung darstellen. Im ersten Ausführungsbeispiel wird das Herstellungsverfahren am Beispiel eines Siliziumkarbid-SJ-MOSFET mit einer Graben-Struktur mit einer Durchbruchspannung von 1,2 kV beschrieben.
  • Zuerst wird das n+-artige Siliziumkarbidsubstrat 1, das n-artiges Siliziumkarbid enthält, vorbereitet. Anschließend wird auf einer ersten Hauptoberfläche des n+-artigen Siliziumkarbidsubstrats 1, während eine n-artige Verunreinigung, z.B. Stickstoffatome, dotiert wird, die Siliziumkarbid enthaltende n--artige Driftschicht 2 epitaktisch aufgewachsen, so dass sie eine Verunreinigungskonzentration von etwa 1,8×1016/cm3 und eine Dicke in einem Bereich von etwa 8 µm bis 12 µm aufweist.
  • Als nächstes wird auf der Oberfläche der n--artigen Driftschicht 2 eine lonenimplantationsmaske mit vorgegebenen Öffnungen durch eine fotolithografische Technik ausgebildet, beispielsweise unter Verwendung eines Oxidfilms mit einer Filmdicke von 2,0 µm. Anschließend wird eine p-artige Verunreinigung wie z.B. Aluminium durch die Öffnungen des Oxidfilms implantiert, wodurch die ersten p-artigen Säulenbereiche 30-1 mit einer Tiefe im Bereich von 0,4 µm bis 3,0 µm ausgebildet werden; wobei die Tiefe vorzugsweise in einem Bereich von 0,4 µm bis 2,0 µm liegt. Die ersten p-artigen Säulenbereiche 30-1 sind beispielsweise in Intervallen von 3,5 µm ausgebildet und haben eine Breite von 1,5 µm. Bei der Ionenimplantation wird die Beschleunigungsenergie beispielsweise in einem Bereich von 60 keV bis 700 keV angenommen und die Bildung erfolgt so, dass eine durchschnittliche Konzentration von AI in den ersten p-artigen Säulenbereichen 30-1 9,0×1016/cm3 wird. Als nächstes wird die lonenimplantationsmaske entfernt. Der Zustand bis hier ist in 6 abgebildet.
  • Als nächstes werden beispielsweise auf der Vorderseite der n--artigen Driftschicht 2, während Stickstoffatome dotiert werden, erste n-artige Säulenbereiche 31-1, die Siliziumkarbid enthalten und eine Verunreinigungskonzentration aufweisen, die niedriger ist als die Verunreinigungskonzentration der n--artigen Driftschicht 2, in einem Bereich von 0,4 µm bis 3,0 µm, vorzugsweise von 0,4 µm bis 2,0 µm, epitaktisch aufgewachsen, so dass die Verunreinigungskonzentration etwa 3,0×1016/cm3 beträgt.
  • Als nächstes wird auf den Oberflächen der n-artigen Säulenbereichen 31-1 eine lonenimplantationsmaske mit vorgegebenen Öffnungen durch Fotolithografie ausgebildet, beispielsweise ein Oxidfilms mit einer Filmdicke von 2,0 µm. Außerdem wird eine p-artige Verunreinigung wie z.B. Aluminium durch die Öffnungen des Oxidfilms implantiert, wodurch die zweiten p-artigen Säulenbereiche 30-2 mit einer Tiefe im Bereich von 0,4 µm bis 6,0 µm ausgebildet werden. Die zweiten p-artigen Säulenbereiche 30-2 sind beispielsweise in Intervallen von 3,5 µm ausgebildet und haben eine Breite von 1,5 µm. Bei der Ionenimplantation wird die Beschleunigungsenergie beispielsweise in einem Bereich von 60 keV bis 700 keV angenommen und die Bildung erfolgt so, dass eine durchschnittliche Konzentration von AI in den zweiten p-artigen Säulenbereichen 30-2 9,0×1016/cm3 wird. Als nächstes wird die lonenimplantationsmaske entfernt. Der Zustand bis hier ist in 7 abgebildet.
  • Als nächstes werden die Vorgänge der Ionenimplantation und des Epitaxialwachstums aus 6 und 7 beispielsweise acht Mal wiederholt, bis achte n-artige Säulenbereiche 31-8 und neunte p-artige Säulenbereiche 30-9 ausgebildet sind. Als nächstes werden beispielsweise auf den Oberflächen der ersten n-artigen Säulenbereiche 31-8, während Stickstoffatome dotiert werden, eine n-artige Epitaxialschicht 32, die Siliziumkarbid enthält und eine Verunreinigungskonzentration aufweist, die niedriger ist als die Verunreinigungskonzentration der n--artigen Driftschicht 2, epitaktisch aufgewachsen, so dass sie eine Dicke von 0,5 µm aufweist und eine Verunreinigungskonzentration von ungefähr 8,0×1016/cm3. Die n-artige Epitaxialschicht 32 kann weggelassen werden. Der Zustand bis hier ist in 8 abgebildet. Die ersten p-artigen Säulenbereiche 30-1 bis zu den neunten p-artigen Säulenbereichen 30-9 bilden zusammen die p-artigen Säulenbereiche 30, während die ersten n-artigen Säulenbereiche 31-1 bis zu den achten p-artigen Säulenbereichen 31-8 zusammen die n-artigen Säulenbereiche 31 bilden. Hier werden die Vorgänge von der Ionenimplantation bis zum Epitaxialwachstum zwar acht Mal wiederholt, aber diese Zahl ist abhängig von den Schichtdicken der parallelen pn-Strukturen 33, der Beschleunigungsenergie der Ionenimplantationen usw. und kann daher eine andere Zahl sein. Auf diese Weise werden die Vorgänge des Epitaxialwachstums und der Ionenimplantation für die p-artigen Säulenbereiche 30 wiederholt, und daher hat jeder der ersten p-artigen Säulenbereiche 30-1 bis neunten p-artigen Säulenbereichen 30-9, selbst wenn die durchschnittliche Konzentration von AI ein Kastenprofil von 9,0×1016/cm3 aufweist, hinsichtlich der Konzentrationsverteilung in der Tiefenrichtung jeweils einen Querschnitt, der eine Spitze und zwei Böden aufweist. Die ersten p-artigen Säulenbereiche 30-1 bis zu den neunten p-artigen Säulenbereichen 30-9 weisen jeweils einen Querschnitt mit einem Spitzenwert und zwei Talsohlen auf, die verbunden eine periodische Verteilung bilden. Die ersten p-artigen Säulenbereiche 30-1 bis zu den neunten p-artigen Säulenbereichen 30-9 werden durch Ionenimplantation ausgebildet, weshalb Kristalldefekte auftreten. Bei einem Siliziumsubstrat erholen sich diese Kristalldefekte durch Glühen, bei Siliziumkarbid bleiben die Kristalldefekte jedoch auch nach dem Glühen bestehen. Wie oben beschrieben, sind ein Querschnitt einer vertikalen Struktur der p-artigen Säulenbereiche 30 mit einer periodischen Verteilung einer Akzeptorverunreinigung (AI) und Kristalldefekte strukturelle Zeichen aufgrund des wiederholten Epitaxialwachstums und der Ionenimplantation. Die ersten n-artigen Säulenbereiche 31-1 bis zu den achten n-artigen Säulenbereichen 31-8 sind ohnehin epitaktisch gewachsene Schichten und daher werden periodische Konzentrationsverteilungen und Kristalldefekte für jede Schicht in Tiefenrichtung der Querschnitte beobachtet.
  • Als nächstes werden auf den Oberflächen der n-artigen Säulenbereiche 31 und der p-artigen Säulenbereiche 30 die p--artigen Basisbereiche 16 gebildet, die mit einer p-artigen Verunreinigung wie Aluminium dotiert sind. Als nächstes wird auf den Oberflächen der p--artigen Basisbereiche 16 eine lonenimplantationsmaske mit vorgegebenen Öffnungen durch Fotolithografie ausgebildet, beispielsweise unter Verwendung eines Oxidfilm. Eine n-artige Verunreinigung wie z.B. Phosphor (P) wird durch die Öffnungen ionenimplantiert, wodurch die n+-artigen Sourcebereiche 17 in Abschnitten der p--artigen Basisbereiche 16 auf deren Oberflächen gebildet werden. Als nächstes wird die lonenimplantationsmaske, die beim Ausbilden der n+-artigen Sourcebereiche 17 verwendet wurde, entfernt und durch ein ähnliches Verfahren wird eine lonenimplantationsmaske mit vorgegebenen Öffnungen ausgebildet, eine p-artige Verunreinigung wie Aluminium wird in Teilen der p--artigen Basisbereiche 16 an deren Oberflächen ionenimplantiert, wodurch die p++-artigen Kontaktbereiche 18 erzeugt werden. Eine Verunreinigungskonzentration der p++-artigen Kontaktbereiche 18 ist höher eingestellt als eine Verunreinigungskonzentration der p--artigen Basisbereiche 16.
  • Als nächstes wird eine Wärmebehandlung (Tempern) unter einer Inertgasatmosphäre durchgeführt, wodurch ein Aktivierungsprozess der ersten p-artigen Säulenbereiche 30-1 bis zu den neunten p-artigen Säulenbereichen 30-9, der ersten n-artigen Säulenbereiche 31-1 bis zu den achten p-artigen Säulenbereichen 31-8, der n-artigen Epitaxialschicht 32, der n+-artigen Sourcebereiche 17 und der p++-artigen Kontaktbereiche 18 implementiert wird. Wie oben beschrieben können ionenimplantierte Bereiche durch eine einzige Sitzung der Wärmebehandlung kollektiv aktiviert werden, oder die Wärmebehandlung kann jedes Mal durchgeführt werden, wenn die Ionenimplantation durchgeführt wird. Auch bei der Wärmebehandlung (Glühen), die bei Prozessen für Siliziumkarbid verwendet wird, werden im Siliziumkarbid enthaltene Verunreinigungen nicht leicht diffundiert. Daher bleibt die oben beschriebene periodische Konzentrationsverteilung der durch Ionenimplantation gebildeten ersten p-artigen Säulenbereiche 30-1 bis zu den neunten p-artigen Säulenbereichen 30-9 auch nach der Wärmebehandlung erhalten.
  • Als nächstes wird auf den Oberflächen der p--artigen Basisbereiche 16 eine Grabenbildungsmaske mit vorgegebenen Öffnungen durch Fotolithografie ausgebildet, beispielsweise unter Verwendung eines Oxidfilm. Anschließend werden die Gräben 23, die die p--artigen Basisbereiche 16 durchdringen und die n-artigen Säulenbereiche 31 erreichen, durch Trockenätzen ausgebildet. Als nächstes wird die Grabenbildungsmaske entfernt.
  • Als nächstes werden die Gatter-Isolierfilme 19 entlang der Oberflächen der n+-artigen Sourcebereiche 17 und der p++-artigen Kontaktbereiche 18 und entlang Böden und Seitenwänden der Gräben 23 ausgebildet. Die Gatter-Isolierfilme können durch thermische Oxidierung durch eine Wärmebehandlung bei einer Temperatur von ungefähr 1000 Grad Celsius unter Sauerstoffatmosphäre gebildet werden. Ferner können die Gatter-Isolierfilme 19 durch ein Abscheideverfahren mittels chemischer Reaktion wie die für ein Hochtemperaturoxid (HTO) oder ähnliches gebildet werden.
  • Als nächstes wird auf den Gatter-Isolierfilmen 19 eine polykristalline Siliziumschicht angeordnet, die beispielsweise mit Phosphoratomen dotiert ist. Die polykristalline Siliziumschicht kann in den Gräben 23 eingebettet ausgebildet sein. Die polykristalline Siliziumschicht wird durch Fotolithografie so strukturiert, dass sie in den Gräben 23 verbleibt und so die Gatterelektroden 20 gebildet werden. Ein Abschnitt der Gatterelektroden 20 kann von den Gräben 23 nach außen abstehen.
  • Als nächstes wird beispielsweise ein Phosphatglas mit einer Dicke von etwa 1 µm abgeschieden, um die Gatter-Isolierschichten 19 und die Gatterelektroden 20 zu bedecken, wodurch der isolierende Zwischenschichtfilm 21 gebildet wird. Als nächstes wird eine Metallbarriere (nicht dargestellt), die Titan (Ti) oder Titannitrid (TiN) enthält, ausgebildet, so dass sie den isolierenden Zwischenschichtfilm 21 bedeckt. Der isolierende Zwischenschichtfilm 21 und die Gatter-Isolierfilme 19 werden durch Fotolithografie strukturiert, wodurch die Kontaktlöcher gebildet werden, welche die n+-artigen Sourcebereiche 17 und die p++-artigen Kontaktbereiche 18 freilegen. Danach wird Wärmebehandlung (Reflow) durchgeführt, wodurch der isolierende Zwischenschichtfilm 21 eingeebnet wird.
  • Als nächstes wird in den Kontaktlöchern und auf dem isolierenden Zwischenschichtfilm 21 ein leitender Film angeordnet, beispielsweise ein Film aus Nickel (Ni), der die Sourceelektrode 22 bildet. Der leitende Film wird durch Fotolithografie so strukturiert, dass sie nur in den Kontaktlöchern als Sourceelektrode 22 verbleibt.
  • Als nächstes wird auf einer zweiten Hauptoberfläche des n+-artigen Halbleitersubstrats 1 eine Rückelektrode (nicht dargestellt), die Nickel enthält usw. ausgebildet. Hiernach wird Wärmebehandlung unter Schutzgasatmosphäre bei ungefähr 1000 Grad Celsius durchgeführt, wodurch die Sourceelektrode 22 und eine Rückelektrode in Ohm'schen Kontakt mit den n+-artigen Sourcebereichen 17, den p++-artigen Kontaktbereiche 18 und dem n+-artigen Halbleitersubstrat 1 gebildet wird.
  • Als nächstes wird auf der ersten Hauptoberfläche des n+-artigen Halbleitersubstrats 1 ein Aluminiumfilm mit einer Dicke von ungefähr 5 µm mittels Sputterverfahren aufgetragen und das Aluminium wird mittels Fotolithografie entfernt, so dass die Sourceelektrode 22 und der isolierende Zwischenschichtfilm 21 bedeckt werden, wodurch die Sourceelektroden-Anschlussfläche (nicht dargestellt) gebildet wird.
  • Als nächstes werden auf der Oberfläche Rückelektrode beispielsweise Titan (Ti), Nickel und Gold (Au) nacheinander gestapelt, wodurch eine Drainelektroden-Anschlussfläche (nicht dargestellt) gebildet wird. Auf diese Weise wird die in 1 abgebildete Siliziumkarbid-Halbleitervorrichtung fertiggestellt.
  • Wie oben beschrieben, kann gemäß dem ersten Ausführungsbeispiel durch Bilden unter Verwendung von SiC die Verunreinigungskonzentration der n-artigen Säulenbereiche erhöht werden, so dass sie in einem Bereich von 1,1×1016/cm3 bis 5×1016/cm3 liegt. Außerdem werden die p-artigen Säulenbereiche durch Ionenimplantation ausgebildet, wodurch eine Reduzierung der Minoritätsladungsträgerlebensdauer in p-artigen Säulenbereichen ermöglicht wird. Dadurch können hohe Injektionsträger beim Einschalten der Body-Diode reduziert werden. Daher kann eine harte Erholung durch das Herausziehen von Ladungsträgern während des umgekehrten Erholungszustands unterdrückt werden. Ferner ist die Verunreinigungskonzentration der n-artigen Säulenbereiche hoch, so dass der EIN-Widerstand abnimmt.
  • Zweites Ausführungsbeispiel
  • Im Folgenden wird ein Aufbau einer Halbleitervorrichtung gemäß einem zweiten Ausführungsbeispiel beschrieben. 9 ist eine Schnittansicht eines Siliziumkarbid-SJ-MOSFET gemäß dem zweiten Ausführungsbeispiel. Wie in 9 dargestellt, unterscheidet sich ein Siliziumkarbid-SJ-MOSFET 301 gemäß dem zweiten Ausführungsbeispiel von dem Siliziumkarbid-SJ-MOSFET 300 gemäß dem ersten Ausführungsbeispiel dadurch, dass auf Oberflächen der parallelen pn-Strukturen 33 n-artige Hochkonzentrationsbereiche (dritte Halbleiterschicht vom ersten Leitfähigkeitstyp) 5 angeordnet sind und in den n-artigen Hochkonzentrationsbereichen 5 selektiv p+-artige Bereiche (zweite Halbleiterbereiche vom zweiten Leitfähigkeitstyp) 3 angeordnet sind.
  • Die n-artigen Hochkonzentrationsbereiche 5 haben eine Verunreinigungskonzentration, die niedriger ist als die Verunreinigungskonzentration des n+-artigen Siliziumkarbidsubstrats 1 und höher als die Verunreinigungskonzentration der n--artigen Driftschicht 2 und sind z.B. eine n-artige Hochkonzentrations-Driftschicht, die mit Stickstoff dotiert ist. Die n-artigen Hochkonzentrationsbereiche 5 sind eine sogenannte Stromverteilungsschicht („Current Spreading Layer“, CSL), die einen Trägerausbreitungswiderstand verringert. Die n-artigen Hochkonzentrationsbereiche 5 sind beispielsweise gleichmäßig in einer Richtung parallel zu einer Basisfrontfläche (Frontfläche der Halbleiterbasis) angeordnet.
  • Einige der p+-artigen Bereiche 3 sind in den Böden der Gräben 23 angeordnet und die p+-artigen Bereiche 3 weisen eine größere Breite auf als eine Breite der Gräben 23. Die p+-artigen Bereiche 3 sind beispielsweise mit Aluminium (AI) dotiert. Außerdem sind einige der p+-artigen Bereiche 3 zwischen den Gräben 23 angeordnet; Oberflächen derselben sind mit den p--artigen Basisbereichen 16 angeordnet; und Bodenflächen derselben sind mit den p-artigen Säulenbereichen 30 verbunden.
  • Das Vorsehen der p+-artigen Bereiche 3 ermöglicht das Ausbilden von pn-Übergängen zwischen den p+-artigen Bereichen 3 und den n-artigen Hochkonzentrationsbereichen 5 in der Nähe der Böden der Gräben 23. Die pn-Übergänge zwischen den p+-artigen Bereichen 3 und den n-artigen Hochkonzentrationsbereichen 5 liegen tiefer als die Gräben 23. Daher konzentriert sich das elektrische Feld an den Grenzen zwischen den p+-artigen Bereichen 3 und den n-artigen Hochkonzentrationsbereichen 5, wodurch die Konzentration des elektrischen Feldes an den Böden der Gräben 23 abgeschwächt wird und die Abschwächung des elektrischen Feldes an den Gatter-Isolierfilmen 19 ermöglicht wird.
  • Im Siliziumkarbid-SJ-MOSFET wird in einem Fall, in dem die Verunreinigungskonzentration der n-artigen Säulenbereiche erhöht und hohe Injektionsladungsträger während des Body-Dioden-Betriebs verringert werden, der Sperrverzögerungsstrom stark von der Kapazität zwischen Drain und Source (CDS) beeinflusst. Somit wird durch Erhöhen der CDS die weiche Erholung weiter ermöglicht.
  • Im Siliziumkarbid-SJ-MOSFET 301 gemäß dem zweiten Ausführungsbeispiel sind die n-artigen Hochkonzentrationsbereiche 5 auf den parallelen pn-Strukturen 33 so eingestellt, dass sie eine Verunreinigungskonzentration aufweisen, die mindestens gleich der der n-artigen Säulenbereiche 31 ist, wodurch der CDS erhöht wird, so dass eine Unterdrückung der harten Erholung in einem größeren Ausmaß als beim ersten Ausführungsbeispiel ermöglicht wird. Weiterhin treten Durchbruchspannungsdefekte und Oxidschichtzerstörung durch das elektrische Feld an den Böden der Gräben 23 auf und somit werden die p+-artigen Bereiche 3 an den Böden der Gräben 23 gebildet, wodurch Erhöhungen des elektrischen Feldes unterdrückt werden und der CDS erhöht werden können.
  • 10 ist hier ein Schaubild, das eine Beziehung zwischen VDS und CDS im Siliziumkarbid-SJ-MOSFET gemäß dem ersten und zweiten Ausführungsbeispiel und dem herkömmlichen MOSFET darstellt. In 10 bezeichnet eine horizontale Achse VDS (Drain-Source-Spannung) in Einheiten von V; und eine senkrechte Achse gibt CDS (Drain-Source-Kapazität) in Einheiten von F an. In 10 ist die gestrichelte Linie S1 ein Beispiel des Siliziumkarbid-MOSFET ohne SJ-Struktur; die strichgepunktete Linie S2 in 10 ist ein Beispiel des Siliziumkarbid-SJ-MOSFET gemäß dem ersten Ausführungsbeispiel; und die durchgezogene Linie S3 in 10 ist ein Beispiel des Siliziumkarbid-SJ-MOSFET gemäß dem zweiten Ausführungsbeispiel.
  • Wie in 10 dargestellt weist der Siliziumkarbid-SJ-MOSFET gemäß dem ersten Ausführungsbeispiel eine höhere CDS auf als der Siliziumkarbid-MOSFET ohne SJ-Struktur. Außerdem weist der Siliziumkarbid-SJ-MOSFET gemäß dem zweiten Ausführungsbeispiel eine höhere CDS auf als der Siliziumkarbid-SJ-MOSFET gemäß dem ersten Ausführungsbeispiel.
  • Ferner ist 11 ein Schaubild, das eine Schwankung von VDS und CDS im Siliziumkarbid-SJ-MOSFET gemäß dem zweiten Ausführungsbeispiel und im herkömmlichen MOSFET darstellt. In 11 bezeichnet eine horizontale Achse die Zeit in Einheiten von ns; eine linke senkrechte Achse gibt VDS in Einheiten von V an; und eine rechte senkrechte Achse gibt IDS (Drain-Source-Strom) in Einheiten von A an. In 11 sind gestrichelte Linien S11, S12 Beispiele des Siliziumkarbid-MOSFET ohne SJ-Struktur; in 11 sind durchgezogene Linien S21, S22 Beispiele des SJ-MOSFET gemäß dem zweiten Ausführungsbeispiel. Ferner bezeichnen die gestrichelte Linie S11 und die durchgezogene Linie S21 Schwankungen von VDS; und die gestrichelte Linie S12 und die durchgezogene Linie S22 bezeichnen Schwankungen von IDS.
  • Wie in 11 dargestellt, sind beim Siliziumkarbid-SJ-MOSFET gemäß dem zweiten Ausführungsbeispiel sowohl die Strom- als auch die Spannungswellenformen weiche Wellenformen, die sanft ansteigen, und die Oszillation ist ebenfalls gering. Daher werden die Probleme der Zerstörung des SJ-MOSFET durch Erhöhen der Stoßspannung und das Auftreten von Ringing (oszillierende Wellenform) im Hochgeschwindigkeitsbetrieb, das Rauschen verursacht, gelöst.
  • Ferner ist 12 ein Schaubild, das EIN-Eigenschaften des Siliziumkarbid-SJ-MOSFET gemäß dem zweiten Ausführungsbeispiel und dem herkömmlichen MOSFET darstellt. 13 ist ein Schaubild, das AUS-Eigenschaften des Siliziumkarbid-SJ-MOSFET gemäß dem zweiten Ausführungsbeispiel und dem herkömmlichen MOSFET darstellt. In 12 und 13 bezeichnen eine horizontale Achse eine Drain-Spannung in Einheiten von V und eine senkrechte Achse einen Drain-Strom in Einheiten von A. In 12 und 13 ist die gestrichelte Linie S1 ein Beispiel des Siliziumkarbid-MOSFET ohne SJ-Struktur; und in 12 und 13 ist die durchgezogene Linie S2 ein Beispiel des Siliziumkarbid-SJ-MOSFET gemäß dem zweiten Ausführungsbeispiel.
  • Wie in 13 dargestellt haben der Siliziumkarbid-SJ-MOSFET gemäß dem zweiten Ausführungsbeispiel und der herkömmliche MOSFET gleiche Spannungen. Wie in 12 dargestellt hat der Siliziumkarbid-SJ-MOSFET gemäß dem zweiten Ausführungsbeispiel im Vergleich mit dem herkömmlichen MOSFET einen niedrigeren EIN-Widerstand bei gleicher Durchbruchspannung. Außerdem wird dieser Trend noch deutlicher, je höher die VGS (Drain-Source Spannung) ist.
  • Verfahren zum Herstellen einer Siliziumkarbid-Halbleitervorrichtung gemäß der zweiten Ausführungsform
  • Im Folgenden wird ein Verfahren zum Herstellen einer Siliziumkarbid-Halbleitervorrichtung gemäß dem zweiten Ausführungsbeispiel beschrieben. Zunächst wird, ähnlich wie im ersten Ausführungsbeispiel, das n+-artige-Siliziumkarbidsubstrat 1, das ein n-artiges Siliziumkarbid enthält, hergestellt, und die Vorgänge bis zum Bilden der achten n-artigen Säulenbereiche 31-8 und der neunten p-artigen Säulenbereiche 30-9 werden durchgeführt (siehe 8).
  • Als nächstes werden auf den achten n-artigen Säulenbereichen 31-8 und den neunten p-artigen Säulenbereichen 30-9 die n-artigen Hochkonzentrationsbereiche 5, die Siliziumkarbid enthalten, epitaktisch aufgewachsen, während eine n-artige Verunreinigung, zum Beispiel Stickstoffatome (N), dotiert wird.
  • Als nächstes wird auf den Oberflächen der n-artigen Hochkonzentrationsbereiche 5 eine nicht dargestellte Maske mit vorgegebenen Öffnungen durch eine fotolithografische Technik ausgebildet, beispielsweise unter Verwendung eines Oxidfilms. Folgend wird Ionenimplantation durchgeführt, wobei dieser Oxidfilm als Maske verwendet wird, wodurch eine p-artige Verunreinigung, z.B. Aluminiumatome (AI) ionenimplantiert werden. Im Ergebnis werden die p+-artigen Bereiche 3 in den n-artigen Hochkonzentrationsbereichen 5 ausgebildet. Als nächstes wird die lonenimplantationsmaske zum Bilden der p+-artigen Bereiche 3 entfernt.
  • Hiernach werden ähnlich wie im ersten Ausführungsbeispiel der Vorgang des Bildens der p--artigen Basisbereiche 16 und folgende Vorgänge durchgeführt, wobei die in 9 gezeigte Siliziumkarbid-Halbleitervorrichtung fertiggestellt wird. Außerdem können die n-artigen Hochkonzentrationsbereiche 5 und die p+-artigen Bereiche 3 durch wiederholtes Durchführen von Epitaxialwachstum und Ionenimplantation gebildet werden.
  • Wie oben beschrieben werden gemäß dem zweiten Ausführungsbeispiel die n-artigen Hochkonzentrationsbereiche 5 so eingestellt, dass sie eine Verunreinigungskonzentration aufweisen, die mindestens gleich der Verunreinigungskonzentration der n-artigen Säulenbereiche ist, wodurch der CDS erhöht wird, und harte Erholung in einem größeren Ausmaß unterdrückt werde kann als beim ersten Ausführungsbeispiel. Die p+-artigen Bereiche sind an den Böden der Gräben ausgebildet, wodurch ein Unterdrücken einer Erhöhung des elektrischen Feldes und eine Erhöhung des CDS ermöglicht werden.
  • Drittes Ausführungsbeispiel
  • Im Folgenden wird ein Aufbau einer Halbleitervorrichtung gemäß einem dritten Ausführungsbeispiel beschrieben. 14 ist eine Schnittansicht des Aufbaus des Siliziumkarbid-SJ-MOSFET gemäß dem dritten Ausführungsbeispiel. Wie in 14 dargestellt, unterscheidet sich ein Siliziumkarbid-SJ-MOSFET 302 gemäß dem dritten Ausführungsbeispiel von dem Siliziumkarbid-SJ-MOSFET 301 gemäß dem zweiten Ausführungsbeispiel dadurch, dass die p-artigen Säulenbereiche 30 direkt unterhalb der Gräben 23 angeordnet sind (Bereiche zwischen dem n--artigen Driftbereich 2 und den p+-artigen Bereichen 3 an den Böden der Gräben 23).
  • Im dritten Ausführungsbeispiel ist ein Abstand (Breite zwischen den p-artigen Säulenbereichen 30) der parallelen pn-Struktur halb so groß wie im ersten und zweiten Ausführungsbeispiel. Beispielsweise kann die Breite der p-artigen Säulenbereiche 30 1,5 µm betragen und die Breite der n-artigen Säulenbereiche 31 kann 1,0 µm betragen. Daher kann die Verunreinigungskonzentration der n-artigen Säulenbereiche 31 höher eingestellt werden als im ersten und zweiten Ausführungsbeispiel, die Injektionsladungsträger können in einem größeren Ausmaß unterdrückt werden als im ersten und zweiten Ausführungsbeispiel, und der CDS kann verbessert werden.
  • Des Weiteren kann ein Verfahren zum Herstellen des Siliziumkarbid-SJ-MOSFET 302 gemäß dem dritten Ausführungsbeispiel implementiert werden, indem die Öffnungen der Maske durch ein fotolithografisches Verfahren geändert werden, wenn die ersten p-artigen Säulenbereiche 30-1 bis zu den neunten p-artigen Säulenbereiche 30-9 ausgebildet werden, im Verfahren zum Herstellen des Siliziumkarbid-SJ-MOSFET 301 gemäß dem zweiten Ausführungsbeispiel.
  • Wie oben beschrieben sind die p-artigen Säulenbereiche gemäß dem dritten Ausführungsbeispiel direkt unter den Gräben angeordnet. Daher kann die Verunreinigungskonzentration der n-artigen Säulenbereiche höher eingestellt werden als im ersten und zweiten Ausführungsbeispiel, die Injektionsladungsträger können in einem größeren Ausmaß unterdrückt werden als im ersten und zweiten Ausführungsbeispiel, und der CDS kann verbessert werden.
  • Viertes Ausführungsbeispiel
  • Im Folgenden wird ein Aufbau einer Halbleitervorrichtung gemäß einem vierten Ausführungsbeispiel beschrieben. 15 ist eine Schnittansicht des Aufbaus des Siliziumkarbid-SJ-MOSFET gemäß dem vierten Ausführungsbeispiel. Wie in 15 dargestellt, unterscheidet sich ein Siliziumkarbid-SJ-MOSFET 303 gemäß dem vierten Ausführungsbeispiel von dem Siliziumkarbid-SJ-MOSFET 302 gemäß dem dritten Ausführungsbeispiel dadurch, dass direkt unterhalb der Gräben 23 die ersten p-artigen Säulenbereiche 30-1 der p-artigen Säulenbereiche 30 nicht angeordnet sind und zwischen den Gräben 23 die ersten p-artigen Säulenbereiche 30-1 der p-artigen Säulenbereiche 30 angeordnet sind.
  • Im vierten Ausführungsbeispiel werden unter den p-artigen Säulenbereichen 30 die p-artigen Säulenbereiche 30 direkt unter den Gräben 23 niedriger ausgebildet als die p-artigen Säulenbereiche 30 zwischen den Gräben 23. Im Ergebnis ist die Durchbruchspannung direkt unter den Gräben 23 höher, was ermöglicht, ein Auftreten von Lawinendurchbruch an den Böden der Gräben 23 zu unterdrücken.
  • Des Weiteren kann der Siliziumkarbid-SJ-MOSFET 303 gemäß dem vierten Ausführungsbeispiel hergestellt werden, indem die Öffnungen der Maske durch ein fotolithografisches Verfahren geändert werden, wenn die ersten p-artigen Säulenbereiche 30-1 ausgebildet werden, im Verfahren zum Herstellen des Siliziumkarbid-SJ-MOSFET 302 gemäß dem dritten Ausführungsbeispiel.
  • In der obigen Erfindung wird zwar beispielhaft ein Fall beschrieben, in dem eine MOS-Gatter-Struktur auf der ersten Hauptoberfläche des Siliziumkarbid enthaltenden Substrats gebildet wird, aber ohne Einschränkung hierauf sind verschiedene Modifikationen möglich, wie z. B. das Ändern des Typs des Halbleiters mit breiter Bandlücke (z.B. zu Galliumnitrid (GaN) usw.), die Oberflächenorientierung der Substrat-Hauptoberfläche usw. Ferner wird in den Ausführungsformen der vorliegenden Erfindung, während der erste Leitfähigkeitstyp als n-artig und der zweite Leitfähigkeitstyp als p-artig angenommen werden, die vorliegende Erfindung in ähnlicher Weise umgesetzt, wenn der erste Leitfähigkeitstyp p-artig und der zweite Leitfähigkeitstyp n-artig sind.
  • GEWERBLICHE ANWENDBARKEIT
  • Wie oben beschrieben, sind die Superjunction-Siliziumkarbid-Halbleitervorrichtung und das Verfahren zum Herstellen einer Superjunction-Siliziumkarbid-Halbleitervorrichtung gemäß der vorliegenden Erfindung nützlich für Hochspannungs-Halbleitervorrichtungen, die in Leistungswandlern, Stromquellen verschiedener Arten industrieller Maschinen usw. verwendet werden.
  • Bezugszeichenliste
    • 1, 101
    n+-artiges Halbleitersubstrat
    2, 102
    n--artige Driftschicht
    3
    p+-artige Bereiche
    5
    n-artige Bereiche hoher Konzentration
    16, 116
    p--artige Basisbereiche
    17, 117
    n+-artige Sourcebereiche
    18, 118
    p++-artige Kontaktbereiche
    19, 119
    Gatter-Isolierfilme
    20, 120
    Gatterelektroden
    21, 121
    isolierender Zwischenschichtfilm
    22, 122
    Sourceelektroden
    23, 123
    Gräben
    30, 130
    p-artige Säulenbereiche
    30-1 bis 30-9
    erste p-artige Säulenbereiche bis neunte p-artige Säulenbereiche
    31, 131
    n-artige Säulenbereiche
    31-1 bis 31-8
    erste n-artige Säulenbereiche bis achte n-artige Säulenbereiche
    32
    n-artige Epitaxialschicht
    33, 133
    parallele pn-Struktur
    200
    SJ-MOSFET
    300, 301, 302, 303
    Siliziumkarbid-SJ-MOSFET
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • JP 2008016518 [0010]
    • JP 2016192541 [0010]
    • JP 2018019069 [0010]
    • JP 2012164707 [0010]
    • JP 2018142682 [0010]
  • Zitierte Nicht-Patentliteratur
    • Jun Sakakibara, et al., „600V-class Super Junction MOSFET with High Aspect Ratio P/N Columns Structure“, ISPSD, 2008 [0011]

Claims (11)

  1. Superjunction-Siliziumkarbid-Halbleitervorrichtung, umfassend: ein Siliziumkarbid-Halbleitersubstrat eines ersten Leitfähigkeitstyps; eine erste Halbleiterschicht des ersten Leitfähigkeitstyps, die über einer Frontfläche des Siliziumkarbid-Halbleitersubstrats angeordnet ist; eine parallele pn-Struktur, in der eine Vielzahl erster Säulenbereiche des ersten Leitfähigkeitstyps und eine Vielzahl zweiter Säulenbereiche eines zweiten Leitfähigkeitstyps angeordnet sind, so dass sie sich in einer Ebene parallel zur Frontfläche wiederholt miteinander abwechseln, wobei die parallele pn-Struktur in der ersten Halbleiterschicht an einer ersten Oberfläche derselben gegenüber einer zweiten Oberfläche derselben angeordnet ist, die dem Siliziumkarbid-Halbleitersubstrat zugewandt ist; eine zweite Halbleiterschicht des zweiten Leitfähigkeitstyps, die über einer Oberfläche der parallelen pn-Struktur angeordnet ist auf einer ersten Seite derselben gegenüber einer zweiten Seite derselben, die dem Siliziumkarbid-Halbleitersubstrat zugewandt ist; eine Vielzahl erster Halbleiterbereiche des ersten Leitfähigkeitstyps, die selektiv in der zweiten Halbleiterschicht angeordnet sind, und die eine Verunreinigungskonzentration aufweisen, die höher als die Verunreinigungskonzentration der ersten Halbleiterschicht ist; eine Vielzahl von Gräben, die durch die Vielzahl der ersten Halbleiterbereiche und die zweite Halbleiterschicht hindurchgehen und die parallele pn-Struktur erreichen; eine Vielzahl von Gatterelektroden, die über einer Vielzahl von Gatter-Isolierfilmen in den Gräben angeordnet sind; und eine erste Elektrode, die mit den ersten Halbleiterbereichen und der zweiten Halbleiterschicht verbunden ist, wobei die ersten Säulenbereiche eine Verunreinigungskonzentration aufweisen, die im Bereich von 1,1×1016/cm3 bis 5,0×1016/cm3 liegt, und die zweiten Säulenbereiche mehr Kristalldefekte als die ersten Säulenbereiche aufweisen.
  2. Superjunction-Siliziumkarbid-Halbleitervorrichtung, umfassend: ein Siliziumkarbid-Halbleitersubstrat eines ersten Leitfähigkeitstyps; eine erste Halbleiterschicht des ersten Leitfähigkeitstyps, die über einer Frontfläche des Siliziumkarbid-Halbleitersubstrats angeordnet ist; eine parallele pn-Struktur, in der eine Vielzahl erster Säulenbereiche des ersten Leitfähigkeitstyps und eine Vielzahl zweiter Säulenbereiche eines zweiten Leitfähigkeitstyps angeordnet sind, so dass sie sich in einer Ebene parallel zur Frontfläche wiederholt miteinander abwechseln, wobei die parallele pn-Struktur in der ersten Halbleiterschicht an einer ersten Oberfläche derselben gegenüber einer zweiten Oberfläche derselben angeordnet ist, die dem Siliziumkarbid-Halbleitersubstrat zugewandt ist; eine zweite Halbleiterschicht des zweiten Leitfähigkeitstyps, die über einer Oberfläche der parallelen pn-Struktur angeordnet ist auf einer ersten Seite derselben gegenüber einer zweiten Seite derselben, die dem Siliziumkarbid-Halbleitersubstrat zugewandt ist; eine Vielzahl erster Halbleiterbereiche des ersten Leitfähigkeitstyps, die selektiv in der zweiten Halbleiterschicht angeordnet sind, und die eine Verunreinigungskonzentration aufweisen, die höher als die Verunreinigungskonzentration der ersten Halbleiterschicht ist; eine Vielzahl von Gräben, die durch die Vielzahl der ersten Halbleiterbereiche und die zweite Halbleiterschicht hindurchgehen und die parallele pn-Struktur erreichen; eine Vielzahl von Gatterelektroden, die über einer Vielzahl von Gatter-Isolierfilmen in den Gräben angeordnet sind; und eine erste Elektrode, die mit den ersten Halbleiterbereichen und der zweiten Halbleiterschicht verbunden ist, wobei die Vielzahl erster Säulenbereiche eine Verunreinigungskonzentration in einem Bereich von 1,1×1016/cm3 bis 5,0×1016/cm3 aufweisen, und die Vielzahl zweiter Säulenbereiche eine Verunreinigung aufweisen, die deren Leitfähigkeitstyps bestimmt, wobei eine Konzentration der Verunreinigung eine regelmäßige Verteilung in Tiefenrichtung aufweist.
  3. Superjunction-Siliziumkarbid-Halbleitervorrichtung nach Anspruch 1 oder 2, ferner umfassend eine dritte Halbleiterschicht des ersten Leitfähigkeitstyps, die zwischen der parallelen pn-Struktur und der zweiten Halbleiterschicht angeordnet ist, wobei die dritte Halbleiterschicht eine Verunreinigungskonzentration aufweist, die größer als die Verunreinigungskonzentration der ersten Säulenbereiche ist.
  4. Superjunction-Siliziumkarbid-Halbleitervorrichtung nach Anspruch 3, ferner umfassend: eine Vielzahl zweiter Halbleiterbereiche des zweiten Leitfähigkeitstyps, die verbunden mit Böden der Gräben in der dritten Halbleiterschicht angeordnet sind; und eine Vielzahl dritter Halbleiterbereiche des zweiten Leitfähigkeitstyps, die zwischen den Gräben in der dritten Halbleiterschicht angeordnet sind.
  5. Superjunction-Siliziumkarbid-Halbleitervorrichtung nach einem der Ansprüche 1 bis 4, wobei die Verunreinigungskonzentration der ersten Halbleiterschicht kleiner ist als eine Verunreinigungskonzentration der ersten Säulenbereiche, wobei die Verunreinigungskonzentration der ersten Halbleiterschicht in einem Bereich von 1,1×1016/cm3 bis 5,0×1016/cm3 liegt.
  6. Superjunction-Siliziumkarbid-Halbleitervorrichtung nach einem der Ansprüche 1 bis 5, wobei die zweiten Säulenbereiche eine Minoritätsladungsträgerlebensdauer im Bereich von 0,5 ns bis 500 ns aufweisen.
  7. Superjunction-Siliziumkarbid-Halbleitervorrichtung nach einem der Ansprüche 1 bis 6, wobei die zweiten Säulenbereiche regelmäßig mit einer Tiefe im Bereich von 0,4 µm bis 3,0 µm sind.
  8. Superjunction-Siliziumkarbid-Halbleitervorrichtung nach einem der Ansprüche 1 bis 7, wobei die zweiten Säulenbereiche nur in Bereichen zwischen den Gräben angeordnet sind.
  9. Superjunction-Siliziumkarbid-Halbleitervorrichtung nach einem der Ansprüche 1 bis 7, wobei die zweiten Säulenbereiche in Bereichen zwischen den Gräben und in Bereichen direkt unter den Gräben angeordnet sind.
  10. Superjunction-Siliziumkarbid-Halbleitervorrichtung nach Anspruch 9, wobei die zweiten Säulenbereiche der Bereiche direkt unter den Gräben niedriger sind als die zweiten Säulenbereich der Bereiche zwischen den Gräben.
  11. Verfahren zum Herstellen einer Superjunction-Siliziumkarbid-Halbleitervorrichtung, wobei das Verfahren umfasst: einen ersten Vorgang des Bildens einer ersten Halbleiterschicht eines ersten Leitfähigkeitstyps über einer Frontfläche eines Siliziumkarbid-Halbleitersubstrats des ersten Leitfähigkeitstyps; einen zweiten Vorgang des Bildens einer parallelen pn-Struktur, in der eine Vielzahl erster Säulenbereiche des ersten Leitfähigkeitstyps und eine Vielzahl zweiter Säulenbereiche eines zweiten Leitfähigkeitstyps angeordnet sind, so dass sie sich in einer Ebene parallel zur Frontfläche wiederholt miteinander abwechseln, wobei die parallele pn-Struktur in der ersten Halbleiterschicht an einer ersten Oberfläche derselben gegenüber einer zweiten Oberfläche derselben angeordnet ist, die dem Siliziumkarbid-Halbleitersubstrat zugewandt ist; einen dritten Vorgang des Bildens einer zweiten Halbleiterschicht des zweiten Leitfähigkeitstyps über einer Oberfläche der parallelen pn-Struktur auf einer ersten Seite derselben gegenüber einer zweiten Seite derselben, die dem Siliziumkarbid-Halbleitersubstrat zugewandt ist; einen vierten Vorgang des selektiven Bildens einer Vielzahl erster Halbleiterbereiche des ersten Leitfähigkeitstyps in der zweiten Halbleiterschicht, wobei die Vielzahl erster Halbleiterbereiche eine Verunreinigungskonzentration aufweisen, die höher als die Verunreinigungskonzentration der ersten Halbleiterschicht ist; einen fünften Vorgang des Bildens einer Vielzahl von Gräben, die durch die Vielzahl der ersten Halbleiterbereiche und die zweite Halbleiterschicht hindurchgehen und die parallele pn-Struktur erreichen; einen sechsten Vorgang des Bildens einer Vielzahl von Gatterelektroden über einer Vielzahl von Gatter-Isolierfilmen in den Gräben; und einen siebten Vorgang des Bildens einer ersten Elektrode, die mit der Vielzahl erster Halbleiterbereiche und der zweiten Halbleiterschicht verbunden ist, wobei im zweiten Vorgang die Vielzahl erster Säulenbereiche durch Epitaxialwachstum eine Verunreinigungskonzentration in einem Bereich von 1,1×1016/cm3 bis 5,0×1016/cm3 aufweisen, und die Vielzahl zweiter Säulenbereiche durch Ionenimplantation gebildet werden, und das Epitaxialwachstum und die Ionenimplantation wiederholt durchgeführt werden, wodurch die Kristalldefekte der Vielzahl zweiter Säulenbereiche zunehmen und größer als Kristalldefekte der Vielzahl erster Säulenbereiche werden.
DE112019003790.0T 2018-11-29 2019-10-18 Superjunction-siliziumkarbid-halbleitervorrichtung und verfahren zum herstellen einer superjunction-siliziumkarbid-halbleitervorrichtung Pending DE112019003790T5 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018-224294 2018-11-29
JP2018224294 2018-11-29
PCT/JP2019/041215 WO2020110514A1 (ja) 2018-11-29 2019-10-18 超接合炭化珪素半導体装置および超接合炭化珪素半導体装置の製造方法

Publications (1)

Publication Number Publication Date
DE112019003790T5 true DE112019003790T5 (de) 2021-04-22

Family

ID=70853935

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112019003790.0T Pending DE112019003790T5 (de) 2018-11-29 2019-10-18 Superjunction-siliziumkarbid-halbleitervorrichtung und verfahren zum herstellen einer superjunction-siliziumkarbid-halbleitervorrichtung

Country Status (5)

Country Link
US (1) US20210183995A1 (de)
JP (1) JP7190144B2 (de)
CN (1) CN112655096A (de)
DE (1) DE112019003790T5 (de)
WO (1) WO2020110514A1 (de)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7456440B2 (ja) * 2019-06-10 2024-03-27 住友電気工業株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP7263178B2 (ja) * 2019-08-02 2023-04-24 株式会社東芝 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機
US11515387B2 (en) * 2019-12-02 2022-11-29 Fuji Electric Co., Ltd. Method of manufacturing silicon carbide semiconductor device, method of manufacturing silicon carbide substrate, and silicon carbide substrate
JP2021111752A (ja) * 2020-01-15 2021-08-02 ルネサスエレクトロニクス株式会社 半導体装置及びその製造方法
JP7354868B2 (ja) 2020-02-13 2023-10-03 株式会社デンソー スイッチング素子
CN112002750B (zh) * 2020-08-26 2024-01-23 上海华虹宏力半导体制造有限公司 超级结及其制造方法
JP2022080586A (ja) * 2020-11-18 2022-05-30 国立研究開発法人産業技術総合研究所 炭化珪素半導体装置
JPWO2022270245A1 (de) * 2021-06-23 2022-12-29
CN114242768B (zh) * 2021-11-18 2022-08-30 深圳真茂佳半导体有限公司 栅底电荷平衡改善的碳化硅mosfet器件及制造方法
CN114242769B (zh) * 2021-11-24 2022-08-26 深圳真茂佳半导体有限公司 超结梯形槽碳化硅mosfet器件及制作方法
CN114759081B (zh) * 2022-06-14 2022-11-04 绍兴中芯集成电路制造股份有限公司 半导体结构及其制备方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4940535B2 (ja) * 2004-01-08 2012-05-30 株式会社豊田中央研究所 半導体装置
JP4768259B2 (ja) * 2004-12-21 2011-09-07 株式会社東芝 電力用半導体装置
US7960781B2 (en) * 2008-09-08 2011-06-14 Semiconductor Components Industries, Llc Semiconductor device having vertical charge-compensated structure and sub-surface connecting layer and method
JP6168513B2 (ja) * 2013-05-13 2017-07-26 ローム株式会社 半導体装置およびその製造方法
JP6292047B2 (ja) * 2014-06-18 2018-03-14 富士電機株式会社 半導体装置
JP6164672B1 (ja) * 2016-07-19 2017-07-19 国立研究開発法人産業技術総合研究所 半導体装置およびその製造方法
DE112019001937T5 (de) * 2018-04-13 2021-01-07 Sumitomo Electric Industries, Ltd. Halbleitervorrichtung

Also Published As

Publication number Publication date
JP7190144B2 (ja) 2022-12-15
US20210183995A1 (en) 2021-06-17
CN112655096A (zh) 2021-04-13
JPWO2020110514A1 (ja) 2021-09-27
WO2020110514A1 (ja) 2020-06-04

Similar Documents

Publication Publication Date Title
DE112019003790T5 (de) Superjunction-siliziumkarbid-halbleitervorrichtung und verfahren zum herstellen einer superjunction-siliziumkarbid-halbleitervorrichtung
DE112016003510B4 (de) HALBLEITERVORRlCHTUNG UND VERFAHREN ZUR HERSTELLUNG EINER HALBLEITERVORRICHTUNG
DE112016003509B4 (de) Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung
DE102008000660B4 (de) Siliziumkarbid-Halbleitervorrichtung
DE102009038731B4 (de) Halbleiterbauelement mit Ladungsträgerkompensationsstruktur und Verfahren zur Herstellung eines Halbleiterbauelements
EP1408554B1 (de) Durch Feldeffekt steuerbares Halbleiterbauelement
DE112013007772B3 (de) Halbleitervorrichtung
DE19848828C2 (de) Halbleiterbauelement mit kleiner Durchlaßspannung und hoher Sperrfähigkeit
DE102014113214B4 (de) Bipolartransistor mit isoliertem gate mit mesaabschnitten zwischen zelltrenchstrukturen und verfahren zur herstellung
DE2611338C3 (de) Feldeffekttransistor mit sehr kurzer Kanallange
DE112014001050B4 (de) Transistor mit isoliertem gate und temperaturkompensation
DE102014117767B4 (de) Halbleitervorrichtung mit rekombinationsbereich
DE112011104322T5 (de) Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung
EP1114466A1 (de) Hochspannungs-halbleiterbauelement
DE102017209017A1 (de) Siliciumcarbid-Halbleitervorrichtung und Verfahren zum Herstellen einer Siliciumcarbid-Halbleitervorrichtung
DE112016002613B4 (de) Leistungs-Halbleiterbauelement
DE112011100533T5 (de) Halbleitervorrichtung
DE102008032547A1 (de) Grabenisoliertes Gate-MOS-Halbleiterbauelement
DE102015102129A1 (de) Halbleitervorrichtung und RC-IGBT mit direkt an eine Rückseitenelektrode angrenzenden Zonen
DE102018216855A1 (de) Siliziumcarbid-Halbleitervorrichtung und Verfahren zum Herstellen einer Siliziumcarbid-Halbleitervorrichtung
DE102018203693A1 (de) Halbleitervorrichtung
DE102019115161A1 (de) Leistungsvorrichtung mit superübergang und schottky-diode
DE102018118875B4 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE102012108302A1 (de) Halbleitervorrichtung und Verfahren zur Herstellung der Halbleitervorrichtung
DE10245049B4 (de) Kompensationshalbleiterbauelement

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R083 Amendment of/additions to inventor(s)
R016 Response to examination communication