DE10245049B4 - Kompensationshalbleiterbauelement - Google Patents

Kompensationshalbleiterbauelement Download PDF

Info

Publication number
DE10245049B4
DE10245049B4 DE10245049A DE10245049A DE10245049B4 DE 10245049 B4 DE10245049 B4 DE 10245049B4 DE 10245049 A DE10245049 A DE 10245049A DE 10245049 A DE10245049 A DE 10245049A DE 10245049 B4 DE10245049 B4 DE 10245049B4
Authority
DE
Germany
Prior art keywords
zones
zone
component according
semiconductor component
complementary
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10245049A
Other languages
English (en)
Other versions
DE10245049A1 (de
Inventor
Jenö Dr. Tihanyi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10245049A priority Critical patent/DE10245049B4/de
Publication of DE10245049A1 publication Critical patent/DE10245049A1/de
Application granted granted Critical
Publication of DE10245049B4 publication Critical patent/DE10245049B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

Durch Feldeffekt steuerbares Halbleiterbauelement nach dem Prinzip der Ladungsträgerkompensation, das in einem Halbleiterkörper (1) mit einer ersten Oberfläche (2) und einer zweiten Oberfläche (3) angeordnet ist,
mit mindestens einer in einem Driftbereich des Halbleiterkörpers (1) angeordneten Kompensationsschicht (8),
die an mindestens eine an die erste Oberfläche (2) angrenzende Bodyzone (13) des ersten Leitungstyps angrenzt, in die jeweils mindestens eine Sourcezone (14) des zweiten Leitungstyps eingebettet ist,
die mindestens eine Ausräumzone (5) des ersten Leitungstyps und mindestens eine Komplementärausräumzone (4) des zweiten, entgegengesetzten Leistungstyps aufweist,
wobei die mindestens eine Ausräumzone (5) und die mindestens eine Komplementärausräumzone (4) abwechselnd nebeneinander in der Kompensationsschicht (8) angeordnet sind,
dadurch gekennzeichnet,
dass die effektive Ladungsträgerkonzentration in den Komplementärausräumzonen (4) in Richtung der Bodyzonen (13) zunimmt und dass die Anzahl der Dotierstoffatome in einer horizontalen Ebene in den Komplementärausräumzonen (4) in entgegengesetzter Richtung zunimmt.

Description

  • Die Erfindung betrifft ein durch Feldeffekt steuerbares Halbleiterbauelement nach dem Prinzip der Ladungsträgerkompensation gemäß dem Oberbegriff des Patentanspruchs 1.
  • Die Durchlassverluste bei MOS-Transistoren setzen sich bekanntlich aus Verlusten im Kanalbereich und aus ohmschen Verlusten im Driftbereich zusammen. Insbesondere bei Hochvolt-MOS-Transistoren ist gerade der durch den Driftbereich bedingte Anteil dominant. Diese letzt genannten Verluste gilt es daher speziell bei Hochvolt-MOS-Transistoren, die für sehr hohe Sperrspannungen ausgelegt sein müssen, zu reduzieren.
  • Bei lateralen MOSFETs wurden zu diesem Zwecke LDD-Strukturen (Lightly Doped Drain) entwickelt. Bei solchen sogenannten LDD-MOSFETs weist der Driftbereich eine gegenüber dem Drainbereich deutlich reduzierte Dotierungskonzentration auf. In einer Weiterentwicklung dieser LDD-MOSFETs wurden diese mit einer stetig steigenden Dotierungskonzentration des Driftbereiches in die Richtung des Drainbereiches ausgestattet, da eine solche Struktur im Sperrbetrieb eine sehr hohe Sperrspannung aufnimmt und im Durchlassbetrieb sehr hohe Ströme trägt. Bei solchen LDD-Halbleiterbauelementen weist der Strompfad in Richtung des Drain-Anschlusses eine immer größere Anzahl an Ladungsträgern auf, was zu einer großen Stromtragefähigkeit führt. In dem deutschen Patent DE 28 52 621 C4 ist ein solcher lateral ausgebildeter LDD-MOSFET beschrieben.
  • Um die ohmschen Verluste im Driftbereich bei Hochvolt-MOS-Transistoren weiter zu reduzieren, wurden Halbleiterbauelemente nach dem Prinzip der Ladungsträgerkompensation – nachfolgend auch als Kompensationsbauelemente bezeichnet – entwickelt. Bei diesen sind n-leitende und p-leitende Gebiete im Driftbereich nebeneinander angeordnet. Die Nettodotierungen dieser n-dotierten Bereiche (Komplementärausräumzonen) und p-dotierten Bereiche (Ausräumzonen) sind dabei annähernd gleich, so dass eine Ladungsträgerkompensation im Driftbereich vorliegt.
  • Kompensationsbauelemente beruhen auf dem Prinzip, dass sich bei Anlegen einer Sperrspannung die freien Ladungsträger der n- und p-dotierten Gebiete innerhalb des Driftbereiches mehr oder weniger gegenseitig ausräumen und damit kompensieren. Der Vorteil solcher Kompensationsbauelemente besteht darin, dass sie im Durchlassbetrieb einen gegenüber herkömmlichen Halbleiterbauelementen deutlich verringerten Einschaltwiderstand und im Sperrbetrieb eine exzellente Sperrcharakteristik aufweisen.
  • Der grundsätzliche Aufbau solcher Kompensationsbauelemente wurde erstmals in der Veröffentlichung von J. Tihanyi, "A qualitative study of the DC-performance of SIPMOS-Transistors", Siemens Forschungs- und Entwicklungsbericht, Band 9, 1980, Nr. 4, Seite 181ff, Springer-Verlag 1980, beschrieben. Das genaue Prinzip sowie die Wirkungsweise wurde von Coe in dem US-Patent US 4,754,310 dargelegt. Chen gab dem Halbleiterbauelement in dem US-Patent US 5,216,275 A schließlich einen Namen ("Composite buffer layer"). Der Aufbau und die Funktionsweise von Kompensationsbauelementen wurde in der Folge vilfältig weitergebildet und beispielsweise in der WO 97/29518 A1, der EP 1 039 548 A2 , der DE 43 09 764 C2 der DE 198 40 032 C1 und der JP 2002-083962 A beschrieben. Nachfolgend wird daher auf eine detaillierte Beschreibung des Aufbaus und der Funktionsweise von Kompensationsbauelementen weitestgehend verzichtet.
  • Kompensationsbauelemente können in einer Vielzahl von Bauelementvarianten, wie z.B. MOS-Transistoren, Dioden, Thy ristoren, GTOs, IGBTs und dergleichen, Anwendung finden, wenngleich sie heute zumeist als MOS-Transistoren und IGBT eingesetzt werden. Im folgenden soll daher als Beispiel eines Kompensationsbauelements von einem durch Feldeffekt gesteuerten MOS-Transistor – auch kurz MOSFET genannt – ausgegangen werden, ohne jedoch die Erfindung auf dieses Halbleiterbauelement zu beschränken. Ferner wird die Erfindung anhand eines vertikalen MOSFETs dargestellt.
  • Im einfachsten Falle weist ein vertikal ausgebildeter Kompensations-MOSFET senkrecht zu den Hauptoberflächen des n-dotierter Halbleiterkörpers angeordnete, säulen- oder streifenförmige p-dotierte Ausräumzonen aus. In der Richtung des sich in den n-dotierten Komplementärausräumzonen ausbreitenden Strompfades wird die Forderung nach einer steigenden Anzahl an Dotierstoffatomen auch bei konstanter n-Dotierung in der Komplementärausräumzone erfüllt, zum Beispiel dann, wenn die p-dotierten säulenförmigen Ausräumzonen sich in die Tiefe des Halbleiterkörpers hinein verengen bzw. verjüngen. Entsprechend einer Weiterbildung der Kompensationsbauelemente, wie sie beispielsweise in der US 5,216,275 A und US 4,754,310 beschrieben ist, können die Ausräumzonen auch V-förmig oder U-förmig ausgebildet sein. Im Falle von V- oder U-förmigen Ausräumzonen nimmt deren Querschnitt in die Tiefe des Halbleiterkörpers, d.h. in die Richtung des Draingebietes hin, ab. In gleicher Weise nimmt der Querschnitt der Komplementärausräumzonen zu. Da sowohl die Ausräumzonen als auch Komplementärausräumzonen über die gesamte Tiefe eine weitestgehend konstante Dotierungskonzentration aufweisen, nimmt damit die p-Dotierung, also die Gesamtzahl der p-Dotierstoffatome in der Ausräumzone, in die Tiefe des Halbleiterkörpers hin ab. In gleicher Weise nimmt die n-Dotierung, also die Gesamtzahl der n-Dotierstoffatome in der Komplementärausräumzone, in die Tiefe des Halbleiterkörpers hin zu. Kurz gesagt steigt innerhalb der Kompensationsschicht die n-Dotierung zur Scheibenrückseite hin, während die p-Dotierung zur Scheibenvorderseite hin steigt.
  • In einer Weiterbildung muss die Dotierungskonzentration der säulenförmigen p-dotierten Ausräumzonen nicht notwendigerweise konstant sein. In der deutschen Patentschrift DE 198 40 032 C1 ist ein Kompensationsbauelement beschrieben, bei dem die Ausräumzonen eine variable p-Dotierung in vertikaler Richtung der Kompensationsschicht aufweisen. Der Kompensationsgrad K = (Np + Nn)/Nn [mit Np und Nn ist die Gesamtanzahl der elektrisch aktiven, ionisierten Ladungsträger im p-dotierten bzw. n-dotierten Gebiet bezeichnet] ist somit nicht mehr über die gesamte Tiefe des Halbleiterkörpers konstant. Damit kann die Kompensationsschicht abhängig von der Tiefe n-lastig und p-lastig ausgelegt werden. Diese Ausgestaltung der Ausräumzonen innerhalb des Kompensationsbauelementes wird auch als "variable Säule" bezeichnet. Die Dotierung der Komplementärausräumzone ist hier jedoch konstant.
  • Bei modernen vertikalen Hochvolt-Halbleiterbauelementen steht zum Zwecke der Verringerung des Einschaltwiderstandes und damit einhergehender Verluste eine Reduzierung der Fläche bei gleicher Sperrspannungsfestigkeit und Stromtragefähigkeit im Vordergrund. Diese Forderung kann unter anderem dadurch erfüllt werden, dass das Zellraster (Pitch) bzw. die Abstände der einzelnen Zellen zueinander verringert werden.
  • Allerdings kann der Zellabstand zur Gewährleistung einer konstanten Stromtragefähigkeit nicht beliebig verringert werden. Problematisch ist hier vor allem, dass bei einer Verringerung des Zellabstandes im Falle einer konstanten n-Dotierung in den Komplementärausräumzonen die Dotierungsgebiete im Strompfad der jeweiligen Zellen mit steigenden Stromdichten eine immer niedrigere Leitfähigkeit aufweisen. Die damit einhergehende Vergrößerung des Einschaltwiderstandes Ron und somit der Schaltverluste gilt es aber gerade zu vermeiden.
  • Bei der Dimensionierung der Dotierungen der Ausräumzonen und Komplementärausräumzonen muss folgendes beachtet werden:
    Der Kompensationseffekt, d.h. das sich gegenseitige Kompensieren von freien Ladungsträgern unterschiedlicher Polarität (p- und n-Dotierung), erfolgt bekanntlich von unten nach oben, d.h. von den tiefen Bereichen der Kompensationsschicht in Richtung zur Vorderseite des Halbleiterkörpers. Der Kompensationseffekt bzw. auch der Kompensationsgrad K wird von den jeweiligen Dotierungen in den Ausräumzonen und Komplementärausräumzonen bestimmt, wobei hier die Gesamtmenge der Dotierung relevant ist. Eine hohe Dotierung bedeutet einen hohen Kompensationseffekt. Ein hoher Kompensationseffekt bedeutet gleichsam einen niedrigen Einschaltwiderstand RON und damit geringe Schaltverluste bei gleicher Sperrspannung und Stromtragefähigkeit. Allerdings kann zur Erlangung eines hohen Kompensationseffekts die Dotierung in den genannten Bereichen nicht beliebig hoch gewählt werden. Die Ursache hierfür liegt in der Physik des Halbleiterkörpers, bei dem sich zwischen den Ausräumzonen und Komplementärausräumzonen zunächst ein elektrisches Querfeld ausbildet. Für die Ladungsträgerkompensation müssen diese Zonen zunächst ausgeräumt werden. Erst danach kann sich ein elektrisches Längsfeld aufbauen welches verantwortlich ist für eine hohe Durchbruchspannung. Daher werden auch die unmittelbar aneinander grenzenden Bereiche von Ausräumzonen und Komplementärausräumzonen zuerst ausgeräumt. Geschieht dies nicht bzw. nicht rechtzeitig, erfolgt ein Spannungsdurchbruch im stromführenden Pfad der Komplementärausräumzonen, was es aber zu vermeiden gilt.
  • Problematisch ist ferner, dass bei sehr hohen Dotierungen in den seitlichen, aneinander angrenzenden Bereichen von Ausräumzonen und Komplementärausräumzonen die Ladungsträgerkompensation in diesen Bereichen unter Umständen zu lange dauert, so dass ein Spannungsdurchbruch vorzeitig erfolgt. Aus diesen Gründen können diese Bereiche der Ausräumzonen und Komplementärausräumzonen nicht beliebig hoch dotiert werden. Es muss also sichergestellt werden, dass deren Dotierung maximal so hoch ist, dass die Ladungsträgerkompensation und somit das Ausräumen der Ladungsträger in den seitlichen Bereichen in jedem Fall noch vor einem Spannungsdurchbruch erfolgt. Im Falle von säulen- und trichterförmigen Ausräumzonen ist somit die maximale Dotierungsmenge mit etwa 2 × 1012 cm–2 vorgegeben. Dies ist beispielsweise bei Coe ( US 4,754,310 ) ausführlich beschrieben worden.
    •
  • Ausgehend von dem vorstehend genannten Stand der Technik liegt der vorliegenden Erfindung die Aufgabe zugrunde, ein gattungsgemäßes Halbleiterbauelement mit verbessertem Einschaltwiderstand bereitzustellen.
  • Erfindungsgemäß wird diese Aufgabe durch ein Halbleiterbauelement nach dem Prinzip der Ladungsträgerkompensation mit den Merkmalen des Patentanspruchs 1 gelöst.
  • Demgemäß ist ein durch Feldeffekt steuerbares Halbleiterbauelement nach dem Prinzip der Ladungsträgerkompensation vorgesehen, das in einem Halbleiterkörper angeordnet ist, mit mindestens einer in einem Driftbereich des Halbleiterkörpers angeordneten Kompensationsschicht, die an mindestens eine Bodyzone des ersten Leitungstyps angrenzt, in die jeweils mindestens eine Sourcezone des zweiten Leitungstyps eingebettet ist, die mindestens eine Ausräumzone des ersten Leistungstyps und mindestens eine Komplementärausräumzone des zweiten, entgegengesetzten Leistungstyps aufweist, wobei die mindestens eine Ausräumzone und die mindestens eine Komplementärausräumzone abwechselnd nebeneinander in der Kompensationsschicht angeordnet sind, wobei die effektive Ladungsträgerkonzentration in den Komplementärausräumzonen in Richtung der Bodyzonen zunimmt und dass die Gesamtmenge der Dotierstoffatome in den Komplementärausräumzonen in entgegengesetzter Richtung zunimmt.
  • Die der vorliegenden Erfindung zugrunde liegende Idee besteht darin, ein Kompensationsbauelement mit sich in die Tiefe des Halbleiterkörpers verjüngenden Ausräumzonen auszustatten, wobei die Dotierungskonzentration innerhalb der Ausräumzonen weitestgehend konstant ist und die Dotierungskonzentration der Komplementärausräumzonen sich zur Vorderseite des Halbleiterkörpers hin vergrößert. Die Dotierungskonzentration innerhalb der Komplementärausräumzonen wird erfindungsgemäß so eingestellt, dass die Gesamtmenge der Dotieratome in den Ausräumzonen weitestgehend der Gesamtmenge der Dotieratome der Komplementärausräumzonen entspricht.
  • Die Komplementärausräumzonen sind erfindungsgemäß im Bereich der stromführenden Pfade der Komplementärausräumzone in die Richtung der Scheibenvorderseite so dotiert, dass die effektive Dotierungskonzentration in diese Richtung steigt. Diese Steigung der effektiven Dotierungskonzentration in die Richtung der Vorderseite des Halbleiterkörpers wird so reduziert, dass die Anzahl der Dotierstoffatome im stromführenden Pfad der Komplementärausräumzonen zur Rückseite des Halbleiterkörpers hin zunimmt, auch dann, wenn die effektive Dotierungskonzentration im oberen Bereich der Kompensationsschicht höher ist als im unteren Bereich. Die Gesamtmenge der p-Dotierung und der n-Dotierung soll aber gleichsam über die gesamte Tiefe der Kompensationsschicht in etwa gleich sein, so dass das Prinzip der Ladungsträgerkompensation, wie es beispielsweise bei Coe ( US 4,754,310 ) beschrieben ist, erfüllt ist.
  • Dadurch lässt sich gewissermaßen ein dreidimensionaler Strompfad innerhalb der Komplementärausräumzonen erzeugen. Auf diese Weise lassen sich auch Kompensationsbauelemente bereitstellen, die ein kleineres Zellraster und damit einen geringeren effektiven Querschnitt der stromführenden Kanäle innerhalb der Kompensationsschicht bei gleicher Stromtragefähigkeit und gleicher Sperrspannung aufweisen, was gleichsam zu einem verringerten Einschaltwiderstand Ron führt.
  • In einer weiteren Ausgestaltung der Erfindung sind die Ausräumzonen gleichmäßig dotiert, d.h. sie weisen über die gesamte Tiefe des Halbleiterkörpers eine gleichmäßige Dotierungskonzentration auf.
  • In einer Ausgestaltung der Erfindung nimmt die Dotierung der Komplementärausräumzonen in die Richtung der Vorderseite des Halbleiterkörpers kontinuierlich zu. Alternativ wäre es jedoch auch denkbar, dass die Dotierung der Komplementärausräumzonen zur Vorderseite hin stufenweise zunimmt.
  • Die Ausräumzonen weisen vorteilhafterweise eine Trichterform auf. Denkbar wäre hier auch eine V-Form, eine U-Form oder dergleichen. Bei diesem Formen verjüngt sich die Ausräumzone kontinuierlich in die Tiefe des Halbleiterkörpers hinein. Denkbar wären allerdings auch mehr oder weniger stufig sich in die Tiefe des Halbleiterkörpers hinein verjüngende Ausräumzonen.
  • In einer Ausgestaltung der Erfindung sind die Ausräumzonen p-dotiert und die Komplementärausräumzonen n-dotiert.
  • Die Ausräumzonen weisen bevorzugt einen runden oder ovalen Querschnitt auf. Denkbar wären allerdings auch quadratisch, rechteckförmig, hexagonal, streifenförmig, mäanderförmig, etc. ausgebildete Querschnitte der Ausräumzonen.
  • In einer typischen Ausgestaltung ist eine Drainzone vorgesehen, die großflächig direkt an die Kompensationsschicht angrenzt.
  • Alternativ kann auch vorgesehen sein, dass zwischen Kompensationsschicht und Drainzone eine Pufferzone vorgesehen ist, die an die Ausräumzonen und Komplementärausräumzonen angrenzt. Diese Pufferzone weist denselben Leitungstyp wie die Komplementärausräumzonen und die Drainzone auf. Diese Puf ferzone weist – insbesondere bei einem MOSFET – eine geringere Dotierungskonzentration als die Ausräumzonen und Komplementärausräumzonen sowie die Drainzone auf. Alternativ wäre es allerdings auch denkbar, dass die Pufferzone eine höhere Dotierungskonzentration bzw. eine gleiche Dotierungskonzentration als die an die Pufferzone angrenzenden Bereiche der Komplementärausräumzonen aufweist.
  • In einer Weiterbildung der Erfindung sind die Zellenabstände kleiner als die Zellenbreiten.
  • Eine bevorzugte Realisierungsmöglichkeit für Kompensationsbauelemente ist bekanntlich die Aufbautechnik, bei der die unterschiedlichen Bereiche der Kompensationsschicht epitaktisch aufgewachsen werden. Die Dotierung kann beispielsweise bereits während des Epitaxieprozesses erfolgen, wobei die Dotierungskonzentrationen vorteilhafterweise bereits bei der epitaktischen Herstellung der Ausräumzonen und Komplementärausräumzonen eingestellt werden. Alternativ kann die Dotierung auch im Anschluss an jeweils einen Epitaxieschritt durch Ionenimplantation oder Diffusion erfolgen.
  • Für den Fall, dass die Drainzonen denselben Dotierungstyp aufweist wie die Sourcezonen bzw. auch die Komplementärausräumzonen, handelt es sich vorteilhafterweise um ein als MOS-Transistor (MOSFET) ausgebildetes Halbleiterbauelement. Für den Fall, dass die Drainzone einen entgegengesetzten Leitungstyp aufweist, ergibt sich vorteilhafterweise ein als IGBT ausgebildetes Halbleiterbauelement. In diesem Fall wir die Drainzone auch als Anodenzone bezeichnet.
  • Die Erfindung eignet sich insbesondere bei allen Leistungshalbleiterbauelementen wie z.B. MOSFETs, insbesondere Leistungs-MOSFETs. Jedoch sei die Erfindung nicht auf MOSFETs beschränkt, sondern kann im Rahmen der Erfindung auf beliebige Halbleiterbauelemente mit Kompensationsstrukturen, beispielsweise JFETs, IGBTs, Dioden, Thyristoren und dergleichen, erweitert werden.
  • Die Erfindung ist besonders vorteilhaft bei vertikal ausgebildeten Kompensationsbauelementen. Allerdings sei die Erfindung nicht ausschließlich auf solche Strukturen beschränkt, sondern lässt sich auch bei Halbleiterbauelementen mit lateralen Kompensationsstrukturen sehr vorteilhaft einsetzen. Darüber hinaus wäre es selbstverständlich auch denkbar, die Erfindung bei Halbleiterbauelementen mit sogenannten Up-Drain-Strukturen einzusetzen. Up-Drain-Halbleiterstrukturen zeichnen sich dadurch aus, dass der stromführende Pfad, insbesondere in der Kompensationsschicht, im wesentlichen vertikal verläuft. Über lateral verlaufende, hochdotierte Verbindungsstücke kann der Strom aber seitlich herausgeführt und zu einem Drainanschluss an derselben Oberfläche wie der Sourceanschluss geleitet werden.
  • Weitere vorteilhafte Ausgestaltungen und Weiterbildungen der Erfindung sind den Unteransprüchen sowie der Beschreibung unter Bezugnahme auf die Zeichnung entnehmbar.
  • In einer technologisch besonders vorteilhaften Ausgestaltung weist die Kompensationsschicht entweder eine einzige Ausräumzone und eine Vielzahl von Komplementärausräumzonen oder eine einzige Komplementärausräumzone und ein Vielzahl von Ausräumzonen auf.
  • Der Halbleiterkörper besteht vorteilhafterweise aus kristallinem Silizium. Jedoch ist die Erfindung selbstverständlich auch bei anderen Halbleitermaterialien, wie z.B. Siliziumkarbid, Galliumarsenid, Germanium, etc. anwendbar.
    •
  • Die Erfindung wird nachfolgend anhand der in den Figuren der Zeichnung angegebenen Ausführungsbeispiele näher erläutert. Es zeigt dabei:
  • 1 in einem Teilschnitt ein erstes Ausführungsbeispiel eines als Vertikal-MOSFET ausgebildeten, erfindungsgemäßen Kompensationsbauelementes;
  • 2 in einem Teilschnitt ein zweites Ausführungsbeispiel eines erfindungsgemäßen MOSFETs;
  • 3 in einem Teilschnitt ein drittes Ausführungsbeispiel eines erfindungsgemäßen MOSFETs;
  • 4 in einem Teilschnitt ein viertes Ausführungsbeispiel eines erfindungsgemäßen MOSFETs;
  • 5 in einem Teilschnitt ein fünftes, besonders bevorzugtes Ausführungsbeispiel eines erfindungsgemäßen MOSFETs;
  • 6 in einem Teilschnitt ein Ausführungsbeispiel für ein als IGBT ausgebildetes, erfindungsgemäßes Kompensationsbauelement.
  • In allen Figuren der Zeichnung sind gleiche bzw. funktionsgleiche Elemente – sofern nichts anderes angegeben ist – mit gleichen Bezugszeichen versehen worden.
  • 1 zeigt in einem Teilschnitt einen Ausschnitt eines vertikal ausgebildeten, erfindungsgemäßen Kompensationsbauelementes, das hier als n-Kanal MOSFET ausgebildet ist.
  • In 1 mit 1 ein Halbleiterkörper – beispielsweise eine einkristalline Siliziumscheibe – bezeichnet. Der Halbleiterkörper 1 weist eine erste Oberfläche 2, die sogenannte Scheibenvorderseite, und eine zweite Oberfläche 3, die sogenannte Scheibenrückseite, auf. Der Halbleiterkörper weist eine an die Oberfläche 3 stark n-dotierte Drainzone 7 auf, die über eine großflächig auf die Oberfläche 3 aufgebrachte Drain-Metallisierung 20 mit dem Drain-Anschluss D verbunden ist. An der der Oberfläche 3 entgegengesetzten Seite schließt sich die Kompensationsschicht 8 des Kompensationsbauelementes an. Die Kompensationsschicht 8, die bei einem Kompensationsbauelement die Funktion der Driftstrecke inne hat, weist abwechselnd nebeneinander angeordnete Dotierungsgebiete 4, 5 beider Leitfähigkeitstypen, die die Kompensationsstruktur bilden, auf. Die p-dotierten Gebiete 5 werden nachfolgend als Ausräumzonen bezeichnet, während die n-dotierten Gebiete 4 als Komplementärausräumzonen bezeichnet werden.
  • Im vorliegenden Ausführungsbeispiel ist die Kompensationsschicht 8 als Epitaxie-Schicht ausgebildet, die durch Abscheidung von n-dotiertem Silizium auf die Grenzschicht 6 aufgewachsen wird. Dies wird im allgemeinen auch als Aufbautechnik bezeichnet. Die Ausräumzonen 5 können anschließend durch geeignete Verfahren in den Halbleiterkörper 1 eingebracht werden. Es wäre auch denkbar, dass eine p-dotierte oder undotierte Epitaxie-Schicht abgeschieden wird, in die die n- und p-dotierten Gebiete 4, 5 eingebracht werden.
  • An der Oberfläche 2 sind mehrere p-dotierte Bodyzonen 13 in die Kompensationsschicht 8 eingebettet. In jeweils eine Bodyzone 13 sind eine oder mehrere stark n-dotierte Sourcezonen 14 eingebettet. Die Bodyzonen 13 und Sourcezonen 14 können in bekannter Art und Weise durch Ionenimplantation oder durch Diffusion in den Halbleiterkörper 1 eingebracht und/oder durch Epitaxie auf den Halbleiterkörper 1 aufgebracht werden. Benachbarte Bodyzonen 13 sind an der Oberfläche 2 voneinander durch eine Zwischenzone, die Bestandteil der Komplementärausräumzonen 4 ist und somit auch deren Dotierung aufweist, beabstandet. Oberhalb der Zwischenzonen ist jeweils eine Gate-Elektrode 16 vorgesehen, die lateral verlaufend bis zu den Sourcezonen 14 reicht. Die Gate-Elektroden 16 sind gegen die Oberfläche 2 über ein dünnes Gate-Oxid 17 isoliert. Ferner ist eine Source-Metallisierung 18 vorgesehen, die die Sourcezonen 14 und Bodyzonen 13 über einen Nebenschluss elektrisch kontaktiert und die gegen die Gate-Elektrode 16 über ein Schutz-Oxyd 19 beabstandet ist. An der Vorderseite des Halbleiterkörpers 11 ist die Source-Metallisierung 18 mit einem Source-Anschluss S und die Gate-Elektrode 16 mit einem Gate-Anschluss G verbunden.
  • Im Layout des Halbleiterkörpers 11 bezeichnen die mit Gate-Elektroden 16 sowie mit Bodyzonen 13 und Sourcezonen 14 bedeckten Bereiche das aus einer Vielzahl von Zellen bestehende Zellenfeld des MOSFETs. Jeweils eine Zelle beinhaltet mindestens einen Einzeltransistor. Die Einzeltransistoren, die über ihre Laststrecken parallel geschaltet und über eine gemeinsame Ansteuerung steuerbar sind, definieren einen aktiven Bereich des MOSFETs. Im aktiven Bereich kann ein erster Bereich vorhanden sein, in dem die Dotierungskonzentration von Ausräumzonen und Komplementärausräumzonen so gewählt ist, dass im Durchbruchsfall der MOSFET hier zuerst durchbricht.
  • Die Gate-Elektroden 16 bestehen typischerweise aus Polysilizium, jedoch können sie auch aus einem anderen Material, beispielsweise aus Metall oder Silicid, bestehen, wenngleich diese Materialien herstellungstechnisch und aufgrund deren physikalischen und elektrischen Eigenschaften nicht so vorteilhaft sind wie hochdotiertes Polysilizium. Gleichsam kann für das Gate-Oxyd 16 und Schutz-Oxyd 19 statt Siliziumdioxyd (SiO2) auch jedes andere isolierende Material, beispielsweise Siliziumnitrid (Si3N4) oder auch ein Vakuum Verwendung finden, jedoch ist thermisch hergestelltes Siliziumdioxyd insbesondere bei Verwendung als Gate-Oxyd qualitativ am hochwertigsten und deshalb vorzuziehen. Als Source-Metallisierung 18 und Drain-Metallisierung 20 wird typischerweise Aluminium oder eine Aluminiumlegierung – wie zum Beispiel AlSi, AlSiCu, oder dergleichen – verwendet, jedoch könnte hier auch jedes andere hochleitfähige Material, das einen guten Kontakt zum Halbleiterkörper gewährleistet, verwendet werden.
  • Die Gebiete 4, 5 sind im Beispiel in 1 vertikal trichterförmig ausgebildet, jedoch wäre auch ein anderes Design denkbar. Die Dotierungskonzentration der Ausräumzonen 5 ist dabei konstant (p = const). Die Dotierungskonzentration der Komplementärausräumzonen 4 steigt jedoch innerhalb der Kompensationsschicht 8 kontinuierlich in Richtung Bodyzonen 13 (n2 > n1). Diese Steigung der effektiven Dotierungskonzentration in die Richtung der ersten Oberfläche 2 wird aber so reduziert, dass die Anzahl der Dotierstoffatome im stromführenden Pfad der Komplementärausräumzonen 4 zur zweiten Oberfläche 3 des Halbleiterkörpers hin zunimmt. Die Gesamtmenge der p-Dotierung und der n-Dotierung soll aber gleichsam über die gesamte Tiefe der Kompensationsschicht 8 in etwa gleich sein, so dass das Prinzip der Ladungsträgerkompensation, wie es beispielsweise bei Coe ( US 4,754,310 ) beschrieben ist, erfüllt ist.
  • Das Ausführungsbeispiel in 2 unterscheidet sich von dem in 1 dargestellten Halbleiterbauelement insbesondere in dem Aufbau der Kompensationsschicht 8. Hier sind die Ausräumzonen 5 und Komplementärausräumzonen 4 nicht direkt an die rückseitige Drainzone 7 angeschlossen, dass heißt zwischen den Zonen 4, 5 ist noch eine Pufferzone 10 angeordnet. Die Zonen 4, 5 sind somit in der Kompensationsschicht 8 mehr oder weniger floatend ausgebildet. Die Pufferschicht 10 ist ebenfalls n-dotiert, jedoch ist deren Dotierungskonzentration geringer als die der Drainzone 7 und der Komplementärausräumzone 4 (n1 > n0).
  • Im Unterschied zu 2 ist bei dem Kompensationsbauelement entsprechend 3 die Kompensationsschicht 8 schichtweise ausgebildet. Die Kompensationsschicht 8 besteht im gezeigten Beispiel aus vier Schichten 4a–4d, die beispielsweise mittels Epitaxie nacheinander aufeinander aufgebracht worden sind. Dabei weisen die unterschiedlichen Schichten 4a–4d jeweils unterschiedliche Dotierungskonzentrationen n1–n4 auf. Die Dotierungskonzentrationen n1–n4 in den unter der Kompensationsschicht 8, also die Pufferschicht 10, die niedrigste Dotierungskonzentration n0 auf, die dann in die Richtung zur oberster Schicht 4a kontinuierlich oder schichtweise steigt. Die oberste Schicht 4a weist demnach die höchste Dotierungskonzentration n4 auf.
  • 3 zeigt exemplarisch auch den Stromfluss J der Elektronen bei angelegter Spannung.
  • Im Unterschied zu 2 ist bei dem Kompensationsbauelement entsprechend 4 die Ausräumzone 5 als stufenförmig sich in die Tiefe der Kompensationsschicht 8 verjüngende Zone ausgebildet. Damit weist auch die Komplementärausräumzone 4 eine stufenförmige Gestalt auf.
  • Das in 5 dargestellt Halbleiterbauelement bildet in Hinblick auf die Ausgestaltung der Kompensationsschicht 8, insbesondere aus technologischen Gründen, die vorteilhafteste Ausführung, die somit bei einer technischen Realisierung unter Berücksichtigung der zur Verfügung stehenden Technologien gegenüber den in den 1–4 dargestellten Varianten vorzuziehen ist.
  • Zur Herstellung der Kompensationsschicht 8 wird vorzugsweise die Aufbautechnik angewendet, bei der die n- und p-dotierten Gebiete 4, 5 durch abwechselndes Abscheiden von n-dotiertem Silizium und nachfolgender maskierter Dotierung, beispielsweise durch Ionenimplantation und/oder Diffusion, erzeugt werden. Durch Vorsehen mehrerer dieser Abscheide- und Dotierschritte lässt sich eine gewünschte Dicke abhängig von der gewünschten Spannungsfestigkeit bzw. Stromtragefähigkeit des Kompensationsbauelementes bereitstellen. Alternativ kann für den Fall, dass die Kompensationsschicht 8 eine dotierte Grundbelegung aufweist, durch eine maskierte Fächerimplantation bei gestaffelten Energien und/oder Implantationsdosen die gewünschten säulen- oder trichterförmigen Strukturen erzeugt werden. Mittels Hochenergie-Implantation können bei Implantationsenergien von bis zu 20 MeV je nach Dotierelement Implantationstiefen bis über 50 μm erzielt werden. Eine weitere Methode bietet das elektrolytische Ätzen entsprechend einem Verfahren gemäß der EP 0 621 355 A2 .
  • Bei dem Halbleiterbauelement in 5 werden die trichterförmigen, sich in die Tiefe der Kompensationsschicht 8 verjüngenden Ausräumzonen 5 durch Ionenimplantation und/oder durch Diffusion während jedes Epitaxieschrittes erzeugt. Um nun zu gewährleisten, dass die Komplementärausräumzonen 4 über die gesamte Tiefe der Kompensationsschicht 8 dieselbe Gesamtmenge der Dotierstoffatome wie die Ausräumzonen 5 aufweisen, kann beispielsweise bei jedem Schritt der Epitaxie eine zusätzliche Dotierung in die jeweiligen Bereiche 4 (schraffiert dargestellte Bereiche) der Komplementärausräumzonen 4 eingebracht werden. Dies kann beispielsweise durch Ionenimplantation auf die Oberfläche der einzelnen Eptaxieschichten der Komplementärausräumzonen 4 geschehen.
  • Im Unterschied zu 2 ist in 6 statt der n-dotierten Drainzone 7 eine stark p-dotierte Anodenzone vorgesehen, die an die Kompensationsschicht 8 angrenzt. Der Anodenanschluss 22 ist hier an die Anoden-Elektrode A angeschlossen. Das Halbleiterbauelement ist demnach als IGBT ausgebildet.
  • Die Erfindung sei nicht ausschließlich auf die Ausführungsbeispiele gemäß der 1 bis 6 beschränkt. Vielmehr können dort beispielsweise durch Austauschen der Leitfähigkeitstypen n gegen p und durch Variation der Dotierungskonzentrationen eine Vielzahl neuer Bauelementvarianten angegeben werden. Bezüglich weiterer Ausführungsbeispiele wird auch auf die eingangs erwähnten US 5,216,275 , US 4,754,310 , WO 97/29518 A1, DE 43 09 764 C2 und DE 198 40 032 C1 verwiesen, deren Gegenstände hinsichtlich der Ausgestaltung der Kompensationsstrukturen (Ausräumzonen, Komplementärausräumzonen) vollinhaltlich in die vorliegende Patentanmeldung miteinbezogen werden.
  • Zusammenfassend kann festgestellt werden, dass durch das erfindungsgemäße Kompensationsbauelement, bei dem die effektive Dotierung innerhalb der Ausräumzonen und Komplementärausräumzonen zur Vorderseite des Halbleiterbauelementes hin in gleich stark zunimmt, der Einschaltwiderstand auf sehr einfache, jedoch nichtsdestotrotz sehr effektive Weise weiter verringert werden kann. Die so ausgestalteten Kompensationsbauelemente benötigen einen geringeren Bedarf an Chipfläche bei gleicher Sperrspannungsfestigkeit und Stromtragefähigkeit, wodurch sich diese kostengünstiger herstellen lassen.
  • Die vorliegende Erfindung wurde anhand der vorstehenden Beschreibung so dargestellt, um das Prinzip der Erfindung und dessen praktische Anwendung bestmöglichst zu erklären, jedoch lässt sich die Erfindung bei geeigneter Abwandlung selbstverständlich in mannigfaltigen anderen Ausführungsformen realisieren.
    • 1
    Halbleiterkörper
    2
    erste Oberfläche, Scheibenvorderseite
    3
    zweite Oberfläche, Scheibenrückseite
    4
    n-dotiertes Gebiet, Komplementärausräumzone
    4a–4d
    epitaktische Schichten der Komplementärausräumzone
    4'
    zusätzliche Dotierung in der Komplementärausräumzone
    5
    p-dotiertes Gebiet, Ausräumzone
    6
    Grenzschicht
    7
    Drainzone
    8
    Kompensationsschicht
    10
    Pufferzone
    13
    Bodyzone
    14
    Sourcezone
    16
    Gateelektrode
    17
    Dielektrikum, Gateoxid
    18
    Sourceelektrode, Source-Metallisierung
    19
    Schutzoxid
    20
    Drainelektrode, Drain-Metallisierung
    21
    Anodenzone
    22
    Anodenelektrode, Anoden-Metallisierung
    A
    Anodenanschluss
    D
    Drain-Anschluss
    G
    Gate-Anschluss
    S
    Source-Anschluss
    J
    Stromfluss
    n0..n4
    Dotierungskonzentration der n-dotierten Gebiete
    p
    Dotierungskonzentration der p-dotierten Gebiete

Claims (15)

  1. Durch Feldeffekt steuerbares Halbleiterbauelement nach dem Prinzip der Ladungsträgerkompensation, das in einem Halbleiterkörper (1) mit einer ersten Oberfläche (2) und einer zweiten Oberfläche (3) angeordnet ist, mit mindestens einer in einem Driftbereich des Halbleiterkörpers (1) angeordneten Kompensationsschicht (8), die an mindestens eine an die erste Oberfläche (2) angrenzende Bodyzone (13) des ersten Leitungstyps angrenzt, in die jeweils mindestens eine Sourcezone (14) des zweiten Leitungstyps eingebettet ist, die mindestens eine Ausräumzone (5) des ersten Leitungstyps und mindestens eine Komplementärausräumzone (4) des zweiten, entgegengesetzten Leistungstyps aufweist, wobei die mindestens eine Ausräumzone (5) und die mindestens eine Komplementärausräumzone (4) abwechselnd nebeneinander in der Kompensationsschicht (8) angeordnet sind, dadurch gekennzeichnet, dass die effektive Ladungsträgerkonzentration in den Komplementärausräumzonen (4) in Richtung der Bodyzonen (13) zunimmt und dass die Anzahl der Dotierstoffatome in einer horizontalen Ebene in den Komplementärausräumzonen (4) in entgegengesetzter Richtung zunimmt.
  2. Halbleiterbauelement nach Anspruch 1, dadurch gekennzeichnet, dass die Gesamtmenge der Dotierstoffatome in den Ausräumzonen (5) etwa der Gesamtmenge der Dotierstoffatome in den Komplementärausräumzonen (4) entspricht.
  3. Halbleiterbauelement nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass die Ausräumzonen (5) über die gesamte Tiefe der Kompensationsschicht (8) eine gleichmäßige Dotierungskonzentration aufweisen.
  4. Halbleiterbauelement nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass die Dotierung der Komplementärausräumzonen (4) in Richtung der Bodyzonen (13) kontinuierlich und/oder stufenweise zunimmt.
  5. Halbleiterbauelement nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass die Ausräumzonen (5) sich in entgegengesetzter Richtung der Bodyzonen (13) kontinuierlich verjüngen und eine Trichterform oder eine V-Form aufweisen.
  6. Halbleiterbauelement nach einem der Ansprüche 1–4, dadurch gekennzeichnet, dass die Ausräumzonen (5) sich in entgegengesetzter Richtung der Bodyzonen (13) stufig verjüngen.
  7. Halbleiterbauelement nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass die Ausräumzonen (5) p-dotiert und die Komplementärausräumzonen (4) n-dotiert ausgebildet sind.
  8. Halbleiterbauelement nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass die Ausräumzonen (5) einen runden ovalen, oder streifenförmig Querschnitt aufweisen.
  9. Halbleiterbauelement nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass eine Drainzone (7) des zweiten Leitungstyps vorgesehen ist, die großflächig an die Kompensationsschicht (8) angrenzt.
  10. Halbleiterbauelement nach Anspruch 9, dadurch gekennzeichnet, dass die Kompensationsschicht (8) eine Pufferzone (10) des zweiten Leitungstyps enthält, die einerseits an die Drainzone (7) und andererseits an die Ausräumzonen (5) und Komplementärausräumzonen (4) angrenzt.
  11. Halbleiterbauelement nach Anspruch 10, dadurch gekennzeichnet, dass die Pufferzone (10) eine geringere Dotierungskonzentration als die Ausräumzonen (5) und/oder die Komplementärausräumzonen (4) aufweist.
  12. Halbleiterbauelement nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass das Halbleiterbauelement eine Zellenstruktur aufweist, wobei die Zellenabstände kleiner als die Zellenbreiten sind.
  13. Halbleiterbauelement nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass der Halbleiterkörper (1) eine Vielzahl von Epitaxieschichten aufweist, die die Kompensationsschicht (8) bilden.
  14. Halbleiterbauelement nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass das Halbleiterbauelement als Leistungshalbleiterbauelement, insbesondere als Leistungs-MOSFETs oder IGBT, ausgebildet ist.
  15. Halbleiterbauelement nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass das Halbleiterbauelement als vertikales Halbleiterbauelement oder als Up-Drain-Halbleiterbauelement ausgebildet ist.
DE10245049A 2002-09-26 2002-09-26 Kompensationshalbleiterbauelement Expired - Fee Related DE10245049B4 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE10245049A DE10245049B4 (de) 2002-09-26 2002-09-26 Kompensationshalbleiterbauelement

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10245049A DE10245049B4 (de) 2002-09-26 2002-09-26 Kompensationshalbleiterbauelement

Publications (2)

Publication Number Publication Date
DE10245049A1 DE10245049A1 (de) 2004-04-08
DE10245049B4 true DE10245049B4 (de) 2007-07-05

Family

ID=31984131

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10245049A Expired - Fee Related DE10245049B4 (de) 2002-09-26 2002-09-26 Kompensationshalbleiterbauelement

Country Status (1)

Country Link
DE (1) DE10245049B4 (de)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7736976B2 (en) 2001-10-04 2010-06-15 Vishay General Semiconductor Llc Method for fabricating a power semiconductor device having a voltage sustaining layer with a terraced trench facilitating formation of floating islands
US7166890B2 (en) * 2003-10-21 2007-01-23 Srikant Sridevan Superjunction device with improved ruggedness
EP1696490A1 (de) * 2005-02-25 2006-08-30 STMicroelectronics S.r.l. Ladungskompensationshalbleiterbauelement und dazugehoriges Herstellungsverfahren
DE112006003556A5 (de) * 2005-10-24 2008-09-25 Infineon Technologies Austria Ag Halbleiterbauelement mit ladungskompensationsstruktur und verfahren zur herstellung desselben
US7554137B2 (en) 2005-10-25 2009-06-30 Infineon Technologies Austria Ag Power semiconductor component with charge compensation structure and method for the fabrication thereof
DE102006002065B4 (de) 2006-01-16 2007-11-29 Infineon Technologies Austria Ag Kompensationsbauelement mit reduziertem und einstellbarem Einschaltwiderstand
US8222649B2 (en) * 2006-02-07 2012-07-17 Mitsubishi Electric Corporation Semiconductor device and method of manufacturing the same
DE102006061994B4 (de) 2006-12-21 2011-05-05 Infineon Technologies Austria Ag Ladungskompensationsbauelement mit einer Driftstrecke zwischen zwei Elektroden und Verfahren zur Herstellung desselben
US8101997B2 (en) 2008-04-29 2012-01-24 Infineon Technologies Austria Ag Semiconductor device with a charge carrier compensation structure in a semiconductor body and method for its production
US8809949B2 (en) 2009-06-17 2014-08-19 Infineon Technologies Austria Ag Transistor component having an amorphous channel control layer
EP2530721A4 (de) 2010-01-29 2017-11-29 Fuji Electric Co., Ltd. Halbleiterbauelement
CN103151384A (zh) * 2013-03-07 2013-06-12 矽力杰半导体技术(杭州)有限公司 一种半导体装置及其制造方法
KR101795828B1 (ko) 2013-09-17 2017-11-10 매그나칩 반도체 유한회사 초접합 반도체 소자 및 제조 방법
CN107482060A (zh) * 2016-06-08 2017-12-15 深圳尚阳通科技有限公司 超结器件及其制造方法
CN110957351A (zh) * 2019-12-17 2020-04-03 华羿微电子股份有限公司 一种超结型mosfet器件及制备方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4754310A (en) * 1980-12-10 1988-06-28 U.S. Philips Corp. High voltage semiconductor device
US5216275A (en) * 1991-03-19 1993-06-01 University Of Electronic Science And Technology Of China Semiconductor power devices with alternating conductivity type high-voltage breakdown regions
EP0621355A2 (de) * 1993-03-29 1994-10-26 Siemens Aktiengesellschaft Verfahren zur Herstellung einer Lochstruktur in einem Substrat aus Silizium
DE2852621C4 (de) * 1978-12-05 1995-11-30 Siemens Ag Isolierschicht-Feldeffekttransistor mit einer Drif tstrecke zwischen Gate-Elektrode und Drain-Zone
DE4309764C2 (de) * 1993-03-25 1997-01-30 Siemens Ag Leistungs-MOSFET
WO1997029518A1 (de) * 1996-02-05 1997-08-14 Siemens Aktiengesellschaft Durch feldeffekt steuerbares halbleiterbauelement
DE19840032C1 (de) * 1998-09-02 1999-11-18 Siemens Ag Halbleiterbauelement und Herstellungsverfahren dazu
JP2002083962A (ja) * 1999-10-21 2002-03-22 Fuji Electric Co Ltd 半導体素子およびその製造方法
US6475864B1 (en) * 1999-10-21 2002-11-05 Fuji Electric Co., Ltd. Method of manufacturing a super-junction semiconductor device with an conductivity type layer

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2852621C4 (de) * 1978-12-05 1995-11-30 Siemens Ag Isolierschicht-Feldeffekttransistor mit einer Drif tstrecke zwischen Gate-Elektrode und Drain-Zone
US4754310A (en) * 1980-12-10 1988-06-28 U.S. Philips Corp. High voltage semiconductor device
US5216275A (en) * 1991-03-19 1993-06-01 University Of Electronic Science And Technology Of China Semiconductor power devices with alternating conductivity type high-voltage breakdown regions
DE4309764C2 (de) * 1993-03-25 1997-01-30 Siemens Ag Leistungs-MOSFET
EP0621355A2 (de) * 1993-03-29 1994-10-26 Siemens Aktiengesellschaft Verfahren zur Herstellung einer Lochstruktur in einem Substrat aus Silizium
WO1997029518A1 (de) * 1996-02-05 1997-08-14 Siemens Aktiengesellschaft Durch feldeffekt steuerbares halbleiterbauelement
EP1039548A2 (de) * 1996-02-05 2000-09-27 Siemens Aktiengesellschaft Durch Feldeffekt steuerbares Halbleiterbauelement
DE19840032C1 (de) * 1998-09-02 1999-11-18 Siemens Ag Halbleiterbauelement und Herstellungsverfahren dazu
JP2002083962A (ja) * 1999-10-21 2002-03-22 Fuji Electric Co Ltd 半導体素子およびその製造方法
US6475864B1 (en) * 1999-10-21 2002-11-05 Fuji Electric Co., Ltd. Method of manufacturing a super-junction semiconductor device with an conductivity type layer

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
Patent Abstracts of Japan & JP 2002083962 A *
Patent Abstracts of Japan: JP 2002-083 962 A
Tihanyi, J.: A qualitative study of the DC-per- formance of SIPMOS-Transistors. In: Siemens Forschungs- und Entwicklungsbericht. Springer-Ver- lag. 1980, Bd. 9, Nr. 4, S. 181 ff
Tihanyi, J.: A qualitative study of the DC-performance of SIPMOS-Transistors. In: Siemens Forschungs- und Entwicklungsbericht. Springer-Verlag. 1980, Bd. 9, Nr. 4, S. 181 ff *

Also Published As

Publication number Publication date
DE10245049A1 (de) 2004-04-08

Similar Documents

Publication Publication Date Title
DE102018104581B4 (de) Siliziumcarbid-Halbleitervorrichtung und Herstellungsverfahren
DE102018103973B4 (de) Siliziumcarbid-halbleiterbauelement
EP1408554B1 (de) Durch Feldeffekt steuerbares Halbleiterbauelement
DE19539541B4 (de) Lateraler Trench-MISFET und Verfahren zu seiner Herstellung
DE102009035688B4 (de) Halbleiterbauelement mit Trenchgatestruktur und Verfahren zur Herstellung desselben
DE102014113214B4 (de) Bipolartransistor mit isoliertem gate mit mesaabschnitten zwischen zelltrenchstrukturen und verfahren zur herstellung
DE19848828C2 (de) Halbleiterbauelement mit kleiner Durchlaßspannung und hoher Sperrfähigkeit
EP1114466B1 (de) Hochspannungs-halbleiterbauelement
DE102005018378B4 (de) Halbleitervorrichtung der Bauart mit dielektrischer Isolierung
DE102006009985B4 (de) Superjunction-Halbleiterbauteil
DE10245049B4 (de) Kompensationshalbleiterbauelement
DE112019003790T5 (de) Superjunction-siliziumkarbid-halbleitervorrichtung und verfahren zum herstellen einer superjunction-siliziumkarbid-halbleitervorrichtung
DE112011104322T5 (de) Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung
DE102018103849B4 (de) Siliziumcarbid-Halbleiterbauelement mit einer in einer Grabenstruktur ausgebildeten Gateelektrode
DE102015118322B4 (de) Bipolartransistor mit Superjunction-Struktur
DE102015107331A1 (de) Halbleitervorrichtung und rückwärts leitender Bipolartransistor mit isoliertem Gate mit isolierten Sourcezonen
DE102019119121B3 (de) Graben-kontaktstruktur enthaltende halbleitervorrichtung und herstellungsverfahren
EP1264350B1 (de) Vertikales hochvolt-halbleiterbauelement
EP1092238A1 (de) Universal-halbleiterscheibe für hochvolt-halbleiterbauelemente
DE102013107123A1 (de) Ladungskompensations-Halbleitervorrichtung
DE102020121771A1 (de) Erste gate-elektrode und zweite gate-elektrode enthaltendehalbleitervorrichtung
DE10214160B4 (de) Halbleiteranordnung mit Schottky-Kontakt
DE19950579B4 (de) Kompensations-MOS-Bauelement mit hohem Kurzschlußstrom
DE102018123164B3 (de) Halbleitervorrichtung, die eine graben-gatestruktur enthält, und herstellungsverfahren
EP4049317A1 (de) Vertikaler feldeffekttransistor und verfahren zum ausbilden desselben

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee