DE19840032C1 - Halbleiterbauelement und Herstellungsverfahren dazu - Google Patents

Halbleiterbauelement und Herstellungsverfahren dazu

Info

Publication number
DE19840032C1
DE19840032C1 DE19840032A DE19840032A DE19840032C1 DE 19840032 C1 DE19840032 C1 DE 19840032C1 DE 19840032 A DE19840032 A DE 19840032A DE 19840032 A DE19840032 A DE 19840032A DE 19840032 C1 DE19840032 C1 DE 19840032C1
Authority
DE
Germany
Prior art keywords
conductivity type
zone
semiconductor device
surface
characterized
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE19840032A
Other languages
English (en)
Inventor
Gerald Deboy
Jens-Peer Stengl
Helmut Strack
Hans Weber
Heimo Graf
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE19840032A priority Critical patent/DE19840032C1/de
Application granted granted Critical
Publication of DE19840032C1 publication Critical patent/DE19840032C1/de
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=7879591&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=DE19840032(C1) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Anticipated expiration legal-status Critical
Application status is Expired - Fee Related legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816Lateral DMOS transistors, i.e. LDMOS transistors
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802Vertical DMOS transistors, i.e. VDMOS transistors
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/7825Lateral DMOS transistors, i.e. LDMOS transistors with trench gate electrode
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692Surface layout
    • H01L29/0696Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095Body region, i.e. base region, of DMOS transistors or IGBTs
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725Source or drain electrodes for field effect devices
    • H01L29/41766Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312Gate electrodes for field effect devices
    • H01L29/42316Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312Gate electrodes for field effect devices
    • H01L29/42316Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356Disposition, e.g. buried gate electrode
    • H01L29/4236Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312Gate electrodes for field effect devices
    • H01L29/42316Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out

Abstract

Die Erfindung betrifft ein Halbleiterbauelement mit in einem Halbleiterkörper alternierend angeordneten Halbleitergebieten (4, 5) abwechselnd unterschiedlichen Leitungstyps, die sich im Halbleiterkörper von wenigstens einer ersten Zone (6) bis in die Nähe zu einer zweiten Zone (1) erstrecken und eine variable Dotierung haben, so daß das elektrische Feld einen von beiden Zonen (6, 1) aus ansteigenden Verlauf hat.

Description

Die vorliegende Erfindung betrifft ein Halbleiterbauelement mit einem einen sperrenden pn-Übergang aufweisenden Halblei­ terkörper, einer ersten Zone eines ersten Leitungstyps, die mit einer ersten Elektrode verbunden ist und an eine den sperrenden pn-Übergang bildende Zone eines zweiten, zum er­ sten Leitungstyp entgegengesetzten Leitungstyps angrenzt, und mit einer zweiten Zone des ersten Leitungstyps, die mit einer zweiten Elektrode verbunden ist, wobei die der zweiten Zone zugewandte Seite der Zone des zweiten Leitungstyps eine erste Oberfläche bildet und im Bereich zwischen der ersten Oberflä­ che und einer zweiten Oberfläche, die zwischen der ersten Oberfläche und der zweiten Zone liegt, Gebiete des ersten und des zweiten Leitungstyps ineinander verschachtelt sind.

Derartige Halbleiterbauelemente werden auch als Kompensati­ onsbauelemente bezeichnet. Bei solchen Kompensationsbauele­ menten handelt es sich beispielsweise um n- oder p-Kanal-MOS- Feldeffekttransistoren, Dioden, Thyristoren, GTOs oder auch andere Bauelemente. Im folgenden soll jedoch als Beispiel von einem Feldeffekt-Transistor (auch kurz "Transistor" genannt) ausgegangen werden.

Zu Kompensationsbauelementen gibt es über einen langen Zeit­ raum verstreut verschiedene theoretische Untersuchungen (vgl. US 4 754 310 und US 5 216 275), in denen jedoch speziell Ver­ besserungen des Einschaltwiderstandes RSDon und nicht der Stabilität bei Strombelastung, wie insbesondere Robustheit hinsichtlich Avalanche und Kurzschluß im Hochstromfall bei hoher Source-Drain-Spannung, angestrebt werden.

Kompensationsbauelemente beruhen auf einer gegenseitigen Kom­ pensation der Ladung von n- und p-dotierten Gebieten in der Driftregion des Transistors. Die Gebiete sind dabei räumlich so angeordnet, daß das Linienintegral über die Dotierung ent­ lang einer vertikal zum pn-Übergang verlaufenden Linie je­ weils unterhalb der materialspezifischen Durchbruchsladung bleibt (Silizium: ca. 2 . 1012 cm-2). Beispielsweise können in einem Vertikaltransistor, wie er in der Leistungselektronik üblich ist, paarweise p- und n-Säulen oder Platten etc. ange­ ordnet sein. In einer Lateralstruktur können p- und n-lei­ tende Schichten lateral zwischen einem mit einer p-leitenden Schicht belegten Graben und einem mit einer n-leitenden Schicht belegten Graben abwechselnd übereinander gestapelt sein (vgl. US 4 754 310).

Durch die weitgehende Kompensation der p- und n-Dotierungen läßt sich bei Kompensationsbauelementen die Dotierung des stromführenden Bereichs (für n-Kanal-Transistoren der n-Be­ reich, für p-Kanal-Transistoren der p-Bereich) deutlich erhö­ hen, woraus trotz des Verlusts an stromführender Fläche ein deutlicher Gewinn an Einschaltwiderstand RDSon resultiert. Die Sperrfähigkeit des Transistors hängt dabei im wesentli­ chen von der Differenz der beiden Dotierungen ab. Da aus Gründen der Reduktion des Einschaltwiderstandes eine um min­ destens eine Größenordnung höhere Dotierung des stromführen­ den Gebiets erwünscht ist, erfordert die Beherrschung der Sperrspannung eine kontrollierte Einstellung des Kompensati­ onsgrades, der für Werte im Bereich ≦ ±10% definierbar ist. Bei einem höheren Gewinn an Einschaltwiderstand wird der ge­ nannte Bereich noch kleiner. Der Kompensationsgrad ist dabei definierbar durch

(p-Dotierung - n-Dotierung)/n-Dotierung

oder durch
Ladungsdifferenz/Ladung eines Dotierungsgebiets.

Es sind aber auch andere Definitionen möglich.

Es ist Aufgabe der vorliegenden Erfindung, ein robustes Halb­ leiterbauelement der eingangs genannten Art zu schaffen, das sich einerseits durch eine hohe Avalanchefestigkeit und große Strombelastbarkeit vor bzw. im Durchbruch auszeichnet und an­ dererseits im Hinblick auf technologische Schwankungsbreiten von Herstellungsprozessen mit gut reproduzierbaren Eigen­ schaften einfach herstellbar ist.

Diese Aufgabe wird bei einem Halbleiterbauelement der ein­ gangs genannten Art erfindungsgemäß dadurch gelöst, daß die Gebiete des ersten und des zweiten Leitungstyps derart do­ tiert sind, daß in Bereichen nahe der ersten Oberfläche La­ dungsträger des zweiten Leitungstyps und in Bereichen nahe der zweiten Oberfläche Ladungsträger des ersten Leitungstyps überwiegen.

In bevorzugter Weise reichen die Gebiete des zweiten Lei­ tungstyps nicht bis zu der zweiten Zone, so daß zwischen die­ ser zweiten Oberfläche und der zweiten Zone ein schwach do­ tierter Bereich des ersten Leitungstyps verbleibt. Es ist aber möglich, die Breite dieses Bereiches gegen "null" gehen zu lassen. Der schwach dotierte Bereich liefert aber ver­ schiedene Vorteile, wie Erhöhung der Sperrspannung, "weicher" Verlauf der Feldstärke, Verbesserung der Kommutierungseigen­ schaften der Inversdiode.

In einer anderen Weiterbildung der Erfindung ist vorgesehen, daß zwischen der ersten und zweiten Oberfläche ein durch die Dotierung bewirkter Kompensationsgrad derart variiert ist, daß nahe der ersten Oberfläche Atomrümpfe des zweiten Lei­ tungstyps und nahe der zweiten Oberfläche Atomrümpfe des er­ sten Leitungstyps dominieren. Es liegen also Schichtenfolgen p, p-, n-, n oder n, n-, p-, p zwischen den beiden Oberflächen vor.

Vorteilhafte Weiterbildungen des erfindungsgemäßen Halblei­ terbauelements (im folgenden auch Kompensationsbauelement ge­ nannt) ergeben sich aus den weiteren Unteransprüchen.

Die Wirkung der ineinander verschachtelten Gebiete abwech­ selnd unterschiedlichen Leitungstyps auf das elektrische Feld ist im Unterschied zu beispielsweise einem klassischen DMOS- Transistor wie folgt ("lateral" und "vertikal" beziehen sich im folgenden auf einen Vertikaltransistor):

  • a) Es existiert ein zur Verbindungsrichtung zwischen den Elektroden "laterales" Querfeld, dessen Stärke vom Anteil der lateralen Ladung (Linienintegral senkrecht zum late­ ralen pn-Übergang) relativ zur Durchbruchsladung abhängt. Dieses Feld führt zur Trennung von Elektronen und Löchern und zu einer Verringerung des stromtragenden Querschnitts entlang der Strompfade. Diese Tatsache ist für das Ver­ ständnis der Vorgänge im Avalanche, der Durchbruchskenn­ linie und des Sättigungsbereichs des Kennlinienfelds von prinzipieller Bedeutung.
  • b) Das zur Verbindungsrichtung zwischen den Elektroden pa­ rallele "vertikale" elektrische Feld wird lokal von der Differenz der benachbarten Dotierungen bestimmt. Dies be­ deutet, daß sich bei einem Überschuß von Donatoren (n- Lastigkeit: die Ladung in den n-leitenden Gebieten über­ wiegt die Ladung der p-Gebiete) einerseits eine DMOS-ähn­ liche Feldverteilung (Maximum des Felds am sperrenden pn- Übergang, in Richtung gegenüberliegender Bauelementrück­ seite abnehmendes Feld) einstellt, wobei der Gradient des Felds jedoch deutlich geringer ist, als es der Dotierung des n-Gebiets alleine entsprechen würde. Andererseits ist jedoch durch Überkompensation des n-leitenden Gebiets mit Akzeptoren eine in Richtung Rückseite ansteigende Feld­ verteilung möglich (p-Lastigkeit, Überschuß der Akzepto­ ren gegenüber den Donatoren). Das Feldmaximum liegt in einer solchen Auslegung am Boden des p-Gebiets. Kompen­ sieren sich beide Dotierungen exakt, ergibt sich eine ho­ rizontale Feldverteilung.

Mit einer exakt horizontalen Feldverteilung wird das Maximum der Durchbruchsspannung erreicht. Überwiegen die Akzeptoren oder die Donatoren, nimmt die Durchbruchsspannung jeweils ab. Trägt man folglich die Durchbruchsspannung als Funktion des Kompensationsgrads auf, ergibt sich ein parabelförmiger Ver­ lauf.

Eine konstante Dotierung in den p- und n-leitenden Gebieten oder auch eine lokal variierende Dotierung mit periodischen Maxima gleicher Höhe führt dabei zu einem vergleichsweise scharf ausgeprägten Maximum der "Kompensationsparabel". Zu Gunsten eines "Fertigungsfensters" (Einbeziehung der Schwan­ kungen aller relevanter Einzelprozesse) muß eine vergleichs­ weise hohe Durchbruchsspannung angepeilt werden, um verläßli­ che Ausbeuten und Produktionssicherheit zu erreichen. Ziel muß es daher sein, die Kompensationsparabel möglichst flach und breit zu gestalten.

Wird an das Bauelement Sperrspannung angelegt, so wird die Driftstrecke, d. h. der Bereich der paarweise angeordneten Ge­ biete entgegengesetzter Dotierung, von beweglichen Ladungs­ trägern ausgeräumt. Es verbleiben die positiv geladenen Dona­ torrümpfe und die negativ geladenen Akzeptorrümpfe in der sich aufspannenden Raumladungszone. Sie bestimmen dann zu­ nächst den Verlauf des Felds.

Der Stromfluß durch die Raumladungszone bewirkt eine Verände­ rung des elektrischen Felds, wenn die Konzentration der mit dem Stromfluß verbundenen Ladungsträger in den Bereich der Hintergrunddotierung kommt. Elektronen kompensieren dabei Do­ natoren, Löcher die Akzeptoren. Für die Stabilität des Bau­ elements ist es also sehr wichtig, welche Dotierung lokal überwiegt, wo Ladungsträger erzeugt werden und wie sich ihre Konzentrationen entlang ihrer Strompfade einstellen.

Für die folgenden Ausführungen zum Verständnis der Basisme­ chanismen wird zunächst eine konstante Dotierung der p- und n-leitenden Gebiete angenommen.

Im eingeschalteten Zustand und insbesondere im Sättigungsbe­ reich des Kennlinienfeldes eines MOS-Transistors fließt ein reiner Elektronenstrom aus dem Kanal in ein n-dotiertes Ge­ biet, bei einem Vertikaltransistor auch "Säule" genannt, wo­ bei in der Tiefe eine zunehmende Fokussierung des Stromflus­ ses aufgrund des elektrischen Querfelds eintritt. Hochstrom- Stabilität wird durch Überwiegen der n-Dotierung gefördert; da jedoch der Kanalbereich mit seinem positiven Temperatur­ koeffizienten eine inhomogene Stromverteilung in einem Zel­ lenfeld unterbindet, ist diese Betriebsart eher unkritisch. Eine Reduktion der Stromdichte läßt sich durch partielle Ab­ schattung des Kanalanschlusses erreichen (vgl. DE 198 08 348 A1).

Für die Durchbruchskennlinie bzw. deren Verlauf ist folgendes zu beachten: Die Erzeugung von Elektronen und Löchern erfolgt im Bereich maximaler Feldstärke. Die Trennung beider Ladungs­ trägerarten wird durch das elektrische Querfeld vorgenommen. Entlang beider Strompfade im p- bzw. n-Gebiet tritt eine Fo­ kussierung und weitere Multiplikation ein. Schließlich tritt auch keine Wirkung einer partiellen Kanalabschattung ein. Stabilität liegt nur dann vor, wenn die beweglichen Ladungs­ träger außerhalb ihrer Entstehungsorte zu einem Anstieg des elektrischen Felds und damit zu einem Anstieg der Durch­ bruchsspannung der jeweiligen Zelle führen. Für Kompensati­ onsbauelemente bedeutet dies Stabilität im p- und n-lastigen Bereich, jedoch nicht im Maximum der Kompensationsparabel. Im p-lastigen Bereich erfolgt der Durchbruch am "Boden" der Säu­ le. Die Elektronen fließen aus der Driftregion heraus und be­ einflussen das Feld somit nicht. Die Löcher werden durch das elektrische Längsfeld zum oberseitigen Source-Kontakt gezo­ gen. Dabei wird der Löcherstrom längs seines Weges durch das elektrische Querfeld fokussiert: die Stromdichte steigt hier an. Damit wird das elektrische Längsfeld zunächst oberflä­ chennah beeinflußt. Infolge der Kompensation der überschüssi­ gen Akzeptorrümpfe (p-Lastigkeit) ergibt sich eine Reduktion des Gradienten des elektrischen Felds und ein Anstieg der Durchbruchsspannung. Dieses Situation ist solange stabil, als das Feld dort deutlich unterhalb der kritischen Feldstärke (für Silizium: etwa 270 kV/cm für eine Ladungsträgerkonzen­ tration von ca. 1015 cm-3) bleibt.

Im n-lastigen Bereich mit einem Überschuß an Donatoren ist der Durchbruch oberflächennah. Die Löcher fließen zum Source­ kontakt und beeinflussen das Feld noch auf dem Weg von ihrem Entstehungsort bis zur p-Wanne. Ziel muß daher sein, den Durchbruchsort möglichst nahe an die p-Wanne heranzulegen. Dies kann beispielsweise durch eine lokale Anhebung der n- Dotierung geschehen. Die Elektronen fließen durch die kom­ plette Driftzone zur Rückseite und beeinflussen das Feld ebenfalls entlang ihres Strompfads. Stabilität wird dann er­ zielt, wenn die Wirkung des Elektronenstroms die des Löcher­ stroms überwiegt. Da hier die Geometrie der Zellenanordnung eine wichtige Rolle spielt, gibt es insbesondere nahe des Ma­ ximums der Kompensationsparabel einen Bereich stabiler und instabiler Kennlinien.

Die Verhältnisse im Avalanche sind sehr ähnlich zu denjenigen bei einem Durchbruch. Die Ströme sind jedoch deutlich höher und betragen bei einem Nennstrom bis zum Doppelten des Nenn­ stromes des Transistors. Da das elektrische Querfeld immer eine deutliche Fokussierung des Stroms bewirkt, wird bei Kom­ pensationsbauelementen bei vergleichsweise geringer Strombe­ lastung der Stabilitätsbereich verlassen. Physikalisch bedeu­ tet dies, daß der strominduzierte Feldanstieg bereits so weit fortgeschritten ist, daß lokal die Durchbruchsfeldstärke er­ reicht wird. Das elektrische Längsfeld kann dann lokal nicht mehr weiter ansteigen, die Krümmung des elektrischen Längs­ felds nimmt jedoch weiter zu, woraus ein Rückgang der Durch­ bruchsspannung der betroffenen Zelle resultiert. In der Kenn­ linie einer Einzelzelle und auch in der Simulation zeigt sich dies durch einen negativen differentiellen Widerstand; d. h. die Spannung geht mit ansteigendem Strom zurück. In einem großen Transistor mit mehreren 10.000 Zellen wird dies zu ei­ ner sehr raschen inhomogenen Umverteilung des Stroms führen. Es bildet sich ein Filament, und der Transistor schmilzt lo­ kal auf.

Daraus ergeben sich die folgenden Konsequenzen für die Stabi­ lität von Kompensationsbauelementen:

  • a) Durch die Trennung von Elektronen und Löchern kommt es nicht wie bei IGBTs und Dioden zu einer "Autostabilisie­ rung". Vielmehr müssen Kompensationsgrad, Feldverteilung und Durchbruchsort exakt eingestellt werden.
  • b) Auf der Kompensationsparabel gibt es bei konstanter Do­ tierung der p- und n-Gebiete bzw. "Säulen" stabile Berei­ che im deutlich p- und im deutlich n-lastigen Bereich. Beide Bereiche hängen nicht zusammen. Damit ergibt sich nur ein extrem kleines Fertigungsfenster. Die Kompensati­ onsparabel ist bei konstanter Dotierung der p- und n-Ge­ biete bzw. Säulen überaus steil. Der Durchbruchsort ver­ lagert sich innerhalb weniger Prozente vom Boden der p- Säule in Richtung Oberfläche.
  • c) Für jedes Kompensationsbauelement gibt es eine Stromzer­ störungsschwelle im Avalanche, die unmittelbar mit dem Kompensationsgrad gekoppelt ist. Der Kompensationsgrad bestimmt andererseits die erzielbare Durchbruchsspannung und hat Einfluß auf den RDSon-Gewinn.
  • d) Bei konstanter Dotierung der p- und n-Gebiete sind - wie oben gesagt - die Bauelemente nahe des Maximums der Kom­ pensationsparabel instabil. Dies führt dazu, daß die Bau­ elemente mit der höchsten Sperrspannung im Avalanche-Test zerstört werden.

Wie oben erläutert wurde, wird zur Vermeidung der Nachteile der Kompensationsgrad längs der Dotierungsgebiete, d. h. bei einer Vertikalstruktur von der Oberseite in Richtung Rücksei­ te des Transistors, so variiert, daß nahe der Oberfläche die Atomrümpfe des zweiten Leitungstyps und nahe der Rückseite die Atomrümpfe des ersten Leitungstyps vorherrschen.

Die resultierende Feldverteilung weist einen "buckelförmigen" Verlauf mit einem Maximum in etwa halber Tiefe auf (vgl. Fig. 6). Damit beeinflussen sowohl die Elektronen als auch die Löcher im Durchbruch und im Avalanche die Feldverteilung. Beide Ladungsträgerarten wirken stabilisierend, da sie von ihrem Entstehungsort aus jeweils in Gebiete laufen, in denen sie die dominierende, überschüssige Hintergrunddotierung kom­ pensieren. Es gibt so einen durchgehenden Stabilitätsbereich von p-lastigen bis zu n-lastigen Kompensationsgraden.

Eine Variation des Kompensationsgrads durch Fertigungsschwan­ kungen verschiebt den Durchbruchsort in vertikaler Richtung nur wenig und auch kontinuierlich hin und her, solange diese Variation kleiner ist als die technologisch eingestellte Va­ riation des Kompensationsgrads. Die Größe dieser Modifikation des Kompensationsgrads bestimmt auch die Grenzen des Stabili­ tätsbereichs. Damit wird das Fertigungsfenster frei wählbar.

Die Fokussierung der Ströme ist deutlich geringer ausgeprägt, da beide Ladungsträgerarten nur jeweils die halbe Wegstrecke im Bereich des komprimierenden elektrischen Querfelds zurück­ legen. Damit werden die Bauelemente im Avalanche mit deutlich höheren Strömen belastbar.

Da bei einer Variation des Kompensationsgrads z. B. in Rich­ tung auf "n-Lastigkeit " das elektrische Feld jeweils im obe­ ren Bereich der Driftstrecke zunimmt, im unteren Bereich aber gleichzeitig abnimmt (bei Variation in Richtung auf p-Lastig­ keit umgekehrt), variiert die Durchbruchsspannung als Funkti­ on des Kompensationsgrads nur relativ wenig. Damit wird die Kompensationsparabel vorzugsweise flach und breit.

Die vertikale Variation des Kompensationsgrads kann durch Va­ riation der Dotierung im p-Gebiet oder durch Variation der Dotierung im n-Gebiet oder durch Variation der Dotierung in beiden Gebieten erfolgen. Die Variation der Dotierung längs der Säulen kann eine konstante Steigung aufweisen oder in mehreren Stufen erfolgen. Grundsätzlich steigt die Variation jedoch monoton von einem p-lastigen Kompensationsgrad zu ei­ nem n-lastigen Kompensationsgrad an.

Die Erfindung kann ohne weiteres auch bei p-Kanal-Transisto­ ren angewandt werden. Es tritt dann ein entsprechend geänder­ ter Verlauf der Halbleitergebiete auf: Ein (p, p-dominiert, n-dominiert, n)-Verlauf wird durch einen (n, n-dominiert, p- dominiert, p)-Verlauf ersetzt.

Die Grenzen der Stabilität werden auf der n-lastigen Seite erreicht, wenn das Feld oberflächennah über einen merklichen Bereich der Driftstrecke horizontal verläuft. Auf der p- lastigen Seite erreicht man die Stabilitätsgrenze, wenn das Feld nahe des Bodens des kompensierenden Säulenbereichs über einen merklichen Bereich der Driftstrecke horizontal ver­ läuft.

Generell gilt, daß die Kompensationsparabel um so flacher und breiter wird, je größer der Gradient des Kompensationsgrads ist. Die Durchbruchsspannung im Maximum der Kompensationspa­ rabel sinkt entsprechend.

Eine weitere wichtige Limitierung der Variation des Kompensa­ tionsgrads wird durch die Forderung nach Unterschreitung der Durchbruchsladung gegeben. Darüber hinaus treten bei starker Anhebung der p-Säulen-Dotierung nahe der Oberfläche Stromein­ schnürungseffekte auf (lateraler JFET-Effekt).

Für 600 V-Bauelemente ist beispielsweise eine Variation des Kompensationsgrads längs der p- und n-Gebiete von 50% vor­ teilhaft.

Obwohl oben primär von einem Vertikal-Transistor ausgegangen wurde, kann das erfindungsgemäße Halbleiterbauelement grund­ sätzlich eine Vertikal- oder auch eine Lateral-Struktur ha­ ben. Bei einer Lateral-Struktur sind z. B. n-- und p--leitende plattenförmige Gebiete lateral ineinander gestaffelt angeord­ net.

Anwendungen für solche Lateraltransistoren sind beispielswei­ se im Smart-Power-Bereich oder auch in der Mikroelektronik zu sehen; Vertikaltransistoren werden dagegen vorwiegend in der Leitungselektronik erzeugt.

Die vertikale Modifikation des Kompensationsgrades ist sehr einfach umzusetzen, da in den einzelnen Epitaxieebenen nur die Implantationsdosis verändert werden muß. Die "echte" Kom­ pensationsdosis wird dann in der mittleren Epitaxieschicht implantiert, darunter z. B. jeweils 10% weniger, darüber z. B. jeweils 10% mehr. Anstelle der Implantationsdosis kann aber auch die Epitaxiedotierung geändert werden.

Durch die größere beherrschbare Streuung ist es möglich, die Herstellungskosten zu verringern. Die Zahl der notwendigen Epitaxieschichten kann reduziert werden, und die Öffnungen für die Kompensations-Implantation können infolge höherer Streuung der implantierten Dosis durch die größere relative Streuung des Lackmaßes bei gleichzeitig verlängerter Nachdif­ fusion für das Zusammendiffundieren der einzelnen p-Bereiche zur "Säule" verkleinert werden.

Nachfolgend wird die Erfindung anhand der Zeichnungen näher erläutert. Es zeigen:

Fig. 1 eine Draufsicht auf einen n-Kanal-Lateral-MOS- Transistor nach einem ersten Ausführungsbeispiel der Erfindung,

Fig. 2 eine Schnittdarstellung eines n-Kanal-Lateral-MOS- Transistors mit V-förmigen Gräben nach einem zweiten Ausführungsbeispiel der Erfindung,

Fig. 3a bis 3d verschiedene Layouts bei dem erfindungsge­ mäßen Halbleiterbauelement,

Fig. 4 einen Schnitt durch einen n-Kanal-MOS-Transistor nach einem dritten Ausführungsbeispiel der Erfindung,

Fig. 5 den Verlauf des Kompensationsgrades K längs einer Li­ nie C-D in Fig. 4,

Fig. 6 den Verlauf des elektrischen Feldes längs der Linie C-D in Fig. 4,

Fig. 7 den Verlauf der Durchbruchsspannung in Abhängigkeit von dem Kompensationsgrad für eine konstante Dotie­ rung und eine variable Dotierung und

Fig. 8 ein konkretes Beispiel für ein Zelldesign für einen n-Kanal-MOS-Transistor.

Fig. 1 zeigt eine Draufsicht auf einen n-Kanal-MOS-Transistor mit einer n+-leitenden Drainzone 15, einer n+-leitenden Sour­ cezone 16, einer Gate-Elektrode 8 und einem p-leitenden Ge­ biet 5. Dieses p-leitende Gebiet 5 erstreckt sich fingerför­ mig in ein n-leitendes Gebiet 4 auf einem Halbleitersubstrat 1, so daß die Gebiete 4 und 5 ineinander "verschachtelt" sind. Die Gate-Elektrode 8 kann beispielsweise aus polykri­ stallinem Silizium bestehen, während eine unterhalb dieser Gate-Elektrode 8 vorhandene und in der Fig. 1 nicht gezeigte Isolierschicht beispielsweise aus Siliziumdioxid und/oder Si­ liziumnitrid aufgebaut ist. In dem p-leitenden Gebiet 5 sind in einer Zone I ein p-Ladungsüberschuß, in einer Zone II eine "neutrale" Ladung und in einer Zone III ein n-Ladungsüber­ schuß vorhanden. Dies bedeutet, daß im Gebiet 5 in der Zone I die p-Ladung die Ladung des umgebenden n-leitenden Gebietes 5 überwiegt, daß weiterhin in der Zone II die p-Ladung genau der Ladung des umgebenden n-leitenden Gebietes 5 kompensiert und daß in der Zone III die p-Ladung geringer ist als die La­ dung des umgebenden n-leitenden Gebietes 5. Wesentlich ist also, daß die Ladung des p-Gebietes 5 variabel ist, während die Ladung der n-Gebiete 4 jeweils konstant ist.

Das p-leitende Gebiet 5 reicht vom Rand der Sourcezone 16, also einer Fläche A bis zu einer strichliert angedeuteten Fläche B im n-leitenden Gebiet 4. Diese Fläche B ist von der Source-Zone 15 beabstandet, so daß zwischen der Fläche B und der Source-Zone 15 ein n-leitender Bereich 13 besteht, in welchem keine "Verschachtelung" mit p-leitenden Gebieten 5 vorliegt. Es ist aber auch möglich, die Fläche B bis zu dem Rand der Drainzone 15 zu verlagern, so daß kein n-leitender Bereich 13 vorliegt. In vorteilhafter Weise ist aber die Flä­ che B von der Drainelektrode 15 beabstandet, was zu einer Er­ höhung der Sperrspannung, einem weicheren Verlauf des elek­ trischen Feldes und einer Verbesserung der Kommutierungsei­ genschaften der Inversdiode führt.

Fig. 2 zeigt einen Schnitt durch ein weiteres Ausführungsbei­ spiel des erfindungsgemäßen Halbleiterbauelements in der Form eines n-Kanal-MOS-Transistors mit einer Drainelektrode 2 und einer Gate-Isolierschicht 9 zwischen der Gate-Elektrode 8 und dem Kanalbereich, der unterhalb der Isolierschicht 9 zwischen einer Sourcezone 16 und einer Drainzone 15 in einem p-leiten­ den Gebiet 5 vorgesehen ist. Auch bei diesem Ausführungsbei­ spiel weisen die p-leitenden Gebiete 5 in den Zonen I, II und III eine variable Dotierung auf, wie dies oben anhand der Fig. 1 erläutert wurde.

Die Ausführungsbeispiele der Fig. 1 und 2 zeigen zwei bevor­ zugte Gestaltungsmöglichkeiten für Lateralstrukturen des er­ findungsgemäßen Halbleiterbauelementes. Wesentlich bei beiden Strukturen ist, daß in den Gebieten 5 die angegebene variable Dotierung vorliegt und daß diese Gebiete 5 die Drainzone 15 nicht erreichen, also in einer Fläche B im Abstand von dieser Drainzone 15 enden. Gegebenenfalls ist es aber möglich, die Fläche B bis an den Rand der Drainzone 15 heranzuführen. Wie oben gesagt, kann der Kompensationsgrad dabei durch Variation der Dotierung der p-leitenden Gebiete 5 oder der n-leitenden Gebiete 4 erzielt werden.

Die Fig. 3a bis 3d zeigen verschiedene Layouts für das erfin­ dungsgemäße Halbleiterbauelement mit Sechseck-Polysilizium- Strukturen 17 und Polysilizium-Öffnungen 18 (Fig. 3a), in de­ nen gegebenenfalls Aluminium-Kontaktlöcher 19 (Fig. 3b) vor­ gesehen sein können. Fig. 3c zeigt ein Layout mit Rechteck- Polysilizium-Strukturen 20 und entsprechenden Polysilizium- Öffnungen 18 und Aluminium-Kontaktlöchern 19, während Fig. 3d schematisch in Draufsicht und Schnittdarstellung eine Strei­ fenstruktur mit Polysilizium-Gate-Elektroden 8 und Aluminium- Elektroden 21 angibt.

Die Fig. 3a bis 3d zeigen, wie das erfindungsgemäße Halblei­ terbauelement mit verschiedenen Strukturen gestaltet werden kann.

Fig. 4 zeigt einen Schnitt durch einen n-Kanal-MOS-Transistor mit einem n+-leitenden Silizium-Halbleitersubstrat 1, einer Drainelektrode 2, einer ersten n-leitenden Schicht 13, einer zweiten Schicht 3 mit n-leitenden Gebieten 4 und p-leitenden Gebieten 5, p-leitenden Zonen 6, n-leitenden Zonen 7, Gate- Elektroden 8 aus beispielsweise polykristallinem Silizium oder Metall, die in eine Isolierschicht 9 aus beispielsweise Siliziumdioxid eingebettet sind, und einer Source-Metallisie­ rung 10 aus beispielsweise Aluminium. Die p-leitenden Gebiete 5 erreichen auch hier das n+-leitende Halbleitersubstrat nicht.

In Fig. 4 sind zur besseren Übersichtlichkeit lediglich die metallischen Schichten schraffiert dargestellt, obwohl auch die übrigen Gebiete bzw. Zonen geschnitten gezeichnet sind.

In den p-leitenden Gebieten 5 sind in einer Zone I ein p-La­ dungsüberschuß, in einer Zone II eine "neutrale" Ladung und in Zone III ein n-Ladungsüberschuß vorhanden. Dies bedeutet, daß im Gebiet 5, das eine "p-Säule" bildet, in der Zone I die Ladung der p-Säule die Ladung des umgebenden n-leitenden Ge­ bietes 5 überwiegt, daß weiterhin in der Zone II die Ladung der p-Säule genau die Ladung des umgebenden n-Gebietes 5 kom­ pensiert und daß in der Zone III die Ladung der p-Säule noch nicht die Ladung des umgebenden n-Gebiets 5 überwiegt. We­ sentlich ist also, daß die Ladung der p-Gebiete 5 variabel ist, während die Ladung der n-Gebiete 4 jeweils konstant ist. Es ist hier wie in den vorangehenden Ausführungsbeispielen aber auch möglich, daß die Ladung der p-leitenden Gebiete 5 konstant ist und die Ladung der n-leitenden Gebiet variiert wird. Ebenso ist es möglich, in beiden Gebieten 4 und 5 die Ladung variabel zu gestalten.

Fig. 5 zeigt in einem Schnitt C-D den Verlauf des Kompensati­ onsgrades K über der Tiefe t des n-Kanal-MOS-Transistors: wie aus der Fig. 5 zu ersehen ist, steigt der Kompensationsgrad K mit einem konstanten Gradienten oder stufenförmig von dem Punkt C zu dem Punkt D monoton an.

Aus Fig. 6 ist zu ersehen, daß über dem Gebiet 5 das elektri­ sche Feld E zwischen den Punkten C und D eine im wesentlichen konstante Krümmung besitzt.

Fig. 7 zeigt Kompensationsparabeln für eine konstante und ei­ ne variable Dotierung der p-leitenden Gebiete 5 bei dem Aus­ führungsbeispiel von Fig. 4. Auf der Abszisse ist dabei der Kompensationsgrad K in Prozent aufgetragen, während die Ordi­ nate die Durchbruchsspannung U in Volt angibt. Eine Kurve 11 zeigt dabei die Durchbruchsspannung U für eine variable Do­ tierung, während eine Kurve 12 die Durchbruchsspannung für eine konstante Dotierung darstellt. Es ist deutlich zu erse­ hen, daß die variable Dotierung eine beträchtliche Absenkung der Durchbruchsspannung von etwa 750 V auf etwa 660 V mit sich bringt. Dafür kann aber ein größerer Bereich des Kompen­ sationsgrades ausgenutzt werden.

Fig. 8 zeigt schließlich ein Zelldesign in einem Schnitt mit Drain D, Source S und Gate G, dem n+-leitenden Halbleiter­ substrat 1, einem n-leitenden Halbleiterbereich 13, der n­ leitenden Schicht 3 und n-leitenden Gebieten 4 sowie p-lei­ tenden Gebieten 5. Für das p-leitende Gebiet 5 unterhalb der Sourceelektrode 5 sind in Fig. 8 die Kompensationsgrade bei­ spielsweise zwischen +30% und -20% angegeben, wobei ein Kompensationsgrad "0" eine echte Kompensation zwischen n- Dotierung und p-Dotierung bedeutet. Hier variiert also die Dotierung in der "p-Säule" um einen Faktor 3, während die Do­ tierung in den "n-Säulen" konstant ist.

Bezugszeichenliste

1

Halbleitersubstrat

2

Drainelektrode

3

Epitaxieschicht

4

n-leitendes Gebiet

5

p-leitendes Gebiet

6

p-leitende Zone

7

n-leitende Zone

8

Gate-Elektrode

9

Isolierschicht

10

Source-Metallisierung

11

Kompensationsparabel für variable Dotierung

12

Kompensationsparabel für konstante Dotierung

13

n-

-leitender Bereich

15

Drainzone

16

Sourcezone

17

Sechseck-Polysilizium-Strukturen

18

Polysilizium-Öffnung

19

Aluminium-Kontaktloch

20

Rechteck-Polysilizium-Strukturen

21

Aluminium-Elektroden
SSourceelektrode
GGateelektrode
DDrainelektrode
KKompensationsgrad (%)
USpannung (Volt)
tTiefe
EElektrisches Feld
A, BFlächen

Claims (14)

1. Halbleiterbauelement mit einem einen sperrenden pn-Über­ gang aufweisenden Halbleiterkörper, einer ersten Zone (16, 7) eines ersten Leitungstyps, die mit einer ersten Elektrode (10) verbunden ist und an eine den sperrenden pn-Übergang bildende Zone (6) eines zweiten, zum ersten Leitungstyp ent­ gegengesetzten Leitungstyps angrenzt, und mit einer zweiten Zone (15, 1) des ersten Leitungstyps, die mit einer zweiten Elektrode (2) verbunden ist, wobei die der zweiten Zone (15, 1) zugewandte Seite der Zone (6) des zweiten Leitungstyps ei­ ne erste Oberfläche (A) bildet und im Bereich zwischen der ersten Oberfläche (A) und einer zweiten Oberfläche (B), die zwischen der ersten Oberfläche (A) und der zweiten Zone (15, 1) liegt, Gebiete (4, 5) des ersten und des zweiten Leitung­ styps ineinander verschachtelt sind, dadurch gekennzeichnet, daß die Gebiete (4, 5) des ersten und des zweiten Leitung­ styps derart dotiert sind, daß in Bereichen (I) nahe der er­ sten Oberfläche (A) Ladungsträger des zweiten Leitungstyps und in Bereichen (III) nahe der zweiten Oberfläche (B) La­ dungsträger des ersten Leitungstyps überwiegen.
2. Halbleiterbauelement nach Anspruch 1, dadurch gekennzeichnet, daß die zweite Oberfläche (B) von der zweiten Zone (15, 1) beabstandet ist, so daß die ineinander verschachtelten Gebie­ te (4, 5) des ersten und des zweiten Leitungstyps nicht bis zur zweiten Zone (15, 1) reichen.
3. Halbleiterbauelement nach Anspruch 1, dadurch gekennzeichnet, daß die zweite Oberfläche (B) mit der der ersten Zone (16, 7) zugewandten Oberfläche der zweiten Zone (15, 1) zusammen­ fällt, so daß die ineinander verschachtelten Gebiete (4, 5) des ersten und des zweiten Leitungstyps bis zur zweiten Zone (15, 1) reichen.
4. Halbleiterbauelement nach Anspruch 1, dadurch gekennzeichnet, daß zwischen der zweiten Oberfläche (B) und der zweiten Zone (15, 1) ein schwach dotierter Bereich (13) des ersten Lei­ tungstyps vorgesehen ist.
5. Halbleiterbauelement nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß zwischen der ersten und der zweiten Oberfläche (A, B) das elektrische Feld einen von beiden Oberflächen aus ansteigen­ den Verlauf hat.
6. Halbleiterbauelement nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß ein durch die Dotierung in den Gebieten (4, 5) des ersten und des zweiten Leitungstyps bewirkter Kompensationsgrad zwi­ schen der ersten und der zweiten Oberfläche (A, B) einen mo­ notonen Verlauf hat.
7. Halbleiterbauelement nach Anspruch 6, dadurch gekennzeichnet, daß der Kompensationsgrad (K) einen stufenförmigen Verlauf hat.
8. Halbleiterbauelement nach Anspruch 6 oder 7, dadurch gekennzeichnet, daß der Kompensationsgrad (K) zwischen der ersten und der zweiten Oberfläche (A, B) um einen Faktor 4 variiert.
9. Halbleiterbauelement nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, daß der erste Leitungstyp der n-Leitungstyp ist.
10. Halbleiterbauelement nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, daß die Gebiete (4, 5) des ersten und zweiten Leitungstyps lateral im Halbleiterkörper angeordnet sind.
11. Halbleiterbauelement nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, daß die Gebiete (4, 5) des ersten und zweiten Leitungstyps vertikal im Halbleiterkörper angeordnet sind.
12. Halbleiterbauelement nach Anspruch 9, dadurch gekennzeichnet, daß in Gebieten (5) des zweiten Leitungstyps ein durch Dotie­ rung bewirkter Kompensationsgrad derart variiert ist, daß na­ he der ersten Oberfläche (A) Akzeptorrümpfe und nahe der zweiten Oberfläche (B) Donatorrümpfe dominieren.
13. Verfahren zum Herstellen des Halbleiterbauelementes nach einem der Ansprüche 1 bis 12, dadurch gekennzeichnet, daß in einzelnen Halbleiterschichten durch Änderung einer Io­ nenimplantationsdosis der Kompensationsgrad (K) in den Gebie­ ten des zweiten Leitungstyps kontinuierlich verändert wird.
14. Verfahren zum Herstellen des Halbleiterbauelements nach einem der Ansprüche 1 bis 12, dadurch gekennzeichnet, daß in einzelnen Epitaxieschichten durch Änderung der Epita­ xiedotierung der Kompensationsgrad (K) in den Gebieten des zweiten Leitungstyps kontinuierlich verändert wird.
DE19840032A 1998-09-02 1998-09-02 Halbleiterbauelement und Herstellungsverfahren dazu Expired - Fee Related DE19840032C1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19840032A DE19840032C1 (de) 1998-09-02 1998-09-02 Halbleiterbauelement und Herstellungsverfahren dazu

Applications Claiming Priority (10)

Application Number Priority Date Filing Date Title
DE19840032A DE19840032C1 (de) 1998-09-02 1998-09-02 Halbleiterbauelement und Herstellungsverfahren dazu
EP99929017A EP1114466B1 (de) 1998-09-02 1999-04-22 Hochspannungs-halbleiterbauelement
PCT/DE1999/001218 WO2000014807A1 (de) 1998-09-02 1999-04-22 Hochspannungs-halbleiterbauelement
US09/786,022 US6630698B1 (en) 1998-09-02 1999-04-22 High-voltage semiconductor component
JP2000569452A JP4307732B2 (ja) 1998-09-02 1999-04-22 高電圧型半導体構成素子
AT99929017T AT334480T (de) 1998-09-02 1999-04-22 Hochspannungs-halbleiterbauelement
KR10-2001-7002794A KR100394355B1 (ko) 1998-09-02 1999-04-22 고전압 반도체 소자
DE59913715A DE59913715D1 (de) 1998-09-02 1999-04-22 Hochspannungs-halbleiterbauelement
US10/455,839 US6894329B2 (en) 1998-09-02 2003-06-06 High-voltage semiconductor component
US10/455,842 US6960798B2 (en) 1998-09-02 2003-06-06 High-voltage semiconductor component

Publications (1)

Publication Number Publication Date
DE19840032C1 true DE19840032C1 (de) 1999-11-18

Family

ID=7879591

Family Applications (2)

Application Number Title Priority Date Filing Date
DE19840032A Expired - Fee Related DE19840032C1 (de) 1998-09-02 1998-09-02 Halbleiterbauelement und Herstellungsverfahren dazu
DE59913715A Expired - Lifetime DE59913715D1 (de) 1998-09-02 1999-04-22 Hochspannungs-halbleiterbauelement

Family Applications After (1)

Application Number Title Priority Date Filing Date
DE59913715A Expired - Lifetime DE59913715D1 (de) 1998-09-02 1999-04-22 Hochspannungs-halbleiterbauelement

Country Status (7)

Country Link
US (3) US6630698B1 (de)
EP (1) EP1114466B1 (de)
JP (1) JP4307732B2 (de)
KR (1) KR100394355B1 (de)
AT (1) AT334480T (de)
DE (2) DE19840032C1 (de)
WO (1) WO2000014807A1 (de)

Cited By (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10024480A1 (de) * 2000-05-18 2001-11-29 Infineon Technologies Ag Kompensationsbauelement mit verbesserter Robustheit
DE19958234C2 (de) * 1999-12-03 2001-12-20 Infineon Technologies Ag Anordnung eines Gebietes zur elektrischen Isolation erster aktiver Zellen von zweiten aktiven Zellen
WO2002084743A1 (de) * 2001-04-10 2002-10-24 Robert Bosch Gmbh Mis-halbleiterleistungsbauelement und entsprechendes herstellungsverfahren
DE10120656A1 (de) * 2001-04-27 2002-10-31 Infineon Technologies Ag Halbleiterbauelement mit erhöhter Avalanche-Festigkeit
DE10122362A1 (de) * 2001-05-09 2002-11-21 Infineon Technologies Ag Halbleiterbauelement
DE10130158A1 (de) * 2001-06-22 2003-01-09 Infineon Technologies Ag Kompensationsbauelement
DE10137676A1 (de) * 2001-08-01 2003-02-20 Infineon Technologies Ag Schaltungsanordnung zum entlasteten Schalten
DE10316710B3 (de) * 2003-04-11 2004-08-12 Infineon Technologies Ag Verfahren zur Herstellung eines eine Kompensationsstruktur aufweisenden Halbleiteiterkörpers
DE10309400A1 (de) * 2003-03-04 2004-09-23 Infineon Technologies Ag Halbleiterbauelement mit erhöhter Spannungsfestigkeit und/oder verringertem Einschaltwiderstand
DE10317383A1 (de) * 2003-04-15 2004-11-11 Infineon Technologies Ag Junction-Feldeffekttransistor
US6819089B2 (en) 2001-11-09 2004-11-16 Infineon Technologies Ag Power factor correction circuit with high-voltage semiconductor component
US6825514B2 (en) 2001-11-09 2004-11-30 Infineon Technologies Ag High-voltage semiconductor component
DE10326739B3 (de) * 2003-06-13 2005-03-24 Infineon Technologies Ag Halbleiterbauelement mit Schottky-Metallkontakt
DE10339488B3 (de) * 2003-08-27 2005-04-14 Infineon Technologies Ag Laterales Halbleiterbauelement mit einer wenigstens eine Feldelektrode aufweisenden Driftzone
US6894329B2 (en) 1998-09-02 2005-05-17 Infineon Technologies Ag High-voltage semiconductor component
WO2005078802A2 (de) * 2004-02-13 2005-08-25 Infineon Technologies Ag Hochsperrendes halbleiterbauelement mit driftstrecke
US6940126B2 (en) 2002-09-04 2005-09-06 Infineon Technologies Ag Field-effect-controllable semiconductor component and method for producing the semiconductor component
DE102004047358B3 (de) * 2004-09-29 2005-11-03 Infineon Technologies Ag In zwei Halbleiterkörpern integrierte Schaltungsanordnung mit einem Leistungsbauelement und einer Ansteuerschaltung
DE10117801B4 (de) * 2001-04-10 2005-12-22 Robert Bosch Gmbh Halbleiterleistungsbauelement und entsprechendes Herstellungsverfahren
US7126186B2 (en) 2002-12-20 2006-10-24 Infineon Technolgies Ag Compensation component and process for producing the component
US7166890B2 (en) 2003-10-21 2007-01-23 Srikant Sridevan Superjunction device with improved ruggedness
US7193293B2 (en) 2001-05-09 2007-03-20 Infineon Technologies Ag Semiconductor component with a compensation layer, a depletion zone, and a complementary depletion zone, circuit configuration with the semiconductor component, and method of doping the compensation layer of the semiconductor component
DE10245049B4 (de) * 2002-09-26 2007-07-05 Infineon Technologies Ag Kompensationshalbleiterbauelement
DE102006025218A1 (de) * 2006-05-29 2007-12-06 Infineon Technologies Austria Ag Leistungshalbleiterbauelement mit Ladungskompensationsstruktur und Verfahren zur Herstellung desselben
DE10313712B4 (de) * 2003-03-27 2008-04-03 Infineon Technologies Ag Laterales mittels Feldeffekt steuerbares Halbleiterbauelement für HF-Anwendungen
US7560783B2 (en) 2002-04-19 2009-07-14 Infineon Technologies Ag Metal-semiconductor contact, semiconductor component, integrated circuit arrangement and method
US7834376B2 (en) 2005-03-04 2010-11-16 Siliconix Technology C. V. Power semiconductor switch
US8368165B2 (en) 2005-10-20 2013-02-05 Siliconix Technology C. V. Silicon carbide Schottky diode
DE102011052605A1 (de) * 2011-08-11 2013-02-14 Infineon Technologies Austria Ag Verfahren zur Herstellung einer Halbleitervorrichtung und Halbleitervorrichtung
US8421196B2 (en) 2009-11-25 2013-04-16 Infineon Technologies Austria Ag Semiconductor device and manufacturing method
US8525254B2 (en) 2010-08-12 2013-09-03 Infineon Technologies Austria Ag Silicone carbide trench semiconductor device
US8809949B2 (en) 2009-06-17 2014-08-19 Infineon Technologies Austria Ag Transistor component having an amorphous channel control layer
US8901623B2 (en) 2013-02-18 2014-12-02 Infineon Technologies Austria Ag Super junction semiconductor device with overcompensation zones
US9112022B2 (en) 2013-07-31 2015-08-18 Infineon Technologies Austria Ag Super junction structure having a thickness of first and second semiconductor regions which gradually changes from a transistor area into a termination area
US9257503B2 (en) 2013-10-23 2016-02-09 Infineon Technologies Austria Ag Superjunction semiconductor device and method for producing thereof
US9318549B2 (en) 2013-02-18 2016-04-19 Infineon Technologies Austria Ag Semiconductor device with a super junction structure having a vertical impurity distribution
US9412880B2 (en) 2004-10-21 2016-08-09 Vishay-Siliconix Schottky diode with improved surge capability
US9419092B2 (en) 2005-03-04 2016-08-16 Vishay-Siliconix Termination for SiC trench devices
US9496421B2 (en) 2004-10-21 2016-11-15 Siliconix Technology C.V. Solderable top metal for silicon carbide semiconductor devices
US9627552B2 (en) 2006-07-31 2017-04-18 Vishay-Siliconix Molybdenum barrier metal for SiC Schottky diode and process of manufacture
USRE46799E1 (en) 2002-09-25 2018-04-17 Kabushiki Kaisha Toshiba Semiconductor device with alternating conductivity type layers having different vertical impurity concentration profiles
DE102004064308B3 (de) 2004-08-25 2018-10-31 Infineon Technologies Austria Ag Laterale Halbleiterdiode mit einer Feldelektrode und einer Eckstruktur
DE102014112810B4 (de) * 2013-09-17 2019-09-19 Magnachip Semiconductor, Ltd. Super-Junction-Halbleiterbauelement und Verfahren zur Herstellung desselben
USRE47641E1 (en) 2002-03-18 2019-10-08 Kabushiki Kaisha Toshiba Semiconductor device with super junction region

Families Citing this family (67)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5702979A (en) 1994-05-31 1997-12-30 Sgs-Thomson Microelectronics, Inc. Method of forming a landing pad structure in an integrated circuit
JP4765012B2 (ja) * 2000-02-09 2011-09-07 富士電機株式会社 半導体装置及びその製造方法
JP4764974B2 (ja) * 2000-02-09 2011-09-07 富士電機株式会社 半導体装置
DE10066053B4 (de) 2000-12-08 2006-03-30 Infineon Technologies Ag Halbleiterbauelement mit erhöhter Durchbruchspannung
US7638841B2 (en) 2003-05-20 2009-12-29 Fairchild Semiconductor Corporation Power semiconductor devices and methods of manufacture
JP4288907B2 (ja) * 2001-08-29 2009-07-01 株式会社デンソー 炭化珪素半導体装置及びその製造方法
US7221011B2 (en) * 2001-09-07 2007-05-22 Power Integrations, Inc. High-voltage vertical transistor with a multi-gradient drain doping profile
US6555873B2 (en) * 2001-09-07 2003-04-29 Power Integrations, Inc. High-voltage lateral transistor with a multi-layered extended drain structure
US7786533B2 (en) * 2001-09-07 2010-08-31 Power Integrations, Inc. High-voltage vertical transistor with edge termination structure
US6635544B2 (en) * 2001-09-07 2003-10-21 Power Intergrations, Inc. Method of fabricating a high-voltage transistor with a multi-layered extended drain structure
US6576516B1 (en) * 2001-12-31 2003-06-10 General Semiconductor, Inc. High voltage power MOSFET having a voltage sustaining region that includes doped columns formed by trench etching and diffusion from regions of oppositely doped polysilicon
DE10217566A1 (de) * 2002-04-19 2003-11-13 Infineon Technologies Ag Halbleiterbauelement mit integrierter, eine Mehrzahl an Metallisierungsebenen aufweisende Kapazitätsstruktur
WO2004004013A1 (en) * 2002-06-26 2004-01-08 Cambridge Semiconductor Limited Lateral semiconductor device
US7087491B1 (en) * 2003-02-28 2006-08-08 Micrel, Inc. Method and system for vertical DMOS with slots
US8227860B2 (en) * 2003-02-28 2012-07-24 Micrel, Inc. System for vertical DMOS with slots
US7037814B1 (en) * 2003-10-10 2006-05-02 National Semiconductor Corporation Single mask control of doping levels
JP2005322723A (ja) * 2004-05-07 2005-11-17 Nec Electronics Corp 半導体装置およびその製造方法
WO2006082568A2 (en) * 2005-02-07 2006-08-10 Nxp B.V. Method of manufacturing a lateral semiconductor device
DE102005023026B4 (de) * 2005-05-13 2016-06-16 Infineon Technologies Ag Leistungshalbleiterbauelement mit Plattenkondensator-Struktur
JP2007012858A (ja) * 2005-06-30 2007-01-18 Toshiba Corp 半導体素子及びその製造方法
JP2007173418A (ja) * 2005-12-20 2007-07-05 Toshiba Corp 半導体装置
DE102006002065B4 (de) * 2006-01-16 2007-11-29 Infineon Technologies Austria Ag Kompensationsbauelement mit reduziertem und einstellbarem Einschaltwiderstand
US7492003B2 (en) * 2006-01-24 2009-02-17 Siliconix Technology C. V. Superjunction power semiconductor device
US7659588B2 (en) 2006-01-26 2010-02-09 Siliconix Technology C. V. Termination for a superjunction device
US8159895B2 (en) * 2006-08-17 2012-04-17 Broadcom Corporation Method and system for split threshold voltage programmable bitcells
DE102006047489B9 (de) * 2006-10-05 2013-01-17 Infineon Technologies Austria Ag Halbleiterbauelement
JP5132123B2 (ja) * 2006-11-01 2013-01-30 株式会社東芝 電力用半導体素子
KR101279574B1 (ko) * 2006-11-15 2013-06-27 페어차일드코리아반도체 주식회사 고전압 반도체 소자 및 그 제조 방법
DE102006061994B4 (de) * 2006-12-21 2011-05-05 Infineon Technologies Austria Ag Ladungskompensationsbauelement mit einer Driftstrecke zwischen zwei Elektroden und Verfahren zur Herstellung desselben
US7790589B2 (en) * 2007-04-30 2010-09-07 Nxp B.V. Method of providing enhanced breakdown by diluted doping profiles in high-voltage transistors
US8581345B2 (en) * 2007-06-05 2013-11-12 Stmicroelectronics S.R.L. Charge-balance power device comprising columnar structures and having reduced resistance, and method and system of same
ITTO20070392A1 (it) * 2007-06-05 2008-12-06 St Microelectronics Srl Dispositivo di potenza a bilanciamento di carica comprendente strutture colonnari e avente resistenza ridotta
US20090057713A1 (en) * 2007-08-31 2009-03-05 Infineon Technologies Austria Ag Semiconductor device with a semiconductor body
CN103762243B (zh) 2007-09-21 2017-07-28 飞兆半导体公司 功率器件
US8633521B2 (en) 2007-09-26 2014-01-21 Stmicroelectronics N.V. Self-bootstrapping field effect diode structures and methods
WO2009042807A2 (en) 2007-09-26 2009-04-02 Lakota Technologies, Inc. Adjustable field effect rectifier
US8148748B2 (en) 2007-09-26 2012-04-03 Stmicroelectronics N.V. Adjustable field effect rectifier
US8643055B2 (en) 2007-09-26 2014-02-04 Stmicroelectronics N.V. Series current limiter device
US7982253B2 (en) 2008-08-01 2011-07-19 Infineon Technologies Austria Ag Semiconductor device with a dynamic gate-drain capacitance
KR100986614B1 (ko) * 2010-03-25 2010-10-08 주식회사 유신건축종합건축사사무소 알루미늄 경량판넬 고정장치
JP5641995B2 (ja) 2011-03-23 2014-12-17 株式会社東芝 半導体素子
US8836028B2 (en) 2011-04-27 2014-09-16 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
US8673700B2 (en) 2011-04-27 2014-03-18 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
US8772868B2 (en) 2011-04-27 2014-07-08 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
US8786010B2 (en) 2011-04-27 2014-07-22 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
US20120273916A1 (en) 2011-04-27 2012-11-01 Yedinak Joseph A Superjunction Structures for Power Devices and Methods of Manufacture
CN103000665B (zh) 2011-09-08 2015-08-19 上海华虹宏力半导体制造有限公司 超级结器件及制造方法
US8785306B2 (en) * 2011-09-27 2014-07-22 Alpha And Omega Semiconductor Incorporated Manufacturing methods for accurately aligned and self-balanced superjunction devices
JP5504235B2 (ja) 2011-09-29 2014-05-28 株式会社東芝 半導体装置
CN103035528B (zh) * 2012-05-23 2015-08-19 上海华虹宏力半导体制造有限公司 超级结制备工艺方法
CN103050408A (zh) * 2012-05-31 2013-04-17 上海华虹Nec电子有限公司 超级结制作方法
US8823084B2 (en) 2012-12-31 2014-09-02 Infineon Technologies Austria Ag Semiconductor device with charge compensation structure arrangement for optimized on-state resistance and switching losses
US9583578B2 (en) * 2013-01-31 2017-02-28 Infineon Technologies Ag Semiconductor device including an edge area and method of manufacturing a semiconductor device
US9070765B2 (en) * 2013-02-06 2015-06-30 Infineon Technologies Ag Semiconductor device with low on resistance and high breakdown voltage
US9515137B2 (en) 2013-02-21 2016-12-06 Infineon Technologies Austria Ag Super junction semiconductor device with a nominal breakdown voltage in a cell area
US9117694B2 (en) 2013-05-01 2015-08-25 Infineon Technologies Austria Ag Super junction structure semiconductor device based on a compensation structure including compensation layers and a fill structure
US9024383B2 (en) 2013-05-01 2015-05-05 Infineon Technologies Austria Ag Semiconductor device with a super junction structure with one, two or more pairs of compensation layers
US9070580B2 (en) 2013-05-01 2015-06-30 Infineon Technologies Austria Ag Semiconductor device with a super junction structure based on a compensation structure with compensation layers and having a compensation rate gradient
TWI524524B (zh) * 2013-05-06 2016-03-01 台灣茂矽電子股份有限公司 功率半導體元件之製法及結構
KR101932776B1 (ko) * 2013-09-17 2018-12-27 매그나칩 반도체 유한회사 초접합 반도체 소자
US9147763B2 (en) 2013-09-23 2015-09-29 Infineon Technologies Austria Ag Charge-compensation semiconductor device
US10468479B2 (en) 2014-05-14 2019-11-05 Infineon Technologies Austria Ag VDMOS having a drift zone with a compensation structure
US9773863B2 (en) * 2014-05-14 2017-09-26 Infineon Technologies Austria Ag VDMOS having a non-depletable extension zone formed between an active area and side surface of semiconductor body
US9245754B2 (en) 2014-05-28 2016-01-26 Mark E. Granahan Simplified charge balance in a semiconductor device
DE102014112371A1 (de) * 2014-08-28 2016-03-03 Infineon Technologies Austria Ag Halbleitervorrichtung mit regelmässig angeordneten feldelektrodenstrukturen in einem zellgebiet und abschlussstrukturen in einem randgebiet
DE102016109774B4 (de) 2016-05-27 2018-02-08 Infineon Technologies Austria Ag Halbleiterbauelemente und Verfahren zum Bilden eines Halbleiterbauelements
DE102016111940B4 (de) 2016-06-29 2019-07-25 Infineon Technologies Austria Ag Verfahren zum Herstellen einer Superjunction-Halbleitervorrichtung und Superjunction-Halbleitervorrichtung

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4754310A (en) * 1980-12-10 1988-06-28 U.S. Philips Corp. High voltage semiconductor device
US5216275A (en) * 1991-03-19 1993-06-01 University Of Electronic Science And Technology Of China Semiconductor power devices with alternating conductivity type high-voltage breakdown regions

Family Cites Families (71)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3171068A (en) 1960-10-19 1965-02-23 Merck & Co Inc Semiconductor diodes
US3841917A (en) * 1971-09-06 1974-10-15 Philips Nv Methods of manufacturing semiconductor devices
NL170901C (nl) 1971-04-03 1983-01-03 Philips Nv Werkwijze voor het vervaardigen van een halfgeleiderinrichting.
US4003072A (en) 1972-04-20 1977-01-11 Sony Corporation Semiconductor device with high voltage breakdown resistance
JPS5134268B2 (de) 1972-07-13 1976-09-25
JPS604591B2 (de) 1973-11-02 1985-02-05 Hitachi Ltd
DE2611338C3 (de) 1976-03-17 1979-03-29 Siemens Ag, 1000 Berlin Und 8000 Muenchen
JPS6145396B2 (de) 1976-04-29 1986-10-07 Sony Corp
US4055884A (en) 1976-12-13 1977-11-01 International Business Machines Corporation Fabrication of power field effect transistors and the resulting structures
JPS6410102B2 (de) 1978-05-08 1989-02-21 Handotai Kenkyu Shinkokai
JPH0370387B2 (de) 1978-10-13 1991-11-07 Int Rectifier Corp
JPS6352475B2 (de) 1979-01-22 1988-10-19 Handotai Kenkyu Shinkokai
US5008725C2 (en) 1979-05-14 2001-05-01 Internat Rectifer Corp Plural polygon source pattern for mosfet
US4366495A (en) 1979-08-06 1982-12-28 Rca Corporation Vertical MOSFET with reduced turn-on resistance
DE3012185A1 (de) 1980-03-28 1981-10-08 Siemens Ag Feldeffekttransistor
US4345265A (en) 1980-04-14 1982-08-17 Supertex, Inc. MOS Power transistor with improved high-voltage capability
US4593302B1 (en) 1980-08-18 1998-02-03 Int Rectifier Corp Process for manufacture of high power mosfet laterally distributed high carrier density beneath the gate oxide
GB2089118A (en) 1980-12-10 1982-06-16 Philips Electronic Associated Field-effect semiconductor device
NL8103218A (nl) 1981-07-06 1983-02-01 Philips Nv Veldeffekttransistor met geisoleerde stuurelektrode.
JPH0447988B2 (de) 1982-07-05 1992-08-05 Matsushita Electronics Corp
US4417385A (en) 1982-08-09 1983-11-29 General Electric Company Processes for manufacturing insulated-gate semiconductor devices with integral shorts
EP0114435B1 (de) * 1982-12-21 1987-03-18 Philips Electronics N.V. Laterale DMOS-Transistoranordnungen geeignet für Source-Folger-Anwendungen
US4974059A (en) 1982-12-21 1990-11-27 International Rectifier Corporation Semiconductor high-power mosfet device
JPH0456472B2 (de) 1983-10-17 1992-09-08 Tokyo Shibaura Electric Co
EP0162942B1 (de) 1984-05-30 1989-03-01 Max-Planck-Gesellschaft zur Förderung der Wissenschaften e.V. Halbleitervorrichtung zum Nachweisen elektromagnetischer Strahlung oder Teilchen
JPS61158177A (en) * 1984-12-28 1986-07-17 Toshiba Corp Semiconductor device
US5231474A (en) 1986-03-21 1993-07-27 Advanced Power Technology, Inc. Semiconductor device with doped electrical breakdown control region
US5283201A (en) 1988-05-17 1994-02-01 Advanced Power Technology, Inc. High density power device fabrication process
US4895810A (en) 1986-03-21 1990-01-23 Advanced Power Technology, Inc. Iopographic pattern delineated power mosfet with profile tailored recessed source
US5045903A (en) 1988-05-17 1991-09-03 Advanced Power Technology, Inc. Topographic pattern delineated power MOSFET with profile tailored recessed source
US5089434A (en) 1986-03-21 1992-02-18 Advanced Power Technology, Inc. Mask surrogate semiconductor process employing dopant-opaque region
US5182234A (en) 1986-03-21 1993-01-26 Advanced Power Technology, Inc. Profile tailored trench etch using a SF6 -O2 etching composition wherein both isotropic and anisotropic etching is achieved by varying the amount of oxygen
US4748103A (en) 1986-03-21 1988-05-31 Advanced Power Technology Mask-surrogate semiconductor process employing dopant protective region
US5019522A (en) 1986-03-21 1991-05-28 Advanced Power Technology, Inc. Method of making topographic pattern delineated power MOSFET with profile tailored recessed source
US4941026A (en) 1986-12-05 1990-07-10 General Electric Company Semiconductor devices exhibiting minimum on-resistance
US4914058A (en) 1987-12-29 1990-04-03 Siliconix Incorporated Grooved DMOS process with varying gate dielectric thickness
EP0332822A1 (de) 1988-02-22 1989-09-20 Asea Brown Boveri Ag Feldeffektgesteuertes, bipolares Leistungshalbleiter-Bauelement sowie Verfahren zu seiner Herstellung
EP0333426B1 (de) 1988-03-15 1996-07-10 Kabushiki Kaisha Toshiba Dynamischer RAM
US4926226A (en) 1988-09-06 1990-05-15 General Motors Corporation Magnetic field sensors
US4994871A (en) 1988-12-02 1991-02-19 General Electric Company Insulated gate bipolar transistor with improved latch-up current level and safe operating area
US5010025A (en) 1989-04-03 1991-04-23 Grumman Aerospace Corporation Method of making trench JFET integrated circuit elements
CA2037510A1 (en) 1990-03-05 1991-09-06 Mark A. Lacas Communicating system
KR950006483B1 (ko) 1990-06-13 1995-06-15 아오이 죠이찌 종형 mos트랜지스터와 그 제조방법
US5340315A (en) * 1991-06-27 1994-08-23 Abbott Laboratories Method of treating obesity
DE4309764C2 (de) 1993-03-25 1997-01-30 Siemens Ag Leistungs-MOSFET
BE1007283A3 (nl) * 1993-07-12 1995-05-09 Philips Electronics Nv Halfgeleiderinrichting met een most voorzien van een extended draingebied voor hoge spanningen.
US5430315A (en) 1993-07-22 1995-07-04 Rumennik; Vladimir Bi-directional power trench MOS field effect transistor having low on-state resistance and low leakage current
DE4341667C1 (de) 1993-12-07 1994-12-01 Siemens Ag Integrierte Schaltungsanordnung mit mindestens einem CMOS-NAND-Gatter und Verfahren zu deren Herstellung
DE4423068C1 (de) 1994-07-01 1995-08-17 Daimler Benz Ag Feldeffekt-Transistoren aus SiC und Verfahren zu ihrer Herstellung
CN1040814C (zh) * 1994-07-20 1998-11-18 电子科技大学 一种用于半导体器件的表面耐压区
EP0772244B1 (de) 1995-11-06 2000-03-22 Consorzio per la Ricerca sulla Microelettronica nel Mezzogiorno Leistungsbauelement in MOS-Technologie mit niedrigem Ausgangswiderstand und geringer Kapazität und dessen Herstellungsverfahren
US6097063A (en) * 1996-01-22 2000-08-01 Fuji Electric Co., Ltd. Semiconductor device having a plurality of parallel drift regions
WO1997029518A1 (de) 1996-02-05 1997-08-14 Siemens Aktiengesellschaft Durch feldeffekt steuerbares halbleiterbauelement
DE19604043C2 (de) 1996-02-05 2001-11-29 Siemens Ag Durch Feldeffekt steuerbares Halbleiterbauelement
DE19604044C2 (de) 1996-02-05 2002-01-17 Siemens Ag Durch Feldeffekt steuerbares Halbleiterbauelement
DE19611045C1 (de) 1996-03-20 1997-05-22 Siemens Ag Durch Feldeffekt steuerbares Halbleiterbauelement
DE19638437C2 (de) 1996-09-19 2002-02-21 Infineon Technologies Ag Durch Feldeffekt steuerbares Halbleiterbauelement und Verfahren zu dessen Herstellung
JP3938964B2 (ja) 1997-02-10 2007-06-27 三菱電機株式会社 高耐圧半導体装置およびその製造方法
DE19730759C1 (de) 1997-07-17 1998-09-03 Siemens Ag Vertikaler Leistungs-MOSFET
EP1029358A1 (de) 1997-11-03 2000-08-23 Infineon Technologies AG Hochspannungsfeste randstruktur für halbleiterbauelemente
DE19801095B4 (de) 1998-01-14 2007-12-13 Infineon Technologies Ag Leistungs-MOSFET
DE19808348C1 (de) 1998-02-27 1999-06-24 Siemens Ag Durch Feldeffekt steuerbares Halbleiterbauelement
DE19823944A1 (de) 1998-05-28 1999-12-02 Siemens Ag Leistungsdioden-Struktur
DE19830332C2 (de) 1998-07-07 2003-04-17 Infineon Technologies Ag Vertikales Halbleiterbauelement mit reduziertem elektrischem Oberflächenfeld
EP0973203A3 (de) 1998-07-17 2001-02-14 Infineon Technologies AG Halbleiterschicht mit lateral veränderlicher Dotierung und Verfahren zu dessen Herstellung
DE19840032C1 (de) 1998-09-02 1999-11-18 Siemens Ag Halbleiterbauelement und Herstellungsverfahren dazu
DE19841754A1 (de) 1998-09-11 2000-03-30 Siemens Ag Schalttransistor mit reduzierten Schaltverlusten
US6037631A (en) 1998-09-18 2000-03-14 Siemens Aktiengesellschaft Semiconductor component with a high-voltage endurance edge structure
DE19843959B4 (de) 1998-09-24 2004-02-12 Infineon Technologies Ag Verfahren zum Herstellen eines Halbleiterbauelements mit einem sperrenden pn-Übergang
US6291856B1 (en) * 1998-11-12 2001-09-18 Fuji Electric Co., Ltd. Semiconductor device with alternating conductivity type layer and method of manufacturing the same
DE10132136C1 (de) * 2001-07-03 2003-02-13 Infineon Technologies Ag Halbleiterbauelement mit Ladungskompensationsstruktur sowie zugehöriges Herstellungsverfahren

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4754310A (en) * 1980-12-10 1988-06-28 U.S. Philips Corp. High voltage semiconductor device
US5216275A (en) * 1991-03-19 1993-06-01 University Of Electronic Science And Technology Of China Semiconductor power devices with alternating conductivity type high-voltage breakdown regions

Cited By (73)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6894329B2 (en) 1998-09-02 2005-05-17 Infineon Technologies Ag High-voltage semiconductor component
US6960798B2 (en) 1998-09-02 2005-11-01 Infineon Technologies Ag High-voltage semiconductor component
DE19958234C2 (de) * 1999-12-03 2001-12-20 Infineon Technologies Ag Anordnung eines Gebietes zur elektrischen Isolation erster aktiver Zellen von zweiten aktiven Zellen
DE10024480A1 (de) * 2000-05-18 2001-11-29 Infineon Technologies Ag Kompensationsbauelement mit verbesserter Robustheit
DE10024480B4 (de) * 2000-05-18 2006-02-16 Infineon Technologies Ag Kompensationsbauelement mit verbesserter Robustheit
DE10117802A1 (de) * 2001-04-10 2002-10-24 Bosch Gmbh Robert Halbleiterleistungsbauelement und entsprechendes Herstellungsverfahren
DE10117801B4 (de) * 2001-04-10 2005-12-22 Robert Bosch Gmbh Halbleiterleistungsbauelement und entsprechendes Herstellungsverfahren
WO2002084743A1 (de) * 2001-04-10 2002-10-24 Robert Bosch Gmbh Mis-halbleiterleistungsbauelement und entsprechendes herstellungsverfahren
US6838729B2 (en) 2001-04-27 2005-01-04 Infineon Technologies Ag Semiconductor component with enhanced avalanche ruggedness
DE10120656A1 (de) * 2001-04-27 2002-10-31 Infineon Technologies Ag Halbleiterbauelement mit erhöhter Avalanche-Festigkeit
DE10120656C2 (de) * 2001-04-27 2003-07-10 Infineon Technologies Ag Halbleiterbauelement mit erhöhter Avalanche-Festigkeit
US7193293B2 (en) 2001-05-09 2007-03-20 Infineon Technologies Ag Semiconductor component with a compensation layer, a depletion zone, and a complementary depletion zone, circuit configuration with the semiconductor component, and method of doping the compensation layer of the semiconductor component
DE10122362B4 (de) * 2001-05-09 2004-12-09 Infineon Technologies Ag Durch Feldeffekt steuerbares Halbleiterbauelement
DE10122362A1 (de) * 2001-05-09 2002-11-21 Infineon Technologies Ag Halbleiterbauelement
DE10130158C2 (de) * 2001-06-22 2003-06-05 Infineon Technologies Ag Kompensationsbauelement und Verfahren zu dessen Herstellung
DE10130158A1 (de) * 2001-06-22 2003-01-09 Infineon Technologies Ag Kompensationsbauelement
DE10137676B4 (de) * 2001-08-01 2007-08-23 Infineon Technologies Ag ZVS-Brückenschaltung zum entlasteten Schalten
DE10137676A1 (de) * 2001-08-01 2003-02-20 Infineon Technologies Ag Schaltungsanordnung zum entlasteten Schalten
US6825514B2 (en) 2001-11-09 2004-11-30 Infineon Technologies Ag High-voltage semiconductor component
US6819089B2 (en) 2001-11-09 2004-11-16 Infineon Technologies Ag Power factor correction circuit with high-voltage semiconductor component
US6828609B2 (en) 2001-11-09 2004-12-07 Infineon Technologies Ag High-voltage semiconductor component
USRE47641E1 (en) 2002-03-18 2019-10-08 Kabushiki Kaisha Toshiba Semiconductor device with super junction region
US7560783B2 (en) 2002-04-19 2009-07-14 Infineon Technologies Ag Metal-semiconductor contact, semiconductor component, integrated circuit arrangement and method
US6940126B2 (en) 2002-09-04 2005-09-06 Infineon Technologies Ag Field-effect-controllable semiconductor component and method for producing the semiconductor component
DE10240861B4 (de) * 2002-09-04 2007-08-30 Infineon Technologies Ag Mittels Feldeffekt steuerbares Halbleiterbauelement und Verfahren zu dessen Herstellung
USRE46799E1 (en) 2002-09-25 2018-04-17 Kabushiki Kaisha Toshiba Semiconductor device with alternating conductivity type layers having different vertical impurity concentration profiles
DE10245049B4 (de) * 2002-09-26 2007-07-05 Infineon Technologies Ag Kompensationshalbleiterbauelement
US7126186B2 (en) 2002-12-20 2006-10-24 Infineon Technolgies Ag Compensation component and process for producing the component
DE10309400A1 (de) * 2003-03-04 2004-09-23 Infineon Technologies Ag Halbleiterbauelement mit erhöhter Spannungsfestigkeit und/oder verringertem Einschaltwiderstand
DE10309400B4 (de) * 2003-03-04 2009-07-30 Infineon Technologies Ag Halbleiterbauelement mit erhöhter Spannungsfestigkeit und/oder verringertem Einschaltwiderstand
DE10313712B4 (de) * 2003-03-27 2008-04-03 Infineon Technologies Ag Laterales mittels Feldeffekt steuerbares Halbleiterbauelement für HF-Anwendungen
DE10316710B3 (de) * 2003-04-11 2004-08-12 Infineon Technologies Ag Verfahren zur Herstellung eines eine Kompensationsstruktur aufweisenden Halbleiteiterkörpers
DE10317383A1 (de) * 2003-04-15 2004-11-11 Infineon Technologies Ag Junction-Feldeffekttransistor
DE10317383B4 (de) * 2003-04-15 2008-10-16 Infineon Technologies Ag Sperrschicht-Feldeffekttransistor (JFET) mit Kompensationsgebiet und Feldplatte
DE10326739B3 (de) * 2003-06-13 2005-03-24 Infineon Technologies Ag Halbleiterbauelement mit Schottky-Metallkontakt
DE10339488B3 (de) * 2003-08-27 2005-04-14 Infineon Technologies Ag Laterales Halbleiterbauelement mit einer wenigstens eine Feldelektrode aufweisenden Driftzone
US9478441B1 (en) 2003-10-21 2016-10-25 Siliconix Technology C. V. Method for forming a superjunction device with improved ruggedness
DE102004051348B4 (de) * 2003-10-21 2017-07-27 Siliconix Technology C.V. Superjunction Vorrichtung mit verbesserter Robustheit
US7166890B2 (en) 2003-10-21 2007-01-23 Srikant Sridevan Superjunction device with improved ruggedness
US7767500B2 (en) 2003-10-21 2010-08-03 Siliconix Technology C. V. Superjunction device with improved ruggedness
WO2005078802A3 (de) * 2004-02-13 2006-02-02 Infineon Technologies Ag Hochsperrendes halbleiterbauelement mit driftstrecke
WO2005078802A2 (de) * 2004-02-13 2005-08-25 Infineon Technologies Ag Hochsperrendes halbleiterbauelement mit driftstrecke
US7436023B2 (en) 2004-02-13 2008-10-14 Infineon Technologies Ag High blocking semiconductor component comprising a drift section
DE102004064308B3 (de) 2004-08-25 2018-10-31 Infineon Technologies Austria Ag Laterale Halbleiterdiode mit einer Feldelektrode und einer Eckstruktur
US7449777B2 (en) 2004-09-29 2008-11-11 Infineon Technologies Ag Circuit arrangement comprising a power component and a drive circuit integrated in two semiconductor bodies
DE102004047358B3 (de) * 2004-09-29 2005-11-03 Infineon Technologies Ag In zwei Halbleiterkörpern integrierte Schaltungsanordnung mit einem Leistungsbauelement und einer Ansteuerschaltung
US9412880B2 (en) 2004-10-21 2016-08-09 Vishay-Siliconix Schottky diode with improved surge capability
US9496421B2 (en) 2004-10-21 2016-11-15 Siliconix Technology C.V. Solderable top metal for silicon carbide semiconductor devices
US9419092B2 (en) 2005-03-04 2016-08-16 Vishay-Siliconix Termination for SiC trench devices
US7834376B2 (en) 2005-03-04 2010-11-16 Siliconix Technology C. V. Power semiconductor switch
US9472403B2 (en) 2005-03-04 2016-10-18 Siliconix Technology C.V. Power semiconductor switch with plurality of trenches
US9627553B2 (en) 2005-10-20 2017-04-18 Siliconix Technology C.V. Silicon carbide schottky diode
US8368165B2 (en) 2005-10-20 2013-02-05 Siliconix Technology C. V. Silicon carbide Schottky diode
DE102006025218B4 (de) * 2006-05-29 2009-02-19 Infineon Technologies Austria Ag Leistungshalbleiterbauelement mit Ladungskompensationsstruktur und Verfahren zur Herstellung desselben
DE102006025218A1 (de) * 2006-05-29 2007-12-06 Infineon Technologies Austria Ag Leistungshalbleiterbauelement mit Ladungskompensationsstruktur und Verfahren zur Herstellung desselben
US7646061B2 (en) 2006-05-29 2010-01-12 Infineon Technologies Austria Ag Power semiconductor component with charge compensation structure and method for producing the same
US9627552B2 (en) 2006-07-31 2017-04-18 Vishay-Siliconix Molybdenum barrier metal for SiC Schottky diode and process of manufacture
US8809949B2 (en) 2009-06-17 2014-08-19 Infineon Technologies Austria Ag Transistor component having an amorphous channel control layer
US8421196B2 (en) 2009-11-25 2013-04-16 Infineon Technologies Austria Ag Semiconductor device and manufacturing method
US8901717B2 (en) 2009-11-25 2014-12-02 Infineon Technologies Austria Ag Semiconductor device and manufacturing method
US8759202B2 (en) 2009-11-25 2014-06-24 Infineon Technologies Austria Ag Semiconductor device and manufacturing method
US8525254B2 (en) 2010-08-12 2013-09-03 Infineon Technologies Austria Ag Silicone carbide trench semiconductor device
DE102011052473B4 (de) 2010-08-12 2018-11-29 Infineon Technologies Austria Ag Halbleitervorrichtung aus Siliziumcarbid mit Graben
DE102011052605A1 (de) * 2011-08-11 2013-02-14 Infineon Technologies Austria Ag Verfahren zur Herstellung einer Halbleitervorrichtung und Halbleitervorrichtung
DE102011052605B4 (de) * 2011-08-11 2014-07-10 Infineon Technologies Austria Ag Verfahren zur Herstellung einer Halbleitervorrichtung
US9012280B2 (en) 2013-02-18 2015-04-21 Infineon Technologies Austria Ag Method of manufacturing a super junction semiconductor device with overcompensation zones
US8901623B2 (en) 2013-02-18 2014-12-02 Infineon Technologies Austria Ag Super junction semiconductor device with overcompensation zones
US9825127B2 (en) 2013-02-18 2017-11-21 Infineon Technologies Austria Ag Super junction semiconductor device with field extension zones
US9318549B2 (en) 2013-02-18 2016-04-19 Infineon Technologies Austria Ag Semiconductor device with a super junction structure having a vertical impurity distribution
US9520463B2 (en) 2013-07-31 2016-12-13 Infineon Technologies Austra AG Super junction semiconductor device including edge termination
US9112022B2 (en) 2013-07-31 2015-08-18 Infineon Technologies Austria Ag Super junction structure having a thickness of first and second semiconductor regions which gradually changes from a transistor area into a termination area
DE102014112810B4 (de) * 2013-09-17 2019-09-19 Magnachip Semiconductor, Ltd. Super-Junction-Halbleiterbauelement und Verfahren zur Herstellung desselben
US9257503B2 (en) 2013-10-23 2016-02-09 Infineon Technologies Austria Ag Superjunction semiconductor device and method for producing thereof

Also Published As

Publication number Publication date
US6630698B1 (en) 2003-10-07
AT334480T (de) 2006-08-15
WO2000014807A1 (de) 2000-03-16
US20040007736A1 (en) 2004-01-15
US6960798B2 (en) 2005-11-01
US6894329B2 (en) 2005-05-17
DE59913715D1 (de) 2006-09-07
JP4307732B2 (ja) 2009-08-05
EP1114466B1 (de) 2006-07-26
US20040007735A1 (en) 2004-01-15
EP1114466A1 (de) 2001-07-11
KR100394355B1 (ko) 2003-08-09
JP2002524879A (ja) 2002-08-06

Similar Documents

Publication Publication Date Title
US6271562B1 (en) Semiconductor component which can be controlled by a field effect
US5473180A (en) Semiconductor device with an MOST provided with an extended drain region for high voltages
US6081009A (en) High voltage mosfet structure
US7663186B2 (en) Semiconductor device
CN1040814C (zh) 一种用于半导体器件的表面耐压区
US6787848B2 (en) Vertical type power mosfet having trenched gate structure
US20090140327A1 (en) Semiconductor device and manufacturing method of the same
DE19611045C1 (de) Durch Feldeffekt steuerbares Halbleiterbauelement
DE19736981C2 (de) Halbleitereinrichtung mit hoher Durchbruchsspannung
AT404525B (de) Leistungstransistorvorrichtung und verfahren zu deren herstellung
DE3141967C2 (de)
US5688725A (en) Method of making a trench mosfet with heavily doped delta layer to provide low on-resistance
DE4213244C2 (de) Halbleitereinrichtung und Verfahren zu deren Herstellung
DE19740195C2 (de) Halbleiterbauelement mit Metall-Halbleiterübergang mit niedrigem Sperrstrom
DE4423068C1 (de) Feldeffekt-Transistoren aus SiC und Verfahren zu ihrer Herstellung
DE19845003C1 (de) Vertikaler Feldeffekttransistor mit innenliegendem ringförmigen Gate und Herstellverfahren
DE3505393C2 (de) Verfahren zum Herstellen eines vertikalen, diffundierten Feldeffekttransistors
DE4111046C2 (de) MOS-Einrichtung mit einer als Kanal arbeitenden Anreicherungsschicht
US6008520A (en) Trench MOSFET with heavily doped delta layer to provide low on- resistance
EP0360036B1 (de) Planarer pn-Übergang hoher Spannungsfestigkeit
US6184555B1 (en) Field effect-controlled semiconductor component
JP4393144B2 (ja) 電力用半導体装置
DE3823270C2 (de) Transistor, insbesondere Isoliergate-Bipolartransistor, und Verfahren zu seiner Herstellung
EP0772889B1 (de) Halbleiterbauelement mit hochsperrendem randabschluss
EP0003231B1 (de) MIS-Feldeffekttransistor mit kurzer Kanallänge und Verfahren zu dessen Herstellung

Legal Events

Date Code Title Description
D1 Grant (no unexamined application published) patent law 81
8100 Publication of the examined application without publication of unexamined application
8364 No opposition during term of opposition
R081 Change of applicant/patentee

Owner name: INFINEON TECHNOLOGIES AG, DE

Free format text: FORMER OWNER: SIEMENS AKTIENGESELLSCHAFT, 80333 MUENCHEN, DE

Effective date: 20111107

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee