JPS6084881A - 大電力mos fetとその製造方法 - Google Patents
大電力mos fetとその製造方法Info
- Publication number
- JPS6084881A JPS6084881A JP58192310A JP19231083A JPS6084881A JP S6084881 A JPS6084881 A JP S6084881A JP 58192310 A JP58192310 A JP 58192310A JP 19231083 A JP19231083 A JP 19231083A JP S6084881 A JPS6084881 A JP S6084881A
- Authority
- JP
- Japan
- Prior art keywords
- region
- base region
- diode
- apertures
- drain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- 238000009792 diffusion process Methods 0.000 claims abstract description 14
- 239000000758 substrate Substances 0.000 claims abstract description 10
- 230000000694 effects Effects 0.000 claims abstract description 8
- 238000000034 method Methods 0.000 claims abstract description 8
- 239000000126 substance Substances 0.000 claims abstract description 4
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical group [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 claims description 20
- 229910052697 platinum Inorganic materials 0.000 claims description 10
- 230000005669 field effect Effects 0.000 claims description 4
- 239000004065 semiconductor Substances 0.000 claims 3
- 239000010410 layer Substances 0.000 abstract description 21
- 238000011084 recovery Methods 0.000 abstract description 16
- 238000002513 implantation Methods 0.000 abstract description 7
- 239000011229 interlayer Substances 0.000 abstract description 5
- 238000005468 ion implantation Methods 0.000 abstract description 5
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 abstract description 4
- 229910052796 boron Inorganic materials 0.000 abstract description 4
- 230000003647 oxidation Effects 0.000 abstract description 2
- 238000007254 oxidation reaction Methods 0.000 abstract description 2
- 238000009413 insulation Methods 0.000 abstract 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract 2
- 229910052681 coesite Inorganic materials 0.000 abstract 1
- 229910052906 cristobalite Inorganic materials 0.000 abstract 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract 1
- 239000000377 silicon dioxide Substances 0.000 abstract 1
- 235000012239 silicon dioxide Nutrition 0.000 abstract 1
- 229910052682 stishovite Inorganic materials 0.000 abstract 1
- 229910052905 tridymite Inorganic materials 0.000 abstract 1
- 239000012535 impurity Substances 0.000 description 6
- 239000010931 gold Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 4
- 229910052737 gold Inorganic materials 0.000 description 4
- 230000003071 parasitic effect Effects 0.000 description 4
- 101100484930 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) VPS41 gene Proteins 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 230000001133 acceleration Effects 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 101150068246 V-MOS gene Proteins 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000004804 winding Methods 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 238000007598 dipping method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 239000011888 foil Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- LEONUFNNVUYDNQ-UHFFFAOYSA-N vanadium atom Chemical compound [V] LEONUFNNVUYDNQ-UHFFFAOYSA-N 0.000 description 1
- 238000001947 vapour-phase growth Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
- H01L21/221—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities of killers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
- H01L29/167—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System further characterised by the doping material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
- H01L29/7804—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a pn-junction diode
- H01L29/7805—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a pn-junction diode in antiparallel, e.g. freewheel diode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
- H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
- H01L29/456—Ohmic electrodes on silicon
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/904—Charge carrier lifetime control
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
箔切の技術分野〕
本発明は、大電力用のMO8型電界効果トランジスタ(
以下MO8FET という)及びその製造方法に関し、
さらに詳しくは大電力MO8FETに内蔵されたダイオ
ード特性の改良に関するものである。。
以下MO8FET という)及びその製造方法に関し、
さらに詳しくは大電力MO8FETに内蔵されたダイオ
ード特性の改良に関するものである。。
一般に、大電流高電圧を扱う大電力MO3FETとして
は、二重拡散形MO8FET CD −MOS FET
と略称7る)−?V−MO8FETX’U−MO8FE
T等種々の構造のものが使用されているが、いずれのも
のにおいても構造的に寄生ダイオードが形成されている
。
は、二重拡散形MO8FET CD −MOS FET
と略称7る)−?V−MO8FETX’U−MO8FE
T等種々の構造のものが使用されているが、いずれのも
のにおいても構造的に寄生ダイオードが形成されている
。
第1図は、それらの代表例として、D−MO81i’
it Tの断面構造を示した図である。同図において、
1はN+形嵩高濃度シリコン基板2はN−形像濃度/リ
コンエピタキシャル層で、両層1および2によってMO
S FETのドレイン領域が形成されている4、そして
6はドレイン電極である。次に、・上記W形エピタキシ
ャル層2内には、P形不純物拡故領域4が形成され、ま
たこのP形不純物拡散領域4内にはN+形不純物拡散領
域5が形成されて、前者のP形不純物拡散領域4はチャ
ネル部ベース領域をそして後者のN+形不純物領域5は
ソース領域を構成している。さらに、N−形エピタキシ
ャル層2とチャネル部ベース領域の上には、ソース領域
5の一部の表面上まで延在するゲート絶縁膜6とそれを
介したゲート電極7が形成されている。そしてまた、ゲ
ート電極7上には層間絶縁膜8、ソース電極層9が重ね
て形成され、ソース電極層9はソース領域5とともにベ
ース領域4にも接続されている。この基本的構造は、’
V−MO8FETやU−MOS FETにおいても同じ
である。
it Tの断面構造を示した図である。同図において、
1はN+形嵩高濃度シリコン基板2はN−形像濃度/リ
コンエピタキシャル層で、両層1および2によってMO
S FETのドレイン領域が形成されている4、そして
6はドレイン電極である。次に、・上記W形エピタキシ
ャル層2内には、P形不純物拡故領域4が形成され、ま
たこのP形不純物拡散領域4内にはN+形不純物拡散領
域5が形成されて、前者のP形不純物拡散領域4はチャ
ネル部ベース領域をそして後者のN+形不純物領域5は
ソース領域を構成している。さらに、N−形エピタキシ
ャル層2とチャネル部ベース領域の上には、ソース領域
5の一部の表面上まで延在するゲート絶縁膜6とそれを
介したゲート電極7が形成されている。そしてまた、ゲ
ート電極7上には層間絶縁膜8、ソース電極層9が重ね
て形成され、ソース電極層9はソース領域5とともにベ
ース領域4にも接続されている。この基本的構造は、’
V−MO8FETやU−MOS FETにおいても同じ
である。
上記のような構成の大電力MO8FETの等価回路を第
2図に示した。同図において、ドレイン電極りは第1図
のN+形シリコン基板1およびN−形エピタキシャル層
2に対応し、またソース電極SはN+形不純物拡散領域
5に、さらにゲート電極Gはゲート電極7にそれぞれ対
応している。そして第2図のダイオードD1は、第1図
のP形不純物拡散領域4をアノードとし、N−形エピタ
キシャル層2をカソードとして寄生的に形成されたもの
である。
2図に示した。同図において、ドレイン電極りは第1図
のN+形シリコン基板1およびN−形エピタキシャル層
2に対応し、またソース電極SはN+形不純物拡散領域
5に、さらにゲート電極Gはゲート電極7にそれぞれ対
応している。そして第2図のダイオードD1は、第1図
のP形不純物拡散領域4をアノードとし、N−形エピタ
キシャル層2をカソードとして寄生的に形成されたもの
である。
以上説明したように、大電力MO8FETには寄生ダイ
オードが内蔵されているので、そのFETをモータコン
トロール用インバータ回路などに用いたとき寄生ダイオ
ードをフライホイールダイオードとして利用でき、従来
外付けされていたフライホイールダイオードが不要とな
って部品点数の低減が可能である。従って、大電力MO
8FETはスイッチング速度が速くて高効率であり、ま
た安全動作領域が広くて破壊に強いなどの特長に加えて
、上記のように部品点数が低減されて経済性のあること
が指摘されていた。
オードが内蔵されているので、そのFETをモータコン
トロール用インバータ回路などに用いたとき寄生ダイオ
ードをフライホイールダイオードとして利用でき、従来
外付けされていたフライホイールダイオードが不要とな
って部品点数の低減が可能である。従って、大電力MO
8FETはスイッチング速度が速くて高効率であり、ま
た安全動作領域が広くて破壊に強いなどの特長に加えて
、上記のように部品点数が低減されて経済性のあること
が指摘されていた。
しかしながら、従来の大電力MO8FETを実際に第6
図に示すモータコントロール用インバータ回路(部分的
に図示)に使用したときには、寄生ダイオードの逆方向
回復時間(1,r)が長くてパワーロスが太きく、従っ
てフライホイールダイオードとして使用できないことが
わかってきた。
図に示すモータコントロール用インバータ回路(部分的
に図示)に使用したときには、寄生ダイオードの逆方向
回復時間(1,r)が長くてパワーロスが太きく、従っ
てフライホイールダイオードとして使用できないことが
わかってきた。
第6図の回路は、2個のMOS FET 1および2を
直列に接続し、MOS FET 1.2の接続点にモー
タの巻線りを挿接し、そしてMOS Ii”ET 1
、2のゲートG1およびG2に制御信号を入れてMO8
Ji″ET1.2を選択的に導通制御することにより、
巻線Le励磁してモータの回転制御をするインバータ回
路の一部を図示したものである。
直列に接続し、MOS FET 1.2の接続点にモー
タの巻線りを挿接し、そしてMOS Ii”ET 1
、2のゲートG1およびG2に制御信号を入れてMO8
Ji″ET1.2を選択的に導通制御することにより、
巻線Le励磁してモータの回転制御をするインバータ回
路の一部を図示したものである。
いま、MO8FET2がオフしているときに、負荷電流
ItJjMO8FET 1の内蔵ダイオードD、にフラ
イホイール電流IDIとして流れているが、再びMOS
FET2がオンしたときには、MO8FET2には負
荷電流■Lに内蔵ダイオードD、からの逆方向回軸復電
流IDf:加えた電流■1が流れる。第4図には、上記
の負荷電流■い内蔵ダイオードD1のフライホイール電
流■D1、MO8FET2に流れる電流IT(■L+I
D)およiMosFET2の印加電圧vTの時間経過を
示した。IDI の斜線を施こした部分が逆方向回復電
流■Dでろり、■Tにおいては、オン時■1にIDが重
なって流れる。
ItJjMO8FET 1の内蔵ダイオードD、にフラ
イホイール電流IDIとして流れているが、再びMOS
FET2がオンしたときには、MO8FET2には負
荷電流■Lに内蔵ダイオードD、からの逆方向回軸復電
流IDf:加えた電流■1が流れる。第4図には、上記
の負荷電流■い内蔵ダイオードD1のフライホイール電
流■D1、MO8FET2に流れる電流IT(■L+I
D)およiMosFET2の印加電圧vTの時間経過を
示した。IDI の斜線を施こした部分が逆方向回復電
流■Dでろり、■Tにおいては、オン時■1にIDが重
なって流れる。
第4図でみるように、この逆方向回復電流IDは非常に
犬きく、MOS、FET2において大きなパワーロスと
なる。このパワーロスは、内蔵グイオ−ドD、の逆方向
回復時間(Lrr(11)が長いほど大きくなり、MO
S FET2が破壊するという欠点がち本発明の目的は
、構造上大電力MO8FETに内蔵されているダイオー
ドの逆回復時間を短かく致着し、それによりパワーロス
が少なくて破壊耐量に優し、モータコントロール、スイ
ッチングレギ5、 L/ −p 、ハルス幅変調(PW
M)アンプ出力などに適した高速フライホイールダイオ
ード内蔵の大電力MO8FETを提供することにある。
犬きく、MOS、FET2において大きなパワーロスと
なる。このパワーロスは、内蔵グイオ−ドD、の逆方向
回復時間(Lrr(11)が長いほど大きくなり、MO
S FET2が破壊するという欠点がち本発明の目的は
、構造上大電力MO8FETに内蔵されているダイオー
ドの逆回復時間を短かく致着し、それによりパワーロス
が少なくて破壊耐量に優し、モータコントロール、スイ
ッチングレギ5、 L/ −p 、ハルス幅変調(PW
M)アンプ出力などに適した高速フライホイールダイオ
ード内蔵の大電力MO8FETを提供することにある。
本発明は、−搬にダイオード逆方向回復時間短編手段と
して用いられている。高濃度の金拡散法を大電力MO8
li’ETに適用すると、ダイオード領域のライフタイ
ムキラーとなりうるが、比抵抗補償効果が強くて低濃度
シリコンエピタキ7ヤル層の比抵抗を大幅に上昇させ、
その結果ドレイン抵抗が増加して素子抵抗に悪影響を及
ばずこと、これに対して白金のような比抵抗補償効果の
少ない物質をドレイン領域とベース領域とにより形成さ
れるPN接合近傍に拡散さ鵜ると、ドレイン抵抗の増加
を抑えるとともに逆方向回復時間を短縮できることの知
見を得てなされたものである。
して用いられている。高濃度の金拡散法を大電力MO8
li’ETに適用すると、ダイオード領域のライフタイ
ムキラーとなりうるが、比抵抗補償効果が強くて低濃度
シリコンエピタキ7ヤル層の比抵抗を大幅に上昇させ、
その結果ドレイン抵抗が増加して素子抵抗に悪影響を及
ばずこと、これに対して白金のような比抵抗補償効果の
少ない物質をドレイン領域とベース領域とにより形成さ
れるPN接合近傍に拡散さ鵜ると、ドレイン抵抗の増加
を抑えるとともに逆方向回復時間を短縮できることの知
見を得てなされたものである。
従って、本発明のMOSFETは、白金のような比抵抗
補償効果の少ない物質をダイオード接合近傍のダイオー
ド領域にライフタイムキラーとして存在しめたことを特
徴とする。
補償効果の少ない物質をダイオード接合近傍のダイオー
ド領域にライフタイムキラーとして存在しめたことを特
徴とする。
そして本発明のMOS FETの製造方法は、上記のラ
イフタイムキラーをベース領域とノース領域上の被覆絶
縁膜の一部を選択的に除去した開孔部から拡散させる工
程を含むことを特徴としている。
イフタイムキラーをベース領域とノース領域上の被覆絶
縁膜の一部を選択的に除去した開孔部から拡散させる工
程を含むことを特徴としている。
本発明の製造方法により、■thの変動、耐圧波形の変
動、リーク電流の増加などにおいても良好な本発明MO
8FET’(i−得ることができる。そしてライフタイ
ムキラー全900℃以下の温度で拡散させることが特に
優れた本発明MO8FETを得る方法である。
動、リーク電流の増加などにおいても良好な本発明MO
8FET’(i−得ることができる。そしてライフタイ
ムキラー全900℃以下の温度で拡散させることが特に
優れた本発明MO8FETを得る方法である。
以下本発明の実施例を第5図および第6図により説明す
る。第5.6図において第1図と同じ符号部分は第1図
と同じ部分であるから、これについての説明は省略する
。
る。第5.6図において第1図と同じ符号部分は第1図
と同じ部分であるから、これについての説明は省略する
。
第5図(a)〜(e)はD−MOSにおける一実施例の
製造工程を示す。同図(a)に示すように、高濃度(≧
3 X 1018/CII)のN型基板1に厚さ30p
m、、濃度6X1014/ctAのN型エピタキシャル
層2を形成し、次いで基板を熱酸化して被覆した厚さ1
μmのSiO□帰10に写真蝕刻法により開孔部11を
形成し、しかる後8102層10ヲマスクにしてイオン
注入法によりボロン(B)を打込み拡散させてP”N4
を形成する。このときのイオン注入条件は加速電圧40
kev、打込み量5×1015/C7jである。
製造工程を示す。同図(a)に示すように、高濃度(≧
3 X 1018/CII)のN型基板1に厚さ30p
m、、濃度6X1014/ctAのN型エピタキシャル
層2を形成し、次いで基板を熱酸化して被覆した厚さ1
μmのSiO□帰10に写真蝕刻法により開孔部11を
形成し、しかる後8102層10ヲマスクにしてイオン
注入法によりボロン(B)を打込み拡散させてP”N4
を形成する。このときのイオン注入条件は加速電圧40
kev、打込み量5×1015/C7jである。
次に第5図(ハ)に示すように、5102層10を除去
した後、再び熱酸化して厚さ1000人のゲート熱酸化
膜6を形成し、しかる後低圧気相成長(LPC’VD)
法によりゲート電極となるボリンリコ/膜7を重ねて形
成する。
した後、再び熱酸化して厚さ1000人のゲート熱酸化
膜6を形成し、しかる後低圧気相成長(LPC’VD)
法によりゲート電極となるボリンリコ/膜7を重ねて形
成する。
次に第5図(c)に示すように、同図(a)の開孔部1
1より広くポリンリコン膜7に開孔部12ヲ形成し、ポ
リノリコン膜7をマスクにしてイオン注入法によりポロ
ン(B) を打込み拡散させてチャネル部ベース領域4
′を形成し、さらにゲート絶縁膜6の一部を除去して、
ベース領域4の一部を残したゲート絶縁膜でおおい、イ
オン注入法によりヒ素(As )を打込み拡散させてソ
ース領域5t−形成する。このときのボロン注入条件は
加速電圧70keV、4″J込み量2X1014/ca
であり、ヒ素注入条件は加速電圧40ke’V、打込み
量5 X 10’ 510jである。
1より広くポリンリコン膜7に開孔部12ヲ形成し、ポ
リノリコン膜7をマスクにしてイオン注入法によりポロ
ン(B) を打込み拡散させてチャネル部ベース領域4
′を形成し、さらにゲート絶縁膜6の一部を除去して、
ベース領域4の一部を残したゲート絶縁膜でおおい、イ
オン注入法によりヒ素(As )を打込み拡散させてソ
ース領域5t−形成する。このときのボロン注入条件は
加速電圧70keV、4″J込み量2X1014/ca
であり、ヒ素注入条件は加速電圧40ke’V、打込み
量5 X 10’ 510jである。
次に第5図@に示すように、厚さ5oooAの層間絶縁
膜8を被覆し写真蝕刻法により開孔部16を形成する。
膜8を被覆し写真蝕刻法により開孔部16を形成する。
そしてとの開孔部16から白金を900℃以下の温度で
ベース領域4とエピタキシ91.ル層2とのPN接合近
傍のダイオード領域に拡散させる。
ベース領域4とエピタキシ91.ル層2とのPN接合近
傍のダイオード領域に拡散させる。
そして第5図(e)に示すように、層間絶縁膜8上にア
ルミ蒸着膜9を形成してノース電極とし、一方N型基板
1の裏面にバナジウム(V)・ニッケル(N1)・金(
Au)を三層蒸着してドレイン電極6とする。以上の本
発明製造方法により第一実施例のD−MOS FETが
得られる。
ルミ蒸着膜9を形成してノース電極とし、一方N型基板
1の裏面にバナジウム(V)・ニッケル(N1)・金(
Au)を三層蒸着してドレイン電極6とする。以上の本
発明製造方法により第一実施例のD−MOS FETが
得られる。
第6図は第二実施例のV−MOS FETの製造工程を
示したもので、第6図(a)のように、ドレイン領域1
.2にベース領域4とソース領域5とを順次拡散により
形成し、しかる後ベース領域4とソース領域5との一部
をエツチングしてV字形溝を形成し、次いでこの溝上に
ゲート絶縁膜6、ポリノリコン膜7を重ねて形成する。
示したもので、第6図(a)のように、ドレイン領域1
.2にベース領域4とソース領域5とを順次拡散により
形成し、しかる後ベース領域4とソース領域5との一部
をエツチングしてV字形溝を形成し、次いでこの溝上に
ゲート絶縁膜6、ポリノリコン膜7を重ねて形成する。
さらに基板表面に形成した層間絶縁膜8に開孔部16ヲ
設け、この開孔部16から白金を900℃以下の温度で
拡散させる。
設け、この開孔部16から白金を900℃以下の温度で
拡散させる。
第6図(ハ)は、同図わにソース電極9とドレイン電極
6を形成した第二実施例のV−MOS FETの構造が
示されている。
6を形成した第二実施例のV−MOS FETの構造が
示されている。
第7図はMOS FETに内蔵されたダイオードの逆方
向回復時間の波形を示した図であり、逆方向回復最大電
流■、rおよび逆方向回復時間trr(11が図示され
ている。
向回復時間の波形を示した図であり、逆方向回復最大電
流■、rおよび逆方向回復時間trr(11が図示され
ている。
第8図は前記第一実施例において白金拡散温度をパラメ
ータとした評価結果を示しである。詳しくは同図囚は逆
方向回復最大電流■rrを、同図の)は逆方向回復時間
trr(1)を、そして同図C)はMOSFETのオン
抵抗をそれぞれ示す。なお黒丸で示したものは白金や金
の拡散を行わない従来例である。
ータとした評価結果を示しである。詳しくは同図囚は逆
方向回復最大電流■rrを、同図の)は逆方向回復時間
trr(1)を、そして同図C)はMOSFETのオン
抵抗をそれぞれ示す。なお黒丸で示したものは白金や金
の拡散を行わない従来例である。
第8図(A)〜0に明らかなように、従来例ではIrr
およびtrr(11が大きく、また金拡散法ではIrr
およびtrr(11を小さくすることはできるが、その
反面オン抵抗は急激に増加している。
およびtrr(11が大きく、また金拡散法ではIrr
およびtrr(11を小さくすることはできるが、その
反面オン抵抗は急激に増加している。
これに対して本発明によれば、900℃以下の例えば8
50℃拡散をしたものは、従来例に比べてIrrは1/
2.5、trr(11は1/2とそれぞれ小さくなると
ともにオン抵抗はほとんど増加していない。
50℃拡散をしたものは、従来例に比べてIrrは1/
2.5、trr(11は1/2とそれぞれ小さくなると
ともにオン抵抗はほとんど増加していない。
このように、白金のような比抵抗補償効果の小さい物質
をダイオード領域に拡散させた本発明の大電力MO8F
ETはオン抵抗が従来例と同程度のままで、内蔵ダイオ
ードの逆方向回復最大電流Irrおよび逆方向回復時間
trr’を大幅に改善することができた。その結果、本
発明の大電力MO8FETはモータコントロール、スイ
ッチングレギーレータ、pw漬アンプ出力などに好適に
使用できる。
をダイオード領域に拡散させた本発明の大電力MO8F
ETはオン抵抗が従来例と同程度のままで、内蔵ダイオ
ードの逆方向回復最大電流Irrおよび逆方向回復時間
trr’を大幅に改善することができた。その結果、本
発明の大電力MO8FETはモータコントロール、スイ
ッチングレギーレータ、pw漬アンプ出力などに好適に
使用できる。
第1図は従来例のD−MOS FETの断面図、第2図
は第1図のD−MOS FETの等価回路を示す図、第
6図及び第4図は従来例の問題点を説明する図、第5図
(a)〜(e)は本発明第一実施例の工程を示すD−M
OS FETの断面図、第6図(a) 〜(IJは本発
明第二実施例の工程を示すV−IVIO8FETの断面
図、第7図及び第8図(ト)〜(Qは本発明の詳細な説
明する特性相関図である。 1.2・・・ドレイン領域、6・・・ドレイン電極、4
゜4′・・ベース領域、5・・・ソース領域、6・・・
ケート絶縁膜、7・・・ゲート電極、16・・・開孔部
、9・・・ソース電極。 第1図 第2図 第3図 第4図 第5図 第1頁の続き 0発 明 者 中 山 善 仁 川崎市幸区づ・場内・
は第1図のD−MOS FETの等価回路を示す図、第
6図及び第4図は従来例の問題点を説明する図、第5図
(a)〜(e)は本発明第一実施例の工程を示すD−M
OS FETの断面図、第6図(a) 〜(IJは本発
明第二実施例の工程を示すV−IVIO8FETの断面
図、第7図及び第8図(ト)〜(Qは本発明の詳細な説
明する特性相関図である。 1.2・・・ドレイン領域、6・・・ドレイン電極、4
゜4′・・ベース領域、5・・・ソース領域、6・・・
ケート絶縁膜、7・・・ゲート電極、16・・・開孔部
、9・・・ソース電極。 第1図 第2図 第3図 第4図 第5図 第1頁の続き 0発 明 者 中 山 善 仁 川崎市幸区づ・場内・
Claims (1)
- 【特許請求の範囲】 1 第1導電型の半導体基板からなるドレイン領域と、
該半導体基板内に形成された第2導電型のベース領域と
、該ベース領域内に形成された第1導電型のソース領域
と、上記ドレイン領域とソース領域との間のベース領域
上に形成されたゲート絶縁膜及びゲート電極とから構成
されるMO8型電界効果トランジスタにおいて、上記ド
レイン領域とベース領域とにより形成されるPNダイオ
ード接合近傍に、ライフタイムキラーとして比抵抗補償
効果の”少ない物質を拡散させたことを特徴とする大電
力用MO8型電界効果トランジスタ。 2 ライフタイムキラーが白金である特許請求の範囲第
1項記載の電界効果トランジスタ。 33 第1導電型
の半導体基板からなるドレイン 〔領域内に第2導電型
のベース領域を、該ベース領域内に第1導電型のソース
領域を順次形成する工程と、上記ドレイン領域とソース
領域との間のベース領域上にゲート絶縁膜及びゲート電
極を形成する工程と、該ゲート電極を含む基板全面に被
覆絶縁膜を形成した後、前記ベース領域及びソース領域
上の該被覆絶縁膜の一部を選択的に除去する工程と、上
記除去した開孔部からライフタイム、キラーとして比抵
抗補償効果の少ない物質を拡散する工程と、ソース、ゲ
ート及びドレインの電極を形成する工程とを有すること
を特徴とする大電力MO8型電界効果トランジスタの製
造方法。 4 ライフタイムキラーが白金である特許請求の範囲第
3項記載の製造方法。 5 白金の拡散温度が900℃以下である特許請求の範
囲第4項記載の製造方法。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58192310A JPS6084881A (ja) | 1983-10-17 | 1983-10-17 | 大電力mos fetとその製造方法 |
DE8484112505T DE3482638D1 (de) | 1983-10-17 | 1984-10-17 | Mos-leistungsfeldeffekttransistor und verfahren zu seiner herstellung. |
EP84112505A EP0140276B1 (en) | 1983-10-17 | 1984-10-17 | Power mos fet and method of manufacturing the same |
US07/136,770 US4777149A (en) | 1983-10-17 | 1987-12-22 | Method of manufacturing power MOSFET |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58192310A JPS6084881A (ja) | 1983-10-17 | 1983-10-17 | 大電力mos fetとその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS6084881A true JPS6084881A (ja) | 1985-05-14 |
JPH0456472B2 JPH0456472B2 (ja) | 1992-09-08 |
Family
ID=16289142
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP58192310A Granted JPS6084881A (ja) | 1983-10-17 | 1983-10-17 | 大電力mos fetとその製造方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US4777149A (ja) |
EP (1) | EP0140276B1 (ja) |
JP (1) | JPS6084881A (ja) |
DE (1) | DE3482638D1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS635563A (ja) * | 1986-06-25 | 1988-01-11 | Shindengen Electric Mfg Co Ltd | 高耐圧半導体装置の製造方法 |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2572210B2 (ja) * | 1984-11-20 | 1997-01-16 | 三菱電機株式会社 | 縦型パワ−mos電界効果型半導体装置 |
JPH0247874A (ja) * | 1988-08-10 | 1990-02-16 | Fuji Electric Co Ltd | Mos型半導体装置の製造方法 |
JPH02163974A (ja) * | 1988-12-16 | 1990-06-25 | Mitsubishi Electric Corp | 絶縁ゲート型バイポーラトランジスタおよびその製造方法 |
US4925812A (en) * | 1989-09-21 | 1990-05-15 | International Rectifier Corporation | Platinum diffusion process |
AT399419B (de) * | 1989-09-21 | 1995-05-26 | Int Rectifier Corp | Verfahren zur einführung von platinatomen in eine siliziumscheibe zur verringerung der minoritätsträger-lebensdauer |
IT1244119B (it) * | 1990-11-29 | 1994-07-05 | Cons Ric Microelettronica | Processo di introduzione e diffusione di ioni di platino in una fetta di silicio |
EP0675527B1 (en) * | 1994-03-30 | 1999-11-10 | Consorzio per la Ricerca sulla Microelettronica nel Mezzogiorno | Manufacturing process for obtaining bipolar transistors with controlled storage time |
US5869371A (en) * | 1995-06-07 | 1999-02-09 | Stmicroelectronics, Inc. | Structure and process for reducing the on-resistance of mos-gated power devices |
JP3279151B2 (ja) * | 1995-10-23 | 2002-04-30 | トヨタ自動車株式会社 | 半導体装置及びその製造方法 |
DE19840032C1 (de) | 1998-09-02 | 1999-11-18 | Siemens Ag | Halbleiterbauelement und Herstellungsverfahren dazu |
US6828609B2 (en) * | 2001-11-09 | 2004-12-07 | Infineon Technologies Ag | High-voltage semiconductor component |
US6819089B2 (en) | 2001-11-09 | 2004-11-16 | Infineon Technologies Ag | Power factor correction circuit with high-voltage semiconductor component |
US8558308B1 (en) | 2012-06-14 | 2013-10-15 | Infineon Technologies Austria Ag | Method of manufacturing a semiconductor device using a contact implant and a metallic recombination element and semiconductor |
CN109755241B (zh) * | 2017-11-01 | 2021-03-02 | 苏州东微半导体股份有限公司 | 一种功率mosfet器件 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57115260U (ja) * | 1981-01-09 | 1982-07-16 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3440113A (en) * | 1966-09-19 | 1969-04-22 | Westinghouse Electric Corp | Process for diffusing gold into semiconductor material |
US3640783A (en) * | 1969-08-11 | 1972-02-08 | Trw Semiconductors Inc | Semiconductor devices with diffused platinum |
JPS5342234B2 (ja) * | 1973-02-12 | 1978-11-09 | ||
US4398339A (en) * | 1977-04-15 | 1983-08-16 | Supertex, Inc. | Fabrication method for high power MOS device |
DE3131914A1 (de) * | 1981-08-12 | 1983-02-24 | Siemens AG, 1000 Berlin und 8000 München | Leistungs-mos-feldeffekttransistor und verfahren zu seiner herstellung |
JPS58151069A (ja) * | 1982-03-03 | 1983-09-08 | Hitachi Ltd | 半導体装置 |
-
1983
- 1983-10-17 JP JP58192310A patent/JPS6084881A/ja active Granted
-
1984
- 1984-10-17 EP EP84112505A patent/EP0140276B1/en not_active Expired - Lifetime
- 1984-10-17 DE DE8484112505T patent/DE3482638D1/de not_active Expired - Lifetime
-
1987
- 1987-12-22 US US07/136,770 patent/US4777149A/en not_active Expired - Lifetime
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57115260U (ja) * | 1981-01-09 | 1982-07-16 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS635563A (ja) * | 1986-06-25 | 1988-01-11 | Shindengen Electric Mfg Co Ltd | 高耐圧半導体装置の製造方法 |
JPH0624207B2 (ja) * | 1986-06-25 | 1994-03-30 | 新電元工業株式会社 | 高耐圧半導体装置の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
US4777149A (en) | 1988-10-11 |
EP0140276A1 (en) | 1985-05-08 |
JPH0456472B2 (ja) | 1992-09-08 |
EP0140276B1 (en) | 1990-07-04 |
DE3482638D1 (de) | 1990-08-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2585331B2 (ja) | 高耐圧プレーナ素子 | |
JP2766239B2 (ja) | 高耐圧半導体装置 | |
JP3168147B2 (ja) | 半導体装置とそれを用いた3相インバータ | |
JPS6145396B2 (ja) | ||
US5451531A (en) | Method of fabricating an insulated gate semiconductor device | |
JPS6084881A (ja) | 大電力mos fetとその製造方法 | |
JP2984478B2 (ja) | 伝導度変調型半導体装置及びその製造方法 | |
JPH09270512A (ja) | 絶縁ゲート型半導体装置およびその製造方法 | |
US4855799A (en) | Power MOS FET with carrier lifetime killer | |
JPS60210861A (ja) | 半導体装置 | |
JP2950025B2 (ja) | 絶縁ゲート型バイポーラトランジスタ | |
JPH06244430A (ja) | 半導体装置 | |
JP3863926B2 (ja) | 3端子電力絶縁ゲートトランジスタ及びその製造方法 | |
JP2020087958A (ja) | 半導体装置 | |
JP3436220B2 (ja) | 縦型半導体装置 | |
JPS6180858A (ja) | パワ−mosfet | |
JP3063278B2 (ja) | 縦型電界効果トランジスタ | |
JPS58175872A (ja) | 絶縁ゲ−ト電界効果トランジスタ | |
JP3249891B2 (ja) | 半導体装置およびその使用方法 | |
JPH06275818A (ja) | 電力用半導体素子 | |
JPH07335871A (ja) | 絶縁ゲート型半導体装置とその製造方法 | |
JP2765132B2 (ja) | 縦型電界効果トランジスタの製造方法 | |
JP2003332577A (ja) | 半導体装置及びその製造方法 | |
JPH06120523A (ja) | 半導体装置 | |
JPH03171774A (ja) | 高耐圧プレーナ素子 |