JPH06120523A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH06120523A JPH06120523A JP26990992A JP26990992A JPH06120523A JP H06120523 A JPH06120523 A JP H06120523A JP 26990992 A JP26990992 A JP 26990992A JP 26990992 A JP26990992 A JP 26990992A JP H06120523 A JPH06120523 A JP H06120523A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- region
- diode
- regions
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Bipolar Transistors (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】
【目的】 本発明は半導体装置に関し、製造工程を複雑
にさせることなくリカバリー特性の良好なダイオードを
内蔵した半導体装置を得ることを目的とする。 【構成】 本発明の半導体装置１は、トランジスタが形
成されたｎ- ベース領域２内にダイオードの形成を担う
複数の島状のｐ+ 領域７、７、７、７を隣接させて形成
し、各島状のｐ+ 領域７を前記トランジスタ１のソース
電極９に接合して形成している。
にさせることなくリカバリー特性の良好なダイオードを
内蔵した半導体装置を得ることを目的とする。 【構成】 本発明の半導体装置１は、トランジスタが形
成されたｎ- ベース領域２内にダイオードの形成を担う
複数の島状のｐ+ 領域７、７、７、７を隣接させて形成
し、各島状のｐ+ 領域７を前記トランジスタ１のソース
電極９に接合して形成している。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置に関し、特
に、誘導性負荷の蓄積エネルギーを回生させる回生ダイ
オードを内蔵する半導体装置に係る。
に、誘導性負荷の蓄積エネルギーを回生させる回生ダイ
オードを内蔵する半導体装置に係る。
【０００２】
【従来の技術】半導体装置、殊に誘導性負荷が接続され
るパワーデバイスでは、負荷に蓄積するエネルギーを回
生させる目的でパワーデバイスに回生用のダイオードが
並列に内蔵されるものがある。
るパワーデバイスでは、負荷に蓄積するエネルギーを回
生させる目的でパワーデバイスに回生用のダイオードが
並列に内蔵されるものがある。
【０００３】例えば、図６の断面図に示すものは、その
ような回生ダイオードを内蔵するＳＩＴ（静電誘導トラ
ンジスタ）の従来例であり、左側部分には静電誘導トラ
ンジスタが形成され右側部分にはダイオードが形成され
ている。図７は図６に示す半導体装置の等価回路であ
る。
ような回生ダイオードを内蔵するＳＩＴ（静電誘導トラ
ンジスタ）の従来例であり、左側部分には静電誘導トラ
ンジスタが形成され右側部分にはダイオードが形成され
ている。図７は図６に示す半導体装置の等価回路であ
る。
【０００４】
【発明が解決しようとする課題】しかしながら、図６に
示す半導体装置のダイオードはリカバリー特性が悪く、
即ち、内蔵のダイオードに流れる電流が大きく、これを
改善するためにはライフタイムキラーなどを用いて抵抗
を大きくするなどの方策が採られていた。このライフタ
イムキラーというのは金や白金の微量を半導体に混入さ
せエネルギー準位を変更させるために通常行われる手法
である。しかし、こうした処置を行うには、それだけ多
くの工程を要し、手間がかかり、能率的に半導体装置を
製造する上で支障となり、また、歩留りも悪くなる等の
不都合があった。
示す半導体装置のダイオードはリカバリー特性が悪く、
即ち、内蔵のダイオードに流れる電流が大きく、これを
改善するためにはライフタイムキラーなどを用いて抵抗
を大きくするなどの方策が採られていた。このライフタ
イムキラーというのは金や白金の微量を半導体に混入さ
せエネルギー準位を変更させるために通常行われる手法
である。しかし、こうした処置を行うには、それだけ多
くの工程を要し、手間がかかり、能率的に半導体装置を
製造する上で支障となり、また、歩留りも悪くなる等の
不都合があった。
【０００５】そこで、本発明はこのような従来の問題点
を考慮し、製造工程を複雑にさせることなくリカバリー
特性の良好なダイオードを内蔵した半導体装置を得るこ
とを目的とする。
を考慮し、製造工程を複雑にさせることなくリカバリー
特性の良好なダイオードを内蔵した半導体装置を得るこ
とを目的とする。
【０００６】
【課題を解決するための手段】本発明の半導体装置は、
トランジスタが形成された基体内にダイオードの形成を
担う複数の島状領域を互いに隣接させて形成し、各島状
領域を前記トランジスタのソース電極又はエミッタ電極
に接続して形成している。
トランジスタが形成された基体内にダイオードの形成を
担う複数の島状領域を互いに隣接させて形成し、各島状
領域を前記トランジスタのソース電極又はエミッタ電極
に接続して形成している。
【０００７】
【作用】基体内に蓄積されたキャリアの一部は島状領域
間を通ってソース又はエミッタ電極に吸収され、他のキ
ャリアは各島状領域に吸収される。従って、ダイオード
部が一連の領域だけで形成されているものに比べダイオ
ードのリカバリー特性が向上する。
間を通ってソース又はエミッタ電極に吸収され、他のキ
ャリアは各島状領域に吸収される。従って、ダイオード
部が一連の領域だけで形成されているものに比べダイオ
ードのリカバリー特性が向上する。
【０００８】
【実施例】以下、図面を参照しながら本発明の一実施例
について詳細に説明する。図１は本発明の半導体装置の
要部を示す断面図である。同図において、半導体装置１
はｎ- ベース領域２とｎ+ ドレイン領域３とが形成され
たエピタキシャル基板を有しており、前記ｎ+ ドレイン
領域３の上端部にはｐ+ ゲート領域４、ｎ + ソース領域
５、ｐ- チャネル領域６等で静電誘導トランジスタ（Ｓ
ＩＴ）が形成されている。
について詳細に説明する。図１は本発明の半導体装置の
要部を示す断面図である。同図において、半導体装置１
はｎ- ベース領域２とｎ+ ドレイン領域３とが形成され
たエピタキシャル基板を有しており、前記ｎ+ ドレイン
領域３の上端部にはｐ+ ゲート領域４、ｎ + ソース領域
５、ｐ- チャネル領域６等で静電誘導トランジスタ（Ｓ
ＩＴ）が形成されている。
【０００９】前記ｎ- ベース領域２の図において右側部
分にはダイオードの形成を担う複数の島状のｐ+ 領域
７、７、７、７を相互に隣接させて形成してあり、前記
トランジスタに最も近いｐ+ 領域７の一部と前記ｐ+ ゲ
ート領域４及び前記チャネル領域６はフィールド酸化膜
８で覆われている。そして、前記チャネル領域６はｎ+
ソース領域５及び前記島状のｐ+ 領域７及び前記ｎ- ベ
ース領域２の上面に露出する部分にはソース電極９を接
続しており、前記ｎ+ ドレイン領域３の下面にはドレイ
ン電極１０が設けられている。
分にはダイオードの形成を担う複数の島状のｐ+ 領域
７、７、７、７を相互に隣接させて形成してあり、前記
トランジスタに最も近いｐ+ 領域７の一部と前記ｐ+ ゲ
ート領域４及び前記チャネル領域６はフィールド酸化膜
８で覆われている。そして、前記チャネル領域６はｎ+
ソース領域５及び前記島状のｐ+ 領域７及び前記ｎ- ベ
ース領域２の上面に露出する部分にはソース電極９を接
続しており、前記ｎ+ ドレイン領域３の下面にはドレイ
ン電極１０が設けられている。
【００１０】図２(a) 、(b) 、(c) 、(d) 及び(e) は前
記半導体装置の製造過程を示す模式図である。先ず、図
２（ａ）に示すようにｎ- ベース領域とｎ+ ドレイン領
域とが形成されたエピタキシャル基板を用意する。次
に、図２（ｂ）に示すように、このエピタキシャル基板
の上面にゲート領域、チャネル領域を形成するためのイ
オンを注入する。次いで、図２（ｃ）に示すように、イ
オン注入された不純物を結晶内部へ拡散させる、いわゆ
るドライブイン処理やフィールド酸化膜の形成処理を行
う。その後、図２（ｄ）に示すように、フィールド酸化
膜の不要部分を除去し、ソース領域の拡散処理を行う。
最後に図２（ｅ）に示すように、ソース電極９とドレイ
ン電極１０が形成される。なお、ゲート電極は図示され
ていないが、当然、このゲート電極も作られる。
記半導体装置の製造過程を示す模式図である。先ず、図
２（ａ）に示すようにｎ- ベース領域とｎ+ ドレイン領
域とが形成されたエピタキシャル基板を用意する。次
に、図２（ｂ）に示すように、このエピタキシャル基板
の上面にゲート領域、チャネル領域を形成するためのイ
オンを注入する。次いで、図２（ｃ）に示すように、イ
オン注入された不純物を結晶内部へ拡散させる、いわゆ
るドライブイン処理やフィールド酸化膜の形成処理を行
う。その後、図２（ｄ）に示すように、フィールド酸化
膜の不要部分を除去し、ソース領域の拡散処理を行う。
最後に図２（ｅ）に示すように、ソース電極９とドレイ
ン電極１０が形成される。なお、ゲート電極は図示され
ていないが、当然、このゲート電極も作られる。
【００１１】以上のように、ダイオード部分はトランジ
スタ部を形成するのに要する工程数を経るだけで出来上
がり、ダイオード部を作るための特別な工程は一切不要
である。
スタ部を形成するのに要する工程数を経るだけで出来上
がり、ダイオード部を作るための特別な工程は一切不要
である。
【００１２】 而して、前記ｎ- ベース領域内に蓄積され
たキャリアの一部は前記島状のｐ+領域７、７、７、７
間を通ってソース電極９に吸収され、他のキャリアは各
島状のｐ+ 領域７に吸収される。従って、ダイオード部
が一連の領域だけで形成されているものに比べダイオー
ドのリカバリー特性が向上する。
たキャリアの一部は前記島状のｐ+領域７、７、７、７
間を通ってソース電極９に吸収され、他のキャリアは各
島状のｐ+ 領域７に吸収される。従って、ダイオード部
が一連の領域だけで形成されているものに比べダイオー
ドのリカバリー特性が向上する。
【００１３】図３は本発明の半導体装置の他の実施例を
示す断面図である。図１に示した半導体装置との相違点
はｐ+ 領域７、７、７、７間にｐ- 領域１１を形成して
あることである。この半導体装置によっても前記ｎ- ベ
ース領域内に蓄積されたキャリアの一部は前記ｐ- 領域
１１を通ってソース電極９に吸収され、他のキャリアは
各島状のｐ+ 領域７に吸収される。従って、ダイオード
部が一連の領域だけで形成されているものに比べダイオ
ードのリカバリー特性が向上する。また、図１に示した
半導体装置に比べ、更にＯＮ電圧を低下させることが可
能になる。なお、この半導体装置を製造する場合も図１
に示した半導体装置と同様に製造することができ、前記
ｐ- 領域１１は図２の（ｂ）、（ｃ）のプロセスで作れ
ばよい。
示す断面図である。図１に示した半導体装置との相違点
はｐ+ 領域７、７、７、７間にｐ- 領域１１を形成して
あることである。この半導体装置によっても前記ｎ- ベ
ース領域内に蓄積されたキャリアの一部は前記ｐ- 領域
１１を通ってソース電極９に吸収され、他のキャリアは
各島状のｐ+ 領域７に吸収される。従って、ダイオード
部が一連の領域だけで形成されているものに比べダイオ
ードのリカバリー特性が向上する。また、図１に示した
半導体装置に比べ、更にＯＮ電圧を低下させることが可
能になる。なお、この半導体装置を製造する場合も図１
に示した半導体装置と同様に製造することができ、前記
ｐ- 領域１１は図２の（ｂ）、（ｃ）のプロセスで作れ
ばよい。
【００１４】図４は本発明の半導体装置の他の実施例を
示す断面図である。この半導体装置はトランジスタ部を
バイポーラで形成しており、ｎ- エピタキシャル層１２
とコレクタ領域１３とが形成された基板を有し、前記ｎ
- エピタキシャル層１２内にベース領域１４とエミッタ
領域１５が形成されトランジスタ部を構成している。ま
た、このトランジスタ部の図において右側には複数の島
状のｐ領域１６、１６、１６を隣接させて形成し、ダイ
オード部を構成している。そして、エミッタ電極１７、
コレクタ電極１８、絶縁層１９を図１に示した半導体装
置に準じて形成してある。
示す断面図である。この半導体装置はトランジスタ部を
バイポーラで形成しており、ｎ- エピタキシャル層１２
とコレクタ領域１３とが形成された基板を有し、前記ｎ
- エピタキシャル層１２内にベース領域１４とエミッタ
領域１５が形成されトランジスタ部を構成している。ま
た、このトランジスタ部の図において右側には複数の島
状のｐ領域１６、１６、１６を隣接させて形成し、ダイ
オード部を構成している。そして、エミッタ電極１７、
コレクタ電極１８、絶縁層１９を図１に示した半導体装
置に準じて形成してある。
【００１５】図５は本発明の半導体装置の他の実施例を
示す断面図である。この半導体装置はトランジスタ部を
ＭＯＳＦＥＴで形成しており、ｎ- エピタキシャル層１
２とｎ+ ドレイン領域３とが形成された基板を有し、前
記ｎ- エピタキシャル層１２内にゲート領域２０とソー
ス領域２１が形成されトランジスタ部を構成している。
また、このトランジスタ部の図において右側には複数の
島状のｐ領域１６、１６、１６を隣接させて形成し、ダ
イオード部を構成している。そして、ソース電極９、ド
レイン電極１０、絶縁層１９、絶縁層２２を図１に示し
た半導体装置に準じて形成してある。なお、ゲート電極
２３は絶縁層１９と絶縁層２２で取り囲まれている。
示す断面図である。この半導体装置はトランジスタ部を
ＭＯＳＦＥＴで形成しており、ｎ- エピタキシャル層１
２とｎ+ ドレイン領域３とが形成された基板を有し、前
記ｎ- エピタキシャル層１２内にゲート領域２０とソー
ス領域２１が形成されトランジスタ部を構成している。
また、このトランジスタ部の図において右側には複数の
島状のｐ領域１６、１６、１６を隣接させて形成し、ダ
イオード部を構成している。そして、ソース電極９、ド
レイン電極１０、絶縁層１９、絶縁層２２を図１に示し
た半導体装置に準じて形成してある。なお、ゲート電極
２３は絶縁層１９と絶縁層２２で取り囲まれている。
【００１６】図４及び図５に示した半導体装置に図３に
示した半導体装置の手法を適用することもできる。即
ち、図４及び図５に示したものの島状のｐ領域１６、１
６、１６間に前記ｐ- 領域１１を形成するようにしても
よい。
示した半導体装置の手法を適用することもできる。即
ち、図４及び図５に示したものの島状のｐ領域１６、１
６、１６間に前記ｐ- 領域１１を形成するようにしても
よい。
【００１７】
【発明の効果】以上、詳細に説明したように本発明によ
れば、ダイオード部を複数の島状領域を隣接させて形成
したので、リカバリー特性の良好なダイオードを内蔵し
た半導体装置を得ることができる。また、ダイオード部
分はトランジスタ部を形成するのに要する工程数を経る
だけで出来上がり、良好な性能の半導体装置を効率よく
製造することができる。
れば、ダイオード部を複数の島状領域を隣接させて形成
したので、リカバリー特性の良好なダイオードを内蔵し
た半導体装置を得ることができる。また、ダイオード部
分はトランジスタ部を形成するのに要する工程数を経る
だけで出来上がり、良好な性能の半導体装置を効率よく
製造することができる。
【図１】本発明の半導体装置の要部を示す断面図であ
る。
る。
【図２】(a) 、(b) 、(c) 、(d) 及び(e) は前記半導体
装置の製造過程を示す模式図である。
装置の製造過程を示す模式図である。
【図３】本発明の半導体装置の他の実施例を示す断面図
である。
である。
【図４】本発明の半導体装置の他の実施例を示す断面図
である。
である。
【図５】本発明の半導体装置の他の実施例を示す断面図
である。
である。
【図６】ダイオードを内蔵する従来のＳＩＴのを示す断
面図である。
面図である。
【図７】図６に示すＳＩＴの等価回路である。
１ 半導体装置 ２ ｎ- ベース領域 ３ ｎ+ ドレイン領域 ４ ｐ+ ゲート領域 ５ ｎ+ ソース領域 ６ ｐ- チャネル領域 ７ 島状のｐ+ 領域 ８ フィールド酸化膜 ９ ソース電極 １０ ドレイン電極
Claims (1)
- 【請求項１】 トランジスタが形成された基体内にダイ
オードの形成を担う複数の島状領域を互いに隣接させて
形成し、各島状領域を前記トランジスタのソース電極又
はエミッタ電極に接続して形成したことを特徴とする半
導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26990992A JPH06120523A (ja) | 1992-10-08 | 1992-10-08 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26990992A JPH06120523A (ja) | 1992-10-08 | 1992-10-08 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06120523A true JPH06120523A (ja) | 1994-04-28 |
Family
ID=17478914
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26990992A Withdrawn JPH06120523A (ja) | 1992-10-08 | 1992-10-08 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06120523A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003068760A (ja) * | 2001-08-29 | 2003-03-07 | Denso Corp | 炭化珪素半導体装置およびその製造方法 |
| JP2005340249A (ja) * | 2004-05-24 | 2005-12-08 | Denso Corp | 炭化珪素半導体装置およびその製造方法 |
| JP2013038409A (ja) * | 2011-07-15 | 2013-02-21 | Internatl Rectifier Corp | 集積されたダイオードを備える複合半導体装置 |
| JP2013042120A (ja) * | 2011-07-15 | 2013-02-28 | Internatl Rectifier Corp | 集積されたダイオードを有するｓｏｉ基板を備える複合半導体装置 |
-
1992
- 1992-10-08 JP JP26990992A patent/JPH06120523A/ja not_active Withdrawn
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003068760A (ja) * | 2001-08-29 | 2003-03-07 | Denso Corp | 炭化珪素半導体装置およびその製造方法 |
| JP2005340249A (ja) * | 2004-05-24 | 2005-12-08 | Denso Corp | 炭化珪素半導体装置およびその製造方法 |
| JP2013038409A (ja) * | 2011-07-15 | 2013-02-21 | Internatl Rectifier Corp | 集積されたダイオードを備える複合半導体装置 |
| JP2013042120A (ja) * | 2011-07-15 | 2013-02-28 | Internatl Rectifier Corp | 集積されたダイオードを有するｓｏｉ基板を備える複合半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5468654A (en) | Method of manufacturing an insulated gate bipolar transistor | |
| US7211837B2 (en) | Insulated gate semiconductor device | |
| KR0161356B1 (ko) | 반도체 장치의 제조방법 | |
| US5079602A (en) | Insulated gate bipolar transistor | |
| JPH0828506B2 (ja) | 半導体装置およびその製造方法 | |
| JP2984478B2 (ja) | 伝導度変調型半導体装置及びその製造方法 | |
| EP0646964B1 (en) | Integrated structure active clamp for the protection of power devices against overvoltages, and manufacturing process thereof | |
| JP2950025B2 (ja) | 絶縁ゲート型バイポーラトランジスタ | |
| JP2743057B2 (ja) | 半導体装置 | |
| KR0163875B1 (ko) | 반도체장치 및 그 제조방법 | |
| JPH11274516A (ja) | 電力用半導体装置 | |
| JPH05299658A (ja) | 半導体装置及びその製造方法 | |
| JPH06120523A (ja) | 半導体装置 | |
| JPH0656890B2 (ja) | 伝導度変調型たて型ｍｏｓ―ｆｅｔ | |
| JP2003174168A (ja) | 絶縁ゲート型バイポーラトランジスタ及びその製造方法 | |
| JP2561963B2 (ja) | 絶縁ゲート型バイポーラトランジスタおよびその製造方法 | |
| US5925899A (en) | Vertical type insulated gate bipolar transistor having a planar gate structure | |
| JPH10229194A (ja) | 横型絶縁ゲートバイポーラトランジスタ | |
| JP2518929B2 (ja) | バイポ―ラ型半導体集積回路 | |
| JPS6327865B2 (ja) | ||
| JPH10242456A (ja) | 横型絶縁ゲートバイポーラトランジスタ | |
| JPS58130570A (ja) | 半導体装置 | |
| JP3206149B2 (ja) | 絶縁ゲートバイポーラトランジスタ | |
| JPS59100569A (ja) | Ｍｏｓトランジスタ | |
| JPH05267644A (ja) | ダイオード及び半導体集積回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20000104 |