JP2005340249A - 炭化珪素半導体装置およびその製造方法 - Google Patents
炭化珪素半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP2005340249A JP2005340249A JP2004153126A JP2004153126A JP2005340249A JP 2005340249 A JP2005340249 A JP 2005340249A JP 2004153126 A JP2004153126 A JP 2004153126A JP 2004153126 A JP2004153126 A JP 2004153126A JP 2005340249 A JP2005340249 A JP 2005340249A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- trench
- gate
- silicon carbide
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
【解決手段】 N+型基板5の上に順にN-型ドリフト層6、N+型半導体層7が形成された半導体基板1を用意する。そして、N+型半導体層7の表面からN-型ドリフト層6に至る深さのトレンチ8を形成する。続いて、エピタキシャル成長法により、トレンチ8の内壁上に、トレンチ8の内壁に沿った形状、すなわち、U字形状のP型ゲート層9を形成する。その後、トレンチ8の内部にゲート配線用金属11を形成し、サイドウォール12および埋め込み絶縁膜13でトレンチ8を塞ぐ。そして、半導体基板1の表面上に層間絶縁膜14、ソース電極16を形成する。
【選択図】 図2
Description
Zhao,J.H.ets、3.6mΩcm2,1726V 4H-SiC Normally-off Trenched-and -Implanted Vertical JFETs、"Power Semiconductor Device and Ics, 2003,Proceedings,ISPSD'03.2003 IEEE 15th International Symposium "、IEEE、14-17 April 2003、p.50-53
図1に本発明の第1実施形態におけるJ−FETを備える炭化珪素半導体装置の平面図を示す。また、図2に図1中の半導体装置のA−A’線断面図を示す。
図17に第2実施形態における炭化珪素半導体装置の平面図を示し、図18に図17中のB−B’線断面図を示す。図17、18では、図1、2と同様の構造部には、図1、2と同じ符合を付している。
図19に第3実施形態における炭化珪素半導体装置の断面図を示す。図19では、図2と同様の構造部には、図2と同一の符合を付している。第1、第2実施形態では、セル部2にU字型形状のP型ゲート層9を形成する場合を説明したが、トレンチ8の内部をP型半導体層で完全に埋め込むことで、P型ゲート層9を形成することもできる。すなわち、P型ゲート層9の形状を、半導体基板1にトレンチ8を形成したときに、半導体基板1におけるトレンチ8の形成によって除去された部分と同じ形状とすることもできる。
なお、上記した各実施形態では、N-型チャネル層17というN型不純物層がチャネルとなるJ−FETを備えた炭化珪素半導体装置について説明したが、炭化珪素半導体装置の各構成要素の導電型を反転させ、P型不純物層がチャネルとなるJ−FETを備えた炭化珪素半導体装置についても本発明を適用することができる。
6…N-型ドリフト層、7…N+型半導体層、7a…ソース層、8…トレンチ、
9…P型ゲート層、9a…底面側P++型ゲート層、9b…側面側P+型ゲート層、
11…ゲート配線用金属、12…サイドウォール、13…埋め込み絶縁膜、
14…層間絶縁膜、15…オーミック電極、16…ソース電極、
17…チャネル領域、18…ソース電極パッド部、21…ゲート電極、
23、24…P型半導体層、25…Al金属層、26…Ni電極、
51…ボディダイオード部、52…フローティングP型層領域、
53…P型半導体層、56…フローティングP型層。
Claims (21)
- 第1導電型の炭化珪素からなる基板(5)と、前記基板表面上の第1導電型の炭化珪素からなるドリフト層(6)と、前記ドリフト層上の第1導電型の炭化珪素からなる第1の半導体層(7)とを備える半導体基板(1)を用意する工程と、
前記半導体基板におけるセル部(2)の形成予定領域に、前記第1の半導体層の表面から前記ドリフト層に到達する深さである複数の第1のトレンチ(8)を形成する工程と、
エピタキシャル成長法により、前記第1のトレンチの内壁上に、第2導電型の炭化珪素からなるゲート層(9)を形成する工程と、
前記半導体基板の表面上に第1の絶縁膜(14)を形成する工程と、
前記第1の絶縁膜上に、前記ゲート層に電気的に接続されたゲート電極(21)を形成する工程と、
前記第1の絶縁膜上に、前記セル部の形成予定領域における前記第1の半導体層に電気的に接続されたソース電極(16)とを形成する工程と、
前記基板と電気的に接続されたドレイン電極(19)を形成する工程とを有することを特徴とする炭化珪素半導体装置の製造方法。 - 前記半導体基板を用意する工程と前記ソース電極を形成する工程との間に、前記半導体基板のセル部の形成予定領域と異なる領域に、隣合う前記第1のトレンチ(8)の間隔(55)よりも、隣同士の間隔(54)が広い複数の第2のトレンチ(8)を形成する工程と、
エピタキシャル成長法により、前記第2のトレンチの内壁上に第2導電型の炭化珪素からなる第2の半導体層(53)を形成する工程とを有し、
前記ソース電極を形成する工程では、前記第2の半導体層と電気的に接続させて前記ソース電極を形成することで、前記半導体基板のセル部の形成予定領域と異なる領域に、前記ソース電極に電気的に接続され、かつ、前記ドリフト層と前記第2の半導体層から構成されたダイオードを形成することを特徴とする請求項1に記載の炭化珪素半導体装置の製造方法。 - 前記第1のトレンチを形成する工程と前記第2のトレンチを形成する工程とを同時に行い、
前記ゲート層を形成する工程と、前記第2の半導体層を形成する工程とを同時に行うことを特徴とする請求項2に記載の炭化珪素半導体装置の製造方法。 - 前記半導体基板を用意する工程と前記ソース電極を形成する工程との間に、前記半導体基板における前記セル部の形成予定領域と前記ダイオードの形成予定領域との間の領域に、第3のトレンチ(8)を形成する工程と、
エピタキシャル成長法により、前記第3のトレンチの内壁上に、第2導電型の炭化珪素からなる第3の半導体層(56)を形成する工程とを有し、
前記ソース電極を形成する工程では、前記第3の半導体層と絶縁させて前記ソース電極を形成し、
前記ゲート電極を形成する工程では、前記第3の半導体層と絶縁させて前記ゲート電極を形成することを特徴とする請求項3に記載の炭化珪素半導体装置の製造方法。 - 前記第1のトレンチを形成する工程と、前記第3のトレンチを形成する工程とを同時に行い、
前記ゲート層を形成する工程と、前記第3の半導体層を形成する工程とを同時に行うことを特徴とする請求項4に記載の炭化珪素半導体装置の製造方法。 - 前記ソース電極を形成する工程および前記ゲート電極を形成する工程では、前記半導体基板の前記ダイオードの形成予定領域における前記第1の半導体層と絶縁させて、前記ソース電極および前記ゲート電極を形成することで、前記ダイオードの形成予定領域における前記第1の半導体層(7d)を前記ソース電極および前記ゲート電極に対して電気的に孤立させることを特徴とする請求項2ないし5のいずれか1つに記載の炭化珪素半導体装置の製造方法。
- 前記ゲート層を形成する工程では、前記第1のトレンチの内壁に沿った形状のゲート層を形成し、
前記ゲート層を形成する工程と、前記第1の絶縁膜を形成する工程との間に、前記第1のトレンチを埋め込むように、前記ゲート層(9)の上に第2の絶縁膜(12、13)を形成する工程を有することを特徴とする請求項1ないし6のいずれか1つに記載の炭化珪素半導体装置の製造方法。 - 前記半導体基板を用意する工程では、前記基板の主表面が(0001)Si面である前記半導体基板を用意し、
前記第1のトレンチを形成する工程では、前記半導体基板の主表面に対して底面(8a)が平行となり、側面(8b)が前記半導体基板の主表面に対して垂直となるように、前記第1のトレンチを形成することを特徴とする請求項7に記載の炭化珪素半導体装置の製造方法。 - 前記第1のトレンチを形成する工程では、前記半導体基板のうち、前記ゲート電極の形成予定領域にも前記第1のトレンチを形成し、
前記ゲート層を形成する工程では、前記ゲート電極の形成予定領域にも、前記第1のトレンチの内壁上に、前記第1のトレンチの内壁に沿った形状の前記ゲート層を形成し、
前記第2の絶縁膜を形成する工程では、前記ゲート電極の形成予定領域にも、前記第1のトレンチを埋め込むように、前記ゲート層の上に前記第2の絶縁膜を形成しており、
前記第2の絶縁膜を形成する工程では、前記第2の絶縁膜としてシリコン酸化膜(12、13)を用い、
前記ゲート電極を形成する工程では、前記シリコン酸化膜上にAlを含む金属層(25)を形成し、前記金属層中のAlを前記シリコン酸化膜に拡散させることで前記シリコン酸化膜を導電体化させ、前記シリコン酸化膜と電気的に接続させて前記ゲート電極を形成することを特徴とする請求項7または8に記載の炭化珪素半導体装置の製造方法。 - 前記ゲート層を形成する工程では、前記第1のトレンチを第2導電型の半導体層で完全に埋め込むことで、前記ゲート層を形成することを特徴とする請求項1ないし6のいずれか1つに記載の炭化珪素半導体装置の製造方法。
- 前記第1のトレンチを形成する工程では、前記半導体基板のうち、前記ゲート電極の形成予定領域にも、前記第1のトレンチを形成し、
前記ゲート層を形成する工程では、前記ゲート電極の形成予定領域において、前記第1のトレンチの内壁上に前記ゲート層を形成すると同時に、前記ゲート電極の形成予定領域における前記第1の半導体層の表面上に、第2導電型の炭化珪素からなる第4の半導体層(24)を形成し、
前記ゲート電極を形成する工程では、前記ゲート電極の形成予定領域における前記第1の半導体層の表面が前記第4の半導体層で覆われた状態で、前記第4の半導体層上に前記ゲート電極を形成することで、前記第4の半導体層を介して、前記ゲート層と電気的に接続された前記ゲート電極を形成することを特徴とする請求項1ないし9のいずれか1つに記載の炭化珪素半導体装置の製造方法。 - 第1導電型の炭化珪素からなる基板(5)の表面上に、第1導電型の炭化珪素からなるドリフト層(6)と、第1導電型の炭化珪素からなる第1の半導体層(7)とが順に形成された半導体基板(1)と、
前記半導体基板のセル部(2)であって、前記第1の半導体層の表面から前記ドリフト層に到達する深さで、前記半導体基板の断面をみたときの底面と側面とのなす形状(8c)が略矩形形状である複数の第1のトレンチ(8)の内壁上に、前記第1のトレンチの内壁に沿ってエピタキシャル成長法により形成された第2導電型の炭化珪素からなるゲート層(9)と、
前記半導体基板のうち、隣合う前記ゲート層の間に位置するチャネル領域(17)と、
前記半導体基板の表面上に形成された第1の絶縁膜(14)と、
前記絶縁膜上に形成され、前記ゲート層に電気的に接続されたゲート電極(21)と、
前記セル部に位置する前記第1の半導体層に電気的に接続されたソース電極(16)と、
前記基板と電気的に接続されたドレイン電極(19)とを有することを特徴とする炭化珪素半導体装置。 - 前記半導体基板のうち、前記セル部と異なる領域(51)であって、前記第1の半導体層の表面から前記ドリフト層に到達する深さであり、隣合う前記第1のトレンチの間隔(55)よりも隣同士の間隔(54)が広い複数の第2のトレンチ(8)の内壁上に形成され、かつ、前記ソース電極と電気的に接続されている第2導電型の炭化珪素からなる第2の半導体層(53)を有し、
前記第2のトレンチ内に形成された前記第2の半導体層と前記ドリフト層とによりダイオードが構成されていることを特徴とする請求項12に記載の炭化珪素半導体装置。 - 前記半導体基板における前記セル部と前記ダイオードとの間の領域に、前記第1の半導体層の表面から前記ドリフト層に到達する深さである第3のトレンチ(8)の内壁上に沿って形成され、かつ、前記ゲート電極および前記ソース電極と電気的に孤立した第2導電型の炭化珪素からなる第3の半導体層(56)を有することを特徴とする請求項13に記載の炭化珪素半導体装置。
- 前記半導体基板の前記ダイオードが形成されている領域(51)における前記第1の半導体層(7d)は、前記ソース電極および前記ゲート電極と電気的に孤立していることを特徴とする請求項13または14に記載の炭化珪素半導体装置。
- 前記ゲート層は、前記第1のトレンチの内壁に沿った形状であり、前記ゲート層上に形成された第2の絶縁膜(12、13)により前記第1のトレンチが埋め込まれていることを特徴とする請求項12ないし15のいずれか1つに記載の炭化珪素半導体装置。
- 前記半導体基板の主表面は(0001)Si面であり、前記第1のトレンチの底面(8a)は前記半導体基板の主表面と平行であり、前記第1のトレンチの側面(8b)は前記半導体基板の主表面に対して垂直であることを特徴とする請求項16に記載の炭化珪素半導体装置。
- 前記半導体基板のうち、前記ゲート電極が形成されている領域(3)にも、前記第1のトレンチ(8)と、前記第1のトレンチの内壁に沿った形状の前記ゲート層(9)と、前記第2の絶縁膜とが形成されており、
前記第2の絶縁膜はシリコン酸化膜(12a、13a)であり、
前記ゲート電極が形成されている領域では、前記シリコン酸化膜上に形成されたAlを含む金属層(25)を介して前記ゲート電極が形成されており、前記シリコン酸化膜中に前記金属層中の前記Alが拡散していることで、前記ゲート電極と前記ゲート層とが、前記シリコン酸化膜を介して電気的に接続されていることを特徴とする請求項16または17に記載の炭化珪素半導体装置。 - 前記ゲート層は、前記第1のトレンチが第2導電型の半導体層で完全に埋め込まれた構造であることを特徴とする請求項12ないし15のいずれか1つに記載の炭化珪素半導体装置。
- 前記半導体基板のうち、前記ゲート電極が形成されている領域にも、前記第1のトレンチと、前記ゲート層とが形成されており、
前記ゲート電極が形成されている領域では、前記半導体基板の表面上に、前記第1の半導体層を覆って、前記ゲート層と接続された第2導電型の炭化珪素からなる第4の半導体層(24)が形成されており、
前記第4の半導体層を介して、前記ゲート電極が前記ゲート層と電気的に接続されていることを特徴とする請求項12ないし19のいずれか1つに記載の炭化珪素半導体装置。 - 前記第4の半導体層(24)は、前記ゲート電極の真下に位置する領域内にのみ配置されていることを特徴とする請求項20に記載の炭化珪素半導体装置。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004153126A JP4696471B2 (ja) | 2004-05-24 | 2004-05-24 | 炭化珪素半導体装置およびその製造方法 |
DE102005023891A DE102005023891B4 (de) | 2004-05-24 | 2005-05-24 | Verfahren zum Herstellen einer Siliziumkarbid-Halbleitervorrichtung und Siliziumkarbid-Halbleitervorrichtung |
US11/135,661 US7355207B2 (en) | 2004-05-24 | 2005-05-24 | Silicon carbide semiconductor device and method for manufacturing the same |
US12/071,186 US7763504B2 (en) | 2004-05-24 | 2008-02-19 | Method for manufacturing silicon carbide semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004153126A JP4696471B2 (ja) | 2004-05-24 | 2004-05-24 | 炭化珪素半導体装置およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005340249A true JP2005340249A (ja) | 2005-12-08 |
JP4696471B2 JP4696471B2 (ja) | 2011-06-08 |
Family
ID=35493509
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004153126A Expired - Fee Related JP4696471B2 (ja) | 2004-05-24 | 2004-05-24 | 炭化珪素半導体装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4696471B2 (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007281352A (ja) * | 2006-04-11 | 2007-10-25 | Denso Corp | 炭化珪素半導体装置およびその製造方法 |
JP2011119512A (ja) * | 2009-12-04 | 2011-06-16 | Denso Corp | 半導体装置およびその製造方法 |
DE102011083441A1 (de) | 2010-09-30 | 2012-04-05 | Denso Corporation | Halbleitervorrichtung mit Sperrschichtfeldeffekttransistor und Verfahren zum Herstellen derselben |
CN112997294A (zh) * | 2018-11-07 | 2021-06-18 | 株式会社电装 | 半导体装置 |
CN115148826A (zh) * | 2022-09-06 | 2022-10-04 | 深圳平创半导体有限公司 | 一种深沟槽碳化硅jfet结构的制作方法 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06120523A (ja) * | 1992-10-08 | 1994-04-28 | Toyota Autom Loom Works Ltd | 半導体装置 |
JPH09172187A (ja) * | 1995-12-19 | 1997-06-30 | Hitachi Ltd | 接合型電界効果半導体装置およびその製造方法 |
JP2003068759A (ja) * | 2001-08-29 | 2003-03-07 | Denso Corp | 半導体装置およびその製造方法 |
JP2003224277A (ja) * | 2002-01-31 | 2003-08-08 | Denso Corp | 炭化珪素半導体装置とその製造方法 |
JP2003273127A (ja) * | 2002-03-15 | 2003-09-26 | Denso Corp | 炭化珪素半導体装置およびその製造方法 |
JP2004006723A (ja) * | 2002-03-25 | 2004-01-08 | Toshiba Corp | 高耐圧半導体装置及びその製造方法 |
-
2004
- 2004-05-24 JP JP2004153126A patent/JP4696471B2/ja not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06120523A (ja) * | 1992-10-08 | 1994-04-28 | Toyota Autom Loom Works Ltd | 半導体装置 |
JPH09172187A (ja) * | 1995-12-19 | 1997-06-30 | Hitachi Ltd | 接合型電界効果半導体装置およびその製造方法 |
JP2003068759A (ja) * | 2001-08-29 | 2003-03-07 | Denso Corp | 半導体装置およびその製造方法 |
JP2003224277A (ja) * | 2002-01-31 | 2003-08-08 | Denso Corp | 炭化珪素半導体装置とその製造方法 |
JP2003273127A (ja) * | 2002-03-15 | 2003-09-26 | Denso Corp | 炭化珪素半導体装置およびその製造方法 |
JP2004006723A (ja) * | 2002-03-25 | 2004-01-08 | Toshiba Corp | 高耐圧半導体装置及びその製造方法 |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007281352A (ja) * | 2006-04-11 | 2007-10-25 | Denso Corp | 炭化珪素半導体装置およびその製造方法 |
JP2011119512A (ja) * | 2009-12-04 | 2011-06-16 | Denso Corp | 半導体装置およびその製造方法 |
DE102011083441A1 (de) | 2010-09-30 | 2012-04-05 | Denso Corporation | Halbleitervorrichtung mit Sperrschichtfeldeffekttransistor und Verfahren zum Herstellen derselben |
CN112997294A (zh) * | 2018-11-07 | 2021-06-18 | 株式会社电装 | 半导体装置 |
CN112997294B (zh) * | 2018-11-07 | 2023-10-24 | 株式会社电装 | 半导体装置 |
CN115148826A (zh) * | 2022-09-06 | 2022-10-04 | 深圳平创半导体有限公司 | 一种深沟槽碳化硅jfet结构的制作方法 |
CN115148826B (zh) * | 2022-09-06 | 2023-01-06 | 深圳平创半导体有限公司 | 一种深沟槽碳化硅jfet结构的制作方法 |
Also Published As
Publication number | Publication date |
---|---|
JP4696471B2 (ja) | 2011-06-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11817487B2 (en) | Semiconductor device and method for manufacturing the same | |
JP6164636B2 (ja) | 半導体装置 | |
JP4683075B2 (ja) | 炭化珪素半導体装置およびその製造方法 | |
US9825164B2 (en) | Silicon carbide semiconductor device and manufacturing method for same | |
JP5298565B2 (ja) | 半導体装置およびその製造方法 | |
JP5795452B1 (ja) | 炭化ケイ素半導体装置、炭化ケイ素半導体装置の製造方法及び炭化ケイ素半導体装置の設計方法 | |
CN108550618B (zh) | 半导体装置 | |
US20130075814A1 (en) | Semiconductor device with a semiconductor via | |
US9018701B2 (en) | Avalanche capability improvement in power semiconductor devices using three masks process | |
JP2006210392A (ja) | 半導体装置およびその製造方法 | |
JP2009065117A (ja) | 半導体装置および半導体装置の製造方法 | |
JP2018110164A (ja) | 半導体装置 | |
KR20150107558A (ko) | 반도체 장치 및 그 제조 방법 | |
JP2005057028A (ja) | 絶縁ゲート型バイポーラトランジスタ | |
JP2012243985A (ja) | 半導体装置及びその製造方法 | |
JP4794545B2 (ja) | 半導体装置 | |
JP4696471B2 (ja) | 炭化珪素半導体装置およびその製造方法 | |
JP4857527B2 (ja) | 炭化珪素半導体装置の製造方法 | |
JP5833274B1 (ja) | 炭化ケイ素半導体装置、炭化ケイ素半導体装置の製造方法及び炭化ケイ素半導体装置の設計方法 | |
JP2011171420A (ja) | 半導体装置及びその製造方法 | |
JP4096795B2 (ja) | 半導体装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060711 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091007 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100824 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101025 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110201 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110214 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4696471 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |