JP2003224277A - 炭化珪素半導体装置とその製造方法 - Google Patents
炭化珪素半導体装置とその製造方法Info
- Publication number
- JP2003224277A JP2003224277A JP2002023306A JP2002023306A JP2003224277A JP 2003224277 A JP2003224277 A JP 2003224277A JP 2002023306 A JP2002023306 A JP 2002023306A JP 2002023306 A JP2002023306 A JP 2002023306A JP 2003224277 A JP2003224277 A JP 2003224277A
- Authority
- JP
- Japan
- Prior art keywords
- trench
- sic
- conductivity
- semiconductor device
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 229910010271 silicon carbide Inorganic materials 0.000 title claims abstract description 111
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 title claims abstract description 110
- 239000004065 semiconductor Substances 0.000 title claims abstract description 72
- 238000004519 manufacturing process Methods 0.000 title claims description 23
- 238000009792 diffusion process Methods 0.000 claims abstract description 67
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 58
- 229920005591 polysilicon Polymers 0.000 claims abstract description 58
- 229910001456 vanadium ion Inorganic materials 0.000 claims abstract description 36
- 239000000758 substrate Substances 0.000 claims abstract description 25
- 238000000034 method Methods 0.000 claims description 23
- 229910052751 metal Inorganic materials 0.000 claims description 22
- 239000002184 metal Substances 0.000 claims description 22
- 239000012535 impurity Substances 0.000 claims description 17
- 230000002093 peripheral effect Effects 0.000 claims description 16
- 230000003647 oxidation Effects 0.000 claims description 13
- 238000007254 oxidation reaction Methods 0.000 claims description 13
- 230000000149 penetrating effect Effects 0.000 claims description 13
- 239000000463 material Substances 0.000 claims description 3
- 238000000137 annealing Methods 0.000 claims description 2
- 230000001590 oxidative effect Effects 0.000 claims 1
- 230000005684 electric field Effects 0.000 abstract description 18
- 230000015556 catabolic process Effects 0.000 abstract description 12
- 229910052782 aluminium Inorganic materials 0.000 description 12
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 7
- 230000004888 barrier function Effects 0.000 description 7
- 238000005468 ion implantation Methods 0.000 description 6
- 238000002955 isolation Methods 0.000 description 6
- -1 aluminum ions Chemical class 0.000 description 5
- 229910052720 vanadium Inorganic materials 0.000 description 5
- LEONUFNNVUYDNQ-UHFFFAOYSA-N vanadium atom Chemical compound [V] LEONUFNNVUYDNQ-UHFFFAOYSA-N 0.000 description 5
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- 229910052799 carbon Inorganic materials 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000005421 electrostatic potential Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 229910003465 moissanite Inorganic materials 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 230000002040 relaxant effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 230000008719 thickening Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
- H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7827—Vertical transistors
- H01L29/7828—Vertical transistors without inversion channel, e.g. vertical ACCUFETs, normally-on vertical MISFETs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/1608—Silicon carbide
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】
【課題】電界を緩和して耐圧を向上させることができる
炭化珪素半導体装置を提供する。 【解決手段】Ｎ+型ドレイン用ＳｉＣ基板１の上に、Ｎ-
型ＳｉＣドリフト層２と、Ｎ+型ＳｉＣソース層３とが
順に形成され、ソース層３を貫通してドリフト層２に達
するトレンチ４が形成されている。トレンチ４の内部に
ポリシリコンゲート電極５が配置されている。トレンチ
４の内壁面には酸化膜６が形成されるとともに、酸化膜
６の外周側にバナジウムイオン拡散領域７が形成されて
いる。トレンチ底面におけるバナジウムイオン拡散領域
７ｂは、トレンチ側面でのバナジウムイオン拡散領域７
ａよりも厚くなっている。
炭化珪素半導体装置を提供する。 【解決手段】Ｎ+型ドレイン用ＳｉＣ基板１の上に、Ｎ-
型ＳｉＣドリフト層２と、Ｎ+型ＳｉＣソース層３とが
順に形成され、ソース層３を貫通してドリフト層２に達
するトレンチ４が形成されている。トレンチ４の内部に
ポリシリコンゲート電極５が配置されている。トレンチ
４の内壁面には酸化膜６が形成されるとともに、酸化膜
６の外周側にバナジウムイオン拡散領域７が形成されて
いる。トレンチ底面におけるバナジウムイオン拡散領域
７ｂは、トレンチ側面でのバナジウムイオン拡散領域７
ａよりも厚くなっている。
Description
【０００１】
【発明の属する技術分野】本発明は炭化珪素半導体装置
に係り、詳しくは、縦型の接合型ＦＥＴ（縦型ＪＦＥ
Ｔ）に関するものである。
に係り、詳しくは、縦型の接合型ＦＥＴ（縦型ＪＦＥ
Ｔ）に関するものである。
【０００２】
【従来の技術】ＳｉＣを材料とした縦型ＪＦＥＴが、Te
chnical Digest of Int'l Contf. onSiC and Related M
aterials-ICSCRM2001-,Tsukuba,Japan,2001 p327に開示
されている。これを図２４に示す。Ｎ+ＳｉＣドレイン
用基板１００の上に、Ｎ-ＳｉＣドリフト層１０１と、
Ｎ+ＳｉＣソース層１０２とが順に形成されるととも
に、ソース層１０２を貫通してドリフト層１０１に達す
るトレンチ１０３が形成され、トレンチ１０３の内部に
ゲート電極１０４を配置している。さらに、トレンチ１
０３の内壁面に酸化膜１０５を形成している。この酸化
膜１０５によってゲートリークに対して大きなバリアに
なり、ターンオン、オフ特性に影響を与える。
chnical Digest of Int'l Contf. onSiC and Related M
aterials-ICSCRM2001-,Tsukuba,Japan,2001 p327に開示
されている。これを図２４に示す。Ｎ+ＳｉＣドレイン
用基板１００の上に、Ｎ-ＳｉＣドリフト層１０１と、
Ｎ+ＳｉＣソース層１０２とが順に形成されるととも
に、ソース層１０２を貫通してドリフト層１０１に達す
るトレンチ１０３が形成され、トレンチ１０３の内部に
ゲート電極１０４を配置している。さらに、トレンチ１
０３の内壁面に酸化膜１０５を形成している。この酸化
膜１０５によってゲートリークに対して大きなバリアに
なり、ターンオン、オフ特性に影響を与える。
【０００３】ところが、酸化膜１０５中では電界強度が
ＳｉＣ中に比べて３倍になるので、酸化膜に大きな電界
がかかり、ゲート電極とドレイン間の耐圧が低下すると
いう問題があった。
ＳｉＣ中に比べて３倍になるので、酸化膜に大きな電界
がかかり、ゲート電極とドレイン間の耐圧が低下すると
いう問題があった。
【０００４】
【発明が解決しようとする課題】本発明はこのような背
景の下になされたものであり、その目的は、電界を緩和
して耐圧を向上させることができる炭化珪素半導体装置
を提供することにある。
景の下になされたものであり、その目的は、電界を緩和
して耐圧を向上させることができる炭化珪素半導体装置
を提供することにある。
【０００５】
【課題を解決するための手段】請求項１に記載の炭化珪
素半導体装置は、トレンチの内壁面に酸化膜を形成する
とともに、当該酸化膜の外周側に半絶縁領域を形成した
ことを特徴としている。よって、トレンチの内壁面に酸
化膜を形成したことにより、ゲートリークに対して大き
なバリアになり、ターンオン、オフ特性に影響を与える
ことができる。ここで、酸化膜中では電界強度がＳｉＣ
中に比べて３倍になるので、酸化膜に大きな電界がかか
るが、酸化膜の外周側に形成した半絶縁領域により電界
を分担し緩和することができ、耐圧を向上させることが
できる。また、デバイスがオン状態のとき、トレンチ間
で蓄積型のチャネルが形成でき、低オン抵抗化が可能と
なる。
素半導体装置は、トレンチの内壁面に酸化膜を形成する
とともに、当該酸化膜の外周側に半絶縁領域を形成した
ことを特徴としている。よって、トレンチの内壁面に酸
化膜を形成したことにより、ゲートリークに対して大き
なバリアになり、ターンオン、オフ特性に影響を与える
ことができる。ここで、酸化膜中では電界強度がＳｉＣ
中に比べて３倍になるので、酸化膜に大きな電界がかか
るが、酸化膜の外周側に形成した半絶縁領域により電界
を分担し緩和することができ、耐圧を向上させることが
できる。また、デバイスがオン状態のとき、トレンチ間
で蓄積型のチャネルが形成でき、低オン抵抗化が可能と
なる。
【０００６】請求項２に記載のように、前記半絶縁領域
は、バナジウムイオンを拡散したものであるとよい。ま
た、請求項３に記載のように、前記トレンチ底面におけ
る半絶縁領域の厚さを、トレンチ側面での半絶縁膜の厚
さよりも厚くすると、高耐圧化がさらに可能である。あ
るいは、請求項４に記載のように、トレンチ底面におけ
る半絶縁領域の下に、ＳｉＣよりなる第２導電型の不純
物拡散領域を形成すると、この第２導電型の不純物拡散
領域とドリフト層の間のビルトインポテンシャルの差を
利用してドリフト層へ空乏層を伸ばすことができるた
め、よりよくノーマリーオフが実現できる。
は、バナジウムイオンを拡散したものであるとよい。ま
た、請求項３に記載のように、前記トレンチ底面におけ
る半絶縁領域の厚さを、トレンチ側面での半絶縁膜の厚
さよりも厚くすると、高耐圧化がさらに可能である。あ
るいは、請求項４に記載のように、トレンチ底面におけ
る半絶縁領域の下に、ＳｉＣよりなる第２導電型の不純
物拡散領域を形成すると、この第２導電型の不純物拡散
領域とドリフト層の間のビルトインポテンシャルの差を
利用してドリフト層へ空乏層を伸ばすことができるた
め、よりよくノーマリーオフが実現できる。
【０００７】また、請求項５に記載のように、トレンチ
内のゲート電極の上面におけるソース電極との間に酸化
膜を形成すると、ゲート電極とソース電極とを電気的に
分離することができる。
内のゲート電極の上面におけるソース電極との間に酸化
膜を形成すると、ゲート電極とソース電極とを電気的に
分離することができる。
【０００８】請求項６に記載の炭化珪素半導体装置は、
トレンチの内壁面に酸化膜を形成するとともに、当該酸
化膜の外周側にＳｉＣよりなる第２導電型のエピタキシ
ャル膜を形成したことを特徴としている。よって、トレ
ンチの内壁面に酸化膜を形成したことにより、ゲートリ
ークに対して大きなバリアになり、ターンオン、オフ特
性に影響を与えることができる。ここで、酸化膜中では
電界強度がＳｉＣ中に比べて３倍になるので、酸化膜に
大きな電界がかかるが、酸化膜の外周側に形成したＳｉ
Ｃよりなる第２導電型のエピタキシャル膜により電界を
分担し緩和することができ、耐圧を向上させることがで
きる。また、デバイスがオン状態のとき、トレンチ間で
蓄積型のチャネルが形成でき、低オン抵抗化が可能とな
る。
トレンチの内壁面に酸化膜を形成するとともに、当該酸
化膜の外周側にＳｉＣよりなる第２導電型のエピタキシ
ャル膜を形成したことを特徴としている。よって、トレ
ンチの内壁面に酸化膜を形成したことにより、ゲートリ
ークに対して大きなバリアになり、ターンオン、オフ特
性に影響を与えることができる。ここで、酸化膜中では
電界強度がＳｉＣ中に比べて３倍になるので、酸化膜に
大きな電界がかかるが、酸化膜の外周側に形成したＳｉ
Ｃよりなる第２導電型のエピタキシャル膜により電界を
分担し緩和することができ、耐圧を向上させることがで
きる。また、デバイスがオン状態のとき、トレンチ間で
蓄積型のチャネルが形成でき、低オン抵抗化が可能とな
る。
【０００９】請求項７に記載のように、トレンチ底面に
おけるエピタキシャル膜の下に半絶縁領域またはＳｉＣ
よりなる第２導電型の不純物拡散領域を形成するとよ
い。この半絶縁領域は、請求項８に記載のように、バナ
ジウムイオンを拡散することで構成することができる。
特に、トレンチの底部に半絶縁領域を形成すると、高耐
圧化がさらに可能である。また、ＳｉＣよりなる第２導
電型の不純物拡散領域を形成すると、よりよくノーマリ
ーオフが実現できる。
おけるエピタキシャル膜の下に半絶縁領域またはＳｉＣ
よりなる第２導電型の不純物拡散領域を形成するとよ
い。この半絶縁領域は、請求項８に記載のように、バナ
ジウムイオンを拡散することで構成することができる。
特に、トレンチの底部に半絶縁領域を形成すると、高耐
圧化がさらに可能である。また、ＳｉＣよりなる第２導
電型の不純物拡散領域を形成すると、よりよくノーマリ
ーオフが実現できる。
【００１０】請求項９に記載のように、トレンチ内のゲ
ート電極および第２導電型のエピタキシャル膜の上面に
おけるソース電極との間に酸化膜を形成するとよい。こ
のようにすると、ゲート電極とソース電極とを電気的に
分離することができる。
ート電極および第２導電型のエピタキシャル膜の上面に
おけるソース電極との間に酸化膜を形成するとよい。こ
のようにすると、ゲート電極とソース電極とを電気的に
分離することができる。
【００１１】請求項１０に記載の炭化珪素半導体装置
は、トレンチの内壁面にＳｉＣよりなる第２導電型のエ
ピタキシャル膜を形成したことを特徴としている。よっ
て、ゲート電極（例えばポリシリコンゲート電極）とエ
ピ膜の間のショットキーバリアによりリークを抑えるこ
とができる。また、蓄積チャネルは形成されないが、こ
の構造のメリットとして、隣り合うトレンチ間での側面
における空乏層の広がりをコントロールすることにより
電流制御ができ、オフ特性を得るためにトレンチ側面を
有効に利用することができるため深いトレンチを形成す
る必要がなくなる。そのため、深いトレンチ内にＳｉＣ
のエピ層成長を行う必要がなくプロセスが容易となる。
また、トレンチ深さを浅くでき、これにより、低オン抵
抗化を図ることができる。このようにして、電界を緩和
することができ、耐圧を向上させることができる。
は、トレンチの内壁面にＳｉＣよりなる第２導電型のエ
ピタキシャル膜を形成したことを特徴としている。よっ
て、ゲート電極（例えばポリシリコンゲート電極）とエ
ピ膜の間のショットキーバリアによりリークを抑えるこ
とができる。また、蓄積チャネルは形成されないが、こ
の構造のメリットとして、隣り合うトレンチ間での側面
における空乏層の広がりをコントロールすることにより
電流制御ができ、オフ特性を得るためにトレンチ側面を
有効に利用することができるため深いトレンチを形成す
る必要がなくなる。そのため、深いトレンチ内にＳｉＣ
のエピ層成長を行う必要がなくプロセスが容易となる。
また、トレンチ深さを浅くでき、これにより、低オン抵
抗化を図ることができる。このようにして、電界を緩和
することができ、耐圧を向上させることができる。
【００１２】請求項１１に記載のように、トレンチ底面
におけるエピタキシャル膜の下に、半絶縁領域またはＳ
ｉＣよりなる第２導電型の不純物拡散領域を形成しても
よい。この半絶縁領域は、請求項１２に記載のように、
バナジウムイオンを拡散することにより構成することが
できる。
におけるエピタキシャル膜の下に、半絶縁領域またはＳ
ｉＣよりなる第２導電型の不純物拡散領域を形成しても
よい。この半絶縁領域は、請求項１２に記載のように、
バナジウムイオンを拡散することにより構成することが
できる。
【００１３】請求項１３に記載のように、トレンチ内の
ゲート電極および第２導電型のエピタキシャル膜の上面
におけるソース電極との間に酸化膜を形成するとよい。
このようにすると、ゲート電極とソース電極とを電気的
に分離することができる。
ゲート電極および第２導電型のエピタキシャル膜の上面
におけるソース電極との間に酸化膜を形成するとよい。
このようにすると、ゲート電極とソース電極とを電気的
に分離することができる。
【００１４】また、請求項１４に記載のように、ポリシ
リコンゲート電極への金属原子の拡散領域にてゲート電
極と第２導電型のエピタキシャル膜との間にオーミック
コンタクトをとるようにすることもできる。オーミック
コンタクトによってデバイスのダイナミック特性が向上
する。ここで、請求項１５に記載のように、金属原子の
拡散領域を形成するための原子源としての金属膜をゲー
ト配線材として用いるようにしてもよい。
リコンゲート電極への金属原子の拡散領域にてゲート電
極と第２導電型のエピタキシャル膜との間にオーミック
コンタクトをとるようにすることもできる。オーミック
コンタクトによってデバイスのダイナミック特性が向上
する。ここで、請求項１５に記載のように、金属原子の
拡散領域を形成するための原子源としての金属膜をゲー
ト配線材として用いるようにしてもよい。
【００１５】請求項１６に記載の炭化珪素半導体装置の
製造方法により、請求項５に記載の炭化珪素半導体装置
を得ることができる。よって、アイソレーションがセル
フアラインで形成することができるようになる。
製造方法により、請求項５に記載の炭化珪素半導体装置
を得ることができる。よって、アイソレーションがセル
フアラインで形成することができるようになる。
【００１６】請求項１７に記載の炭化珪素半導体装置の
製造方法により、請求項９に記載の炭化珪素半導体装置
を得ることができる。よって、アイソレーションがセル
フアラインで形成することができるようになる。
製造方法により、請求項９に記載の炭化珪素半導体装置
を得ることができる。よって、アイソレーションがセル
フアラインで形成することができるようになる。
【００１７】請求項１８に記載の炭化珪素半導体装置の
製造方法により、請求項１３に記載の炭化珪素半導体装
置を得ることができる。よって、アイソレーションがセ
ルフアラインで形成することができるようになる。
製造方法により、請求項１３に記載の炭化珪素半導体装
置を得ることができる。よって、アイソレーションがセ
ルフアラインで形成することができるようになる。
【００１８】請求項１９に記載の炭化珪素半導体装置の
製造方法により、請求項１４に記載の炭化珪素半導体装
置を得ることができる。
製造方法により、請求項１４に記載の炭化珪素半導体装
置を得ることができる。
【００１９】
【発明の実施の形態】（第１の実施の形態）以下、この
発明を具体化した第１の実施の形態を図面に従って説明
する。
発明を具体化した第１の実施の形態を図面に従って説明
する。
【００２０】図１には、本実施の形態における炭化珪素
半導体装置（縦型ＪＦＥＴ）の縦断面図を示す。図１に
おいて、ＳｉＣよりなるＮ+型ドレイン用基板１の上
に、ＳｉＣよりなるＮ-型のドリフト層２と、ＳｉＣよ
りなるＮ+型のソース層３とが順に形成されている。ま
た、ソース層３を貫通してドリフト層２に達するトレン
チ４が形成されている。さらに、トレンチ４の内部にポ
リシリコンゲート電極５が配置されている。
半導体装置（縦型ＪＦＥＴ）の縦断面図を示す。図１に
おいて、ＳｉＣよりなるＮ+型ドレイン用基板１の上
に、ＳｉＣよりなるＮ-型のドリフト層２と、ＳｉＣよ
りなるＮ+型のソース層３とが順に形成されている。ま
た、ソース層３を貫通してドリフト層２に達するトレン
チ４が形成されている。さらに、トレンチ４の内部にポ
リシリコンゲート電極５が配置されている。
【００２１】トレンチ４の内壁面には酸化膜（ＳｉＯ2
膜）６が形成されている。このように、トレンチ４の内
壁面に酸化膜６を形成したことにより、ゲートリークに
対して大きなバリアになり、ターンオン、オフ特性に影
響を与えることができる。
膜）６が形成されている。このように、トレンチ４の内
壁面に酸化膜６を形成したことにより、ゲートリークに
対して大きなバリアになり、ターンオン、オフ特性に影
響を与えることができる。
【００２２】また、酸化膜６の外周側に半絶縁領域７が
形成されている。半絶縁領域７はバナジウムイオンを拡
散したもの（バナジウムイオン拡散領域）である。トレ
ンチ底面におけるバナジウムイオン拡散領域７ｂの厚さ
は、トレンチ側面でのバナジウムイオン拡散領域７ａの
厚さよりも厚くなっている。ここで、酸化膜６中では電
界強度がＳｉＣ中に比べて３倍になるので、酸化膜６に
大きな電界がかかるが、酸化膜６の外周側に形成したバ
ナジウムイオン拡散領域（半絶縁領域）７により電界を
分担し緩和することができ、耐圧を向上させることがで
きる。また、デバイスがオン状態のとき、トレンチ間で
蓄積型のチャネルが形成でき、低オン抵抗化が可能とな
る。さらに、半絶縁領域７はトレンチ底面における半絶
縁領域７ｂがトレンチ側面での半絶縁領域７ａよりも厚
くなっており、これにより、ドレイン電極とゲート電極
間の高耐圧化がさらに可能となる。図１の構成はノーマ
リーオフとする場合に特に適している。
形成されている。半絶縁領域７はバナジウムイオンを拡
散したもの（バナジウムイオン拡散領域）である。トレ
ンチ底面におけるバナジウムイオン拡散領域７ｂの厚さ
は、トレンチ側面でのバナジウムイオン拡散領域７ａの
厚さよりも厚くなっている。ここで、酸化膜６中では電
界強度がＳｉＣ中に比べて３倍になるので、酸化膜６に
大きな電界がかかるが、酸化膜６の外周側に形成したバ
ナジウムイオン拡散領域（半絶縁領域）７により電界を
分担し緩和することができ、耐圧を向上させることがで
きる。また、デバイスがオン状態のとき、トレンチ間で
蓄積型のチャネルが形成でき、低オン抵抗化が可能とな
る。さらに、半絶縁領域７はトレンチ底面における半絶
縁領域７ｂがトレンチ側面での半絶縁領域７ａよりも厚
くなっており、これにより、ドレイン電極とゲート電極
間の高耐圧化がさらに可能となる。図１の構成はノーマ
リーオフとする場合に特に適している。
【００２３】また、ソース層３の上面にはソース電極８
が形成されている。基板１の裏面（下面）にはドレイン
電極９が形成されている。トレンチ４の内部のポリシリ
コンゲート電極５の上面におけるソース電極８との間に
は酸化膜１０が形成されている。これにより、ゲート電
極５とソース電極８とが電気的に分離されている。
が形成されている。基板１の裏面（下面）にはドレイン
電極９が形成されている。トレンチ４の内部のポリシリ
コンゲート電極５の上面におけるソース電極８との間に
は酸化膜１０が形成されている。これにより、ゲート電
極５とソース電極８とが電気的に分離されている。
【００２４】次に、炭化珪素半導体装置の製造方法につ
いて説明する。図２，３は製造工程の説明のための縦断
面図である。まず、図２（ａ）に示すように、Ｎ+型Ｓ
ｉＣ基板１を用意し、エピタキシャル成長法により、そ
の上にＮ-ドリフト層２とＮ+ソース層３を連続して形成
する。このように、基板１上にＮ-ドリフト層２とＮ+ソ
ース層３とを順に形成する。そして、図２（ｂ）に示す
ように、ソース層３を貫通してドリフト層２に達するト
レンチ４を形成する。これにはＲＩＥ法を用いる。
いて説明する。図２，３は製造工程の説明のための縦断
面図である。まず、図２（ａ）に示すように、Ｎ+型Ｓ
ｉＣ基板１を用意し、エピタキシャル成長法により、そ
の上にＮ-ドリフト層２とＮ+ソース層３を連続して形成
する。このように、基板１上にＮ-ドリフト層２とＮ+ソ
ース層３とを順に形成する。そして、図２（ｂ）に示す
ように、ソース層３を貫通してドリフト層２に達するト
レンチ４を形成する。これにはＲＩＥ法を用いる。
【００２５】その後、図２（ｃ）に示すように、トレン
チ４の内壁面（側面と底面）にバナジウムをイオン注入
する。このとき、トレンチ底面に対しては垂直方向から
強いエネルギーにてイオンを注入するとともに、トレン
チ側面に対しては斜め方向から弱いエネルギーにてイオ
ンを注入する。これにより、トレンチ底面におけるバナ
ジウムイオン拡散領域７ｂは、トレンチ側面でのバナジ
ウムイオン拡散領域７ａよりも厚くなる。
チ４の内壁面（側面と底面）にバナジウムをイオン注入
する。このとき、トレンチ底面に対しては垂直方向から
強いエネルギーにてイオンを注入するとともに、トレン
チ側面に対しては斜め方向から弱いエネルギーにてイオ
ンを注入する。これにより、トレンチ底面におけるバナ
ジウムイオン拡散領域７ｂは、トレンチ側面でのバナジ
ウムイオン拡散領域７ａよりも厚くなる。
【００２６】さらに、図３（ａ）に示すように、トレン
チ４内の壁面に熱酸化膜（ＳｉＯ2膜）６を形成する。
このとき、バナジウムイオンの拡散領域７の表面に熱酸
化膜を形成することになり、膜厚の厚い熱酸化膜を形成
することができる（広義には、イオン拡散層の表面に熱
酸化膜を形成することにより厚い膜厚を形成することが
できる）。
チ４内の壁面に熱酸化膜（ＳｉＯ2膜）６を形成する。
このとき、バナジウムイオンの拡散領域７の表面に熱酸
化膜を形成することになり、膜厚の厚い熱酸化膜を形成
することができる（広義には、イオン拡散層の表面に熱
酸化膜を形成することにより厚い膜厚を形成することが
できる）。
【００２７】このように、トレンチ４の内壁面に酸化膜
６が、また、当該酸化膜６の外周側にバナジウムイオン
拡散領域（半絶縁領域）７が位置するように、当該膜６
および領域７を形成する。
６が、また、当該酸化膜６の外周側にバナジウムイオン
拡散領域（半絶縁領域）７が位置するように、当該膜６
および領域７を形成する。
【００２８】そして、図３（ｂ）に示すように、ポリシ
リコン膜５をトレンチ４内が埋め込まれるように成膜
し、さらに、エッチバックしてソース層３の上面のポリ
シリコン膜５を取り除く。このようにして、トレンチ４
の内部にゲート電極となるポリシリコン膜５を埋め込
む。
リコン膜５をトレンチ４内が埋め込まれるように成膜
し、さらに、エッチバックしてソース層３の上面のポリ
シリコン膜５を取り除く。このようにして、トレンチ４
の内部にゲート電極となるポリシリコン膜５を埋め込
む。
【００２９】さらに、図３（ｃ）に示すように、８００
℃程度の熱酸化によりトレンチ４の内部のポリシリコン
膜５の表面を熱酸化膜１０で覆う。このとき、ポリシリ
コンは酸化温度が低く、ＳｉＣは酸化温度が高いので、
当該熱酸化をポリシリコンの酸化温度とＳｉＣの酸化温
度との中間温度で行うようにする。このようにすると、
セルフアラインでトレンチ開口部を塞ぐ酸化膜１０を形
成することができる。つまり、トレンチ４内においてポ
リシリコン膜５が露出するとともにソース層３の上面が
露出する状態でポリシリコンが酸化する温度とＳｉＣが
酸化する温度の間の温度にて熱酸化を行うとポリシリコ
ン膜５の上面に自己整合的に熱酸化膜１０を形成するこ
とができる。よって、アイソレーションがセルフアライ
ンで形成することができるようになる。従って、セルサ
イズを微細化する場合に有利である。
℃程度の熱酸化によりトレンチ４の内部のポリシリコン
膜５の表面を熱酸化膜１０で覆う。このとき、ポリシリ
コンは酸化温度が低く、ＳｉＣは酸化温度が高いので、
当該熱酸化をポリシリコンの酸化温度とＳｉＣの酸化温
度との中間温度で行うようにする。このようにすると、
セルフアラインでトレンチ開口部を塞ぐ酸化膜１０を形
成することができる。つまり、トレンチ４内においてポ
リシリコン膜５が露出するとともにソース層３の上面が
露出する状態でポリシリコンが酸化する温度とＳｉＣが
酸化する温度の間の温度にて熱酸化を行うとポリシリコ
ン膜５の上面に自己整合的に熱酸化膜１０を形成するこ
とができる。よって、アイソレーションがセルフアライ
ンで形成することができるようになる。従って、セルサ
イズを微細化する場合に有利である。
【００３０】その後、図１に示すように、熱酸化膜１０
上を含めたソース層３の上に金属膜を形成してソース電
極８とするとともに、基板１の裏面に金属膜を形成して
ドレイン電極９とする。
上を含めたソース層３の上に金属膜を形成してソース電
極８とするとともに、基板１の裏面に金属膜を形成して
ドレイン電極９とする。
【００３１】図１においてはトレンチ４の内壁面に酸化
膜６を形成するとともに、酸化膜６の外周側に半絶縁領
域７を形成し、この領域７はトレンチ底面における半絶
縁領域７ｂはトレンチ側面での半絶縁領域７ａよりも厚
くしたが、図４に示すように、トレンチ底面において半
絶縁領域を厚くする代わりにアルミニウムイオンを拡散
した領域１１を形成してもよい。詳しくは、例えばアル
ミニウムをイオン注入した後、バナジウムをイオン注入
することにより作製することができる。このようにし
て、アルミニウムを拡散すると、即ち、トレンチ４底面
における半絶縁領域７の下にＳｉＣよりなるＰ型の不純
物拡散領域１１を形成すると、このＰ型の不純物拡散領
域１１とドリフト層２の間のビルトインポテンシャルの
差を利用してドリフト層２へ空乏層を伸ばすことができ
るため、よりよくノーマリーオフが実現できる。
膜６を形成するとともに、酸化膜６の外周側に半絶縁領
域７を形成し、この領域７はトレンチ底面における半絶
縁領域７ｂはトレンチ側面での半絶縁領域７ａよりも厚
くしたが、図４に示すように、トレンチ底面において半
絶縁領域を厚くする代わりにアルミニウムイオンを拡散
した領域１１を形成してもよい。詳しくは、例えばアル
ミニウムをイオン注入した後、バナジウムをイオン注入
することにより作製することができる。このようにし
て、アルミニウムを拡散すると、即ち、トレンチ４底面
における半絶縁領域７の下にＳｉＣよりなるＰ型の不純
物拡散領域１１を形成すると、このＰ型の不純物拡散領
域１１とドリフト層２の間のビルトインポテンシャルの
差を利用してドリフト層２へ空乏層を伸ばすことができ
るため、よりよくノーマリーオフが実現できる。
【００３２】また、図１の構成に対し図５に示すよう
に、トレンチ側面および底面において酸化膜６の外周側
に均等な厚さの半絶縁領域（バナジウムイオン拡散領
域）７を形成してもよい。特にノーマリオンタイプにす
る場合に好ましい。
に、トレンチ側面および底面において酸化膜６の外周側
に均等な厚さの半絶縁領域（バナジウムイオン拡散領
域）７を形成してもよい。特にノーマリオンタイプにす
る場合に好ましい。
【００３３】なお、図１でのトレンチ４内の酸化膜６を
無くし図６のようにすることも可能であり、さらに、ト
レンチ４の内部に埋め込むポリシリコンゲート電極５に
関して、その導電型は、図６に示すようにＰ型であって
も図７に示すようにＮ型であってもよい。特に図６の構
成はノーマリオフタイプにする場合に好ましい。Ｐ型で
は、Ｐ型のポリシリコンとＳｉＣの間の静電ポテンシャ
ルの差が大きくなり、Ｎ-ドリフト側に空乏層を大きく
伸ばすことが可能であるからである。 （第２の実施の形態）次に、第２の実施の形態を、第１
の実施の形態との相違点を中心に説明する。
無くし図６のようにすることも可能であり、さらに、ト
レンチ４の内部に埋め込むポリシリコンゲート電極５に
関して、その導電型は、図６に示すようにＰ型であって
も図７に示すようにＮ型であってもよい。特に図６の構
成はノーマリオフタイプにする場合に好ましい。Ｐ型で
は、Ｐ型のポリシリコンとＳｉＣの間の静電ポテンシャ
ルの差が大きくなり、Ｎ-ドリフト側に空乏層を大きく
伸ばすことが可能であるからである。 （第２の実施の形態）次に、第２の実施の形態を、第１
の実施の形態との相違点を中心に説明する。
【００３４】図８には、本実施の形態における炭化珪素
半導体装置の縦断面図を示す。図８において、トレンチ
４の内壁面には酸化膜６が形成されている。また、図１
でのバナジウムイオン拡散領域７の代わりに図８におい
ては、酸化膜６の外周側にはＳｉＣよりなるＰ+型のエ
ピタキシャル膜２０が形成されている。よって、トレン
チ４の内壁面に酸化膜６を形成したことにより、ゲート
リークに対して大きなバリアになり、ターンオン、オフ
特性に影響を与えることができる。ここで、酸化膜中で
は電界強度がＳｉＣ中に比べて３倍になるので、酸化膜
６に大きな電界がかかるが、酸化膜６の外周側に形成し
たＰ+型エピタキシャル膜２０により電界を分担し緩和
することができ、耐圧を向上させることができる。ま
た、デバイスがオン状態のとき、トレンチ間で蓄積型の
チャネルが形成でき、低オン抵抗化が可能となる。
半導体装置の縦断面図を示す。図８において、トレンチ
４の内壁面には酸化膜６が形成されている。また、図１
でのバナジウムイオン拡散領域７の代わりに図８におい
ては、酸化膜６の外周側にはＳｉＣよりなるＰ+型のエ
ピタキシャル膜２０が形成されている。よって、トレン
チ４の内壁面に酸化膜６を形成したことにより、ゲート
リークに対して大きなバリアになり、ターンオン、オフ
特性に影響を与えることができる。ここで、酸化膜中で
は電界強度がＳｉＣ中に比べて３倍になるので、酸化膜
６に大きな電界がかかるが、酸化膜６の外周側に形成し
たＰ+型エピタキシャル膜２０により電界を分担し緩和
することができ、耐圧を向上させることができる。ま
た、デバイスがオン状態のとき、トレンチ間で蓄積型の
チャネルが形成でき、低オン抵抗化が可能となる。
【００３５】さらに、トレンチ４底面におけるエピタキ
シャル膜２０の下には半絶縁領域２１が形成されてい
る。半絶縁領域２１は、バナジウムイオンを拡散したも
の（バナジウムイオン拡散領域）である。このように、
トレンチ４の底部にバナジウムを拡散すると、高耐圧化
がさらに可能である。
シャル膜２０の下には半絶縁領域２１が形成されてい
る。半絶縁領域２１は、バナジウムイオンを拡散したも
の（バナジウムイオン拡散領域）である。このように、
トレンチ４の底部にバナジウムを拡散すると、高耐圧化
がさらに可能である。
【００３６】また、トレンチ４内のポリシリコンゲート
電極５およびＰ+型エピタキシャル膜２０の上面におけ
るソース電極８との間には酸化膜２２が形成されてい
る。次に、炭化珪素半導体装置の製造方法について説明
する。
電極５およびＰ+型エピタキシャル膜２０の上面におけ
るソース電極８との間には酸化膜２２が形成されてい
る。次に、炭化珪素半導体装置の製造方法について説明
する。
【００３７】図９，１０は製造工程の説明のための縦断
面図である。まず、図２（ａ），（ｂ）を用いて説明し
たように、Ｎ+型ＳｉＣ基板１の上にエピタキシャル成
長法によりＮ-ドリフト層２とＮ+ソース層３とを順に形
成する。さらに、ＲＩＥ法によりソース層３を貫通して
ドリフト層２に達するトレンチ４を形成する。
面図である。まず、図２（ａ），（ｂ）を用いて説明し
たように、Ｎ+型ＳｉＣ基板１の上にエピタキシャル成
長法によりＮ-ドリフト層２とＮ+ソース層３とを順に形
成する。さらに、ＲＩＥ法によりソース層３を貫通して
ドリフト層２に達するトレンチ４を形成する。
【００３８】その後、図９（ａ）に示すように、トレン
チ４の底面にバナジウムをイオン注入してバナジウムイ
オン拡散領域２１を形成する。さらに、図９（ｂ）に示
すように、トレンチ４内の壁面にＳｉＣよりなるＰ+型
のエピタキシャル膜２０を形成する。詳しくは、トレン
チ４内を含めたソース層３の上面にＰ+エピ層２０を形
成し、さらに、ソース層３の上面のエピ膜２０をエッチ
バックにより除去する。そして、図９（ｃ）に示すよう
に、エピタキシャル膜２０の内面、即ち、トレンチ４内
の壁面に熱酸化膜（ＳｉＯ2膜）６を形成する。
チ４の底面にバナジウムをイオン注入してバナジウムイ
オン拡散領域２１を形成する。さらに、図９（ｂ）に示
すように、トレンチ４内の壁面にＳｉＣよりなるＰ+型
のエピタキシャル膜２０を形成する。詳しくは、トレン
チ４内を含めたソース層３の上面にＰ+エピ層２０を形
成し、さらに、ソース層３の上面のエピ膜２０をエッチ
バックにより除去する。そして、図９（ｃ）に示すよう
に、エピタキシャル膜２０の内面、即ち、トレンチ４内
の壁面に熱酸化膜（ＳｉＯ2膜）６を形成する。
【００３９】このように、トレンチ４の内壁面に酸化膜
６が、また、当該酸化膜６の外周側にＳｉＣよりなるＰ
+型のエピタキシャル膜２０が位置するように、当該両
膜６，２０を形成する。つまり、トレンチ４の内壁面に
ＳｉＣよりなるＰ+型のエピタキシャル膜２０が位置す
るように、また、当該エピタキシャル膜２０の内側に酸
化膜６が位置するように、当該両膜６，２０を形成す
る。
６が、また、当該酸化膜６の外周側にＳｉＣよりなるＰ
+型のエピタキシャル膜２０が位置するように、当該両
膜６，２０を形成する。つまり、トレンチ４の内壁面に
ＳｉＣよりなるＰ+型のエピタキシャル膜２０が位置す
るように、また、当該エピタキシャル膜２０の内側に酸
化膜６が位置するように、当該両膜６，２０を形成す
る。
【００４０】そして、図１０（ａ）に示すように、ポリ
シリコン膜５をトレンチ４内が埋め込まれるように成膜
し、さらに、エッチバックしてソース層３の上面のポリ
シリコン膜５を取り除く。このように、トレンチ４の内
部にゲート電極となるポリシリコン膜５を埋め込む。
シリコン膜５をトレンチ４内が埋め込まれるように成膜
し、さらに、エッチバックしてソース層３の上面のポリ
シリコン膜５を取り除く。このように、トレンチ４の内
部にゲート電極となるポリシリコン膜５を埋め込む。
【００４１】さらに、図１０（ｂ）に示すように、８０
０℃程度の熱酸化によりトレンチ４の内部のポリシリコ
ン膜５の表面を熱酸化膜２２ａで覆う。さらに、図１０
（ｃ）に示すように、ＬＤＤ法によりエピ層２０の上も
酸化膜２２ｂで覆う。つまり、基板上（ソース層３上）
にＬＴＯ膜を全面に形成するとともにこのＬＴＯ膜に対
し異方性エッチングを行い（エッチバックし）、熱酸化
膜２２ａにサイドウォールを残すことによりエピ膜２０
の上を酸化膜２２ｂで覆うようにする。このようにし
て、トレンチ４内においてポリシリコン膜５が露出する
とともにソース層３の上面が露出する状態でポリシリコ
ンが酸化する温度とＳｉＣが酸化する温度の間の温度に
て熱酸化を行いポリシリコン膜５の上面に自己整合的に
熱酸化膜２２ａを形成し、さらに、Ｐ型のエピタキシャ
ル膜２０上を覆うように、ＬＤＤ法により熱酸化膜２２
ａに対し酸化膜によるサイドウォール２２ｂを形成す
る。よって、アイソレーションがセルフアラインで形成
することができるようになる。
０℃程度の熱酸化によりトレンチ４の内部のポリシリコ
ン膜５の表面を熱酸化膜２２ａで覆う。さらに、図１０
（ｃ）に示すように、ＬＤＤ法によりエピ層２０の上も
酸化膜２２ｂで覆う。つまり、基板上（ソース層３上）
にＬＴＯ膜を全面に形成するとともにこのＬＴＯ膜に対
し異方性エッチングを行い（エッチバックし）、熱酸化
膜２２ａにサイドウォールを残すことによりエピ膜２０
の上を酸化膜２２ｂで覆うようにする。このようにし
て、トレンチ４内においてポリシリコン膜５が露出する
とともにソース層３の上面が露出する状態でポリシリコ
ンが酸化する温度とＳｉＣが酸化する温度の間の温度に
て熱酸化を行いポリシリコン膜５の上面に自己整合的に
熱酸化膜２２ａを形成し、さらに、Ｐ型のエピタキシャ
ル膜２０上を覆うように、ＬＤＤ法により熱酸化膜２２
ａに対し酸化膜によるサイドウォール２２ｂを形成す
る。よって、アイソレーションがセルフアラインで形成
することができるようになる。
【００４２】その後、図８に示すように、酸化膜２２
（２２ａ，２２ｂ）の上を含めたソース層３の上に金属
膜を形成してソース電極８とするとともに、基板１の裏
面に金属膜を形成してドレイン電極９とする。
（２２ａ，２２ｂ）の上を含めたソース層３の上に金属
膜を形成してソース電極８とするとともに、基板１の裏
面に金属膜を形成してドレイン電極９とする。
【００４３】図８においてはトレンチ４の内壁面に酸化
膜６を形成するとともに、酸化膜６の外周側にＰ+型Ｓ
ｉＣ膜２０を形成し、トレンチ底面における膜２０の下
にバナジウムイオン拡散領域２１を形成したが、図１１
に示すように、トレンチ底面における膜２０の下にアル
ミニウムイオン拡散領域２３を形成してもよい。このよ
うにアルミニウムを拡散すると、即ち、トレンチ４底面
におけるエピタキシャル膜２０の下にＳｉＣよりなるＰ
型の不純物拡散領域２３を形成すると、このＰ型の不純
物拡散領域２３とドリフト層の間のビルトインポテンシ
ャルの差を利用してドリフト層へ空乏層を伸ばすことが
できるため、よりよくノーマリーオフが実現できる。
膜６を形成するとともに、酸化膜６の外周側にＰ+型Ｓ
ｉＣ膜２０を形成し、トレンチ底面における膜２０の下
にバナジウムイオン拡散領域２１を形成したが、図１１
に示すように、トレンチ底面における膜２０の下にアル
ミニウムイオン拡散領域２３を形成してもよい。このよ
うにアルミニウムを拡散すると、即ち、トレンチ４底面
におけるエピタキシャル膜２０の下にＳｉＣよりなるＰ
型の不純物拡散領域２３を形成すると、このＰ型の不純
物拡散領域２３とドリフト層の間のビルトインポテンシ
ャルの差を利用してドリフト層へ空乏層を伸ばすことが
できるため、よりよくノーマリーオフが実現できる。
【００４４】また、図８の構成に対し図１２に示すよう
に、トレンチ底面においてバナジウムイオン拡散領域２
１を設けなくしてもよい。なお、Ｐ型エピ膜２０ではな
く、図１３に示すように、イオン注入または熱拡散によ
るＰ型不純物拡散領域２４とすることも可能である。具
体的には、例えばアルミやボロンやカーボンのイオン注
入または熱拡散により形成する。
に、トレンチ底面においてバナジウムイオン拡散領域２
１を設けなくしてもよい。なお、Ｐ型エピ膜２０ではな
く、図１３に示すように、イオン注入または熱拡散によ
るＰ型不純物拡散領域２４とすることも可能である。具
体的には、例えばアルミやボロンやカーボンのイオン注
入または熱拡散により形成する。
【００４５】また、トレンチ４の内部に埋め込むポリシ
リコンゲート電極５に関して、その導電型は、Ｐ型であ
ってもＮ型であってもよい。 （第３の実施の形態）次に、第３の実施の形態を、第
１，２の実施の形態との相違点を中心に説明する。
リコンゲート電極５に関して、その導電型は、Ｐ型であ
ってもＮ型であってもよい。 （第３の実施の形態）次に、第３の実施の形態を、第
１，２の実施の形態との相違点を中心に説明する。
【００４６】図１４には、本実施の形態における炭化珪
素半導体装置の縦断面図を示す。第２実施形態での図８
の酸化膜６が無く、図１４において、トレンチ４の内壁
面にＳｉＣよりなるＰ+型のエピタキシャル膜３０が形
成されている。つまり、ポリシリコンゲート電極５とＰ
+型エピタキシャル膜３０との界面が形成されている。
よって、ポリシリコンゲート電極５とＰ+エピ膜３０の
間のショットキーバリアによりリークを抑えることがで
きる。また、蓄積チャネルは形成されないが、この構造
については以下のメリットがある。隣り合うトレンチ間
での側面における空乏層の広がりをコントロールするこ
とにより電流制御ができ、オフ特性を得るためにトレン
チ側面を有効に利用することができるため深いトレンチ
を形成する必要がなくなる。そのため、深いトレンチ４
内にＳｉＣのエピ層成長を行う必要がなくプロセスが容
易となる。また、トレンチ深さを浅くでき、これによ
り、低オン抵抗化を図ることができる。このようにし
て、電界を緩和することができ、耐圧を向上させること
ができる。
素半導体装置の縦断面図を示す。第２実施形態での図８
の酸化膜６が無く、図１４において、トレンチ４の内壁
面にＳｉＣよりなるＰ+型のエピタキシャル膜３０が形
成されている。つまり、ポリシリコンゲート電極５とＰ
+型エピタキシャル膜３０との界面が形成されている。
よって、ポリシリコンゲート電極５とＰ+エピ膜３０の
間のショットキーバリアによりリークを抑えることがで
きる。また、蓄積チャネルは形成されないが、この構造
については以下のメリットがある。隣り合うトレンチ間
での側面における空乏層の広がりをコントロールするこ
とにより電流制御ができ、オフ特性を得るためにトレン
チ側面を有効に利用することができるため深いトレンチ
を形成する必要がなくなる。そのため、深いトレンチ４
内にＳｉＣのエピ層成長を行う必要がなくプロセスが容
易となる。また、トレンチ深さを浅くでき、これによ
り、低オン抵抗化を図ることができる。このようにし
て、電界を緩和することができ、耐圧を向上させること
ができる。
【００４７】また、トレンチ４底面におけるエピタキシ
ャル膜３０の下に半絶縁領域３１が形成されている。半
絶縁領域３１はバナジウムイオンを拡散したもの（バナ
ジウムイオン拡散領域）である。さらに、トレンチ４内
のゲート電極５およびＰ+型エピタキシャル膜３０の上
面におけるソース電極８との間には酸化膜２２が形成さ
れている。
ャル膜３０の下に半絶縁領域３１が形成されている。半
絶縁領域３１はバナジウムイオンを拡散したもの（バナ
ジウムイオン拡散領域）である。さらに、トレンチ４内
のゲート電極５およびＰ+型エピタキシャル膜３０の上
面におけるソース電極８との間には酸化膜２２が形成さ
れている。
【００４８】製造工程としては、トレンチ４を形成した
後において、トレンチ４の底面にバナジウムイオン拡散
領域３１を形成し（図９（ａ）参照）、トレンチ４の内
壁面にＰ+型エピタキシャル膜３０を形成すればよい。
その後は、図１０（ａ）〜（ｃ）のごとく、トレンチ４
の内部にゲート電極となるポリシリコン膜５を埋め込
み、トレンチ４内においてポリシリコン膜５が露出する
とともにソース層３の上面が露出する状態でポリシリコ
ンが酸化する温度とＳｉＣが酸化する温度の間の温度に
て熱酸化を行いポリシリコン膜５の上面に自己整合的に
熱酸化膜２２ａを形成する。よって、アイソレーション
がセルフアラインで形成することができるようになる。
さらに、Ｐ型エピタキシャル膜３０上を覆うように、Ｌ
ＤＤ法により熱酸化膜２２ａに対し酸化膜によるサイド
ウォール２２ｂを形成する。そして、酸化膜２２ａ，２
２ｂ上を含めたソース層３の上にソース電極８を形成す
る。
後において、トレンチ４の底面にバナジウムイオン拡散
領域３１を形成し（図９（ａ）参照）、トレンチ４の内
壁面にＰ+型エピタキシャル膜３０を形成すればよい。
その後は、図１０（ａ）〜（ｃ）のごとく、トレンチ４
の内部にゲート電極となるポリシリコン膜５を埋め込
み、トレンチ４内においてポリシリコン膜５が露出する
とともにソース層３の上面が露出する状態でポリシリコ
ンが酸化する温度とＳｉＣが酸化する温度の間の温度に
て熱酸化を行いポリシリコン膜５の上面に自己整合的に
熱酸化膜２２ａを形成する。よって、アイソレーション
がセルフアラインで形成することができるようになる。
さらに、Ｐ型エピタキシャル膜３０上を覆うように、Ｌ
ＤＤ法により熱酸化膜２２ａに対し酸化膜によるサイド
ウォール２２ｂを形成する。そして、酸化膜２２ａ，２
２ｂ上を含めたソース層３の上にソース電極８を形成す
る。
【００４９】図１４に代わる構成を以下、説明する。バ
ナジウムイオン拡散領域３１の代わりに、図１５に示す
ように、トレンチ底面におけるエピタキシャル膜３０の
下にアルミニウムイオン拡散領域（ＳｉＣよりなるＰ型
の不純物拡散領域）３２を形成してもよい。
ナジウムイオン拡散領域３１の代わりに、図１５に示す
ように、トレンチ底面におけるエピタキシャル膜３０の
下にアルミニウムイオン拡散領域（ＳｉＣよりなるＰ型
の不純物拡散領域）３２を形成してもよい。
【００５０】図１６に示すように、図１４でのバナジウ
ムイオン拡散領域３１を無くしてもよい。なお、Ｐ型エ
ピ膜３０ではなく、図１７に示すようにイオン注入また
は熱拡散による不純物拡散領域３３とすることも可能で
ある。具体的には、例えば、アルミニウムやボロンやカ
ーボンのイオン注入または熱拡散により形成する。
ムイオン拡散領域３１を無くしてもよい。なお、Ｐ型エ
ピ膜３０ではなく、図１７に示すようにイオン注入また
は熱拡散による不純物拡散領域３３とすることも可能で
ある。具体的には、例えば、アルミニウムやボロンやカ
ーボンのイオン注入または熱拡散により形成する。
【００５１】また、トレンチ４の内部に埋め込むポリシ
リコンゲート電極５に関して、その導電型は、Ｐ型であ
ってもＮ型であってもよい。 （第４の実施の形態）次に、第４の実施の形態を、第３
の実施の形態との相違点を中心に説明する。
リコンゲート電極５に関して、その導電型は、Ｐ型であ
ってもＮ型であってもよい。 （第４の実施の形態）次に、第４の実施の形態を、第３
の実施の形態との相違点を中心に説明する。
【００５２】図１８には、本実施の形態における炭化珪
素半導体装置の縦断面図を示す。図１４に比べ図１８に
おいては、ポリシリコンゲート電極５への金属原子の拡
散領域４０にてゲート電極５とＰ+型エピタキシャル膜
３０との間にオーミックコンタクトをとっている。オー
ミックコンタクトによってデバイスのダイナミック特性
が向上する。また、図１４の酸化膜２２に代わり、図１
８ではＬＴＯ膜４３を形成している。
素半導体装置の縦断面図を示す。図１４に比べ図１８に
おいては、ポリシリコンゲート電極５への金属原子の拡
散領域４０にてゲート電極５とＰ+型エピタキシャル膜
３０との間にオーミックコンタクトをとっている。オー
ミックコンタクトによってデバイスのダイナミック特性
が向上する。また、図１４の酸化膜２２に代わり、図１
８ではＬＴＯ膜４３を形成している。
【００５３】次に、炭化珪素半導体装置の製造方法につ
いて説明する。図１９，２０は製造工程の説明のための
縦断面図である。まず、図２（ａ），（ｂ）を用いて説
明したように、Ｎ+型ＳｉＣ基板１の上にエピタキシャ
ル成長法によりＮ-ドリフト層２とＮ+ソース層３とを順
に形成する。さらに、ＲＩＥ法によりソース層３を貫通
してドリフト層２に達するトレンチ４を形成する。
いて説明する。図１９，２０は製造工程の説明のための
縦断面図である。まず、図２（ａ），（ｂ）を用いて説
明したように、Ｎ+型ＳｉＣ基板１の上にエピタキシャ
ル成長法によりＮ-ドリフト層２とＮ+ソース層３とを順
に形成する。さらに、ＲＩＥ法によりソース層３を貫通
してドリフト層２に達するトレンチ４を形成する。
【００５４】その後、図１９（ａ）に示すように、トレ
ンチ４の底面にバナジウムをイオン注入してバナジウム
イオン拡散領域３１を形成する。さらに、図１９（ｂ）
に示すように、トレンチ４内の壁面にＳｉＣよりなるＰ
+型のエピタキシャル膜３０を形成する。詳しくは、ト
レンチ４内を含めたソース層３の上面にＰ+エピ層３０
を形成し、さらに、ソース層３の上面のエピ膜３０をエ
ッチバックにより除去する。
ンチ４の底面にバナジウムをイオン注入してバナジウム
イオン拡散領域３１を形成する。さらに、図１９（ｂ）
に示すように、トレンチ４内の壁面にＳｉＣよりなるＰ
+型のエピタキシャル膜３０を形成する。詳しくは、ト
レンチ４内を含めたソース層３の上面にＰ+エピ層３０
を形成し、さらに、ソース層３の上面のエピ膜３０をエ
ッチバックにより除去する。
【００５５】そして、図１９（ｃ）に示すように、トレ
ンチ４の内部にゲート電極となるポリシリコン膜５をト
レンチ４内が埋め込まれるように成膜し、さらに、エッ
チバックしてソース層３の上面のポリシリコン膜５を取
り除く。
ンチ４の内部にゲート電極となるポリシリコン膜５をト
レンチ４内が埋め込まれるように成膜し、さらに、エッ
チバックしてソース層３の上面のポリシリコン膜５を取
り除く。
【００５６】さらに、図２０（ａ）に示すように、ポリ
シリコン膜５の上面における中央部分に、金属膜として
のアルミ膜４１とニッケル膜４２の積層体を配置する。
さらに、アニールを行って金属（４１，４２）をポリシ
リコン膜５内に拡散させる。これにより、ポリシリコン
ゲート電極５内においてＰ+型エピ膜３０に達する金属
原子の拡散領域４０が形成される。つまり、アニールを
行ってポリシリコン膜５とＰ+型エピタキシャル膜３０
との界面に達する金属原子の拡散領域４０を形成する。
その結果、ポリシリコンゲート電極５はＰ+型エピ膜３
０に対しオーミックコンタクトがとられる。
シリコン膜５の上面における中央部分に、金属膜として
のアルミ膜４１とニッケル膜４２の積層体を配置する。
さらに、アニールを行って金属（４１，４２）をポリシ
リコン膜５内に拡散させる。これにより、ポリシリコン
ゲート電極５内においてＰ+型エピ膜３０に達する金属
原子の拡散領域４０が形成される。つまり、アニールを
行ってポリシリコン膜５とＰ+型エピタキシャル膜３０
との界面に達する金属原子の拡散領域４０を形成する。
その結果、ポリシリコンゲート電極５はＰ+型エピ膜３
０に対しオーミックコンタクトがとられる。
【００５７】その後、図２０（ｂ）に示すように、ＬＴ
Ｏ膜４３を成膜し、ソースコンタクト部を開口する。つ
まり、トレンチ４の内部のポリシリコン膜５およびＰ+
型エピ膜３０の上面をＬＴＯ膜４３で覆う。さらに、図
１８に示すように、ソース層３の上面に金属膜を形成し
てソース電極８とするとともに、基板１の裏面に金属膜
を形成してドレイン電極９とする。
Ｏ膜４３を成膜し、ソースコンタクト部を開口する。つ
まり、トレンチ４の内部のポリシリコン膜５およびＰ+
型エピ膜３０の上面をＬＴＯ膜４３で覆う。さらに、図
１８に示すように、ソース層３の上面に金属膜を形成し
てソース電極８とするとともに、基板１の裏面に金属膜
を形成してドレイン電極９とする。
【００５８】金属原子の拡散領域４０を形成するための
原子源としての金属膜４１，４２をゲート配線材として
用いることができる。本実施形態の応用例として、バナ
ジウムイオン拡散領域３１の代わりに図２１に示すよう
に、アルミニウムイオン拡散領域４４を形成してもよ
い。また、図２２に示すように、トレンチ底部に拡散領
域を設けないようにしてもよい。
原子源としての金属膜４１，４２をゲート配線材として
用いることができる。本実施形態の応用例として、バナ
ジウムイオン拡散領域３１の代わりに図２１に示すよう
に、アルミニウムイオン拡散領域４４を形成してもよ
い。また、図２２に示すように、トレンチ底部に拡散領
域を設けないようにしてもよい。
【００５９】なお、Ｐ型エピ膜３０ではなく、図２３に
示すように、イオン注入または熱拡散によるＰ型不純物
拡散領域４５とすることも可能である。具体的には、例
えば、アルミやボロンやカーボンのイオン注入または熱
拡散により形成する。
示すように、イオン注入または熱拡散によるＰ型不純物
拡散領域４５とすることも可能である。具体的には、例
えば、アルミやボロンやカーボンのイオン注入または熱
拡散により形成する。
【００６０】また、トレンチ４の内部に埋め込むポリシ
リコンゲート電極５に関して、その導電型は、Ｐ型であ
ってもＮ型であってもよい。
リコンゲート電極５に関して、その導電型は、Ｐ型であ
ってもＮ型であってもよい。
【図１】第１の実施の形態における炭化珪素半導体装置
の縦断面図。
の縦断面図。
【図２】炭化珪素半導体装置の製造工程を説明するため
の縦断面図。
の縦断面図。
【図３】炭化珪素半導体装置の製造工程を説明するため
の縦断面図。
の縦断面図。
【図４】別例の炭化珪素半導体装置の縦断面図。
【図５】別例の炭化珪素半導体装置の縦断面図。
【図６】別例の炭化珪素半導体装置の縦断面図。
【図７】別例の炭化珪素半導体装置の縦断面図。
【図８】第２の実施の形態における炭化珪素半導体装置
の縦断面図。
の縦断面図。
【図９】炭化珪素半導体装置の製造工程を説明するため
の縦断面図。
の縦断面図。
【図１０】炭化珪素半導体装置の製造工程を説明するた
めの縦断面図。
めの縦断面図。
【図１１】別例の炭化珪素半導体装置の縦断面図。
【図１２】別例の炭化珪素半導体装置の縦断面図。
【図１３】別例の炭化珪素半導体装置の縦断面図。
【図１４】第３の実施の形態における炭化珪素半導体装
置の縦断面図。
置の縦断面図。
【図１５】別例の炭化珪素半導体装置の縦断面図。
【図１６】別例の炭化珪素半導体装置の縦断面図。
【図１７】別例の炭化珪素半導体装置の縦断面図。
【図１８】第４の実施の形態における炭化珪素半導体装
置の縦断面図。
置の縦断面図。
【図１９】炭化珪素半導体装置の製造工程を説明するた
めの縦断面図。
めの縦断面図。
【図２０】炭化珪素半導体装置の製造工程を説明するた
めの縦断面図。
めの縦断面図。
【図２１】別例の炭化珪素半導体装置の縦断面図。
【図２２】別例の炭化珪素半導体装置の縦断面図。
【図２３】別例の炭化珪素半導体装置の縦断面図。
【図２４】従来技術を説明するための炭化珪素半導体装
置の縦断面図。
置の縦断面図。
１…Ｎ+型ドレイン用基板、２…Ｎ-型ドリフト層、３…
Ｎ+型ソース層３、４…トレンチ、５…ポリシリコンゲ
ート電極、６…酸化膜、７…バナジウムイオン拡散領
域、７ａ…バナジウムイオン拡散領域、７ｂ…バナジウ
ムイオン拡散領域、８…ソース電極、９…ドレイン電
極、１０…酸化膜、２０…Ｐ+型エピタキシャル膜、２
２…酸化膜、３０…Ｐ+型エピタキシャル膜、３１…バ
ナジウムイオン拡散領域、３２…アルミニウムイオン拡
散領域、４０…金属原子拡散領域。
Ｎ+型ソース層３、４…トレンチ、５…ポリシリコンゲ
ート電極、６…酸化膜、７…バナジウムイオン拡散領
域、７ａ…バナジウムイオン拡散領域、７ｂ…バナジウ
ムイオン拡散領域、８…ソース電極、９…ドレイン電
極、１０…酸化膜、２０…Ｐ+型エピタキシャル膜、２
２…酸化膜、３０…Ｐ+型エピタキシャル膜、３１…バ
ナジウムイオン拡散領域、３２…アルミニウムイオン拡
散領域、４０…金属原子拡散領域。
Claims (19)
- 【請求項１】 ＳｉＣよりなる第１導電型のドレイン用
基板（１）の上に、ＳｉＣよりなる低濃度な第１導電型
のドリフト層（２）と、ＳｉＣよりなる高濃度な第１導
電型のソース層（３）とが順に形成されるとともに、前
記ソース層（３）を貫通してドリフト層（２）に達する
トレンチ（４）が形成され、さらに、このトレンチ
（４）の内部にゲート電極（５）を配した炭化珪素半導
体装置であって、 前記トレンチ（４）の内壁面に酸化膜（６）を形成する
とともに、当該酸化膜（６）の外周側に半絶縁領域
（７）を形成したことを特徴とする炭化珪素半導体装
置。 - 【請求項２】 前記半絶縁領域（７）は、バナジウムイ
オンを拡散したものであることを特徴とする請求項１に
記載の炭化珪素半導体装置。 - 【請求項３】 前記トレンチ（４）底面における半絶縁
領域（７ｂ）の厚さを、トレンチ（４）側面での半絶縁
領域（７ａ）の厚さよりも厚くしたことを特徴とする請
求項１に記載の炭化珪素半導体装置。 - 【請求項４】 前記トレンチ（４）底面における半絶縁
領域（７）の下に、ＳｉＣよりなる第２導電型の不純物
拡散領域（１１）を形成したことを特徴とする請求項１
に記載の炭化珪素半導体装置。 - 【請求項５】 トレンチ（４）内のゲート電極（５）の
上面におけるソース電極（８）との間に酸化膜（１０）
を形成したことを特徴とする請求項１に記載の炭化珪素
半導体装置。 - 【請求項６】 ＳｉＣよりなる第１導電型のドレイン用
基板（１）の上に、ＳｉＣよりなる低濃度な第１導電型
のドリフト層（２）と、ＳｉＣよりなる高濃度な第１導
電型のソース層（３）とが順に形成されるとともに、前
記ソース層（３）を貫通してドリフト層（２）に達する
トレンチ（４）が形成され、さらに、このトレンチ
（４）の内部にゲート電極（５）を配した炭化珪素半導
体装置であって、 前記トレンチ（４）の内壁面に酸化膜（６）を形成する
とともに、当該酸化膜（６）の外周側にＳｉＣよりなる
第２導電型のエピタキシャル膜（２０）を形成したこと
を特徴とする炭化珪素半導体装置。 - 【請求項７】 前記トレンチ（４）底面におけるエピタ
キシャル膜（２０）の下に、半絶縁領域（２１）または
ＳｉＣよりなる第２導電型の不純物拡散領域（２３）を
形成したことを特徴とする請求項６に記載の炭化珪素半
導体装置。 - 【請求項８】 前記半絶縁領域（２１）は、バナジウム
イオンを拡散したものであることを特徴とする請求項７
に記載の炭化珪素半導体装置。 - 【請求項９】 トレンチ（４）内のゲート電極（５）お
よび第２導電型のエピタキシャル膜（２０）の上面にお
けるソース電極（８）との間に酸化膜（２２）を形成し
たことを特徴とする請求項６に記載の炭化珪素半導体装
置。 - 【請求項１０】 ＳｉＣよりなる第１導電型のドレイン
用基板（１）の上に、ＳｉＣよりなる低濃度な第１導電
型のドリフト層（２）と、ＳｉＣよりなる高濃度な第１
導電型のソース層（３）とが順に形成されるとともに、
前記ソース層（３）を貫通してドリフト層（２）に達す
るトレンチ（４）が形成され、さらに、このトレンチ
（４）の内部にゲート電極（５）を配した炭化珪素半導
体装置であって、 前記トレンチ（４）の内壁面にＳｉＣよりなる第２導電
型のエピタキシャル膜（３０）を形成したことを特徴と
する炭化珪素半導体装置。 - 【請求項１１】 前記トレンチ（４）底面におけるエピ
タキシャル膜（３０）の下に、半絶縁領域（３１）また
はＳｉＣよりなる第２導電型の不純物拡散領域（３２）
を形成したことを特徴とする請求項１０に記載の炭化珪
素半導体装置。 - 【請求項１２】 前記半絶縁領域（３１）は、バナジウ
ムイオンを拡散したものであることを特徴とする請求項
１１に記載の炭化珪素半導体装置。 - 【請求項１３】 トレンチ（４）内のゲート電極（５）
および第２導電型のエピタキシャル膜（３０）の上面に
おけるソース電極（８）との間に酸化膜（２２）を形成
したことを特徴とする請求項１０に記載の炭化珪素半導
体装置。 - 【請求項１４】 ポリシリコンゲート電極（５）への金
属原子の拡散領域（４０）にてゲート電極（５）と第２
導電型のエピタキシャル膜（３０）との間にオーミック
コンタクトをとるようにしたことを特徴とする請求項１
０〜１３のいずれか１項に記載の炭化珪素半導体装置。 - 【請求項１５】 前記金属原子の拡散領域（４０）を形
成するための原子源としての金属膜（４１，４２）をゲ
ート配線材として用いるようにしたことを特徴とする請
求項１４に記載の炭化珪素半導体装置。 - 【請求項１６】 ＳｉＣよりなる第１導電型のドレイン
用基板（１）の上に、ＳｉＣよりなる低濃度な第１導電
型のドリフト層（２）と、ＳｉＣよりなる高濃度な第１
導電型のソース層（３）とが順に形成されるとともに、
前記ソース層（３）を貫通してドリフト層（２）に達す
るトレンチ（４）が形成され、さらに、このトレンチ
（４）の内部にゲート電極（５）を配した炭化珪素半導
体装置の製造方法であって、 ＳｉＣよりなる第１導電型のドレイン用基板（１）の上
に、ＳｉＣよりなる低濃度な第１導電型のドリフト層
（２）と、ＳｉＣよりなる高濃度な第１導電型のソース
層（３）とを順に形成する工程と、 前記ソース層（３）を貫通してドリフト層（２）に達す
るトレンチ（４）を形成する工程と、 トレンチ（４）の内壁面に酸化膜（６）が、また、当該
酸化膜（６）の外周側に半絶縁領域（７）が位置するよ
うに、当該膜（６）および領域（７）を形成する工程
と、 前記トレンチ（４）の内部にゲート電極となるポリシリ
コン膜（５）を埋め込む工程と、 トレンチ（４）内においてポリシリコン膜（５）が露出
するとともに前記ソース層（３）の上面が露出する状態
でポリシリコンが酸化する温度とＳｉＣが酸化する温度
の間の温度にて熱酸化を行いポリシリコン膜（５）の上
面に自己整合的に熱酸化膜（１０）を形成する工程と、 前記熱酸化膜（１０）上を含めた前記ソース層（３）の
上にソース電極（８）を形成する工程と、を備えたこと
を特徴とする炭化珪素半導体装置の製造方法。 - 【請求項１７】 ＳｉＣよりなる第１導電型のドレイン
用基板（１）の上に、ＳｉＣよりなる低濃度な第１導電
型のドリフト層（２）と、ＳｉＣよりなる高濃度な第１
導電型のソース層（３）とが順に形成されるとともに、
前記ソース層（３）を貫通してドリフト層（２）に達す
るトレンチ（４）が形成され、さらに、このトレンチ
（４）の内部にゲート電極（５）を配した炭化珪素半導
体装置の製造方法であって、 ＳｉＣよりなる第１導電型のドレイン用基板（１）の上
に、ＳｉＣよりなる低濃度な第１導電型のドリフト層
（２）と、ＳｉＣよりなる高濃度な第１導電型のソース
層（３）とを順に形成する工程と、 前記ソース層（３）を貫通してドリフト層（２）に達す
るトレンチ（４）を形成する工程と、 トレンチ（４）の内壁面にＳｉＣよりなる第２導電型の
エピタキシャル膜（２０）が位置するように、また、当
該エピタキシャル膜（２０）の内側に酸化膜（６）が位
置するように、当該両膜（６，２０）を形成する工程
と、 前記トレンチ（４）の内部にゲート電極となるポリシリ
コン膜（５）を埋め込む工程と、 トレンチ（４）内においてポリシリコン膜（５）が露出
するとともに前記ソース層（３）の上面が露出する状態
でポリシリコンが酸化する温度とＳｉＣが酸化する温度
の間の温度にて熱酸化を行いポリシリコン膜（５）の上
面に自己整合的に熱酸化膜（２２ａ）を形成する工程
と、 前記第２導電型のエピタキシャル膜（２０）上を覆うよ
うに、ＬＤＤ法により前記熱酸化膜（２２ａ）に対し酸
化膜によるサイドウォール（２２ｂ）を形成する工程
と、 前記酸化膜（２２ａ，２２ｂ）上を含めた前記ソース層
（３）の上にソース電極（８）を形成する工程と、を備
えたことを特徴とする炭化珪素半導体装置の製造方法。 - 【請求項１８】 ＳｉＣよりなる第１導電型のドレイン
用基板（１）の上に、ＳｉＣよりなる低濃度な第１導電
型のドリフト層（２）と、ＳｉＣよりなる高濃度な第１
導電型のソース層（３）とが順に形成されるとともに、
前記ソース層（３）を貫通してドリフト層（２）に達す
るトレンチ（４）が形成され、さらに、このトレンチ
（４）の内部にゲート電極（５）を配した炭化珪素半導
体装置の製造方法であって、 ＳｉＣよりなる第１導電型のドレイン用基板（１）の上
に、ＳｉＣよりなる低濃度な第１導電型のドリフト層
（２）と、ＳｉＣよりなる高濃度な第１導電型のソース
層（３）とを順に形成する工程と、 前記ソース層（３）を貫通してドリフト層（２）に達す
るトレンチ（４）を形成する工程と、 トレンチ（４）の内壁面にＳｉＣよりなる第２導電型の
エピタキシャル膜（３０）を形成する工程と、 前記トレンチ（４）の内部にゲート電極となるポリシリ
コン膜（５）を埋め込む工程と、 トレンチ（４）内においてポリシリコン膜（５）が露出
するとともに前記ソース層（３）の上面が露出する状態
でポリシリコンが酸化する温度とＳｉＣが酸化する温度
の間の温度にて熱酸化を行いポリシリコン膜（５）の上
面に自己整合的に熱酸化膜（２２ａ）を形成する工程
と、 前記第２導電型のエピタキシャル膜（３０）上を覆うよ
うに、ＬＤＤ法により前記熱酸化膜（２２ａ）に対し酸
化膜によるサイドウォール（２２ｂ）を形成する工程
と、 前記酸化膜（２２ａ，２２ｂ）上を含めた前記ソース層
（３）の上にソース電極（８）を形成する工程と、を備
えたことを特徴とする炭化珪素半導体装置の製造方法。 - 【請求項１９】 ＳｉＣよりなる第１導電型のドレイン
用基板（１）の上に、ＳｉＣよりなる低濃度な第１導電
型のドリフト層（２）と、ＳｉＣよりなる高濃度な第１
導電型のソース層（３）とが順に形成されるとともに、
前記ソース層（３）を貫通してドリフト層（２）に達す
るトレンチ（４）が形成され、さらに、このトレンチ
（４）の内部にゲート電極（５）を配した炭化珪素半導
体装置の製造方法であって、 ＳｉＣよりなる第１導電型のドレイン用基板（１）の上
に、ＳｉＣよりなる低濃度な第１導電型のドリフト層
（２）と、ＳｉＣよりなる高濃度な第１導電型のソース
層（３）とを順に形成する工程と、 前記ソース層（３）を貫通してドリフト層（２）に達す
るトレンチ（４）を形成する工程と、 トレンチ（４）の内壁面にＳｉＣよりなる第２導電型の
エピタキシャル膜（３０）を形成する工程と、 前記トレンチ（４）の内部にゲート電極となるポリシリ
コン膜（５）を埋め込む工程と、 前記ポリシリコン膜（５）の上に金属膜（４１，４２）
を形成するとともにアニールを行ってポリシリコン膜
（５）と第２導電型のエピタキシャル膜（３０）との界
面に達する金属原子の拡散領域（４０）を形成する工程
と、 前記ソース層（３）の上にソース電極（８）を形成する
工程と、を備えたことを特徴とする炭化珪素半導体装置
の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002023306A JP4096569B2 (ja) | 2002-01-31 | 2002-01-31 | 炭化珪素半導体装置とその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002023306A JP4096569B2 (ja) | 2002-01-31 | 2002-01-31 | 炭化珪素半導体装置とその製造方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007310739A Division JP4900212B2 (ja) | 2007-11-30 | 2007-11-30 | 炭化珪素半導体装置とその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003224277A true JP2003224277A (ja) | 2003-08-08 |
| JP4096569B2 JP4096569B2 (ja) | 2008-06-04 |
Family
ID=27746051
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002023306A Expired - Fee Related JP4096569B2 (ja) | 2002-01-31 | 2002-01-31 | 炭化珪素半導体装置とその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4096569B2 (ja) |
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005236267A (ja) * | 2004-01-23 | 2005-09-02 | Toshiba Corp | 半導体装置 |
| JP2005340250A (ja) * | 2004-05-24 | 2005-12-08 | Denso Corp | 炭化珪素半導体装置およびその製造方法 |
| JP2005340249A (ja) * | 2004-05-24 | 2005-12-08 | Denso Corp | 炭化珪素半導体装置およびその製造方法 |
| WO2008065782A1 (fr) * | 2006-11-29 | 2008-06-05 | Sumitomo Electric Industries, Ltd. | Procédé de fabrication d'un dispositif semi-conducteur au carbure de silicium |
| WO2008149800A1 (ja) * | 2007-05-30 | 2008-12-11 | Rohm Co., Ltd. | 半導体装置 |
| WO2008149799A1 (ja) * | 2007-05-30 | 2008-12-11 | Rohm Co., Ltd. | 半導体装置 |
| WO2008153142A1 (ja) * | 2007-06-15 | 2008-12-18 | Rohm Co., Ltd. | 半導体装置 |
| WO2009110229A1 (ja) * | 2008-03-07 | 2009-09-11 | 三菱電機株式会社 | 炭化珪素半導体装置およびその製造方法 |
| JP2010206014A (ja) * | 2009-03-04 | 2010-09-16 | Nissan Motor Co Ltd | 半導体装置 |
| CN102738227A (zh) * | 2011-04-15 | 2012-10-17 | 英飞凌科技股份有限公司 | SiC半导体功率器件 |
| JP2015056492A (ja) * | 2013-09-11 | 2015-03-23 | 株式会社東芝 | 半導体装置 |
| WO2015045626A1 (ja) * | 2013-09-25 | 2015-04-02 | 住友電気工業株式会社 | 炭化珪素半導体装置およびその製造方法 |
| WO2016051691A1 (ja) * | 2014-09-29 | 2016-04-07 | 株式会社デンソー | 半導体装置およびその製造方法 |
| CN111149214A (zh) * | 2017-09-27 | 2020-05-12 | 株式会社电装 | 碳化硅半导体装置 |
| JP2020096202A (ja) * | 2017-02-24 | 2020-06-18 | 三菱電機株式会社 | 炭化珪素半導体装置および電力変換装置 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62174977A (ja) * | 1985-09-30 | 1987-07-31 | Toshiba Corp | 薄膜静電誘導トランジスタおよびその製造方法 |
| JPH07183507A (ja) * | 1993-12-22 | 1995-07-21 | Nissan Motor Co Ltd | 半導体装置 |
| JPH09172187A (ja) * | 1995-12-19 | 1997-06-30 | Hitachi Ltd | 接合型電界効果半導体装置およびその製造方法 |
| JPH09301799A (ja) * | 1996-05-10 | 1997-11-25 | Ion Kogaku Kenkyusho:Kk | 高抵抗炭化ケイ素層の形成方法および炭化ケイ素半導体装置 |
| JP2000332239A (ja) * | 1999-05-17 | 2000-11-30 | Nissan Motor Co Ltd | 電界効果トランジスタ |
-
2002
- 2002-01-31 JP JP2002023306A patent/JP4096569B2/ja not_active Expired - Fee Related
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62174977A (ja) * | 1985-09-30 | 1987-07-31 | Toshiba Corp | 薄膜静電誘導トランジスタおよびその製造方法 |
| JPH07183507A (ja) * | 1993-12-22 | 1995-07-21 | Nissan Motor Co Ltd | 半導体装置 |
| JPH09172187A (ja) * | 1995-12-19 | 1997-06-30 | Hitachi Ltd | 接合型電界効果半導体装置およびその製造方法 |
| JPH09301799A (ja) * | 1996-05-10 | 1997-11-25 | Ion Kogaku Kenkyusho:Kk | 高抵抗炭化ケイ素層の形成方法および炭化ケイ素半導体装置 |
| JP2000332239A (ja) * | 1999-05-17 | 2000-11-30 | Nissan Motor Co Ltd | 電界効果トランジスタ |
Cited By (33)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005236267A (ja) * | 2004-01-23 | 2005-09-02 | Toshiba Corp | 半導体装置 |
| US6969887B2 (en) | 2004-01-23 | 2005-11-29 | Kabushiki Kaisha Toshiba | Semiconductor device |
| US7368783B2 (en) | 2004-01-23 | 2008-05-06 | Kabushiki Kaisha Toshiba | Semiconductor device |
| JP4564362B2 (ja) * | 2004-01-23 | 2010-10-20 | 株式会社東芝 | 半導体装置 |
| JP2005340250A (ja) * | 2004-05-24 | 2005-12-08 | Denso Corp | 炭化珪素半導体装置およびその製造方法 |
| JP2005340249A (ja) * | 2004-05-24 | 2005-12-08 | Denso Corp | 炭化珪素半導体装置およびその製造方法 |
| JP4696471B2 (ja) * | 2004-05-24 | 2011-06-08 | 株式会社デンソー | 炭化珪素半導体装置およびその製造方法 |
| WO2008065782A1 (fr) * | 2006-11-29 | 2008-06-05 | Sumitomo Electric Industries, Ltd. | Procédé de fabrication d'un dispositif semi-conducteur au carbure de silicium |
| US8043949B2 (en) | 2006-11-29 | 2011-10-25 | Sumitomo Electric Industries, Ltd. | Method of manufacturing silicon carbide semiconductor device |
| CN101529598B (zh) * | 2006-11-29 | 2012-04-04 | 住友电气工业株式会社 | 碳化硅半导体器件的制造方法 |
| WO2008149800A1 (ja) * | 2007-05-30 | 2008-12-11 | Rohm Co., Ltd. | 半導体装置 |
| US8575687B2 (en) | 2007-05-30 | 2013-11-05 | Rohm Co., Ltd. | Semiconductor switch device |
| US8860129B2 (en) | 2007-05-30 | 2014-10-14 | Rohm Co., Ltd. | Semiconductor device |
| WO2008149799A1 (ja) * | 2007-05-30 | 2008-12-11 | Rohm Co., Ltd. | 半導体装置 |
| US8217419B2 (en) | 2007-06-15 | 2012-07-10 | Rohm Co., Ltd. | Semiconductor device |
| US8729605B2 (en) | 2007-06-15 | 2014-05-20 | Rohm Co., Ltd. | Semiconductor switch device |
| US9419127B2 (en) | 2007-06-15 | 2016-08-16 | Rohm Co., Ltd. | Semiconductor device including switching devices in an epitaxial layer |
| WO2008153142A1 (ja) * | 2007-06-15 | 2008-12-18 | Rohm Co., Ltd. | 半導体装置 |
| JP5182359B2 (ja) * | 2008-03-07 | 2013-04-17 | 三菱電機株式会社 | 炭化珪素半導体装置 |
| WO2009110229A1 (ja) * | 2008-03-07 | 2009-09-11 | 三菱電機株式会社 | 炭化珪素半導体装置およびその製造方法 |
| US8350270B2 (en) | 2008-03-07 | 2013-01-08 | Mitsubishi Electric Corporation | Silicon carbide semiconductor device and method for manufacturing the same |
| JPWO2009110229A1 (ja) * | 2008-03-07 | 2011-07-14 | 三菱電機株式会社 | 炭化珪素半導体装置およびその製造方法 |
| JP2010206014A (ja) * | 2009-03-04 | 2010-09-16 | Nissan Motor Co Ltd | 半導体装置 |
| CN102738227A (zh) * | 2011-04-15 | 2012-10-17 | 英飞凌科技股份有限公司 | SiC半导体功率器件 |
| JP2015056492A (ja) * | 2013-09-11 | 2015-03-23 | 株式会社東芝 | 半導体装置 |
| US9741799B2 (en) | 2013-09-25 | 2017-08-22 | Sumitomo Electric Industries, Ltd. | Silicon carbide semiconductor device and method for manufacturing the same |
| WO2015045626A1 (ja) * | 2013-09-25 | 2015-04-02 | 住友電気工業株式会社 | 炭化珪素半導体装置およびその製造方法 |
| JP2016072358A (ja) * | 2014-09-29 | 2016-05-09 | 株式会社デンソー | 半導体装置およびその製造方法 |
| WO2016051691A1 (ja) * | 2014-09-29 | 2016-04-07 | 株式会社デンソー | 半導体装置およびその製造方法 |
| US10084052B2 (en) | 2014-09-29 | 2018-09-25 | Denso Corporation | Semiconductor device and method for manufacturing the same |
| JP2020096202A (ja) * | 2017-02-24 | 2020-06-18 | 三菱電機株式会社 | 炭化珪素半導体装置および電力変換装置 |
| CN111149214A (zh) * | 2017-09-27 | 2020-05-12 | 株式会社电装 | 碳化硅半导体装置 |
| CN111149214B (zh) * | 2017-09-27 | 2023-11-03 | 株式会社电装 | 碳化硅半导体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4096569B2 (ja) | 2008-06-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3652322B2 (ja) | 縦型ｍｏｓｆｅｔとその製造方法 | |
| JP4738562B2 (ja) | 半導体装置の製造方法 | |
| JP2662217B2 (ja) | 垂直ゲート半導体装置及びその製造方法 | |
| JP4123636B2 (ja) | 炭化珪素半導体装置及びその製造方法 | |
| JP4192281B2 (ja) | 炭化珪素半導体装置 | |
| US8174066B2 (en) | Semiconductor device and method of manufacturing semiconductor device | |
| JP6092749B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| US20150048382A1 (en) | Silicon carbide semiconductor device and method for manufacturing the same | |
| JP2001284584A (ja) | 半導体装置及びその製造方法 | |
| JP2014236189A (ja) | 炭化珪素半導体装置およびその製造方法 | |
| JP2004064063A (ja) | 高電圧縦型ｄｍｏｓトランジスタ及びその製造方法 | |
| JP2006186145A (ja) | 半導体装置及びその製造方法 | |
| JP4096569B2 (ja) | 炭化珪素半導体装置とその製造方法 | |
| JP4990458B2 (ja) | 自己整合されたシリコンカーバイトｌｍｏｓｆｅｔ | |
| JP2000269487A (ja) | 半導体装置及びその製造方法 | |
| CN113644108A (zh) | 沟槽栅半导体器件及其制备方法 | |
| WO2012105170A1 (ja) | 半導体装置およびその製造方法 | |
| JP2850852B2 (ja) | 半導体装置 | |
| JP2001127285A (ja) | 縦型電界効果トランジスタ | |
| JP3642768B2 (ja) | 横型高耐圧半導体装置 | |
| JPH1197689A (ja) | 半導体装置 | |
| JP5037103B2 (ja) | 炭化珪素半導体装置 | |
| JPH09129868A (ja) | 半導体装置及びその製造方法 | |
| JP4000669B2 (ja) | 半導体装置およびその製造方法 | |
| JP4900212B2 (ja) | 炭化珪素半導体装置とその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040413 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050912 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071002 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071130 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080219 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080303 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110321 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120321 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120321 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130321 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140321 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |