JPWO2009110229A1 - 炭化珪素半導体装置およびその製造方法 - Google Patents

炭化珪素半導体装置およびその製造方法 Download PDF

Info

Publication number
JPWO2009110229A1
JPWO2009110229A1 JP2010501799A JP2010501799A JPWO2009110229A1 JP WO2009110229 A1 JPWO2009110229 A1 JP WO2009110229A1 JP 2010501799 A JP2010501799 A JP 2010501799A JP 2010501799 A JP2010501799 A JP 2010501799A JP WO2009110229 A1 JPWO2009110229 A1 JP WO2009110229A1
Authority
JP
Japan
Prior art keywords
silicon carbide
drift layer
pair
conductivity type
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010501799A
Other languages
English (en)
Other versions
JP5182359B2 (ja
Inventor
昭裕 渡辺
昭裕 渡辺
中田　修平
修平 中田
大塚　健一
健一 大塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2010501799A priority Critical patent/JP5182359B2/ja
Publication of JPWO2009110229A1 publication Critical patent/JPWO2009110229A1/ja
Application granted granted Critical
Publication of JP5182359B2 publication Critical patent/JP5182359B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H01L21/047—Making n or p doped regions or layers, e.g. using diffusion using ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

［要約］［課題］ソース・ドレイン間の耐圧が高く、オン時とオフ時のゲート・ドレイン間容量の差を小さくした炭化珪素ＭＯＳＦＥＴを提供する。［解決手段］ 第１導電型の炭化珪素基板上に設けられた第１導電型の炭化珪素ドリフト層と、炭化珪素ドリフト層の表層部に設けられた第２導電型を示す一対のベース領域と、一対の前記ベース領域の表層部の内側に設けられた第１導電型を示す一対のソース領域と、炭化珪素基板と一対の前記ベース領域との間に設けられた半絶縁領域とを設ける。［選択図］ 図１

Description

この発明は、炭化珪素を用いた大電力用の半導体装置、特に炭化珪素を用いたＭＯＳＦＥＴおよびその製造方法に係るものである。
ＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）などの電力用半導体のスイッチング時にスイッチングノイズが発生する場合がある。このスイッチングノイズの発生を抑制することを目的として、オン時とオフ時のゲート・ドレイン間容量の差を大きくすることによりドレイン電圧のはね上がり電圧を減少させるＭＯＳＦＥＴ構造が提案されている（例えば特許文献１）。
また、炭化珪素ＭＯＳＦＥＴにおいては１０００Ｖ級の電圧に耐えうる耐圧が必要であるため、比較的低濃度のｐ型ベース層とｎ型ドリフト層に高電圧が逆バイアス方向に印加される構造を採用し、このｐｎ接合にできる空乏層により前記耐圧が決定されることが示されている（例えば特許文献２）。
さらに、炭化珪素を用いた半導体装置において、プロトンやＨｅ２＋などを注入することにより炭化珪素層を半絶縁性にすることが記載されている（例えば特許文献３）。
特開２００４−６５９８号公報（第１６〜１７頁） 国際公開第２００４／３６６５５号公報（第５〜６頁） 特表平９−５１１１０３号公報（第１３〜１５頁）
しかしながら、特許文献１のようなオン時とオフ時のゲート・ドレイン間容量差が大きい従来のＭＯＳＦＥＴにおいては、ＭＯＳＦＥＴがオフ時からオン時に切り替わる時に空乏層により形成される寄生容量に充電電流が流れ込みドレイン電流にオーバーシュートが発生するため、このオーバーシュートがドレイン電流の定格電流を超えてＭＯＳＦＥＴが破壊することがあった。
このようなドレイン電流のオーバーシュートは、特許文献１のようにチャネル領域にｐ層を設けてオン時とオフ時のゲート・ドレイン間容量の差を大きくしたＭＯＳＦＥＴに限らず、チャネル領域にｐ層を設けない一般的なＭＯＳＦＥＴにも発生してＭＯＳＦＥＴが破壊することがある。
ＭＯＳＦＥＴにおいて上記のようなドレイン電流のオーバーシュートの発生を抑制するためには、ソース・ドレイン間容量を小さくしｐ型ベース層とｎ型ドリフト層との間にできる空乏層の延びを小さくすればよいが、空乏層の延びを小さくするためにｐ型ベース層とｎ型ドリフト層との不純物濃度を高濃度にすると、特許文献２に記載されているようにソース・ドレイン間の耐圧の確保が困難になる。
この発明は、上記のような問題を解決するためになされたもので、ソース・ドレイン間耐圧を確保でき、ドレイン電流のオーバーシュートを抑制した炭化珪素ＭＯＳＦＥＴを提供することを目的とする。
この発明に係る炭化珪素半導体装置は、第１導電型の炭化珪素基板と、前記炭化珪素基板の主面上に設けられた第１導電型の炭化珪素ドリフト層と、前記炭化珪素ドリフト層の表層部に離間して設けられ第２導電型を示す一対のベース領域と、一対の前記ベース領域の表層部の内部に設けられ第１導電型を示す一対のソース領域と、前記炭化珪素基板と一対の前記ベース領域との間に設けられた一対の半絶縁領域と、前記炭化珪素ドリフト層の表面上にゲート絶縁膜を介して設けられたゲート電極と、前記ソース領域および前記ベース領域に接して設けられたソース電極と、前記炭化珪素基板の主面の反対側の面上に設けられたドレイン電極とを備えたものである。
この発明に係る炭化珪素半導体装置の製造方法は、炭化珪素基板上に第１導電型の第１炭化珪素ドリフト層を形成する工程と、前記第１炭化珪素ドリフト層の表層の一部に所定の間隔をおいて半絶縁性となる不純物イオンを注入する工程と、前記第１炭化珪素ドリフト層上に第２炭化珪素ドリフト層を形成する工程と、前記第２炭化珪素ドリフト層の表層の一部に第２導電型の不純物をイオン注入する工程と、前記第２炭化珪素ドリフト層の表層の一部に第１導電型の不純物をイオン注入する工程とを備えたものである。
この発明によれば、ソース・ドレイン間の耐圧が高く、オフ時からオン時に切り替わる時のソース・ドレイン間の容量変動を小さくしドレイン電流のオーバーシュートを抑制した炭化珪素半導体装置を得ることができる。
また、この発明によれば、ソース・ドレイン間の耐圧が高く、オフ時からオン時に切り替わる時のソース・ドレイン間の容量変動を小さくしドレイン電流のオーバーシュートを抑制した炭化珪素半導体装置を製造することができる。
実施の形態１．
図１は、この発明を実施するための実施の形態１における、炭化珪素半導体装置である炭化珪素ＭＯＳＦＥＴを示す断面模式図である。本実施の形態においては、第１導電型をｎ型、第２導電型をｐ型として説明する。
図１において、第一の主面の面方位が（０００１）面であり４Ｈのポリタイプを有しｎ型で低抵抗の炭化珪素基板１０の第一の主面上に、ｎ型の炭化珪素ドリフト層２０が形成されている。炭化珪素ドリフト層２０の表面側のある幅だけ離間した部位には、アルミニウム（Ａｌ）をｐ型不純物として含有する一対のｐ型のベース領域３０が形成されている。また、一対のベース領域３０のそれぞれの断面方向の内側の表層部には、窒素（Ｎ）をｎ型不純物として含有する一対のｎ型のソース領域４０が、ベース領域３０のより浅く形成されている。さらに、ｐ型のベース領域３０と炭化珪素基板１０との間の炭化珪素ドリフト層２０には、ベース領域３０の間隔より大きくソース領域４０の間隔より小さな間隔に離間してベース領域３０に接して設けられ、バナジウム（Ｖ）を不純物として含有する、一対の半絶縁領域９０が形成されている。炭化珪素ドリフト層２０のうち、ベース領域３０、ソース領域４０、半絶縁領域９０でない領域をＪＦＥＴ領域２０１と呼ぶことにする。
また、ベース領域３０およびソース領域４０を含む炭化珪素ドリフト層２０の表面側には、ベース領域３０およびソース領域４０の表面側の一部を除き酸化珪素で構成される絶縁膜５０が形成されている。さらに、一対のソース領域４０間の領域を含む部位に対向する位置の絶縁膜５０の断面内部にはゲート電極６０が形成されている。また、絶縁膜５０が形成されていないベース領域３０およびソース領域４０の表面にはソース電極７０が、また、炭化珪素基板１０の第一の主面と反対側の第二の主面、すなわち、裏面側にはドレイン電極８０がそれぞれ形成されている。
図１において、ベース領域３０のうち絶縁膜５０を介してゲート電極６０と対向しオン動作時に反転層が形成される領域をチャネル領域という。本実施の形態の炭化珪素半導体装置においては、一対の半絶縁領域９０の間隔を一対のベース領域３０の間隔より大きくしているため、一対のベース領域３０の間のＪＦＥＴ領域２０１の直下から広がりを持ちチャネル領域から炭化珪素ドリフト層２０のＪＦＥＴ領域２０１と炭化珪素基板１０とを経由してドレイン電極８０につながるオン電流の経路が半絶縁性にならず、十分なオン電流を流すことができる。また、一対の半絶縁領域９０の間隔を一対のソース領域４０の間隔より小さくしているため、少なくともオフ時に高電圧が印加されるソース領域４０直下に半絶縁領域９０を設けられ、ソース・ドレイン間の耐圧を高くすることができる。
ここで、半絶縁領域９０について詳しく説明しておく。炭化珪素層にＶなどの遷移金属を添加すると、導電帯から０．２〜１．０ｅＶ程度の深い準位が形成される。この深い準位にキャリアがトラップされるため、炭化珪素層は１×１０8Ωｃｍ程度の半絶縁性になる。
次に、本実施の形態における炭化珪素半導体装置であるＭＯＳＦＥＴの動作を簡単に説明する。図１に示すＭＯＳＦＥＴのゲート電極６０に閾値電圧以上のプラス電圧が印加されると、チャネル領域に反転チャネルが形成され、ｎ型のソース領域４０とｎ型の炭化珪素ドリフト層２０との間にキャリアである電子が流れる経路が形成される。ソース領域４０から炭化珪素ドリフト層２０へ流れ込む電子は、ドレイン電極８０に印加されるプラス電圧により形成される電界に従って炭化珪素ドリフト層２０および炭化珪素基板１０を経由してドレイン電極８０に到達する。したがって、ゲート電極６０にプラス電圧を印加することにより、ドレイン電極８０からソース電極７０に電流が流れる。この状態をオン状態と呼ぶ。
オン状態の場合には、ソース電極７０とドレイン電極８０との間には高電圧はかからない。また、本実施の形態によるベース領域３０下方に隣接する領域が半絶縁領域９０であるので、ベース領域３０と炭化珪素基板１０の間に容量が発生する。
反対に、ゲート電極６０に閾値電圧以下の電圧が印加されると、チャネル領域に反転チャネルが形成されないため、ドレイン電極８０からソース電極７０に電流が流れない。この状態をオフ状態と呼ぶ。このとき、ドレイン電極８０にプラスの電圧が印加されるが、本実施の形態によるベース領域３０下方に隣接する領域が半絶縁領域９０であるので、オフ時に発生する容量は、半絶縁領域９０とベース領域３０内に延びる空乏層をあわせたものになる。また、ベース領域３０と炭化珪素基板１０の間に印加される高電圧は主に半絶縁領域９０に印加されるが、半絶縁領域９０が半絶縁性の性質を有するため耐圧が高くなり絶縁破壊が生じない。
このように、この発明の実施の形態１に係る炭化珪素半導体装置であるＭＯＳＦＥＴは、オフ時からオン時に切り替わる時のソース・ドレイン間の容量差がオフ時に発生するベース領域３０内に延びる空乏層に相当する容量となり、容量変動を小さくできドレイン電流のオーバーシュートを抑制することができる。したがって、オン／オフ切り替え時に定格を超えたドレイン電流が流れることを防ぐことができ、信頼性を高めることができる。また、半絶縁領域９０を設けているため、オフ時に十分大きなドレイン−ソース間の耐圧を確保できる。
つづいて、実施の形態１の炭化珪素半導体装置であるＭＯＳＦＥＴの製造方法について、図２〜図９を用いて順に説明する。図２〜図９は、ＭＯＳＦＥＴの各製造工程における断面模式図である。
まず、図２に示すように、炭化珪素基板１０の表面上に化学蒸着堆積（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ：ＣＶＤ）法により、１×１０１５ｃｍ―３〜１×１０１７ｃｍ―３のｎ型の不純物濃度、５〜３０μｍの厚さの第１炭化珪素ドリフト層２１をエピタキシャル成長する。
次に、図３に示すように、炭化珪素ドリフト層２０の表面に多結晶珪素で構成される第１注入マスク１００を形成し、表面に第１注入マスク１００が形成された炭化珪素ドリフト層２１に不純物である遷移金属のＶをイオン注入する。このとき、Ｖのイオン注入の深さは炭化珪素ドリフト層２１の厚さ程度とする。また、イオン注入されたＶの不純物濃度は、４×１０１５ｃｍ―３程度とする。第１炭化珪素ドリフト層２１のうちＶがイオン注入された領域が半絶縁領域９０となる。
つづいて、図４に示すように第１注入マスク１００を除去する。
次に、図５に示すように、Ｖがイオン注入された半絶縁領域９０およびＶがイオン注入されていない炭化珪素ドリフト層２１の表面上に、第１炭化珪素ドリフト層２１と同じ不純物濃度の第２炭化珪素ドリフト層２２をＣＶＤ法によりエピタキシャル成長する。第２炭化珪素ドリフト層２２の厚さは１〜５μｍ程度とする。
つづいて、第２炭化珪素ドリフト層２２表面に第２注入マスク１０１を形成後、図６に示すように、第２炭化珪素ドリフト層２２に濃度がおよそ２×１０18ｃｍ-3になるようにｐ型不純物であるＡｌイオンを注入する。注入の深さは、第２炭化珪素ドリフト層２２程度とし、ボックスプロファイルとなるように注入する。第２炭化珪素ドリフト層２２内のＡｌイオンが注入された領域のうちｐ型を示す領域がベース領域３０となる。ここで、第１炭化珪素ドリフト層２１と第２炭化珪素ドリフト層２２とをあわせて炭化珪素ドリフト層２０とする。
次に、第２注入マスク１０１を除去後、ベース領域３０の一部の表面に開口するように、第２炭化珪素ドリフト層２２およびベース領域３０の表面に第３注入マスク１０２を形成する。つづいて、図７に示すように、ベース領域３０にｎ型不純物であるＮイオンを濃度がおよそ３×１０19ｃｍ-3になるように注入する。注入の深さはベース領域３０より浅いものとし、ボックスプロファイルとなるように注入する。ベース領域３０内のＮが注入された領域のうちｎ型を示す領域がソース領域４０となる。
次に、第３注入マスク１０２を除去後、熱処理装置によって、アルゴン（Ａｒ）ガスなどの不活性ガス雰囲気中で１３００〜１９００℃、３０秒〜１時間のアニールを行う。このアニールにより、イオン注入されたＶ、Ｎ、Ａｌが活性化する。
つづいて、図８に示すように、ソース領域４０およびベース領域３０を含む炭化珪素ドリフト層２０の表面を熱酸化して所望の厚みのゲート絶縁膜５１を形成する。
次に、ゲート絶縁膜５１の上に、導電性を有する多結晶珪素膜を減圧ＣＶＤ法により形成し、これをパターニングすることによりゲート電極６０を形成する。その後、図９に示すように、ゲート絶縁膜５１およびゲート電極６０の上に二酸化珪素で構成される層間絶縁膜５２を形成し、ゲート絶縁膜５１およびに層間絶縁膜５２に開口する。
最後に、ソース領域４０およびベース領域３０に電気的に接続されるソース電極７０を形成し、また、炭化珪素基板１０の裏面側にドレイン電極８０を形成して、ＭＯＳＦＥＴ（図１）が完成する。ここで、ソース電極７０およびドレイン電極８０となる材料としてはＡｌ合金などが挙げられる。
なお、本実施の形態においては、図１に示したように、ベース領域３０と炭化珪素基板１０との間の炭化珪素ドリフト層２０の厚さ方向の全体にわたって半絶縁性領域９０を設けた例を示したが、半絶縁性領域９０は、ソース・ドレイン間の耐圧を確保できる厚さがあれば、図１０に示すようにベース領域３０と炭化珪素基板１０との間の炭化珪素ドリフト層２０の上部のみに設けてもよい。
また、本実施の形態においては、半絶縁性領域９０に注入する不純物をＶとし、その注入濃度として４×１０１５ｃｍ―３程度としたが、不純物は炭化珪素層を半絶縁性にできるものであればＶに限るものではなく、クロミウム（Ｃｒ）、チタニウム（Ｔｉ）などの遷移金属であってもよく、プロトンなどであってもよい。また、その不純物濃度は炭化珪素層が半絶縁性になる濃度であれば不純物の種類に応じて選択すればよい。
さらに、ベース領域３０を形成するために注入する不純物は、ｐ型不純物であればよく、Ａｌイオン以外に硼素（Ｂ）イオンなどであってもよい。ソース領域を形成するために注入する不純物は、ｐ型不純物であればよく、Ｎイオン以外の燐（Ｐ）イオンなどであってもよい。また、注入不純物濃度は例示でありここに示した濃度に限るものではない。
なお、ゲート絶縁膜５１としては炭化珪素ドリフト層を熱酸化したものを示したが、これに限るものではなく、酸化珪素堆積膜や他の堆積膜であってもよい。また、ゲート電極６０の材料は、スパッタ法などで形成されたアルミニウムやチタンなどの金属であってもよい。また、ソース電極７０およびドレイン電極８０の材料としては、チタン、金などであってもよい。
実施の形態２．
図１１は、この発明を実施するための実施の形態２における、炭化珪素半導体装置である炭化珪素ＭＯＳＦＥＴを示す断面模式図である。本実施の形態においても、第１導電型をｎ型、第２導電型をｐ型として説明する。
図１１において、一対の半絶縁領域９０の間隔が上端より下端で大きく、半絶縁領域９０の横端が炭化珪素基板１０の表面に対して傾斜して形成されており、一対の半絶縁領域９０の上端の間隔は一対のベース領域３０の間隔より大きく設定されていること以外は、実施の形態１における炭化珪素半導体装置と同様であるので説明を省略する。
次に、本実施の形態における炭化珪素半導体装置の製造方法について説明する。本実施の形態における炭化珪素半導体装置であるＭＯＳＦＥＴの製造方法は、実施の形態１において第１注入マスク１００を形成した状態でＶをほぼ垂直にイオン注入するところを、第１注入マスク１００に換えて第１注入マスク１００より幅の狭い第４注入マスク１１０を形成し、斜め方向からＶイオンを注入する以外は、実施の形態１のＭＯＳＦＥＴの製造方法と同じである。以下、実施の形態１と異なる工程を説明する。
実施の形態１の図２と同様に、炭化珪素基板１０の表面上に第１炭化珪素ドリフト層２１をエピタキシャル成長した後、図１２に示すように、炭化珪素ドリフト層２０の表面に多結晶珪素で構成される第４注入マスク１１０を形成し、表面に第４注入マスク１１０が形成された炭化珪素ドリフト層２０に不純物であるＶを３０°の斜め方向からイオン注入する。このとき、第４注入マスク１１０の形成位置は、イオン注入の傾斜角度と第４注入マスク１１０の厚さとを考慮して決定する。つづいて、第４注入マスク１１０を除去する。
次に、図１３に示すように、第５注入マスク１１１を形成後、基板を１８０°回転させて３０°の斜め方向からＶイオンを斜め注入する。第５注入マスク１１１を除去後は、実施の形態１の図４から図１０に示した工程と同様である。
図１２および図１３に示した工程を上面から見た模式図をそれぞれ図１４および図１５に示す。図１４および図１５に示すように、ゲート電極６０が長方形である場合、ゲート電極６０の２つの長辺の下部にそれぞれ半絶縁領域９０を設けることになる。
なお、ゲート電極６０の縦横の長さがほぼ同じ場合には、図１６に示すように基板を９０°ずつ回転させた４方向からＶイオンを注入してもよい。この場合、オン電流が流れる炭化珪素ドリフト層内の経路を十分に確保できるため、よりオン電流を大きくすることができる。
なお、本実施の形態においては、Ｖイオンを３０°の斜め方向からイオン注入する例を示したが、この角度は３０°に限るものではなく１５°〜６０°であってもよい。
また、本実施の形態においては、半絶縁領域９０が炭化珪素基板１０にまで達するように形成した場合を示したが、半絶縁領域９０は図１７に示すように炭化珪素基板１０にまで達しないで、炭化珪素ドリフト層２０内に全て形成されていても同様の効果を奏する。
なお、実施の形態１および実施の形態２において、第１導電型をｎ型、第２導電型をｐ型としたが、これらの導電型は逆であってもよい。
この発明の実施の形態１における炭化珪素半導体装置を示す断面模式図である。 この発明の実施の形態１における炭化珪素半導体装置の製造方法を示す断面模式図である。 この発明の実施の形態１における炭化珪素半導体装置の製造方法を示す断面模式図である。 この発明の実施の形態１における炭化珪素半導体装置の製造方法を示す断面模式図である。 この発明の実施の形態１における炭化珪素半導体装置の製造方法を示す断面模式図である。 この発明の実施の形態１における炭化珪素半導体装置の製造方法を示す断面模式図である。 この発明の実施の形態１における炭化珪素半導体装置の製造方法を示す断面模式図である。 この発明の実施の形態１における炭化珪素半導体装置の製造方法を示す断面模式図である。 この発明の実施の形態１における炭化珪素半導体装置の製造方法を示す断面模式図である。 この発明の実施の形態１における炭化珪素半導体装置の製造方法を示す断面模式図である。 この発明の実施の形態２における炭化珪素半導体装置を示す断面模式図である。 この発明の実施の形態２における炭化珪素半導体装置の製造方法を示す断面模式図である。 この発明の実施の形態２における炭化珪素半導体装置の製造方法を示す断面模式図である。 この発明の実施の形態２における炭化珪素半導体装置の製造方法を示す断面模式図である。 この発明の実施の形態２における炭化珪素半導体装置の製造方法を示す断面模式図である。 この発明の実施の形態２における炭化珪素半導体装置の製造方法を示す上面から見た平面模式図である。 この発明の実施の形態２における炭化珪素半導体装置を示す断面模式図である。
符号の説明
１０ 炭化珪素基板、２０ 炭化珪素ドリフト層、３０ ベース領域、４０ ソース領域、５０ 絶縁膜、６０ ゲート電極、７０ ソース電極、８０ ドレイン電極、１００〜１１１ 注入マスク。
この発明に係る炭化珪素半導体装置は、第１導電型の炭化珪素基板と、前記炭化珪素基板の主面上に設けられた第１導電型の炭化珪素ドリフト層と、前記炭化珪素ドリフト層の表層部に離間して設けられ第２導電型を示す一対のベース領域と、一対の前記ベース領域の表層部の内部に設けられ第１導電型を示す一対のソース領域と、前記炭化珪素基板と一対の前記ベース領域との間に設けられた一対の炭化珪素の半絶縁領域と、前記炭化珪素ドリフト層の表面上にゲート絶縁膜を介して設けられたゲート電極と、前記ソース領域および前記ベース領域に接して設けられたソース電極と、前記炭化珪素基板の主面の反対側の面上に設けられたドレイン電極とを備えたものである。
この発明に係る炭化珪素半導体装置の製造方法は、炭化珪素基板上に第１導電型の第１炭化珪素ドリフト層を形成する工程と、前記第１炭化珪素ドリフト層の表層の一部に所定の間隔をおいて半絶縁性となる不純物イオンを注入する工程と、半絶縁性となる前記不純物イオンを注入された前記第１炭化珪素ドリフト層および半絶縁性となる前記不純物イオンを注入されていない前記第１炭化珪素ドリフト層上に第２炭化珪素ドリフト層をエピタキシャル成長する工程、前記第２炭化珪素ドリフト層の表層の一部に第２導電型の不純物をイオン注入する工程と、前記第２炭化珪素ドリフト層の表層の一部に第１導電型の不純物をイオン注入する工程とを備えたものである。

Claims (5)

  1. 第１導電型の炭化珪素基板と、
    前記炭化珪素基板の主面上に設けられた第１導電型の炭化珪素ドリフト層と、
    前記炭化珪素ドリフト層の表層部に離間して設けられ第２導電型を示す一対のベース領域と、
    一対の前記ベース領域の表層部の内部に設けられ第１導電型を示す一対のソース領域と、
    前記炭化珪素基板と一対の前記ベース領域との間に設けられた一対の半絶縁領域と、
    前記炭化珪素ドリフト層の表面上にゲート絶縁膜を介して設けられたゲート電極と、
    前記ソース領域および前記ベース領域に接して設けられたソース電極と、
    前記炭化珪素基板の主面の反対側の面上に設けられたドレイン電極と
    を備えたことを特徴とする炭化珪素半導体装置。
  2. 一対の半絶縁領域の間隔は、上端より下端で大きいことを特徴とする請求項１に記載の炭化珪素半導体装置。
  3. 一対の半絶縁領域の上端の間隔は、一対のベース領域の間隔より大きく一対のソース領域の間隔より小さいことを特徴とする請求項１または２に記載の炭化珪素半導体装置。
  4. 炭化珪素基板上に第１導電型の第１炭化珪素ドリフト層を形成する工程と、
    前記第１炭化珪素ドリフト層の表層の一部に所定の間隔をおいて半絶縁性となる不純物イオンを注入する工程と、
    前記第１炭化珪素ドリフト層上に第２炭化珪素ドリフト層を形成する工程と、
    前記第２炭化珪素ドリフト層の表層の一部に第２導電型の不純物をイオン注入する工程と、
    前記第２炭化珪素ドリフト層の表層の一部に第１導電型の不純物をイオン注入する工程とを備えたことを特徴とする炭化珪素半導体装置の製造方法。
  5. 半絶縁性となる不純物イオンを注入する工程は、前記不純物イオンを炭化珪素基板表面に対して傾斜して注入することを特徴とする請求項４に記載の炭化珪素半導体装置の製造方法。
JP2010501799A 2008-03-07 2009-03-04 炭化珪素半導体装置 Active JP5182359B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010501799A JP5182359B2 (ja) 2008-03-07 2009-03-04 炭化珪素半導体装置

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2008057696 2008-03-07
JP2008057696 2008-03-07
PCT/JP2009/000965 WO2009110229A1 (ja) 2008-03-07 2009-03-04 炭化珪素半導体装置およびその製造方法
JP2010501799A JP5182359B2 (ja) 2008-03-07 2009-03-04 炭化珪素半導体装置

Publications (2)

Publication Number Publication Date
JPWO2009110229A1 true JPWO2009110229A1 (ja) 2011-07-14
JP5182359B2 JP5182359B2 (ja) 2013-04-17

Family

ID=41055794

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010501799A Active JP5182359B2 (ja) 2008-03-07 2009-03-04 炭化珪素半導体装置

Country Status (5)

Country Link
US (1) US8350270B2 (ja)
JP (1) JP5182359B2 (ja)
CN (1) CN101960606B (ja)
DE (1) DE112009000535B4 (ja)
WO (1) WO2009110229A1 (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012104568A (ja) 2010-11-08 2012-05-31 Sumitomo Electric Ind Ltd 半導体装置およびその製造方法
JP2012169384A (ja) * 2011-02-11 2012-09-06 Denso Corp 炭化珪素半導体装置およびその製造方法
JP5699055B2 (ja) * 2011-08-16 2015-04-08 新電元工業株式会社 炭化珪素半導体装置
US9257283B2 (en) * 2012-08-06 2016-02-09 General Electric Company Device having reduced bias temperature instability (BTI)
SE1430022A1 (sv) * 2013-07-01 2015-01-02 Billiga semi-isolerande SiC-substrat
DE112015005901B4 (de) * 2015-01-07 2024-05-29 Mitsubishi Electric Corporation Siliciumcarbid-Halbleiteranordnung und Verfahren zur Herstellung derselben
JP6696499B2 (ja) * 2015-11-24 2020-05-20 住友電気工業株式会社 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
CN106960877A (zh) * 2017-01-26 2017-07-18 电子科技大学 耐压功率mos器件
CN108417624B (zh) * 2018-05-11 2021-02-02 安徽工业大学 一种提高短路鲁棒性的igbt及其制备方法
CN108682684B (zh) * 2018-05-11 2021-02-26 安徽工业大学 一种含半绝缘区的槽栅功率mos晶体管及其制备方法
CN108417623B (zh) * 2018-05-11 2021-02-02 安徽工业大学 含半绝缘区的igbt及其制备方法
CN108649064B (zh) * 2018-05-11 2021-03-16 安徽工业大学 一种提高uis雪崩耐量的mosfet及其制备方法
CN108417638B (zh) * 2018-05-11 2021-02-02 安徽工业大学 含半绝缘区的mosfet及其制备方法
DE102019120692A1 (de) * 2019-07-31 2021-02-04 Infineon Technologies Ag Leistungshalbleitervorrichtung und Verfahren
EP4231358B1 (en) * 2022-02-17 2024-05-22 Hitachi Energy Ltd Transistor, power electronic switching device and method for manufacturing a transistor
CN116598203A (zh) * 2023-06-20 2023-08-15 中国科学院上海微系统与信息技术研究所 一种氮化镓hemt器件及其制备方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09511103A (ja) * 1995-01-18 1997-11-04 エービービー リサーチ リミテッド シリコンカーバイドにおける半導体デバイス
JP2000164855A (ja) * 1998-11-30 2000-06-16 Nippon Telegr & Teleph Corp <Ntt> 絶縁ゲート型半導体装置及びその製法
JP2000208757A (ja) * 1999-01-08 2000-07-28 Nippon Telegr & Teleph Corp <Ntt> 絶縁ゲ―ト型半導体装置及びその製法
JP2002531952A (ja) * 1998-11-27 2002-09-24 インフィネオン テクノロジース アクチエンゲゼルシャフト 補助電極を有するｍｏｓ電界効果トランジスタ
JP2003224277A (ja) * 2002-01-31 2003-08-08 Denso Corp 炭化珪素半導体装置とその製造方法
JP2005510059A (ja) * 2001-11-16 2005-04-14 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ 電界効果トランジスタ半導体デバイス

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6068621A (ja) * 1983-09-26 1985-04-19 Toshiba Corp 半導体装置の製造方法
JPH06334503A (ja) * 1993-05-24 1994-12-02 Nippondenso Co Ltd 縦型ｍｉｓトランジスタ
SE9404452D0 (sv) * 1994-12-22 1994-12-22 Abb Research Ltd Semiconductor device having an insulated gate
JP3518427B2 (ja) * 1999-07-01 2004-04-12 トヨタ自動車株式会社 半導体装置
US6635544B2 (en) * 2001-09-07 2003-10-21 Power Intergrations, Inc. Method of fabricating a high-voltage transistor with a multi-layered extended drain structure
JP3935042B2 (ja) * 2002-04-26 2007-06-20 株式会社東芝 絶縁ゲート型半導体装置
EP1566843B1 (en) 2002-10-18 2013-12-18 National Institute of Advanced Industrial Science and Technology Manufacturing method of a silicon carbide semiconductor device
JP2006140169A (ja) 2004-11-10 2006-06-01 Toshiba Corp 半導体装置及びその製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09511103A (ja) * 1995-01-18 1997-11-04 エービービー リサーチ リミテッド シリコンカーバイドにおける半導体デバイス
JP2002531952A (ja) * 1998-11-27 2002-09-24 インフィネオン テクノロジース アクチエンゲゼルシャフト 補助電極を有するｍｏｓ電界効果トランジスタ
JP2000164855A (ja) * 1998-11-30 2000-06-16 Nippon Telegr & Teleph Corp <Ntt> 絶縁ゲート型半導体装置及びその製法
JP2000208757A (ja) * 1999-01-08 2000-07-28 Nippon Telegr & Teleph Corp <Ntt> 絶縁ゲ―ト型半導体装置及びその製法
JP2005510059A (ja) * 2001-11-16 2005-04-14 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ 電界効果トランジスタ半導体デバイス
JP2003224277A (ja) * 2002-01-31 2003-08-08 Denso Corp 炭化珪素半導体装置とその製造方法

Also Published As

Publication number Publication date
JP5182359B2 (ja) 2013-04-17
CN101960606A (zh) 2011-01-26
WO2009110229A1 (ja) 2009-09-11
US20110012133A1 (en) 2011-01-20
DE112009000535T5 (de) 2011-01-20
DE112009000535B4 (de) 2013-08-01
CN101960606B (zh) 2013-12-04
US8350270B2 (en) 2013-01-08

Similar Documents

Publication Publication Date Title
JP5182359B2 (ja) 炭化珪素半導体装置
US7982224B2 (en) Semiconductor device with silicon carbide epitaxial layer including dopant profiles for reducing current overconcentration
KR101638754B1 (ko) 반도체 장치
JP5300658B2 (ja) 半導体装置及びその製造方法
US20130137253A1 (en) Semiconductor device and method of fabricating the same
WO2010044226A1 (ja) 半導体装置およびその製造方法
WO2009099182A1 (ja) 半導体装置
WO2010038547A1 (ja) 炭化珪素半導体装置
JP6505263B2 (ja) 炭化珪素半導体装置およびその製造方法
JP5797266B2 (ja) 炭化珪素半導体装置及び炭化珪素半導体装置の製造方法
JP2012064741A (ja) 半導体装置およびその製造方法
JP6183087B2 (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP2010027833A (ja) 炭化珪素半導体装置およびその製造方法
US20130153926A1 (en) Semiconductor device and method for manufacturing same
JP2004200391A (ja) 半導体装置
JP5059989B1 (ja) 半導体装置とその製造方法
JP7151446B2 (ja) 半導体装置の製造方法
JP2013055177A (ja) 半導体装置及びその製造方法
JP2017098371A (ja) 半導体装置およびその製造方法
JP5344477B2 (ja) リセスゲート構造を有する絶縁ゲート型炭化珪素ラテラル電界効果トランジスタ
JP6822088B2 (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP5895750B2 (ja) 炭化珪素半導体装置およびその製造方法
CN112514037A (zh) 半导体装置及其制造方法
JP5514726B2 (ja) 接合型半導体装置およびその製造方法
JP2010123857A (ja) リサーフ構造を用いた電界効果トランジスタ

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121009

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121116

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121218

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121231

R151 Written notification of patent or utility model registration

Ref document number: 5182359

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160125

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250