JP6696499B2 - 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法 - Google Patents

炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法 Download PDF

Info

Publication number
JP6696499B2
JP6696499B2 JP2017501347A JP2017501347A JP6696499B2 JP 6696499 B2 JP6696499 B2 JP 6696499B2 JP 2017501347 A JP2017501347 A JP 2017501347A JP 2017501347 A JP2017501347 A JP 2017501347A JP 6696499 B2 JP6696499 B2 JP 6696499B2
Authority
JP
Japan
Prior art keywords
silicon carbide
less
main surface
single crystal
epitaxial substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017501347A
Other languages
English (en)
Other versions
JPWO2017090285A1 (ja
Inventor
和田　圭司
圭司 和田
洋典 伊東
洋典 伊東
太郎 西口
太郎 西口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Publication of JPWO2017090285A1 publication Critical patent/JPWO2017090285A1/ja
Application granted granted Critical
Publication of JP6696499B2 publication Critical patent/JP6696499B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/20—Epitaxial-layer growth characterised by the substrate the substrate being of the same materials as the epitaxial layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/36—Carbides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/34—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being on the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate

Description

本開示は、炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法に関する。本出願は、２０１５年１１月２４日に出願した日本特許出願である特願２０１５−２２８６０１号に基づく優先権を主張し、当該日本特許出願に記載された全ての記載内容を援用するものである。
特開２０１４−１７０８９１号公報（特許文献１）には、炭化珪素単結晶基板上に炭化珪素層をエピタキシャル成長させる方法が開示されている。
特開２０１４−１７０８９１号公報
本開示に係る炭化珪素エピタキシャル基板は、炭化珪素単結晶基板と、炭化珪素層とを備えている。炭化珪素単結晶基板は、第１主面を含む。炭化珪素層は、第１主面上にある。炭化珪素層は、炭化珪素単結晶基板と接する面と反対側の第２主面を含む。炭化珪素層におけるキャリア濃度の平均値は、１×１０15ｃｍ-3以上５×１０16ｃｍ-3以下である。キャリア濃度の面内均一性は、２％以下である。第２主面には、第２主面に沿って一方向に延びるとともに、一方向における幅が一方向に垂直な方向における幅の２倍以上であり、かつ、第２主面からの最大深さが１０ｎｍ以下である溝と、キャロット欠陥とがある。キャロット欠陥の数を溝の数で除した値は、１／５００以下である。
図１は、本実施形態に係る炭化珪素エピタキシャル基板の構成を示す平面模式図である。 図２は、本実施形態に係る炭化珪素エピタキシャル基板の構成を示す断面模式図である。 図３は、本実施形態に係るキャリア濃度の測定位置を示す平面模式図である。 図４は、本実施形態に係る微小ピットの構成を示す平面模式図である。 図５は、本実施形態に係る微小ピットの構成を示す断面模式図である。 図６は、本実施形態に係るキャロット欠陥の構成を示す平面模式図である。 図７は、本実施形態に係るキャロット欠陥の構成を示す断面模式図である。 図８は、本実施形態に係る炭化珪素エピタキシャル基板の製造装置の構成を示す一部断面模式図である。 図９は、本実施形態に係る炭化珪素半導体装置の製造方法を概略的に示すフローチャートである。 図１０は、本実施形態に係る炭化珪素半導体装置の製造方法の第１工程を示す断面模式図である。 図１１は、本実施形態に係る炭化珪素半導体装置の製造方法の第２工程を示す断面模式図である。 図１２は、本実施形態に係る炭化珪素半導体装置の製造方法の第３工程を示す断面模式図である。 図１３は、本実施形態に係る炭化珪素単結晶基板の製造方法の第１工程を示す断面模式図である。 図１４は、本実施形態に係る炭化珪素単結晶基板の製造方法の第２工程を示す断面模式図である。 図１５は、炭化珪素単結晶基板の第２主面における微小ピット密度と、炭化珪素単結晶基板のウエハ番号との関係を示す図である。 図１６は、炭化珪素単結晶基板の第２主面におけるキャロット欠陥密度と、炭化珪素単結晶基板のウエハ番号との関係を示す図である。
［本開示の実施形態の概要］
まず本開示の実施形態の概要について説明する。以下の説明では、同一または対応する要素には同一の符号を付し、それらについて同じ説明は繰り返さない。本明細書の結晶学的記載においては、個別方位を［］、集合方位を＜＞、個別面を（）、集合面を｛｝でそれぞれ示す。結晶学上の指数が負であることは、通常、数字の上に”−”（バー）を付すことによって表現されるが、本明細書では数字の前に負の符号を付すことによって結晶学上の負の指数を表現する。
（１）本開示に係る炭化珪素エピタキシャル基板１００は、炭化珪素単結晶基板１０と、炭化珪素層２０とを備えている。炭化珪素単結晶基板１０は、第１主面１１を含む。炭化珪素層２０は、第１主面１１上にある。炭化珪素層２０は、炭化珪素単結晶基板１０と接する面１４と反対側の第２主面１２を含む。炭化珪素層２０におけるキャリア濃度の平均値は、１×１０15ｃｍ-3以上５×１０16ｃｍ-3以下である。キャリア濃度の面内均一性は、２％以下である。第２主面１２には、第２主面１２に沿って一方向に延びるとともに、一方向における幅が一方向に垂直な方向における幅の２倍以上であり、かつ、第２主面からの最大深さが１０ｎｍ以下である溝８０と、キャロット欠陥９０とがある。キャロット欠陥９０の数を溝８０の数で除した値は、１／５００以下である。
通常、炭化珪素単結晶基板には複数の貫通螺旋転位が存在している。エピタキシャル成長により炭化珪素単結晶基板上に炭化珪素層を形成する際、炭化珪素単結晶基板に存在している貫通螺旋転位が炭化珪素層に引き継がれる。エピタキシャル成長の条件を制御することにより、炭化珪素層に引き継がれた貫通螺旋転位の大多数を微小ピットとして炭化珪素層の表面に出現させることができる。一方で、炭化珪素層に引き継がれた貫通螺旋転位の内のいくらかは、たとえばエピタキシャル成長中における熱的なゆらぎ等により貫通螺旋転位の伸展方向が変化し、炭化珪素層の表面にキャロット欠陥として出現する。キャロット欠陥は、炭化珪素半導体装置の耐圧劣化を引き起こすが、微小ピットは耐圧にはほとんど影響を与えない。
発明者らは検討の結果、後述する方法により、貫通螺旋転位の大部分を微小ピットとして炭化珪素層の表面に出現させつつ、貫通螺旋転位がキャロット欠陥として当該表面に出現することを抑制可能であることを見出した。これにより、キャロット欠陥の数を溝（以降、微小ピットとも称する）の数で除した値が１／５００以下である炭化珪素エピタキシャル基板を得ることができる。結果として、当該炭化珪素エピタキシャル基板を用いて製造された炭化珪素半導体装置の耐圧劣化を抑制することができる。
（２）上記（１）に係る炭化珪素エピタキシャル基板１００において、溝８０は、第１の溝部８１と、第１の溝部８１と連続的に設けられた第２の溝部８２とを含んでいてもよい。第１の溝部８１は、一方向において溝の一方の端部にある。第２の溝部８２は、第１の溝部８１から一方向に沿って延びて一方の端部と反対側の他方の端部に至り、かつ、第２主面１２からの深さが第１の溝部８１の最大深さよりも小さくてもよい。
（３）上記（１）または（２）に係る炭化珪素エピタキシャル基板１００において、キャロット欠陥９０の数を溝８０の数で除した値は、１／１０００以下であってもよい。
（４）上記（３）に係る炭化珪素エピタキシャル基板１００において、キャロット欠陥９０の数を溝８０の数で除した値は、１／５０００以下であってもよい。
（５）上記（１）〜（４）のいずれかに係る炭化珪素エピタキシャル基板１００において、第２主面１２におけるキャロット欠陥９０の密度は、１ｃｍ-2以下であってもよい。
（６）上記（５）に係る炭化珪素エピタキシャル基板１００において、キャロット欠陥９０の密度は、０．５ｃｍ-2以下であってもよい。
（７）上記（６）に係る炭化珪素エピタキシャル基板１００において、キャロット欠陥９０の密度は、０．１ｃｍ-2以下であってもよい。
（８）本開示に係る炭化珪素半導体装置３００の製造方法は以下の工程を備えている。上記（１）〜（７）のいずれか１項に記載の炭化珪素エピタキシャル基板１００が準備される。炭化珪素エピタキシャル基板１００が加工される。
［本開示の実施形態の詳細］
以下、本開示の実施形態の詳細について説明する。
（炭化珪素エピタキシャル基板）
図１および図２に示されるように、本実施形態に係る炭化珪素エピタキシャル基板１００は、炭化珪素単結晶基板１０と、炭化珪素層２０とを有している。炭化珪素単結晶基板１０は、第１主面１１と、第１主面１１と反対側の第３主面１３とを含む。炭化珪素層２０は、炭化珪素単結晶基板１０と接する第４主面１４と、第４主面１４と反対側の第２主面１２を含む。図１に示されるように、炭化珪素エピタキシャル基板１００は、第１方向１０１に延在する第１フラット１を有していてもよい。炭化珪素エピタキシャル基板１００は、第２方向１０２に延在する第２フラット（図示せず）を有していてもよい。第１方向１０１は、たとえば＜１１−２０＞方向である。第２方向１０２は、たとえば＜１−１００＞方向である。
炭化珪素単結晶基板１０（以下「単結晶基板」と略記する場合がある）は、炭化珪素単結晶から構成される。当該炭化珪素単結晶のポリタイプは、たとえば４Ｈ−ＳｉＣである。４Ｈ−ＳｉＣは、電子移動度、絶縁破壊電界強度等において他のポリタイプより優れている。炭化珪素単結晶基板１０は、たとえば窒素などのｎ型不純物を含んでいる。炭化珪素単結晶基板１０の導電型は、たとえばｎ型である。第１主面１１は、たとえば｛０００１｝面もしくは｛０００１｝面から８°以下傾斜した面である。第１主面１１が｛０００１｝面から傾斜している場合、第１主面１１の法線の傾斜方向は、たとえば＜１１−２０＞方向である。
炭化珪素層２０は、炭化珪素単結晶基板１０上に形成されたエピタキシャル層である。炭化珪素層２０は、第１主面１１上にある。炭化珪素層２０は、第１主面１１に接している。炭化珪素層２０は、たとえば窒素（Ｎ）などのｎ型不純物を含んでいる。炭化珪素層２０の導電型は、たとえばｎ型である。炭化珪素層２０が含むｎ型不純物の濃度は、炭化珪素単結晶基板１０が含むｎ型不純物の濃度よりも低くてもよい。図１に示されるように、第２主面１２の最大径１１１（直径）は、たとえば１００ｍｍ以上である。最大径１１１の直径は１５０ｍｍ以上でもよいし、２００ｍｍ以上でもよいし、２５０ｍｍ以上でもよい。最大径１１１の上限は特に限定されない。最大径１１１の上限は、たとえば３００ｍｍであってもよい。
第２主面１２は、たとえば｛０００１｝面もしくは｛０００１｝面から８°以下傾斜した面であってもよい。具体的には、第２主面１２は、（０００１）面もしくは（０００１）面から８°以下傾斜した面であってもよい。代替的に、第２主面１２は、（０００−１）面もしくは（０００−１）面から８°以下傾斜した面であってもよい。第２主面１２の法線の傾斜方向（オフ方向）は、たとえば＜１１−２０＞方向であってもよい。｛０００１｝面からの傾斜角（オフ角）は、１°以上であってもよいし、２°以上であってもよい。オフ角は、７°以下であってもよいし、６°以下であってもよい。
（キャリア濃度の面内均一性）
炭化珪素層２０は、ドーパントとしてたとえば窒素を含有する。炭化珪素層２０におけるキャリア濃度の平均値は、１×１０15ｃｍ-3以上５×１０16ｃｍ-3以下である。キャリア濃度の平均値は、２×１０16ｃｍ-3以下であってもよいし、１×１０16ｃｍ-3以下であってもよいし、９×１０15ｃｍ-3以下であってもよいし、８×１０15ｃｍ-3以下であってもよい。キャリア濃度の平均値は、たとえば５×１０15ｃｍ-3以上であってもよいし、６×１０15ｃｍ-3以上であってもよい。
なお、本願明細書におけるキャリア濃度とは、実効キャリア濃度を意味する。たとえば、炭化珪素層がドナーとアクセプタとを含む場合、実効キャリア濃度とは、ドナー濃度（Ｎｄ）とアクセプタ濃度（Ｎａ）との差の絶対値（｜Ｎｄ−Ｎａ｜）として計算される。
炭化珪素層２０におけるキャリア濃度の面内均一性は、２％以下である。キャリア濃度の面内均一性とは、第２主面１２と平行な方向において、炭化珪素層２０のキャリア濃度の平均値に対するキャリア濃度の標準偏差の比率（σ／ａｖｅ）である。キャリア濃度の面内均一性は、１．５％以下であってもよいし、１％以下でもよい。
次に、キャリア濃度の測定方法について説明する。キャリア濃度は、たとえば水銀プローブ方式のＣ−Ｖ測定装置により測定される。プローブの面積は、たとえば０．０１ｃｍ2である。第２主面１２は、外縁３と、外周領域４と、中央領域５とを含む。外縁３は、直線状の第１フラット１と曲率部２とを有する。外周領域４は、外縁３から５ｍｍ以内の領域である。中央領域５は、外周領域４に囲まれる領域である。キャリア濃度は、中央領域５において測定される。言い換えれば、外周領域４におけるキャリア濃度は測定されない。たとえば中央領域５において、第２主面１２の中心を通り、第１方向１０１に平行な線分７を略１２等分した位置を測定位置とする。同様に、第２主面１２の中央を通り、第２方向１０２に平行な線分６を略１２等分した位置を測定位置とする。当該２つの直線の交点は、測定位置の一つとする。図３に示されるように、中央領域５における計２５カ所の測定位置（ハッチングで示した領域）においてキャリア濃度が測定される。計２５カ所の測定位置におけるキャリア濃度の平均値と標準偏差とが計算される。
図２に示されるように、炭化珪素層２０は、表層領域２９と、底層領域２６とを含む。表層領域２９は、第２主面１２に対して垂直な方向において、第２主面１２から第４主面１４に向かって１０μｍ以内の領域である。測定深さは、印加電圧によって調整される。底層領域２６は、表層領域２９と炭化珪素単結晶基板１０とに挟まれる領域である。キャリア濃度は、表層領域２９において測定される。縦軸を１／Ｃ２とし、横軸をＶとし、測定データがプロットされる。測定データの直線の傾きからキャリア濃度が見積もられる。
（微小ピット）
次に、微小ピット（溝）の構成について説明する。図４および図５に示されるように、第２主面１２には、溝８０がある。溝８０は、平面視（第２主面１２に対して垂直な方向に見た視野）において、第２主面１２と平行な方向に沿って一方向に延びている。具体的には、溝８０は、（０００１）面に対するオフ角のオフ方向に沿ったステップフロー成長方向８に沿って延びている。たとえば、溝８０は、＜１１−２０＞方向に対して±５°以下の範囲内にある方向、または＜０１−１０＞方向に対して±５°以下の範囲内にある方向に沿って延びている。
図４に示されるように、溝８０の上記一方向における幅１１７は、上記一方向に垂直な方向における幅１１９の２倍以上であり、好ましくは５倍以上である。幅１１７は１５μｍ以上５０μｍ以下であり、好ましくは２５μｍ以上３５μｍ以下である。幅１１９は１μｍ以上５μｍ以下であり、好ましくは２μｍ以上３μｍ以下である。
図５に示されるように、溝８０は、炭化珪素層２０内に存在する貫通転位２５（より特定的には貫通螺旋転位）からオフ角のオフ方向に沿うステップフロー成長方向８に沿って延びる。より具体的には、溝８０は、貫通転位２５上に形成された第１の溝部８１と、当該第１の溝部８１と連続的に設けられ、かつ当該第１の溝部８１からステップフロー成長方向８に沿って延びる第２の溝部８２とを含んでいる。
第１の溝部８１は、ステップフロー成長方向８において溝８０の一方の端部（図５中の左端部）に形成されている。第１の溝部８１は、第２主面１２からの最大深さ１１４が１０ｎｍ以下である。最大深さ１１４は、溝８０全体における最大深さである。第１の溝部８１の幅１１６は、好ましくは１μｍ以下であり、より好ましくは０．５μｍ以下である。
図５に示されるように、第２の溝部８２は、第１の溝部８１との接続部を起点として、上記一方の端部と反対側の他方の端部（図５中の右端部）にまで至る。言い換えれば、第２の溝部８２は、第１の溝部８１から一方向８に沿って延びて一方の端部と反対側の他方の端部に至る。第２の溝部８２は、第２主面１２からの深さ１１３が第１の溝部８１の最大深さ１１４よりも小さい。より具体的には、第２の溝部８２は、第１の溝部８１の最大深さ１１４よりも浅い深さ１１３を維持しながらステップフロー成長方向８に沿って延びている。深さ１１３は、好ましくは３ｎｍ以下であり、より好ましくは２ｎｍ以下であり、さらに好ましくは１ｎｍ以下である。また第２の溝部８２の幅１１８は、たとえば２０μｍ以上であり、好ましくは２５μｍ以上である。
図５に示されるように、ドリフト層２０は、第１層２３と、第２層２４とを含んでいてもよい。ドリフト層２０を形成する工程において、第１層２３を形成する工程は、第２層２４を形成する工程とは異なる条件でエピタキシャル成長が行われてもよい。具体的には、第１層２３を形成する工程と第２層２４を形成する工程とにおいて、ガス流量、膜厚、温度などが異なっていてもよい。
（キャロット欠陥）
次に、キャロット欠陥の構成について説明する。図６に示されるように、第２主面１２には、キャロット欠陥９０がある。キャロット欠陥９０は、拡張欠陥の一種である。拡張欠陥は、炭化珪素層の表面に対して垂直な方向から見て、２次元的な広がりを有する欠陥である。拡張欠陥は、たとえば完全転位から分かれた２つの部分転位と、当該２つの部分転位の間を結ぶ帯状の積層欠陥とから構成される拡張転位であってもよい。
キャロット欠陥９０は、第２主面１２に対して垂直な方向から見た場合、長細い形状を有している。キャロット欠陥９０の長手方向の幅１１５は、炭化珪素層２０の厚みに依存する。典型的には、幅１１５は、１００μｍ以上５００μｍ以下である。図６に示されるように、キャロット欠陥９０の短手方向の幅１２０は、キャロット欠陥９０の長手方向において単調に減少してもよい。短手方向の幅１２０の最大値は、たとえば１０μｍ以上１００μｍ以下である。キャロット欠陥９０、第２主面１２から突出した部分を有する。突出した部分の高さは、たとえば０．１μｍ以上２μｍ以下である。
キャロット欠陥９０の数を溝８０（微小ピット８０）の数で除した値は、１／５００以下である。キャロット欠陥９０の数を溝８０の数で除した値は、好ましくは、１／１０００以下であり、より好ましくは、１／５０００以下である。
第２主面１２におけるキャロット欠陥９０の密度は、第２主面１２における全てのキャロット欠陥９０の数を第２主面１２の面積（ｃｍ２）で除した値である。キャロット欠陥９０の密度は、たとえば１ｃｍ-2以下であってもよい。キャロット欠陥９０の密度は、好ましくは０．５ｃｍ-2以下であり、より好ましくは、０．１ｃｍ-2以下である。
図７に示されるように、炭化珪素単結晶基板１０中に存在する貫通螺旋転位２５が、炭化珪素単結晶基板１０と炭化珪素層２０（エピタキシャル層）との界面で曲げられることによって、貫通螺旋転位２５がキャロット欠陥９０に成長する。したがって、貫通螺旋転位２５を曲げないように延伸させればキャロット欠陥９０は生じない。図５に示されるように、炭化珪素単結晶基板１０と炭化珪素層２０との界面で曲がることなく第２主面１２まで延伸した貫通螺旋転位２５は、微小ピット８０の原因となる。
（微小ピットおよびキャロット欠陥の数の測定方法）
「微小ピット（溝）」および「キャロット欠陥」の数は、共焦点微分干渉顕微鏡を備える欠陥検査装置を用いて第２主面１２を観察することにより測定することができる。共焦点微分干渉顕微鏡を備える欠陥検査装置としては、レーザーテック株式会社製のＷＡＳＡＶＩシリーズ「ＳＩＣＡ ６Ｘ」等を用いることができる。対物レンズの倍率は１０倍とする。当該欠陥検査装置の検出感度の閾値は、標準試料を用いて取り決められる。これにより、当該欠陥検査装置を用いることにより、第２主面１２に出現した「微小ピット」および「キャロット欠陥」の数を定量的に評価することができる。
たとえば第２主面１２の中央領域５が複数の観察領域に分割される。一つの観察領域は、１．３ｍｍ×１．３ｍｍの正方形領域である。全ての観察領域の画像が撮影される。各観察領域の画像が所定の方法で処理されることで、当該画像中において微小ピットおよびキャロット欠陥が特定される。中央領域５の全ての観察領域の各々において、微小ピットの数およびキャロット欠陥の数が計算される、中央領域５全体における微小ピットの数およびキャロット欠陥の数が求められる。キャロット欠陥９０の数を溝８０（微小ピット８０）の数で除した値が、１／５００以下であるとは、中央領域５中の全ての観察領域において、キャロット欠陥の数を微小ピットの数で除した値が１／５００以下であることを意味する。
（炭化珪素エピタキシャル基板の製造装置）
次に、本実施形態に係る炭化珪素エピタキシャル基板１００の製造装置２００の構成について説明する。
図８に示されるように、製造装置２００は、たとえばホットウォール方式の横型ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）装置である。製造装置２００は、反応室２０１と、ガス供給部２３５と、制御部２４５と、発熱体２０３、石英管２０４、断熱材２０５、誘導加熱コイル２０６とを主に有している。
発熱体２０３は、たとえば筒状の形状を有しており、内部に反応室２０１を形成している。発熱体２０３は、たとえば黒鉛製である。断熱材２０５は、発熱体２０３の外周を取り囲んでいる。断熱材２０５は、石英管２０４の内周面に接するように石英管２０４の内部に設けられている。誘導加熱コイル２０６は、たとえば石英管２０４の外周面に沿って巻回されている。誘導加熱コイル２０６は、外部電源（図示せず）により、交流電流が供給可能に構成されている。これにより、発熱体２０３が誘導加熱される。結果として、反応室２０１が発熱体２０３により加熱される。
反応室２０１は、発熱体２０３に取り囲まれて形成された空間である。反応室２０１内には、炭化珪素単結晶基板１０が配置される。反応室２０１は、炭化珪素単結晶基板１０を加熱可能に構成されている。反応室２０１には、炭化珪素単結晶基板１０を保持するサセプタプレート２１０が設けられている。サセプタプレート２１０は、回転軸２１２の周りを自転可能に構成されている。
製造装置２００は、ガス導入口２０７およびガス排気口２０８をさらに有している。ガス排気口２０８は、図示しない排気ポンプに接続されている。図８中の矢印は、ガスの流れを示している。ガスは、ガス導入口２０７から反応室２０１に導入され、ガス排気口２０８から排気される。反応室２０１内の圧力は、ガスの供給量と、ガスの排気量とのバランスによって調整される。
製造装置２００は、ガス導入口２０７および発熱体２０３の間に位置する加熱部２１１をさらに有していてもよい。加熱部２１１は、発熱体２０３よりも上流側に位置している。発熱体２０３は、たとえば１６００Ｋ程度に加熱されるように構成されていてもよい。
ガス供給部２３５は、たとえば、シランと、アンモニアと、水素と、プロパンとを含む混合ガスを、反応室２０１に供給可能に構成されている。具体的には、ガス供給部２３５は、第１ガス供給部２３１と、第２ガス供給部２３２と、第３ガス供給部２３３と、キャリアガス供給部２３４とを含んでもよい。
第１ガス供給部２３１は、炭素原子を含む第１ガスを供給可能に構成されている。第１ガス供給部２３１は、たとえば第１ガスが充填されたガスボンベである。第１ガスは、たとえばプロパン（Ｃ3Ｈ8）ガスである。第２ガス供給部２３２は、シランガスを含む第２ガスを供給可能に構成されている。第２ガス供給部２３２は、たとえば第２ガスが充填されたガスボンベである。第２ガスは、たとえばシラン（ＳｉＨ4）ガスである。
第３ガス供給部２３３は、アンモニアガスを含む第３ガスを供給可能に構成されている。第３ガス供給部２３３は、たとえば第３ガスが充填されたガスボンベである。第３ガスは、Ｎ（窒素原子）を含むドーピングガスである。アンモニアガスは、三重結合を有する窒素ガスに比べて熱分解されやすい。アンモニアガスを用いることにより、キャリア濃度の面内均一性の向上が期待できる。キャリアガス供給部２３４は、たとえば水素などのキャリアガスを供給可能に構成されている。キャリアガス供給部２３４は、たとえば水素が充填されたガスボンベである。
制御部２４５は、ガス供給部２３５から反応室２０１に供給される混合ガスの流量を制御可能に構成されている。具体的には、制御部２４５は、第１ガス流量制御部２４１と、第２ガス流量制御部２４２と、第３ガス流量制御部２４３と、キャリアガス流量制御部２４４とを含んでいてもよい。各制御部は、たとえばＭＦＣ(Ｍａｓｓ Ｆｌｏｗ Ｃｏｎｔｒｏｌｌｅｒ)であってもよい。制御部２４５は、ガス供給部２３５とガス導入口２０７との間に配置されている。言い換えれば、制御部２４５は、ガス供給部２３５とガス導入口２０７とを繋ぐ流路に配置されている。
製造装置２００において、反応室２０１は、炭化珪素単結晶基板１０が配置される領域上の第１加熱領域２１３と、第１加熱領域２１３よりも上流側に位置する第２加熱領域２１４とを含んでいる。図８に示されるように、第２加熱領域２１４は、混合ガスの流れ方向（反応室２０１の軸方向）において、断熱材２０５と発熱体２０３との上流側の境界から、炭化珪素単結晶基板１０が配置される領域の上流側の端部までの領域である。第２加熱領域２１４と第１加熱領域２１３との境界部は、サセプタプレート２１０に設けられた凹部の上流側の側面であってもよい。第１加熱領域２１３の下流側の端部は、断熱材２０５と発熱体２０３との下流側の境界であってもよい。
反応室２０１の軸方向において、誘導加熱コイル２０６の巻き密度を変化させてもよい。巻き密度［回／ｍ］とは、装置の軸方向の単位長さあたりのコイルの周回数である。たとえば、上流側でアンモニアを効果的に熱分解させるために、第２加熱領域２１４において、上流側の誘導加熱コイル２０６の巻き密度は、下流側の誘導加熱コイル２０６の巻き密度よりも高くてもよい。
第２加熱領域２１４は、アンモニアの分解温度以上の温度に加熱可能に構成されていてもよい。アンモニアの分解温度は、たとえば５００℃である。第２加熱領域２１４を構成する発熱体２０３の部分の温度は、たとえば１８５０Ｋである。混合ガスの流れ方向において、第２加熱領域２１４の長さ２２２は、６０ｍｍ以上である。混合ガスの流れ方向において、第１加熱領域２１３の長さ２２１は、第２加熱領域２１４の長さ２２２よりも大きくてもよい。
（炭化珪素エピタキシャル基板の製造方法）
次に、本実施形態に係る炭化珪素エピタキシャル基板の製造方法について説明する。
まず、炭化珪素単結晶基板を反応室内に配置する工程が実施される。たとえば昇華法により、ポリタイプ４Ｈの炭化珪素単結晶が製造される。次に、たとえばワイヤーソーによって、炭化珪素単結晶をスライスすることにより、炭化珪素単結晶基板１０が準備される。当該炭化珪素単結晶のポリタイプは、たとえば４Ｈ−ＳｉＣである。４Ｈ−ＳｉＣは、電子移動度、絶縁破壊電界強度等において他のポリタイプより優れている。炭化珪素単結晶基板１０は、たとえば窒素などのｎ型不純物を含んでいる。炭化珪素単結晶基板１０の導電型は、たとえばｎ型である。
炭化珪素単結晶基板１０の表面は、たとえば｛０００１｝面から４°以下の角度だけ傾斜した面である。傾斜方向は、たとえば＜１１−２０＞方向である。炭化珪素単結晶基板１０の直径は、たとえば１５０ｍｍ以上である。次に、炭化珪素単結晶基板１０が反応室２０１内に配置される。図８に示されるように、炭化珪素単結晶基板１０は、サセプタプレート２１０の凹部内に配置される。
次に、炭化珪素単結晶基板上に炭化珪素層を形成する工程が実施される。具体的には、上述した製造装置２００を用いて、炭化珪素単結晶基板１０上に炭化珪素層２０がエピタキシャル成長によって形成される。たとえば反応室２０１の圧力が大気圧から１×１０-6Ｐａ程度に低減された後、炭化珪素単結晶基板１０の昇温が開始される。昇温の途中において、キャリアガス供給部２３４からキャリアガスである水素（Ｈ2）ガスは反応室２０１に導入される。水素ガスの流量は、キャリアガス流量制御部２４４により調整される。
炭化珪素単結晶基板１０の温度がたとえば１６００℃程度になった後、反応室２０１に、原料ガス、ドーパントガスおよびキャリアガスが供給される。具体的には、反応室２０１に、シランとアンモニアと水素とプロパンとを含む混合ガスを供給することにより、それぞれのガスが熱分解され、炭化珪素単結晶基板１０上に炭化珪素層２０が形成される。
たとえば、キャリアガス流量制御部２４４を用いて、反応室２０１に供給されるキャリアガス（水素）の流量が１００ｓｌｍとなるように調整される。第２ガス流量制御部２４２を用いて、反応室２０１に供給されるシランガスの流量が１５０ｓｃｃｍとなるように調整される。第３ガス流量制御部２４３を用いて、アンモニアガスの流量が１．１×１０-2ｓｃｃｍとなるよう調整される。この場合、シランの流量を水素の流量で除した値を百分率表記した値は、０．１５％である。炭化珪素層２０の成長速度は３３μｍ／ｈである。以上のように、炭化珪素単結晶基板１０と、炭化珪素層２０とを含む炭化珪素エピタキシャル基板１００（図１参照）が製造される。
図５に示されるように、貫通螺旋転位２５を炭化珪素層２０（エピタキシャル層）の第２主面１２まで延伸させるためには、以下の条件を採用することが望ましい。具体的には、炭化珪素層２０の膜厚は、たとえば１５μｍである。炭化珪素層２０の成長速度は、たとえば３３μｍ／ｈである。第１主面１１が１５０ｍｍ（６インチ）である場合、炭化珪素層２０の表面の面内温度均一性（最高温度と最低温度との差）は、典型的には１３℃である。面内温度均一性は、１５℃以下であることが望ましい。Ｃ／Ｓｉ比は、たとえば１．０以上１．１以下である。
（炭化珪素半導体装置の製造方法）
次に、本実施形態に係る炭化珪素半導体装置３００の製造方法について説明する。
本実施形態に係る炭化珪素半導体装置の製造方法は、エピタキシャル基板準備工程（Ｓ１０：図９）と、基板加工工程（Ｓ２０：図９）とを主に有する。
まず、エピタキシャル基板準備工程（Ｓ１０：図９）が実施される。具体的には、前述した炭化珪素エピタキシャル基板の製造方法によって、炭化珪素エピタキシャル基板１００が準備される（図１参照）。
次に、基板加工工程（Ｓ２０：図９）が実施される。具体的には、炭化珪素エピタキシャル基板を加工することにより、炭化珪素半導体装置が製造される。「加工」には、たとえば、イオン注入、熱処理、エッチング、酸化膜形成、電極形成、ダイシング等の各種加工が含まれる。すなわち基板加工ステップは、イオン注入、熱処理、エッチング、酸化膜形成、電極形成およびダイシングのうち、少なくともいずれかの加工を含むものであってもよい。
以下では、炭化珪素半導体装置の一例としてのＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）の製造方法を説明する。基板加工工程（Ｓ２０：図９）は、イオン注入工程（Ｓ２１：図９）、酸化膜形成工程（Ｓ２２：図９）、電極形成工程（Ｓ２３：図９）およびダイシング工程（Ｓ２４：図９）を含む。
まず、イオン注入工程（Ｓ２１：図９）が実施される。開口部を有するマスク（図示せず）が形成された第２主面１２に対して、たとえばアルミニウム（Ａｌ）等のｐ型不純物が注入される。これにより、ｐ型の導電型を有するボディ領域１３２が形成される。次に、ボディ領域１３２内の所定位置に、たとえばリン（Ｐ）等のｎ型不純物が注入される。これにより、ｎ型の導電型を有するソース領域１３３が形成される。次に、アルミニウム等のｐ型不純物がソース領域１３３内の所定位置に注入される。これにより、ｐ型の導電型を有するコンタクト領域１３４が形成される（図１０参照）。
炭化珪素層２０において、ボディ領域１３２、ソース領域１３３およびコンタクト領域１３４以外の部分は、ドリフト領域１３１となる。ソース領域１３３は、ボディ領域１３２によってドリフト領域１３１から隔てられている。イオン注入は、炭化珪素エピタキシャル基板１００を３００℃以上６００℃以下程度に加熱して行われてもよい。イオン注入の後、炭化珪素エピタキシャル基板１００に対して活性化アニールが行われる。活性化アニールにより、炭化珪素層２０に注入された不純物が活性化し、各領域においてキャリアが生成される。活性化アニールの雰囲気は、たとえばアルゴン（Ａｒ）雰囲気でもよい。活性化アニールの温度は、たとえば１８００℃程度でもよい。活性化アニールの時間は、たとえば３０分程度でもよい。
次に、酸化膜形成工程（Ｓ２２：図９）が実施される。たとえば炭化珪素エピタキシャル基板１００が酸素を含む雰囲気中において加熱されることにより、第２主面１２上に酸化膜１３６が形成される（図１１参照）。酸化膜１３６は、たとえば二酸化珪素（ＳｉＯ2）等から構成される。酸化膜１３６は、ゲート絶縁膜として機能する。熱酸化処理の温度は、たとえば１３００℃程度でもよい。熱酸化処理の時間は、たとえば３０分程度でもよい。
酸化膜１３６が形成された後、さらに窒素雰囲気中で熱処理が行なわれてもよい。たとえば、一酸化窒素（ＮＯ）、亜酸化窒素（Ｎ2Ｏ）等の雰囲気中、１１００℃程度で１時間程度、熱処理が実施されてもよい。さらにその後、アルゴン雰囲気中で熱処理が行なわれてもよい。たとえば、アルゴン雰囲気中、１１００〜１５００℃程度で、１時間程度、熱処理が行われてもよい。
次に、電極形成工程（Ｓ２３：図９）が実施される。第１電極１４１は、酸化膜１３６上に形成される。第１電極１４１は、ゲート電極として機能する。第１電極１４１は、たとえばＣＶＤ法により形成される。第１電極１４１は、たとえば不純物を含有し導電性を有するポリシリコン等から構成される。第１電極１４１は、ソース領域１３３およびボディ領域１３２に対面する位置に形成される。
次に、第１電極１４１を覆う層間絶縁膜１３７が形成される。層間絶縁膜１３７は、たとえばＣＶＤ法により形成される。層間絶縁膜１３７は、たとえば二酸化珪素等から構成される。層間絶縁膜１３７は、第１電極１４１と酸化膜１３６とに接するように形成される。次に、所定位置の酸化膜１３６および層間絶縁膜１３７がエッチングによって除去される。これにより、ソース領域１３３およびコンタクト領域１３４が、酸化膜１３６から露出する。
たとえばスパッタリング法により当該露出部に第２電極１４２が形成される。第２電極１４２はソース電極として機能する。第２電極１４２は、たとえばチタン、アルミニウムおよびシリコン等から構成される。第２電極１４２が形成された後、第２電極１４２と炭化珪素エピタキシャル基板１００が、たとえば９００〜１１００℃程度の温度で加熱される。これにより、第２電極１４２と炭化珪素エピタキシャル基板１００とがオーミック接触するようになる。次に、第２電極１４２に接するように、配線層１３８が形成される。配線層１３８は、たとえばアルミニウムを含む材料から構成される。
次に、第３主面１３に第３電極１４３が形成される。第３電極１４３は、ドレイン電極として機能する。第３電極１４３は、たとえばニッケルおよびシリコンを含む合金（たとえばＮｉＳｉ等）から構成される。
次に、ダイシング工程（Ｓ２４：図９）が実施される。たとえば炭化珪素エピタキシャル基板１００がダイシングラインに沿ってダイシングされることにより、炭化珪素エピタキシャル基板１００が複数の半導体チップに分割される。以上より、炭化珪素半導体装置３００が製造される（図１２参照）。
上記において、ＭＯＳＦＥＴを例示して、本開示に係る炭化珪素半導体装置の製造方法を説明したが、本開示に係る製造方法はこれに限定されない。本開示に係る製造方法は、たとえばＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）、ＳＢＤ（Ｓｃｈｏｔｔｋｙ Ｂａｒｒｉｅｒ Ｄｉｏｄｅ）、サイリスタ、ＧＴＯ（Ｇａｔｅ Ｔｕｒｎ Ｏｆｆ ｔｈｙｒｉｓｔｏｒ）、ＰｉＮダイオード等の各種炭化珪素半導体装置に適用可能である。
（評価）
（サンプル準備）
まず、昇華法により炭化珪素単結晶インゴットが製造される。具体的には、台座３１と、収容部３２とを有する坩堝３３が準備される（図１３参照）。次に、坩堝３３の内部に、種基板３４と、炭化珪素原料３７とが配置される。炭化珪素原料３７は、収容部３２内に配置される。炭化珪素原料３７は、たとえば固体状の多結晶炭化珪素である。種基板３４は、たとえばポリタイプ４Ｈの炭化珪素単結晶の基板である。基板の直径は、たとえば１５０ｍｍである。種基板３４は、表面３６と、裏面３５とを有している。表面３６は、たとえば｛０００１｝面から８°以下オフした面である。たとえば接着剤を用いて、種基板３４の裏面３５が台座３１に固定される。種基板３４の表面３６が炭化珪素原料３７の表面３８に対向するように、種基板３４が台座３１に取り付けられる。
次に、坩堝３３が加熱される。坩堝３３は、たとえば２０００℃以上２４００℃以下程度に加熱される。坩堝３３内において、炭化珪素原料３７の温度が種基板３４の温度よりも高くなるように坩堝３３が加熱される。次に、坩堝３３内の圧力が０．５ｋＰａ以上２ｋＰａ以下程度にまで低減される。これにより、炭化珪素原料３７が実質的に昇華を開始し、種基板３４の表面３６上において再結晶し始める。以上のように、種基板３４の表面３６上に炭化珪素単結晶インゴット４０が成長する（図１４参照）。炭化珪素単結晶インゴット４０は、炭化珪素原料３７に対面する表面４１と、種基板３４に対面する裏面４２とを有する。次に、炭化珪素単結晶インゴット４０が、たとえばワイヤーソーにより切断されることにより複数の炭化珪素単結晶基板１０が得られる。
次に、上記実施形態で説明した方法により、炭化珪素単結晶基板１０上に炭化珪素層２０がエピタキシャル成長により形成される（図８参照）。以上により、複数の炭化珪素エピタキシャル基板（図１参照）が準備される。なお、昇華法による炭化珪素単結晶インゴット４０の成長は２回行われる。サンプル１およびサンプル２は、それぞれ第１回目および第２回目に得られた炭化珪素単結晶インゴット４０から得られた複数の炭化珪素エピタキシャル基板１００である。
（測定方法）
次に、複数の炭化珪素エピタキシャル基板１００の各々の第２主面１２における「微小ピット」および「キャロット欠陥」の数が上述の方法により測定される。具体的には、レーザーテック株式会社製のＷＡＳＡＶＩシリーズ「ＳＩＣＡ ６Ｘ」を用いて、第２主面１２の外縁３から５ｍｍ以内の外周領域４が除かれた中央領域５において、「微小ピット」および「キャロット欠陥」の数が測定される。対物レンズの倍率は１０倍である。中央領域５は、複数の観察領域に分割される。複数の観察領域の各々は、１．３ｍｍ×１．３ｍｍの正方形領域である。
（測定結果）
図１５は、第２主面１２における微小ピット８０の数と、炭化珪素エピタキシャル基板１００のウエハ番号との関係を示す図である。図１５に示されるように、全てのウエハ番号の炭化珪素エピタキシャル基板１００において、微小ピットの密度は１０００ｃｍ-２以下である。ウエハ番号が１０以下の炭化珪素エピタキシャル基板１００は、ウエハ番号が１０より大きい炭化珪素エピタキシャル基板１００よりも微小ピットの密度が小さい傾向を示している。
図１６は、第２主面１２におけるキャロット欠陥９０の数と、炭化珪素エピタキシャル基板１００のウエハ番号との関係を示す図である。図１６に示されるように、全てのウエハ番号の炭化珪素エピタキシャル基板１００において、キャロット欠陥の密度は１．２ｃｍ-２以下である。ウエハ番号が１０以下の炭化珪素エピタキシャル基板１００は、ウエハ番号が１０より大きい炭化珪素エピタキシャル基板１００よりもキャロット欠陥の密度が小さい傾向を示している。全ての炭化珪素エピタキシャル基板１００において、キャロット欠陥の数を微小ピットの数で除した値は１／５００以下である。
なお、ウエハ番号が１０以下の炭化珪素エピタキシャル基板１００は、炭化珪素単結晶インゴット４０の表面４１を含む下部領域４３（図１４参照）から取り出された基板である。下部領域４３は、炭化珪素原料３７の表面３８に対面する部分である。下部領域４３の厚み１２１は、たとえば１０ｍｍから３０ｍｍ程度である。下部領域４３の厚み１２１は、一例としては、約１０ｍｍである。言い換えれば、下部領域４３は、炭化珪素単結晶インゴット４０の表面４１から１０ｍｍ以内の部分である。反対に、ウエハ番号が１０より大きい炭化珪素エピタキシャル基板１００は、炭化珪素単結晶インゴット４０の上部領域４４から取り出された基板である。上部領域４４は、種基板３４に対面する部分である。
以上の結果より、炭化珪素単結晶インゴット４０の表面４１側の下部領域４３から取り出され炭化珪素単結晶基板１０を用いた炭化珪素エピタキシャル基板１００は、炭化珪素単結晶インゴット４０の裏面４２側の上部領域４４から取り出された炭化珪素単結晶基板１０を用いた炭化珪素エピタキシャル基板１００よりも、微小ピットの数およびキャロット欠陥の数が低減可能であることが確認された。
今回開示された実施形態はすべての点で例示であって、制限的なものではないと考えられるべきである。本発明の範囲は上記した実施形態ではなく請求の範囲によって示され、請求の範囲と均等の意味、および範囲内でのすべての変更が含まれることが意図される。
１ 第１フラット、２ 曲率部、３ 外縁、４ 外周領域、５ 中央領域、６，７ 線分、８ ステップフロー成長方向（一方向）、１０ 炭化珪素単結晶基板、１１ 第１主面、１２ 第２主面、１３ 第３主面、１４ 第４主面（面）、２０ 炭化珪素層、２３ 第１層 ２４ 第２層、２５ 貫通転位（貫通螺旋転位）、２６ 底層領域、２９ 表層領域、３１ 台座、３２ 収容部、３３ 坩堝、３４ 種基板、３５，４２ 裏面、３６，３８，４１ 表面、３７ 炭化珪素原料、４０ 炭化珪素単結晶インゴット、４３ 下部領域、４４ 上部領域、８０ 微小ピット（溝）、８１ 第１の溝部、８２ 第２の溝部、９０ キャロット欠陥、１００ 炭化珪素エピタキシャル基板、１０１ 第１方向、１０２ 第２方向、１１１ 最大径、１３１ ドリフト領域、１３２ ボディ領域、１３３ ソース領域、１３４ コンタクト領域、１３６ 酸化膜、１３７ 層間絶縁膜、１３８ 配線層、１４１ 第１電極、１４２ 第２電極、１４３ 第３電極、２００ 製造装置、２０１ 反応室、２０３ 発熱体、２０４ 石英管、２０５ 断熱材、２０６ 誘導加熱コイル、２０７ ガス導入口、２０８ ガス排気口、２１０ サセプタプレート、２１１ 加熱部、２１２ 回転軸、２１３ 第１加熱領域、２１４ 第２加熱領域、２３１ 第１ガス供給部、２３２ 第２ガス供給部、２３３ 第３ガス供給部、２３４ キャリアガス供給部、２３５ ガス供給部、２４１ 第１ガス流量制御部、２４２ 第２ガス流量制御部、２４３ 第３ガス流量制御部、２４４ キャリアガス流量制御部、２４５ 制御部、３００ 炭化珪素半導体装置。

Claims (8)

  1. 第１主面を含む炭化珪素単結晶基板と、
    前記第１主面上の炭化珪素層とを備え、
    前記炭化珪素層は、前記炭化珪素単結晶基板と接する面と反対側の第２主面を含み、
    前記炭化珪素層におけるキャリア濃度の平均値は、１×１０15ｃｍ-3以上５×１０16ｃｍ-3以下であり、
    前記キャリア濃度の面内均一性は、２％以下であり、
    前記第２主面には、
    前記第２主面に沿って一方向に延びるとともに、前記一方向における幅が前記一方向に垂直な方向における幅の２倍以上であり、かつ、前記第２主面からの最大深さが１０ｎｍ以下である溝と、
    キャロット欠陥とがあり、
    前記キャロット欠陥の数を前記溝の数で除した値は、１／５００以下である、炭化珪素エピタキシャル基板。
  2. 前記溝は、第１の溝部と、前記第１の溝部と連続的に設けられた第２の溝部とを含み、
    前記第１の溝部は、前記一方向において前記溝の一方の端部にあり、
    前記第２の溝部は、前記第１の溝部から前記一方向に沿って延びて前記一方の端部と反対側の他方の端部に至り、かつ、前記第２主面からの深さが前記第１の溝部の最大深さよりも小さい、請求項１に記載の炭化珪素エピタキシャル基板。
  3. 前記値は、１／１０００以下である、請求項１または請求項２に記載の炭化珪素エピタキシャル基板。
  4. 前記値は、１／５０００以下である、請求項３に記載の炭化珪素エピタキシャル基板。
  5. 前記第２主面における前記キャロット欠陥の密度は、１ｃｍ-2以下である、請求項１〜請求項４のいずれか１項に記載の炭化珪素エピタキシャル基板。
  6. 前記密度は、０．５ｃｍ-2以下である、請求項５に記載の炭化珪素エピタキシャル基板。
  7. 前記密度は、０．１ｃｍ-2以下である、請求項６に記載の炭化珪素エピタキシャル基板。
  8. 請求項１〜請求項７のいずれか１項に記載の炭化珪素エピタキシャル基板を準備する工程と、
    前記炭化珪素エピタキシャル基板を加工する工程とを備える、炭化珪素半導体装置の製造方法。
JP2017501347A 2015-11-24 2016-08-23 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法 Active JP6696499B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015228601 2015-11-24
JP2015228601 2015-11-24
PCT/JP2016/074455 WO2017090285A1 (ja) 2015-11-24 2016-08-23 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2020075971A Division JP6856156B2 (ja) 2015-11-24 2020-04-22 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPWO2017090285A1 JPWO2017090285A1 (ja) 2018-10-04
JP6696499B2 true JP6696499B2 (ja) 2020-05-20

Family

ID=58764200

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2017501347A Active JP6696499B2 (ja) 2015-11-24 2016-08-23 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
JP2020075971A Active JP6856156B2 (ja) 2015-11-24 2020-04-22 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2020075971A Active JP6856156B2 (ja) 2015-11-24 2020-04-22 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法

Country Status (3)

Country Link
US (3) US10490634B2 (ja)
JP (2) JP6696499B2 (ja)
WO (1) WO2017090285A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017090285A1 (ja) * 2015-11-24 2017-06-01 住友電気工業株式会社 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
JP6597381B2 (ja) * 2016-02-22 2019-10-30 住友電気工業株式会社 炭化珪素基板の製造方法、炭化珪素エピタキシャル基板の製造方法および炭化珪素半導体装置の製造方法
JP7400715B2 (ja) * 2018-07-20 2023-12-19 住友電気工業株式会社 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
JP7046026B2 (ja) * 2019-03-01 2022-04-01 三菱電機株式会社 ＳｉＣエピタキシャルウエハ、半導体装置、電力変換装置
WO2021207904A1 (zh) * 2020-04-14 2021-10-21 眉山博雅新材料有限公司 一种晶体生长方法和装置

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6011271A (en) * 1994-04-28 2000-01-04 Fujitsu Limited Semiconductor device and method of fabricating the same
US6653663B2 (en) * 1999-12-06 2003-11-25 Matsushita Electric Industrial Co., Ltd. Nitride semiconductor device
US6504176B2 (en) * 2000-04-06 2003-01-07 Matshushita Electric Industrial Co., Ltd. Field effect transistor and method of manufacturing the same
WO2007148615A1 (ja) * 2006-06-20 2007-12-27 Sumitomo Electric Industries, Ltd. ＡｌxＧａ1-xＮ結晶の成長方法およびＡｌxＧａ1-xＮ結晶基板
JP2008270521A (ja) * 2007-04-20 2008-11-06 Matsushita Electric Ind Co Ltd 電界効果トランジスタ
CN101960606B (zh) * 2008-03-07 2013-12-04 三菱电机株式会社 碳化硅半导体器件及其制造方法
EP2323180A1 (en) * 2008-09-11 2011-05-18 Sumitomo Electric Industries, Ltd. Nitride semiconductor optical device, epitaxial wafer for nitride semiconductor optical device, and method for manufacturing semiconductor light-emitting device
US20100072515A1 (en) * 2008-09-19 2010-03-25 Amberwave Systems Corporation Fabrication and structures of crystalline material
WO2010131572A1 (ja) * 2009-05-11 2010-11-18 住友電気工業株式会社 半導体装置
WO2011061918A1 (ja) * 2009-11-17 2011-05-26 パナソニック株式会社 半導体素子及びその製造方法
CN102379025A (zh) * 2010-01-26 2012-03-14 住友电气工业株式会社 制造碳化硅衬底的方法
EP2549522A4 (en) * 2010-03-15 2013-07-31 Sumitomo Electric Industries PRODUCTION METHOD FOR SEMICONDUCTOR THIN LAYERS, DEVICE FOR PRODUCING SEMICONDUCTOR THIN LAYERS, SUSCEPTOR AND SUSCEPTOR TOOL
DE112011101625B4 (de) * 2010-05-10 2016-03-10 Mitsubishi Electric Corporation Epitaktische Siliciumcarbid-Wafer und Herstellungsverfahren für diese, Siliciumcarbid-Massensubstrat für epitaktisches Wachstum und Herstellungsverfahren für dieses
US9117740B2 (en) * 2010-08-27 2015-08-25 National University Corporation NARA Institute of Science and Technology SiC semiconductor element
JP6011340B2 (ja) * 2011-08-05 2016-10-19 住友電気工業株式会社 基板、半導体装置およびこれらの製造方法
JP5961357B2 (ja) * 2011-09-09 2016-08-02 昭和電工株式会社 ＳｉＣエピタキシャルウェハ及びその製造方法
JP5076020B2 (ja) * 2011-10-25 2012-11-21 昭和電工株式会社 ＳｉＣエピタキシャルウェハ
JP5114808B2 (ja) * 2012-05-07 2013-01-09 レーザーテック株式会社 検査装置及び欠陥検査方法
US8742550B2 (en) * 2012-07-05 2014-06-03 Infineon Technologies Austria Ag Charge compensation semiconductor device
JP2014120669A (ja) * 2012-12-18 2014-06-30 Toshiba Corp 半導体発光素子
WO2014103257A1 (ja) * 2012-12-28 2014-07-03 三菱電機株式会社 炭化珪素半導体装置およびその製造方法
JP2014138048A (ja) * 2013-01-16 2014-07-28 Sumitomo Electric Ind Ltd 炭化珪素半導体装置
CN109755321B (zh) * 2013-02-05 2022-02-18 三菱电机株式会社 绝缘栅型碳化硅半导体装置及其制造方法
JP2014170891A (ja) 2013-03-05 2014-09-18 Sumitomo Electric Ind Ltd 炭化珪素基板、炭化珪素基板の製造方法および炭化珪素半導体装置の製造方法
JP6107453B2 (ja) * 2013-06-13 2017-04-05 住友電気工業株式会社 炭化珪素半導体装置の製造方法
JP2015044727A (ja) * 2013-07-29 2015-03-12 三菱電機株式会社 ＳｉＣエピタキシャルウエハの製造方法
JP5931825B2 (ja) * 2013-09-20 2016-06-08 新日鉄住金マテリアルズ株式会社 炭化珪素単結晶インゴットの製造方法
JP2015143168A (ja) * 2014-01-31 2015-08-06 住友電気工業株式会社 炭化珪素エピタキシャル基板および炭化珪素エピタキシャル基板の製造方法
JP2015176995A (ja) * 2014-03-14 2015-10-05 株式会社東芝 半導体装置およびその製造方法
JP6256148B2 (ja) * 2014-03-27 2018-01-10 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法
JP6271356B2 (ja) * 2014-07-07 2018-01-31 株式会社東芝 半導体装置の製造方法
US9279192B2 (en) * 2014-07-29 2016-03-08 Dow Corning Corporation Method for manufacturing SiC wafer fit for integration with power device manufacturing technology
DE112015003559T5 (de) * 2014-08-01 2017-04-20 Sumitomo Electric Industries, Ltd. Epitaxialer Wafer und Herstellungsverfahren dafür
DE102015103070B4 (de) * 2015-03-03 2021-09-23 Infineon Technologies Ag Leistungshalbleitervorrichtung mit trenchgatestrukturen mit zu einer hauptkristallrichtung geneigten längsachsen und herstellungsverfahren
JP2016183087A (ja) * 2015-03-27 2016-10-20 パナソニック株式会社 炭化珪素エピタキシャル基板の製造方法
WO2017090285A1 (ja) * 2015-11-24 2017-06-01 住友電気工業株式会社 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法

Also Published As

Publication number Publication date
US11004941B2 (en) 2021-05-11
JP6856156B2 (ja) 2021-04-07
WO2017090285A9 (ja) 2018-04-19
JPWO2017090285A1 (ja) 2018-10-04
US20200052074A1 (en) 2020-02-13
JP2020142985A (ja) 2020-09-10
WO2017090285A1 (ja) 2017-06-01
US20200365693A1 (en) 2020-11-19
US10770550B2 (en) 2020-09-08
US20180277635A1 (en) 2018-09-27
US10490634B2 (en) 2019-11-26

Similar Documents

Publication Publication Date Title
JP6856156B2 (ja) 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
JP6798293B2 (ja) 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
US10697086B2 (en) Method for manufacturing silicon carbide epitaxial substrate, method for manufacturing silicon carbide semiconductor device, and apparatus for manufacturing silicon carbide epitaxial substrate
JP6969578B2 (ja) 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
JP7070437B2 (ja) 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
JP6891758B2 (ja) 炭化珪素エピタキシャル基板及び炭化珪素半導体装置の製造方法
JP6233555B1 (ja) 炭化珪素エピタキシャル基板及び炭化珪素半導体装置の製造方法
WO2018123148A1 (ja) 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
JP6468291B2 (ja) 炭化珪素エピタキシャル基板、炭化珪素エピタキシャル基板の製造方法および炭化珪素半導体装置の製造方法
JP7415558B2 (ja) 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
JP7310822B2 (ja) 炭化珪素エピタキシャル基板の製造方法および炭化珪素半導体装置の製造方法
WO2020115951A1 (ja) 炭化珪素エピタキシャル基板および炭化珪素半導体装置
JP6090552B1 (ja) 炭化珪素エピタキシャル基板の製造方法、炭化珪素半導体装置の製造方法および炭化珪素エピタキシャル基板の製造装置
JP6061060B1 (ja) 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
JP2020009941A (ja) 炭化珪素エピタキシャル基板の製造方法および炭化珪素半導体装置の製造方法
JP2020009940A (ja) 炭化珪素エピタキシャル基板の製造方法および炭化珪素半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190221

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200324

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200406

R150 Certificate of patent or registration of utility model

Ref document number: 6696499

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250