JP2014120669A - 半導体発光素子 - Google Patents

半導体発光素子 Download PDF

Info

Publication number
JP2014120669A
JP2014120669A JP2012275898A JP2012275898A JP2014120669A JP 2014120669 A JP2014120669 A JP 2014120669A JP 2012275898 A JP2012275898 A JP 2012275898A JP 2012275898 A JP2012275898 A JP 2012275898A JP 2014120669 A JP2014120669 A JP 2014120669A
Authority
JP
Japan
Prior art keywords
layer
light emitting
semiconductor
semiconductor layer
degrees
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012275898A
Other languages
English (en)
Inventor
Junpei Tajima
純平 田島
Kotaro Zaima
康太郎 財満
Toshiki Hikosaka
年輝 彦坂
Hiroshi Ono
浩志 大野
Naoji Sugiyama
直治 杉山
Shinya Nunoue
真也 布上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2012275898A priority Critical patent/JP2014120669A/ja
Priority to US14/083,927 priority patent/US9178111B2/en
Publication of JP2014120669A publication Critical patent/JP2014120669A/ja
Priority to US14/869,519 priority patent/US9324916B2/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H01L33/18—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous within the light emitting region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02027—Setting crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02516—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02609—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/036—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K30/00—Organic devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation
    • H10K30/80—Constructional details
    • H10K30/81—Electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

【課題】クラックが抑制される半導体発光素子を提供する。
【解決手段】実施形態によれば、半導体発光素子は、電極層と、第１半導体層と、第１延在電極と、第２半導体層と、発光層と、を含む。前記第１半導体層は、劈開面を有する結晶を含む。前記第１半導体層は、第１薄膜部と、厚膜部と、を含む。前記第１薄膜部は、第１方向に延在し第１厚を有する。前記厚膜部は、前記積層方向に対して垂直な平面内で前記第１薄膜部と並び前記第１厚よりも厚い第２厚を有する。前記第１方向と前記劈開面との間の角度は３度以上２７度以下である。前記第１延在電極は、前記第１方向に延在する。前記第２半導体層は、前記電極層と前記第１半導体層との間に設けられる。前記発光層は、前記第１半導体層と前記第２半導体層との間に設けられる。
【選択図】図１

Description

本発明の実施形態は、半導体発光素子に関する。
発光ダイオード（ＬＥＤ）やレーザダイオード（ＬＤ）などの半導体発光素子には、例えば半導体結晶などが用いられる。半導体発光素子において、半導体結晶に加わる応力などに起因して、クラックが発生することがある。
国際公開第ＷＯ２００９／０５４０８８号パンフレット
本発明の実施形態は、クラックが抑制される半導体発光素子を提供する。
本発明の実施形態によれば、電極層と、第１半導体層と、第１延在電極と、第２半導体層と、発光層と、を含む半導体発光素子が提供される。前記第１半導体層は、劈開面を有する結晶を含み、第１導電形である。前記第１半導体層は、前記第１半導体層は、第１薄膜部と、厚膜部と、を含む。前記第１薄膜部は、前記電極層から前記第１半導体層に向かう積層方向に対して垂直な第１方向に延在し第１厚を有する。前記厚膜部は、前記積層方向に対して垂直な平面内で前記第１薄膜部と並び前記第１厚よりも厚い第２厚を有する。前記第１方向と前記劈開面との間の角度は３度以上２７度以下である。前記第１延在電極は、前記第１薄膜部と接し、前記第１方向に延在する。前記第２半導体層は、前記電極層と前記第１半導体層との間に設けられ、前記電極層と電気的に接続され、第２導電形である。前記発光層は、前記第１半導体層と前記第２半導体層との間に設けられる。
第１の実施形態に係る半導体発光素子を示す模式的斜視図である。 第１の実施形態に係る半導体発光素子を示す模式的断面図である。 第１の実施形態に係る半導体発光素子を示す模式的断面図である。 第１の実施形態に係る半導体発光素子を示す模式的断面図である。 半導体層の劈開面を示す模式図である。 図６（ａ）及び図６（ｂ）は、第１の実施形態に係る半導体発光素子を示す模式図である。 半導体発光素子を示す顕微鏡写真である。 図８（ａ）〜図８（ｉ）は、第１の実施形態に係る別の半導体発光素子を示す模式的平面図である。 図９（ａ）〜図９（ｉ）は、第１の実施形態に係る別の半導体発光素子を示す模式的平面図である。 図１０（ａ）〜図１０（ｉ）は、第１の実施形態に係る別の半導体発光素子を示す模式的平面図である。 図１１（ａ）〜図１１（ｉ）は、第１の実施形態に係る別の半導体発光素子を示す模式的平面図である。 第１の実施形態に係る半導体発光素子を示す模式的断面図である。 第２の実施形態に係る半導体発光素子を示す模式的平面図である。 第２の実施形態に係る半導体発光素子を示す模式的断面図である。 第２の実施形態に係る半導体発光素子を示す模式的断面図である。 第２の実施形態に係る半導体発光素子を示す模式的断面図である。
以下に、本発明の各実施の形態について図面を参照しつつ説明する。
なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
なお、本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
（第１の実施形態）
図１は、第１の実施形態に係る半導体発光素子を例示する模式的斜視図である。
図１に表したように、本実施形態に係る半導体発光素子１１０は、第１半導体層１０と、第２半導体層２０と、発光層３０と、電極層５０と、第１延在電極４１と、を含む。半導体発光素子１１０には、電極部４０が設けられており、第１延在電極４１は、電極部４０に含まれる。
第２半導体層２０は、電極層５０と第１半導体層１０との間に設けられる。第２半導体層２０は、電極層５０と電気的に接続される。発光層３０は、第１半導体層１０と第２半導体層２０との間に設けられる。
例えば、電極層５０の上に、第２半導体層２０が設けられる。第２半導体層２０の上に発光層３０が設けられる。発光層３０の上に第１半導体層１０が設けられる。この例では、第１半導体層１０の一部の上に、第１延在電極４１が設けられる。
本願明細書において、「上に設けられる」状態は、直接接して設けられる状態に加えて、間に別の要素が挿入される状態も含む。
第１半導体層１０は第１導電形であり、第２半導体層２０は第２導電形である。例えば、第１導電形はｎ形であり、第２導電形はｐ形である。第１導電形がｐ形で、第２導電形がｎ形でもよい。以下の例では、第１導電形がｎ形であり、第２導電形がｐ形である。
第１半導体層１０は、第１主面１０ａ（例えば下面）と、第２主面１０ｂ（例えば上面）と、を有する。第１主面１０ａは、発光層３０と対向する。第２主面１０ｂは、第１主面１０ａと反対側である。
電極層５０から第１半導体層１０に向かう方向を積層方向とする。積層方向は、第２半導体層２０から第１半導体層１０に向かう方向でもある。積層方向を、Ｚ軸方向とする。Ｚ軸方向に対して垂直な１つの方向を、Ｘ軸方向とする。Ｚ軸方向に対して垂直でＸ軸方向に対して垂直な方向を、Ｙ軸方向とする。Ｘ−Ｙ平面は、積層方向に対して垂直である。
第１主面１０ａ及び第１主面１０ｂは、Ｚ軸方向に対して実質的に垂直である。第１主面１０ａ及び第１主面１０ｂは、Ｘ−Ｙ平面に対して実質的に平行である。
図１に表したように、この例では、半導体発光素子１１０は、基板７０と、第１中間導電層７１と、第２中間導電層７２と、低不純物濃度層６０と、をさらに含む。
基板７０は、導電性である。基板７０は、例えば、結晶基板である。電極層５０は、第２半導体層２０と基板７０（例えば結晶基板）との間に配置される。
基板７０の上に、第２中間導電層７２が設けられる。第２中間導電層７２の上に、第１中間導電層７１が設けられる。第１中間導電層７１の上に電極層５０が設けられる。電極層５０の上に、第２半導体層２０、発光層３０及び、第１半導体層１０が、この順で設けられる。第１半導体層１０の上に、低不純物濃度層６０が設けられる。
基板７０として、例えば、シリコン結晶の基板が用いられる。基板７０として、金属基板などを用いても良い。第２中間導電層７２には、例えば金属（合金を含む）が用いられる。第１中間導電層７１には、例えば、金属（合金を含む）が用いられる。
第２半導体層２０、発光層３０、第１半導体層１０及び低不純物濃度層６０には、例えば、半導体結晶が用いられる。第２半導体層２０、発光層３０、第１半導体層１０には、例えば、窒化物半導体の結晶が用いられる。
低不純物濃度層６０には、窒化物半導体が用いられる。低不純物濃度層６０における不純物濃度は、第１半導体層１０における不純物濃度よりも低い。低不純物濃度層６０は、不純物を含まなくても良い。低不純物濃度層６０における不純物濃度は、検出限界よりも低くても良い。低不純物濃度層６０が不純物を含まない、または、低不純物濃度層６０における不純物濃度が検出限界未満の場合も、低不純物濃度層６０における不純物濃度が第１半導体層１０における不純物濃度よりも低い状態に含まれる。
図１に表したように、この例では、電極部４０は、パッド部４８と、細線部４６と、を含む。細線部４６は、パッド部４８と電気的に接続される。細線部４６は、第１延在電極４１を含む。この例では、細線部４６は、第２延在電極４２をさらに含む。第２延在電極４２の延在方向は、第１延在電極４１の延在方向に対して交差する（非平行である）。
この例では、第１延在電極４１は、第１方向Ｄ１に沿って延在する。第２延在電極４２は、第２方向Ｄ２に沿って延在する。第２方向Ｄ１は、第１方向Ｄ１と交差する。第１方向Ｄ１と第２方向Ｄ２との間の角度は、例えば、８８度以上９２度以下である。この例では、第１方向Ｄ１はＸ軸方向に対して平行であり、第２方向Ｄ２はＹ軸方向に対して平行である。
第１延在電極４１の数は、１でも、２以上でも良い。第２延在電極４２の数は、１でも、２以上でも良い。この例では、第１延在電極４１の数は３であり、第２延在電極４２の数は２である。
パッド部４８の数は、１つでも、２以上でも良い。Ｘ−Ｙ平面に投影したときのパッド部４８の形状は、矩形、多角形、円形、または、扁平円形などである。パッド部４８の形状は、任意である。
図示しない基板（成長用基板）の上に、低不純物濃度層６０、第１半導体層１０、発光層３０及び第２半導体層２０が、この順で、順次結晶成長される。これらの層の形成は、例えば、エピタキシャル成長である。例えば、これらの層を含む積層体が形成された後に、第２半導体層２０の表面に、電極層５０及び第１中間導電層７１が形成される。一方、基板７０の上に第２中間導電層７２が形成されている。第１中間導電層７１と、第２中間導電層７２と、を対向させて、これらを接合する。この後、成長用基板を除去し、低不純物濃度層６０を露出させる。低不純物濃度層６０に溝を形成し、第１半導体層１０の表面の一部を露出させる。露出した第１半導体層１０の上に、第１延在電極４１、第２延在電極４２、及び、パッド部４８を形成する。これにより、半導体発光素子１１０が形成される。
半導体発光素子１１０において、パッド部４８と、基板７０と、の間に電圧が印加される。パッド部４８に接続された細線部４６（例えば、第１延在電極４１及び第２延在電極４２など）を介して、第１半導体層１０と第２半導体層２０の間に電圧が印加される。これにより、発光層３０に電流が供給される。発光層３０から光が放出される。半導体発光素子１１０は、例えば、ＬＥＤである。
図１に表したように、半導体発光素子１１０の上面に、凹凸６０ｄｐが設けられる。凹凸６０ｄｐによって、半導体発光素子１１０からの光取り出し効率が向上する。この凹凸６０ｄｐは、例えば、低不純物濃度層６０の上面６０ｕに設けられる。低不純物濃度層６０が設けられない場合は、凹凸６０ｄｐは、第１半導体層１０の上面に設けられても良い。
以下、第１半導体層１０、及び、細線部４６（第１延在電極４１及び第２延在電極４２）の例について説明する。
図２、図３及び図４は、第１の実施形態に係る半導体発光素子を例示する模式的断面図である。
図２は、図１のＡ１−Ａ２線断面図である。図３は、図１のＡ３−Ａ４線断面図である。図４は、図１のＡ５−Ａ６線断面図である。
図２及び図３に表したように、第１半導体層１０は、第１薄膜部１１と、厚膜部１５と、を含む。
第１薄膜部１１は、第１方向Ｄ１（Ｘ軸方向）に沿って延在する。第１薄膜部１１は、第１厚ｄ１（積層方向の厚さ）を有する。厚膜部１５は、Ｘ−Ｙ平面（記積層方向に対して垂直な平面）内で第１薄膜部１１と並ぶ。厚膜部１５は、第２厚ｄ２（積層方向の厚さ）を有する。第２厚ｄ２は、第１厚ｄ１よりも厚い。
図２及び図３に表したように、例えば、第１半導体層１０の第２主面１０ｂ（上面）に凹部１０ｄが設けられる。凹部１０ｄが設けられた部分の少なくとも一部が、第１薄膜部１１に相当する。凹部１０ｄは、第１薄膜部１１に沿って設けられる。凹部１０ｄの少なくとも一部は、第１薄膜部１１の延在方向に沿って設けられる。凹部１０ｄは、例えば溝状である。第２主面１０ｂには凹部１０ｄが設けられるため、第１主面１０ａは、第２主面１０ｂよりも平坦である。
細線部４６の少なくとも一部は、第１薄膜部１１に沿って配置される。例えば、第１延在電極４１は、凹部１０ｄの底面（例えば第１底面１０ｐ）に配置される。発光層３０は、第１薄膜部１１及び厚膜部１５と接している。
この例では、第１薄膜部１１は、第１延在電極４１と発光層３０との間に配置される。この例では、低不純物濃度層６０と発光層３０との間に厚膜部１５が配置される。
図４に表したように、この例では、第１半導体層１０は、第２薄膜部１２をさらに含む。第２薄膜部１２は、Ｘ−Ｙ平面（積層方向に対して垂直な平面）内で第１薄膜部１１と並ぶ。第２薄膜部１２は、第２方向Ｄ２（Ｙ軸方向）に沿って延在する。第２薄膜部１２は、第３厚ｄ３（積層方向の厚さ）を有する。第３厚ｄ３は、第２厚ｄ２よりも薄い。第３厚ｄ３は、例えば、第１厚ｄ１と同じである。第３厚ｄ３は、第１厚ｄ１と異なっても良い。
第１半導体層１０において、凹部１０ｄが設けられた部分の一部が、第２薄膜部１２に相当する。凹部１０ｄの一部は、第２薄膜部１２の延在方向（第２方向Ｄ２）に沿って設けられている。
図４に表したように、細線部４６の一部は、第２薄膜部１２に沿って配置される。例えば、第２延在電極４２は、第２薄膜部１２に対応した凹部１０ｄの底面（例えば第２底面１０ｑ）に配置される。
薄膜部（第１薄膜部１１及び第２薄膜部など）、凹部１０ｄ、及び、細線部４６（第１延在電極４１及び第２延在電極４２など）は、例えば、素子面内での電流密度分布を均一にするように配置される。上記のように、第１延在電極４１は、第１方向Ｄ１に沿って延在する。第２延在電極４２は、第１方向Ｄ２と交差する第２方向Ｄ２に沿って延在する。
一方、半導体層（例えば第１半導体層１０）には、劈開面を有する結晶を含む。実施形態においては、第１方向Ｄ１は、劈開面に対して交差するように（非平行に）設定される。これにより、クラックが抑制できる。さらに、第２方向Ｄ２を劈開面に対して交差するように（非平行に）設定することで、クラックが抑制できる。
図５は、半導体層の劈開面を例示する模式図である。
図５は、半導体層（例えば、第１半導体層１０）の結晶１０ｃｒが、ｍ面を有するウルツ鉱型結晶である場合を例示している。
図５に表したように、ウルツ鉱型結晶のｍ面が、劈開面１０ｃに相当する。劈開面１０ｃは、劈開性である。結晶１０ｃｒは、劈開面１０ｃにおいて、劈開可能である。
この例では、第１半導体層１０（結晶１０ｃｒ）における劈開面１０ｃは、［１１−２０］方向に対して平行である。結晶１０ｃｒは、回転対称であるため、劈開面１０ｃは、３つのａ軸（ａ１軸、ａ２軸及びａ３軸）のいずれかに対して、平行である。
図６（ａ）及び図６（ｂ）は、第１の実施形態に係る半導体発光素子を例示する模式図である。
図６（ａ）は、半導体発光素子１１０の平面図であり、第１方向Ｄ１及び第２方向Ｄ２を例示している。図６（ａ）において、第１延在電極４１の延在方向は、第１薄膜部１１の延在方向に対応し、第２延在電極４２の延在方向は、第２薄膜部１２の延在方向に対応する。第６（ｂ）は、第１方向Ｄ１と、劈開面１０ｃと、の関係を例示している。
図６（ａ）に表したように、この例では、第１方向Ｄ１は、Ｘ軸方向に対して平行であり、第２方向Ｄ２は、Ｙ軸方向に対して平行である。
図６（ｂ）に表したように、この例では、ｃ軸（［０００１］方向、または、［０００−１］方向）がＺ軸方向に対して平行である。実施形態においては、第１方向Ｄ１は、劈開面１０ｃに対して交差する。例えば、第１方向Ｄ１と劈開面１０ｃとの間の角度θは、３度以上５７度以下に設定される。
第２延在電極４２が設けられる場合、第２方向Ｄ２と劈開面１０ｃとの間の角度は、例えば、６３度よりも大きく８７度以下である。
第１半導体層１０中には、例えば製造工程等に起因して、残留応力が蓄積される。第１半導体層１０には、第１薄膜部１１及び第２薄膜部１２が設けられる。薄膜部の応力耐性は、厚膜部１５の応力耐性よりも低い。薄膜部の延在方向(例えば、第１方向Ｄ１、及び、第２方向Ｄ２の少なくともいずれか）が、劈開面１０ｃに対して平行である場合、薄膜部を起点としてクラックが発生し易い。薄膜部の延在方向と劈開面１０ｃとの角度を、交差させることで、クラックの発生が抑制できる。
実施形態において、例えば、第１方向Ｄ１と劈開面１０ｃとの間の角度θが３度以上であると、クラックが効果的に抑制できる。
半導体層の結晶１０ｃｒが、ウルツ鉱型結晶である場合には、３つの方位の劈開面１０ｃが存在する。これらの劈開面１０ｃどうしの角度は、６０度（または１２０度）である。角度θが６０度の場合、着目している劈開面１０ｃ（例えばｍ面）とは異なる別の劈開面が、第１方向Ｄ１に対して平行になる。角度θを５７度以下に設定することで、着目している劈開面１０ｃ（例えばｍ面）とは異なる別の劈開面も、第１方向Ｄ１に対して交差する。
本願明細書において、第１方向Ｄ１と劈開面１０ｃとの間の角度θは、０度以上９０度未満の角度として表す。角度θは、第１方向Ｄ１を基準として、第１方向Ｄ１と劈開面１０ｃとの間の角度としても良く、劈開面１０ｃを基準として、第１方向Ｄ１と劈開面１０ｃとの間の角度としても良い。角度θは、回転方向を含まない。
このように、第１半導体層１０の結晶１０ｃｒは、例えば、ｍ面を有するウルツ鉱型結晶である。図６（ｂ）に表したように、Ｘ−Ｙ平面（積層方向に対して垂直な平面）と、ｍ面と、が交差する交差線１０ｉｌと、第１方向Ｄ１と、の間の角度が、上記の角度θとなる。交差線１０ｉｌと第１方向Ｄ１との間の角度が、３度以上５７度以下に設定される。
実施形態において、例えば、ウルツ鉱型結晶のｃ軸は、Ｚ軸方向（積層方向）に沿う。例えば、ｃ軸と、Ｚ軸方向と、の間の角度（絶対値）は、３度以下である。後述するように、実施形態において、ｃ軸とＺ軸方向との間の角度は、任意である。
例えば、この例のように、第２延在電極４２が設けられ、第１方向Ｄ１と第２方向Ｄ２との間の角度が、８８度以上９２度以下である場合、第１方向Ｄ１と、劈開面１０ｃと、の間の角度θは、３度以上２７度以下に設定される。これにより、第２方向Ｄ２も劈開面１０ｃに対して交差する。例えば、第２方向Ｄ２と劈開面１０ｃとの間の角度も、３度以上２７度以下となる。
劈開面１０ｃと、薄膜部の延在方向と、を変えたときの、クラックの発生の違いの例について説明する。
以下に説明する第１試料〜第４試料は、図１〜図４に関して説明した半導体発光素子１１０と同様の構成を有する。ただし、これらの試料においては、第１方向Ｄ１と劈開面１０ｃとの間の角度θが、互いに異なる。そして、これらの試料においては、チップサイズが互いに異なる。
これらの試料において、第１半導体層１０は、ＧａＮ層である。細線部４６に、第１延在電極４１と第２延在電極４２とが設けられる。第１延在電極４１（第１薄膜部１１）は、第１方向Ｄ１に延在し、第２延在電極４２（第２薄膜部１２）は、第２方向Ｄ２に延在する。第１方向Ｄ１と第２方向Ｄ２とは、互いに直交している。
第１試料及び第３試料においては、チップ形状は、１辺の長さが０．７５ｍｍの正方形である。第２試料及び第４試料においては、チップ形状は、１辺の長さが１ｍｍの正方形である。
第１試料及び第２試料においては、第１方向Ｄ１は、劈開面１０ｃに対して交差する。具体的には、第１方向Ｄ１と、劈開面１０ｃと、の間の角度θは、１５度である。第２方向Ｄ２と、劈開面１０ｃと、の間の角度は、７５度である。
第３試料及び第４試料においては、第１方向Ｄ１は、劈開面１０ｃに対して平行である。第１方向Ｄ１と劈開面１０ｃとの間の角度θは、実質的に０度である。
これらの試料は、結晶成長された積層体を加工する際のマスクの方位を変えることで形成される。これらの試料において、マスクの方位以外の条件は、同じである。この実験では、クラックの発生の差を明確にするために、積層体において応力が比較的生じ易い条件が採用されている。
図７は、半導体発光素子を例示する顕微鏡写真である。
図７は、第３試料の顕微鏡写真である。
図７に表したように、第３試料においては、クラックＣＲが観察される。このクラックは、第１方向Ｄ１に沿っている。第３試料においては、第１方向Ｄ１は、劈開面１０ｃに対して平行であり、クラックＣＲは、劈開面１０ｃに沿って発生している。
複数の試料を作製したところ、第３試料（１辺が０．７５ｍｍ）においても、第４試料（１辺が１ｍｍ）においても、全ての試料においてクラックが観察される。
一方、第１試料（１辺が０．７５ｍｍ）においては、複数の試料のうちで、４１％の試料において、クラックＣＲは観察されない。第２試料（１辺が１ｍｍ角）においても、複数の試料のうちで約１０％の試料において、クラックＣＲは観察されない。
このように、第１方向Ｄ１を劈開面１０ｃに対し交差させることで、クラックＣＲの発生率を大きく低減させることができる。
実施形態によれば、クラックが抑制される半導体発光素子を提供できる。
図８（ａ）〜図８（ｉ）は、第１の実施形態に係る別の半導体発光素子を例示する模式的平面図である。
これらの図は、第１延在電極４１及び第２延在電極４２のパターンを例示している。
図８（ａ）〜図８（ｉ）に表したように、実施形態に係る別の半導体発光素子１１１ａ〜１１１ｉにおいては、第１延在電極４１の延在方向（第１方向Ｄ１）は、Ｘ軸方向に対して平行であり、第２延在電極４２の延在方向（第２方向Ｄ２）は、Ｙ軸方向に対して平行である。
図８（ａ）に例示したように、第１方向Ｄ１は、素子の外形の１つの辺（第１辺ｓ１）に対して平行である。第２方向Ｄ２は、素子の外形の別の辺（第２辺ｓ２）に対して平行である。第２辺ｓ２の延在方向は、第１辺ｓ１の延在方向と交差する。図８（ｂ）〜図８（ｉ）においては、図を見やすくするために、第１辺ｓ１及び第２辺ｓ２の符号を省略して示している。
半導体発光素子１１１ａ〜１１１ｉにおいては、結晶１０ｃｒのｃ軸は、Ｚ軸方向に対して実質的に平行である。第１方向Ｄ１と劈開面１０ｃとの間の角度θは、３度以上５７度以下である。これらの例では、第２延在電極４２が設けられるため、角度θは、３度以上２７度以下に設定される。角度θは、例えば、１５度である。
半導体発光素子１１１ａにおいては、第１延在電極４１の数は、４であり、第２延在電極４２の数は、２である。
半導体発光素子１１１ｂにおいては、第１延在電極４１の数は、３であり、第２延在電極４２の数は、２である。
半導体発光素子１１１ｃにおいては、第１延在電極４１の数は、２であり、第２延在電極４２の数は、２である。
半導体発光素子１１１ａ及び１１１ｂにおいては、パッド部４８は、素子の上面の１つの辺の中央部に配置されている。半導体発光素子１１１ｃにおいては、パッド部４８は、素子の上面の１つのコーナー部に配置されている。
半導体発光素子１１１ｄにおいては、第１延在電極４１の数は、３であり、第２延在電極４２の数は、３である。パッド部４８は、素子の上面の中央部に配置されている。
半導体発光素子１１１ｅにおいては、第１延在電極４１の数は、３であり、第２延在電極４２の数は、３である。パッド部４８は、素子の上面の１つの辺の中央部に配置されている。
半導体発光素子１１１ｆにおいては、第１延在電極４１の数は、３であり、第３延在電極４２の数は、３である。パッド部４８は、素子の上面の１つのコーナー部に配置されている。
半導体発光素子１１１ａ〜１１１ｆにおいては、延在電極のパターンの一部は、枠状の形状を有する。
半導体発光素子１１１ｇ〜１１ｉにおいては、第１延在電極４１の数は、１であり、第２延在電極４２の数は、１である。第１延在電極４１は、第２延在電極４２と、素子の上面の中央部で交差する。
半導体発光素子１１１ｇにおいては、パッド部４８は、素子の上面の中央部に配置されている。半導体発光素子１１１ｈにおいては、パッド部４８は、素子の上面の１つの辺の中央部に配置されている。半導体発光素子１１１ｉにおいては、パッド部４８は、素子の上面の１つのコーナー部に配置されている。半導体発光素子１１１ｉにおいては、パッド部４８は、図示しない配線により、第１延在電極４１及び第２延在電極４２と、電気的に接続されている。
半導体発光素子１１１ａ〜１１１ｉにおいても、クラックが抑制される。
図９（ａ）〜図９（ｉ）は、第１の実施形態に係る別の半導体発光素子を例示する模式的平面図である。
これらの図は、延在電極（例えば第１延在電極４１及び第２延在電極４２など）のパターンを例示している。
図９（ａ）〜図９（ｃ）に表したように、実施形態に係る別の半導体発光素子１１２ａ〜１１２ｃにおいては、第１延在電極４１が設けられており、第２延在電極４２は、設けられていない。すなわち、第２薄膜部が設けられていない。パッド部４８と第１延在電極４１とは、配線４７により電気的に接続されている。配線４７は、例えば、低不純物濃度層６０の上面６０ｕに設けられている。第１延在電極４１の延在方向（第１方向Ｄ１）は、Ｘ軸方向に対して平行である。配線４７の延在方向は、Ｙ軸方向に対して平行である。
半導体発光素子１１２ａ〜１１２ｃにおいては、結晶１０ｃｒのｃ軸は、Ｚ軸方向に対して実質的に平行である。第１方向Ｄ１と劈開面１０ｃとの間の角度θは、３度以上５７度以下であり、例えば、３０度である。
半導体発光素子１１２ａにおいては、第１延在電極４１の数は、３である。半導体発光素子１１２ｂにおいては、第１延在電極４１の数は、４である。半導体発光素子１１２ｃにおいては、第１延在電極４１の数は、５である。
図９（ｄ）〜図９（ｆ）に表したように、実施形態に係る別の半導体発光素子１１２ｄ〜１１２ｆにおいては、第１延在電極４１及び第２延在電極４２が設けられている。第１延在電極４１の延在方向（第１方向Ｄ１）は、Ｘ軸方向に対して平行であり、第２延在電極４２の延在方向（第２方向Ｄ２）は、Ｙ軸方向に対して平行である。
図９（ｄ）〜図９（ｆ）に例示したように、第１方向Ｄ１は、素子の外形の１つの辺（第１辺ｓ１）に対して交差（例えば４５度の角度）している。第２方向Ｄ２は、素子の外形の別の辺（第２辺ｓ２）に対して交差（例えば４５度の角度）している。
半導体発光素子１１２ｄ〜１１２ｆにおいては、結晶１０ｃｒのｃ軸は、Ｚ軸方向に対して実質的に平行である。第１方向Ｄ１と劈開面１０ｃとの間の角度θは、３度以上５７度以下である。これらの例では、第２延在電極４２が設けられるため、角度θは、３度以上２７度以下に設定される。角度θは、例えば、１５度である。
半導体発光素子１１２ｄ〜１１２ｆにおいては、第１延在電極４１の数は、１であり、第２延在電極４２の数は、１である。第１延在電極４１は、第２延在電極４２と、素子の上面の中央部で交差する。
半導体発光素子１１２ｄにおいては、パッド部４８は、素子の上面の中央部に配置されている。半導体発光素子１１２ｅにおいては、パッド部４８は、素子の上面の１つの辺の中央部に配置されている。半導体発光素子１１２ｅにおいては、パッド部４８は、図示しない配線により、第１延在電極４１及び第２延在電極４２と、電気的に接続されている。半導体発光素子１１２ｆにおいては、パッド部４８は、素子の上面の１つのコーナー部に配置されている。
図９（ｇ）〜図９（ｈ）に表したように、実施形態に係る別の半導体発光素子１１２ｇ〜１１２ｉにおいては、第１延在電極４１及び第２延在電極４２が設けられている。さらに、素子の外形の１つの辺（第１辺ｓ１）に沿う第３延在電極４３と、素子の外形の別の辺（第２辺ｓ２）に沿う第４延在電極４４と、が設けられる。第２辺ｓ２の延在方向は、第１辺ｓ１の延在方向と交差する。
半導体発光素子１１２ｇ〜１１２ｉにおいては、結晶１０ｃｒのｃ軸は、Ｚ軸方向に対して実質的に平行である。第１方向Ｄ１と劈開面１０ｃとの間の角度θは、３度以上５７度以下である。これらの例では、第２延在電極４２、第３延在電極４３及び第４延在電極４４が設けられるため、角度θは、３度以上１２度以下に設定される。角度θは、例えば、７．５度である。
半導体発光素子１１２ｇ〜１１２ｉにおいては、第１延在電極４１は、第２延在電極４２と、素子の上面の中央部で交差する。半導体発光素子１１２ｇにおいては、パッド部４８は、素子の上面の中央部に配置されている。半導体発光素子１１２ｈにおいては、パッド部４８は、素子の上面の１つの辺の中央部に配置されている。半導体発光素子１１２ｉにおいては、パッド部４８は、素子の上面の１つのコーナー部に配置されている。
半導体発光素子１１２ａ〜１１２ｉにおいても、クラックが抑制される。
半導体発光素子１１０、１１１ａ〜１１１ｉ、及び、１１２ａ〜１１２ｉにおいては、［１１−２０］方向は、Ｚ軸方向に対して実質的に垂直である。例えば、［１１−２０］方向と、Ｚ軸方向と、の間の角度は、８８度以上９２度以下である。
半導体発光素子１１０、１１１ａ〜１１１ｉ、及び、１１２ａ〜１１２ｉにおいては、例えば、第１半導体層１０は、ウルツ鉱型結晶である。ウルツ鉱型結晶の（０００１）面及び（０００−１）面の少なくともいずれかは、Ｚ軸方向（積層方向）に対して実質的に垂直である。（０００１）面とＺ軸方向との間の角度は、８８度以上９２度以下である。ウルツ鉱型結晶の［１１−２０］方向をＸ−Ｙ平面（積層方向に対して垂直な平面）に投影した方向と、第１方向Ｄ１と、の間の角度は、３度以上５７度以下である。第２延在電極４２（第２薄膜部１２）が設けられる場合は、この角度は、３度以上２７度以下に設定される。第３延在電極４３（及び第４延在電極４４）が設けられる場合は、この角度は、３度以上１２度以下に設定される。これにより、クラックが効果的に抑制される。
なお、本願明細書においては、結晶の面または方向について、記号「−」（バー）は、数字の上ではなく、数字の前に付して表記する。
図８（ａ）〜図８（ｉ）及び図９（ａ）〜図９（ｉ）において、［１１−２０］方向は、劈開面１０ｃに対して平行である。そして、Ｘ−Ｙ平面（積層方向に対して垂直な平面）と、ｍ面と、が交差する交差線１０ｉｌ（図６参照）は、［１１−２０］方向に対して平行である。
本実施形態に係る半導体発光素子において、第１半導体層１０がウルツ鉱型結晶であり、ウルツ鉱型結晶の（１０−１０）面が、Ｚ軸方向に対して実質的に垂直でも良い。（１０−１０）面とＺ軸方向との間の角度は、例えば、８８度以上９２度以下である。このとき、ウルツ鉱型結晶の［０００１］方向をＸ−Ｙ平面に投影した方向と、第１方向Ｄ１と、の間の角度（角度θに相当する）を、３度以上２７度以下としても良い。
または、本実施形態に係る半導体発光素子において、第１半導体層１０がウルツ鉱型結晶であり、ウルツ鉱型結晶の（１１−２０）面が、Ｚ軸方向に対して実質的に垂直でも良い。（１１−２０）面とＺ軸方向との間の角度は、例えば、８８度以上９２度以下である。このとき、ウルツ鉱型結晶の［０００１］方向をＸ−Ｙ平面に投影した方向と、第１方向Ｄ１と、の間の角度（角度θに相当する）を、３度以上２７度以下としても良い。
ウルツ鉱型結晶の（１０−１０）面、または、（１１−２０）面が、Ｚ軸方向と交差する場合（例えば実質的に垂直である場合）、上記の角度θの範囲を拡大できる。以下では、説明を簡単にするために、まず、（１０−１０）面、または、（１１−２０）面が、Ｚ軸方向に対して実質的に垂直である場合の例について、説明する。
図１０（ａ）〜図１０（ｉ）は、第１の実施形態に係る別の半導体発光素子を例示する模式的平面図である。
これらの図は、第１延在電極４１及び第２延在電極４２のパターンを例示している。
図１０（ａ）〜図１０（ｉ）に表したように、実施形態に係る別の半導体発光素子１１３ａ〜１１３ｉにおいては、第１延在電極４１及び第２延在電極４２のパターンは、半導体発光素子１１１ａ〜１１１ｉのそれぞれのそれと、同じである。
半導体発光素子１１３ａ〜１１３ｉにおいては、結晶配向は、半導体発光素子１１１ａ〜１１１ｉにおける結晶配向のそれぞれとは、異なる。
半導体発光素子１１３ａ〜１１３ｉにおいては、例えば、［０００１］方向（または［０００−１］方向）は、Ｚ軸方向に対して実質的に垂直である。［０００１］方向（または［０００−１］方向）と、Ｚ軸方向と、の間の角度は、８８度以上９２度以下である。
例えば、第１半導体層１０は、ウルツ鉱型結晶である。ウルツ鉱型結晶の（１０−１０）面と、Ｚ軸方向と、の間の角度、及び、ウルツ鉱型結晶の（１１−２０）面と、Ｚ軸方向と、の間の角度の少なくともいずれかは、８８度以上９２度以下である。
半導体発光素子１１３ａ〜１１３ｉにおいては、劈開面１０ｃと第１方向Ｄ１との間の角度θは、３度以上８７度以下とされる。この例では、半導体発光素子１１３ａ〜１１３ｉにおいては、角度θは、４５度である。これにより、クラックが抑制される。
半導体発光素子１１３ａ〜１１３ｉにおいては、ウルツ鉱型結晶の［０００１］方向をＸ−Ｙ平面（Ｚ軸方向に対して垂直な平面）に投影した方向と、第１方向Ｄ１と、の間の角度（角度θに相当する）が、３度以上８７度以下に設定される。これにより、クラックが抑制される。
図１１（ａ）〜図１１（ｉ）は、第１の実施形態に係る別の半導体発光素子を例示する模式的平面図である。
これらの図は、延在電極（例えば第１延在電極４１及び第２延在電極４２など）のパターンを例示している。
図１１（ａ）〜図１１（ｉ）に表したように、実施形態に係る別の半導体発光素子１１４ａ〜１１４ｉにおいては、延在電極（第１延在電極４１及び第２延在電極４２など）のパターンは、半導体発光素子１１２ａ〜１１２ｉのそれぞれと同じである。
半導体発光素子１１４ａ〜１１４ｉにおいては、結晶配向は、半導体発光素子１１２ａ〜１１２ｉにおける結晶配向のそれぞれとは、異なる。
半導体発光素子１１４ａ〜１１４ｉにおいては、［０００１］方向（または［０００−１］方向）と、Ｚ軸方向と、の間の角度は、８８度以上９２度以下である。
ウルツ鉱型結晶の（１０−１０）面と、Ｚ軸方向と、の間の角度、及び、ウルツ鉱型結晶の（１１−２０）面と、Ｚ軸方向と、の間の角度の少なくともいずれかは、８８度以上９２度以下である。
半導体発光素子１１４ａ〜１１４ｃにおいては、第２延在電極４２が設けられない。すなわち、第２薄膜部１２が設けられない。半導体発光素子１１４ａ〜１１４ｃにおいては、劈開面１０ｃと第１方向Ｄ１との間の角度θは、３度以上８７度以下とされる。この例では、角度θは、８７度である。
半導体発光素子１１４ｄ〜１１４ｆにおいては、第１延在電極４１に加えて、第２延在電極４２が設けられている。これらの例においては、劈開面１０ｃと第１方向Ｄ１との間の角度θは、２２度に設定されている。これらの例においては、角度θは、３度以上４２度以下に設定される。
半導体発光素子１１４ｇ〜１１４ｉにおいては、第１〜第４延在電極４１〜４４が設けられている。これらの例においては、角度θは、３度以上２０度以下に設定される。この例では、角度θは、２０度である。
半導体発光素子１１４ａ〜１１４ｉにおいても、クラックが抑制される。
以上、実施形態において、ウルツ鉱型結晶の（１０−１０）面、または、（１１−２０）面が、Ｚ軸方向に対して実質的に垂直である場合について説明した。このとき、（１０−１０）面、または、（１１−２０）面とＺ軸方向との間の角度は、例えば、３度以下である。実施形態において、この角度は、３度よりも大きくても良い。
すなわち、実施形態において、（１０−１０）面、または、（１１−２０）面とＺ軸方向とが傾斜していても良い。例えば、（１０−１０）面、または、（１１−２０）面と、Ｚ軸方向との間の角度が１５度以上９０度以下でも良い。この角度範囲のときに、半極性面となる。この場合も、ウルツ鉱型結晶の［０００１］方向を積層方向に対して垂直な平面（Ｘ−Ｙ平面）に投影した方向と、第１方向Ｄ１と、の間の角度は、３度以上２７度以下に設定する。これにより、クラックが抑制される半導体発光素子が提供できる。図１０（ａ）〜図１０（ｉ）及び図１１（ａ）〜図１１（ｉ）に示した例は、（１０−１０）面、または、（１１−２０）面とＺ軸方向とが傾斜している場合にも適用できる。
（１０−１０）面、または、（１１−２０）面とＺ軸方向とが交差している場合、例えば、［０００１］方向をＸ−Ｙ平面に投影した方向が、図１０（ａ）〜図１０（ｉ）及び図１１（ａ）〜図１１（ｉ）に示した例における［０００１］方向を示す矢印に対して平行になる。この場合も、Ｘ−Ｙ平面（積層方向に対して垂直な平面）と、ｍ面と、が交差する交差線１０ｉｌ（図６参照）は、［０００１］方向に対して平行である。そして、（１０−１０）面、または、（１１−２０）面とＺ軸方向とが交差している場合も、劈開面１０ｃは、図１０（ａ）〜図１０（ｉ）及び図１１（ａ）〜図１１（ｉ）に例示した劈開面１０ｃに対して平行である。
このように、実施形態において、（１０−１０）面、または、（１１−２０）面とＺ軸方向とが交差（垂直または傾斜）していても良い。例えば、（１０−１０）面、または、（１１−２０）面とＺ軸方向との間の角度は、０度以上９０度以下でも良い。ウルツ鉱型結晶の（１０−１０）面と、積層方向とは、交差している。ウルツ鉱型結晶の（１１−２０）面は、積層方向と交差している。
このように、（１０−１０）面、または、（１１−２０）面とＺ軸方向とが交差する場合も、実施形態においては、ウルツ鉱型結晶の［０００１］方向を積層方向に対して垂直な平面（Ｘ−Ｙ平面）に投影した方向と、第１方向Ｄ１と、の間の角度は、３度以上２７度以下に設定する。これにより、クラックが抑制される半導体発光素子が提供できる。
実施形態において、第１方向Ｄ１が劈開面１０ｃと交差するように、角度θの範囲は、結晶の軸とＺ軸方向との相対的な関係によって変えることができる。
図８（ａ）〜図８（ｉ）及び図９（ａ）〜図９（ｉ）に示したように、ウルツ鉱型結晶のｃ軸と、積層方向と、が実質的に平行（これらの間の角度の絶対値が３度以下）の場合は、高品質の結晶が得易い。
図１０（ａ）〜図１０（ｉ）及び図１１（ａ）〜図１１（ｉ）に示しように、ウルツ鉱型結晶の（１０−１０）面、または、（１１−２０）面が、積層方向に対して垂直な場合は、例えば、発光層３０において内部電界の影響が現れ難く、その結果、高い発光効率を得易い。（１０−１０）面、または、（１１−２０）面が、積層方向に対して傾斜している場合は、高品質な結晶層が得易いと同時に内部電界を抑制し易い。
実施形態に係る半導体発光素子において、基板７０が設けられる場合、基板７０は、例えば、中間導電層などを介して半導体層に接合される。この時、電極層５０は、第２半導体層２０と基板７０との間に配置されている。基板７０が、結晶である場合において、基板７０の結晶方位は、第１半導体層１０（すなわち、結晶１０ｃｒ）の結晶方位とは異なる。これに対して、基板の上に第１半導体層１０がエピタキシャル成長される場合は、第１半導体層１０の結晶方位は、その基板の結晶方位に沿う。
半導体発光素子の側面を凹凸面として、側面からの光取り出し効率を向上する構成がある。さらに、単結晶基板上に複数の半導体発光素子を形成し、単結晶基板を分断して半導体素子を分離する際に、半導体発光素子の側面を、単結晶基板の劈開面とは異なる面にすることで、側面に凹凸を形成する方法もある。この方法においては、半導体発光素子の側面（すなわち、素子の外形の辺）が、単結晶基板の劈開面と交差する。この例では、単結晶基板の劈開面は、半導体層の劈開面に対して平行である。すなわち、半導体層の結晶方位は、単結晶基板の結晶方位に沿う。
これに対して、本実施形態に係る半導体発光素子においては、基板７０が結晶である場合、基板７０の結晶方位は、第１半導体層１０（すなわち、結晶１０ｃｒ）の結晶方位と一致しない。
実施形態においては、例えば、第１半導体層１０は窒化物半導体を含み、第２半導体層２０は窒化物半導体を含み、発光層３０は窒化物半導体を含む。発光層３０の結晶方位は、第１半導体層１０の結晶方位と同じであり、第２半導体層２０の結晶方位は、第１半導体層１０の結晶方位と同じである。
実施形態において、半導体層の結晶の配向（結晶の方向及び面）の状態は、例えば、Ｘ線回折分析などにより求めることができる。基板７０が結晶である場合において、その結晶の配向の状態も、同様に、例えば、Ｘ線回折分析などにより求めることができる。
本実施形態に係る半導体発光素子の構成の例についてさらに説明する。
図１２は、第１の実施形態に係る半導体発光素子を例示する模式的断面図である。
図１２は、第１半導体層１０、発光層３０、第２半導体層２０の構成の例を示している。第１半導体層１０と第２半導体層２０との間に、発光層３０が配置される。
第１半導体層１０は、例えば、第１ｎ側層１６と、第２ｎ側層１７と、含む。第２ｎ側層１７は、発光層３０と第１ｎ側層１６との間に配置される。第１ｎ側層１６は、例えばコンタクト層である。第２ｎ側層１７は、例えばクラッド層である。第２ｎ側層１７におけるｎ形不純物の濃度は、第１ｎ側層１６におけるｎ形不純物の濃度よりも高い。ｎ形不純物として、例えば、Ｓｉがもちいられる。第１ｎ側層１６には、例えば、ｎ形ＧａＮが用いられる。第２ｎ側層１７には、例えば、ｎ形ＧａＮが用いられる。第１半導体層１０の厚さは、例えば、１μｍ以上６μｍ以下である。
発光層３０は、複数の障壁層３１と、複数の障壁層３１どうしの間に設けられた井戸層３２と、を含む。例えば、複数の障壁層３１と、複数の井戸層３２と、がＺ軸方向に沿って交互に積層される。
井戸層３２は、例えば、Ｉｎｘ０Ｇａ１−ｘ０Ｎ（０＜ｘ０＜１）を含む。障壁層３１は、例えば、ＧａＮを含む。障壁層３１としてＩｎＧａＮを用いる場合、障壁層３１におけるＩｎ組成比は、井戸層３２におけるＩｎ組成比よりも低い。障壁層３１におけるバンドギャップエネルギーは、井戸層３２におけるバンドギャップエネルギーよりも大きい。
発光層３０は、例えば、単一量子井戸（ＳＱＷ：Single Quantum Well）構成を有する。この場合、発光層３０は、２つの障壁層３１と、その障壁層３１の間に設けられた井戸層３２と、を含む。または、発光層３０は、例えば、多重量子井戸（ＭＱＷ:Multi Quantum Well）構成を有する。このとき、発光層３０は、３つ以上の障壁層３１と、障壁層３１どうしのそれぞれの間に設けられた井戸層３２と、を含む。
図１０に表したように、発光層３０は、例えば、（ｎ＋１）個の障壁層３１と、ｎ個の井戸層３２と、を含む（ｎは、２以上の整数）。第（ｉ＋１）障壁層ＢＬ（ｉ＋１）は、第ｉ障壁層ＢＬｉと第２半導体層２０との間に配置される（ｉは、１以上（ｎ−１）以下の整数）。第（ｉ＋１）井戸層ＷＬ（ｉ＋１）は、第ｎ井戸層ＷＬｎと第２半導体層２０との間に配置される。第１障壁層ＢＬ１は、第１半導体層１０と第１井戸層ＷＬ１との間に設けられる。第ｎ井戸層ＷＬｎは、第ｎ障壁層ＢＬｎと第（ｎ＋１）障壁層ＢＬ（ｎ＋１）との間に設けられる。第（ｎ＋１）障壁層ＢＬ（ｎ＋１）は、第ｎ井戸層ＷＬｎと第２半導体層２０との間に設けられる。第（ｎ＋１）障壁層ＢＬ（ｎ＋１）は、省略されても良い。この場合は、第ｎ井戸層ＷＬｎは、第２半導体層２０の一部となる層に接し、その層が、第（ｎ＋１）障壁層ＢＬ（ｎ＋１）として機能する。
第２半導体層２０は、例えば、第１ｐ側層２６と、第２ｐ側層２７と、第３ｐ側層２８と、を含む。第２ｐ側層２７は、第１ｐ側層２６と発光層３０との間に配置される。第３ｐ側層２８は、第２ｐ側層２７と発光層３０との間に配置される。
第３ｐ側層２８には、例えば、ＡｌＧａＮが用いられる。第３ｐ側層２８の少なくとも一部に、ｐ形不純物がドープされても良い。第２ｐ側層２７には、例えば、ｐ形ＧａＮが用いられる。第１ｐ側層２６には、例えば、ｐ形ＧａＮが用いられる。第１ｐ側層２６におけるｐ形不純物の濃度は、第２ｐ側層２７におけるｐ形不純物の濃度よりも高い。第１ｐ側層２６は、例えば、ｐ側のコンタクト層である。ｐ形不純物として、例えば、Ｍｇが用いられる。
実施形態において、成長用基板には、例えば、シリコン（Ｓｉ）、ＳｉＯ２、石英、サファイア、ＧａＮ、ＳｉＣまたはＧａＡｓなどが用いられる。成長用基板の面方位は任意である。
成長用基板の上に、バッファ層が形成される。バッファ層は、低不純物濃度層６０の少なくとも一部となる。バッファ層の上に、第１半導体層１０、発光層３０及び第２半導体層２０が、エピタキシャル成長される。各膜の成長方法には、例えば、有機金属気相堆積（Metal-Organic Chemical Vapor Deposition：ＭＯＣＶＤ）法、または、有機金属気相成長（Metal-Organic Vapor Phase Epitaxy）法などが用いられる。
バッファ層には、ＡｌＮ、ＡｌＧａＮ及びＧａＮの少なくともいずれかが用いられる。バッファ層には、組成の異なる複数の層の積層膜を用いても良い。低不純物濃度層６０は、ＡｌＮ、ＡｌＧａＮ及びＧａＮの少なくともいずれかを含む。低不純物濃度層６０は、組成の異なる複数の層の積層膜を含んでも良い。低不純物濃度層６０の厚さは、例えば、０．５μｍ以上５μｍ以下である。
電極層５０は、例えば、発光層３０から放出される発光光に対して反射性を有する。電極層５０のうち、第２半導体層２０と対向する側の部分は、例えば、Ａｇ、Ａｇ合金、Ａｌ、Ａｕ及びＲｈを含む。
細線部４６(例えば、第１延在電極４１及び第２延在電極４２など）のうちで、第１半導体層１０と対向する側の部分には、例えば、高反射性の金属を用いることが好ましい。高反射性の金属として、例えば、Ａｇ、Ａｇ合金、Ａｌ、Ａｕ及びＲｈの少なくともいずれかが用いられる。
第１中間導電層７１は、例えば接着金属層である。第１中間導電層７１は、例えば、ＴｉまたはＴｉ合金を含む。第２中間導電層７２は、接合用金属層である。第２中間導電層７２は、例えば、ＡｎＳｎ合金などを含む。
発光層３０から放出され発光のピークの波長は、例えば、３７０ナノメートル（ｎｍ）以上７００ｎｍ以下である。光は、主に、半導体発光素子１１０の上面側（例えば、第１半導体層１０の１０ｂ側）から外部に出射する。
既に説明したように、第１半導体層１０に凹部１０ｄ（例えば溝）が設けられることで、厚膜部１５と、薄膜部（第１薄膜部１１及び第２薄膜部１２など）が形成される。凹部１０ｄの深さは、例えば、第１半導体層１０の厚膜部１５の厚さ（第２厚ｄ２）の、例えば、５％以上９５％未満である。凹部１０ｄの深さは、第２厚ｄ２と第１厚ｄ１と差の絶対値に相当する。凹部１０ｄの深さは、第２厚ｄ２と第３厚ｄ３と差の絶対値に相当する。
例えば、低不純物濃度層６０が設けられる場合、低不純物濃度層６０の表面から第１半導体層１０に到る溝を形成することで、凹部１０ｄが形成される。そして、凹部１０ｄの底面（第１底面１０ｐなど）に、延在電極（第１延在電極４１など）を形成する。プロセスウインドウを拡大するために、溝は、第１半導体層１０に十分に到達できるようにすることが好ましい。このため、溝に対応する凹部１０ｄの深さは、第２厚ｄ２の５％以上に設定されることが好ましい。さらに、凹部１０ｄの深さは、第２厚ｄ２の１０％以上に設定されることが好ましい。１５％以上になるとさらにプロセスウインドウが拡大する。
凹部１０ｄの深さが、厚膜部１５の厚さ(第２厚ｄ２）の５％以上になると、例えば、クラックが生じ易くなる。さらに、凹部１０ｄの深さが、第２厚ｄ２の１０％以上になると、クラックがさらに生じ易い。このようなときでも、薄膜部の延在方向（例えば第１方向Ｄ１）と劈開１０ｃとを交差させることで、クラックが抑制できる。
一方、凹部１０ｄの深さが第２厚ｄ２の９５％以上になるように設計すると、例えば、製造中のばらつきなどにより、形成した溝が、発光層３０に到達してしまう場合が生じ易くなる。凹部１０ｄの深さが第２厚ｄ２の９０％の場合でも、場合によっては、製造歩留まりが低下することがある。このため、凹部１０ｄの深さは、第２厚ｄ２の９５％未満に設定することが好ましい。９０％未満に設定することがさらに好ましい。
低不純物濃度層６０が設けられる場合、低不純物濃度層６０の上面６０ｕと、凹部１０ｄの底面（第１底面１０ｐ及び第２底面１０ｑ）と、の間のＺ軸方向に沿った長さは、例えば、１μｍ以上５μｍ以下である。低不純物濃度層６０の上面６０ｕのＺ軸方向における位置は、凹凸６０ｄｐの凸部６０ｐのＺ軸方向の位置である。
凹部１０ｄの深さは、低不純物濃度層６０の厚さ以上であることが好ましい。低不純物濃度層６０の厚さは、低不純物濃度層６０の上面６０ｕと、低不純物濃度層６０と第１半導体層１０との間の界面（すなわち、第１主面１０ａ）と、の間のＺ軸方向に沿った距離である。これにより、十分に広いプロセスウインドウが得られる。
実施形態において、半導体層や溝などに関する長さ、厚さ、幅または深さなどは、例えば、反射型電子顕微鏡などにより得られる。
（第２の実施形態）
図１３は、第２の実施形態に係る半導体発光素子を例示する模式的平面図である。
図１３に表したように、本実施形態に係る半導体発光素子１２０においても、第１半導体層１０と、第１延在電極４１が設けられる。第１半導体層１０は、劈開面１０ｃを有する結晶１０ｃｒを含む。
第１半導体層１０に、第１薄膜部１１と、厚膜部１５と、が設けられる。第１薄膜部１１は、第１方向Ｄ１に延在している。第１延在電極４１は、第１方向Ｄ１に延在する。この場合も、第１方向Ｄ１は、電極層５０から第１半導体層１０に向かう積層方向（Ｚ軸方向）に対して垂直である。第１方向Ｄ１は、例えば、Ｘ軸方向である。
この例では、第２薄膜部１２がさらに設けられ、第２薄膜部１２は、第２方向Ｄ２に延在する。第２延在電極４２は、第２方向Ｄ２に延在する。第２方向Ｄ２は、例えば、Ｙ軸方向である。
この例でも、第１方向Ｄ１は、劈開面１０ｃと交差する。第１方向Ｄ１と、劈開面１０ｃと、の間の角度θは、例えば、３度以上５７度以下である。この例では、第２延在電極４２が設けられているので、第１方向Ｄ１と、劈開面１０ｃと、の間の角度θは、３度以上２７度以下に設定される。
例えば、第１半導体層１０の結晶１０ｃｒは、ｍ面を有するウルツ鉱型結晶である。Ｘ−Ｙ平面（積層方向に対して垂直な平面）と、ｍ面と、が交差する交差線１０ｉｌと、第１方向Ｄ１と、の間の角度（角度θ）は、３度以上２７度以下である。
半導体発光素子１２０においては、Ｘ−Ｙ平面に投影したときに、パッド部４８は、第１半導体層１０と重ならない。
図１４〜図１６は、第２の実施形態に係る半導体発光素子を例示する模式的断面図である。
図１４は、図１３のＢ１−Ｂ２線断面図である。図１５は、図１３のＢ３−Ｂ４線断面図である。図１６は、図１５のＢ５−Ｂ６線断面図である。
図１４〜図１６に表したように、半導体発光素子１２０は、電極層５０と、第１半導体層１０と、発光層３０と、第２半導体層２０と、を含む。この場合も、第１半導体層１０は、第１導電形（例えばｎ形）である。第２半導体層２０は、電極層５０と第１半導体層１０との間に設けられる。第２半導体層２０は、電極層５０と電気的に接続される。第２半導体層２０は、第２導電形（例えばｐ形）である。発光層３０は、第１半導体層１０と第２半導体層２０との間に設けられる。
図１４及び図１５に表したように、第１半導体層１０は、第１薄膜部１１と、厚膜部１５と、を有する。第１薄膜部１１は、第１方向Ｄ１に延在しており、Ｚ軸方向の第１厚ｄ１を有する。厚膜部１５は、第２厚ｄ２を有する。第２厚ｄ２は、第１厚ｄ１よりも厚い。
第１半導体層１０は、発光層３０側の第１主面１０ａと、第１主面１０ａとは反対側の第２主面１０ｂと、を有している。
この例では、第１主面１０ａは、凹部１０ｄを有する。凹部１０ｄは、第１薄膜部１１に沿って設けられている。凹部１０ｄは、第１方向Ｄ１に沿って延在する。第１延在電極４１は、凹部１０ｄの底面（例えば第１底面１０ｐ）に配置される。第１延在電極４１は、第１薄膜部１１と接している。例えば、凹部１０ｄの深さ（第１厚ｄ１と第２厚ｄ２との差の絶対値に相当）は、厚膜部１５の厚さの５％以上９５％以下である。
半導体発光素子１２０は、第１層間絶縁層８１をさらに含む。第１延在電極４１は、第１薄膜部１１と電極層５０との間に配置される。第１層間絶縁層８１は、第１延在電極４１と電極層５０との間に配置される。発光層３０は、第２半導体層２０と厚膜部１５との間に配置される。Ｘ−Ｙ平面に投影したときに、発光層３０は、厚膜部１５と重なり、第１薄膜部１１とは重ならない。
この例では、素子の外縁に沿って、外縁絶縁層８０が設けられている。第１層間絶縁層８１は、外縁絶縁層８０と連続していても良く、分断されていても良い。
この例では、半導体発光素子１２０は、低不純物濃度層６０をさらに含む。低不純物濃度層６０における不純物濃度は、記第１半導体層１０よりも低い。低不純物濃度層６０には、例えば、窒化物半導体が用いられる。低不純物濃度層６０と発光層３０との間に第１半導体層１０が配置される。
この例では、低不純物濃度層６０の上面６０ｕに、凸部６０ｐを有する凹凸６０ｄｐが設けられている。
第１延在電極４１は、パッド部４８と接続されている。この例では、第１延在電極４１と第１半導体層１０との間の一部に絶縁層８４が設けられている。絶縁層８４が設けられる場所は、第１延在電極４１のうちで、パッド部４８側の部分である。絶縁層８４を設けることで、発光層３０への電流注入領域をパッド部４８から遠ざける。これにより、発光領域をパッド部４８が離間し、発光光がパッド部４８により吸収されることが抑制できる。これにより、光取り出し効率が向上する。
図１６に表したように、第１半導体層１０は、第２薄膜部１２をさらに有する。第２薄膜部１２は、第２方向Ｄ２に延在しており、Ｚ軸方向の第３厚ｄ３を有する。第３厚ｄ３は、第２厚ｄ２よりも薄い。
凹部１０ｄは、第２方向Ｄ２に沿う部分を有する。凹部１０ｄの一部は、第２薄膜部１２に沿って設けられている。凹部１０ｄのこの部分は、第２方向Ｄ２に沿って延在する。第２延在電極４２は、凹部１０ｄの第２方向Ｄ２に沿う部分の底面（例えば第２底面１０ｑ）に配置される。第２延在電極４２は、第２薄膜部１２と接している。
半導体発光素子１２０は、第２層間絶縁層８２をさらに含む。第２延在電極４２は、第２薄膜部１２と電極層５０との間に配置される。第２層間絶縁層８２は、第２延在電極４２と電極層５０との間に配置される。
第２層間絶縁層８２は、外縁絶縁層８０と連続していても良く、分断されていても良い。
第１層間絶縁層８１、第２層間絶縁層８２及び外縁絶縁層８０の少なくともいずれかには、例えば、金属酸化物、金属窒化物、または、金属酸窒化物などが用いられる。第１層間絶縁層８１、第２層間絶縁層８２及び外縁絶縁層８０の少なくともいずれかには、ＳｉＯ２、ＳｉＮ、ＳｉＯＮまたはＡｌ２Ｏ３などを用いることができる。
本実施形態において、第１半導体層１０、第２半導体層２０、発光層３０、低不純物濃度層６０、厚膜部１５、第１薄膜部１１、第２薄膜部１２、第１延在電極４１、第２延在電極４２、パッド部４８、基板７０、第１中間導電層７１及び第２中間導電層７２には、第１実施形態に関して説明した構成及び材料を適用できる。
本実施形態において、半導体発光素子１１１ａ〜１１１ｉ、１１２ａ〜１１２ｉ、１１３ａ〜１１３ｉ、及び、１１４ａ〜１１４ｉに関して説明した構成を適用できる。本実施形態においてもクラックが抑制できる。
実施形態によれば、クラックが抑制される半導体発光素子を提供できる。
なお、本明細書において「窒化物半導体」とは、ＢｘＩｎｙＡｌｚＧａ１−ｘ−ｙ−ｚＮ（０≦ｘ≦１，０≦ｙ≦１，０≦ｚ≦１，ｘ＋ｙ＋ｚ≦１）なる化学式において組成比ｘ、ｙ及びｚをそれぞれの範囲内で変化させた全ての組成の半導体を含むものとする。またさらに、上記化学式において、Ｎ（窒素）以外のＶ族元素もさらに含むもの、導電形などの各種の物性を制御するために添加される各種の元素をさらに含むもの、及び、意図せずに含まれる各種の元素をさらに含むものも、「窒化物半導体」に含まれるものとする。
なお、本願明細書において、「垂直」及び「平行」は、厳密な垂直及び厳密な平行だけではなく、例えば製造工程におけるばらつきなどを含むものであり、実質的に垂直及び実質的に平行であれは良い。
以上、具体例を参照しつつ、本発明の実施の形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。例えば、半導体発光素子に含まれる第１半導体層、第２半導体層、発光層、低不純物濃度層、電極層、第１〜第４延在電極、パッド部及び基板などの各要素の具体的な構成に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。
また、各具体例のいずれか２つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。
その他、本発明の実施の形態として上述した半導体発光素子を基にして、当業者が適宜設計変更して実施し得る全ての半導体発光素子も、本発明の要旨を包含する限り、本発明の範囲に属する。
その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１０…第１半導体層、 １０ａ…第１主面、 １０ｂ…第２主面、 １０ｃ…劈開面、 １０ｃｒ…結晶、 １０ｄ…凹部、 １０ｉｌ…交差線、 １０ｐ…第１底面、 １０ｑ…第２底面、 １１…第１薄膜部、 １２…第２薄膜部、 １５…厚膜部、 １６…第１ｎ側層、 １７…第２ｎ側層、 ２０…第２半導体層、 ２６…第１ｐ側層、 ２７…第２ｐ側層、 ２８…第３ｐ側層、 ３０…発光層、 ３１…障壁層、 ３２…井戸層、 ４０…電極部、 ４１〜４４…第１〜第４延在電極、 ４６…細線部、 ４７…配線、 ４８…パッド部、 ５０…電極層、 ６０…低不純物濃度層、 ６０ｄｐ…凹凸、 ６０ｐ…凸部、 ６０ｕ…上面、 ７０…基板、 ７１、７２…第１、第２中間導電層、 ８０…外縁絶縁層、 ８１、８２…第１、第２層間絶縁層、 ８４…絶縁層、 １１０、１１１ａ〜１１１ｉ、１１２ａ〜１１２ｉ、１１３ａ〜１１３ｉ、１１４ａ〜１１４ｉ、１２０…半導体発光素子、 θ…角度、 ＢＬ…障壁層、 ＣＲ…クラック、 ＷＬ…井戸層、 ｄ１〜ｄ３…第１〜第３厚、 ｓ１、ｓ２…第１、第２辺

Claims (20)

  1. 電極層と、
    劈開面を有する結晶を含む第１導電形の第１半導体層であって、
    前記電極層から前記第１半導体層に向かう積層方向に対して垂直な第１方向に延在し第１厚を有する第１薄膜部と、
    前記積層方向に対して垂直な平面内で前記第１薄膜部と並び前記第１厚よりも厚い第２厚を有する厚膜部と、
    を含み、
    前記第１方向と前記劈開面との間の角度は、３度以上２７度以下である、前記第１半導体層と、
    前記第１薄膜部と接し、前記第１方向に延在する第１延在電極と、
    前記電極層と前記第１半導体層との間に設けられ、前記電極層と電気的に接続された第２導電形の第２半導体層と、
    前記第１半導体層と前記第２半導体層との間に設けられた発光層と、
    を備えた半導体発光素子。
  2. 前記結晶は、ｍ面を有するウルツ鉱型結晶であり、
    前記積層方向に対して垂直な平面と、前記ｍ面と、が交差する交差線と、前記第１方向と、の間の角度は、３度以上２７度以下である請求項１記載の半導体発光素子。
  3. 前記ウルツ鉱型結晶のｃ軸と、前記積層方向と、の間の角度の絶対値は、３度以下である請求項２記載の半導体発光素子。
  4. 前記第１半導体層は、ウルツ鉱型結晶であり、
    前記ウルツ鉱型結晶の（０００１）面及び（０００−１）面の少なくともいずれかは、前記積層方向に対して垂直であり、
    前記ウルツ鉱型結晶の［１１−２０］方向を前記積層方向に対して垂直な平面に投影した方向と、前記第１方向と、の間の角度は、３度以上２７度以下である請求項１記載の半導体発光素子。
  5. 前記第１半導体層は、ウルツ鉱型結晶であり、
    前記ウルツ鉱型結晶の（１０−１０）面と、前記積層方向と、は交差しており、
    前記ウルツ鉱型結晶の［０００１］方向を前記積層方向に対して垂直な平面に投影した方向と、前記第１方向と、の間の角度は、３度以上２７度以下である請求項１記載の半導体発光素子。
  6. 前記第１半導体層は、ウルツ鉱型結晶であり、
    前記ウルツ鉱型結晶の（１１−２０）面は、前記積層方向と、は交差しており、
    前記ウルツ鉱型結晶の［０００１］方向を前記積層方向に対して垂直な平面に投影した方向と、前記第１方向と、の間の角度は、３度以上２７度以下である請求項１記載の半導体発光素子。
  7. 前記第１半導体層は窒化物半導体を含み、
    前記第２半導体層は窒化物半導体を含み、
    前記発光層は窒化物半導体を含み、
    前記発光層の結晶方位は、前記第１半導体層の結晶方位と同じであり、
    前記第２半導体層の結晶方位は、前記第１半導体層の結晶方位と同じである請求項１〜６のいずれか１つに記載の半導体発光素子。
  8. 第２延在電極をさらに備え、
    前記第１半導体層は、第２薄膜部をさらに含み、
    前記第２薄膜部は、前記積層方向に対して垂直な前記平面内で前記第１薄膜部と並び、前記積層方向に対して垂直で前記第１方向に対して交差する第２方向に延在し、前記第２厚よりも薄い厚さを有し、
    前記第２延在電極は、前記第２薄膜部と接し、前記第２方向に延在する請求項１〜７のいずれか１つ記載の半導体発光素子。
  9. 前記第１方向と前記第２方向との間の角度は、８８度以上９２度以下である請求項８記載の半導体発光素子。
  10. 前記第２方向と前記劈開面との間の角度は６３度よりも大きく８７度以下である請求項８または９に記載の半導体発光素子。
  11. 結晶基板をさらに備え、
    前記電極層は前記第２半導体層と前記結晶基板との間に配置され、
    前記結晶基板の結晶方位は、前記第１半導体層の結晶方位とは異なる請求項１〜１０のいずれか１つに記載の半導体発光素子。
  12. 前記第１薄膜部は、前記第１延在電極と前記発光層との間に配置される請求項１〜１１のいずれか１つに記載の半導体発光素子。
  13. 前記第１半導体層は、前記発光層側の第１主面と、前記第１主面とは反対側の第２主面と、を有し、
    前記第２主面は、前記第１薄膜部に沿って設けられた凹部を有し、
    前記第１延在電極は、前記凹部の底面に配置される請求項１２記載の半導体発光素子。
  14. 前記発光層は、前記第１薄膜部及び前記厚膜部と接する請求項１２または１３に記載の半導体発光素子。
  15. 前記第１主面は、前記第２主面よりも平坦である請求項１２〜１４のいずれか１つに記載の半導体発光素子。
  16. 不純物濃度が前記第１半導体層よりも低い、窒化物半導体の低不純物濃度層をさらに備え、
    前記低不純物濃度層と前記発光層との間に前記厚膜部が配置される請求項１２〜１５のいずれか１つに記載の半導体発光素子。
  17. 第１層間絶縁層をさらに備え、
    前記第１延在電極は、前記第１薄膜部と前記電極層との間に配置され、
    前記第１層間絶縁層は、前記第１延在電極と前記電極層との間に配置され、
    前記発光層は、前記第２半導体層と前記厚膜部との間に配置される請求項１〜１１のいずれか１つに記載の半導体発光素子。
  18. 不純物濃度が前記第１半導体層よりも低い、窒化物半導体の低不純物濃度層をさらに備え、
    前記低不純物濃度層と前記発光層との間に前記第１半導体層が配置される請求項１７記載の半導体発光素子。
  19. 前記第１厚と前記第２厚との差の絶対値は、前記厚膜部の厚さの５％以上９５％以下である請求項１〜１８のいずれか１つに記載の半導体発光素子。
  20. 電極層と、
    劈開面を有する結晶を含む第１導電形の第１半導体層であって、
    前記電極層から前記第１半導体層に向かう積層方向に対して垂直な第１方向に延在し第１厚を有する第１薄膜部と、
    前記積層方向に対して垂直な平面内で前記第１薄膜部と並び前記第１厚よりも厚い第２厚を有する厚膜部と、
    を含む前記第１半導体層と、
    前記第１薄膜部と接し、前記第１方向に延在する第１延在電極と、
    前記電極層と前記第１半導体層との間に設けられ、前記電極層と電気的に接続された第２導電形の第２半導体層と、
    前記第１半導体層と前記第２半導体層との間に設けられた発光層と、
    を備え、
    前記結晶は、ウルツ鉱型結晶であり、
    前記ウルツ鉱型結晶の（１０−１０）面と、前記積層方向と、の間の角度、及び、前記ウルツ鉱型結晶の（１１−２０）面と、前記積層方向と、の間の角度の少なくともいずれかが８８度以上９２度以下であり、
    前記ウルツ鉱型結晶の［０００１］方向を前記積層方向に対して垂直な平面に投影した方向と、前記第１方向と、の間の角度は、３度以上８７度以下である半導体発光素子。
JP2012275898A 2012-12-18 2012-12-18 半導体発光素子 Pending JP2014120669A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2012275898A JP2014120669A (ja) 2012-12-18 2012-12-18 半導体発光素子
US14/083,927 US9178111B2 (en) 2012-12-18 2013-11-19 Semiconductor light emitting device
US14/869,519 US9324916B2 (en) 2012-12-18 2015-09-29 Semiconductor light emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012275898A JP2014120669A (ja) 2012-12-18 2012-12-18 半導体発光素子

Publications (1)

Publication Number Publication Date
JP2014120669A true JP2014120669A (ja) 2014-06-30

Family

ID=50929912

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012275898A Pending JP2014120669A (ja) 2012-12-18 2012-12-18 半導体発光素子

Country Status (2)

Country Link
US (2) US9178111B2 (ja)
JP (1) JP2014120669A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017005191A (ja) * 2015-06-15 2017-01-05 株式会社東芝 半導体発光装置

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10490634B2 (en) * 2015-11-24 2019-11-26 Sumitomo Electric Industries, Ltd. Silicon carbide epitaxial substrate having a silicon carbide layer and method of manufacturing silicon carbide semiconductor device
CN112567496A (zh) * 2018-08-22 2021-03-26 株式会社村田制作所 设备用基板以及集合基板
CN114678429B (zh) * 2022-05-30 2022-08-26 陕西半导体先导技术中心有限公司 一种复合结构的MISIM型4H-SiC紫外探测器及制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011187873A (ja) * 2010-03-11 2011-09-22 Toshiba Corp 半導体発光素子
JP2011198997A (ja) * 2010-03-19 2011-10-06 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物半導体発光素子

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09148556A (ja) * 1995-11-24 1997-06-06 Mitsubishi Electric Corp 半導体装置，及びその製造方法
US20100237382A1 (en) * 2007-10-23 2010-09-23 Hidenori Kamei Semiconductor light emitting element, semiconductor light emitting device using the element, and method for manufacturing the device
US8471288B2 (en) * 2009-09-15 2013-06-25 Toyoda Gosei Co., Ltd. Group III nitride semiconductor light-emitting device including an auxiliary electrode in contact with a back surface of an n-type layer
US8390010B2 (en) * 2010-03-25 2013-03-05 Micron Technology, Inc. Solid state lighting devices with cellular arrays and associated methods of manufacturing
JP4981996B2 (ja) * 2010-08-09 2012-07-25 パナソニック株式会社 半導体発光デバイス
EP2610912A4 (en) * 2010-08-27 2014-10-22 Nat Univ Corp Nara Inst SIC SEMICONDUCTOR ELEMENT
WO2012090252A1 (ja) * 2010-12-28 2012-07-05 Ｄｏｗａエレクトロニクス株式会社 半導体装置及びその製造方法
WO2013008367A1 (ja) * 2011-07-14 2013-01-17 パナソニック株式会社 窒化物系半導体発光素子
JP5265822B1 (ja) * 2011-07-28 2013-08-14 パナソニック株式会社 表面改質半導体及びその製造方法並びに粒子配置方法
JP5139576B1 (ja) 2011-12-09 2013-02-06 株式会社東芝 半導体発光素子の製造方法
JP5646545B2 (ja) * 2012-06-11 2014-12-24 株式会社東芝 半導体発光素子及びその製造方法
JP5377725B1 (ja) * 2012-08-21 2013-12-25 株式会社東芝 半導体発光素子
JP5374002B1 (ja) * 2012-09-10 2013-12-25 パナソニック株式会社 窒化物半導体発光装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011187873A (ja) * 2010-03-11 2011-09-22 Toshiba Corp 半導体発光素子
JP2011198997A (ja) * 2010-03-19 2011-10-06 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物半導体発光素子

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017005191A (ja) * 2015-06-15 2017-01-05 株式会社東芝 半導体発光装置

Also Published As

Publication number Publication date
US20140167094A1 (en) 2014-06-19
US9324916B2 (en) 2016-04-26
US20160020362A1 (en) 2016-01-21
US9178111B2 (en) 2015-11-03

Similar Documents

Publication Publication Date Title
US7695991B2 (en) Method for manufacturing GaN semiconductor light-emitting element
US9064997B2 (en) Semiconductor light emitting device, nitride semiconductor layer growth substrate, and nitride semiconductor wafer
JP5273081B2 (ja) 半導体発光素子
US20120292642A1 (en) Functional element and manufacturing method of same
US20110204412A1 (en) Method for manufacturing semiconductor light emitting element
JP5095785B2 (ja) 半導体発光素子及びその製造方法
US8766297B2 (en) Semiconductor light emitting device and method for manufacturing same
WO2011040331A1 (ja) 発光素子
KR20150108315A (ko) 반도체 발광 소자
US9324916B2 (en) Semiconductor light emitting device
US8564006B2 (en) Nitride semiconductor device and nitride semiconductor layer growth substrate
TWI420689B (zh) 製造發光元件的方法和因此製造的發光元件
JP2009239075A (ja) 発光素子
JP5646545B2 (ja) 半導体発光素子及びその製造方法
WO2010038740A1 (ja) 半導体発光素子の製造方法
US9397267B2 (en) Semiconductor light emitting element with conductive layer having outer edge positioned inside outer edge of laminated body
US20120292648A1 (en) Nitride semiconductor device, nitride semiconductor wafer, and method for manufacturing nitride semiconductor layer
WO2007032355A1 (ja) 半導体発光素子
US20120276668A1 (en) Method for manufacturing semiconductor light emitting device
JP5885436B2 (ja) 発光素子および発光素子パッケージ
JP5375392B2 (ja) 窒化ガリウム系半導体光素子、及び窒化ガリウム系半導体光素子を作製する方法
JP5951732B2 (ja) 半導体発光素子
JP5826693B2 (ja) 半導体発光素子の製造方法
JP2010092934A (ja) 半導体発光素子の製造方法
JP2010129581A (ja) 窒化物系半導体レーザ素子及びその作製方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150908

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160527

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160531

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20161129