JP5377725B1 - 半導体発光素子 - Google Patents

半導体発光素子 Download PDF

Info

Publication number
JP5377725B1
JP5377725B1 JP2012182748A JP2012182748A JP5377725B1 JP 5377725 B1 JP5377725 B1 JP 5377725B1 JP 2012182748 A JP2012182748 A JP 2012182748A JP 2012182748 A JP2012182748 A JP 2012182748A JP 5377725 B1 JP5377725 B1 JP 5377725B1
Authority
JP
Japan
Prior art keywords
electrode
layer
semiconductor layer
light emitting
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012182748A
Other languages
English (en)
Other versions
JP2014041886A (ja
Inventor
弘 勝野
聡 三木
俊秀 伊藤
真也 布上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2012182748A priority Critical patent/JP5377725B1/ja
Priority to US13/729,563 priority patent/US8847271B2/en
Application granted granted Critical
Publication of JP5377725B1 publication Critical patent/JP5377725B1/ja
Publication of JP2014041886A publication Critical patent/JP2014041886A/ja
Priority to US14/470,024 priority patent/US9214595B2/en
Priority to US14/702,949 priority patent/US9293657B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004—Devices characterised by their operation
    • H01L33/002—Devices characterised by their operation having heterojunctions or graded gap
    • H01L33/0025—Devices characterised by their operation having heterojunctions or graded gap comprising only AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating

Abstract

【課題】発光効率の高い半導体発光素子を提供する。
【解決手段】実施形態に係る半導体発光素子は、第１導電形の第１半導体層と、第２導電形の第２半導体層と、発光層と、誘電体層と、第１電極と、第２電極と、を備える。第１半導体層は、第１面と、第１面とは反対側の第２面と、を有する。第２半導体層は、第１半導体層の第２面の側に設けられる。発光層は、第１半導体層と第２半導体層との間に設けられる。誘電体層は、第２面と接し、第１半導体層の屈折率よりも低い屈折率を有する。第１電極は、第２面と接し、誘電体層と隣接して設けられた第１部分と、誘電体層の第１半導体層とは反対側に接する第２部分と、を有する。第２電極は、第２半導体層のうち発光層とは反対側と接する。支持基板は、第２電極の第２半導体層とは反対側に設けられ第２電極と導通する。
【選択図】図１

Description

本発明の実施形態は、半導体発光素子に関する。
ＬＥＤ（Light Emitting Diode）などの半導体発光素子の構造として、例えば基板上に形成した結晶層を導電性基板に接合した後に、基板を除去した構造がある。この構造では、基板を除去することで露出した結晶層の表面に凹凸加工を施すことにより、光取り出し効率を高めることができる。また、光取り出し面となる結晶層の表面には電極を形成せず、基板を除去した面とは逆側の結晶面にｐ側電極及びｎ側電極を形成する構造もある。このような半導体発光素子において、さらなる光取り出し効率の改善が求められている。
特開２００６−２１０８２４号公報
本発明の実施形態は、発光効率の高い半導体発光素子を提供する。
実施形態に係る半導体発光素子は、第１導電形の第１半導体層と、第２導電形の第２半導体層と、発光層と、誘電体層と、第１電極と、第２電極と、を備える。第１半導体層は、第１面と、前記第１面とは反対側の第２面と、を有する。第２半導体層は、前記第１半導体層の前記第２面の側に設けられる。発光層は、前記第１半導体層と前記第２半導体層との間に設けられる。誘電体層は、前記第２面と接し、前記第１半導体層の屈折率よりも低い屈折率を有する。第１電極は、前記第２面と接し、前記誘電体層と隣接して設けられた第１部分と、前記誘電体層の前記第１半導体層とは反対側に接する第２部分と、を有する。第１電極は、前記第２面に平行な面に投影したときに前記第２半導体層と重ならない。第２電極は、前記第２半導体層のうち前記発光層とは反対側と接する。第２電極は、前記面に投影したときに前記発光層と重なる。支持基板は、前記第２電極の前記第２半導体層とは反対側に設けられ前記第２電極と導通する。
図１（ａ）及び図１（ｂ）は、第１の実施形態の半導体発光素子を示す模式図である。 第１の実施形態の半導体発光素子を示す模式的断面図である。 図３（ａ）及び図３（ｂ）は、参考例に係る半導体発光素子を示す模式的断面図である。 図４（ａ）及び図４（ｂ）は、概算に用いた二次元モデルの模式的断面図である。 図５（ａ）及び図５（ｂ）は、図４の二次元モデルに係る半導体発光素子の概算により導き出した特性を示すグラフ図である。 図６（ａ）〜図６（ｃ）は、第２の実施形態の半導体発光素子を示す模式的断面図である。 第３の実施形態の模式的断面図である。
以下、本発明の実施形態を図に基づき説明する。
なお、図面は模式的または概念的なものであり、各部分の厚みと長さとの関係、部分間の大きさの比係数などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比係数が異なって表される場合もある。
また、本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
（第１の実施形態）
図１（ａ）及び（ｂ）は、第１の実施形態の半導体発光素子を示す模式図である。
図２は、第１の実施形態の半導体発光素子を示す模式的断面図である。
図１（ａ）は図１（ｂ）のＡ１−Ａ２線矢視の模式的断面図、図１（ｂ）は模式的平面図である。
なお、図１（ｂ）は後述する積層構造体に沿った面から見た平面図である。
図２は、図１（ｂ）のＢ１−Ｂ２線矢視の模式的断面図である。
図１（ａ）に表したように、第１の実施形態に係る半導体発光素子１１０は、第１半導体１０と、第２半導体２０と、発光層３０と、誘電体層８１と、第１電極４１と、第２電極５０と、支持基板５４と、を備える。
積層構造体１００は、第１導電形の第１半導体層１０と、第２導電形の第２半導体層２０と、発光層３０と、を有する。積層構造体１００は、例えば成長用基板（図示せず）の上に、第１半導体層１０、発光層３０及び第２半導体層２０の順に形成される。成長用基板は、積層構造体１００の形成後に除去される。第１半導体層１０は、第１面１０ａと、第１面１０ａとは反対側の第２面１０ｂと、を有する。第２半導体層２０は、第１半導体層１０の第２面１０ｂの側に設けられている。発光層３０は、第１半導体層１０と第２半導体層２０とのあいだに設けられている。
本実施形態において、第２半導体層２０から第１半導体層１０に向かう方向をＺ方向とする。Ｚ方向と直交する方向のうち１つをＸ方向、Ｚ方向及びＸ方向と直交する方向をＹ方向とする。
例えば、第１導電形はｎ形であり、第２導電形はｐ形である。なお、第１導電形はｐ形であり、第２導電形はｎ形であってもよい。本実施形態では、第１導電形がｎ形、第２導電形がｐ形である場合を例として説明する。
第１半導体層１０、第２半導体層２０及び発光層３０は、それぞれ窒化物半導体を含む。第１半導体層１０、第２半導体層２０及び発光層３０は、例えば、ＡｌｘＧａ１−ｘ−ｙＩｎｙＮ（ｘ≧０、ｙ≧０、ｘ＋ｙ≦１）を含む。
第１半導体層１０は、例えば、第１面１０ａ側から順に、Ｓｉドープｎ形ＧａＮコンタクト層、Ｓｉドープｎ形ＡｌＧａＮクラッド層を有している。なお、第１半導体層１０は、Ｓｉドープｎ形ＧａＮコンタクト層よりも第１面１０ａ側にＧａＮバッファ層をさらに有していてもよい。なお、第１面１０ａとは、発光層３０から放出される光が主に外部に出射される面である。
発光層３０は、例えば、Ｓｉドープｎ形ＡｌＧａＮバリア層と、ＩｎＧａＮ井戸層と、が交互に、Ｎ周期、積層された多重量子井戸構造（ＭＱＷ）を有する。Ｎは２以上の整数である。例えば、発光層３０は、Ｓｉドープｎ形Ａｌ０．１１Ｇａ０．８９Ｎバリア層と、ＩｎＧａＮ井戸層と、が交互に６周期積層されたＭＱＷを有する。Ｓｉドープｎ形Ａｌ０．１１Ｇａ０．８９Ｎバリア層においては、例えばＳｉ濃度が１．１×１０１９ｃｍ−３以上１．５×１０１９ｃｍ−３以下である。例えば、発光層３０のＭＱＷの厚さは０．０７５μｍである。
ＭＱＷのうち第２半導体層２０側には、最終Ａｌ０．１１Ｇａ０．８９Ｎバリア層が設けられている。最終Ａｌ０．１１Ｇａ０．８９Ｎバリア層においては、例えばＳｉ濃度が１．１×１０１９ｃｍ−３以上１．５×１０１９ｃｍ−３以下であり、厚さは例えば０．０１マイクロメートル（μｍ）である。
ＭＱＷのうち最終Ａｌ０．１１Ｇａ０．８９Ｎバリア層よりも第２井戸層２０側に、さらにＡｌ０．１１Ｇａ０．８９Ｎバリア層が設けられていてもよい。なお、発光層３０における発光光の波長は、例えば３７０ナノメートル（ｎｍ）以上４８０ｎｍ以下、または３７０ｎｍ４００ｎｍ以下である。
第２半導体層２０は、発光層３０に接する側から順に、ノンドープＡｌＧａＮスペーサ層、Ｍｇドープｐ形ＡｌＧａＮクラッド層、Ｍｇドープｐ形ＧａＮコンタクト層、及び、高濃度Ｍｇドープｐ形ＧａＮコンタクト層を有する。具体的には、第２半導体層２０は、ノンドープＡｌ０．１１Ｇａ０．８９Ｎスペーサ層（例えば厚さが０．０２μｍ）、Ｍｇドープｐ形Ａｌ０．２８Ｇａ０．７２Ｎクラッド層（例えば、Ｍｇ濃度が１×１０１９ｃｍ−３で、例えば、厚さが０．０２μｍ）、Ｍｇドープｐ形ＧａＮコンタクト層（例えば、Ｍｇ濃度が１×１０１９ｃｍ−３で、厚さが０．４μｍ）、及び、高濃度Ｍｇドープｐ形ＧａＮコンタクト層（例えば、Ｍｇ濃度が５×１０１９ｃｍ−３で、例えば、厚さが０．０２μｍ）を有する。
なお、上記の組成、組成比、不純物の種類、不純物濃度及び厚さは一例であり、種々の変形が可能である。
誘電体層８１は、第１半導体層１０の第２面１０ｂの一部と接している。積層構造体１００には、凹部１００ｔが設けられている。発光層３０及び第２半導体層２０は、凹部１００ｔによって分断されている。誘電体層８１は、凹部１００ｔ内において第１半導体層１０と接している。
誘電体層８１の屈折率は、第１半導体層１０の屈折率よりも低い。誘電体層８１及び第１半導体層１０の屈折率差により、第１半導体層１０から誘電体層８１に向かう方向の反射率が向上する。
ここで、発光層３０から放出された光の一部は、第１半導体層１０の第１面１０ａで反射される。この第１面１０ａで反射された光のうち、誘電体層８１のうち第２部分４１ｂと接する部分に向かう光は、エスケープコーンの外側では全反射され、内側では第２部分４１ｂで反射又は吸収される。誘電体層８１と第１半導体層１０との屈折率差が大きいほど、エスケープコーンの角度は小さい。エスケープコーンの角度が小さい場合、ほとんどの光は、第１半導体層１０と誘電体層８１との界面で全反射される。したがって、誘電体層８１と第１半導体層１０との屈折率差は大きいことが好ましい。
第１半導体層１０は窒化物半導体を含むため、波長４５０ｎｍに対する第１半導体層１０の屈折率は、およそ２．２より高い。具体的には、ＡｌＮの屈折率は２．２、ＧａＮの屈折率は２．４、ＩｎＮの屈折率は２．６より高い。したがって、誘電体層８１は、例えば、酸化シリコン（ＳｉＯ２）、窒化シリコン（ＳｉＮ）、又は窒化酸化シリコン（ＳｉＯＮ）を含む。これらの材料の屈折率は、いずれも窒化物半導体の屈折率よりも低い。例えば、ＳｉＯ２の屈折率は、１．４〜１．５である。誘電体層８１がこれらの材料を含むことにより、誘電体層８１と第１半導体層１０との屈折率差は大きくなる。これにより、第１半導体層１０から誘電体層８１に向かう方向の反射率が向上する。また、これらの材料は、パターニング等の加工が容易であるため、特に有効である。
誘電体層８１は、第１層と、第１層の屈折率と異なる屈折率を有し第１層に接する第２層と、を有していても良い。誘電体層８１は、第１層の屈折率と等しい屈折率を有し第２ｋ層に接する第２ｋ＋１層と、第２層の屈折率と等しい屈折率を有し第２ｋ＋１層に接する第２ｋ＋２層と、を有していても良い。ただし、ｋは１以上の整数である。このとき、各層の厚さは、発光層３０から放出される光の波長の１／４倍であることが望ましい。これにより、高い反射率を有する誘電体層８１が形成される。さらに、光取り出し効率が向上する。
誘電体層８１は、第１半導体層２０に接するだけでなく、積層構造体１００の側面、及び第２半導体層２０の第１半導体層２０とは反対側の一部に設けられていてもよい。
第１電極４１は、第１部分４１ａ及び第２部分４１ｂを有する。第１部分４１ａは、第１半導体層１０の第２面１０ｂのうち誘電体層８１と接していない領域と接している。第１部分４１ａは、誘電体層８１と隣接して設けられる。「第２面１０ｂのうち誘電体層８１と接していない領域」とは、後述する第１領域Ａであり、誘電体層８１の開口部のことである。第１電極４１は、この開口部を介して第１半導体層１０と接する。第１電極４１の第１部分４１ａと接する界面から第１半導体層１０に向けて、例えば電子が注入される。
第１電極４１の第２部分４１ｂは、誘電体層８１の第１半導体層１０とは反対側の一部に接する。言い換えれば、第２部分４１ｂは、誘電体層８１の支持基板５４側に設けられている。第１電極４１の第２部分４１ｂは、キャリアの注入に寄与するのではなく、第１電極４１の抵抗を低下させるための補助配線として機能する。
ここで、第１電極４１の第１部分４１ａが第２面１０ｂに接している領域を、「第１領域Ａ」とする。Ｚ方向から見て第２部分４１ｂが誘電体層８１と重なる領域を、「第２領域Ｂ」とする。Ｚ方向から見て誘電体層８１の端部から第１電極４１の端部までの領域を「第３領域Ｃ」とする。また、Ｚ方向から見て第２電極５０が第２半導体層２０に接する領域を「第４領域Ｄ」とする。
第１電極４１の第１部分４１ａは、第２面１０ｂに平行な面に投影したときに第２部分４１ｂの第２電極５０とは反対側に設けられている。第２部分４１ｂは、Ｚ方向から見て少なくとも第１部分４１ａと第２電極５０の接触部５１とのあいだに設けられている。また、第２領域Ｂは、Ｚ方向から見て第１領域Ａと第４領域Ｄとのあいだに設けられている。第３領域Ｃは、第２領域Ｂと第４領域Ｄとの間に位置する。例えば、第１部分４１ａは凹部１００ｔの中心に設けられ、第２部分４１ｂは第１部分４１ａの両側に設けられている。
このように、第１電極４１が接する第１部分４１ａ（第１領域Ａ）は、少なくとも第２領域Ｂの長さだけ第４領域Ｄから離間されている。これにより、電流は、第１電極４１から、Ｚ方向から見て第２部分４１ｂと重なる第２領域Ｂを介して、第２電極５０に向けて一定の範囲で広がる。これにより、広い範囲で発光が得られる。
第１電極４１は、第１半導体層１０に対してオーミック接触することが好ましい。第１電極４１がｎ形ＧａＮコンタクト層に接している場合、第１電極４１のうち少なくとも第２面１０ｂに接する側の材料は、チタン（Ｔｉ）、Ｔｉ及びアルミニウム（Ａｌ）の合金、又は導電性透明酸化物（例えばＩＴＯ）を含む。これらの材料はｎ形の第１半導体層１０に対して良好なオーミック特性を有する一方で、これらの材料の光の反射率は低い。例えば、このような材料が用いられる場合において、第１電極４１及び誘電体層８１が上記したように配置されていることにより、光取り出し効率が向上するとともに、電流の広がりが両立される。
なお、第１電極４１は、これらの材料に限られるものではなく、高い反射率を有するアルミニウム（Ａｌ）、銀（Ａｇ）、金（Ａｕ）、これら少なくともいずれかを含む合金であってもよい。第１電極４１の反射率が上昇することで、光取り出し効率が向上する。また、第２の実施形態にて後述するように、第１電極４１は、二層以上の構造を有していてもよい。
誘電体層８１は、第１電極４１の第１半導体層１０とは反対側において第１電極４１を覆う部分をさらに有する。これにより、第１電極４１が第２電極５０と電気的に遮断される。
ここで、誘電体層８１は、第１半導体層１０と接する第１誘電体部８１ａと、第１電極４１の第１半導体層１０とは反対側に設けられた第２誘電体部８１ｂと、を有する。例えば、第１誘電体部８１ａから第２誘電体部８１ｂまで、同一の材料により形成されている。この場合では、第１誘電体部８１ａと第２誘電体部８１ｂとのあいだには界面が形成されていなくてもよい。なお、第２誘電体部８１ｂは、第１誘電体部８１ａとは異なる材料を含んでいてもよい。この場合、第１誘電体部８１ａと第２誘電体部８１ｂとのあいだには界面が形成されていてもよい。
第１誘電体部８１ａの厚さは、例えば４００ｎｍである。また、第２誘電体部ｂの厚さは、例えば６００ｎｍである。
第２電極５０は、第２半導体層２０のうち発光層３０とは反対側の一部と接している。
さらに、第２電極５０は、接触部５１と、接合用金属部５２と、を有する。接触部５１は、第２半導体層２０に接している。接合用金属部５２は、接触部５１の第１半導体層１０とは反対側に設けられ、支持基板５４と接している。接合用金属部５２は、Ｚ方向から見て第１電極４１と重なっている。
第２電極５０のうち少なくとも第２半導体層２０に接する側の材料は、Ａｇを含む。これにより、第２電極５０と第２半導体層２０との界面における反射率が向上する。半導体発光素子１１０における光の外部取り出し効率が向上する。
具体的には、接触部５１は、例えばＡｇを含む。接触部５１の厚さは例えば２００ナノメートル（ｎｍ）である。また、接合用金属部５２は、例えば第２半導体層２０側からＴｉ／Ｐｔ／Ａｕが積層された層である。
支持基板５４は、第２電極５０の第２半導体層２０とは反対側に設けられ、第２電極５０と導通している。支持基板５４と第２電極５０との間には、接合層５３が設けられている。接合層５３には、第２電極５０の接合用金属部５２と異なる材料が用いられる具体的には、接合層５３は、ＡｕＳｎ合金のはんだを含む。
支持基板５４は、Ｚ方向から見て第１半導体層１０と重なっている。なお、支持基板５４の面積は、少なくとも第１半導体層１０の面積以上である。
支持基板５４は、導電性を有している。具体的には、支持基板５４は、例えばＳｉなどの半導体基板、Ｃｕ、ＣｕＷなどの金属基板である。支持基板５４は、めっきによって形成されてもよい。これにより、接合層５３は不要になり、製造コストが低下する。また、接合工程における熱履歴がなくなり、熱劣化が抑制される。
支持基板５４の第２電極５０とは反対側には、裏面電極５５が設けられている。裏面電極５５は、例えば支持基板５４側からＴｉ／Ｐｔ／Ａｕが積層された層である。裏面電極５５の厚さは、例えば、８００ｎｍである。
図１（ｂ）に表したように、第１部分４１ａは、第２面１０ａに沿った第１方向（例えばＹ方向）に延在している。また、第１部分４１ａの第１方向（Ｙ方向）の長さｌｎａは、第１方向に垂直な第２方向（Ｘ方向）の長さｗｎａよりも長い。長さｗｎａは、第１部分４１ａの細線幅である。例えば、第１電極４１は、第１方向に長い形状を有する細線電極である。
例えば、第１部分４１ａのうち第２方向（Ｘ方向）の長さｗｎａは、第２電極５０のうち第２半導体層２０と接する部分における第２方向（Ｘ方向）の長さｗｐよりも短い。
また、第２電極５０のうち第２半導体層２０と接する部分の面積は、第１電極４１の面積よりも大きい。「第２電極５０のうち第２半導体層２０と接する部分の面積」とは、およそ接触部５１の面積に相当する。例えば、第２電極５０は、支持基板５４の全面に渡って設けられている。第２電極５０（接合用金属部５３を含む）の面積は、支持基板５４の面積にほぼ等しい。一方、第１電極４１は上記のように細線電極である。第１電極４１は、素子全面に渡って設けられているわけではない。
ここで、ｐ形の第２半導体層２０の抵抗率は、ｎ形の第１半導体層１０の抵抗率よりも高い。具体的には、ｐ形の第２半導体層２０の抵抗率は、例えばｎ形の第１半導体層１０の抵抗率よりも１００倍以上１０００倍以下である。第１半導体層１０におけるキャリアの広がりは、第２半導体層２０におけるキャリアの広がりよりも長い。電流は第１半導体層１０内において一定の範囲で広がる一方、第２半導体層２０内において広がりにくい傾向にある。
第１電極４１が細線形状を有することにより、第２電極５０が第２半導体層２０に接する部分を広げることができる。このような配置により、限られた素子面積内において、電流広がりにより発光領域が拡張される。
また、上述のように、第２電極５０は支持基板５４に導通している。支持基板５４は、Ｚ方向から見て第１電極４１と重なっている。したがって、第１電極４１が後述するパッドから細い形状で引導することにより、第１電極は４１は、第２電極５０と支持基板５４との導通を阻害することがない。
第２部分４１ｂはＺ方向から見て第１部分４１ａの両側に設けられている。例えば、第２部分４１ｂの面積は、第１部分４１ａの面積よりも大きい。例えば、第２部分４１ｂのＹ方向の長さｌｎｂは、第１部分４１ａにおけるＹ方向の長さｌｎａよりも長い。また、例えば、第１電極４１のＸ方向の長さｗｎｂは、第１部分４１ａにおけるＸ方向の長さｗｎａよりも長い。
また、第１電極４１の第１部分４１ａは光を吸収しやすい領域である。このため、第１部分４１ａはキャリアの注入に必要な範囲に限られていることが好ましい。具体的には、第１電極４１の第１部分４１ａの長さｗｎａは、例えば５μｍ以上１５μｍ以下である。第１部分４１ａの長さｗｎａは長いほど、コンタクト抵抗は下がる。これにより、半導体発光素子１１０の動作電圧は下がる。しかし、通常は、第１部分４１ａのコンタクト抵抗は第２電極５０のコンタクト抵抗よりも低く、第１半導体層１０は第２半導体層２０よりも抵抗率が低いため、電流は第１部分４１ａの第２電極５０側に偏る。このため、第１部分４１ａのＸ方向の長さｗｎａの長さが一定値以上となると、動作電圧の低下は飽和する。第１部分４１ａのＸ方向の長さｗｎａは、Ｘ方向の電流広がりを考慮して決定される。
一方、第１電極４１のＸ方向の長さｗｎｂは、例えば２０μｍである。これにより、第１電極４１の抵抗が低下する。さらに、第１電極４１の抵抗を低下させたい場合は、長さＷｎｂを長く、例えば５０μｍにすればよい。ただし、第２部分４１ｂを長くするほど第２電極５０の面積が減るため、発光領域や反射領域が減り、光出力が低下する場合がある。これらを考慮して、長さＷｎｂを決めることができる。
また、図１（ｂ）に表したように、第１電極４１は、第１半導体層１０よりも外側まで設けられた延在部４３を有する。延在部４３は、第１半導体層１０の開口部に設けられている。パッド４２は、Ｚ方向から見て延在部４３内に設けられている。パッド４２は、延在部４３に接している。これにより、パッド４２から第１電極４１に電流が供給される。なお、例えば、パッド４２は、複数設けられていてもよい。また、パッド４２は、例えばＺ方向から見て矩形状である。
第１部分４１ａは、パッド４２から所定距離だけ離間している。これにより、第１電極の第１部分４１ａからの電子の注入領域が第１部分４１ａのパッド４２側に集中することが抑制される。
パッド４２のうち第２方向（Ｘ方向）の長さｗｐａｄは、第１部分４１ａの長さｗｎａよりも長い。例えば、パッド４２の外周の一辺は、第１部分４１ａの長さｗｎａよりも長い。これにより、ボンディングワイヤ（不図示）が安定的にパッド４２に接続される。具体的には、パッド４２の長さｗｐａｄは、例えば１３０μｍである。
図２に表したように、積層構造体１００の一部が除去されることにより、延在部４３が第１半導体層１０から露出している。延在部４３の支持基板５４とは反対側には、パッド４２が設けられている。誘電体層８１の第２誘電体部８１ｂは、延在部４３の支持基板５４側に接している。延在部４３は、少なくとも誘電体層８１の第２誘電体部８１ｂを介して、Ｚ方向から見て支持基板５４と重なっている。
成長用基板（図示せず）は第１半導体層１０の第１面１０ａから除去されている。
第１半導体層１０の第１面１０ａは、複数の凹凸部１２を有している。凹凸部１２のうち隣接する凸部間の長さは、発光層３０から放射される発光光の第１半導体層１０中のピーク波長以上であることが好ましい。凹凸部１２のうち隣接する凸部の長さがが発光光の波長よりも小さいとき、凹凸部１２に入射した発光光は、凹凸部１２の界面において、散乱や回折等の波動光学で説明される挙動を示す。このため、凹凸部１２により、発光光の一部が取り出されなくなる。また、凹凸部１２のうち隣接する凸部の長さが発光光の波長よりも十分に小さいとき、凹凸部１２が設けられた部分は連続的に屈折率が変化する層としてみなされる。このため、第１面１０ａは凹凸が設けられていない平坦な面と同様となる。凹凸部１２による光取り出し効率の改善効果は小さくなる。
第１面１０ａの凹凸部１２における平面形状は、例えば六角形である。この場合、隣接する凸部間の長さは、六角形のうち対角する頂点の長さのことである。また、例えば、この凹凸部１２は、第１半導体層１０をＫＯＨ溶液にて異方性エッチングすることにより形成される。これにより、第１半導体層１０と外界との界面（第１面１０ａ）において、発光層３０から放出される光はランバート反射される。
また、マスクを用いたドライエッチングにより凹凸部１２を形成しても良い。この方法においては、設計通りに凹凸部１２が形成される。このため、容易に光取り出し効率が向上する。
半導体発光素子１１０は、第１半導体層１０の側面、発光層３０の側面、及び第２半導体層２０の側面を覆う誘電体層８３をさらに備えていてもよい。誘電体層８３は、例えば誘電体層８１と同じ材料を含む。具体的には、誘電体層８３は、ＳｉＯ２を含む。誘電体層８３は積層構造体１００の保護層として機能する。これにより、半導体発光素子１１０の劣化やリークが抑制される。
半導体発光素子１１０は、積層構造体１００を覆い、封止部（不図示）をさらに備えていてもよい。封止部には、例えば、樹脂が用いられる。また、封止部は、発光層３０から放出される光によって励起されて光を放出する蛍光体を有していてもよい。
次に、参考例と比較して、第１の実施形態の半導体発光素子１１０の特性について説明する。
図３（ａ）及び（ｂ）は、参考例に係る半導体発光素子を示す模式的断面図である。図３（ａ）は、第１参考例の半導体発光素子１９１を例示している。図３（ｂ）は、第２参考例の半導体発光素子１９２を例示している。
図３（ａ）に表したように、第１参考例に係る半導体発光素子１９１の第１電極４１は、第１の実施形態における第１部分４１ａのみを有する。誘電体層８１の支持基板５４側には、第２部分４１ｂは設けられていない。すなわち、第２領域Ｂには、誘電体層８１のみが設けられ、第１電極４２は設けられていない。なお、第１参考例における第１電極４１のＸ方向の長さは、第１の実施形態における第１部分４１ａの長さ（ｗｎａ）と等しい。
図３（ｂ）に表したように、第２参考例に係る半導体発光素子１９２の第１電極４１も、第１の実施形態における第１部分４１ａのみを有する。第２参考例において、第１電極４１は、発光層３０の側面付近まで設けられている。第２参考例における第１電極４１のＸ方向の長さは、第１参考例における第１部分４１ａのＸ方向の長さよりも長い。第２参考例における第２領域Ｂは、第１の実施形態における第２領域Ｂよりも短い。
上記、第１参考例の半導体発光素子１９１及び第２参考例の半導体発光素子１９２における他の部分の構成は、第１の実施形態の半導体発光素子１１０と同様である。
ここで、図４を用い、第１の実施形態と、第１参考例及び第２参考例と、において、光取り出し効率及び第１電極４１の抵抗について説明する。それぞれの場合において、以下の条件の下で概算を行った。
図４（ａ）及び図４（ｂ）は、概算に用いた二次元モデルの模式的断面図である。
図４（ａ）及び図４（ｂ）のそれぞれは、ＸＺ平面における断面図を示している。
図４（ａ）は、第１の実施形態の半導体発光素子１１０における模式的断面図である。
図４（ｂ）は、第１参考例の半導体発光素子１９１及び第２参考例の半導体発光素子１９２における模式的断面図である。
図４（ａ）及び図４（ｂ）に表したように、簡略化した半導体発光素子の二次元モデルについて考える。図の簡略化のため、発光層３０及び第２半導体層２０は省略されている。また、第１電極４１はＹ方向に直線上に設けられている場合を考える。「第１電極４１の抵抗」とは、図４のＹ方向に伸びる第１電極４１に対して、Ｙ方向に電流を流した際の抵抗である。
第１の実施形態、第１参考例及び第２参考例のすべてにおいて、以下のような条件を仮定する。
発光層３０から放出された光は、第１面１０ａと第２電極５０の接触部５１とのあいだで多重反射されつつ、第１面１０ａから取り出される。発光層３０から放出された光は、第１面１０ａでランバート反射される。また、第１半導体層１０は、シリコーン樹脂で覆われている。この場合、第１半導体層１０の第１面１０ａからの光取り出し効率は２８％である。すなわち、第１面１０ａ内における光の反射率は７２％である。また、積層構造体１００内部での発光光の吸収率は、１往復当たり２％であるとする。
上述のように、第１領域Ａは、第１電極４１の第１部分４１ａが第２面１０ｂに接している領域である。第２領域Ｂは、Ｚ方向から見て第２部分４１ｂが誘電体層８１と重なる領域である。第３領域Ｃは、Ｚ方向から見て誘電体層８１の端部から第１電極４１の端部までの領域である。第４領域Ｄは、Ｚ方向から見て第２電極５０が第２半導体層２０に接する領域である。
Ｘ方向において、半導体発光素子の長さをＷ、第１領域Ａの両側に設けられた第２領域Ｂのうちの一方の領域のＸ方向の長さをｗｄ１とする。第１電極４１の両側に設けられた第３領域Ｃのうちの一方の領域のＸ方向の長さをｗｄ２とする。第１の実施形態の場合、第１部分４１ａの長さ（第１領域ＡのＸ方向の長さ）はｗｎａであり、第１電極４１のＸ方向の長さはｗｎｂであるとする。すなわち、ｗｎｂ＝ｗｎａ＋２ｗｄ１である。なお、第１部分４１ａの厚さ及び第２部分４１ｂの厚さは同じであるとする。
一方、図４（ｂ）に表したように、第１参考例及び第２参考例の場合、第１電極４１は第２部分４１ｂを有さないため、第１電極４１の長さはｗｎａであるとする。
第１電極４１の第１部分４１ａの反射率（第１領域Ａの反射率）をＲｎ、第２領域Ｂの反射率をＲｄ１、第３領域Ｃの反射率をＲｄ２、第２電極５０の接触部５１の反射率（第４領域Ｄの反射率）をＲｐとする。簡略化のため、各々の半導体発光素子全体の反射率をＲｔｏｔａｌとして、反射率Ｒｔｏｔａｌは、各領域の反射率に対して、Ｘ方向の長さの重み付けをした平均値として、以下の式（１）で与えられると仮定する。

Ｒｔｏｔａｌ＝ｗｎａＲｐ／Ｗ＋２ｗｄ１Ｒｄ１／Ｗ＋２Ｗｄ２Ｒｄ２／Ｗ＋（Ｗ−２ｗｄ１−２Ｗｄ２−ｗｎａ）Ｒｐ／Ｗ ・・・（１）
また、第１電極４１の抵抗をｒ、第１電極４１のＹ方向の長さをｌｎａ、第１電極４１の電気抵抗率をρ、第１電極４１の厚さをｔとしたとき、ｒは以下の式（２）で与えられる。

ｒ＝ρｌｎａ／（ｗｎｂｔ） ・・・（２）
ここで、以下の条件で反射率Ｒｔｏｔａｌ及び第１電極４１の抵抗ｒの概算を行った。
積層構造体１００はＧａＮであり、誘電体層８１はＳｉＯ２である。第１電極４１の材料はＴｉ／Ａｕである。第１電極４１の積層構造体１００と接する部分の材料は、Ｔｉである。第２電極５０の接触部５１の材料はＡｇである。
この場合、第２電極５０の接触部５１（第４領域Ｄ）の反射率Ｒｐは９５．１％である。
第１電極４１の第１部分４１ａ（第１領域Ａ）の反射率Ｒｎは４６．５％である。
積層構造体１００と誘電体層８１との界面における反射率は、以下のようにして求められる。積層構造体１００と誘電体層８１との屈折率差によって決まるエスケープコーンに入った光は、低い反射率を有するＴｉで反射される。その他の光は、積層構造体１００と誘電体層８１との界面で全反射される。したがって、第２領域Ｂにおける反射率Ｒｄ１と、第３領域Ｃにおける反射率Ｒｄ２はそれぞれ９１．６％である。
いずれの半導体発光素子においても、第１電極４１の厚さ（ｔ）は０．７μｍであり、ＴｉとＡｕがそれぞれ０．１μｍと０．６μｍの積層膜となっている。第１電極４１のＹ方向の長さ（ｌｎａ）は３００μｍである。
第１の実施形態の半導体発光素子１１０における他の条件は以下のとおりである。
半導体発光素子１１０のＸ方向の長さＷは、２００μｍである。
第１領域ＡのＸ方向の長さｗｎａは、１０μｍである。
第１領域Ａの両側に設けられた第２領域Ｂのうちの一方の領域のＸ方向の長さｗｄ１は５μｍである。すなわち、第２領域ＢのＸ方向の合計の長さ（２ｗｄ１）は、１０μｍである。
第１電極４１の両側に設けられた第３領域Ｃのうちの一方の領域のＸ方向の長さｗｄ２は５μｍである。すなわち、第３領域ＣのＸ方向の合計の長さ（２ｗｄ２）は、１０μｍである。
第４領域ＤのＸ方向の長さ（Ｗ−２ｗｄ１−２Ｗｄ２−ｗｎａ）は、１７０μｍである。
第１参考例の半導体発光素子１９１における他の条件は以下の通りである。
半導体発光素子１９１のＸ方向の長さＷは、半導体発光素子１１０のそれと等しく、２００μｍである。
第１領域ＡのＸ方向の長さｗｎａは、半導体発光素子１１０のそれと等しく、１０μｍである。
第２領域Ｂが設けられていないため、第２領域ＢのＸ方向の合計の長さ（２ｗｄ１）は、０μｍである。
第３領域ＣのＸ方向の合計の長さ（２ｗｄ２）は、２０μｍである。
第４領域ＤのＸ方向の長さ（Ｗ−２ｗｄ１−２Ｗｄ２−ｗｎａ）は、１７０μｍである。
第２参考例の半導体発光素子１９２における他の条件は以下の通りである。
半導体発光素子１９２のＸ方向の長さＷは、半導体発光素子１１０のそれと等しく、２００μｍである。
第１領域ＡのＸ方向の長さｗｎａは、２０μｍである。
第２領域Ｂが設けられていないため、第２領域ＢのＸ方向の合計の長さ（２ｗｄ１）は、０μｍである。
第３領域ＣのＸ方向の合計の長さ（２ｗｄ２）は、１０μｍである。
第４領域ＤのＸ方向の長さ（Ｗ−２ｗｄ１−２Ｗｄ２−ｗｎａ）は、１７０μｍである。
以上の条件において、それぞれの光取り出し効率及び第１電極４１の抵抗は、以下の通りである。
第１参考例における光取り出し効率は７７．２％である。
第１参考例における第１電極４１の抵抗は１．２４Ωである。
第２参考例における光取り出し効率は７３．０％である。
第２参考例における第１電極４１の抵抗は０．６２Ωである。
第１の実施形態における光取り出し効率は７７．２％である。
第１の実施形態における第１電極４１の抵抗は０．６２Ωである。
このように、第１の実施形態における光取りだし効率は、第２参考例における光取り出し効率よりも４．２ポイント（５．８％）高い。また、第１の実施形態における第１電極４１の抵抗は、第１参考例における第１電極４１の抵抗の１／２倍である。
上記概算の結果は、以下のような作用効果によるものと考えられる。
図３（ａ）における第１参考例では、第１電極４１の長さｗｎａは、第１の実施形態における第１電極４１の長さｗｎａと等しい。第１電極４１は第２部分４１ｂを有しておらず、誘電体層８１の支持基板５４側に設けられていない。上述のように、第１電極４１の反射率は、第１半導体層１０と誘電体層８１との界面における反射率よりも低い。第１参考例では、光の吸収領域である第１電極４１の面積が小さい。これにより、第１参考例の光取り出し効率は第２参考例の光取り出し効率よりも高い。
しかし、第１参考例の第１電極４１の断面積は、第２参考例よりも小さい。このため、第１電極４１の抵抗は高い。第１参考例では、半導体発光素子１９１の全体に電流が広がりにくい可能性がある。
図３（ｂ）における第２参考例では、第１電極４１の長さｗｎａは、第１の実施形態における第１電極４１の全体の長さ（ｗｎｂ）と等しい。第２参考例の第１電極４１の長さｗｎａは、第１参考例の第１電極の長さｗｎａよりも長い。第２参考例の第１電極４１の断面積は、第１参考例の断面積よりも大きい。これにより、第２参考例の第１電極４１の抵抗は、第１参考例の第１電極４１の抵抗よりも低い。
しかし、第２参考例では、光の吸収領域である第１電極４１の面積が大きい。このため、第２参考例では、光の取り出し効率が低い。
これに対して、図１（ａ）に表したように、第１の実施形態では、第１電極４１は、第１半導体層１０のうち誘電体層８１と接していない領域と接する第１部分４１ａと、誘電体層８１の第１半導体層１０とは反対側の一部に接する第２部分４１ｂと、を有する。第１の実施形態では、第１部分４１ａは、キャリアの注入領域として必要な最小限の範囲に設けられる。第２部分４１ｂは、誘電体層８１の支持基板５４側に設けられ、補助配線として機能する。これにより、第１の実施形態における第１電極４１の抵抗は、第１参考例の抵抗よりも低い。第１の実施形態では、第１電極４１の抵抗が低いことにより、半導体発光素子１１０の全体に電流が広がる。
第１の実施形態では、第１電極４１の第２部分４１ｂと、第１半導体層１０とのあいだにおいて、誘電体層８１が設けられている。この誘電体層８１は、上述のように、第１半導体層１０の屈折率よりも低い屈折率を有する。誘電体層８１及び第１半導体層１０の屈折率差により、第１半導体層１０から誘電体層８１に向かう方向の反射率が向上する。第２参考例では、第１電極４１の面積が大きく、誘電体層８１の面積が小さい。このため、第１の実施形態における光取り出し効率は、第２参考例の光取り出し効率よりも高い。
図５（ａ）及び図５（ｂ）は、図４の二次元モデルに係る半導体発光素子の概算により導き出した特性を示すグラフ図である。
図５（ａ）の横軸は、第１電極４１のＸ方向の長さｗｎｂに対する第１部分４１ａのＸ方向の長さｗｎａの比率（ｗｎａ／ｗｎｂ）である。
図５（ａ）の縦軸は、第１電極４１の抵抗ｒ（Ω）、動作電流１００ｍＡ時における第２電極５０の接触部５１の面積（第４領域Ｄの面積）から計算した半導体発光素子１１０の発光層３０に注入される電流密度Ｊ（Ａ／ｃｍ２）、又は半導体発光素子１１０の光取り出し効率ＬＥ（％）である。
図５（ｂ）の横軸は、第１電極４１のＸ方向の長さｗｎｂに対する第１電極４１のＹ方向の長さｌｎａの比率（ｌｎａ／ｗｎｂ）である。
図５（ｂ）の縦軸は、図５（ａ）の縦軸と等しい。
図５（ａ）及び図５（ｂ）における条件は以下のとおりである。
第１電極４１のＹ方向の長さ（ｌｎａ）は３００μｍである。
第１電極４１の厚さ（ｔ）は０．７μｍであり、ＴｉとＡｕがそれぞれ０．１μｍと０．６μｍの積層膜となっている。
半導体発光素子１１０のＸ方向の長さＷは、２００μｍである。
第１領域ＡのＸ方向の長さｗｎａは、１０μｍである。
第１領域Ａの両側に設けられた第２領域Ｂのうちの一方の領域のＸ方向の長さｗｄ１は５μｍである。すなわち、第２領域ＢのＸ方向の合計の長さ（２ｗｄ１）は、１０μｍである。
第１電極４１のＸ方向の長さｗｎｂ、及び第４領域ＤのＸ方向の長さ（Ｗ−２ｗｄ１−２Ｗｄ２−ｗｎａ）が変数である。
図５（ａ）に表したように、比率ｗｎａ／ｗｎｂが小さいほど（すなわち、第２領域Ｂのうちの一方の領域の長さｗｄ２が長いほど）、第１電極４１の抵抗ｒが顕著に低下し、光取り出し効率ＬＥが減少し、また電流密度Ｊが上昇する。長さｗｄ２が長いほど、高い反射率を有する第４領域Ｄの面積が減少するためである。
特に、ｗｎａ／ｗｎｂ＜０．１における電流密度Ｊは、ｗｎａ／ｗｎｂ＝１のときの電流密度Ｊの２倍の値よりも大きい。半導体発光素子１１０の発光層３０に注入される電流密度Ｊが高い場合、接触部５１における単位面積あたりの発熱量が大きくなり、熱劣化が起き易くなる。また、効率Ｄｒｏｏｐ現象により内部量子効率が低下することで、光出力が低下する。
したがって、比率ｗｎａ／ｗｎｂは０．１以上１以下であることが好ましい。
図５（ｂ）に表したように、比率ｌｎａ／ｗｎｂが小さいほど（すなわち、第２部分４１ｂの長さｗｎｂが長いほど）、図５（ａ）と同様の傾向が見られる。
特に、ｌｎａ／ｗｎｂ＜３における電流密度Ｊは、ｌｎａ／ｗｎｂ＝３０のときの電流密度Ｊの２倍の値よりも大きい。
したがって、比率ｌｎａ／ｗｎｂは３以上３０以下であることが好ましい。
このように第１の実施形態では、光取り出し効率と電流広がりとを両立させた半導体発光素子が提供される。
次に、第１の実施形態に係る半導体発光素子の製造方法の一例について説明する。
先ず、成長用基板の上に、窒化物半導体を含む第１半導体層１０、発光層３０及び第２半導体層２０を順に結晶成長させる。これにより、成長用基板の上に、積層構造体１００を形成する。成長用基板と第１半導体層１０とのあいだに、バッファ層を形成してもよい。成長用基板には、例えばＳｉが用いられる。実施形態はこれに限らず、例えば、成長用基板には、Ｓｉ、ＳｉＯ２、石英、サファイア、ＧａＮ、ＳｉＣ及びＧａＡsのいずれかが用いられる。このとき、成長用基板の面方位は任意である。以下では、成長用基板としてサファイア基板を用いる例について説明する。
次に、例えばドライエッチングにより、積層構造体１００の一部に凹部１００ｔを形成する。凹部１００ｔは、積層構造体１００の第２面１０ｂから第１半導体層１０にまで達する。これにより、凹部１００ｔの底部に第１半導体層１０が露出する。この底部は、第１半導体層１０の第２面１０ｂである。
この凹部１００ｔは、第２部分４１ｂと、パッド４２に接続される延在部４３と、を形成するための領域である。
次に、凹部１００ｔ内に、第１半導体層１０の屈折率よりも低い屈折率を有する誘電体層８１を形成する。具体的には、誘電体層８１としてＳｉＯ２を４００ｎｍの厚さで形成する。凹部１００ｔにおける誘電体層８１の一部を、例えばウエットエッチングにより選択的に除去する。例えば、誘電体層８１のうち凹部１００ｔの底部に、１０μｍ長さの開口部を形成する。これにより、第２面１０ｂの一部と接した誘電体層８１（第１誘電体部８１ａ）が形成される。
次に、第１半導体層１０上、及び誘電体層８１上に、例えばリフトオフにより、第１電極４１を形成する。これにより、第２面１０ｂのうち誘電体層８１と接していない領域と接する第１部分４１ａと、誘電体層８１の第１半導体層１０とは反対側の一部に接する第２部分４１ｂと、を有する第１電極４１が形成される。具体的には、第１半導体層１０側からＴｉ／Ｐｔ／Ａｕ／Ｔｉを７００ｎｍの厚さで形成する。オーミック性を改善するため、６５０℃、窒素雰囲気、１分の条件でシンターを行ってもよい。第１電極４１の第２部分４１ｂのＸ方向の長さは、例えば２０μｍである。
次に、第１電極４１上に誘電体層８１（第２誘電体部８１ｂ）をさらに形成する。具体的には、第２誘電体部８１ｂとして、ＳｉＯ２を６００μｍの厚さで形成する。これにより、第１電極４１の第１半導体層１０とは反対側を覆った誘電体層８１の第２誘電体部８１ｂが形成される。
次に、第２半導体層２０の上に残存した誘電体層８１の一部を、例えばウエットエッチングにより選択的に除去する。次に、第２半導体層２０上に、第２電極５０の接触部５１を形成する。具体的には、第２電極５０として、Ａｇを２００ｎｍの厚さで形成する。４００℃、酸素雰囲気、１分のシンターを行う。これにより、第２半導体層２０のうち発光層３０とは反対側の一部と接する第２電極５０の接触部５１が形成される。
次に、接触部５１の第２半導体層２０とは反対側に、接合用金属部５２として、例えばＴｉ／Ｐｔ／Ａｕの積層膜を、例えば８００ｎｍの厚さで形成する。
これらの工程と平行して、例えばＳｉの支持基板５４を準備する。例えば、支持基板５４の上面には、接合層５３が設けられている。接合層５３には、例えば、３μｍの厚さのはんだが用いられる。はんだは、ＡｕＳｎ合金を含む。
次に、第２電極５０の接合用金属部５２と、接合層５３と、を対向させて、例えばはんだの共晶点以上の温度で加熱して接合する。具体的には、温度は３００℃である。これにより、支持基板５４は、積層構造体１００に接合され、第２電極５０と導通する。
次に、成長用基板の積層構造体１００とは反対側の面から、例えばＹＶＯ４の固体レーザの三倍高調波（３５５ｎｍ）または四倍高調波（２６６ｎｍ）のレーザ光を照射する。例えば、成長用基板と積層構造体１００との界面にあるＧａＮが、ＧａとＮに分解される。そして、塩酸処理などによって、分解されたＧａを除去し、成長用基板を積層構造体から剥離する。これにより、成長用基板と、積層構造体と、が分離する。
次に、積層構造体１００の支持基板５４とは反対側から、例えばドライエッチングを行う。これにより、第１半導体層１０の第１面１０ａが露出する。その際、エッチング量を調整して、第１半導体層１０の厚さを４μｍにする。
次に、積層構造体１００の一部をドライエッチングにより選択的に除去する。誘電体層８１の一部、及び第１電極４１の一部が露出する。これにより、第１半導体層１０よりも外側に露出した第１電極４１の延在部４３が形成される。
次に、積層構造体１００の側面、第１半導体層１０の第１面１０ａの一部、上記のように露出した誘電体層８１の一部、及び第１電極４１の延在部４３の上に、誘電体層８３を選択的に形成する。具体的には、誘電体層８３として、ＳｉＯ２を６００ｎｍの厚さで形成する。なお、誘電体層８３の開口部からは、第１半導体層１０の第１面１０ａが露出する。
次に、誘電体層８３をマスクとして、第１半導体層１０の第１面１０ａを、例えばＫＯＨ溶液によりエッチングする。これにより、第１面１０ａに凹凸部１２を形成する。例えば１ｍｏｌ／ＬのＫＯＨ溶液を８０℃に加熱して、２０分間のエッチングを行う。
次に、第１電極４１の延在部４３の上における誘電体層８３を、例えばウエットエッチングにより除去する。次に、第１電極４１の延在部４３の上に、例えばＴｉ／Ｐｔ／Ａｕを５００ｎｍの厚さで選択的に形成する。これによりパッド４２を形成する。
次に、支持基板５４の積層構造体１００とは反対側の面を１００μｍ程度の厚さまで研削する。支持基板５４の積層構造体１００とは反対側の面に、例えばＴｉ／Ｐｔ／Ａｕを８００ｎｍの厚さで形成する。これにより、裏面電極５５を形成する。
次に、例えば劈開またはダイヤモンドブレード等により、支持基板５４を切断する。これにより、半導体発光素子１１０が得られる。なお、半導体発光素子１１０を実装用基板などに実装してもよい。
（第２の実施形態）
図６（ａ）〜（ｃ）は、第２の実施形態の半導体発光素子を示す模式的断面図である。
第２の実施形態では、第１電極４１が二層構造である点が第１の実施形態と異なる。第２の実施形態における他の構成は、第１の実施形態と同様である。
図６（ａ）〜（ｃ）は、半導体発光素子のうち第１電極４１付近の断面図を示している。また、それぞれの図は、第２の実施形態における異なる具体例を示している。
第１の実施形態と同様に、第１電極４１は、第２面１０ｂのうち誘電体層８１と接していない領域と接する第１部分４１ａと、誘電体層８１の第１半導体層１０とは反対側の一部に接する第２部分４１ｂと、を有する。
図６（ａ）は、第２の実施形態の第１具体例を示している。
図６（ａ）に表したように、第１電極４１は、第１導電層４１１及び第２導電層４１２を有する。第１導電層４１１は、第１部分４１ａを有している。第２導電層４１２は、第２部分４１ｂを有し、第１導電層４１１の第１半導体層１０とは反対側に接している。第１導電層４１１が誘電体層８１と接する部分は、第２導電層４１２が誘電体層８１と接する部分よりも広い。
ここで、第１導電層４１１は、キャリアを第１半導体層１０に注入するため、第１半導体層１０とオーミック接触する材料を含んでいることが好ましい。具体的には、第１導電層４１１は、Ｔｉ、Ａｕ、Ａｌ、Ａｇ若しくはこれらのいずれか１つを含む合金、又は導電性透明酸化物（例えばＩＴＯ）を含む。
一方、第２導電層４１２は、第１導電層４１１の材料とは異なる材料を含む。第２導電層４１２は、第１電極４１の抵抗を低下させるための補助配線として機能する。第２導電層４１２は、第１導電層４１１よりも抵抗率が低い材料を含むことが好ましい。具体的には、第２導電層４１２は、Ａｌ、Ａｇ、Ｃｕ、又はこれらのいずれか１つを含む合金を含む。
次に、第２の実施形態における第２具体例及び第３具体例を説明する。以下で説明する第２具体例及び第３具体例は、上記した第１具体例の変形例である。
図６（ｂ）は、第２の実施形態の第２具体例を示している。
図６（ｂ）に表したように、第１電極４１は、第１導電層４１１及び第２導電層４１２を有している。誘電体層８１は、第１導電層４１１の第１半導体層１０とは反対側の周辺部４１１ｐに接して設けられていてもよい。第１導電層４１１の周辺部４１１ｐは、誘電体層８１によって覆われている。これにより、第１導電層４１１が第１半導体層１０から剥がれにくくなる。なお、第２導電層４１２は、第１導電層４１１の材料とは異なる材料を含んでいる。
図６（ｃ）は、第２の実施形態の第３具体例を示している。
図６（ｃ）に表したように、第１導電層４１１は、第１部分４１ａ及び第２部分４１ｂを有していてもよい。第２導電層４１２は、Ｚ方向から見て第１導電層４１１と重なる領域に設けられ、第１導電層４１１の第１半導体層１０とは反対側に接している。第３具体例においても、誘電体層８１は、第１導電層４１１の第１半導体層１０とは反対側の周辺部４１１ｐに接して設けられている。なお、第２導電層４１２は、第１導電層４１１の材料とは異なる材料を含んでいる。例えば、第１導電層４１１及び第２導電層４１２は一度のエッチング工程によりパターニングされる。
第２の実施形態では、第１電極４１は、キャリアの注入を担う第１導電層４１１と、補助配線として機能する第２導電層４１２と、を有している。これにより、第１導電層４１１及び第２導電層４１２のそれぞれの役割に応じて、最適な材料を選択することができる。
（第３の実施形態）
図７は、第３の実施形態の模式的断面図である。
第３の実施形態では、第１電極４１が第２電極５０の支持基板５４側に乗り上げている点が第１の実施形態と異なる。第３の実施形態における他の構成は、第１の実施形態と同様である。
図７に表したように、誘電体層８１は、第２電極５０の接触部５１のうち第２半導体層２０とは反対側の一部に接して設けられている。誘電体層８１は、第１半導体層１０の第２面１０ｂの一部、積層構造体１００の側面並びに支持基板５４側の面、及び第２電極５０の周辺部に接している。
第１電極４１の第２部分４１ｂは、Ｚ方向から見て第２電極５０と重なる位置まで設けられている。第２部分４１ｂは、Ｚ方向から見て発光層３０の一部及び第２半導体層２０の一部とも重なっている。この場合、Ｚ方向から見て、第２電極５０の接合用金属部５２の全体は、第１電極４１の第２部分４１ｂ又は第２電極５０の接触部５１に重なっている。言い換えれば、第１面１０ａから、接合用金属部５２は隠れている。
第３の実施形態において、第１電極４１のうち少なくとも第２面１０ｂに接する側の材料は、第１半導体層１０とオーミック接触する材料のうちで、接合用金属部５２よりも光の反射率が高い材料を含むことが好ましい。上記配置により、発光層３０から誘電体層８１に入射した発光光は、接合用金属部５２に到達することなく、第１電極４１の第２部分４１ｂによって反射される。これにより、光の取り出し効率が向上する。
第１電極４１のうち少なくとも前記第２面に接する側の材料は、例えばＡｌである。なお、接合用金属部５２の第２半導体層２０側の材料はＴｉである。具体的には、第１電極４１は、例えば第１半導体層１０側からＡｌ／Ｎｉ／Ａｕ／Ｔｉである。第１電極４１の厚さは、例えば８００ｎｍである。
第３の実施形態では、第１電極４１の第２部分４１ｂは、第２電極５０の接触部５１の支持基板５４側まで設けられている。これにより、第１電極４１の面積が拡張され、第１電極４１の抵抗を任意に低下させることができる。
また、第１電極４１の抵抗を低下させるとともに、凹部１００ｔのＸ方向の長さを短くすることができる。言い換えれば、第１電極４１及び誘電体層８１が第１半導体層１０と接する面積を小さくすることができる。これにより、第２電極５０の接触部５１の面積を広げることができる。上述のように、ｐ形の第２半導体層２０の抵抗率はｎ形の第１半導体層１０の抵抗率よりも高い。したがって、第２電極５０の接触部５１の面積が広いことにより、発光領域を広げることができる。また、電流密度を下げることができるため、発光効率が向上し、動作電圧が低減する。
なお、第３の実施形態に係る半導体発光素子の製造方法については、第１電極４１の形成の前に、第２電極５０の接触部５１を形成する点を除いて、第１の実施形態と同様である。
以上説明したように、発光効率の高い半導体発光素子を提供することができる。
上記に本実施の形態およびその変形例を説明したが、本発明はこれらの例に限定されるものではない。
例えば、積層構造体１００の形成方法としては、有機金属気相成長法のほか、分子線エピタキシャル成長法等の他の技術を用いることができる。
また、支持基板５４の全体で導電性を有する必要はなく、樹脂などの絶縁性の基材の表面に金属配線等の導体が形成されているものでもよい。
量子井戸層の発光波長は、上記に限定されない。量子井戸層に、例えば、ＧａＩｎＮの窒化ガリウム系化合物半導体を用いる場合は３７０ｎｍから７００ｎｍの発光が得られる。
なお、上記に本実施の形態およびその変形例を説明したが、本発明はこれらの例に限定されるものではない。例えば、前述の各実施の形態またはその変形例に対して、当業者が適宜、構成要素の追加、削除、設計変更を行ったものもや、各実施の形態の特徴を適宜組み合わせたものも、本発明の要旨を備えている限り、本発明の範囲に含有される。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１０…第１半導体層、１０ａ…第１面、１０ｂ…第２面、１２…凹凸部、２０…第２半導体層、３０…発光層、４１…第１電極、４１ａ…第１部分、４１ｂ…第２部分、４２…パッド、４３…延在部、５０…第２電極、５１…接触部、５２…接合用金属部、５３…接合層、５４…支持基板、５５…裏面電極、８１…誘電体層、８１ａ…第１誘電体部、８１ｂ…第２誘電体部、８３…誘電体層、１００…積層構造体、１００ｔ…凹部、１１０、１９１、１９２…半導体発光素子、４１１…第１導電層、４１１ｐ…周辺部、４１２…第２導電層

Claims (18)

  1. 第１面と、前記第１面とは反対側の第２面と、を有する第１導電形の第１半導体層と、
    前記第１半導体層の前記第２面の側に設けられた第２導電形の第２半導体層と、
    前記第１半導体層と前記第２半導体層との間に設けられた発光層と、
    前記第２面と接し、前記第１半導体層の屈折率よりも低い屈折率を有する誘電体層と、
    前記第２面と接し、前記誘電体層と隣接して設けられた第１部分と、前記誘電体層の前記第１半導体層とは反対側に接する第２部分と、を有する第１電極であって、前記第２面に平行な面に投影したときに前記第２半導体層と重ならない第１電極と、
    前記第２半導体層の前記発光層とは反対側と接する接触部を有する第２電極であって、前記第２面に平行な面に投影したときに前記接触部と前記発光層とが重なる第２電極と、
    前記第２電極の前記第２半導体層とは反対側に設けられ前記第２電極と導通する支持基板と、
    を備えた半導体発光素子。
  2. 前記第１部分は、前記第２面に沿った第１方向に延在し、
    前記第１部分の前記第１方向の長さは、前記第１方向に垂直な第２方向の長さよりも長い請求項１記載の半導体発光素子。
  3. 前記第１部分のうち前記第２方向の前記長さは、前記第２電極のうち前記第２半導体層と接する部分における前記第２方向の長さよりも短い請求項２記載の半導体発光素子。
  4. 前記第２電極のうち前記第２半導体層と接する部分の面積は、前記第１電極の面積よりも大きい請求項１〜３のいずれか１つに記載の半導体発光素子。
  5. 前記第１電極は、前記第２面に平行な面に投影したときに前記第１半導体層と重ならない延在部を有し、
    前記延在部のうち前記支持基板とは反対側に設けられ前記延在部に接するパッドをさらに備えた請求項１〜４のいずれか１つに記載の半導体発光素子。
  6. 前記第１部分は、前記パッドの側から前記第２面に沿った第１方向に延在し、
    前記パッドのうち前記第１方向に垂直な第２方向の長さは、前記第１電極の前記第２方向の長さよりも長い請求項５記載の半導体発光素子。
  7. 前記誘電体層は、
    前記第１電極の前記第１半導体層とは反対側において前記第１電極を覆う部分をさらに有する請求項１〜６のいずれか１つに記載の半導体発光素子。
  8. 前記第１電極は、
    前記第１部分を有する第１導電層と、
    前記第２部分を有し、前記第１導電層の前記第１半導体層とは反対側に接するとともに、前記第１導電層と異なる材料を含む第２導電層と、
    を有する請求項１〜７のいずれか１つに記載の半導体発光素子。
  9. 前記誘電体層は、前記第１導電層の前記第１半導体層とは反対側に接する請求項８記載の半導体発光素子。
  10. 前記第１電極は、
    前記第１部分及び前記第２部分を有する第１導電層と、
    前記第１導電層の前記第１半導体層とは反対側において前記第１導電層と接し、前記第１導電層の材料とは異なる材料を含む第２導電層と、
    を有する請求項１〜７のいずれか１つに記載の半導体発光素子。
  11. 前記第２電極は、
    前記第２半導体層に接する接触部と、
    前記接触部の前記第２半導体層とは反対側に設けられ、前記支持基板と接し、前記第２面に平行な面に投影したときに前記第１電極と重なる接合用金属部と、
    を有する請求項１〜１０のいずれか１つに記載の半導体発光素子。
  12. 前記第１半導体層は、
    前記第１面に設けられ、前記発光層から放射される発光光のピーク波長以上であるピッチで設けられた凹凸部を有する請求項１〜１１のいずれか１つに記載の半導体発光素子。
  13. 第１導電形はｎ形であり、
    第２導電形はｐ形である請求項１〜１２のいずれか１つに記載の半導体発光素子。
  14. 前記第２電極のうち少なくとも前記第２半導体層に接する側の材料は、Ａｇを含む請求項１〜１３のいずれか１つに記載の半導体発光素子。
  15. 前記第１電極のうち少なくとも前記第２面に接する側の材料は、Ｔｉ、Ａｕ、Ａｌ、Ａｇ、若しくはこれらのいずれか１つを含む合金、又はＩＴＯを含む請求項１〜１４のいずれか１つに記載の半導体発光素子。
  16. 前記誘電体層は、ＳｉＯ２、ＳｉＮ、又はＳｉＯＮを含む請求項１〜１５のいずれか１つに記載の半導体発光素子。
  17. 前記第１半導体層はＧａＮを含み、
    前記第２半導体層はＧａＮを含む請求項１〜１６のいずれか１つに記載の半導体発光素子。
  18. 前記第１電極と前記第２半導体層との間隔は、前記誘電体層の膜厚よりも広い請求項１〜１７のいずれか１つに記載の半導体発光素子。
JP2012182748A 2012-08-21 2012-08-21 半導体発光素子 Active JP5377725B1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2012182748A JP5377725B1 (ja) 2012-08-21 2012-08-21 半導体発光素子
US13/729,563 US8847271B2 (en) 2012-08-21 2012-12-28 Semiconductor light emitting device
US14/470,024 US9214595B2 (en) 2012-08-21 2014-08-27 Semiconductor light emitting device
US14/702,949 US9293657B2 (en) 2012-08-21 2015-05-04 Semiconductor light emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012182748A JP5377725B1 (ja) 2012-08-21 2012-08-21 半導体発光素子

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2013127968A Division JP5865870B2 (ja) 2013-06-18 2013-06-18 半導体発光素子

Publications (2)

Publication Number Publication Date
JP5377725B1 true JP5377725B1 (ja) 2013-12-25
JP2014041886A JP2014041886A (ja) 2014-03-06

Family

ID=49955011

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012182748A Active JP5377725B1 (ja) 2012-08-21 2012-08-21 半導体発光素子

Country Status (2)

Country Link
US (3) US8847271B2 (ja)
JP (1) JP5377725B1 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5377725B1 (ja) * 2012-08-21 2013-12-25 株式会社東芝 半導体発光素子
JP2014120669A (ja) * 2012-12-18 2014-06-30 Toshiba Corp 半導体発光素子
JP2015056647A (ja) * 2013-09-13 2015-03-23 株式会社東芝 窒化物半導体発光装置
US9666779B2 (en) * 2013-11-25 2017-05-30 Yangzhou Zhongke Semiconductor Lighting Co., Ltd. Semiconductor light emitting diode chip with current extension layer and graphical current extension layers
CN104538442B (zh) * 2014-08-28 2017-10-17 华为技术有限公司 一种隧穿场效应晶体管及其制作方法
JP2016054260A (ja) * 2014-09-04 2016-04-14 株式会社東芝 半導体発光素子
JP2016146389A (ja) * 2015-02-06 2016-08-12 株式会社東芝 半導体発光素子及びその製造方法
JP2016174015A (ja) * 2015-03-16 2016-09-29 株式会社東芝 半導体発光素子
JP2017059645A (ja) * 2015-09-15 2017-03-23 株式会社東芝 半導体発光素子

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006210824A (ja) * 2005-01-31 2006-08-10 Mitsubishi Cable Ind Ltd 窒化物半導体発光素子
JP2010141176A (ja) * 2008-12-12 2010-06-24 Toshiba Corp 発光装置及びその製造方法
JP2011258670A (ja) * 2010-06-07 2011-12-22 Toshiba Corp 半導体発光装置
JP2012129281A (ja) * 2010-12-14 2012-07-05 Hitachi Cable Ltd 発光素子
JP2012243825A (ja) * 2011-05-16 2012-12-10 Toshiba Corp 半導体発光素子

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5123269B2 (ja) 2008-09-30 2013-01-23 ソウル オプト デバイス カンパニー リミテッド 発光素子及びその製造方法
JP5017399B2 (ja) * 2010-03-09 2012-09-05 株式会社東芝 半導体発光装置および半導体発光装置の製造方法
JP5185308B2 (ja) * 2010-03-09 2013-04-17 株式会社東芝 半導体発光装置の製造方法
JP5050109B2 (ja) * 2011-03-14 2012-10-17 株式会社東芝 半導体発光素子
JP5694215B2 (ja) * 2012-03-07 2015-04-01 株式会社東芝 半導体発光素子
JP5377725B1 (ja) * 2012-08-21 2013-12-25 株式会社東芝 半導体発光素子

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006210824A (ja) * 2005-01-31 2006-08-10 Mitsubishi Cable Ind Ltd 窒化物半導体発光素子
JP2010141176A (ja) * 2008-12-12 2010-06-24 Toshiba Corp 発光装置及びその製造方法
JP2011258670A (ja) * 2010-06-07 2011-12-22 Toshiba Corp 半導体発光装置
JP2012129281A (ja) * 2010-12-14 2012-07-05 Hitachi Cable Ltd 発光素子
JP2012243825A (ja) * 2011-05-16 2012-12-10 Toshiba Corp 半導体発光素子

Also Published As

Publication number Publication date
US9214595B2 (en) 2015-12-15
US20150236211A1 (en) 2015-08-20
JP2014041886A (ja) 2014-03-06
US8847271B2 (en) 2014-09-30
US9293657B2 (en) 2016-03-22
US20140361248A1 (en) 2014-12-11
US20140054594A1 (en) 2014-02-27

Similar Documents

Publication Publication Date Title
JP5377725B1 (ja) 半導体発光素子
JP5953155B2 (ja) 半導体発光装置
JP6722221B2 (ja) 発光ダイオード
KR101493321B1 (ko) 전류 분산 효과가 우수한 발광소자 및 그 제조 방법
US10177281B2 (en) Light-emitting diode
JP6052962B2 (ja) 半導体発光装置
JP2007227939A (ja) 発光素子及びその製造方法
JP2007103689A (ja) 半導体発光装置
US20230395765A1 (en) Light-emitting device
JP6911111B2 (ja) オプトエレクトロニクス半導体チップおよびオプトエレクトロニクス半導体チップの製造方法
JP2016134422A (ja) 半導体発光素子およびその製造方法
JP4862386B2 (ja) 半導体発光ダイオード
WO2014192226A1 (ja) 発光素子
KR20120002130A (ko) 플립칩형 발광 소자 및 그 제조 방법
KR101165253B1 (ko) 발광다이오드
JPWO2014041769A1 (ja) 発光ダイオード素子および発光ダイオード装置
KR101300263B1 (ko) 반도체 발광소자
JP5865870B2 (ja) 半導体発光素子
JP2005228924A (ja) 半導体発光素子
KR101805301B1 (ko) 광추출효율 향상을 위한 p-형 오믹 접합 전극 패턴을 구비한 자외선 발광 다이오드 소자
KR20130096209A (ko) 반도체 발광소자
JP6029912B2 (ja) 半導体発光素子
JP6747308B2 (ja) 発光素子
KR20130125609A (ko) 광추출 효율이 향상된 발광다이오드

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130924

R151 Written notification of patent or utility model registration

Ref document number: 5377725

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250