WO2014192226A1 - 発光素子 - Google Patents

発光素子 Download PDF

Info

Publication number
WO2014192226A1
WO2014192226A1 PCT/JP2014/002398 JP2014002398W WO2014192226A1 WO 2014192226 A1 WO2014192226 A1 WO 2014192226A1 JP 2014002398 W JP2014002398 W JP 2014002398W WO 2014192226 A1 WO2014192226 A1 WO 2014192226A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
light
light emitting
semiconductor layer
emitting element
Prior art date
Application number
PCT/JP2014/002398
Other languages
English (en)
French (fr)
Inventor
石崎　順也
Original Assignee
信越半導体株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 信越半導体株式会社 filed Critical 信越半導体株式会社
Publication of WO2014192226A1 publication Critical patent/WO2014192226A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials

Definitions

  • the present invention relates to a compound semiconductor light emitting device, and relates to a light emitting device having a first semiconductor layer, an active layer, a second semiconductor layer, a reflective layer, and a support substrate.
  • LED Light Emitting Diode
  • the output per light emitting element can be increased, the number of LEDs mounted in the system can be reduced.
  • the size of the light emitting element chip increases, the price per chip becomes expensive, and thus it is required to reduce the size of the chip.
  • the chip needs to be provided with a metal coating for wire bonding and wiring, and light extraction from the metal coating is generally impossible. Therefore, since the area of the covering portion relatively increases with the miniaturization of the chip, it is difficult to design high brightness. Therefore, in order to reduce the size of the chip and realize a high-brightness chip, it is necessary not to cause light emission in a region where light cannot be extracted and to suppress absorption in a non-light-emitting region.
  • Patent Document 1 discloses a method in which an electrode having a polarity different from that of the bonding pad is not disposed around the bonding pad as a method of preventing the bonding pad portion occupying a large area from the light extraction surface of the light emitting element.
  • this method since no current flows into the active layer near the bonding pad and no light is emitted, a state where light cannot be extracted by emitting light under the bonding can be avoided.
  • the light emitted from the active layer is emitted isotropically, the light incident on the bonding pad is absorbed by the ohmic contact between the bonding pad and the semiconductor interface, and the luminance is lowered.
  • a multilayer reflective layer (DBR: Distributed Bragg Reflector) is provided below the bonding pad, and light incident isotropically emitted from the active layer and incident on the bonding pad is returned to the lower reflective layer side.
  • DBR Distributed Bragg Reflector
  • a method of reflecting is disclosed. However, in this method, since the light incident on the lower part of the bonding pad is reflected by the reflective layer below the active layer, it is once incident on the active layer, reflected by the reflective layer, and then emitted from the light extraction surface. It is necessary to enter the active layer. For light having a wavelength emitted from the active layer, the absorption coefficient of light absorbed by the active layer is 1, and the absorptance is determined according to the film thickness.
  • the thickness of the active layer can be reduced by reducing the thickness, light absorption cannot be reduced to zero because it is necessary to pass through the active layer at least twice in principle in order to reflect. Also, multiple reflections occur due to the space between the upper reflecting surface and the lower reflecting surface. In this case, since the number of times of crossing the active layer increases by a multiple of 2, more light absorption occurs. Therefore, it is not an optimal method for suppressing light absorption.
  • Patent Document 3 discloses a method in which the active layer below the bonding pad portion is removed. In this method, light absorption in the bonding pad lower region can be suppressed. However, in this method, the angle formed between the removed portion of the active layer and the active layer is orthogonal, and light emitted from the active layer is reflected to the active layer side at the removal interface. Since the light travels straight in the active layer, most of the light incident in the removal direction is absorbed. Eventually, the luminance does not increase, and only the same effect as in Patent Documents 1 and 2 can be obtained.
  • the present invention has been made in view of the above problems, and provides a light-emitting element capable of minimizing multiple reflections inside the light-emitting element, minimizing light absorption in the active layer, and improving luminous efficiency. Objective.
  • the present invention includes a support substrate, a reflective layer portion above the support substrate, and a light emitting portion above the reflective layer portion, and the light emitting portion has a first conductivity type.
  • a light-emitting element in which a back surface side of a support substrate is a second surface, and the light-emitting portion includes a third surface provided below the active layer in parallel with the first surface, and the third surface And an insulating fourth dielectric layer that covers the first surface, the third surface, and a portion of the fourth surface.
  • a thin wire-like surface electrode formed on the first surface and a bonding pad formed on the third surface are electrically connected A certain first electrode portion, to provide a light emitting device, characterized in that those having a second electrode portion formed on the second surface.
  • the fourth surface connecting the first surface and the third surface provided below the active layer in parallel with the first surface that is the light extraction surface is inclined, so that the active layer Since the light emitted from the light is reflected to the side surface by the inclined fourth surface, light absorption in the lower region of the bonding pad can be suppressed, and the luminance of the light emitting element can be increased.
  • the fourth surface is preferably formed by a wet etching method.
  • the fourth surface can be easily obtained, and a light-emitting element with reduced cost can be obtained.
  • the insulating dielectric layer is preferably made of any one of SiO 2 , SiN, MgO, MgZnO, Al 2 O 3 , SiC, GaN, and AlN. With such an insulating dielectric layer, a good insulating property can be obtained easily.
  • the first semiconductor layer, the active layer, and the second semiconductor layer may be (Al x Ga 1-x ) y In 1-y P (0 ⁇ x ⁇ 1, 0.4 ⁇ y ⁇ 0.6), or the first semiconductor layer, the active layer, and the second semiconductor layer are composed of Al z Ga 1-z As (0 ⁇ z ⁇ 1).
  • the first semiconductor layer and the second semiconductor layer may be (Al x Ga 1-x ) y In 1-y P (0 ⁇ x ⁇ 1, 0.4 ⁇ y ⁇ 0.6), the active
  • the layer is preferably composed of Al z Ga 1-z As (0 ⁇ z ⁇ 1).
  • the support substrate is a conductive substrate made of a semiconductor or a metal
  • the reflection layer portion is made of a metal containing any one or more of Au, Ag, Al, Ni, and Pt. It is preferable that the reflection layer portion has a reflectance of 50% or more with respect to light generated in the light emitting portion. Thus, luminous efficiency can be improved more by comprising a support substrate and a reflective layer part.
  • one side of the chip of the light emitting element is 127 ⁇ m or more and 254 ⁇ m or less. If the chip of the light emitting element in this size range is used, the effect that the brightness of the light emitting element can be further increased appears significantly. Therefore, the light emitting element can be downsized and the light emitting brightness can be improved, and the cost can be reduced. It becomes a light emitting element which can suppress this.
  • the light emitted from the active layer is reflected to the side surface by the inclined fourth surface and can suppress light absorption in the lower region of the bonding pad.
  • Multiple reflection in the light-emitting layer can be minimized, light absorption in the active layer can be minimized, and the light emission efficiency can be increased.
  • a light-emitting element that exhibits a remarkable effect on a small light-emitting element chip can be provided.
  • the light emitting device 100 of the present invention includes a support substrate 130, a second bonding metal layer 131, a first bonding metal layer 114 constituting a reflective layer portion, a dielectric film 111, and a part of the dielectric film.
  • the ohmic metal layer 113 for ohmic contact, the second conductive type second semiconductor layer 106 constituting the light emitting portion 108, the active layer 105, and the first conductive type first semiconductor layer 104 are sequentially stacked in the removed region. It has been done.
  • the light emitting element 100 includes a first surface 161 that is a light extraction surface on the first semiconductor layer side of the light emitting unit 108 and a second surface 162 on the back side of the support substrate.
  • an inclined fourth surface 164 is an inclined fourth surface 164.
  • the top surface is larger than the bottom surface so that the third surface and the fourth surface have a mesa structure as shown in FIG. It may have a part removed in the shape, or may have a part removed in the shape of a truncated pyramid, and can be appropriately determined according to the shape of the bonding pad.
  • the lower bottom surface corresponds to the third surface 163, and the inclined side surface corresponds to the fourth surface 164.
  • the light emitting element 100 has a fine line-shaped surface electrode 167 as shown in FIGS. 7A to 7C on the first surface 161, and the first surface 161 and the third surface 161 in regions other than the fine line-shaped surface electrode 167.
  • An insulating dielectric layer 165 that covers the first surface 163 and the fourth surface 164; a thin line-shaped surface electrode 167 formed on the first surface 161; and an insulating dielectric layer 165 on the third surface 163.
  • the first electrode portion 171 is electrically connected to the bonding pad 168 formed in this manner, and the second electrode portion 172 is formed on the second surface 162.
  • the fourth surface 164 connecting the first surface 161 and the third surface 163 provided below the active layer 105 is inclined in parallel with the first surface 161 that is the light extraction surface.
  • the light emitted from the active layer 105 is reflected to the side surface by the inclined fourth surface 164, so that light absorption in the lower region of the bonding pad 168 can be suppressed. Can increase the brightness.
  • FIG. 1 A method of manufacturing the light emitting device 100 described in the first embodiment of the present invention shown in FIG. 1 as described above will be described below with reference to FIGS. 2A to 4 and FIGS. 7A to 7C.
  • a buffer layer 102, an etching stop layer 103, a first conductivity type (Al x Ga 1-x ) y In 1-y P (0.5 ⁇ x ⁇ 1, 0.4 ⁇ y ⁇ ) are formed on the starting substrate 101. 0.6) and an active layer 105 made of (Al x Ga 1-x ) y In 1-y P (0 ⁇ x ⁇ 0.5, 0.4 ⁇ y ⁇ 0.6).
  • a substrate 110 is produced.
  • the starting substrate 101 can use GaAs or Ge, but it is preferable to use GaAs.
  • the first semiconductor layer 104 may be only a layer made of (Al x Ga 1-x ) y In 1-y P (0.5 ⁇ x ⁇ 1, 0.4 ⁇ y ⁇ 0.6) as shown in FIG. 2A.
  • a high doping contact layer 104a and a low band gap contact layer 104b are interposed between the etching stop layer 103 and the first semiconductor layer 104 in order to lower the contact resistance and lower the forward voltage VF. It does not matter if it is provided.
  • the second semiconductor layer 106 may be only a layer made of (Al x Ga 1-x ) y In 1-y P (0.5 ⁇ x ⁇ 1, 0.4 ⁇ y ⁇ 0.6).
  • a GaP contact layer 106a or a GaAs contact layer 106b may be provided on the second semiconductor layer 106 in order to lower the contact resistance and lower the forward voltage VF.
  • the contact resistance can be sufficiently lowered.
  • the first semiconductor layer 104 and the second semiconductor layer 106 need only have an effect of confining carriers in the active layer 105, and are usually set to a thickness of 0.5 ⁇ m or more. In addition, the effect is enhanced if the thickness of the first semiconductor layer 104 and the second semiconductor layer 106 is large. However, considering the lattice mismatch at the time of returning to room temperature after the growth is completed, the first semiconductor layer 104 and the active semiconductor layer 104 are activated.
  • the total thickness of the layer 105 and the second semiconductor layer 106 is generally set to 15 ⁇ m or less. In the present invention, the thickness of each of the first semiconductor layer 104 and the second semiconductor layer 106 is preferably about 2 ⁇ m.
  • the active layer 105 may be a single composition layer, or may be selected from a structure in which a barrier layer as a high band gap layer and an active layer as a low band gap layer are alternately stacked.
  • the thickness of the barrier layer may be a multiple quantum well structure (MQW) of less than 15 ⁇ m where the wave functions of adjacent active layers overlap, or may be either a multiple barrier type of 15 ⁇ m or more where the wave functions do not overlap.
  • MQW multiple quantum well structure
  • the well layer thickness is preferably selected to be about 6 to 15 nm
  • the barrier layer is preferably selected to be about 3 to 12 nm. is there.
  • the barrier layer thickness is preferably selected to be about 15 to 50 nm
  • the active layer thickness is preferably selected to be about 7 to 15 nm.
  • the first semiconductor layer 104, the active layer 105, and the second semiconductor layer 106 are formed of (Al x Ga 1-x ) y In 1-y P (0 ⁇ x ⁇ 1, 0.4 ⁇ y ⁇ 0. 6), the first semiconductor layer 104, the active layer 105, and the second semiconductor layer 106 are composed of Al z Ga 1-z As (0 ⁇ z ⁇ 1).
  • the first semiconductor layer 104 and the second semiconductor layer 106 are (Al x Ga 1-x ) y In 1-y P (0 ⁇ x ⁇ 1, 0.4 ⁇ y ⁇ 0.6),
  • the active layer 105 may be made of Al z Ga 1-z As (0 ⁇ z ⁇ 1).
  • a dielectric film 111 transparent to the light generated in the active layer 105 is formed on the epitaxial substrate 110.
  • Any material can be selected as long as the material is transparent and has a dielectric property, but SiO 2 or SiN x is formed when a film is formed by a CVD method, and SiO 2 or SiN x is formed when a film is formed by a sputtering method. 2 , MgO, MgZnO, SiC, Al 2 O 3 and the like are easy to form, and other materials such as GaN and AlN may be selected.
  • the dielectric film 111 is patterned into a desired pattern by photolithography.
  • a wet method or a dry method can be selected.
  • wet etching can be performed with an acid containing fluorine on the SiO 2 film.
  • An ohmic metal layer 113 for ohmic contact is formed in the region 112 where the dielectric film 111 is partially removed by etching.
  • the second conductivity type is N-type, it is effective to reduce the ohmic contact resistance when the ohmic metal layer 113 is formed of a metal containing Si or Ge.
  • the ohmic metal layer 113 is Forming the metal layer 113 with a metal containing Zn or Be is effective in reducing ohmic contact resistance.
  • a first bonding metal layer 114 constituting a reflective layer portion is formed, and this is used as a first bonding substrate 120.
  • the first bonding metal layer 114 constituting the reflective layer part is preferably formed of a metal containing one or more of Au, Ag, Al, Ni, and Pt. Further, the first bonding metal layer 114 constituting the reflection layer portion is preferably adjusted so that the reflectance with respect to the light generated in the light emitting portion 108 is 50% or more.
  • the first bonding metal layer 114 may have only one layer as shown in FIG. 2A, but as shown in FIG. 2B, the first bonding metal layer 114 is used to suppress metal diffusion from the ohmic metal layer 113 and the lower layer.
  • the first refractory metal layer 114a for preventing diffusion may be sandwiched between the two layers.
  • the refractory metal layer 114a is preferably formed of a metal layer including at least one of Ti, V, Nb, Ta, Cr, Mo, W, Ni, Pd, and Pt.
  • a second bonded metal layer 131 is formed on a support substrate 130 that is a substrate that supports the light emitting element itself, and a second bonded substrate 140 is obtained.
  • the support substrate 130 may be a flat plate-like material having conductivity, and is preferably a semiconductor or metal. Specifically, Si, Ge, GaAs, GaP, InP, ZnO, etc. can be selected, but the cost is low. Considering the above, Si is preferable.
  • the second bonding metal layer 131 may have only one layer as shown in FIG. 3A. However, as shown in FIG. 3B, in order to suppress material diffusion from the support substrate, the second bonding metal layer 131 is used for preventing diffusion in the middle of the second bonding metal layer 131.
  • the second refractory metal layer 131a may be sandwiched.
  • the second refractory metal layer 131a is preferably formed of a metal layer containing at least one of Ti, V, Nb, Ta, Cr, Mo, W, Ni, Pd, and Pt.
  • the first bonding substrate 120 and the second bonding metal layer 114 of the first bonding substrate 120 and the second bonding metal layer 131 of the second bonding substrate 140 are opposed to each other.
  • the substrate 140 is overlaid, the atmosphere is reduced, a pressure of 1000 to 8000 N is applied, and the substrate is heated to room temperature or higher to join the two substrates, thereby forming a third bonded substrate 150.
  • the starting substrate 101 is removed by etching.
  • a mixed solution of ammonia and hydrogen peroxide water may be used.
  • the etching stop layer 103 is removed by etching. Etching may be performed with a selective etching solution, but in the present invention, it is preferable to use a mixed solution of sulfuric acid and hydrogen peroxide solution.
  • a surface electrode 167 is formed on the first semiconductor layer 104 by photolithography.
  • the surface electrode 167 is a metal containing Si and Ge when the first conductivity type of the first semiconductor layer 104 is N-type, and a metal containing Zn and Be when the first conductivity type of the first semiconductor layer 104 is P-type. Preferably it consists of. Further, since the surface electrode 167 has a current distribution function, the surface electrode 167 is preferably formed of a low-resistance metal, and preferably includes at least one of Au, Al, and Cu.
  • the second semiconductor layer 106 positioned below the active layer 105 includes a third surface 163 parallel to the first surface, the first semiconductor layer 104, the active layer 105, and the second semiconductor layer 106.
  • An inclined fourth surface 164 connecting the first surface 161 and the first surface 161 is formed.
  • Etching is preferably carried out by a wet etching method, and the etching solution can be carried out with an acid containing hydrochloric acid. The angle of the etched surface can be adjusted by the hydrochloric acid content.
  • an insulating dielectric layer 165 that covers the surface is formed.
  • the material of the insulating dielectric layer 165 can be selected from SiO 2 , SiN x , MgO, MgZnO, Al 2 O 3 , SiC, GaN, and AlN, but a wet etching process is applied when forming the opening 166. In this case, it is preferable to select SiO 2 , SiN x , MgO, or MgZnO.
  • the insulating dielectric layer 165 is patterned into a desired pattern by photolithography.
  • An opening 166 is formed in part of the insulating dielectric layer 165 by etching.
  • etching either a wet method or a dry method can be selected.
  • a bonding pad 168 electrically connected to the surface electrode 167 was formed, and this was used as the first electrode portion 171.
  • the bonding pad 168 Since the bonding pad 168 is used for wire bonding, the larger the thickness, the better. However, when considering cost performance, it is preferable to select a thickness of about 500 nm to 3000 nm.
  • the thickness of the bonding pad 168 can be about 2000 nm. However, such a thickness is merely an example, and within the above-mentioned range, even if it is thicker or thinner than this, the effect does not change, and those skilled in the art can appropriately change it.
  • a second electrode portion 172 is formed on the second surface 162 on the back surface side of the support substrate 130, and a chip-shaped light emitting element can be manufactured by dicing (see FIG. 1).
  • FIG. 7A is an example of a top view when a substantially comb-shaped design is adopted for the surface electrode 167 in a square chip having a size of 254 ⁇ m ⁇ 254 ⁇ m, and the bonding pad 168 is arranged so as to be connected to each surface electrode.
  • FIG. 7B is an example of a top view in the case of a rectangular chip having a size of 254 ⁇ m ⁇ 127 ⁇ m. As in the case of FIG. 7A, the bonding pad 168 is connected to the surface electrode 167.
  • FIG. 7C shows a case where the surface electrode 167 has a corrugated shape instead of the substantially comb-shaped surface electrode 167 in a square chip having a size of 254 ⁇ m ⁇ 254 ⁇ m.
  • the fourth surface 164 is drawn in a circular shape that is substantially similar to the bonding pad 168, but is not limited to a circular shape, and may be a rectangular shape or other shapes. .
  • FIG. 5 is a schematic diagram of a conventional light emitting device.
  • a conventional light emitting device 500 includes a reflective layer portion 514 and a light emitting portion 508 on a support substrate 530, and a first surface 561 which is a light extraction surface and a second surface on the back surface side of the support substrate. Surface 562. Further, the first surface 561 has a first electrode portion 571 in which the surface electrode 567 and the bonding pad 568 are electrically connected, and a second electrode portion 572 on the second surface 562. .
  • FIG. 1 that are the same as those of the first embodiment shown in FIG. 1 are denoted by the same reference numerals in FIG. 8, and a part of the same configuration as that of the first embodiment is not described.
  • the light emitting device 200 of the present invention includes a support substrate 130, a second bonding metal layer 131, a first bonding metal layer 114 constituting the reflective layer portion, a dielectric film 111, and a part of the dielectric film.
  • the ohmic metal layer 113 for ohmic contact, the second conductive type third semiconductor layer 207 constituting the light emitting portion 108, the second conductive type second semiconductor layer 106, the active layer 105, the first A first semiconductor layer 104 of one conductivity type is sequentially stacked.
  • the light emitting element 200 has a first surface 161 that is a light extraction surface on the first semiconductor layer side of the light emitting unit 108 and a second surface 162 on the back surface side of the support substrate.
  • the third semiconductor layer 207 is a layer having a function of current diffusion, a function of absorbing a mechanical shock during bonding, and a selectivity during wet etching, and preferably has a thickness of 0.5 ⁇ m or more and 50 ⁇ m or less.
  • the third semiconductor layer 207 may be a single composition / doping concentration layer made of GaAs z P 1-z (0 ⁇ z ⁇ 1), or a contact GaAs layer (not shown) on the third semiconductor layer 207, Alternatively, a contact GaP layer (not shown) may be provided.
  • a part of the first semiconductor layer 104 is covered with a resist by photolithography, and the first mesa structure is formed.
  • the semiconductor layer 104, the active layer 105, and the second semiconductor layer 106 are removed by etching, a third surface 163 is formed on the third semiconductor layer 207, and the first semiconductor layer 104, the active layer 105, and the second semiconductor layer 106 are included.
  • Four surfaces 164 are formed.
  • Etching is performed by a wet etching method, and the etching solution is an acid containing hydrochloric acid. The angle of the etched surface can be adjusted by the hydrochloric acid content.
  • a hydrochloric acid-based etchant it has selectivity with respect to the third semiconductor layer 207, so that the etching rate rapidly decreases in the third semiconductor layer 207.
  • multiple reflection occurs between the third surface 163 and the first bonding metal layer 114 as compared with the first embodiment, but light is absorbed between the multiple reflections. Since there is no material, it goes without saying that the same tendency as in the first embodiment is taken. In addition, light emitted from the side surface direction of the third semiconductor layer 207 increases in the process of multiple reflection.
  • the light emitting element 100 shown in FIG. 1 was manufactured. That is, a 1.0 ⁇ m-thick second bonding metal layer mainly made of Au and a refractory metal such as Ti or Ni laminated on the support substrate made of Si and having a thickness of 100 ⁇ m other than the bonding portion A first bonding metal layer constituting a reflective layer portion made of 1.0 ⁇ m thick, a dielectric film made of SiO 2 having a thickness of 0.3 to 0.4 ⁇ m, and a region formed by partially removing the dielectric film.
  • an ohmic metal layer for ohmic contact that mainly contains Au and further contains a dopant metal, and a second light emitting portion that comprises (Al 0.9 Ga 0.1 ) 0.5 In 0.5 P.
  • a second semiconductor layer having a conductivity type of 2.0 ⁇ m, (Al 0.8 Ga 0.2 ) 0.5 In 0.5 P with a thickness of 12 nm, and (Al 0.02 Ga 0. 98) 0.5 in 0.5 P is 20 cycles of Active layer composed of ⁇ layer structure, the first semiconductor layer of (Al 0.9 Ga 0.1) 0.5 In 0.5 thickness 2.0 ⁇ m of the first conductivity type formed of P are sequentially stacked, the first A surface electrode having a height of 2.0 ⁇ m made of a metal layer mainly containing Au is formed on the semiconductor layer.
  • a mesa structure depression is formed in the light emitting portion, the third surface is formed in the second semiconductor layer, and the angle formed by the third surface and the fourth surface is 30 to 60 degrees.
  • an insulating dielectric layer made of SiO 2 and having a thickness of 0.3 to 0.4 ⁇ m is formed so as to cover the first surface, the third surface, and the fourth surface on the first semiconductor layer.
  • a bonding pad having a thickness of 2.0 ⁇ m mainly made of Au was formed in the recess of the mesa structure through the insulating dielectric layer.
  • a second electrode portion having a thickness of 0.2 to 0.5 ⁇ m mainly made of Au was formed on the back surface of the support substrate.
  • the light absorption preventing effect refers to light that is emitted from the active layer in a direction parallel to the stacking direction and propagates in the active layer according to Snell's law. Conventionally, all the light incident on the non-light emitting area under the pad is absorbed. In this way, the ratio of preventing the light absorbed at the lower part of the pad from being absorbed directly by bending the light toward the lower part of the element is defined as the light absorption preventing effect.
  • the light absorption in the active layer decreases as the length of one side of the chip in the rectangular shape decreases from around 254 ⁇ m to 127 ⁇ m. This is because it is difficult to manufacture with a rectangular chip, but when the diameter of the bonding pad is 100 ⁇ m, the size is smaller than 127 ⁇ m. It can be seen that the light absorption prevention effect at 254 ⁇ m is around 1.5%, and even with a chip size of 254 ⁇ m or more, the effect is almost the same, and no further improvement occurs.
  • a light emitting element was formed in the same manner as in the example except that the mesa structure indentation was not formed in the light emitting part and the first electrode part was formed as shown in FIG.
  • the output increase of the conventional ratio of 330 ⁇ m and 279 ⁇ m is described.
  • a size of 254 ⁇ m or less causes an output increase different from the level of a chip of a larger size. It increases as the chip size decreases.
  • the effect of the present invention is also effective for a large chip, it can be seen that the present invention is particularly effective for a small chip of 254 ⁇ m or less.
  • the present invention is not limited to the above embodiment.
  • the above-described embodiment is an exemplification, and the present invention has substantially the same configuration as the technical idea described in the claims of the present invention, and any device that exhibits the same function and effect is the present invention. It is included in the technical scope of the invention.

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

　本発明は、支持基板と、反射層部と、第一導電型の第一半導体層、活性層、第二導電型の第二半導体層から形成された発光部とを有し、発光部の第一半導体層側に光取り出し面である第一の面を有し、支持基板の裏面側が第二の面となる発光素子であって、発光部は、第一の面と平行に活性層より下層に設けられた第三の面と、該第三の面と第一の面とをつなぐ傾斜した第四の面とを有するものであり、第一の面、第三の面、第四の面上の一部を被覆する絶縁誘電体層と、更に第一の面上に形成された細線状の表面電極と第三の面上に形成されたボンディングパッドとが電気的に接続されたものである第一電極部と、第二の面上に形成された第二電極部とを有するものであることを特徴とする発光素子である。これにより、発光素子内部における多重反射を極小化し、活性層における光吸収を極小化し、発光効率を高めることができる。

Description

発光素子
　本発明は、化合物半導体発光素子に係わり、第一半導体層、活性層、第二半導体層、反射層、支持基板を有する発光素子に関する。
　近年、照明機器においてはＬＥＤ（Ｌｉｇｈｔ　Ｅｍｉｔｔｉｎｇ　Ｄｉｏｄｅ）の採用が進んでいる。ＬＥＤは点光源になるため、単一のＬＥＤでは面照射にすることが難しく、多数のＬＥＤを組み込まなければ、面照射になる明るい照明を実現することができない。しかし、多数のＬＥＤを照明に組み込むと材料費が上がり、システムとしては高価になるため、ＬＥＤを組み込む個数を減らすことが求められる。
　発光素子１個あたりの出力を高めることができれば、システムに搭載するＬＥＤの個数を減らすことができる。また、発光素子のチップの大きさが大きくなると、チップ１個当たりの価格が高価になるため、チップを小型化することが求められる。
　その一方で、チップにはワイヤーボンディングや配線のため、金属被覆部を設ける必要があり、金属被覆部からの光取り出しは一般には不可能である。故に、チップの小型化に伴って相対的に被覆部の面積が増大するため、高輝度化が設計上難しくなる。従って、チップを小型化し、かつ、高輝度のチップを実現するためには、光取り出しができない領域で発光を起こさせず、かつ、非発光領域の吸収を抑える事が必要である。
　発光素子の光取り出し面のうち、大きな面積を占めるボンディングパッド部を光らせない方法として、例えば特許文献１にはボンディングパッド周辺にボンディングパッドと極性の異なる電極を配置しない方法が開示されている。この方法では、ボンディングパッド近傍の活性層に電流が流入せず発光しないので、ボンディング下部で発光することによって光取り出しができない状態を避ける事ができる。しかし、活性層から発した光は等方的に放射されるため、ボンディングパッドに入射した光はボンディングパッドと半導体界面部のオーミックコンタクトで吸収され、輝度が低下する。
　一方、特許文献２には、ボンディングパッド下部に多層反射層（ＤＢＲ：Ｄｉｓｔｒｉｂｕｔｅｄ．　Ｂｒａｇｇ　Ｒｅｆｌｅｃｔｏｒ）を設けて、活性層から等方的に放射されてボンディングパッドに入射した光を下部反射層側へ返して反射させる方法が開示されている。しかし、この方法ではボンディングパッド下部に入射した光は活性層下部の反射層で反射されるために、一度活性層に入射し、反射層で反射した後、光取り出し面より放射されるため、再度活性層に入射する必要がある。活性層で発する波長の光に対して、活性層で吸収させる光の吸収係数は１であり、膜厚に従って吸収率が決まる。活性層の厚さを薄くすることで減ずる事はできるが、設計上、反射するために原理的に最低限２回、活性層を通過する必要があるため、光吸収はゼロに出来ない。また、上部反射面と下部反射面の間に空間があることで、多重反射が生じる。この場合、活性層を横切る回数は２の倍数で増加するため、光吸収はより多く発生する。従って、光吸収を抑制するための最適な方法とはいえない。
　また、特許文献３には、ボンディングパッド部の下部の活性層を除いた方法が開示されている。この方法ではボンディングパッド下部領域における光吸収を抑制する事ができる。しかしながら、この方法では、活性層の除去部分と活性層の成す角が直交しており、活性層から発した光は除去界面で活性層側へ反射される。活性層内を光が直進するため、除去方向に入射した光の大半が吸収される、結局は輝度が上昇せず、特許文献１及び２と同様の効果しか得られないという問題があった。
特開２０１２－１２９３５７号公報 特開２０１３－０４２０４３号公報 特開２００３－１４２７２７号公報
　本発明は、上記問題点に鑑みてなされたものであって、発光素子内部における多重反射を極小化し、活性層における光吸収を極小化し、発光効率を高めることができる発光素子を提供することを目的とする。
　上記目的を達成するために、本発明は、支持基板と、該支持基板より上の反射層部と、該反射層部より上の発光部とを有し、該発光部は、第一導電型の第一半導体層、活性層、第二導電型の第二半導体層から形成されたものであり、前記発光部の第一半導体層側に光取り出し面である第一の面を有し、前記支持基板の裏面側が第二の面となる発光素子であって、前記発光部は、前記第一の面と平行に前記活性層より下層に設けられた第三の面と、該第三の面と前記第一の面とをつなぐ傾斜した第四の面とを有するものであり、前記第一の面、前記第三の面、前記第四の面上の一部を被覆する絶縁誘電体層と、更に前記第一の面上に形成された細線状の表面電極と前記第三の面上に形成されたボンディングパッドとが電気的に接続されたものである第一電極部と、前記第二の面上に形成された第二電極部とを有するものであることを特徴とする発光素子を提供する。
　このように、光取り出し面である第一の面と平行に活性層より下層に設けられた第三の面と第一の面とをつなぐ第四の面が傾斜していることにより、活性層から発した光は、傾斜した第四の面により側面へ反射されるため、ボンディングパッドの下部領域における光吸収を抑制する事ができ、発光素子の輝度を高めることができる。
　また、本発明において、前記第四の面はウエットエッチング法で形成されたものであることが好ましい。
　このように、ウエットエッチング法を用いることで、容易に第四の面が得られ、コストが抑制された発光素子とすることができる。
　さらに、本発明において、絶縁誘電体層は、ＳｉＯ２、ＳｉＮ、ＭｇＯ、ＭｇＺｎＯ、Ａｌ２Ｏ３、ＳｉＣ、ＧａＮ、ＡｌＮのうちのいずれかからなるものであることが好ましい。
　このような絶縁誘電体層であれば、簡単に且つ良好な絶縁性を得ることができる。
　また、本発明において、前記第一半導体層、前記活性層、前記第二半導体層は、（ＡｌｘＧａ１－ｘ）ｙＩｎ１－ｙＰ（０≦ｘ≦１、０．４≦ｙ≦０．６）で構成されるものであるか、前記第一半導体層、前記活性層、前記第二半導体層は、ＡｌｚＧａ１－ｚＡｓ（０≦ｚ≦１）で構成されるものであるか、前記第一半導体層、前記第二半導体層は、（ＡｌｘＧａ１－ｘ）ｙＩｎ１－ｙＰ（０≦ｘ≦１、０．４≦ｙ≦０．６）、前記活性層は、ＡｌｚＧａ１－ｚＡｓ（０≦ｚ≦１）で構成されるものであることが好ましい。
　上記のように第一半導体層、活性層、第二半導体層を構成することで、良好な発光部を構成することができる。
　一方、本発明は、前記支持基板は、半導体又は金属からなる導電性の基板であり、前記反射層部は、Ａｕ、Ａｇ、Ａｌ、Ｎｉ、Ｐｔのうちいずれか１つ以上を含む金属からなるものであり、且つ、前記反射層部は、前記発光部で発生する光に対する反射率が５０％以上であることが好ましい。
　このように支持基板、反射層部を構成することで、より発光効率を高めることができる
　また本発明は、前記発光素子のチップの１辺は１２７μｍ以上２５４μｍ以下であることが好ましい。
　この大きさの範囲の発光素子のチップであれば、よりいっそう発光素子の輝度を高めることができるという効果が顕著に現れるため、発光素子の小型化、及び発光輝度の向上を実現でき、且つコストを抑制できる発光素子となる。
　以上のように、本発明によれば、活性層から発した光は、傾斜した第四の面により側面へ反射され、ボンディングパッドの下部領域における光吸収を抑制する事ができるため、発光素子内部における多重反射を極小化し、活性層における光吸収を極小化し、発光効率を高めることができ、特に小さい発光素子チップに対してより効果が顕著に現れる発光素子を提供することができる。
本発明の発光素子の第１実施形態の概略図である。 本発明の発光素子を製造するための方法を説明するための図である。 図２Ａの別形態を示す図である。 本発明の発光素子を製造するための方法を説明するための図である。 図３Ａの別形態を示す図である。 本発明の発光素子の製造方法を説明するための図である。 従来の発光素子の概略図である。 ボンディングパッドの直径別の発光素子チップの一辺の長さに対する吸収防止効果の関係を示す図である。 ボンディングパッドの直径別の発光素子チップの大きさに対する発光出力の従来比の関係を示す図である。 オーミック金属層と第一電極部のデザインの一例を示す図である。 オーミック金属層と第一電極部のデザインの他の例を示す図である。 オーミック金属層と第一電極部のデザインの他の例を示す図である。 本発明の発光素子の第２実施形態の概略図である。
　以下、本発明の実施形態について図面を参照しながらより詳細に説明するが、本発明はこれらに限定されるものではない。
　まず、図１を参照しながら、本発明の発光素子の第１実施形態について以下説明する。
　図１に示すように、本発明の発光素子１００は、支持基板１３０、第二接合金属層１３１、反射層部を構成する第一接合金属層１１４、誘電体膜１１１、誘電体膜を一部除去して形成した領域にオーミックコンタクト用のオーミック金属層１１３、発光部１０８を構成する第二導電型の第二半導体層１０６、活性層１０５、第一導電型の第一半導体層１０４が順次積層されたものである。
　また、発光素子１００は、発光部１０８の第一半導体層側に光取り出し面である第一の面１６１と、支持基板の裏面側に第二の面１６２とを有し、発光部内に、第一の面１６１と平行に活性層１０５より下層すなわち、第二半導体層１０６と同じ高さ位置に設けられた第三の面１６３と、該第三の面１６３と第一の面１６１とをつなぐ傾斜した第四の面１６４とを有する。
　例えば、発光部１０８は、ボンディングパッド１６８を形成するため、図１のように第三の面と、第四の面とがメサ構造となるように、上の底面が下の底面より大きい円錐台形状に除去された部分を有してもよいし、角錐台形状に除去された部分を有してもよく、ボンディングパッドの形状に合わせて適宜決定することができる。このとき、下の底面が第三の面１６３に、傾斜した側面が第四の面１６４に対応する。
　さらに、発光素子１００は、第一の面１６１上に、図７Ａ～図７Ｃに示すような細線状の表面電極１６７と、細線状の表面電極１６７以外の領域の第一の面１６１、第三の面１６３、第四の面１６４を被覆する絶縁誘電体層１６５と、第一の面１６１上に形成された細線状の表面電極１６７と第三の面１６３上に絶縁誘電体層１６５を介して形成されたボンディングパッド１６８とが電気的に接続されたものである第一電極部１７１と、第二の面１６２上に形成された第二電極部１７２とを有する。
　このように、光取り出し面である第一の面１６１と平行に活性層１０５より下層に設けられた第三の面１６３と第一の面１６１とをつなぐ第四の面１６４が傾斜しているという発光素子１００であれば、活性層１０５から発した光は、傾斜した第四の面１６４により側面へ反射されるため、ボンディングパッド１６８の下部領域における光吸収を抑制する事ができ、発光素子の輝度を高めることができる。
　上記のような図１に示す本発明の第１実施形態で説明した発光素子１００を製造する方法について、図２Ａ～図４、図７Ａ～図７Ｃを参照しながら、以下、説明する。
　図２Ａを参照する。まず、出発基板１０１上に緩衝層１０２、エッチングストップ層１０３、第一導電型の（ＡｌｘＧａ１－ｘ）ｙＩｎ１－ｙＰ（０．５≦ｘ≦１、０．４≦ｙ≦０．６）からなる第一半導体層１０４、（ＡｌｘＧａ１－ｘ）ｙＩｎ１－ｙＰ（０≦ｘ≦０．５、０．４≦ｙ≦０．６）からなる活性層１０５、第二導電型の（ＡｌｘＧａ１－ｘ）ｙＩｎ１－ｙＰ（０．５≦ｘ≦１、０．４≦ｙ≦０．６）からなる第二半導体層１０６を設けたエピ基板１１０を作製する。
　出発基板１０１はＧａＡｓやＧｅを使用できるが、ＧａＡｓを用いるのが好適である。
　第一半導体層１０４は図２Ａのように（ＡｌｘＧａ１－ｘ）ｙＩｎ１－ｙＰ（０．５≦ｘ≦１、０．４≦ｙ≦０．６）からなる層だけとしても良いし、図２Ｂのように、コンタクト抵抗を下げて順電圧ＶＦを下げるために、高ドーピングコンタクト層１０４ａや、低バンドギャップコンタクト層１０４ｂをエッチングストップ層１０３と第一半導体層１０４との間に設けてもかまわない。
　第二半導体層１０６は図２Ａのように（ＡｌｘＧａ１－ｘ）ｙＩｎ１－ｙＰ（０．５≦ｘ≦１、０．４≦ｙ≦０．６）からなる層だけとしても良いし、図２Ｂのように、コンタクト抵抗を下げて順電圧ＶＦを下げるために、ＧａＰコンタクト層１０６ａや、ＧａＡｓコンタクト層１０６ｂを第二半導体層１０６上に設けてもかまわない。
　コンタクト層の抵抗は低ければ低いほどよく、第二導電型がＮ型の場合は、Ｓｉを５×１０１８／ｃｍ３以上、第二導電型がＰ型の場合は、ＺｎやＣを５×１０１８／ｃｍ３以上ドーピングすれば、コンタクト抵抗を十分に下げることができる。
　第一半導体層１０４及び第二半導体層１０６は、活性層１０５内のキャリアを閉じ込める効果があれば十分であり、通常は０．５μｍ以上の厚さに設定される。また、第一半導体層１０４及び第二半導体層１０６の厚さが厚ければ効果は高まるが、成長終了後に室温に戻した際の格子不整合性を考慮すれば、第一半導体層１０４及び活性層１０５及び第二半導体層１０６の総厚は、１５μｍ以下に設定されるのが一般的である。本発明においては、第一半導体層１０４及び第二半導体層１０６の厚さは各々２μｍ程度が好適である。
　活性層１０５は、単一組成層としても良いし、高バンドギャップ層たる障壁層と低バンドギャップ層たる活性層を交互に積層した構造、のどちらを選択しても良い。障壁層の厚さは隣接する活性層の波動関数が重なる１５μｍ未満の多重量子井戸構造（ＭＱＷ）としても良いし、波動関数が重ならない１５μｍ以上の多重障壁型のどちらとしてもかまわない。
　ＭＱＷ型の場合、活性層１０５の総厚を減らす事ができるため、活性層自体における光の自己吸収を抑制することができ、多重障壁型の場合、個々の活性層中におけるキャリア閉じ込め効果を高める事ができるため、再結合を促進する事ができる。どちらの構造も選択可能である事は言うまでもないが、ＭＱＷ型の場合、井戸層厚は６～１５ｎｍ程度に選択する事が好適であり、障壁層は３～１２ｎｍ程度に選択する事が好適である。
　一方、多重障壁層型の場合、障壁層厚は１５～５０ｎｍ程度に選択する事が好適であり、活性層の厚さは７～１５ｎｍ程度に選択する事が好適である。
　第一半導体層１０４、活性層１０５、第二半導体層１０６は、上記のように（ＡｌｘＧａ１－ｘ）ｙＩｎ１－ｙＰ（０≦ｘ≦１、０．４≦ｙ≦０．６）で構成されるものであってもよいが、第一半導体層１０４、活性層１０５、第二半導体層１０６は、ＡｌｚＧａ１－ｚＡｓ（０≦ｚ≦１）で構成されるものであるか、第一半導体層１０４、第二半導体層１０６は、（ＡｌｘＧａ１－ｘ）ｙＩｎ１－ｙＰ（０≦ｘ≦１、０．４≦ｙ≦０．６）で、活性層１０５は、ＡｌｚＧａ１－ｚＡｓ（０≦ｚ≦１）で構成されるものであってもよい。
　次に図２Ａに示すようにエピ基板１１０上に活性層１０５で発生した光に対して透明な誘電体膜１１１を成膜する。透明で誘電体の性質を有する材料であれば、どのような材料を選択してもよいが、ＣＶＤ法で成膜する場合はＳｉＯ２やＳｉＮｘが、スパッタ法で成膜する場合は、ＳｉＯ２、ＭｇＯ、ＭｇＺｎＯ、ＳｉＣ、Ａｌ２Ｏ３などを成膜するのが簡便であり、他には、ＧａＮ、ＡｌＮといったものを選択してもよい。
　誘電体膜１１１成膜後、フォトリソグラフィー法により、誘電体膜１１１を所望のパターンにパターンニングする。誘電体膜１１１のエッチングにはウエット法でもドライ法でもどちらも選択可能だが、たとえば、ＳｉＯ２膜に対してはフッ素を含有する酸でウエットエッチングが可能である。
　エッチングにより誘電体膜１１１が部分的に除かれた領域１１２に、オーミックコンタクト用のオーミック金属層１１３を形成する。第二導電型がＮ型の場合、オーミック金属層１１３は、ＳｉやＧｅを含む金属で形成するのがオーミック接触抵抗を減ずるのに効果的であり、第二導電型がＰ型の場合、オーミック金属層１１３は、ＺｎやＢｅを含む金属で形成するのがオーミック接触抵抗を減ずるのに効果的である。
　次に、誘電体膜１１１とオーミック金属層１１３上に、反射層部を構成する第一接合金属層１１４を形成し、これを第一接合基板１２０とする。
　反射層部を構成する第一接合金属層１１４はＡｕ、Ａｇ、Ａｌ、Ｎｉ、Ｐｔのうちいずれか１つ以上を含む金属で形成されることが好ましい。また、反射層部を構成する第一接合金属層１１４は、発光部１０８で発生する光に対する反射率が５０％以上となるように調整されたものが好ましい。
　さらに、第一接合金属層１１４は、図２Ａのように１層のみとしてもよいが、図２Ｂのように、オーミック金属層１１３や下層からの金属拡散を抑制するため、第一接合金属層１１４の中間に拡散防止用の第一高融点金属層１１４ａを挟む構成としても良い。この高融点金属層１１４ａは、Ｔｉ、Ｖ、Ｎｂ、Ｔａ、Ｃｒ、Ｍｏ、Ｗ、Ｎｉ、Ｐｄ、Ｐｔより１種類以上を含む金属層で形成することが好ましい。
　次に、図３Ａに示すように発光素子自体を支持する基板となる支持基板１３０上に第二接合金属層１３１を形成し、第二接合基板１４０とする。
　支持基板１３０は、導電性を有し平坦な板状物質であれば良く、半導体や金属が好ましく、具体的にはＳｉ、Ｇｅ、ＧａＡｓ、ＧａＰ、ＩｎＰ、ＺｎＯなどを選択できるが、コストの点を考慮すると、Ｓｉが好適である。
　第二接合金属層１３１は、図３Ａのように１層のみとしてもよいが、図３Ｂのように、支持基板からの材料拡散を抑制するため、第二接合金属層１３１の中間に拡散防止用の第二高融点金属層１３１ａを挟む構成としても良い。第二高融点金属層１３１ａは、Ｔｉ、Ｖ、Ｎｂ、Ｔａ、Ｃｒ、Ｍｏ、Ｗ、Ｎｉ、Ｐｄ、Ｐｔより１種類以上を含む金属層で形成することが好ましい。
　次に図４に示すように、第一接合基板１２０の第一接合金属層１１４と第二接合基板１４０の第二接合金属層１３１とを相対させるように、第一接合基板１２０と第二接合基板１４０とを重ね合わせ、雰囲気を減圧し、１０００～８０００Ｎの圧力をかけ、常温以上に加熱して２枚の基板を接合し、第三接合基板１５０を形成する。
　続いて、出発基板１０１をエッチングで除去する。
　特に、出発基板１０１にＧａＡｓからなる基板を使用した場合、アンモニアと過酸化水素水の混合液を用いると良い。
　出発基板１０１の除去後、エッチングストップ層１０３をエッチングで除去する。選択性のあるエッチング液でエッチングすれば良いが、本発明の場合、硫酸と過酸化水素水の混合液を用いるのが好適である。
　次に図１に示すようにフォトリソグラフィー法により、第一半導体層１０４上に表面電極１６７を形成する。表面電極１６７は、第一半導体層１０４の第一導電型がＮ型の場合はＳｉ、Ｇｅを含む金属、第一半導体層１０４の第一導電型がＰ型の場合、Ｚｎ、Ｂｅを含む金属からなることが好ましい。また、表面電極１６７は電流分配の機能を有するため、低抵抗金属で形成するのが良く、Ａｕ、Ａｌ、Ｃｕのいずれか１種類以上を含むことが好ましい。
　次に、フォトリソグラフィー法により、第一半導体層１０４の一部をレジストで被覆し、第一半導体層１０４、活性層１０５、第二半導体層１０６をエッチングで図１のようなメサ形状で除去し、活性層１０５より下層に位置する第二半導体層１０６に、第一の面と平行な第三の面１６３及び、第一半導体層１０４、活性層１０５、第二半導体層１０６を含み、第三の面１６３と第一の面１６１とをつなぐ傾斜した第四の面１６４を形成する。
　エッチングはウエットエッチング法で行うことが好ましく、エッチング液は塩酸を含有する酸で実施することができる。エッチング面の角度は塩酸含有量で調整可能である。
　第三の面１６３及び第四の面１６４を形成後、表面を被覆する絶縁誘電体層１６５を形成する。この絶縁誘電体層１６５の材料は、ＳｉＯ２、ＳｉＮｘ、ＭｇＯ、ＭｇＺｎＯ、Ａｌ２Ｏ３、ＳｉＣ、ＧａＮ、ＡｌＮから選択可能であるが、開口部１６６を形成する際にウエットエッチングプロセスを適用する場合、ＳｉＯ２、ＳｉＮｘ、ＭｇＯ、ＭｇＺｎＯを選択することが好適である。
　次に、フォトリソグラフィー法により、絶縁誘電体層１６５を所望のパターンにパターンニングする。エッチングにより絶縁誘電体層１６５の一部に開口部１６６を形成する。絶縁誘電体層１６５のエッチングにはウエット法でもドライ法でもどちらも選択可能である。
　続いて、表面電極１６７と電気的に接続されるボンディングパッド１６８を形成し、これを第一電極部１７１とした。
　ボンディングパッド１６８はワイヤーボンディングに使用するため、厚さが厚ければ厚いほど良いが、コストパフォーマンスを考えた際に、５００ｎｍから３０００ｎｍ程度の厚さに選択されることが好ましく、特に本発明において、ボンディングパッド１６８の厚さは２０００ｎｍ程度とすることができる。しかしこのような厚さは単なる例示であり、前述の範囲内であればこれより厚くとも薄くとも効果に変わりがないため、当業者が適宜変更することができる。
　最後に、支持基板１３０の裏面側である第二の面１６２上に第二電極部１７２を形成し、ダイシングによりチップ形状の発光素子を製造することができる（図１参照）。
　本発明の発光素子において、いつくかの電極デザインを採用することができるが、オーミック金属層１１３と表面電極１６７は重ならない様に配置することが好ましい。
　図７Ａは２５４μｍ×２５４μｍサイズの正方形形状のチップにおいて、表面電極１６７に略櫛型デザインを採用した場合の上面図の例であり、ボンディングパッド１６８は各表面電極に結線できるように配置される。図７Ｂは２５４μｍ×１２７μｍサイズの長方形形状のチップの場合の上面図の例である。図７Ａの場合と同様にボンディングパッド１６８を表面電極１６７に結線するが、表面電極１６７は横櫛を持たないため、図の上下方向に伸びる表面電極１６７にのみ結線される。また、図７Ｃは２５４μｍ×２５４μｍサイズの正方形形状のチップにおいて、略櫛型形状の表面電極１６７をとらず、表面電極１６７を波型形状とする場合を示す。図７Ａ～図７Ｃにおいて、第四の面１６４はボンディングパッド１６８と略相似形の円形状で描かれているが、円形に限定されるものではなく、矩形、もしくはその他の形状であってもよい。
　ここで、従来の発光素子の概略図である図５を参照する。図５において、従来の発光素子５００は、支持基板５３０上に反射層部５１４と、発光部５０８とを有し、光取り出し面である第一の面５６１と、支持基板の裏面側に第二の面５６２を有している。さらに、第一の面５６１上には、表面電極５６７とボンディングパッド５６８とが電気的に接続された第一電極部５７１と、第二の面５６２上に第二電極部５７２を有している。
　図５のような従来の発光素子５００では、本発明の発光素子を図示する図１のような第一の面と平行に活性層１０５より下層の発光層部中に設けられた第三の面１６３や、第三の面１６３と第一の面１６１とをつなぐ傾斜した第四の面１６４は有していない。
　次に、図８を参照しながら、本発明の発光素子の第２実施形態について以下説明する。
尚、第１実施形態である図１と同じものは図８においても同一の符号であらわし、また、第１実施形態と同一の構成に対しては、一部説明を割愛する。
　図８に示すように、本発明の発光素子２００は、支持基板１３０、第二接合金属層１３１、反射層部を構成する第一接合金属層１１４、誘電体膜１１１、誘電体膜を一部除去して形成した領域にオーミックコンタクト用のオーミック金属層１１３、発光部１０８を構成する第二導電型の第三の半導体層２０７、第二導電型の第二半導体層１０６、活性層１０５、第一導電型の第一半導体層１０４が順次積層されたものである。
　また、発光素子２００は、発光部１０８の第一半導体層側に光取り出し面である第一の面１６１と、支持基板の裏面側に第二の面１６２とを有し、発光部内に、第一の面１６１と平行に活性層より下層、すなわち第三半導体層２０７に設けられた第三の面１６３と、該第三の面１６３と第一の面１６１とをつなぐ傾斜した第四の面１６４とを有する。
　第三半導体層２０７は電流拡散の機能、ボンディング時の機械的衝撃を吸収する機能とウエットエッチング時の選択性を有する層で、０．５μｍ以上５０μｍ以下の厚さとすることが好ましい。また、第三半導体層２０７はＧａＡｓｚＰ１－ｚ（０≦ｚ≦１）からなる単一組成・ドーピング濃度層としても良いし、第三半導体層２０７上にコンタクトＧａＡｓ層（不図示）、あるいはコンタクトＧａＰ層（不図示）を設けても良い。
　また、図８に記載の第２実施形態である発光素子２００を作製する方法において、メサ構造を形成する場合、フォトリソグラフィー法により、第一半導体層１０４の一部をレジストで被覆し、第一半導体層１０４、活性層１０５、第二半導体層１０６をエッチングで除去し、第三半導体層２０７に第三の面１６３を、第一半導体層１０４、活性層１０５、第二半導体層１０６を含む第四の面１６４を形成する。エッチングはウエットエッチング法で行い、エッチング液は塩酸を含有する酸で実施する。エッチング面の角度は塩酸含有量で調整可能である。塩酸系エッチャントを使用した場合、第三半導体層２０７に対して選択性を有するため、第三半導体層２０７でエッチング速度が急速に低下する。
　このような第２実施形態においては、第１実施形態と比較して、第三の面１６３と第一接合金属層１１４との間で多重反射が発生するが、多重反射間で光吸収される材料がないため、第１実施形態と同様の傾向を取ることは言うまでもない。また、多重反射の過程で第三半導体層２０７の側面方向より放射される光が増大するという特徴を有する。
　以下、実施例を示して本発明をより具体的に説明するが、本発明はこれらに限定されるものではない。
（実施例）
　図１に示す発光素子１００を作製した。
　すなわち、Ｓｉからなる厚さ１００μｍの支持基板上に、主としてＡｕからなる厚さ１．０μｍの第二接合金属層、Ａｕを含み、ＴｉやＮｉなどの高融点金属を接合部以外に積層したものからなる厚さ１．０μｍの反射層部を構成する第一接合金属層、ＳｉＯ２からなる厚さ０．３～０．４μｍの誘電体膜、誘電体膜を一部除去して形成した領域に、主としてＡｕを含み、さらにドーパント金属を含むものからなるオーミックコンタクト用のオーミック金属層、発光部を構成する（Ａｌ０．９Ｇａ０．１）０．５Ｉｎ０．５Ｐからなる第二導電型の厚さ２．０μｍの第二半導体層、厚さ１２ｎｍの（Ａｌ０．８Ｇａ０．２）０．５Ｉｎ０．５Ｐと、厚さ７ｎｍの（Ａｌ０．０２Ｇａ０．９８）０．５Ｉｎ０．５Ｐが２０周期の交互積層構造からなる活性層、（Ａｌ０．９Ｇａ０．１）０．５Ｉｎ０．５Ｐからなる第一導電型の厚さ２．０μｍの第一半導体層が順次積層され、第一半導体層上に主としてＡｕを含む金属層からなる高さ２．０μｍの表面電極が形成されたものである。
　また、発光部にメサ構造のくぼみを形成し、第三の面は第二半導体層中に形成されたものであり、第三の面と第四の面のなす角度は３０～６０度とした。
　さらに、第一半導体層上の第一の面と、第三の面、第四の面を被覆するように、ＳｉＯ２からなる厚さ０．３～０．４μｍの絶縁誘電体層を形成し、絶縁誘電体層を介してメサ構造のくぼみに、主としてＡｕからなる厚さ２．０μｍのボンディングパッドを形成した。支持基板の裏面に主としてＡｕからなる厚さ０．２～０．５μｍの第二電極部を形成した。
　上記実施例において、ボンディングパッドの直径を１００μｍから１０μｍごとに７０μｍまで変化させた場合、発光素子チップの一辺の長さを１２７μｍ～３３０μｍに対する光吸収防止効果の関係について調査した。その結果、図６Ａのようになった。ここでいう光吸収防止効果とは、活性層より生じた光が積層方向に平行方位に放射され、スネルの法則に従って活性層内を伝播する光を対象にしている。従来はパッド下部の非発光領域に入射する光は全て吸収される。このようにパッド下部で吸収されていた光を素子下部方向に曲げ、直接吸収されるのを防止した割合を光吸収防止効果としている。
　矩形形状におけるチップの１辺の長さが２５４μｍ付近から１２７μｍと小さくなるにつれて、活性層における光吸収が減っていることがわかる。１２７μｍより小さいサイズの例示をしていないが、矩形チップでは作製が難しいためであり、また、ボンディングパッドの直径が１００μｍの場合、近接しすぎるためである。２５４μｍにおける光吸収防止効果は１．５％前後であり、２５４μｍ以上のチップサイズでも、効果はほぼ同一であり、これ以上の改善は起こらないことが分かる。
（比較例）
　実施例において発光部にメサ構造のくぼみを形成せず、図５のように第一電極部を形成したこと以外は実施例と同様に発光素子を形成した。
　上記実施例において、ボンディングパッドの直径を１００μｍから１０μｍごとに７０μｍまで変化させた場合、発光素子チップの大きさに対する発光出力（輝度）の従来比（比較例を１００％とした場合）の関係について調査した。その結果は図６Ｂのようになった。
　１２７μｍ角のチップサイズから３３０μｍ角のチップサイズにわたって、ボンディングパッドの直径によらず従来構造比で２～１３％程度出力が上昇していることがわかる。３３０μｍ角を超すサイズでも確認をしているが、従来比で２％前後の出力上昇が確認される。図６Ｂでは、大きなチップの例として３３０μｍと２７９μｍの従来比の出力上昇を記載しているが、２５４μｍ以下のサイズではそれより大きなサイズのチップの水準とは異なる出力上昇が発生し、この傾向はチップサイズが小さくなるにつれて増大する。本発明の効果は大きなチップにも効果があるが、特に２５４μｍ以下の小さなチップに対して本発明は特に効果が大きい事がわかる。
　なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は、例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。

Claims (8)

  1. 　支持基板と、該支持基板より上の反射層部と、該反射層部より上の発光部とを有し、該発光部は、第一導電型の第一半導体層、活性層、第二導電型の第二半導体層から形成されたものであり、前記発光部の第一半導体層側に光取り出し面である第一の面を有し、前記支持基板の裏面側が第二の面となる発光素子であって、
    　前記発光部は、前記第一の面と平行に前記活性層より下層に設けられた第三の面と、該第三の面と前記第一の面とをつなぐ傾斜した第四の面とを有するものであり、
    　前記第一の面、前記第三の面、前記第四の面上の一部を被覆する絶縁誘電体層と、
    　更に前記第一の面上に形成された細線状の表面電極と前記第三の面上に形成されたボンディングパッドとが電気的に接続されたものである第一電極部と、前記第二の面上に形成された第二電極部とを有するものであることを特徴とする発光素子。
  2. 　前記第四の面はウエットエッチング法で形成されたものであることを特徴とする請求項１に記載の発光素子。
  3. 　前記絶縁誘電体層は、ＳｉＯ２、ＳｉＮ、ＭｇＯ、ＭｇＺｎＯ、Ａｌ２Ｏ３、ＳｉＣ、ＧａＮ、ＡｌＮのうちのいずれかからなるものであることを特徴とする請求項１又は請求項２に記載の発光素子。
  4. 　前記第一半導体層、前記活性層、前記第二半導体層は、（ＡｌｘＧａ１－ｘ）ｙＩｎ１－ｙＰ（０≦ｘ≦１、０．４≦ｙ≦０．６）で構成されるものであることを特徴とする請求項１乃至請求項３のいずれか一項に記載の発光素子。
  5. 　前記第一半導体層、前記活性層、前記第二半導体層は、ＡｌｚＧａ１－ｚＡｓ（０≦ｚ≦１）で構成されるものであることを特徴とする請求項１乃至請求項３のいずれか一項に記載の発光素子。
  6. 　前記第一半導体層、前記第二半導体層は、（ＡｌｘＧａ１－ｘ）ｙＩｎ１－ｙＰ（０≦ｘ≦１、０．４≦ｙ≦０．６）、前記活性層は、ＡｌｚＧａ１－ｚＡｓ（０≦ｚ≦１）で構成されるものであることを特徴とする請求項１乃至請求項３のいずれか一項に記載の発光素子。
  7. 　前記支持基板は、半導体又は金属からなる導電性の基板であり、前記反射層部は、Ａｕ、Ａｇ、Ａｌ、Ｎｉ、Ｐｔのうちいずれか１つ以上を含む金属からなるものであり、且つ、前記反射層部は、前記発光部で発生する光に対する反射率が５０％以上であることを特徴とする請求項１乃至請求項６のいずれか一項に記載の発光素子。
  8. 　前記発光素子のチップの１辺は１２７μｍ以上２５４μｍ以下であることを特徴とする請求項１乃至請求項７のいずれか一項に記載の発光素子。
PCT/JP2014/002398 2013-05-31 2014-05-02 発光素子 WO2014192226A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013-115229 2013-05-31
JP2013115229A JP2014236038A (ja) 2013-05-31 2013-05-31 発光素子

Publications (1)

Publication Number Publication Date
WO2014192226A1 true WO2014192226A1 (ja) 2014-12-04

Family

ID=51988281

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2014/002398 WO2014192226A1 (ja) 2013-05-31 2014-05-02 発光素子

Country Status (3)

Country Link
JP (1) JP2014236038A (ja)
TW (1) TW201505211A (ja)
WO (1) WO2014192226A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10868217B2 (en) 2018-03-07 2020-12-15 Kunshan New Flat Panel Display Technology Center Co., Ltd. LED chips, method of manufacturing the same, and display panels

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI580072B (zh) * 2015-05-29 2017-04-21 隆達電子股份有限公司 發光元件之電極結構及其製作方法
TWI635631B (zh) * 2017-11-17 2018-09-11 晶呈科技股份有限公司 垂直型發光二極體晶粒的結構及其製造方法
CN110246945B (zh) * 2018-03-07 2021-08-17 成都辰显光电有限公司 Led芯片及其制造方法、显示面板以及电子设备
CN113808980A (zh) * 2020-09-30 2021-12-17 深圳市晶相技术有限公司 一种半导体外延结构及其应用

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003142727A (ja) * 2001-11-07 2003-05-16 Matsushita Electric Ind Co Ltd 半導体発光装置及びその製造方法
JP2011124580A (ja) * 2009-12-14 2011-06-23 Seoul Opto Devices Co Ltd 電極パッドを有する発光ダイオード
JP2012129357A (ja) * 2010-12-15 2012-07-05 Hitachi Cable Ltd 半導体発光素子
JP2012209529A (ja) * 2011-03-14 2012-10-25 Showa Denko Kk 発光ダイオード及びその製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002064221A (ja) * 2000-08-18 2002-02-28 Hitachi Cable Ltd 発光ダイオード
JP2011198992A (ja) * 2010-03-19 2011-10-06 Hitachi Cable Ltd 半導体発光素子
JP5201229B2 (ja) * 2011-02-21 2013-06-05 日亜化学工業株式会社 半導体素子の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003142727A (ja) * 2001-11-07 2003-05-16 Matsushita Electric Ind Co Ltd 半導体発光装置及びその製造方法
JP2011124580A (ja) * 2009-12-14 2011-06-23 Seoul Opto Devices Co Ltd 電極パッドを有する発光ダイオード
JP2012129357A (ja) * 2010-12-15 2012-07-05 Hitachi Cable Ltd 半導体発光素子
JP2012209529A (ja) * 2011-03-14 2012-10-25 Showa Denko Kk 発光ダイオード及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10868217B2 (en) 2018-03-07 2020-12-15 Kunshan New Flat Panel Display Technology Center Co., Ltd. LED chips, method of manufacturing the same, and display panels

Also Published As

Publication number Publication date
JP2014236038A (ja) 2014-12-15
TW201505211A (zh) 2015-02-01

Similar Documents

Publication Publication Date Title
KR101064020B1 (ko) 발광 소자 및 그 제조방법
TWI766356B (zh) 發光二極體晶片
JP5719110B2 (ja) 発光素子
JP2005183911A (ja) 窒化物半導体発光素子及び製造方法
JP5377725B1 (ja) 半導体発光素子
JP2007258276A (ja) 半導体発光素子
WO2014192226A1 (ja) 発光素子
JP2012038950A (ja) 半導体発光素子及びその製造方法
JP5434288B2 (ja) 半導体発光素子、半導体発光素子の製造方法、半導体発光素子を備えたランプ、照明装置および電子機器
TWI572056B (zh) 紫外光半導體發光裝置
JP5989318B2 (ja) 半導体発光素子及びその製造方法
KR101028314B1 (ko) 발광 소자 및 그 제조방법
JP5543164B2 (ja) 発光素子
JP5557648B2 (ja) 発光ダイオード、発光ダイオードランプ及び照明装置
KR20110132161A (ko) 반도체 발광 소자 및 그 제조방법
KR101805301B1 (ko) 광추출효율 향상을 위한 p-형 오믹 접합 전극 패턴을 구비한 자외선 발광 다이오드 소자
KR102441153B1 (ko) 발광 소자
WO2016152397A1 (ja) 窒化物半導体発光素子
TW201442275A (zh) 發光二極體裝置
JP5865870B2 (ja) 半導体発光素子
KR101289602B1 (ko) 발광 다이오드
KR20120055332A (ko) 발광소자 및 발광소자 패키지
JP6686913B2 (ja) 発光素子
JP6189525B2 (ja) 窒化物半導体発光素子
TW201415666A (zh) 半導體元件

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 14803385

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 14803385

Country of ref document: EP

Kind code of ref document: A1