JP2017059645A - 半導体発光素子 - Google Patents

Abstract

【課題】動作の安定性が向上できる半導体発光素子を提供する。【解決手段】実施形態によれば、半導体発光素子は、基体と、第１半導体層と、第２半導体層と、第３半導体層と、第４半導体層と、第５半導体層と、第６半導体層と、第１導電層と、第２導電層と、第２半導体層電極と、第１絶縁層と、を含む。前記第１半導体層は、前記基体と第１方向に離間した第１導電形の第１半導体層であって、第１領域と、前記第１方向と交差する方向において前記第１領域と並ぶ第２領域と、を含む。前記第２半導体層は、前記第２領域と前記基体との間に設けられる。第１領域面と前記基体との間の前記第１方向に沿った第１距離と、第２半導体層面と前記基体との間の前記第１方向に沿った第２距離と、の差は、前記第１領域面の前記第１方向における位置と前記第２半導体層面の前記第１方向における位置との間の前記第１方向に沿った距離の０．８倍以上１．２倍以下である。【選択図】図１

Description

本発明の実施形態は、半導体発光素子に関する。

半導体発光素子において、安定した動作が望まれる。

特表２０１０−８７５５１５号公報

本発明の実施形態は、動作の安定性が向上できる半導体発光素子を提供する。

実施形態によれば、半導体発光素子は、基体と、第１半導体層と、第２半導体層と、第３半導体層と、第４半導体層と、第５半導体層と、第６半導体層と、第１導電層と、第２導電層と、第２半導体層電極と、第１絶縁層と、を含む。前記第１半導体層は、前記基体と第１方向に離間した第１導電形の第１半導体層であって、第１領域と、前記第１方向と交差する方向において前記第１領域と並ぶ第２領域と、を含む。前記第２半導体層は、前記第２領域と前記基体との間に設けられる。前記第３半導体層は、前記第２領域と前記第２半導体層との間に設けられる。前記第４半導体層は、前記基体と前記第１方向に離間し前記第１方向と交差する方向において前記第１半導体層と並ぶ。前記第４半導体層は、前記第１導電形である。前記第４半導体層は、第３領域と、第４領域と、を含む。前記第２領域と前記第３領域との間に前記第４領域が配置され、前記第２領域と前記第４領域との間に前記第１領域が配置される。前記第５半導体層は、前記第４領域と前記基体との間に設けられる。前記第５半導体層は、前記第２導電形である。前記第６半導体層は、前記第４領域と前記第５半導体層との間に設けられる。前記第１導電層は、前記第１領域と電気的に接続される。前記第１導電層は、第１部分と、第２部分と、を含む。前記第１部分は、前記第１領域と前記基体との間に設けられる。前記第２導電層は、第３部分と、第４部分と、を含む。前記第２導電層は、前記第１導電層と電気的に接続される。前記第２導電層は、前記第５半導体層と電気的に接続される。前記第３部分は、前記第５半導体層と前記基体との間に設けられる。前記第４部分は、前記第１方向において前記第２部分と重なる。前記第２半導体層電極は、前記第２半導体層と前記基体との間に設けられる。前記第２半導体層電極は、前記第２半導体層と電気的に接続される。前記第１絶縁層は、前記第２半導体層電極と前記基体との間、前記第１導電層と前記基体との間、前記第２導電層と前記基体との間、及び、前記第３領域と前記基体との間に設けられる。前記第１方向において、前記第２部分が第１部分とは重ならない。前記第１領域は、前記第１部分と対向する第１領域面を有する。前記第２半導体層は、前記第２半導体層電極と対向する第２半導体層面を有する。前記第１領域面と前記基体との間の前記第１方向に沿った第１距離と、前記第２半導体層面と前記基体との間の前記第１方向に沿った第２距離と、の差は、前記第１領域面の前記第１方向における位置と前記第２半導体層面の前記第１方向における位置との間の前記第１方向に沿った距離の０．８倍以上１．２倍以下である。

図１（ａ）及び図１（ｂ）は、第１の実施形態に係る半導体発光素子の模式図である。 図２（ａ）及び図２（ｂ）は、第１の実施形態に係る半導体発光素子の製造方法を例示する模式的断面図である。 図３（ａ）及び図３（ｂ）は、第１の実施形態に係る半導体発光素子の製造方法を例示する模式的断面図である。 図４（ａ）及び図４（ｂ）は、第１の実施形態に係る半導体発光素子の製造方法を例示する模式的断面図である。 図５（ａ）及び図５（ｂ）は、第１の実施形態に係る別の半導体発光素子の模式的断面図である。 第１の実施形態に係る別の半導体発光素子の一部を例示する模式的断面図である。

以下、図面を参照しつつ、本発明の実施形態について説明する。
なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
なお、本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。

（第１の実施形態）
図１（а）及び図１（ｂ）は、第１の実施形態に係る半導体発光素子の模式図である。図１（ａ）は、平面図である。図１（ｂ）は、図１のＢ１−Ｂ２線断面図である。

図１（ａ）及び図１（ｂ）に示すように、半導体発光素子１００は、基体８０と、第１〜第３半導体層１１〜１３と、第４〜第６半導体層２４〜２６と、第１導電層６１と、第２導電層６２と、第１半導体層電極５１と、第２半導体層電極５２と、第４半導体層電極５４と、第５半導体層電極５５と、第１絶縁層７１と、を含む 。
基体８０は、例えば、絶縁性である。
第１半導体層１１は、基体８０と第１方向に離間する。
第１方向をＺ方向とする。Ｚ方向に対して垂直な１つの方向をＸ方向とする。Ｚ方向及びＸ方向に対して垂直な方向をＹ方向とする。
第１半導体層１１は、第１領域１１ａと、第２領域１１ｂと、を含む。第２領域１１ｂは、第１方向と交差する方向（例えばＸ方向）において第１領域１１ａと並ぶ。第１半導体層１１は、第１導電形である。
第１半導体層１１は、第５領域１１ｅをさらに含む。第２領域１１ｂは、第１領域１１ａと第５領域１１ｅとの間に配置される。

第２半導体層１２は、第２領域１１ｂと基体８０との間に設けられる。第２半導体層１２は、第２導電形である。
第３半導体層１３は、第２領域１１ｂと第２半導体層１２との間に設けられる。

例えば、第１導電形はｎ形であり、第２導電形はｐ形である。実施形態において、第１導電形がｐ形で、第２導電形がｎ形でも良い。以下では、第１導電形がｎ形で、第２導電形がｐ形とする。

第４半導体層２４は、基体８０とＺ方向に離間する。第４半導体層２４は、第１方向（Ｚ方向）と交差する方向において、第１半導体層１１と並ぶ。第４半導体層２４は、第１導電形である。第４半導体層２４は、第３領域２４ｃと、第４領域２４ｄと、を含む。第４領域２４ｄは、第２領域１１ｂと第３領域２４ｃとの間に配置される。第１領域１１ａは、第２領域１１ｂと第４領域２４ｄとの間に配置される。

第５半導体層２５は、第４領域２４ｄと基体８０との間に設けられる。第５半導体層２５は、第２導電形である。
第６半導体層２６は、第４領域２４ｄと第５半導体層２５との間に設けられる。
第４半導体層２４は、第６領域２４ｆをさらに含む。第６領域２４ｆと第４領域２４ｄとの間に、第３領域２４ｃの少なくとも一部が配置される。第５半導体層２５は、第６領域２４ｆと基体８０との間に延在する部分２５ｅｐをさらに含む。第６半導体層２６は、第６領域２４ｆと部分２５ｅｐとの間に延在する部分２６ｅｐをさらに含む。

第１導電層６１は、第１領域１１ａと電気的に接続される。第１導電層６１は、第１部分６１ａと、第２部分６１ｂと、を含む。第１部分６１ａは、第１領域１１ａと基体８０との間に設けられる。第１導電層６１の少なくとも一部は、Ｚ方向と交差する方向において第２半導体層１２と重なる。第１導電層６１の第２部分６１ｂの少なくとも一部は、Ｚ方向と交差する方向において、第１半導体層１１と第４半導体層２４との間に位置する。第１方向（Ｚ方向）において、第２部分６１ｂは、第１部分６１ａと重ならない。第１方向（Ｚ方向）において、第２部分６１ｂは、第１半導体層１１と重ならない。

第２導電層６２は、第１導電層６１と電気的に接続される。第２導電層６２は、第５半導体層２５と電気的に接続される。第２導電層６２は、第３部分６２ｃと、第４部分６２ｄと、を含む。第３部分６２ｃは、第５半導体層２５と基体８０との間に設けられる。第４部分６２ｄは、第１方向（Ｚ方向）において、第２部分６１ｂと重なる。この例では、第４部分６２ｄは、第２部分６１ｂと基体８０との間に設けられる。第４部分６２ｄは、第２部分６１ｂと基体８０との間に設けられる。第１方向（Ｚ方向）において、第３部分６２ｃ及び第４部分６２ｄは、第１部分６１ａと重ならない。第１方向（Ｚ方向）において、第３部分６２ｃ及び第４部分６２ｄは、第１半導体層１１と重ならない。
この例では、絶縁層７５が設けられている。絶縁層７５と基体８０との間に、上記の第２部分６１ｂ及び第４部分６２ｄが設けられている。

第１半導体層電極５１は、第１半導体層１１の第５領域１１ｅと、基体８０と、の間に設けられる。第１半導体層電極５１は、第５領域１１ｅと電気的に接続される。
第２半導体層電極５２は、第２半導体層１２と基体８０との間に設けられる。第２半導体層電極５２は、第２半導体層１２と電気的に接続される。
第４半導体層電極５４は、第３領域２４ｃと基体８０との間に設けられる。第４半導体層電極５４は、第３領域２４ｃと電気的に接続される。
第５半導体層電極５５は、第５半導体層２５の部分２５ｅｐと、基体８０と、の間に設けられる。第５半導体層電極５５は、部分２５ｅｐと電気的に接続される。
第１絶縁層７１は、第２半導体層電極５２と基体８０との間、第１導電層６１と基体８０との間、第２導電層６２と基体８０との間、及び、第３領域２４ｃと基体８０との間に設けられる。
第１絶縁層７１は、例えば、第１上側絶縁膜７１ａ及び第１下側絶縁膜７１ｂを含む。第１上側絶縁膜７１ａは、第１面７１ａｆ１と、第２面７１ａｆ２と、を有する。第１面７１ａｆ１は、第２面７１ａｆ２とＺ方向に離間する。
第１下側絶縁膜７１ｂは、第１上側絶縁膜７１ａと基体８０との間に設けられる。第１下側絶縁膜７１ｂは、第１面７１ｂｆ１と、第２面７１ｂｆ２と、を有する。第１面７１ｂｆ１は、第２面７１ｂｆ２とＺ方向に離間する。

第１半導体層１１及び第４半導体層２４は、例えば、ｎ形の窒化物半導体を含む。これらの半導体層は、例えば、ｎ形のＧａＮを含む。
第２半導体層１２及び第５半導体層２５は、例えば、ｐ形の窒化物半導体を含む。これらの半導体層は、例えば、ｐ形のＧａＮを含む。
第３半導体層１３及び第６半導体層２６は、例えば、窒化物半導体を含む。これらの半導体層は、例えば、井戸層を含む。井戸層は、例えばＩｎＧａＮを含む。これらの半導体層は、例えば、障壁層を含む。２つの障壁層の間に井戸層が配置される。井戸層の数は、１でも２以上でも良い。

例えば、第１〜第３半導体層１１〜１３は、第１発光部分Ｅ１（例えばＬＥＤ）となる。第４〜第６半導体層２４〜２６は、第２発光部分Ｅ２（例えばＬＥＤ）の一部となる。第４半導体層２４、部分２５ｅｐ及び部分２６ｅｐは、第２発光部分Ｅ２の別の一部となる。これらの発光部分が、第１導電層６１及び第２導電層６２により接続される。
半導体発光素子１００は、例えば、マルチジャンクションＬＥＤである。半導体発光素子１００は、複数の発光部分（例えば、第１発光部分Ｅ１及び第２発光部分Ｅ２）を含む。

例えば、第２半導体層電極５２と第４半導体層電極５４との間に電圧が印加される。第２半導体層１２、第３半導体層１３、第１半導体層１１、第１導電層６１、第２導電層６２、第５半導体層２５、第６半導体層２６、及び、第４半導体層２４を介して（さらに第５半導体層２５の部分２５ｅｐ及び第６半導体層２６の部分２６ｅｐを介して）、第２半導体層電極５２と第４半導体層電極５４との間に電流が流れる。この電流により、例えば、第３半導体層１３及び第６半導体層２６から光が放出される。

この例では、第１パッド９１及び第２パッド９２に電圧が印加される。
第１パッド９１は、第４半導体層電極５４と電気的に接続される。第１絶縁層７１は、第１パッド９１と基体８０との間に延在する。第１パッド９１の少なくとも一部は、Ｚ方向と交差する方向において第４半導体層２４と重なる。

第２パッド９２は、第２半導体層電極５２と電気的に接続される。第１絶縁層７１は、第２パッド９２と基体８０との間に延在する。第２パッド９２の少なくとも一部は、Ｚ方向と交差する方向において第１半導体層１１と重なる。
第１パッド９１と第２パッド９２との間に電圧を印加することで、第４半導体層電極５４と、第２半導体層電極５２との間に電圧が印加され、発光が生じる。

例えば、半導体層電極と基体８０との間に、導電部材が設けられる参考例がある。この参考例においては、第２半導体層電極５２とその導電部材と間、または、第５半導体層電極５５と導電部材との間において、電流のリークが発生する場合がある。この場合、第１発光部分Ｅ１または第２発光部分Ｅ２は、発光しない。

本実施形態に係る半導体発光素子１００においては、第１絶縁層７１は、基体８０と接している。第１絶縁層７１は、第２半導体層電極５２と接している。第１絶縁層７１は、第１半導体層電極５１と接している。第１絶縁層７１は、第４半導体層電極５４と接している。例えば、第２半導体層電極５２と基体８０との間、第１半導体層電極５１と基体８０との間、第４半導体層電極５４と基体８０との間などに、導電部材が設けられていない。これにより、例えば、半導体層電極と基体との間に発生するリーク電流を抑制することができる。その結果、動作の安定性が向上できる半導体発光素子を提供することができる。
そして、基体８０が絶縁性である場合は、さらに、リーク電流の発生が抑制される。

さらに、本実施形態に係る半導体発光素子１００においては、第１上側絶縁膜７１ａの第２面７１ａｆ２は平坦である。例えば、第１上側絶縁膜７１ａの第２面７１ａｆ２の段差は、第１上側絶縁膜７１ａの第１面７１ａｆ１の段差よりも小さい。

例えば、後述するように、第１上側絶縁膜７１ａは、例えば、ＳＯＧ(Spin On Glass)により形成され、第１上側絶縁膜７１ａの第２面７１ａｆ２が平坦になる。第１下側絶縁膜７１ｂの第１面７１ｂｆ１に、例えば、ＣＭＰ(Chemical Mechanical Polishing)が行われ、第１面７１ｂｆ１を平坦にされても良い。
第２面７１ａｆ２及び第１面７１ｂｆ１が平坦なことにより、第２面７１ａｆ２と第１面７１ｂｆ１との密着性が良い。第２面７１ａｆ２と第１面７１ｂｆ１との間に間隙が残りにくい。第１絶縁層７１の絶縁性が良好となる。

第１下側絶縁膜７１ｂは、Ｚ方向において第１導電層６１と重なる部分７１ｂ１と、Ｚ方向において第２半導体層電極５２と重なる部分７１ｂ２と、を含む。部分７１ｂ１は、基体８０と接する面を有する。部分７１ｂ２は、基体８０と接する面を有する。部分７１ｂ１の基体８０と接する面のＺ方向における位置Ｚ７１ｂ１は、部分７１ｂ２の基体８０と接する面のＺ方向における位置Ｚ７１ｂ２と、実質的に一致する。
第１領域１１ａは、第１部分６１ａと対向する第１領域面１１ａｆを有する。第２半導体層１２は、第２半導体層電極５２と対向する第２半導体層面１２ｆを有する。

第１領域面１１ａｆと基体８０との間のＺ方向に沿った第１距離Ｌ１と、第２半導体層面１２ｆと基体８０との間のＺ方向に沿った第２距離Ｌ２と、の差（第１差）は、第１領域面１１ａｆのＺ方向における位置と第２半導体層面１２ｆのＺ方向における位置との間のＺ方向に沿った距離と、実質的に等しい。すなわち、第１差は、この距離の０．８倍以上１．２倍以下である。
すなわち、第２面７１ａｆ２及び第１面７１ｂｆ１が平坦であり、これにより、高い密着性が得られ、間隙が抑制でき、高い絶縁性が得られる。

実施形態においては、第１導電層６１の第２部分６１ｂのＺ方向における位置Ｚ６１ｂは、第１領域１１ａのＺ方向における位置Ｚ１１ａと基体８０のＺ方向における位置Ｚ８０との間にある。第２導電層６２の第４部分６２ｄのＺ方向における位置は、第４領域２４ｄのＺ方向における位置と基体８０のＺ方向における位置Ｚ８０との間にある。すなわち、第１導電層６１は、第１発光部分Ｅ１と基体８０との間の位置に設けられている。そして、第２導電層６２は、第２発光部分Ｅ２と基体８０との間の位置に設けられている。例えば、ワイヤボンディングにより２つの発光部分を接続する場合に比べて、より安定した接続が得られる。
実施形態においては、第１導電層６１の第２部分６１ｂと、第２導電層６２の第４部分６２ｄと、が、２つの発光部分の間の領域で重なる。狭い接続領域で、安定した接続が得られる。これにより、安定した動作が得られる。

第１半導体層１１は、第１半導体層上面１１ｆ１をさらに有する。第１半導体層上面１１ｆ１は、第１領域面１１ａｆとＺ方向に離隔する。第１半導体層上面１１ｆ１は、第１領域面１１ａｆの反対側の面である。基体８０は、基体下面８０ｆ２を有する。基体下面８０ｆ２は、第１絶縁層７１とＺ方向に離隔し、Ｚ方向と交差する。基体８０は、第１絶縁層７１と対向する基体上面８０ｆ１をさらに有する。基体上面８０ｆ１は、基体下面８０ｆ２の反対側の面である。

第１半導体層上面１１ｆ１には、凹凸９０が設けられる。

第４部分６２ｄと基体８０との間のＺ方向に沿った距離は、第２部分６１ｂと基体８０との間のＺ方向に沿った距離よりも小さい。

第１パッド９１と第２パッド９２との間に電圧を印加する。電圧を印加することにより、第２半導体層電極５２から第１半導体層１１に向けて、第３半導体層１３に電流が供給される。電流が供給されることにより、第３半導体層１３から光が出射される。

第３半導体層１３から出射した光の第１半導体層上面１１ｆ１から外に出射する光の強度は、第３半導体層１３から出射した光の基体下面８０ｆ２から外に出射する光の強度よりも高い。

発光した光は、主として、第１半導体層１１の上面及び第４半導体層１４の上面から外部に放出する。これらの面が、半導体発光素子１００の光放出面（発光面）となる。

光のピーク波長は、例えば、３８０ｎｍ以上６５０ｎｍ以下である。光の強度は、ピーク波長において最高である。

第１上側絶縁膜７１ａは、例えば、酸化シリコン及び窒化シリコンのいずれかを含む。窒化シリコンの放熱性は、酸化シリコンの放熱性よりも高い。第１下側絶縁膜７１ｂは、例えば、酸化シリコン、窒化シリコン、窒化アルミニウム及び酸化アルミニウムのいずれかを含む。

第１導電層６１及び第２導電層６２のいずれかは、Ａｇ、Ａｌ、Ａｕ、Ｃｕの少なくともいずれかを含む。第２半導体層電極５２は、第２導電層６２に含まれる材料を含む。第１半導体層電極５１は、第１導電層６１に含まれる材料を含む。第４半導体層電極５４は、第１導電層６１に含まれる材料を含む。第５半導体層電極５５は、第２導電層６２に含まれる材料を含む。

第１半導体層電極５１及び第４半導体層電極５４のいずれかは、例えば、アルミニウムを含む。第１半導体層電極５１及び第４半導体層電極５４のいずれかは、例えば、アルミニウムを含む合金を含む。これにより、例えば、第３半導体層１３から放出された光を反射する。

第２半導体層電極５２及び第５半導体層電極５５のいずれかは、例えば、銀を含む。第２半導体層電極５２及び第５半導体層電極５５のいずれかは、例えば、銀を含む合金を含む。これにより、第３半導体層１３から放出された光を反射する。

基体８０は、例えば、窒化アルミニウム及びシリコンカーバイドのいずれかを含む。
第１領域１１ａは、側面１１ｓを有する。側面１１ｓは、Ｚ方向に対して垂直な方向と交差する。側面１１ｓは、第１方向（Ｚ方向）に対して傾斜している。側面１１ｓと第１領域面１１ａｆとの間の角を角度θとする。

本実施形態においては、角度θは９０度未満である。角度θが９０度以上の場合、側面１１ｓから出射した光は、隣接する側壁に入射し、この側壁で再吸収される。これにより、発光効率が低下する。

これに対して、実施形態においては、角度θが９０度未満である。側面１１ｓが第１方向に対して傾斜している。この場合、側面１１ｓから出射した光のうちで、隣接する側壁に入射する量が減る。側面１１ｓから出射した光の多くは、素子上面方向に向けて進行し、外部に取り出される。これにより、高い発光効率が得られる。

図２（ａ）及び図２（ｂ）は、第１の実施形態に係る半導体発光素子の製造方法を例示する模式的断面図である。

図２（ａ）に示すように、成長用基板９５上に、例えば、ＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition）法によりエピタキシャル成長させて第１ベース半導体層１１ｂａを形成する。第１ベース半導体層１１ｂａ上に第３ベース半導体層１３ｂａを形成する。第３ベース半導体層１３ｂａ上に第２ベース半導体層１２ｂａを形成する。第２ベース半導体層１２ｂａ上に第２ベース半導体層電極５２ｂａを形成する。

図２（ｂ）に示すように、第１ベース半導体層１１ｂａ、第２ベース半導体層１２ｂａ、第３ベース半導体層１３ｂａ及び第２ベース半導体層電極５２ｂａにエッチングを行う。これにより、開口部８６、開口部８７、開口部８８及び開口部８９が形成される。開口部８６の底面８６ｂに第１ベース半導体層１１ｂａが露出する。底面８６ｂに第６半導体層電極５６を形成する。開口部８７の底面８７ｂに第１ベース半導体層１１ｂａが露出する。底面８７ｂに第１半導体層電極５１を形成する。開口部８９の底面８９ｂに第１ベース半導体層１１ｂａが露出する。底面８９ｂに第４半導体層電極５４を形成する。開口部８８の底面８８ｂに第１ベース半導体層１１ｂａが露出する。

図３（ａ）及び図３（ｂ）は、第１の実施形態に係る半導体発光素子の製造方法を例示する模式的断面図である。

図３（ａ）に示すように、底面８８ｂの一部分に導電材料を堆積させて第１導電層の部分６１ｐ１を形成する。底面８８ｂの第１導電層の部分６１ｐ１が形成されていない部分に絶縁材料を堆積させて絶縁層７５ｐ１を形成する。絶縁層７５ｐ１の一部分、及び第１導電層の部分６１ｐ１に導電材料を堆積させて第１導電層の部分６１ｐ２を形成する。第１導電層６１は、第１導電層の部分６１ｐ１と第１導電層の部分６１ｐ２と、を含む。絶縁層７５ｐ１上の第１導電層の部分６１ｐ２が形成されていない部分に、絶縁材料を堆積させて絶縁層７５ｐ２を形成する。第２ベース半導体層電極５２ｂａの一部分、第１導電層の部分６１ｐ２の一部分、及び絶縁層７５ｐ１の一部分に導電材料を堆積させて第２導電層６２を形成する。上記の絶縁層７５ｐ１及び絶縁層７５ｐ２は、絶縁層７５となる。

図３（ｂ）に示すように、開口部８６内、開口部８７内、開口部８９内、第２ベース半導体層電極５２ｂａ、第２導電層６２、第１導電層６１及び絶縁層７５ｐ２に、例えば、ＳＯＧ(Spin on Glass)により第１上側絶縁膜７１ａを形成する。ＳＯＧにより形成されることにより、第１上側絶縁膜７１ａの第２面７１ａｆ２は平坦になる。第２面７１ａｆ２に、例えば、ＣＭＰを行う。これにより、第２面７１ａｆ２は、ＣＭＰを行う前よりもさらに平坦になる。

図４（ａ）及び図４（ｂ）は、第１の実施形態に係る半導体発光素子の製造方法を例示する模式的断面図である。

図４（ａ）に示すように、基体８０に、例えば、ＣＶＤ(Chemical Vapor Deposition)法により、酸化シリコンを堆積させて第１下側絶縁膜７１ｂを形成する。第１面７１ｂｆ１に、例えば、ＣＭＰを行い平坦化する。第１下側絶縁膜７１ｂの第１面７１ｂｆ１と、第１上側絶縁膜７１ａの第２面７１ａｆ２とを接合する。第１面７１ｂｆ１及び第２面７１ａｆ２は平坦化されているので、第１面７１ｂｆ１と、第２面７１ａｆ２とは接合し易い。研削やエッチングを行うことにより成長用基板９５を除去する。

第１下側絶縁膜７１ｂは、例えば、酸化シリコン、窒化シリコン、窒化アルミニウム及び酸化アルミニウムのいずれかを堆積させて積層構造としてもよい。第１下側絶縁膜７１ｂの形成は、ＣＶＤ法の代わりに、スパッタ法、蒸着法などにより形成してもよい。

図４（ｂ）に示すように、第１ベース半導体層１１ｂａ、第２ベース半導体層１２ｂａ及び第３ベース半導体層１３ｂａにエッチングを行う。エッチングを行うことにより、第１半導体層１１及び第２半導体層１２を形成する。エッチングを行うことにより、第２ベース半導体層電極５２ｂａを露出させる。露出させた第２ベース半導体層電極５２ｂａが第７半導体層電極５７となる。エッチングを行うことにより、第６半導体層電極５６を露出させる。エッチング後の第２ベース半導体層１２ｂａが第２半導体層１２となる。エッチング後の第３ベース半導体層１３ｂａが第３半導体層１３となる。

図１（ｂ）に示すように、第７半導体層電極５７に第２パッド９２を形成する。第２パッド９２と第７半導体層電極５７とは電気的に接続される。第２パッド９２と第２半導体層電極５２とは第７半導体層電極５７を介して電気的に接続される。

第６半導体層電極５６に第１パッド９１を形成する。第１パッド９１と第６半導体層電極５６とは電気的に接続される。第１パッド９１と第４半導体層電極５４とは第６半導体層電極５６を介して電気的に接続される。

第１半導体層上面１１ｆ１及び第２半導体層上面１２ｆ１に、例えばエッチングなどの加工を行う。これにより、第１半導体層上面１１ｆ１及び第２半導体層上面１２ｆ１に凹凸９０を形成する。
このようにして、半導体発光素子１００が形成される。

図５（а）及び図５（ｂ）は、第１の実施形態に係る別の半導体発光素子の模式的断面図である。

図５（ａ）に示すように、半導体発光素子１１０においては、第２絶縁層７２が、第１半導体層電極５１と第１絶縁層７１との間、第２半導体層電極５２と第１絶縁層７１との間、第１導電層６１と第１絶縁層７１との間、第２導電層６２と第１絶縁層７１との間、第４半導体層電極５４と第１絶縁層７１との間、及び、第５半導体層電極５５と第１絶縁層７１との間に設けられる。

第２絶縁層７２は、第５部分７２ｅと、第６部分７２ｆと、を含む。第５部分７２ｅは、Ｚ方向において第１半導体層電極５１と重なる。第６部分７２ｆは、Ｚ方向において第２半導体層電極５２と重なる。

半導体発光素子１１０においても、第１上側絶縁膜７１ａは、例えば、ＳＯＧにより形成されるので、第２面７１ａｆ２は平坦である。

第５部分７２ｅのＺ方向に沿った距離Ｌ１１と、第６部分７２ｆのＺ方向に沿った長さＬ１２と、の差は、第５部分７２ｅと基体８０との間のＺ方向に沿った距離Ｌ１４と、第６部分７２ｆと基体８０との間のＺ方向に沿った距離Ｌ１４と、の差よりも小さい。

第２絶縁層７２は、例えば、ＣＶＤ法により形成される。

図５（ｂ）に示すように、半導体発光素子１２０においては、第３絶縁層７３が、第１上側絶縁膜７１ａと第１下側絶縁膜７１ｂとの間に設けてもよい。第３絶縁層７３は、例えば、ＣＶＤにより形成される。

図６は、第１の実施形態に係る別の半導体発光素子の一部を例示する模式的断面図である。
図６に示すように、第１の実施形態に係る別の半導体発光素子１３０においても、基体８０と、第１〜第３半導体層１１〜１３と、第４〜第６半導体層２４〜２６と、第１導電層６１と、第２導電層６２と、が設けられる。この例では、第１導電層６１の第２部分６１ｂは、第２導電層６２の第４部分６２ｄと基体８０との間に配置されている。第２部分６１ｂは、第４部分６２ｄと電気的に接続されている。これ以外は、例えば、半導体発光素子１００と同様である。
半導体発光素子１３０においても、例えば、第２半導体層電極５２と基体８０との間、第１半導体層電極５１と基体８０との間、第４半導体層電極５４と基体８０との間などに、導電部材が設けられていない。これにより、例えば、半導体層電極と基体との間に発生するリーク電流を抑制することができる。その結果、動作の安定性が向上できる半導体発光素子を提供することができる。

実施形態によれば、動作の安定性が向上できる半導体発光素子を提供することができる。

なお、本明細書において「窒化物半導体」とは、Ｂ_ｘＩｎ_ｙＡｌ_ｚＧａ_{１−ｘ−ｙ−ｚ}Ｎ（０≦ｘ≦１，０≦ｙ≦１，０≦ｚ≦１，ｘ＋ｙ＋ｚ≦１）なる化学式において組成比ｘ、ｙ及びｚをそれぞれの範囲内で変化させた全ての組成の半導体を含むものとする。またさらに、上記化学式において、Ｎ（窒素）以外のＶ族元素もさらに含むもの、導電形などの各種の物性を制御するために添加される各種の元素をさらに含むもの、及び、意図せずに含まれる各種の元素をさらに含むものも、「窒化物半導体」に含まれるものとする。

なお、本願明細書において、「垂直」及び「平行」は、厳密な垂直及び厳密な平行だけではなく、例えば製造工程におけるばらつきなどを含むものであり、実質的に垂直及び実質的に平行であれば良い。

以上、具体例を参照しつつ、本発明の実施の形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。例えば、半導体発光素子に含まれる基体、半導体層、導電層、パッド層、金属層、金属膜、電極及び接続部などの各要素の具体的な構成に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。
また、各具体例のいずれか２つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。

その他、本発明の実施の形態として上述した半導体発光素子を基にして、当業者が適宜設計変更して実施し得る全ての半導体発光素子も、本発明の要旨を包含する限り、本発明の範囲に属する。

その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明及びその等価物の範囲に含まれる。

１１：第１半導体層、１１ａ：第１領域、１１ｂ：第２領域、１１ｂａ：第１ベース半導体層、１１ｅ：第５領域、１１ｆ１：第１半導体層上面、１１ａｆ：第１領域面、１１ｓ：側面、１２：第２半導体層、１２ｂａ：第２ベース半導体層、１２ｆ：第２半導体層面、１２ｆ１：第２半導体層上面、１３：第３半導体層、１３ｂａ：第１ベース半導体層、２４：第４半導体層、２４ｃ：第３領域、２４ｄ：第４領域、２４ｆ：第６領域、２５：第５半導体層、２５ｅｐ：部分、２６：第６半導体層、２６ｅｐ：部分、５１：第１半導体層電極、５２：第２半導体層電極、５２ｂａ：第２ベース半導体層電極、５４：第４半導体層電極、５５：第５半導体層電極、５６：第６半導体層電極、６１：第１導電層、６１ａ：第１部分、６１ｂ：第２部分、６１ｐ：部分、６２：第２導電層、６２ｃ：第３部分、６２ｄ：第４部分、７１：第１絶縁層、７１ｂ１、７１ｂ２：部分、７１ａ：第１上側絶縁膜、７１ａｆ２：第２面、７１ｂ：第１下側絶縁膜、７１ｂｆ１：第１面、７２：第２絶縁層、７２ｅ：部分、７２ｆ：部分、７３：第３絶縁層、７５、７５ｐ１、７５ｐ２：絶縁層、８０：基体、８０ｆ１：基体上面、８０ｆ２：基体下面、８６：開口部、８６ｂ：底面、８７：開口部、８７ｂ：底面、８８：開口部、８８ｂ：底面、８９：開口部、８９ｂ：底面、９０：凹凸、９１：第１パッド、９２：第２パッド、９５：成長用基板、１００、１１０、１２０、１３０：半導体発光素子、Ｅ１、Ｅ２：第１、第２発光部分、Ｌ１：第１距離、Ｌ２：第２距離、Ｌ１１、Ｌ１２、Ｌ１４：距離、Ｐ：出射強度、Ｚ１１ａ、Ｚ６１ｂ、Ｚ７１ｂ１、Ｚ７１ｂ２、Ｚ８０：位置、θ：角度

Claims (20)

1. 基体と、
   前記基体と第１方向に離間した第１導電形の第１半導体層であって、第１領域と、前記第１方向と交差する方向において前記第１領域と並ぶ第２領域と、を含む、前記第１半導体層と、
   前記第２領域と前記基体との間に設けられた第２導電形の第２半導体層と、
   前記第２領域と前記第２半導体層との間に設けられた第３半導体層と、
   前記基体と前記第１方向に離間し前記第１方向と交差する方向において前記第１半導体層と並ぶ前記第１導電形の第４半導体層であって、第３領域と、第４領域と、を含み、前記第２領域と前記第３領域との間に前記第４領域が配置され、前記第２領域と前記第４領域との間に前記第１領域が配置される、前記第４半導体層と、
   前記第４領域と前記基体との間に設けられた前記第２導電形の第５半導体層と、
   前記第４領域と前記第５半導体層との間に設けられた第６半導体層と、
   前記第１領域と電気的に接続された第１導電層であって、前記第１領域と前記基体との間に設けられた第１部分と、第２部分と、を含む前記第１導電層と、
   第２導電層であって、前記第５半導体層と前記基体との間に設けられた第３部分と、前記第１方向において前記第２部分と重なる第４部分と、を含み、前記第１導電層と電気的に接続され前記第５半導体層と電気的に接続された前記第２導電層と、
   前記第２半導体層と前記基体との間に設けられ前記第２半導体層と電気的に接続された第２半導体層電極と、
   前記第２半導体層電極と前記基体との間、前記第１導電層と前記基体との間、前記第２導電層と前記基体との間、及び、前記第３領域と前記基体との間に設けられた第１絶縁層と、
   を備え、
   前記第１方向において、前記第２部分が第１部分とは重ならず、
   前記第１領域は、前記第１部分と対向する第１領域面を有し、
   前記第２半導体層は、前記第２半導体層電極と対向する第２半導体層面を有し、
   前記第１領域面と前記基体との間の前記第１方向に沿った第１距離と、前記第２半導体層面と前記基体との間の前記第１方向に沿った第２距離と、の差は、前記第１領域面の前記第１方向における位置と前記第２半導体層面の前記第１方向における位置との間の前記第１方向に沿った距離の０．８倍以上１．２倍以下である、半導体発光素子。
2. 前記第２部分の前記第１方向における位置は、前記第１領域の前記第１方向における位置と前記基体の前記第１方向における位置との間にある、請求項１記載の半導体発光素子。
3. 前記第２半導体層電極は、前記第２導電層に含まれる材料を含む、請求項１または２に記載の半導体発光素子。
4. 第１半導体層電極をさらに備え、
   前記第１半導体層は、第５領域をさらに含み、
   前記第１領域と前記第５領域との間に前記第２領域が配置され、
   前記第１半導体層電極は、前記第５領域と前記基体との間に設けられ、前記第５領域と電気的に接続される、請求項１〜３のいずれか１つに記載の半導体発光素子。
5. 前記第１半導体層電極は、前記第１導電層に含まれる材料を含む、請求項４記載の半導体発光素子。
6. 前記第３領域と前記基体との間に設けられ、前記第３領域と電気的に接続された第４半導体層電極をさらに備えた、請求項１〜５のいずれか１つに記載の半導体発光素子。
7. 前記第４半導体層電極は、前記第１導電層に含まれる材料を含む、請求項６記載の半導体発光素子。
8. 第５半導体層電極をさらに備え、
   前記第４半導体層は、第６領域をさらに含み、
   前記第６領域と前記第４領域との間に前記第３領域の少なくとも一部が配置され、
   前記第５半導体層は、前記第６領域と前記基体との間に延在する部分をさらに含み、
   前記第６半導体層は、前記第６領域と前記第５半導体層の前記延在する部分との間に延在する部分をさらに含み、
   前記第５半導体層電極は、前記第５半導体層の前記延在する部分と前記基体との間に設けられ、前記第５半導体層の前記延在する部分と電気的に接続された請求項１〜７のいずれか１つに記載の半導体発光素子。
9. 前記第５半導体層電極は、前記第２導電層に含まれる材料を含む、請求項８記載の半導体発光素子。
10. 前記第４半導体層電極と電気的に接続された第１パッドをさらに備え、
    前記第１絶縁層は、前記第１パッドと前記基体との間に延在する、請求項６記載の半導体発光素子。
11. 前記第１パッドの少なくとも一部は、前記第１方向と交差する方向において前記第４半導体層と重なる、請求項１０記載の半導体発光素子。
12. 前記第２半導体層電極と電気的に接続された第２パッドをさらに備え、
    前記第１絶縁層は、前記第２パッドと前記基体との間に延在する、請求項１〜１０のいずれか１つに記載の半導体発光素子。
13. 前記第２パッドの少なくとも一部は、前記第１方向と交差する方向において前記第１半導体層と重なる、請求項１２記載の半導体発光素子。
14. 前記第１導電層の少なくとも一部は、前記第１方向と交差する方向において前記第２半導体層と重なる、請求項１〜１３のいずれか１つに記載の半導体発光素子。
15. 前記第２部分は、前記第１方向と交差する方向において前記第１半導体層と前記第４半導体層との間に位置する、請求項１〜１４のいずれか１つに記載の半導体発光素子。
16. 前記第１半導体層は、前記第１領域面と前記第１方向に離隔した第１半導体層上面を有し、
    前記基体は、前記第１絶縁層と前記第１方向に離隔し前記第１方向と交差する基体下面を有し、
    前記第３半導体層から出射した光の前記第１半導体層上面から外に出射する光の強度は、前記光の前記基体下面から外に出射する光の強度よりも高い、請求項１〜１５のいずれか１つに記載の半導体発光素子。
17. 前記第１領域は、前記第１方向に対して垂直な方向と交差する側面をさらに有し、
    前記側面と前記第１領域面との間の角度は、９０度未満である、請求項１〜１６のいずれか１つに記載の半導体発光素子。
18. 前記第１半導体層電極と前記第１絶縁層との間、前記第２半導体層電極と前記第１絶縁層との間、前記第１導電層と前記第１絶縁層との間、及び、前記第２導電層と前記第１絶縁層との間に設けられた第２絶縁層をさらに備え、
    前記第２絶縁層は、前記第１方向において前記第１半導体層電極と重なる第５部分と、前記第１方向において前記第２半導体層電極と重なる第６部分と、を含み、
    前記第５部分の前記第１方向に沿った距離と、前記第６部分の前記第１方向に沿った距離と、の差は、前記第５部分と前記基体との間の前記第１方向に沿った距離と、前記第６部分と前記基体との間の前記第１方向に沿った距離と、の差よりも小さい、請求項４記載の半導体発光素子。
19. 前記第４部分は、前記第２部分と前記基体との間に配置された、請求項１記載の半導体発光素子。
20. 前記第２部分は、前記第４部分と前記基体との間に配置された、請求項１記載の半導体発光素子。

Images