JP6052962B2 - 半導体発光装置 - Google Patents

半導体発光装置 Download PDF

Info

Publication number
JP6052962B2
JP6052962B2 JP2012172939A JP2012172939A JP6052962B2 JP 6052962 B2 JP6052962 B2 JP 6052962B2 JP 2012172939 A JP2012172939 A JP 2012172939A JP 2012172939 A JP2012172939 A JP 2012172939A JP 6052962 B2 JP6052962 B2 JP 6052962B2
Authority
JP
Japan
Prior art keywords
layer
semiconductor layer
light
semiconductor
groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012172939A
Other languages
English (en)
Other versions
JP2014033090A (ja
Inventor
拓也 風間
拓也 風間
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Stanley Electric Co Ltd
Original Assignee
Stanley Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Stanley Electric Co Ltd filed Critical Stanley Electric Co Ltd
Priority to JP2012172939A priority Critical patent/JP6052962B2/ja
Priority to US13/954,869 priority patent/US8981409B2/en
Publication of JP2014033090A publication Critical patent/JP2014033090A/ja
Application granted granted Critical
Publication of JP6052962B2 publication Critical patent/JP6052962B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape

Description

本発明は、半導体発光装置に関し、特に、成長基板上に成長した半導体発光層を支持基板に貼り合わせた後、成長基板を除去して形成される発光ダイオード（ＬＥＤ：Light Emitting Diode）に関する。
従来、成長基板（又は仮基板）上にＭＯＣＶＤ（Metal-Organic Chemical Vapor Deposition）法などの気相成長法により成長した半導体発光積層体を、反射ミラーを介して導電性の支持基板（又は永久基板）貼り合わせ、その後、成長基板を除去してした構成のＬＥＤ（メタルボンディング構造又はＭＢ構造）が開示されている（例えば、特許文献１）。光取り出し面の反対側に反射ミラーを設け、外部への取り出し光出力の向上を図るものである。
上記したＭＢ構造のＬＥＤは、導電性の成長基板上に作製されたＬＥＤに比べると、半導体層の膜厚がチップサイズに比べ薄いため、水平方向（面内方向）の電流拡散が支配的であり電流が拡散しにくい。ＬＥＤの発光効率は活性層に注入する電流密度に依存する。電流密度が高くなると活性層に注入されたキャリアがオーバフローするため、発光に寄与するキャリアが減少し発光効率が低下し、電流に対する発光出力の線形性が落ちるという課題がある。くわえて、局所的な電流集中は電界集中や発熱などにより結晶欠陥を増殖させるため信頼性に問題が生じる。
また、光取り出し面側電極と反射面側電極を上面視で重ならないように配置する、いわゆるカウンタ電極構成をとることで、水平方向の電流拡散を促進する構成が開示されている（例えば、特許文献２又は特許文献３）。
また、例えば特許文献４には、半導体層にメサを形成し、当該メサの側面での反射を利用して光取り出し効率の改善を図る半導体発光素子が開示されている。また、特許文献５には、絶縁基板を有する素子の電極構成について記載されている。
特開２００９−１０３５９号公報 特開２００８−２８２８５１号公報 特開２０１１−１６５８５３号公報 特許第４２３０２１９号公報 特開２００４−２９７０９５号公報
しかしながら、上記したような発光装置では、発光層から放出された光が電極によって遮蔽され、あるいは電極による反射損失を受けて、光取り出し効率が低下し、発光装置の光出力が低下する。
本発明は、上述した点に鑑みてなされたものであり、その目的は、光取り出し面からの光取り出し効率を改善し、高出力の半導体発光装置を提供することにある。また、面内の電流拡散を改善し、キャリアオーバフローが小さく、高発光効率で高い光出力線形性を有するとともに、劣化の少ない高信頼性の半導体発光装置を提供することにある。
本発明の発光装置は、第１の半導体層、発光層及び第１の半導体層とは反対導電型の第２の半導体層が順次積層された半導体構造層を有し、第１の半導体層の表面を光取り出し面とする発光装置であって、
第２の半導体層側から第２の半導体層及び発光層を貫通し、第１の半導体層に達する第１の溝と、
第１の溝内の第１の半導体層に接触して形成された第１のオーミック電極と、
第２の半導体層の表面と第１の溝に露出する発光層の表面とを覆う絶縁層と、
絶縁層の表面を覆い、かつ第１のオーミック電極に接続された金属層と、
第１の半導体層側から第１の半導体層及び発光層を貫通し、第２の半導体層に達し、第２の半導体層によって底部が構成された第２の溝と、
第２の溝内の第２の半導体層である第２の溝の底部に接触して形成された第２のオーミック電極と、
接合層を介して金属層に接合された支持体と、
を有することを特徴としている。
本発明の実施例１である発光装置を模式的に示す断面図である。 （ａ），（ｂ），（ｃ）は、実施例１の発光装置（ＬＥＤ）の電極構成を模式的に示す平面図である。 実施例１の発光装置の半導体構造層を模式的に示す断面図である。 本発明の実施例に対する比較例である発光装置の模式的な断面図である。 第１及び第２の溝によって形成される半導体構造層の端面の傾斜角α１及びα２を示す断面図である。 （ａ），（ｂ），（ｃ）は、異なる傾斜角を有するＬＥＤの第１の溝の部分を拡大して示す模式的な断面図である。 （ａ），（ｂ），（ｃ）は、異なる傾斜角を有するＬＥＤの第２の溝の部分を拡大して示す模式的な断面図である。 本発明の実施例２である発光装置（ＬＥＤ）の断面の一部を模式的に示す部分断面図である。
以下に説明する実施例においては、説明及び理解の容易さのため、半導体構造層が第１の半導体層、発光層及び第２の半導体層からなり、第１の半導体層がｎクラッド層であり、第２の半導体層がｐクラッド層及びｐコンタクト層からなる場合について説明するが、かかる構成に限らない。すなわち、第１の半導体層及び／又は第２の半導体層、並びに発光層はそれぞれ複数の層から構成されていてもよい。例えば、当該半導体層には、キャリア注入層、キャリアオーバーフロー防止のための障壁層、電流拡散層、オーミック接触性向上のためのコンタクト層、バッファ層などが含まれていてもよい。あるいは第２の半導体層が単層で構成されていてもよい。また、第１の半導体層及び第２の半導体層の導電型は下記実施例とはそれぞれ反対導電型であってもよい。
以下においては、本発明の好適な実施例について説明するが、これらを適宜改変し、組合せてもよい。また、以下の説明及び添付図面において、実質的に同一又は等価な部分には同一の参照符を付して説明する。
図１は、本発明の実施例１である発光装置１０を模式的に示す断面図である。発光装置１０は、発光素子構造体２０と支持体３０とが接合層３５を介して接合された構造を有するＡｌＧａＩｎＰ系の発光ダイオード（ＬＥＤ）１０である。
より詳細には、発光素子構造体（以下、単に素子構造体ともいう）２０は、第１の導電型の第１の半導体層１２と、発光層１４と、第１の導電型とは反対導電型の第２の導電型の第２の半導体層１５からなる発光機能層である半導体構造層１１を有する。本実施例においては、第１の半導体層１２がｎ型半導体層であり、第２の半導体層１５がｐ型半導体層である場合を例に説明する。
また、第２の半導体層１５上にはＳｉＯ２又はＳｉＮ等からなる絶縁層１６が形成され、絶縁層１６上にはＡｇ等の光反射率の高い金属からなる金属層１７が形成されている。そして、絶縁層１６及び金属層１７の積層構造によって、発光層１４からの光を反射する反射層１９が構成されている。
半導体構造層１１には、第２の半導体層（ｐコンタクト層１５Ｂ及びｐクラッド層１５Ａ）１５側から第２の半導体層１５及び発光層１４を貫通し、第１の半導体層（ｎクラッド層）１２に至る複数の溝１１Ｇ（第１の溝）が形成されている。そして、第２の半導体層１５の表面と半導体構造層１１が溝１１Ｇに露出する表面とが絶縁層１６及び金属層１７によって被覆されている。すなわち、半導体構造層１１の裏面（第１の半導体層１２の表面と反対側の表面）に亘って絶縁層１６及び金属層１７によって被覆されている。なお、絶縁層１６は、半導体構造層１１が溝１１Ｇに露出する表面のうち、少なくとも溝１１Ｇに露出する発光層１４の表面が絶縁されるように形成されていれば良い。
第１の溝１１Ｇ内には、ｎクラッド層１２とオーミック接触が形成され、かつ絶縁層１６の開口部を介して金属層１７に電気的に接続されたｎ電極２１（第１のオーミック電極）が設けられている。また、ｎ電極２１は複数の溝１１Ｇの各々の、例えば底部に設けられている。
また、第１の半導体層（ｎクラッド層）１２の表面から第１の半導体層（ｎクラッド層）１２及び発光層１４を貫通し、第２の半導体層１５のｐコンタクト層１５Ｂに至る複数の溝１２Ｇ（第２の溝）が形成されている。そして、溝１２Ｇ内には、ｐコンタクト層１５Ｂとオーミック接触が形成されたｐ電極１８（第２のオーミック電極）が設けられている。ｐ電極１８は複数の溝１２Ｇの各々の、例えば底部に設けられている。なお、半導体構造層１１が溝１２Ｇに露出する表面は絶縁層によって被覆されていてもよい。また、当該絶縁層は溝１２Ｇの形成により発光層１４が露出した部分が少なくとも絶縁されるように形成されていれば良い。
また、光取り出し面であるｎクラッド層１２の表面には、凹凸加工した光取り出し構造２５が形成されている。光取り出し構造２５の凹部及び凸部の配置はランダムでも、または周期的であってもよい。また、凹部及び凸部は、錐状や柱状の突起や窪みなどで構成することができる。凹部及び凸部のサイズ（大きさ又は周期：A）は、1.0λ0/n≦A≦10.0λ0/n、高さ（B）は、0.5A≦B≦1.5Aの範囲で高い光取り出し効果が得られる。なお、λ0は真空中の波長で、ｎは発光波長に対する半導体層の屈折率である。例えば、AlGaInP系材料ではλ0＝625 nm（ナノメートル）でｎ＝3.3であり、サイズＡは200〜2000 nm程度である。
支持体３０は、図１に示すように、導電性の支持基板３１、支持基板３１の一方の主面（ＬＥＤ１０の裏面）上に形成されたオーミック電極３２と、他方の主面上に形成されたオーミック電極３３を有し、オーミック電極３３上に形成された金属層である接合層３５によって素子構造体２０と接合されている。
図２（ａ），（ｂ），（ｃ）は、実施例１の発光装置（ＬＥＤ）１０の電極構成を模式的に示す平面図である。なお、図１は、図２（ｃ）におけるＸ−Ｘ線に沿った断面図である。より詳細には、図２（ａ）は、ＬＥＤ１０のｎ電極２１及び溝１１Ｇを結晶成長面（又は半導体構造層）に平行な平面上に投影した場合の電極構成を模式的に示している。図２（ｂ）は、ｐ電極１８及び溝１２Ｇを示し、さらにｐ電極１８に接続されたｐパッド電極２７を示している。図２（ｂ）に示すように、パッド電極２７はその一部がｐ電極１８に接続されている。パッド電極２７は、ｐクラッド層１５に対してショットキー電極として形成されており、パッド電極２７には、外部から給電ワイヤが接続されて給電される。
また、図２（ｃ）は、ｐ電極１８、ｎ電極２１及びｐパッド電極２７を結晶成長面に平行な平面上に投影した場合の電極構成を模式的に示している。すなわち、図２（ａ）及び図２（ｂ）を合成した図である。図２（ｃ）に示すように、ｎクラッド層１２に対するオーミック電極であるｎ電極２１とｐコンタクト層１５Ｂに対するオーミック電極であるｐ電極１８とは、当該投影面上において、すなわち光取り出し面であるｎクラッド層１２の表面に垂直な方向から見た上面視において重ならないように配置されている。ｐ電極１８及びｎ電極２１は、いわゆるカウンタ配置の電極（カウンタ電極）を構成している。
なお、ＬＥＤ１０のｎ側の電極であるオーミック電極３２は、導電性の支持基板３１、オーミック電極３３、金属層である接合層３５、反射層を構成する金属層１７を介してｎ電極２１に電気的に接続されている。なお、溝１１Ｇ、１２Ｇ、ｎ電極２１及びｐ電極１８が直線状に形成されている場合を例示するが、他の構成、例えば同心円状に構成されていてもよい。
従って、ｐ電極であるオーミック電極３２及びショットキー電極であるｐパッド電極２７に印加された電圧によって、ｐ電極１８及びｎ電極２１間に電流が流れ、発光層１４が発光する。なお、図１において、ｎ電極２１からｐ電極１８への電流（電子の流れ）Ｊの経路を模式的に破線の矢印で示している。このように、ｎ電極２１は溝１１Ｇ内（底部）に、ｐ電極１８は溝１２Ｇ内（底部）に設けられているため、ＬＥＤ１０の電極は、いわゆるカウンタ電極構成を有し、小さい被覆率（面積被覆率）の電極で、半導体層の面内方向における効率的な電流拡散を行うことができる。
上記したように、本実施例によれば、反射層１９側から、第２の半導体層（ｐコンタクト層及びｐクラッド層）１５及び発光層１４を貫通し、第１の半導体層（ｎクラッド層）１２に達する第１の溝１１Ｇが半導体構造層１１に形成されている。そして、溝１１Ｇの底部（又は第１の半導体層１２に接する部分）に第１導電型のオーミック電極（ｎ電極）２１が形成されている。また、第１の半導体層１２側から第１の半導体層１２及び発光層１４を貫通し、第２の半導体層１５に達する第２の溝１２Ｇが半導体構造層１１に形成されている。そして、溝１２Ｇの底部（又は第２の半導体層１５に接する部分）に第２導電型のオーミック電極（ｐ電極）１８が形成されている。
すなわち、溝１１Ｇの形成領域において発光層１４は除去されており、ｎ電極２１はｎクラッド層１２に接触して形成されている。換言すれば、光取り出し面側の電極であるｎ電極２１よりも反射層１９側の発光層１４及びｐクラッド層１５は除去されているため、発光層１４から放出された光は、光取り出し面側の電極であるｎ電極２１によって遮蔽されることなく、光を取り出すことができる。
また、光取り出し面である第１の半導体層（ｎクラッド層）１２の表面から発光層１４を貫通し、第２の半導体層１５のｐコンタクト層１５Ｂに至る溝１２Ｇが形成されている。そして、溝１２Ｇ内には、ｐコンタクト層１５Ｂとオーミック接触が形成されたｐ電極１８が設けられている。すなわち、溝１２Ｇの形成領域において発光層１４は除去されており、第２導電型のオーミック電極（ｐ電極）１８は第２の半導体層１５（ｐコンタクト層１５Ｂ）内に形成されている。換言すれば、溝１２Ｇの形成領域において、発光層１４の下部（下方）、すなわち発光層１４よりも反射層１９側には反射率が低い電極（オーミック電極）が存在しないため、電極による反射損失が少なく、ＬＥＤの光出力を向上することができる。
［発光装置１０の製造方法］
実施例１による発光装置１０の製造方法について、AlGaInP系の発光ダイオード（ＬＥＤ）の場合を例に以下に詳細に説明する。図３は、実施例１の発光装置（ＬＥＤ）１０の半導体構造層１１を模式的に示す断面図である。
（１）半導体構造層
ＭＯＣＶＤ（Metal-Organic Chemical Vapor Deposition）法を用いて結晶成長を行った。成長基板１０Ａとしては、オフ角が１５°のｎ型ＧａＡｓ基板を用いた。より詳細には、ＧａＡｓ成長基板１０Ａの（１００）面上に、厚さが４μm（マイクロメートル）のｎクラッド層（(AlzGa1-z)0.5In0.5P層）１２、厚さが0.5μmの発光層１４、厚さが1.0μmで組成が(AlzGa1-z)0.5In0.5P（ｚ＝1.0）のｐクラッド層１５Ａ、層厚が1.5μmで組成がGa1-xInxP（x＝0.1）のｐコンタクト層１５Ｂをこの順で順次エピタキシャル成長した。なお、Ga1-xInxPコンタクト層１５Ｂの組成ｘは発光層１４からの放出光を吸収しないことを条件に定められる。また、ｎクラッド層１２のキャリア濃度は、２×１０18ｃｍ-3（以下、2E18 cm-3のように指数表記する場合がある。）、ｐクラッド層１５Ａのキャリア濃度は、２×１０18ｃｍ-3とした。
発光層１４は多重量子井戸(MQW: Multiple Quantum Well)、単一量子井戸(SQW: Single Quantum Well)、あるいは単層（いわゆるバルク層）でも良い。例えば、多重量子井戸構造は、井戸層を(AlzGa1-z)0.5In0.5P層（組成z＝0.10、厚さ20nm）、バリア層を(AlzGa1-z)0.5In0.5P層（組成z＝0.56、厚さ10nm）とし、１５ペアの井戸層とバリア層から構成される。なお、井戸層のAl組成zは発光波長に合わせて0≦z≦0.4の範囲で調整され、また、ｎクラッド層１２及びｐクラッド層１５ＡのAl組成ｚは0.4≦z≦1.0の範囲で調整される。
半導体構造層１１の全体の厚さを7.0μmとした。ｎクラッド層１２、発光層１４及びｐクラッド層１５Ａ、ｐコンタクト層１５ＢはＧａＡｓ基板と格子整合している。
（２）ｎ電極用溝の形成
次に、フォトリソグラフィとドライエッチングによりｎ電極用の溝１１Ｇを形成する。より詳細には、ｐコンタクト層１５Ｂ、ｐクラッド層１５Ａ、発光層１４及びｎクラッド層１２をドライエッチングにより除去する。ｎクラッド層１２の加工深さは、ｎクラッド層１２の厚さ4.0μmに対し2.0μmとし、5.0μm（総エッチング量）の溝を形成した。AlGaInP系材料の場合、一般的に、電子閉じ込めのためのクラッド層がｐ側とｎ側でそれぞれ0.5μm、発光層１４には0.5μmが必要であるため、かかる層構造の場合では、1.5μm以上の深さの溝を形成することによって、第２の半導体層（ｐコンタクト層１５Ｂ、ｐクラッド層１５Ａ）及び発光層１４を貫き、第１の半導体層（ｎクラッド層）１２に達する溝１１Ｇを形成することができる。本実施例の場合、ｎ電極２１の幅が5.0μmであり、溝１１Ｇの幅は20μmとした。溝の加工幅は、狭いほど発光層１４が除去される幅が小さくなるため小さいほうが好ましい。本実施例の構成の場合、溝１１Ｇによってｎクラッド層１２に形成される溝の深さが2.0μm以上では順方向電圧の上昇はみられなかった。
尚、溝１１Ｇの傾斜角は、マスク材料やドライエッチング条件により制御であり、本実施例においては傾斜角α１（後述する）が30°の端面を構成した。
（３）絶縁膜の形成
続いて、半導体構造層１１のジャンクション（接合部）の絶縁するための絶縁層１６を形成する。絶縁層１６にはSiO2を用い、層厚を320nmとした。なお、絶縁層１６の材料はSiO2に限定されるものではなく、SiN、TiO2やAl2O3などでも良い。この絶縁層１６は後述する金属層とあわせて反射層として働く。そのため、SiO2層の層厚dは、真空中の発光波長λ0に対しd＝λ0/(4n)×m（nはSiO2の屈折率で、mは整数）で構成される。ここでは、λ0＝625 nm、n＝1.45、m＝3.0としd＝320 nmを用いた。
（４）ｎ電極の形成
溝１１Ｇの電極形成位置に、ｎクラッド層１２に対するオーミック電極であるｎ電極２１を形成する。具体的には、絶縁層１６をパターニングし、電極形成位置（例えば、溝１１Ｇの底部）に開口部を設け、開口部に金属を成膜することで形成する。ｎ型半導体（ｎクラッド層１２）とオーミック接触を形成する材料としてAuGeNiを用い、素子面積（すなわち発光面積）に対する被覆率を５％とした。ｎ型半導体とオーミック接触を形成することのできる材料としてAuGeNiを用いたが、この他、AuGe、AuSn、AuSnNi等を用いてｎ電極２１を形成することも可能である。AlGaInP系半導体のｎオーミック材料としてAuGeNiは低抵抗な接触が得られる代表的な材料であるが、400℃以上の熱処理が必要であり、熱処理を行うと発光層の光を吸収する合金層が形成される。しかし、本実施例の構成であれば、ｎ電極２１が発光層の光を遮光しない位置に配置されているため、この合金層による吸収を回避することが可能となる。
（５）反射金属層、バリア層の形成
続いて、反射金属層１７として金（Au）を300nm形成した。反射金属層１７としてはAl、Agなど発光層１４の光に対し高反射率な材料を用いることができる。反射金属層１７及びSiO2絶縁層１６から反射層１９が構成される。反射層１９は、発光層１４から放射される光のうち光取り出し側と反対側に向かう光を反射し、光取り出し効率を向上させる。なお、反射金属層１７は前述のｎ電極２１に電気的に接続されるように形成される。これにより、ＬＥＤ１０の裏面、すなわち導電性基板３１の裏面（オーミック金属層３２）がｎ側電極として機能する。
続いて、反射金属層１７上にバリア層（図示しない）を形成する。より具体的には、スパッタによりTaN，TiW，TaNを順次積層した。膜厚は、例えばそれぞれ100nmである。バリア層は、Ta、Ti、W等の高融点金属もしくはそれらの窒化物（TaN等）からなる単層または多層膜から形成することができ、成膜にはスパッタ法の他、電子ビーム（EB）蒸着法を用いても良い。バリア層は、AuZn中のZnが外方拡散するのを防ぐのと同時に、後工程で共晶材料が反射電極層側に侵入（拡散）することを防止するためのものである。このバリア層が機能しない場合、後工程における熱の影響により、順方向電圧（Vf）増大等の電気特性の劣化や、反射率の低下により、輝度低下も招来する。
その後、バリア層上に素子構造体２０側の接着層（図示しない）をＥＢ蒸着法により形成する。ここではNi，Auを用い、膜厚はそれぞれ300nm、30nmとした。なお、抵抗加熱蒸着法、もしくはスパッタ法により蒸着してもよい。接着層は、後述する半導体層と導電性支持基板を熱圧着する工程において、後述する導電性支持体３０の共晶接合層との濡れ性を良くし、良好な接合を形成するためのものである。
（６）支持体との接着
導電性基板（Ｓｉ基板）３１の一方の面にオーミック金属層３２を蒸着し、もう一方の面上にオーミック金属層３３、密着層、接着層及び共晶接合層を順次蒸着し、導電性支持体３０を形成する。たとえば導電性基板３１にｐ型不純物を高濃度に添加したシリコン（Si）基板を、オーミック金属層には白金（Pt）を用いることができる。オーミック金属層（Pt）の膜厚は、例えば100〜300nmであるが、ここでは200nmとした。上記の組み合わせにおいては、オーミック金属層を蒸着しただけでオーミック特性が得られるが、後述の熱圧着等の工程で加熱されることにより導電性基板への密着性が向上する。なおオーミック金属層はPtの他、Au、Ni 、Ti等のＳｉ基板とオーミック接合を形成可能な金属を用いることも可能である。その場合、Ｓｉ基板とのオーミック接合を得るため、窒素雰囲気下での合金化工程が適宜必要となる。また、基板はＳｉ基板に限られず、導電性で熱伝導率が高い材料、例えばGe、Al、Cuなどを用いてもよい。
密着層、接着層は、例えばTiおよびNiとし、膜厚はそれぞれ100〜200nmおよび50〜150nmである。ここではTiの膜厚を150nm、Niの膜厚を100nmとした。濡れ性向上層は、Niの代わりにNiV、Pt等を使用しても良い。これらの層を具備する事により、導電性基板の密着信頼性を高めると共に、半導体層と熱圧着する工程において濡れ性を向上させAuSn層のボールアップを防止することができる。
また共晶接合層にはAuSnを用い、例えば膜厚は300〜3000nmである。組成はAu：Sn＝約80wt％：約20wt％(＝約70at%：約30%)であることが望ましい。ここでは、共晶接合層の膜厚を600nmとし、上記組成のAuSn構成とした。また共晶接合層は、AuSnを主成分としていればよく、例えばAuSnに添加物が加えられていても良い。なお、蒸着方法は、抵抗加熱およびEB法蒸着法、スパッタ法などから適当な手法を用いることが出来る。
素子構造体２０と導電性支持体３０を、たとえば熱圧着により接合させる。より詳細には、熱圧着、すなわち共晶材料が溶融する温度と圧力を加えることにより、導電性支持体３０の共晶接合層（AuSn層）と上記した素子構造体２０の接着層（NiAu層）が新たな接合層（AuSnNi）３５を形成し、素子構造体２０と導電性支持体３０を接合させる。具体的には、接合は素子構造体２０側の接着層と導電性支持体３０側の共晶接合層を対向して密着させ、窒素雰囲気下、約１MPaの圧力で330℃、10分間保持することにより行った。
なお、接合材料、接合時の雰囲気、接合温度、及び接合時間は、使用する共晶材料が溶融し、その特性に変化（例えば、酸化等による接合強度の劣化）を及ぼすことがなく、素子構造体２０と導電性支持体３０とが接合されるのに十分な材料、雰囲気、温度、及び時間であればよく、上記の材料、雰囲気、温度、及び時間に限定されるものではない。
（７）成長基板の除去
素子構造体２０と導電性支持体３０とを接合した後、ＧａＡｓ成長基板１０Ａを除去する。ＧａＡｓ成長基板１０Ａの除去によりｎクラッド層１２の表面が露出し、光取り出し面となる。ここでは、アンモニア・過酸化水素混合エッチャントを用いたウェットエッチングにより除去した。なお、ＧａＡｓ成長基板１０Ａの除去は、ウェットエッチングに限らず、ドライエッチング、機械研磨法、化学機械研磨（CMP）、もしくはそれらのうち少なくとも1つの方法を含む組合せにより行ってもよい。
（８）光取り出し構造の形成
次いで、ｎクラッド層１２上に光取り出し効率向上のための凹凸構造（フォトニック結晶）を形成する。まずフォトリソグラフィ、ＥＢリソグラフィ、ＥＢ描画、ナノインプリント、レーザ露光などの方法及びリフトオフ法によりｎクラッド層１２上に人工的周期構造のマスクパターンを形成する。次に、ドライエッチングにより、エッチングを行い、ｎクラッド層１２の表面に円錐状、または円柱状の突起又は窪みの光取り出し構造を形成する。このとき、本実施例においては、ｎクラッド層１２（層厚4.0μm）にはｐ側から2.0μｍの深さで溝加工されているため、残り2.0μm以下で光取り出し構造を形成する必要がある。
具体的には、光取り出し構造は三角格子配列、周期500nm、高さ600nm、アスペクト比1.2の円錐状フォトニック結晶を形成した。ただし、フォトニック結晶の構成は、周期200nm〜2000nm、アスペクト比0.7〜1.5の範囲であれば良い。
また、フォトニック結晶の変わりにウェットエッチングなどの方法で光取り出し面の粗面化を行い光取り出し構造を形成してもよい。さらに、上記した工程において、例えばＳｉＯ2を用いて後述する光取り出し面側の電極が形成される領域に適宜保護マスクを設けても良い。
（９）ｐ電極用溝の形成
次に、フォトリソグラフィとドライエッチングによりｐ電極用の溝１２Ｇを形成する。具体的には、ｎクラッド層１２（層厚4.0μm）、活性層１４（0.5μm）、ｐクラッド層１５Ａ（1.0μm）、およびGa1-xInxPコンタクト層１５Ｂをドライエッチングにより除去して溝１２Ｇを形成する。Ga1-xInxPコンタクト層１５Ｂの加工深さは、Ga1-xInxPコンタクト層１５Ｂの層厚1.5μmに対し0.5μmとした（すなわち、総エッチング深さ6.5μm）。尚、溝の傾斜角は、マスク材料やドライエッチング条件により制御し、本実施例においては傾斜角α２（後述する）が70°の端面を構成した。
（１０）ｐオーミック電極、パッド電極の形成
ｐ電極用の溝１２Ｇからコンタクト層１５Ｂが露出している露出部（例えば、溝１２Ｇの底部）上にオーミック電極であるｐ電極１８を形成する。具体的には、オーミック接合を形成可能な金属であるAuZnをスパッタ法にて厚さ330nm成膜し、続いて、Auを1.5um成膜した。次に、窒素雰囲気下、約400℃での熱処理（合金化）を行い、ｐ電極１８を形成する。
AlGaInP系半導体のpオーミック材料としてAuZnは低抵抗な接触が得られる代表的な材料であるが、300℃以上の熱処理が必要であり、熱処理を行うと活性層の光を吸収する合金層が形成される。しかし、本発明の構成によれば、p電極１８が活性層１４の光を遮光しない位置に配置されているため、この合金層による吸収を回避することが可能となる。
さらに、p電極１８に接続されたパッド電極２７を形成する。なお、パッド電極２７は、所定の形状（図２（ｂ）では円形状）を有し、例えば溝１２Ｇと同じ深さまで半導体層をエッチングし、ｐクラッド層１５に対してショットキー電極として形成する。パッド電極２７には、給電ワイヤを接続することにより外部から給電することができる。
［実施例及び比較例のＬＥＤ］
次に、図４に、上記実施例１に対する比較例である発光装置（ＬＥＤ）１１０の模式的な断面図を示す。ＬＥＤ１１０においては、支持基板１３１上に接合層１３５を介して反射層１１９及び半導体構造層１１１が設けられているが、実施例１とは異なり、発光層１１４よりも光取り出し面側の半導体層である第１の半導体層１１２に達する溝は設けられていない。従って、光取り出し構造１２５上に第１の半導体層１１２とのオーミック電極１２１が設けられている。第２の半導体層１１５は、クラッド層１１５Ａ、コンタクト層１１５Ｂからなり、第２の半導体層１１５（コンタクト層１１５Ｂ）にオーミック接触するオーミック電極１１８が設けられている。従って、第１の半導体層１１２のオーミック電極１２１の下方にオーミック電極１２１に対向する発光層１１４が存在する。また、実施例１とは異なりスルーホールを要せず、オーミック電極１２１は第１の半導体層１１２上に設けられたパッド電極に接続されている。これら以外の点は実施例１と同様である。すなわち、オーミック電極１２１の形成部以外には光取り出し構造１２５が設けられており、また、上記したいわゆるカウンタ電極構成を有し、外部との電気的接続のためのパッド電極が設けられている。また、オーミック電極１２１が第１の半導体層１１２の表面上に（第１の半導体層１１２内ではなく）設けられている点を除いて、光取り出し面である第１の半導体層１１２の表面に垂直な方向から見た上面視における電極配置、電極長・幅などの電極構成は実施例１と同様である。
図４に示すように、上記比較例のＬＥＤ１１０においては、発光層１１４の上方、すなわち光取り出し面側に発光層１１４に対向するオーミック電極１２１が設けられているため、発光層１１４から第１の半導体層１１２の表面（光取り出し面）方向に向かう光（図中矢印、LE）の一部は、オーミック電極１２１により遮光される。遮光された光の一部は電極により吸収される。また、一部は電極裏面で反射されるが（図中矢印、RL）、再度光取り出し面まで到達するまで再度反射が必要でありその反射損失、また、再度光取り出し面まで到達するまでの光路長が増加することによる半導体層での吸収が生じる。そのため、電極で遮光された光は損失が大きく、半導体構造層１１１からの光取り出し効率が大きく減少する。
さらに、発光層１１４から反射層１１９に向かう光（図中矢印、LB）については、オーミック電極１１８は反射層１１９の他の部分よりも反射率が低く、光の吸収損失によって光取り出し効率が減少する。
一方、図１に示すように、実施例１のＬＥＤ１０においては、発光層１４よりも光取り出し面側には発光層１４に対向する位置に電極が存在しないため、発光層１４からの放出光は遮光が防止され、電極による損失がなく発光装置（ＬＥＤ）の光出力が向上する。また、溝１２Ｇの形成領域において、発光層１４よりも下方（すなわち、反射層１９側）には反射率が低い電極（オーミック電極）が存在しないため、電極による反射損失が少なく、ＬＥＤの光出力が向上する。特に、ＬＥＤの高出力化のため、電極幅を拡大する場合には、本発明は特に有効である。
より具体的には、従来のカウンタ電極構成のＬＥＤの場合、一般的に、第１の半導体層及び第２の半導体層の電極の素子面積（発光面積）に対する電極の被覆率はそれぞれ５〜１５％であり、その分、遮光及び反射損失により光出力が低下していた。例えば、光取り出し面側のオーミック電極及び反射層側のオーミック電極の被覆率は、それぞれ６％及び１５％であり、総被覆率は２０％を超えるが、これらの電極による損失を抑制できる本発明の効果は大きい。本発明によれば、電極の遮光及び反射損失による光出力の低下を回避できるため、光取り出し効率を向上することができる。また、キャリアオーバフローが小さく、高発光効率で高い光出力線形性を有するとともに、劣化の少ない高信頼性の半導体発光装置を提供できる。
特に、AlGaAsやAlGaInP系材料を用いたＬＥＤの場合、オーミック電極を形成するためにオーミック電極の金属と半導体層で合金層を形成する必要がある。合金層を形成するとオーミック電極の反射率は大幅に低下するため、本発明の構成がさらに有利となる。
［反射面側の溝１１Ｇの側面の効果］
本実施例においては、反射面となる反射層側から溝１１Ｇを形成し、溝１１Ｇによって形成される半導体構造層１１の端面（又は発光層１４が露出する側面）の長さをＬＥＤ１０の外周の長さよりも長くしている。溝１１Ｇの形成により、半導体層内部を伝搬する光が半導体層端面の反射によって伝搬方向が変えられ、ＬＥＤ１０の光取り出し効率を高めることができる。特に、半導体構造層１１を構成する層のうち発光層１４はｎ型及びｐ型半導体層（クラッド層）に比べ屈折率が高く、内部伝搬する光が多い。そのため、発光層１４の端面を増やすことが光取り出し効率を高める上で重要な要因である。つまり、本発明のＬＥＤ１０においては、活性層１４を貫く溝１１Ｇ、１２Ｇを形成し、溝側面（半導体層の端面）での反射により、内部伝搬する光を積極的に外部に取り出す構成を有する。従って、活性層１４を貫く溝が形成されている点で従来のものより光取り出し効率において有利な効果を有する。つまり、本発明では溝側面（半導体層端面）での反射により、内部伝搬する光を積極的にとりだす。溝側面の長さは長いほど端面の反射により取り出される光は増加する。上記した構成では、半導体層の端面の比率、すなわち、（ＬＥＤ内部の半導体層端面の長さ＋外周長）／外周長が1.9となるように溝１１Ｇ、１２Ｇを形成した。
［溝１１Ｇ、１２Ｇの傾斜角］
上記したように、実施例１においては、溝１１Ｇ及び溝１２Ｇの形成によって発光層１４からの放出光の遮光が防止され、電極による損失が低減される。従って、ＬＥＤ１０の光取り出し効率及び光出力が向上する。
さらに、実施例１において、溝１１Ｇ及び溝１２Ｇによって形成される半導体構造層１１の端面（又は溝１１Ｇ及び溝１２Ｇの側面）がなす角度（傾斜角）α１及びα２（図５）を調整することによって、光取り出し効率の一層の向上を図ることができる。この点について、図面を参照して説明する。
まず、溝１１Ｇによって形成される半導体構造層１１の端面の傾斜角（第１の傾斜角）α１について説明する。図６（ａ），（ｂ），（ｃ）は、ＬＥＤ１０の溝１１Ｇの部分を拡大して示す模式的な断面図である。なお、主に半導体構造層１１の端面部（溝１１Ｇの側面）の構成を示し、半導体構造層１１の詳細構成、絶縁層１６、金属層１７及び反射層１９等は、説明及び理解の容易さのため省略している。また、光線経路の説明及び理解の容易さのため、光取り出し面である第１の半導体層（ｎクラッド）層１２の表面には光取り出し構造が形成されておらず、第１の半導体層１２の表面が平坦な光取り出し面として構成されている場合について説明する。すなわち、第１の半導体層１２の表面は結晶成長面に平行（すなわち、発光層１４に平行）な平坦面である場合について説明する。
また、図６（ａ），（ｂ），（ｃ）において、半導体構造層１１上には、屈折率がｎAMBの外部媒体４１が示されている。例えば、外部媒体４１が設けられていない（すなわち、半導体構造層１１の表面が空気に露出している）場合には、屈折率ｎAMB＝ｎAIR（約1.0）である。以下においては、外部媒体４１として屈折率がｎAMB（＝1.5）の樹脂が設けられている場合を例に説明する。
図６（ａ）に示すように、半導体構造層１１の発光層から出射され、光取り出し面である第１の半導体層１２の表面（すなわち、半導体構造層１１と外部媒体４１との界面ＩＦ）に入射した光のうち、臨界角β以上の光成分R1は反射され取り出されない。また、界面ＩＦで反射された光は、半導体構造層１１の端面１１Ｆで反射される。半導体構造層１１の端面１１Ｆが半導体構造層１１（すなわち第１の半導体層１２の表面）となす角（以下、傾斜角という。）α１が大きい場合には、内部伝搬される光が光取り出し面側でなく反射層側へ反射される量が増えるため好ましくない。そこで、半導体構造層１１内の等方的な放射光源RSを仮定し、当該放射光の立体角を考慮した光線追跡法によるシミュレーションを行い、以下の結果を得た。なお、溝１１Ｇは、その開口面積が半導体構造層１１の内部方向（すなわち、第２の半導体層１５から第１の半導体層１２に至る方向）に小なる順テーパー形状に形成され、傾斜角α１は０＜α１＜９０°と定義する。換言すれば、溝１１Ｇによって形成される（露出する）半導体構造層１１の端面（すなわち、溝１１Ｇの側面）は、発光層１４の端面からの出射光が反射層１９によって光取り出し面側に反射される向きに傾斜している。
上記シミュレーションの結果、図６（ｂ）に示すように、光取り出し面（界面ＩＦ）で反射され、半導体構造層１１の端面１１Ｆに入射する光の８０％以上が光取り出し面（界面ＩＦ）側に反射される条件は、端面１１Ｆの傾斜角α１が４０°以下であった。すなわち、端面１１Ｆの傾斜角α１が４０°以下の場合（α１≦４０°）、半導体構造層１１の半導体組成にかかわらず、界面ＩＦで反射され端面１１Ｆに入射した光は、そのうち８０％以上が光取り出し面（界面ＩＦ）側に反射される。なお、傾斜角α１が６０°以上になると、端面１１Ｆに入射した光成分の半分が光取り出し面側ではなく反射面側に反射される。
また、図６（ｃ）に示すように、端面１１Ｆの傾斜角α１が臨界角β以下の場合（α１≦β）、界面ＩＦで反射され端面１１Ｆに入射した光全てが光取り出し面（界面ＩＦ）側に反射されることが分かった。なお、例えば外部媒体４１の屈折率をｎAMB＝1.5とすると、GaN系半導体の屈折率はｎ(GaN)＝2.5で臨界角βは３７°、AlGaInP系半導体の場合はｎ(AlGaInP)＝3.3で臨界角βは２７°である。尚、図中の破線は端面１１Ｆへの垂線を示している。
上記したように、半導体構造層１１の端面１１Ｆの傾斜角α１を調整することによって、光取り出し面から反射された光を有効に取り出すことができ、光取り出し効率に優れた発光装置を得ることができる。また、本実施例は上記実施例のいずれにも適用することが可能である。
なお、光取り出し面である第１の半導体層１２の表面に光取り出し構造が形成されておらず平坦な場合について説明したが、光取り出し構造が形成されていてもよい。かかる場合であっても、光取り出し構造で反射され半導体構造層１１の端面１１Ｆに入射する光及び半導体構造層内から端面１１Ｆに入射する光は端面１１Ｆによって、高い確率で光取り出し面側に反射されるので有効である。
次に、溝１２Ｇによって形成される半導体構造層１１の端面の傾斜角（第２の傾斜角）α２について説明する。図７（ａ），（ｂ），（ｃ）は、ＬＥＤ１０の溝１２Ｇの部分を拡大して示す模式的な断面図である。なお、主に半導体構造層１１の端面部（溝１２Ｇの側面）の構成を示し、上記した溝１１Ｇの傾斜角α１の場合の説明と同様に、半導体構造層１１の詳細構成、絶縁層１６、金属層１７及び反射層１９等は、説明及び理解の容易さのため省略している。また、光線経路の説明及び理解の容易さのため、光取り出し面である第１の半導体層（ｎクラッド）層１２の表面には光取り出し構造が形成されておらず、第１の半導体層１２の表面が平坦な光取り出し面として構成されている場合について説明する。すなわち、第１の半導体層１２の表面は結晶成長面に平行（すなわち、発光層１４に平行）な平坦面である場合について説明する。なお、半導体構造層１１上には、屈折率がｎAMBの外部媒体４１があるものとして説明する。
光取り出し面側の溝１２Ｇも反射面側の溝１１Ｇと同様に、半導体構造層１１の端面（溝１２Ｇの側面）の角度（傾斜角）α２を調整することで、反射された成分を有効に取り出すことができる。ただし、後述するように、反射面側の溝１１Ｇの傾斜角α１とは、好ましい傾斜角の範囲が異なる。なお、反射面側の溝１１Ｇの傾斜角についての検討の場合と同様に、光線追跡法によるシミュレーションを行った。また、図６、図７（ａ）−（ｃ）に示すように、溝１２Ｇは、その開口面積が半導体構造層１１の内部方向（すなわち、第１の半導体層１２から第２の半導体層１５に至る方向）に小なる順テーパー形状に形成され、傾斜角α２は０＜α２＜９０°と定義する。換言すれば、溝１２Ｇによって形成される（露出する）半導体構造層１１の端面（すなわち、溝１２Ｇの側面）は、光取り出し面（第１の半導体層１２の表面）に対向する向きに傾斜している（傾斜角α２）。
図７（ａ）に示すように、上記と同様、半導体構造層１１から外部媒体４１に対する臨界角をβとしたとき、傾斜角α２が（９０°−β）以上の場合（α２≧９０°−β）、半導体構造層１１の端面１２Ｆに入射した光全てが光取り出し面（第１の半導体層１２の表面）ＥＳ側に向かいＬＥＤ１０の光出力が向上する。尚、図中の破線は端面１２Ｆへの垂線を示している。
一方、傾斜角α２が小さくなる従い、光取り出し面ＥＳ側でなく、反射面ＲＳ側へ反射される量が増えるため好ましくない（図７（ｂ）、（ｃ））。特に、端面１２Ｆの傾斜角α２が３０°以下になると、端面１２Ｆに入射した光成分の半分が光取り出し面ＥＳ側ではなく反射面ＲＳ側に反射され光取り出し効率は減少する（図７（（ｃ））。光線追跡法によるシミュレーションにより、端面１２Ｆの傾斜角α２は、少なくとも端面１２Ｆに入射した光成分の80%以上が光取り出し面ＥＳ側に反射される５０°以上にする必要がある（α２≧５０°、図７（ｂ））。
なお、溝１１Ｇ、１２Ｇはウェットやドライエッチングにより形成することができる。その際、半導体層の組成や層構成によりエッチングの異方性が生じる場合があるが、当該エッチングにより形成される半導体構造層１１の端面１１Ｆ、１２Ｆが全体として上記傾斜角α１及びα２で形成されていればよい。あるいは、端面１１Ｆ、１２Ｆがそれぞれ傾斜角α１及びα２の傾斜面を含んでいればよい。
［電流拡散］
図１及び図４に、それぞれ実施例１及び上記比較例における電流（電子の流れ）Ｊの経路を模式的に破線の矢印で示している。実施例１の構成においては、発光層を貫く溝を形成しているものの、第１の半導体層のオーミック電極と第２の半導体層のオーミック電極はカウンタ配置構成としているため、溝を適切な範囲で構成すれば、比較例の場合と同等以上の電流拡散を維持しつつ、ＬＥＤの光出力を改善することができる。
より詳細には、反射層側に溝１１Ｇを構成する場合、光取り出し面上にオーミック電極を構成した比較例の場合に比べ、実効的な光取り出し面側の半導体層（第１の半導体層１２）の膜厚が減少し、順方向電圧の上昇を招くことが懸念される。しかしながら、第１の半導体層に形成される溝の深さを増大させることによって順方向電圧の上昇を防止することは十分可能である。あるいは、第１の半導体層の層厚、キャリア濃度等を適切に設計することによって順方向電圧の上昇、電流拡散の低下等を防止することができる。
具体的には、第１の半導体層の溝深さを0.5 μm以上とするのが好ましく、1.0μm以上とするのがより好ましい。なお、光取り出し構造を形成する場合、光取り出し構造を加工するための厚みは残しておく必要がある。また、溝の幅は狭いほうが発光層を加工する領域が小さくなるため有利であるが、第１の半導体層のオーミック電極を配置、配線できる程度、例えば1.0μm以上、好ましくは、3μm以上で形成するのがよい。
光取り出し面側に溝１２Ｇを構成する場合も、上記した反射層側に溝１１Ｇを構成する場合と同様である。
図８は、本発明の実施例２である発光装置（ＬＥＤ）１０の断面の一部を模式的に示す部分断面図である。本実施例は、第１の半導体層がアンドープ層１２Ａ及びｎクラッド層１２Ｂから構成されている点において実施例１のＬＥＤ１０と異なっている。
より詳細には、成長基板上に層厚が0.5μmのアンドープ層１２Ａ、及び層厚が3.5μmでキャリア濃度が２×１０18ｃｍ-3の高濃度のｎクラッド層１２Ｂを成長し、さらに実施例１の場合と同様に、厚さが0.5μmの発光層１４、厚さが1.0μmで組成が(AlzGa1-z)0.5In0.5Pのｐクラッド層１５Ａ、層厚が1.5μmで組成がGa1-xInxP（x＝0.1）のｐコンタクト層１５Ｂを順次エピタキシャル成長して半導体構造層１１が形成されている。続いて、成長基板の除去によりアンドープ層１２Ａが露出し、光取り出し面となる。そして、アンドープ層１２Ａの露出面に光取り出し効率向上のための凹凸構造２５（フォトニック結晶）が形成されている。また、凹凸構造２５はｎクラッド層１２Ｂには至らない深さで形成されている。
実施例２においては、第１の半導体層１２（層厚4.0μｍ）には2.0μmの深さで溝１１Ｇが形成されている。より具体的には、ｎクラッド層１２Ｂの加工深さは、ｎクラッド層１２Ｂの厚さ3.5μmに対し2.0μmとした。そして、実施例１の場合と同様、溝１１Ｇの底部に、ｎクラッド層１２Ｂに対するオーミック電極であるｎ電極２１を形成している。
実施例２によれば、第１の半導体層１２が光取り出し側からアンドープ層１２Ａ及びｎクラッド層１２Ｂから構成され、ｎクラッド層１２Ｂに対するオーミック電極であるｎ電極２１が形成されている。なお、意図的なドーピングを行わないアンドープ層１２Ａに限らず、ｎクラッド層１２Ｂよりも低キャリア濃度のｎ層（例えば、 5×1017ｃｍ-3以下）を用いても良い。換言すれば、発光層よりも光取り出し面側にある半導体層（第１の半導体層）を積層構造（実施例２の場合、２層構造）とし、光取り出し面側の最表面半導体層のキャリア濃度をもう一方の半導体層のキャリア濃度よりも下げる構成を採用している。
すなわち、上記した比較例の構造では、光取り出し面上にオーミック電極を形成しているため、低抵抗なオーミック接触を得るには、光取り出し面側の半導体層の最表面は、高濃度にドーピングされた層が必要であった（例えば、キャリア濃度 1×1018ｃｍ-3以上）。しかし、オーミックコンタクトを取るための高濃度層は、フリーキャリアによる光吸収が大きく、ＬＥＤの光出力低下を招来する要因となっていた。特に、表面に光取り出し構造を形成した場合、光取り出し構造に入射した光は、光取り出し構造で散乱、回折、反射されるため、光取り出し構造自体に吸収があると、光が取り出されるまでの損失が大きくなる。
以上説明したように、光取り出し面側の最表面の半導体層のキャリア濃度を下げることによってフリーキャリアによる光吸収損を低減し、さらに光出力の増加を図ることができる。
本発明の実施例３であるＧａＮ系の発光ダイオード（ＬＥＤ）１０について図１、３を参照し、以下に説明する。図３を参照すると、実施例３の半導体構造層は、サファイア基板１０Ａの(0001)面上に、厚さ5.0μmのｎ型ＧａＮクラッド層（第１の半導体層）１２、厚さ75nmの発光層１４、厚さ40nmのｐ型Ａｌ0.2Ｇａ0.2Ｎ層１５Ａ及び厚さ100nmのｐ型ＧａＮクラッド層１５Ｂからなる第２の半導体層１５をＭＯＣＶＤ法により順次エピタキシャル成長する。発光層１４は多重量子井戸（MQW）、単一量子井戸（SQW）、あるいは単層でもよい。
多重量子井戸構造としては、ＩｎxＧａ1-xＮの組成をｘ＝0.35とした厚さ2nmの井戸層、厚さ14nmのＧａＮバリア層とし、５ペアの井戸層とバリア層で構成した。なお、井戸層のＩｎ組成ｘは発光波長に合わせて0≦ｘ≦1.0の範囲で調整される。
このように形成した半導体構造層１１を用い、上記したAlGaInP系ＬＥＤの場合と同様なプロセスによりＧａＮ系ＬＥＤ１０が形成される。すなわち、半導体構造層１１に第１の溝１１Ｇ、絶縁膜１６、ｎ電極２１、反射金属層１７を形成した後、支持体３０との接合、成長基板１０Ａの除去、光取り出し面への第２の溝１２Ｇの形成、ｐ電極の形成を行ってＧａＮ系ＬＥＤ１０が形成される。
かかる構成のＧａＮ系ＬＥＤにおいても、実施例１の場合と同様に、電極の遮光及び反射損失による光出力の低下を回避できるため、光取り出し効率を向上することができる。また、キャリアオーバフローが小さく、高発光効率で高い光出力線形性を有するとともに、劣化の少ない高信頼性の半導体発光装置を提供できる。また、電流拡散の低下や順方向電圧の上昇を招くことがないのも実施例１の場合と同様である。
また、溝１１Ｇ及び溝１２Ｇによって形成される半導体構造層１１の端面（又は溝１１Ｇ及び溝１２Ｇの側面）がなす傾斜角α１及びα２を調整して光取り出し効率を高めることが可能である点も上記実施例と同じである。なお、ＧａＮ系ＬＥＤにおいて光取り出し効率を高めるために要求される傾斜角α１及びα２の角度範囲は、実施例１のＡｌＧａＩｎＰ系ＬＥＤと略同じであることが上記シミュレーションによって確認された。
さらに、実施例２と同様に、第１の半導体層を高キャリア濃度層及び低濃度キャリア層（又はアンドープ層）の積層構造で構成し、光取り出し面側の半導体層の低キャリア濃度とすることでフリーキャリアによる吸収を抑え、ＬＥＤのさらなる出力向上を図ることができる。
なお、一般に、サファイア基板上に成長したＧａＮ系ＬＥＤは、基板と成長結晶との格子定数差に起因する結晶欠陥を低減するため、発光層を形成する前のＧａＮ層を、例えば3.0μｍ以上、好ましくは5.0μｍの層厚で成長することで結晶性を改善することが行われる。しかし、ドーピングしたｎ型ＧａＮはアンドープのＧａＮに比べ結晶性が低下することに加え、表面の凹凸が大きくなり、発光効率等の素子特性の低下を招く。従って、本発明によれば、結晶性の良好なアンドープＧａＮ上にドーピング（例えば、Siドーピング）したｎ型ＧａＮ層を形成することができるため、第１の半導体層の全体にドーピングした場合に比べて結晶性が改善されるとともに、フリーキャリアによる吸収が無くなるため、ＬＥＤの発光効率等の素子特性の向上を図ることができる。また、アンドープＧａＮ層とすることがより好ましいが、アンドープＧａＮ層に代えて、低キャリア濃度のＧａＮ層とすることによっても、結晶性の改善効果があるため素子特性の向上を図ることができる。
以上、詳細に説明したように、本発明によれば、光取り出し効率を改善し、高発光効率で高い光出力線形性を有するとともに、劣化の少ない高信頼性の半導体発光装置を提供することができる。
なお、上記した実施例は適宜組み合わせ、又は改変して適用することができる。また、上記した材料、数値等は例示に過ぎない。
１１ 半導体構造層
１１Ｇ 第１の溝
１２ 第１の半導体層
１２Ｇ 第２の溝
１２Ａ 低キャリア濃度層
１２Ｂ 高キャリア濃度層
１４ 発光層
１５ 第２の半導体層
１６ 絶縁層
１７ 金属層
１８ 第２のオーミック電極
２１ 第１のオーミック電極
２７ パッド電極
３０ 支持体

Claims (10)

  1. 第１の半導体層、発光層及び前記第１の半導体層とは反対導電型の第２の半導体層が順次積層された半導体構造層を有し、前記第１の半導体層の表面を光取り出し面とする発光装置であって、
    前記第２の半導体層側から前記第２の半導体層及び前記発光層を貫通し、前記第１の半導体層に達する第１の溝と、
    前記第１の溝内の前記第１の半導体層に接触して形成された第１のオーミック電極と、
    前記第２の半導体層の表面と少なくとも前記第１の溝に露出する前記発光層の表面とを覆う絶縁層と、
    前記絶縁層の表面を覆い、かつ前記第１のオーミック電極に接続された金属層と、
    前記第１の半導体層側から前記第１の半導体層及び前記発光層を貫通し、前記第２の半導体層に達し、前記第２の半導体層によって底部が構成された第２の溝と、
    前記第２の溝内の前記第２の半導体層である前記第２の溝の前記底部に接触して形成された第２のオーミック電極と、
    接合層を介して前記金属層に接合された支持体と、
    を有することを特徴とする発光装置。
  2. 前記第１の溝はその開口面積が前記半導体構造層内に向い小となる順テーパー形状に形成され、前記第１の溝によって形成される前記半導体構造層の端面の前記半導体構造層に対する第１の傾斜角α１（０＜α１＜９０°）は、４０°以下であることを特徴とする請求項１に記載の発光装置。
  3. 前記第２の溝はその開口面積が前記半導体構造層内に向い小となる順テーパー形状に形成され、前記第２の溝によって形成される前記半導体構造層の端面の前記半導体構造層に対する第２の傾斜角α２（０＜α２＜９０°）は、５０°以上であることを特徴とする請求項１又は２に記載の発光装置。
  4. 前記第１の傾斜角は、前記第１の半導体層と前記第１の半導体層の接する外部媒体との界面における臨界角以下の角度であることを特徴とする請求項２又は３に記載の発光装置。
  5. 前記第２の傾斜角は、前記第１の半導体層と前記第１の半導体層の接する外部媒体との界面における臨界角をβとしたとき、（９０°−β）以上の角度であることを特徴とする請求項３又は４に記載の発光装置。
  6. 前記第１の半導体層は、前記発光層上に形成された相対的に高いキャリア濃度を有する高キャリア濃度半導体層及び前記高キャリア濃度半導体層よりも低いキャリア濃度を有する低キャリア濃度半導体層からなり、前記第１のオーミック電極は前記高キャリア濃度半導体層に接触して形成されていることを特徴とする請求項１ないし５のいずれか１項に記載の発光装置。
  7. 前記低キャリア濃度半導体層の表面に光取り出し凹凸構造が形成され、前記光取り出し凹凸構造は、前記高キャリア濃度半導体層には至らない深さで形成されていることを特徴とする請求項６に記載の発光装置。
  8. 前記低キャリア濃度半導体層は、５×１０17ｃｍ-3以下のキャリア濃度を有することを特徴とする請求項６又は７に記載の発光装置。
  9. 前記低キャリア濃度半導体層はアンドープ層であることを特徴とする請求項６又は７に記載の発光装置。
  10. 前記半導体構造層は、ＧａＮ系発光ダイオード構造層であることを特徴とする請求項６ないし９のいずれか１に記載の発光装置。
JP2012172939A 2012-08-03 2012-08-03 半導体発光装置 Active JP6052962B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2012172939A JP6052962B2 (ja) 2012-08-03 2012-08-03 半導体発光装置
US13/954,869 US8981409B2 (en) 2012-08-03 2013-07-30 Semiconductor light emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012172939A JP6052962B2 (ja) 2012-08-03 2012-08-03 半導体発光装置

Publications (2)

Publication Number Publication Date
JP2014033090A JP2014033090A (ja) 2014-02-20
JP6052962B2 true JP6052962B2 (ja) 2016-12-27

Family

ID=50024614

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012172939A Active JP6052962B2 (ja) 2012-08-03 2012-08-03 半導体発光装置

Country Status (2)

Country Link
US (1) US8981409B2 (ja)
JP (1) JP6052962B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220004611A (ko) * 2015-03-09 2022-01-11 서울바이오시스 주식회사 반도체 발광소자

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102013108876B4 (de) * 2013-08-16 2022-08-18 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Fotolithografisches Verfahren zur Herstellung einer Struktur in einem Strahlung emittierenden Halbleiterbauelement
JP2015072751A (ja) * 2013-10-01 2015-04-16 株式会社ジャパンディスプレイ 有機ｅｌ表示装置
EP2881982B1 (en) 2013-12-05 2019-09-04 IMEC vzw Method for fabricating cmos compatible contact layers in semiconductor devices
JP6302303B2 (ja) * 2014-03-17 2018-03-28 株式会社東芝 半導体発光素子
KR102153125B1 (ko) * 2014-06-11 2020-09-07 엘지이노텍 주식회사 발광소자 및 조명시스템
JP6328497B2 (ja) * 2014-06-17 2018-05-23 ソニーセミコンダクタソリューションズ株式会社 半導体発光素子、パッケージ素子、および発光パネル装置
KR102252477B1 (ko) * 2014-08-05 2021-05-17 엘지이노텍 주식회사 발광소자 및 이를 포함하는 발광소자 패키지
KR102378952B1 (ko) * 2015-08-27 2022-03-25 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 발광소자 및 이를 포함하는 발광소자 패키지
KR102412409B1 (ko) * 2015-10-26 2022-06-23 엘지전자 주식회사 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법
DE102017104871A1 (de) * 2017-03-08 2018-09-13 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauteil

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10209496A (ja) * 1997-01-24 1998-08-07 Rohm Co Ltd 半導体発光素子
US20020017652A1 (en) 2000-08-08 2002-02-14 Stefan Illek Semiconductor chip for optoelectronics
JP2004297095A (ja) 2001-11-19 2004-10-21 Sanyo Electric Co Ltd 化合物半導体発光素子の製造方法
CN101587932B (zh) * 2004-03-31 2011-06-01 日亚化学工业株式会社 氮化物半导体发光元件
US7897420B2 (en) * 2005-01-11 2011-03-01 SemiLEDs Optoelectronics Co., Ltd. Light emitting diodes (LEDs) with improved light extraction by roughening
JP2007173569A (ja) * 2005-12-22 2007-07-05 Kyocera Corp 発光素子
JP5157081B2 (ja) * 2006-04-24 2013-03-06 日亜化学工業株式会社 半導体発光素子及び半導体発光素子の製造方法
JP2008140918A (ja) * 2006-11-30 2008-06-19 Eudyna Devices Inc 発光素子の製造方法
JP5169012B2 (ja) 2007-05-08 2013-03-27 日立電線株式会社 半導体発光素子
JP5077068B2 (ja) 2007-05-30 2012-11-21 日亜化学工業株式会社 窒化物半導体素子及びその製造方法
JP5141128B2 (ja) * 2007-08-03 2013-02-13 日亜化学工業株式会社 半導体発光素子
KR100891761B1 (ko) * 2007-10-19 2009-04-07 삼성전기주식회사 반도체 발광소자, 그의 제조방법 및 이를 이용한 반도체발광소자 패키지
JP2010225771A (ja) * 2009-03-23 2010-10-07 Toyoda Gosei Co Ltd 半導体発光素子
JP5304563B2 (ja) * 2009-09-15 2013-10-02 豊田合成株式会社 Ｉｉｉ族窒化物半導体発光素子
JP5391425B2 (ja) 2010-02-09 2014-01-15 スタンレー電気株式会社 半導体発光装置
JP5052636B2 (ja) * 2010-03-11 2012-10-17 株式会社東芝 半導体発光素子
KR101761385B1 (ko) * 2010-07-12 2017-08-04 엘지이노텍 주식회사 발광 소자

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220004611A (ko) * 2015-03-09 2022-01-11 서울바이오시스 주식회사 반도체 발광소자
KR102469775B1 (ko) 2015-03-09 2022-11-23 서울바이오시스 주식회사 반도체 발광소자

Also Published As

Publication number Publication date
JP2014033090A (ja) 2014-02-20
US20140034980A1 (en) 2014-02-06
US8981409B2 (en) 2015-03-17

Similar Documents

Publication Publication Date Title
JP5953155B2 (ja) 半導体発光装置
JP6052962B2 (ja) 半導体発光装置
US20230197906A1 (en) Semiconductor light emitting device
US6825502B2 (en) Light emitting element, method of manufacturing the same, and semiconductor device having light emitting element
JP5312988B2 (ja) 光半導体装置及びその製造方法
JP4907842B2 (ja) 平面全方位リフレクタを有する発光ダイオード
JP5829453B2 (ja) 半導体発光素子
JP5377725B1 (ja) 半導体発光素子
JP2009200178A (ja) 半導体発光素子
JP5421164B2 (ja) 光半導体装置及びその製造方法
JP2013026451A (ja) 半導体発光素子
JP2012094564A (ja) 半導体レーザ素子およびその製造方法
TWI653769B (zh) 點光源發光二極體
US8711892B2 (en) Nitride semiconductor laser device
JP2010212401A (ja) 光半導体装置及びその製造方法
JP2005228924A (ja) 半導体発光素子
JP5865870B2 (ja) 半導体発光素子

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150709

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160324

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160405

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160601

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161108

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20161125

R150 Certificate of patent or registration of utility model

Ref document number: 6052962

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250