JP2016174015A - 半導体発光素子 - Google Patents
半導体発光素子 Download PDFInfo
- Publication number
- JP2016174015A JP2016174015A JP2015052119A JP2015052119A JP2016174015A JP 2016174015 A JP2016174015 A JP 2016174015A JP 2015052119 A JP2015052119 A JP 2015052119A JP 2015052119 A JP2015052119 A JP 2015052119A JP 2016174015 A JP2016174015 A JP 2016174015A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- semiconductor region
- layer
- electrode
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 240
- 239000000758 substrate Substances 0.000 claims abstract description 35
- 229910052751 metal Inorganic materials 0.000 claims description 56
- 239000002184 metal Substances 0.000 claims description 56
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 10
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 9
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 4
- 230000007423 decrease Effects 0.000 claims description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 4
- 238000009413 insulation Methods 0.000 abstract description 4
- 239000010410 layer Substances 0.000 description 156
- 238000000034 method Methods 0.000 description 17
- 239000004020 conductor Substances 0.000 description 8
- 238000004519 manufacturing process Methods 0.000 description 6
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 6
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 6
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 5
- 229910045601 alloy Inorganic materials 0.000 description 5
- 239000000956 alloy Substances 0.000 description 5
- 239000010936 titanium Substances 0.000 description 5
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- 229910052709 silver Inorganic materials 0.000 description 4
- 239000004332 silver Substances 0.000 description 4
- 229910052718 tin Inorganic materials 0.000 description 4
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 229910052594 sapphire Inorganic materials 0.000 description 2
- 239000010980 sapphire Substances 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- 229910017090 AlO 2 Inorganic materials 0.000 description 1
- 229910002601 GaN Inorganic materials 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 229910003465 moissanite Inorganic materials 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
- H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/40—Materials therefor
- H01L33/405—Reflective materials
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
【課題】安定した特性が得られる半導体発光素子を提供する。【解決手段】実施形態によれば、基体と、第１〜第３半導体層と、第１電極と、絶縁層と、を含む半導体発光素子が提供される。第１半導体層は、第１導電形であり、基体から第１方向に離間する。第１半導体層は、第１半導体領域と、第１方向と交差する第２方向において第１半導体領域と並ぶ第２半導体領域と、第１半導体領域と第２半導体領域との間の第３半導体領域と、を含む。第２半導体層は、第２導電形であり、第２半導体領域と基体との間に設けられる。第３半導体層は、第２半導体領域と第２半導体層との間に設けられる。第１電極は、基体と第１半導体領域との間に設けられ、第１半導体領域と電気的に接続される。絶縁層は、第３半導体領域と基体との間に設けられた部分を含む。部分は、基体の側の第１面を有し、第１面は、基体に対して傾斜する。【選択図】図１
Description
本発明の実施形態は、半導体発光素子に関する。
発光ダイオード（ＬＥＤ：Light Emitting Diode）などの半導体発光素子において、安定した特性を得ることが求められている。
本発明の実施形態は、安定した特性を得ることができる半導体発光素子を提供する。
本発明の実施形態によれば、基体と、第１半導体層と、第２半導体層と、第３半導体層と、第１電極と、絶縁層と、を含む半導体発光素子が提供される。前記第１半導体層は、第１導電形である。前記第１半導体層は、前記基体から第１方向に離間する。前記第１半導体層は、第１半導体領域と、前記第１方向と交差する第２方向において前記第１半導体領域と並ぶ第２半導体領域と、前記第１半導体領域と前記第２半導体領域との間の第３半導体領域と、を含む。前記第２半導体層は、第２導電形である。前記第２半導体層は、前記第２半導体領域と前記基体との間に設けられる。前記第３半導体層は、前記第２半導体領域と前記第２半導体層との間に設けられる。前記第１電極は、前記基体と前記第１半導体領域との間に設けられ、前記第１半導体領域と電気的に接続される。前記絶縁層は、前記第３半導体領域と前記基体との間に設けられた部分を含む。前記部分は、前記基体の側の第１面を有し、前記第１面は、前記基体に対して傾斜する。
以下に、本発明の各実施の形態について図面を参照しつつ説明する。
なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
なお、本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
なお、本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
（第１の実施形態）
図１（ａ）〜図１（ｃ）は、第１の実施形態に係る半導体発光素子を例示する模式図である。
図１（ａ）は、図１（ｃ）のＡ１−Ａ２線断面図である。図１（ｂ）は、図１（ａ）に示す一部ＰＡを拡大して示す断面図である。図１（ｃ）は、図１（ａ）の矢印ＡＡからみた平面図である。
図１（ａ）〜図１（ｃ）は、第１の実施形態に係る半導体発光素子を例示する模式図である。
図１（ａ）は、図１（ｃ）のＡ１−Ａ２線断面図である。図１（ｂ）は、図１（ａ）に示す一部ＰＡを拡大して示す断面図である。図１（ｃ）は、図１（ａ）の矢印ＡＡからみた平面図である。
図１（ａ）に示すように、本実施形態に係る半導体発光素子１１０は、第１半導体層１１と、第２半導体層１２と、第３半導体層１３と、基体７０と、絶縁層６０と、第１電極４１と、第２電極５１と、を含む。
基体７０として、シリコン（Ｓｉ）またはサファイアなどの半導体基板が用いられる。基体７０は、例えば、導電性である。
第１半導体層１１は、第１導電形である。第１半導体層１１は、第１方向において基体７０と離間する。基体７０から第１半導体層１１に向かう方向が第１方向である。
第１方向をＺ軸方向とする。Ｚ軸方向に対して垂直な１つの方向をＸ軸方向とする。第２方向は、例えば、Ｘ軸方向である。Ｚ軸方向とＸ軸方向とに対して垂直な１つの方向をＹ軸方向とする。
第１半導体層１１は、第１半導体領域１１ａと、第１方向と交差する第２方向において第１半導体領域１１ａと並ぶ第２半導体領域１１ｂと、第１半導体領域１１ａと第２半導体領域１１ｂとの間の第３半導体領域１１ｃと、を含む。第１半導体層１１は、さらに、第２半導体領域１１ｂと第３半導体領域１１ｃとの間の第４半導体領域１１ｄを含む。
第１方向をＺ軸方向とする。Ｚ軸方向に対して垂直な１つの方向をＸ軸方向とする。第２方向は、例えば、Ｘ軸方向である。Ｚ軸方向とＸ軸方向とに対して垂直な１つの方向をＹ軸方向とする。
第１半導体層１１は、第１半導体領域１１ａと、第１方向と交差する第２方向において第１半導体領域１１ａと並ぶ第２半導体領域１１ｂと、第１半導体領域１１ａと第２半導体領域１１ｂとの間の第３半導体領域１１ｃと、を含む。第１半導体層１１は、さらに、第２半導体領域１１ｂと第３半導体領域１１ｃとの間の第４半導体領域１１ｄを含む。
第２半導体層１２は、第２導電形である。第２半導体層１２は、第２半導体領域１１ｂと基体７０との間に設けられる。Ｚ軸方向は、第２半導体層１２と第１半導体層１１とが積層される方向に対応する。
例えば、第１導電形はｎ形であり、第２導電形はｐ形である。第１導電形がｐ形であり、第２導電形がｎ形でも良い。以下の例では、第１導電形がｎ形、第２導電形がｐ形とする。
第３半導体層１３は、第２半導体領域１１ｂと第２半導体層１２との間に設けられる。第３半導体層１３は、例えば、活性層を含む。第３半導体層１３は、例えば、発光部である。
第１半導体層１１、第２半導体層１２及び第３半導体層１３は、積層体１０に含まれる。積層体１０は、Ｘ−Ｙ平面に広がっている。積層体１０は、メサ形状の凸部１０ｐを含む。凸部１０ｐは、第２半導体領域１１ｂの一部、第３半導体層１３及び第２半導体層１２を含む。積層体１０には、Ｘ軸方向において凸部１０ｐと並ぶ凹部１０ｄが設けられている。これらの凸部１０ｐ及び凹部１０ｄは、メサの段差となる。
第１半導体層１１、第２半導体層１２及び第３半導体層１３は、例えば、窒化物半導体を含む。第１半導体層１１は、例えば、ｎ形不純物を含むＧａＮ層を含む。ｎ形不純物には、Ｓｉ、Ｏ、Ｇｅ、Ｔｅ及びＳｎの少なくともいずれかが用いられる。第１半導体層１１は、例えば、ｎ側コンタクト層を含む。第２半導体層１２は、例えば、ｐ形不純物を含むＧａＮ層を含む。ｐ形不純物には、Ｍｇ、Ｚｎ及びＣの少なくともいずれかが用いられる。第２半導体層１２は、例えば、ｐ側コンタクト層を含む。
第１電極４１は、基体７０と第１半導体領域１１ａとの間に設けられる。第１電極４１は、第１半導体領域１１ａと電気的に接続される。第１電極４１は、例えば、ｎ電極である。第１電極４１は、例えば、アルミニウム（Ａｌ）またはアルミニウム系合金を含む。第１電極４１は、例えば、光反射性である。
第２電極５１は、基体７０と第２半導体層１２との間に設けられる。第２電極５１は、第２半導体層１２及び基体７０と電気的に接続される。第２電極５１は、例えば、ｐ電極である。第２電極５１は、例えば、銀（Ａｇ）または銀系合金を含む。第２電極５１は、例えば、光反射性である。
本明細書において、電気的に接続されている状態は、第１導体と第２導体とが直接接している状態を含む。さらに、電気的に接続されている状態は、第１導体と第２導体との間に第３導体が挿入されて、第３導体を介して第１導体と第２導体の間に電流が流れる状態を含む。重なる状態は、Ｚ軸方向と直交する平面（Ｘ−Ｙ平面）上に投影したときに、少なくとも一部が重なる状態を含む。
絶縁層６０は、基体７０と、第１電極４１との間に設けられる。絶縁層６０は、第１電極４１と基体７０とを電気的に絶縁する。絶縁層６０は、第１電極４１と第２電極５１とを絶縁する。絶縁層６０は、第１絶縁部分６１を含む。第１絶縁部分６１は、基体７０と第３半導体領域１１ｃとの間に設けられる。第１絶縁部分４１は、基体７０と第１電極４１との間に延在する。第１絶縁部分６１は、第４半導体領域１１ｄと基体７０との間、及び、第２半導体層１２の一部と基体７０との間に延在する。絶縁層６０は、Ｘ軸方向において、第１電極４１と凸部１０ｐとの間に設けられる。絶縁層６０は、第１電極４１及び第２半導体層１２の一部を覆う。絶縁層６０は、例えば、酸化シリコン、窒化シリコン、酸窒化シリコンなどを含む。
この例では、金属層７５が設けられている。
金属層７５は、基体７０と第２電極５１との間、及び、基体７０と絶縁層６０との間に設けられる。金属層７５は、例えば、錫（Ｓｎ）、金（Ａｕ）、ニッケル（Ｎｉ）、錫と金を含む合金、または、錫とニッケルを含む合金、いずれかを含む。金属層７５は、基体７０及び第２電極５１と電気的に接続される。
金属層７５は、基体７０と第２電極５１との間、及び、基体７０と絶縁層６０との間に設けられる。金属層７５は、例えば、錫（Ｓｎ）、金（Ａｕ）、ニッケル（Ｎｉ）、錫と金を含む合金、または、錫とニッケルを含む合金、いずれかを含む。金属層７５は、基体７０及び第２電極５１と電気的に接続される。
図１（ｂ）に示すように、この例では、金属膜７２がさらに設けられている。図１（ａ）では、金属膜７２は、省略されている。金属膜７２は、第２電極５１と金属層７５との間、及び、絶縁層６０と金属層７５との間に設けられる。金属膜７２は、例えば、バリアメタルである。金属膜７２は、光反射性であることが好ましい。金属膜７２は、例えば、チタン（Ｔｉ）、白金（Ｐｔ）、チタンと白金を含む合金、銀、または、銀系合金などのいずれかを含む。
半導体発光素子１１０は、パッド４５と、パッド配線４２と、を含む。金属層７５の一部の上に、上記の第１電極４１、第２電極５１、絶縁層６０及び積層体１０が設けられる。金属層７５の別の一部の上にパッド配線４２が設けられる。パッド配線４２の上に、パッド４５が設けられる。
図１（ｃ）に示すように、パッド配線４２は、第１電極４１と繋がっている。パッド４５は、パッド配線４２及び第１電極４１を介して、第１半導体層１１と電気的に接続される。一方、基体７０は、金属膜７２及び金属層７５を介して第２電極５１と電気的に接続される。
図１（ｃ）に示すように、パッド配線４２は、第１電極４１と繋がっている。パッド４５は、パッド配線４２及び第１電極４１を介して、第１半導体層１１と電気的に接続される。一方、基体７０は、金属膜７２及び金属層７５を介して第２電極５１と電気的に接続される。
パッド４５と基体７０との間に電圧を印加することにより、第３半導体層１３に電流が供給され、第３半導体層１３から光が放出される。放出された光（発光光）は、半導体発光素子１１０の外部に出射する。発光光は、第２電極５１及び第１電極４１で反射される。第１半導体層１１の表面（図１（ａ）における上面）が、光出射面となる。半導体発光素子１１０は、例えば、ＬＥＤである。
本実施形態において、第１電極４１の厚さは、比較的厚く設定される。これにより、第１電極４１の抵抗が低くなり、発光の面内均一性が高まる。これにより、高い発光効率が得られる。例えば、第１電極４１と基体７０との間の距離ｄ１は、第２半導体層１２と基体７０との間の距離ｄ２よりも短い。
実施形態においては、絶縁層６０の第１絶縁部分６１は、第１面６１ｆを含む。第１面６１ｆは、基体７０の側の面である。第１面６１ｆは、基体７０に対して傾斜している。第１絶縁部分６１と基体７０との間の第１方向（Ｚ軸方向）に沿った距離ｄｔは、第２半導体層１２から第１電極４１に向かう方向に沿って減少する。距離ｄｔは、例えば、第２半導体層１２から第１電極４１に向かう方向において、単調に減少する。距離ｄｔの変化は、例えば、連続的である。
以下、半導体発光素子１１０の製造方法の例について説明する。
図２（ａ）〜図２（ｆ）は、第１の実施形態に係る半導体発光素子の製造方法を例示する工程順模式的断面図である。
図２（ａ）〜図２（ｆ）は、第１の実施形態に係る半導体発光素子の製造方法を例示する工程順模式的断面図である。
図２（ａ）に示すように、成長用基板９０の上に、バッファ層（図示せず）を形成し、バッファ層の上に、第１半導体層１１となる第１半導体膜１１ｆを形成する。第１半導体膜１１ｆの上に、第３半導体層１３となる第３半導体膜１３ｆを形成する。第３半導体膜１３ｆの上に、第２半導体層１２となる第２半導体膜１２ｆを形成する。これにより、積層体１０となる積層膜１０ｆが得られる。これらの半導体膜の形成においては、例えば、有機金属気相堆積（Metal-Organic Chemical Vapor Deposition：ＭＯＣＶＤ）などが用いられる。成長用基板９０には、例えば、Ｓｉ、ＳｉＯ２、ＡｌＯ２、石英、サファイア、ＧａＮ、ＳｉＣ及びＧａＡsのいずれかの基板が用いられる。
図２（ｂ）に示すように、第２半導体膜１２ｆの一部と、第３半導体膜１３ｆの一部と、第１半導体膜１１ｆの一部と、を除去して、積層体１０を形成する。この除去においては、例えば、ＲＩＥ（Reactive Ion Etching）などが用いられる。積層体１０に、メサ形状（凸部１０ｐ及び凹部１０ｄ）が形成される。
積層体１０のうちの第１半導体層１１の上に第１電極４１及びパッド配線４２を形成する。さらに、積層体１０の上及び第１電極４１の上に、絶縁層６０の一部となる絶縁膜６０ｆを形成する。例えば、ＣＶＤ（Chemical Vapor Deposition）法、スパッタ法、または、ＳＯＧ（Spin On Glass）法などが用いられる。
積層体１０のうちの第１半導体層１１の上に第１電極４１及びパッド配線４２を形成する。さらに、積層体１０の上及び第１電極４１の上に、絶縁層６０の一部となる絶縁膜６０ｆを形成する。例えば、ＣＶＤ（Chemical Vapor Deposition）法、スパッタ法、または、ＳＯＧ（Spin On Glass）法などが用いられる。
図２（ｃ）に示すように、絶縁膜６０ｆの一部を除去して絶縁層６０を形成する。絶縁膜６０の上面の一部（第１面６１ｆ）は、Ｚ軸方向に対して傾斜している。
図２（ｄ）に示すように、第２半導体層１２の上に、第２電極５１を形成し、さらに、第２電極５１及び絶縁層６０の上に、金属膜７２（例えば、Ｔｉ／Ｐｔ／Ｔｉの積層膜、図２（ｄ）では図示しない）、さらに、金属層７５の一部となる金属膜を形成する。一方、基体７０と、基体７０の上に設けられ金属層７５の別の一部となる金属膜と、を含む構造体が用意される。金属層７５の一部となる上記の金属膜と、金属層７５の別の一部となる金属膜と、を対向させて、接合する。
図２（ｄ）に示すように、第２半導体層１２の上に、第２電極５１を形成し、さらに、第２電極５１及び絶縁層６０の上に、金属膜７２（例えば、Ｔｉ／Ｐｔ／Ｔｉの積層膜、図２（ｄ）では図示しない）、さらに、金属層７５の一部となる金属膜を形成する。一方、基体７０と、基体７０の上に設けられ金属層７５の別の一部となる金属膜と、を含む構造体が用意される。金属層７５の一部となる上記の金属膜と、金属層７５の別の一部となる金属膜と、を対向させて、接合する。
図２（ｅ）に示すように、成長用基板９０を除去する。除去には、研削、ドライエッチング（例えばＲＩＥ）、または、ＬＬＯ（Laser Lift Off）などが用いられる。
図２（ｆ）に示すように、積層体１０の一部を除去し、露出したパッド配線４２の上に、パッド４５を形成する。なお、第１半導体層１１の上面に凹凸を形成しても良い。積層体１０の側面に保護膜（絶縁層）を形成しても良い。基体７０の厚さを薄くする処理を行うようにしてもよい。上記の製造工程において、技術的に可能な範囲で、処理の順序を入れ替えても良い。適宜、アニール処理を行っても良い。
以上により、半導体発光素子１１０が得られる。
以上により、半導体発光素子１１０が得られる。
既に説明したように、半導体発光素子１１０においては、絶縁層６０の第１絶縁部分６１の第１面６１ｆは、基体７０に対して傾斜している。第１絶縁部分６１と基体７０との間の第１方向（Ｚ軸方向）に沿った距離ｄｔは、第２半導体層１２から第１電極４１に向かう方向に沿って減少する。このような半導体発光素子１１０によれば、安定した特性を得ることができる。
例えば、第１面６１ｆが基体７０に対して平行である場合がある。この参考例においては、第１絶縁部分６１の側面は、第１絶縁部分６１の下面に対して略直角になる。第１絶縁部分６１の端部において段差が大きくなる。このような参考例においては、第１絶縁部分６１の端部の近傍において、第１絶縁部分６１に損傷（クラックなど）が生じ易い。これにより、絶縁層６０の絶縁性が劣化する場合がある。このため、電気的特性が劣化する可能性がある。さらに、第１絶縁部分６１の上に（図１（ａ）では下面）に、金属膜７２または金属層７５を形成する際に、金属膜７２または金属層７５において、剥離などが発生する可能がある。さらに、第１絶縁部分６１の端部における段差が大きいと、金属層７５により接合時に、安定した接合が得難いと歩留まりが低下する場合もある。電気的特性の劣化に加えて、信頼性が低下する可能性がある。
これに対して、本実施形態においては、絶縁層６０の第１面６１ｆ（図１（ｂ）における下面）が、基体７０に対して傾斜している。第１絶縁部分６１の端部において、第１面６１ｆは、第２半導体層２０に略沿っている。このため、第１絶縁部分６１の端部の近傍において、第１絶縁部分６１に損傷（クラックなど）が生じることが抑制できる。これにより、絶縁層６０において高い絶縁性が得られる。実施形態によれば、安定した特性を得ることができる。さらに、第１絶縁部分６１の上に（図１（ａ）では下面）に、金属膜７２または金属層７５を形成する際において、剥離が抑制される。さらに、第１絶縁部分６１の端部における段差が、小さい、または、無いので、安定した接合が得られる。
このように、実施形態によれば、安定した特性を得ることができる半導体発光素子を提供することができる。
このように、実施形態によれば、安定した特性を得ることができる半導体発光素子を提供することができる。
図３は、第１の実施形態に係る半導体発光素子の一部を例示する模式的断面図である。
図３は、図１（ａ）の一部を拡大して例示している。
図３は、図１（ａ）の一部を拡大して例示している。
実施形態において、第１面６１ｆを含む平面と、基体７０と、の間の角度θ１の絶対値は、０度より大きく１０度以下である。角度θ１が、０度だと、例えば、電極の上端部を完全に保護できない場合がある。角度θ１が、１０度よりも大きいと、例えば、クラックが発生する場合がある。角度θ１の範囲は、第１電極４１が比較的薄く形成され、メサ段差が深くエッチングされた場合も含む。基体７０を基準として、第１電極４１の側に傾く角度を＋とし、第１電極４１の側と反対の側に傾く角度を−とする。
第１面６１ｆを含む平面と、第２半導体層１２の一部と、の間の角度θ２は、１度以上１０度以下である。角度θ２が、１度よりも小さいと、例えば、電極の上端部を完全に保護できない場合がある。角度θ２が、１０度よりも大きいと、例えば、クラックが発生する場合がある。
第１面６１ｆを含む平面と、第２半導体層１２の一部と、の間の角度θ２は、１度以上１０度以下である。角度θ２が、１度よりも小さいと、例えば、電極の上端部を完全に保護できない場合がある。角度θ２が、１０度よりも大きいと、例えば、クラックが発生する場合がある。
第１電極４１の厚さｔ１は、０．６マイクロメートル（μｍ）以上２．０μｍ以下である。厚さｔ１が、０．６μｍよりも薄いと、例えば、電流容量が不足し、溶断する場合がある。厚さｔ１が、２．０μｍよりも厚いと、例えば、保護膜で覆えなくなり、電気的に短絡を起こす場合がある。
第１電極４１と基体７０との間のＺ軸方向に沿った距離ｄ１は、第２電極５１と基体７０との間のＺ軸方向に沿った距離ｄ３の１．０倍以上１．５倍以下である。距離ｄ１が、距離ｄ３の１．０倍よりも短いと、例えば、第１電極４１の直下に大きな空隙が発生する場合がある。距離ｄ１が、距離ｄ３の１．５倍よりも長いと、例えば、第１電極４１の両側面に大きな空隙が発生する場合がある。
図３に示すように、この例では、絶縁層６０は、第１膜６１ａと第２膜６１ｂとを含む。第１膜６１ａは、第１方向（Ｚ軸方向）において、第１半導体領域１１ａ、第３半導体領域１１ｃ及び第４半導体領域１１ｄと重なる。第２膜６１ｂは、第１膜６１ａの一部と、基体７０と、の間（第１膜６１ａの一部と、金属膜７２と、の間）に設けられる。第２膜６１ｂは、第１方向において、第３半導体領域１１ｃと重なる。すなわち、第１絶縁部分６１は、第１膜６１ａと、第２膜６１ｂと、を含む。第１絶縁部分６１において、第１膜６１ａは、第２膜６１ｂと第３半導体層１１ｃとの間に設けられる。例えば、第１膜６１ａは、第３半導体領域１１ｃと接し、酸化シリコンを含む。第１膜６１ａは、例えば、プラズマＣＶＤ（Chemical Vapor Deposition）により形成される。第２膜６１ｂは、酸化シリコンを含む。第２膜６１ｂは、例えば、ＳＯＧ(Spin On Glass)により形成される。
第１膜６１ａは、積層体１０の段差部分に設けられる。第１膜６１ａは、この段差部分に沿う形状を有する。第２膜６１ｂにより、段差を埋め込む。これにより、第１絶縁部分６１の下面６１ｆは、なだらかな傾斜状となる。これにより、金属膜７２の被覆性が向上し、金属層７５による接合が確実に行われる。
実施形態において、段差部分の埋め込みにおいて、ＳＯＧ法に限定されない。例えば、プラズマＣＶＤ法を用いて絶縁層を厚く（例えば、段差部分の高さの１．５倍以上）形成し、その後、フォトレジストを塗布し、ドライエッチングまたはウェットエッチングによってエッチバック処理を行う方法を用いてもよい。
例えば、プラズマＣＶＤ法を用いて絶縁層を厚く（例えば、段差部分の高さの１．５倍以上）形成し、その後、化学機械研磨（ＣＭＰ：Chemical Mechanical Polishing）によって平坦化する方法を用いてもよい。
実施形態において、第１電極４１の光反射率は、金属層７５の光反射率よりも高い。第２電極５１の光反射率は、金属層７５の光反射率よりも高い。光反射率とは、例えば、第３半導体層１３から放出される発光光のピーク波長における光反射率である。ピーク波長とは、光強度が最大となるときの波長である。これにより、高い光取り出し効率が得られる。
（第２の実施形態）
図４は、第２の実施形態に係る半導体発光素子の一部を例示する模式的断面図である。
図４は、図１（ａ）に示す一部ＰＡに対応する部分を示している。
図４は、第２の実施形態に係る半導体発光素子の一部を例示する模式的断面図である。
図４は、図１（ａ）に示す一部ＰＡに対応する部分を示している。
本実施形態に係る半導体発光素子１１１は、第１〜第３半導体層１１〜１３、第１電極４１、第２電極５１、基体７０、金属層７５及び金属膜７２に加え、第１絶縁層６０ａと、第２絶縁層６０ｂと、を含む。半導体発光素子１１１において、第１絶縁層６０ａ及び第２絶縁層６０ｂを除く部分は、半導体発光素子１１０と同様である。
第１絶縁層６０ａは、第３半導体領域１１ｃと基体７０との間、及び、第１電極４１と基体７０との間に設けられている。第２絶縁層６０ｂは、第１絶縁層６０ａと基体７０との間に設けられている。
第１絶縁層６０ａは、第３半導体領域１１ｃと基体７０との間、及び、第１電極４１と基体７０との間に設けられている。第２絶縁層６０ｂは、第１絶縁層６０ａと基体７０との間に設けられている。
このように、絶縁層が複数の層を含んでもよい。例えば、第１絶縁層６０ａは酸化シリコンを含み、第２絶縁層６０ｂは窒化シリコンを含む。
第２絶縁層６０ｂは、第１絶縁部分６１を含む。第１絶縁部分６１は、第３半導体領域１１ｃと基体７０との間に設けられている。第１絶縁部分６１は、第１面６１ｆを含む。
本実施形態においては、第１面６１ｆは、曲面である。第１面６１ｆは、凹状である。第１面６１ｆは、基体７０に対して湾曲している。
本実施形態においては、第１面６１ｆは、曲面である。第１面６１ｆは、凹状である。第１面６１ｆは、基体７０に対して湾曲している。
本実施形態によれば、第１面６１ｆが湾曲していることで、第１面６１ｆと金属膜７２との間の接触面積が大きくなる。第１面６１ｆと金属層７５とが互いに対向する面積が大きくなる。これにより、例えば、金属膜７２（金属層７５）と第２絶縁層６０ｂとの間の密着性が高まる。例えば、金属膜７２の剥離などが抑制できる。これにより、安定した特性が得られる。
例えば、第１絶縁層６０ａは、第３半導体領域１１ｃと接し、酸化シリコンを含む。第１絶縁層６０ａの形成には、例えば、プラズマＣＶＤ法が用いられる。第２絶縁層６０ｂは、例えば、窒化シリコンを含む。第２絶縁層６０ｂの形成には、例えば、プラズマＣＶＤ法及びエッチバック処理が用いられる。例えば、プラズマＣＶＤ法を用いて第２絶縁層６０ｂとなる絶縁膜を厚く形成し、その後、フォトレジストを塗布し、ドライエッチングまたはウェットエッチングによってエッチバック処理を行う方法を用いてもよい。
（第３の実施形態）
図５は、第３の実施形態に係る半導体発光素子の一部を例示する模式的断面図である。
図５は、図１（ａ）に示す一部ＰＡに対応する部分を示している。
図５は、第３の実施形態に係る半導体発光素子の一部を例示する模式的断面図である。
図５は、図１（ａ）に示す一部ＰＡに対応する部分を示している。
本実施形態に係る半導体発光素子１１２は、第１〜第３半導体層１１〜１３、第１電極４１、第２電極５１、基体７０、金属層７５及び金属膜７２に加え、絶縁層６０、を含む。半導体発光素子１１２において、絶縁層６０を除く部分は、半導体発光素子１１０と同様である。
絶縁層６０は、第３半導体領域１１ｃと基体７０との間、及び、第１電極４１と基体７０との間に設けられている。
絶縁層６０は、第３半導体領域１１ｃと基体７０との間、及び、第１電極４１と基体７０との間に設けられている。
このように、絶縁層を１層にしてもよい。絶縁層６０は、例えば、酸化シリコンを含む。
絶縁層６０は、第１絶縁部分６１を含む。第１絶縁部分６１は、第３半導体領域１１ｃと基体７０との間に設けられている。第１絶縁部分６１は、第１面６１ｆを含む。第１面６１ｆは、曲面である。第１面６１ｆは、凹状である。第１面６１ｆは、基体７０に対して湾曲している。
本実施形態によれば、第１面６１ｆが湾曲していることで、第１面６１ｆと金属膜７２との間の接触面積が大きくなる。第１面６１ｆと金属層７５とが互いに対向する面積が大きくなる。これにより、例えば、金属膜７２（金属層７５）と第２絶縁層６０ｂとの間の密着性が高まる。例えば、金属膜７２の剥離などが抑制できる。これにより、安定した特性が得られる。
実施形態によれば、安定した特性を得ることができる半導体発光素子が提供できる。
以上、具体例を参照しつつ、本発明の実施の形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。例えば、基体、第１半導体層、第２半導体層、第３半導体層、第１電極及び絶縁層などの各要素の具体的な構成に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。
また、各具体例のいずれか２つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。
その他、本発明の実施の形態として上述した半導体発光素子及びその製造方法を基にして、当業者が適宜設計変更して実施し得る全ての半導体発光素子及びその製造方法も、本発明の要旨を包含する限り、本発明の範囲に属する。
その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１０…積層体、 １０ｆ…積層膜、 １０ｐ…凸部、 １０ｄ…凹部、 １１…第１半導体層、 １１ａ…第１半導体領域、 １１ｂ…第２半導体領域、 １１ｃ…第３半導体領域、 １１ｄ…第４半導体領域、 １１ｆ…第１半導体膜、 １２…第２半導体層、 １２ｆ…第２半導体膜、 １３…第３半導体層、 １３ｆ…第３半導体膜、 ４１…第１電極、 ４２…パッド、 ５１…第２電極、 ６０…絶縁層、 ６０ａ…第１絶縁層、 ６０ｂ…第２絶縁層、 ６１…第１絶縁部分、 ６１ｆ…第１面、 ６１ａ…第１膜、 ６１ｂ…第２膜、 ７０…基体、 ７２…金属膜、 ７５…金属層、 ９０…成長用基板、 １１０〜１１２…半導体発光素子、 θ１、θ２…角度、 ＡＡ…矢印、 ＰＡ…一部、 ｄ１、ｄ２、ｄ３、ｄｔ…距離、 ｔ１…厚さ
Claims (14)
- 基体と、
前記基体から第１方向に離間し、第１半導体領域と、前記第１方向と交差する第２方向において前記第１半導体領域と並ぶ第２半導体領域と、前記第１半導体領域と前記第２半導体領域との間の第３半導体領域と、を含む第１導電形の第１半導体層と、
前記第２半導体領域と前記基体との間に設けられた第２導電形の第２半導体層と、
前記第２半導体領域と前記第２半導体層との間に設けられた第３半導体層と、
前記基体と前記第１半導体領域との間に設けられ前記第１半導体領域と電気的に接続された第１電極と、
前記第３半導体領域と前記基体との間に設けられた部分を含む絶縁層と、
を備え、
前記部分は、前記基体の側の第１面を有し、前記第１面は、前記基体に対して傾斜する、半導体発光素子。 - 前記部分と前記基体との間の前記第１方向に沿った距離は、前記第２半導体層から前記第１電極に向かう方向に沿って減少する、請求項１記載の半導体発光素子。
- 前記第１電極と前記基体との間の距離は、前記第２半導体層と前記基体との間の距離よりも短い、請求項１または２に記載の半導体発光素子。
- 前記第１面を含む平面と、前記基体と、の間の角度の絶対値は、０度より大きく１０度以下である、請求項１または２に記載の半導体発光素子。
- 前記部分は、前記第２半導体層の一部と前記基体との間に延在する、請求項１〜４のいずれか１つに記載の半導体発光素子。
- 前記第１面を含む平面と、前記第２半導体層の前記一部と、の間の角度は、１度以上１０度以下である、請求項５記載の半導体発光素子。
- 前記部分は、前記第１電極と前記基体との間に延在する、請求項１〜６のいずれか１つに記載の半導体発光素子。
- 前記第１電極の厚さは、０．６マイクロメートル以上２．０マイクロメートル以下である、請求項３記載の半導体発光素子。
- 前記第２半導体層と前記基体との間に設けられ前記第２半導体層と電気的に接続された第２電極をさらに備え、
前記距離は、前記第２電極と前記基体との間の距離の１．０倍以上１．５倍以下である、請求項３記載の半導体発光素子。 - 前記第２電極と前記基体との間、及び、前記絶縁層と前記基体との間に設けられた金属層をさらに備え、
前記第２電極は、前記金属層と電気的に接続されている、請求項９記載の半導体発光素子。 - 前記部分は、
前記第３半導体領域と接し酸化シリコンを含む第１膜と、
前記第１膜と前記第１方向において重なり酸化シリコンを含む第２膜と、
を含む、請求項１〜１０のいずれか１つに記載の半導体発光素子。 - 基体と、
前記基体から第１方向に離間し、第１半導体領域と、前記第１方向と交差する第２方向において前記第１半導体領域と並ぶ第２半導体領域と、前記第１半導体領域と前記第２半導体領域との間の第３半導体領域と、を含む第１導電形の第１半導体層と、
前記第２半導体領域と前記基体との間に設けられた第２導電形の第２半導体層と、
前記第２半導体領域と前記第２半導体層との間に設けられた第３半導体層と、
前記基体と前記第１半導体領域との間に設けられ前記第１半導体領域と電気的に接続された第１電極と、
前記第３半導体領域と前記基体との間、及び、前記第１電極と前記基体との間に設けられた第１絶縁層と、
前記第３半導体領域と前記基体との間に設けられた部分を含む第２絶縁層と、
を備え、
前記部分は、前記基体の側の第１面を有し、前記第１面は、曲面である、半導体発光素子。 - 前記第１絶縁層は、酸化シリコンを含み、
前記第２絶縁層は、窒化シリコンを含む、請求項１２記載の半導体発光素子。 - 基体と、
前記基体から第１方向に離間し、第１半導体領域と、前記第１方向と交差する第２方向において前記第１半導体領域と並ぶ第２半導体領域と、前記第１半導体領域と前記第２半導体領域との間の第３半導体領域と、を含む第１導電形の第１半導体層と、
前記第２半導体領域と前記基体との間に設けられた第２導電形の第２半導体層と、
前記第２半導体領域と前記第２半導体層との間に設けられた第３半導体層と、
前記基体と前記第１半導体領域との間に設けられ前記第１半導体領域と電気的に接続された第１電極と、
前記第３半導体領域と前記基体との間に設けられた部分を含む絶縁層と、
を備え、
前記部分は、前記基体の側の第１面を有し、前記第１面は、曲面である、半導体発光素子。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015052119A JP2016174015A (ja) | 2015-03-16 | 2015-03-16 | 半導体発光素子 |
| US15/042,904 US20160276539A1 (en) | 2015-03-16 | 2016-02-12 | Semiconductor light-emitting element |
| CN201610134597.8A CN105990486A (zh) | 2015-03-16 | 2016-03-09 | 半导体发光元件 |
| TW105107411A TW201705535A (zh) | 2015-03-16 | 2016-03-10 | 半導體發光元件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015052119A JP2016174015A (ja) | 2015-03-16 | 2015-03-16 | 半導体発光素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2016174015A true JP2016174015A (ja) | 2016-09-29 |
Family
ID=56925622
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2015052119A Pending JP2016174015A (ja) | 2015-03-16 | 2015-03-16 | 半導体発光素子 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US20160276539A1 (ja) |
| JP (1) | JP2016174015A (ja) |
| CN (1) | CN105990486A (ja) |
| TW (1) | TW201705535A (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2018163987A (ja) * | 2017-03-24 | 2018-10-18 | 東芝メモリ株式会社 | 半導体記憶装置およびその製造方法 |
| KR20210062777A (ko) * | 2019-11-21 | 2021-06-01 | 삼성전자주식회사 | 반도체 발광 소자 및 그 제조 방법 |
| CN112652688A (zh) * | 2020-12-30 | 2021-04-13 | 深圳第三代半导体研究院 | 一种发光二极管及其制造方法 |
| CN112652690A (zh) * | 2020-12-30 | 2021-04-13 | 深圳第三代半导体研究院 | 一种发光二极管及其制造方法 |
| CN112635629A (zh) * | 2020-12-30 | 2021-04-09 | 深圳第三代半导体研究院 | 一种发光二极管及其制造方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101142965B1 (ko) * | 2010-09-24 | 2012-05-08 | 서울반도체 주식회사 | 웨이퍼 레벨 발광 다이오드 패키지 및 그것을 제조하는 방법 |
| JP4989773B1 (ja) * | 2011-05-16 | 2012-08-01 | 株式会社東芝 | 半導体発光素子 |
| KR20130120615A (ko) * | 2012-04-26 | 2013-11-05 | 엘지이노텍 주식회사 | 발광 소자 및 발광 소자 패키지 |
| JP5377725B1 (ja) * | 2012-08-21 | 2013-12-25 | 株式会社東芝 | 半導体発光素子 |
| CN103996773B (zh) * | 2014-06-06 | 2016-09-28 | 厦门市三安光电科技有限公司 | 一种倒装发光二极管结构及其制作方法 |
-
2015
- 2015-03-16 JP JP2015052119A patent/JP2016174015A/ja active Pending
-
2016
- 2016-02-12 US US15/042,904 patent/US20160276539A1/en not_active Abandoned
- 2016-03-09 CN CN201610134597.8A patent/CN105990486A/zh active Pending
- 2016-03-10 TW TW105107411A patent/TW201705535A/zh unknown
Also Published As
| Publication number | Publication date |
|---|---|
| US20160276539A1 (en) | 2016-09-22 |
| TW201705535A (zh) | 2017-02-01 |
| CN105990486A (zh) | 2016-10-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5676396B2 (ja) | 高光抽出ｌｅｄ用の基板除去方法 | |
| US20160093769A1 (en) | Light-emitting diode with passivation layer | |
| TWI300277B (en) | Method for manufacturing gallium nitride light emitting diode devices | |
| JP2016174015A (ja) | 半導体発光素子 | |
| JP2016174018A (ja) | 半導体発光素子 | |
| US8592234B2 (en) | Method for manufacturing a LED | |
| US9825198B2 (en) | Method of producing a plurality of optoelectronic semiconductor chips, and optoelectronic semiconductor chip | |
| TWI613837B (zh) | 半導體發光裝置 | |
| US10134806B2 (en) | Semiconductor light emitting device | |
| JP6133076B2 (ja) | 半導体発光素子及び発光装置 | |
| JP2014154727A (ja) | 半導体発光素子 | |
| US20150357523A1 (en) | Semiconductor light emitting element and light emitting device | |
| JP2017055020A (ja) | 半導体装置の製造方法 | |
| JP2016134423A (ja) | 半導体発光素子、発光装置、および半導体発光素子の製造方法 | |
| JP6462274B2 (ja) | 半導体発光素子 | |
| JP2017055045A (ja) | 半導体発光装置 | |
| JP2017054902A (ja) | 半導体発光装置 | |
| TWI634673B (zh) | 覆晶式發光二極體元件及其製造方法 | |
| JP6563703B2 (ja) | 半導体発光装置 | |
| JP2019046949A (ja) | 発光素子の製造方法 | |
| US20100230703A1 (en) | Light emitting device fabrication method thereof, and light emitting apparatus | |
| US20080105863A1 (en) | Light emitting diode and manufacturing method of the same | |
| JP2017054963A (ja) | 半導体発光装置およびその製造方法 | |
| CN109686827B (zh) | 发光模组的制备方法、发光模组、显示装置及终端 | |
| TWI523259B (zh) | The electrode contact structure of the light emitting diode |