TW201705535A - 半導體發光元件 - Google Patents

半導體發光元件 Download PDF

Info

Publication number
TW201705535A
TW201705535A TW105107411A TW105107411A TW201705535A TW 201705535 A TW201705535 A TW 201705535A TW 105107411 A TW105107411 A TW 105107411A TW 105107411 A TW105107411 A TW 105107411A TW 201705535 A TW201705535 A TW 201705535A
Authority
TW
Taiwan
Prior art keywords
layer
semiconductor
electrode
semiconductor layer
substrate
Prior art date
Application number
TW105107411A
Other languages
English (en)
Inventor
加賀広持
勝野弘
澤野正和
石黒陽
宮部主之
國弘隆志
Original Assignee
東芝股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 東芝股份有限公司 filed Critical 東芝股份有限公司
Publication of TW201705535A publication Critical patent/TW201705535A/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40Materials therefor
    • H01L33/405Reflective materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本發明之半導體發光元件包含:基體;第1導電型之第1半導體層,其與基體於第1方向上相隔;第2導電型之第2半導體層,設於第1半導體層與基體之間;第3半導體層,設於第1半導體層與第2半導體層之間;第1電極,設於基體與第1半導體層之間且與第1半導體層電連接;絕緣層,設於第1電極與基體及第2半導體層之間;及金屬膜,設於絕緣層與基體之間覆蓋絕緣層及第2半導體層;且第1電極設於自第2半導體層到達第1半導體層之凹部;絕緣層具有基體側之第1面,且第1面具有沿自第2半導體層朝向第1電極之方向距基體之距離減小之區域。

Description

半導體發光元件 [相關申請案]
本申請案享有以日本專利申請案2015-52119號(申請日:2015年3月16日)作為基礎申請案之優先權。本申請案藉由參照該基礎申請案而包含基礎申請案之全部內容。
本發明之實施形態係關於一種半導體發光元件。
於發光二極體(LED:Light Emitting Diode)等半導體發光元件中,要求獲得穩定之特性。
本發明之實施形態提供一種可獲得穩定之特性之半導體發光元件。
根據本發明之實施形態,提供一種包含基體、第1半導體層、第2半導體層、第3半導體層、第1電極、絕緣層及金屬膜之半導體發光元件。上述第1半導體層為第1導電型。上述第1半導體層與上述基體於第1方向上相隔。上述第2半導體層為第2導電型。上述第2半導體層設置於上述第1半導體層與上述基體之間。上述第3半導體層設置於上述第1半導體層與上述第2半導體層之間。上述第1電極設置於上述基體與上述第1半導體層之間,且與上述第1半導體層電連接。上述絕緣層設置於上述第1電極與上述基體及上述第2半導體層之間。上述金屬膜設置於上述絕緣層與上述基體之間,且覆蓋上述絕緣層及上述第2 半導體層。上述第1電極設置於自上述第2半導體層到達上述第1半導體層之凹部。上述絕緣層具有上述基體側之第1面,且上述第1面具有沿自上述第2半導體層朝向上述第1電極之方向距上述基體之距離減小之區域。
10‧‧‧積層體
10d‧‧‧凹部
10f‧‧‧積層膜
10p‧‧‧凸部
11‧‧‧第1半導體層
11a‧‧‧第1半導體區域
11b‧‧‧第2半導體區域
11c‧‧‧第3半導體區域
11d‧‧‧第4半導體區域
11f‧‧‧第1半導體膜
12‧‧‧第2半導體層
12f‧‧‧第2半導體膜
13‧‧‧第3半導體層
13f‧‧‧第3半導體膜
41‧‧‧第1電極
42‧‧‧焊墊
45‧‧‧焊墊
51‧‧‧第2電極
60‧‧‧絕緣層
60a‧‧‧第1絕緣層
60b‧‧‧第2絕緣層
60f‧‧‧絕緣膜
61‧‧‧第1絕緣部分
61a‧‧‧第1膜
61b‧‧‧第2膜
61f‧‧‧第1面
70‧‧‧基體
72‧‧‧金屬膜
75‧‧‧金屬層
90‧‧‧生長用基板
110‧‧‧半導體發光元件
111‧‧‧半導體發光元件
112‧‧‧半導體發光元件
θ1‧‧‧角度
θ2‧‧‧角度
AA‧‧‧箭頭
d1‧‧‧距離
d2‧‧‧距離
d3‧‧‧距離
dt‧‧‧距離
PA‧‧‧一部分
t1‧‧‧厚度
圖1(a)~(c)係例示第1實施形態之半導體發光元件之模式圖。
圖2(a)~(f)係例示第1實施形態之半導體發光元件之製造方法之步驟順序模式性剖視圖。
圖3係例示第1實施形態之半導體發光元件之一部分之模式性剖視圖。
圖4係例示第2實施形態之半導體發光元件之一部分之模式性剖視圖。
圖5係例示第3實施形態之半導體發光元件之一部分之模式性剖視圖。
以下,針對本發明之各實施形態,一面參照圖式一面進行說明。
再者,圖式係模式性或概念性圖,各部分之厚度與寬度之關係、部分間之大小之比率等未必與實物相同。又,即便於表示相同部分之情形時,亦存在根據圖式將相互之尺寸或比率不同地表示之情形。
再者,於本案說明書及各圖中,對與關於已出現過之圖於上文中已敍述過之要素相同之要素標註相同之符號,並適當省略詳細之說明。
(第1實施形態)
圖1(a)~圖1(c)係例示第1實施形態之半導體發光元件之模式圖。
圖1(a)係圖1(c)之A1-A2線剖視圖。圖1(b)係將圖1(a)所示之一部分PA放大表示之剖視圖。圖1(c)係自圖1(a)之箭頭AA觀察之俯視圖。
如圖1(a)所示,本實施形態之半導體發光元件110包含第1半導體層11、第2半導體層12、第3半導體層13、基體70、絕緣層60、第1電極41及第2電極51。
作為基體70,可使用矽(Si)或藍寶石等之半導體基板。基體70例如具有導電性。
第1半導體層11為第1導電型。第1半導體層11於第1方向上與基體70相隔。自基體70朝向第1半導體層11之方向為第1方向。
將第1方向設為Z軸方向。將相對於Z軸方向垂直之一個方向設為X軸方向。第2方向例如為X軸方向。將相對於Z軸方向及X軸方向垂直之一個方向設為Y軸方向。
第1半導體層11包含:第1半導體區域11a;第2半導體區域11b,其於與第1方向交叉之第2方向上與第1半導體區域11a並排;及第3半導體區域11c,其位於第1半導體區域11a與第2半導體區域11b之間。第1半導體層11進而包含第2半導體區域11b與第3半導體區域11c之間的第4半導體區域11d。
第2半導體層12為第2導電型。第2半導體層12設置於第2半導體區域11b與基體70之間。Z軸方向對應於積層第2半導體層12及第1半導體層11之方向。
例如,第1導電型為n型,第2導電型為p型。亦可為第1導電型為p型,第2導電型為n型。於以下之示例中,設為第1導電型為n型且第2導電型為p型。
第3半導體層13設置於第2半導體區域11b與第2半導體層12之間。第3半導體層13例如包含活性層。第3半導體層13例如為發光部。
第1半導體層11、第2半導體層12及第3半導體層13包含於積層體 10。積層體10沿X-Y平面擴展。積層體10包含台面形狀之凸部10p。凸部10p包含第2半導體區域11b之一部分、第3半導體層13及第2半導體層12。於積層體10中,設置有於X軸方向上與凸部10p並排之凹部10d。該等凸部10p及凹部10d成為台面之階差。
第1半導體層11、第2半導體層12及第3半導體層13例如包含氮化物半導體。第1半導體層11例如包含含有n型雜質之GaN層。n型雜質可使用Si、O、Ge、Te及Sn中之至少任一種。第1半導體層11例如包含n側接觸層。第2半導體層12例如包含含有p型雜質之GaN層。p型雜質可使用Mg、Zn及C中之至少任一種。第2半導體層12例如包含p側接觸層。
第1電極41設置於基體70與第1半導體區域11a之間。第1電極41與第1半導體區域11a電連接。第1電極41例如為n電極。第1電極41例如包含鋁(Al)或鋁系合金。第1電極41例如具有光反射性。
第2電極51設置於基體70與第2半導體層12之間。第2電極51與第2半導體層12及基體70電連接。第2電極51例如為p電極。第2電極51例如包含銀(Ag)或銀系合金。第2電極51例如具有光反射性。
於本說明書中,電連接之狀態包含第1導體與第2導體直接相接之狀態。進而,電連接之狀態包含於第1導體與第2導體之間插入第3導體,經由第3導體於第1導體與第2導體之間流通電流之狀態。重疊之狀態包含於投影至與Z軸方向正交之平面(X-Y平面)上時,至少一部分重疊之狀態。
絕緣層60設置於基體70與第1電極41之間。絕緣層60將第1電極41與基體70電絕緣。絕緣層60將第1電極41與第2電極51絕緣。絕緣層60包含第1絕緣部分61。第1絕緣部分61設置於基體70與第3半導體區域11c之間。第1絕緣部分41於基體70與第1電極41之間延伸。第1絕緣部分61於第4半導體區域11d與基體70之間及第2半導體層12之一部分 與基體70之間延伸。絕緣層60於X軸方向上設置於第1電極41與凸部10p之間。絕緣層60覆蓋第1電極41及第2半導體層12之一部分。絕緣層60例如包含氧化矽、氮化矽、氮氧化矽等。
於該例中,設置有金屬層75。
金屬層75設置於基體70與第2電極51之間及基體70與絕緣層60之間。金屬層75例如包含錫(Sn)、金(Au)、鎳(Ni)、含錫及金之合金或含錫及鎳之合金中之任一種。金屬層75與基體70及第2電極51電連接。
如圖1(b)所示,於該例中進而設置有金屬膜72。於圖1(a)中,省略了金屬膜72。金屬膜72設置於第2電極51與金屬層75之間及絕緣層60與金屬層75之間。金屬膜72例如為障壁金屬。金屬膜72較佳為具有光反射性。金屬膜72例如包含鈦(Ti)、鉑(Pt)、含鈦及鉑之合金、銀或銀系合金等中之任一種。
半導體發光元件110包含焊墊45及焊墊配線42。於金屬層75之一部分之上,設置上述第1電極41、第2電極51、絕緣層60及積層體10。於金屬層75之另一部分之上設置焊墊配線42。於焊墊配線42之上設置焊墊45。
如圖1(c)所示,焊墊配線42與第1電極41連接。焊墊45經由焊墊配線42及第1電極41與第1半導體層11電連接。另一方面,基體70經由金屬膜72及金屬層75與第2電極51電連接。
藉由於焊墊45與基體70之間施加電壓,而對第3半導體層13供給電流,自第3半導體層13放出光。所放出之光(發出之光)出射至半導體發光元件110之外部。發出之光被第2電極51及第1電極41反射。第1半導體層11之表面(圖1(a)中之上表面)成為光出射面。半導體發光元件110例如為LED。
於本實施形態中,第1電極41之厚度設定為相對較厚。藉此,第 1電極41之電阻變低,發光之面內均勻性提高。藉此,可獲得較高之發光效率。例如,第1電極41與基體70之間的距離d1較第2半導體層12與基體70之間的距離d2短。
於實施形態中,絕緣層60之第1絕緣部分61包含第1面61f。第1面61f係基體70側之面。第1面61f相對於基體70傾斜。第1絕緣部分61與基體70之間的沿第1方向(Z軸方向)之距離dt沿自第2半導體層12朝向第1電極41之方向減小。距離dt例如於自第2半導體層12朝向第1電極41之方向上單調遞減。距離dt之變化例如具有連續性。
以下,對半導體發光元件110之製造方法之例進行說明。
圖2(a)~圖2(f)係例示第1實施形態之半導體發光元件之製造方法之步驟順序模式性剖視圖。
如圖2(a)所示,於生長用基板90之上,形成緩衝層(未圖示),於緩衝層之上,形成成為第1半導體層11之第1半導體膜11f。於第1半導體膜11f之上,形成成為第3半導體層13之第3半導體膜13f。於第3半導體膜13f之上,形成成為第2半導體層12之第2半導體膜12f。藉此,可獲得成為積層體10之積層膜10f。於該等半導體膜之形成中,例如可使用有機金屬氣相沈積(Metal-Organic Chemical Vapor Deposition:MOCVD)等。生長用基板90例如可使用Si、SiO2、AlO2、石英、藍寶石、GaN、SiC及GaAs中之任一種之基板。
如圖2(b)所示,去除第2半導體膜12f之一部分、第3半導體膜13f之一部分及第1半導體膜11f之一部分,而形成積層體10。於該去除中,例如可使用RIE(Reactive Ion Etching,反應式離子蝕刻)等。積層體10形成台面形狀(凸部10p及凹部10d)。
於積層體10中之第1半導體層11之上形成第1電極41及焊墊配線42。進而,於積層體10之上及第1電極41之上,形成成為絕緣層60之一部分之絕緣膜60f。例如可使用CVD(Chemical Vapor Deposition,化 學氣相沈積)法、濺鍍法或SOG(Spin On Glass,旋塗式玻璃)法等。
如圖2(c)所示,去除絕緣膜60f之一部分而形成絕緣層60。絕緣膜60之上表面之一部分(第1面61f)相對於Z軸方向傾斜。
如圖2(d)所示,於第2半導體層12之上,形成第2電極51,進而,於第2電極51及絕緣層60上,形成金屬膜72(例如Ti/Pt/Ti之積層膜,於圖2(d)中未圖示),進而形成成為金屬層75之一部分之金屬膜。另一方面,準備包含基體70及設置於基體70之上且成為金屬層75之另一部分之金屬膜之構造體。使成為金屬層75之一部分之上述金屬膜與成為金屬層75之另一部分之金屬膜對向並進行接合。
如圖2(e)所示,去除生長用基板90。於去除中,可使用研削、乾式蝕刻(例如RIE)或LLO(Laser Lift Off,雷射剝離技術)等。
如圖2(f)所示,去除積層體10之一部分,於露出之焊墊配線42之上形成焊墊45。再者,亦可於第1半導體層11之上表面形成凹凸。亦可於積層體10之側面形成保護膜(絕緣層)。亦可進行使基體70之厚度變薄之處理。於上述製造步驟中,亦可於技術上可行之範圍內更換處理之順序。亦可適當進行退火處理。
藉由以上操作,可獲得半導體發光元件110。
如已說明般,於半導體發光元件110中,絕緣層60之第1絕緣部分61之第1面61f相對於基體70傾斜。第1絕緣部分61與基體70之間的沿第1方向(Z軸方向)之距離dt沿自第2半導體層12朝向第1電極41之方向減小。根據此種半導體發光元件110,可獲得穩定之特性。
例如,存在第1面61f相對於基體70平行之情形。於該參考例中,第1絕緣部分61之側面相對於第1絕緣部分61之下表面成為大致直角。於第1絕緣部分61之端部,階差變大。於此種參考例中,於第1絕緣部分61之端部之附近,第1絕緣部分61易產生損傷(龜裂等)。藉此,存在絕緣層60之絕緣性劣化之情形。藉此,有電氣特性劣化之可能性。 進而,於在第1絕緣部分61之上(於圖1(a)中為下表面)形成金屬膜72或金屬層75時,有於金屬膜72或金屬層75發生剝離等之可能。進而,若第1絕緣部分61之端部之階差較大,則亦存在如下情形:於藉由金屬層75進行接合時,難以獲得穩定之接合,且良率降低。除電氣特性變差以外,亦有可靠性降低之可能性。
相對於此,於本實施形態中,絕緣層60之第1面61f(圖1(b)中之下表面)相對於基體70傾斜。於第1絕緣部分61之端部,第1面61f大致沿第2半導體層20。因此,可抑制於第1絕緣部分61之端部之附近,第1絕緣部分61產生損傷(龜裂等)。藉此,於絕緣層60中可獲得較高之絕緣性。根據實施形態,可獲得穩定之特性。進而,於在第1絕緣部分61上(於圖1(a)中為下表面)形成金屬膜72或金屬層75時,抑制剝離。進而,由於第1絕緣部分61之端部之階差較小、或無階差,因此可獲得穩定之接合。
如此,根據實施形態,可提供一種能夠獲得穩定之特性之半導體發光元件。
圖3係例示第1實施形態之半導體發光元件之一部分之模式性剖視圖。
圖3係將圖1(a)之一部分放大而例示。
於實施形態中,包含第1面61f之平面與基體70之間的角度θ1之絕對值大於0度且為10度以下。若角度θ1為0度,則例如存在無法完全地保護電極之上端部之情形。若角度θ1大於10度,則例如存在發生龜裂之情形。角度θ1之範圍亦包含相對較薄地形成第1電極41、較深地蝕刻出台面階差之情形。以基體70作為基準,將向第1電極41側傾斜之角度設為+,將向與第1電極41側相反側傾斜之角度設為-。
包含第1面61f之平面與第2半導體層12之一部分之間的角度θ2為1度以上且10度以下。若角度θ2小於1度,則例如存在無法完全地保護 電極之上端部之情形。若角度θ2大於10度,則例如存在發生龜裂之情形。
第1電極41之厚度t1為0.6微米(μm)以上且2.0μm以下。若厚度t1薄於0.6μm,則例如存在電流容量不足而熔融斷開之情形。若厚度t1厚於2.0μm,則例如存在無法利用保護膜覆蓋,而引起電氣短路之情形。
第1電極41與基體70之間的沿Z軸方向之距離d1為第2電極51與基體70之間的沿Z軸方向之距離d3之1.0倍以上且1.5倍以下。若距離d1較距離d3之1.0倍短,則例如存在於第1電極41之正下方產生較大之空隙之情形。若距離d1較距離d3之1.5倍長,則例如存在於第1電極41之兩側面產生較大之空隙之情形。
如圖3所示,於該例中,絕緣層60包含第1膜61a及第2膜61b。第1膜61a於第1方向(Z軸方向)上與第1半導體區域11a、第3半導體區域11c及第4半導體區域11d重疊。第2膜61b設置於第1膜61a之一部分與基體70之間(第1膜61a之一部分與金屬膜72之間)。第2膜61b於第1方向上與第3半導體區域11c重疊。即,第1絕緣部分61包含第1膜61a及第2膜61b。於第1絕緣部分61,第1膜61a設置於第2膜61b與第3半導體層11c之間。例如,第1膜61a與第3半導體區域11c相接,且包含氧化矽。第1膜61a例如藉由電漿CVD(Chemical Vapor Deposition)而形成。第2膜61b包含氧化矽。第2膜61b例如藉由SOG(Spin On Glass)而形成。
第1膜61a設置於積層體10之階差部分。第1膜61a具有依照該階差部分之形狀。藉由第2膜61b將階差填埋。藉此,第1絕緣部分61之下表面61f成為平緩之傾斜狀。藉此,金屬膜72之被覆性提高,可確實地進行藉由金屬層75之接合。
於實施形態中,於階差部分之填埋中,不限定於SOG法。例如,亦可使用如下方法:使用電漿CVD法較厚地(例如為階差部分之高度 之1.5倍以上)形成絕緣層,然後,塗佈光阻劑,藉由乾式蝕刻或濕式蝕刻進行回蝕處理。
例如,亦可使用如下方法:使用電漿CVD法較厚地(例如為階差部分之高度之1.5倍以上)形成絕緣層,然後,藉由化學機械研磨(CMP:Chemical Mechanical Polishing)使其平坦。
於實施形態中,第1電極41之光反射率較金屬層75之光反射率高。第2電極51之光反射率較金屬層75之光反射率高。所謂光反射率,例如指自第3半導體層13放出之發出光之峰值波長中之光反射率。所謂峰值波長係指光強度變為最大時之波長。藉此,可獲得較高之光提取效率。
(第2實施形態)
圖4係例示第2實施形態之半導體發光元件之一部分之模式性剖視圖。
圖4表示與圖1(a)所示之一部分PA對應之部分。
本實施形態之半導體發光元件111除了包含第1~第3半導體層11~13、第1電極41、第2電極51、基體70、金屬層75及金屬膜72以外,亦包含第1絕緣層60a及第2絕緣層60b。於半導體發光元件111中,除第1絕緣層60a及第2絕緣層60b以外之部分與半導體發光元件110相同。
第1絕緣層60a設置於第3半導體區域11c與基體70之間及第1電極41與基體70之間。第2絕緣層60b設置於第1絕緣層60a與基體70之間。
如此,亦可包含複數層絕緣層。例如,第1絕緣層60a包含氧化矽,第2絕緣層60b包含氮化矽。
第2絕緣層60b包含第1絕緣部分61。第1絕緣部分61設置於第3半導體區域11c與基體70之間。第1絕緣部分61包含第1面61f。
於本實施形態中,具有第1絕緣部分61與基體70之間的沿第1方 向(Z軸方向)之距離沿自第1電極41朝向第2半導體層12之方向減小之區域。因此,第1面61f相對於基體70彎曲。
根據本實施形態,藉由第1面61f彎曲,第1面61f與金屬膜72之間的接觸面積變大。第1面61f與金屬層75相互對向之面積變大。藉此,例如,金屬膜72(金屬層75)與第2絕緣層60b之間的密接性變高。例如,可抑制金屬膜72之剝離等。藉此,可獲得穩定之特性。
例如,第1絕緣層60a與第3半導體區域11c相接,且包含氧化矽。於第1絕緣層60a之形成中,例如可使用電漿CVD法。第2絕緣層60b例如包含氮化矽。於第2絕緣層60b之形成中,例如可使用電漿CVD法及回蝕處理。例如,亦可使用如下方法:使用電漿CVD法較厚地形成成為第2絕緣層60b之絕緣膜,然後,塗佈光阻劑,藉由乾式蝕刻或濕式蝕刻進行回蝕處理。
(第3實施形態)
圖5係例示第3實施形態之半導體發光元件之一部分之模式性剖視圖。
圖5表示與圖1(a)所示之一部分PA對應之部分。
本實施形態之半導體發光元件112除了包含第1~第3半導體層11~13、第1電極41、第2電極51、基體70、金屬層75及金屬膜72以外,亦包含絕緣層60。於半導體發光元件112中,除絕緣層60以外之部分與半導體發光元件110相同。
絕緣層60設置於第3半導體區域11c與基體70之間及第1電極41與基體70之間。
如此,亦可將絕緣層設為1層。絕緣層60例如包含氧化矽。
絕緣層60包含第1絕緣部分61。第1絕緣部分61設置於第3半導體區域11c與基體70之間。第1絕緣部分61包含第1面61f。第1面61f為曲面。第1面61f為凹狀。第1面61f相對於基體70彎曲。
根據本實施形態,由於第1面61f彎曲,第1面61f與金屬膜72之間的接觸面積變大。第1面61f與金屬層75相互對向之面積變大。藉此,例如,金屬膜72(金屬層75)與第2絕緣層60b之間的密接性變高。例如,可抑制金屬膜72之剝離等。藉此,可獲得穩定之特性。
根據實施形態,可提供一種能夠獲得穩定之特性之半導體發光元件。
以上,一面參照具體例,一面對本發明之實施形態進行了說明。但是,本發明並不限定於該等具體例。例如,關於基體、第1半導體層、第2半導體層、第3半導體層、第1電極及絕緣層等各要素之具體構成,只要由業者自公知之範圍進行適當選擇而能夠同樣地實施本發明,並且獲得相同之效果,即亦包含於本發明之範圍內。
又,將各具體例中之任意2個以上之要素於技術上可行之範圍組合所得之發明只要包含本發明之主旨,即亦包含於本發明之範圍內。
此外,基於上文中作為本發明之實施形態而敍述之半導體發光元件及其製造方法,業者可適當進行設計變更而實施之所有半導體發光元件及其製造方法只要包含本發明之主旨,即亦屬於本發明之範圍。
此外,於本發明之思想範疇內,只要為業者,理應能夠想到各種變更例及修正例,應明白該等變更例及修正例亦屬於本發明之範圍。
對本發明之若干實施形態進行了說明,但該等實施形態係作為示例而提出,並非意圖限定發明之範圍。該等新穎之實施形態能以其他各種形態實施,且可於不脫離發明主旨之範圍內進行各種省略、替換、變更。該等實施形態或其變化包含於發明之範圍或主旨內,並且包含於申請專利範圍所記載之發明及其均等之範圍內。
10‧‧‧積層體
10d‧‧‧凹部
10p‧‧‧凸部
11‧‧‧第1半導體層
11a‧‧‧第1半導體區域
11b‧‧‧第2半導體區域
11c‧‧‧第3半導體區域
11d‧‧‧第4半導體區域
12‧‧‧第2半導體層
13‧‧‧第3半導體層
41‧‧‧第1電極
42‧‧‧焊墊配線
45‧‧‧焊墊
51‧‧‧第2電極
60‧‧‧絕緣層
61‧‧‧第1絕緣部分
61f‧‧‧第1面
70‧‧‧基體
72‧‧‧金屬膜
75‧‧‧金屬層
110‧‧‧半導體發光元件
AA‧‧‧箭頭
d1‧‧‧距離
d2‧‧‧距離
dt‧‧‧距離
PA‧‧‧一部分

Claims (12)

  1. 一種半導體發光元件,其包括:基體;第1導電型之第1半導體層,其與上述基體於第1方向上相隔;第2導電型之第2半導體層,其設置於上述第1半導體層與上述基體之間;第3半導體層,其設置於上述第1半導體層與上述第2半導體層之間;第1電極,其設置於上述基體與上述第1半導體層之間,且與上述第1半導體層電連接;絕緣層,其設置於上述第1電極與上述基體及上述第2半導體層之間;及金屬膜,其設置於上述絕緣層與上述基體之間,且覆蓋上述絕緣層及上述第2半導體層;且上述第1電極設置於自上述第2半導體層到達上述第1半導體層之凹部;上述絕緣層具有上述基體側之第1面,且上述第1面具有沿自上述第2半導體層朝向上述第1電極之方向距上述基體之距離減小之區域。
  2. 如請求項1之半導體發光元件,其中上述第1電極與上述基體之間的距離較上述第2半導體層與上述基體之間的距離短。
  3. 如請求項1之半導體發光元件,其中包含上述第1面之平面與上述基體之間的角度之絕對值為大於0度且為10度以下。
  4. 如請求項1至3中任一項之半導體發光元件,其中上述絕緣層於上述第2半導體層之一部分與上述基體之間延伸。
  5. 如請求項4之半導體發光元件,其中包含上述第1面之平面與上述第2半導體層之上述一部分之間的角度為1度以上且為10度以下。
  6. 如請求項1至3中任一項之半導體發光元件,其中上述絕緣層於上述第1電極與上述基體之間延伸。
  7. 如請求項2之半導體發光元件,其中上述第1電極之厚度為0.6微米以上且為2.0微米以下。
  8. 如請求項2之半導體發光元件,其進而包括第2電極,其設置於上述第2半導體層與上述基體之間,且與上述第2半導體層電連接;且上述距離為上述第2電極與上述基體之間的距離之1.0倍以上且1.5倍以下。
  9. 如請求項8之半導體發光元件,其進而包括金屬層,其設置於上述第2電極與上述基體之間及上述絕緣層與上述基體之間;且上述第2電極與上述金屬層電連接。
  10. 如請求項1之半導體發光元件,其中上述第1面進而具有沿自上述第1電極朝向上述第2半導體層之方向距上述基體之距離減小之區域。
  11. 如請求項10之半導體發光元件,其中上述絕緣層係具有第1絕緣層及第2絕緣層之多層構造。
  12. 如請求項11之半導體發光元件,其中上述第1絕緣層包含氧化矽;且上述第2絕緣層包含氮化矽。
TW105107411A 2015-03-16 2016-03-10 半導體發光元件 TW201705535A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015052119A JP2016174015A (ja) 2015-03-16 2015-03-16 半導体発光素子

Publications (1)

Publication Number Publication Date
TW201705535A true TW201705535A (zh) 2017-02-01

Family

ID=56925622

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105107411A TW201705535A (zh) 2015-03-16 2016-03-10 半導體發光元件

Country Status (4)

Country Link
US (1) US20160276539A1 (zh)
JP (1) JP2016174015A (zh)
CN (1) CN105990486A (zh)
TW (1) TW201705535A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112635629A (zh) * 2020-12-30 2021-04-09 深圳第三代半导体研究院 一种发光二极管及其制造方法
CN112652688A (zh) * 2020-12-30 2021-04-13 深圳第三代半导体研究院 一种发光二极管及其制造方法
CN112652690A (zh) * 2020-12-30 2021-04-13 深圳第三代半导体研究院 一种发光二极管及其制造方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018163987A (ja) * 2017-03-24 2018-10-18 東芝メモリ株式会社 半導体記憶装置およびその製造方法
KR20210062777A (ko) * 2019-11-21 2021-06-01 삼성전자주식회사 반도체 발광 소자 및 그 제조 방법

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101142965B1 (ko) * 2010-09-24 2012-05-08 서울반도체 주식회사 웨이퍼 레벨 발광 다이오드 패키지 및 그것을 제조하는 방법
JP4989773B1 (ja) * 2011-05-16 2012-08-01 株式会社東芝 半導体発光素子
KR20130120615A (ko) * 2012-04-26 2013-11-05 엘지이노텍 주식회사 발광 소자 및 발광 소자 패키지
JP5377725B1 (ja) * 2012-08-21 2013-12-25 株式会社東芝 半導体発光素子
CN103996773B (zh) * 2014-06-06 2016-09-28 厦门市三安光电科技有限公司 一种倒装发光二极管结构及其制作方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112635629A (zh) * 2020-12-30 2021-04-09 深圳第三代半导体研究院 一种发光二极管及其制造方法
CN112652688A (zh) * 2020-12-30 2021-04-13 深圳第三代半导体研究院 一种发光二极管及其制造方法
CN112652690A (zh) * 2020-12-30 2021-04-13 深圳第三代半导体研究院 一种发光二极管及其制造方法

Also Published As

Publication number Publication date
CN105990486A (zh) 2016-10-05
JP2016174015A (ja) 2016-09-29
US20160276539A1 (en) 2016-09-22

Similar Documents

Publication Publication Date Title
TW201705535A (zh) 半導體發光元件
US9825198B2 (en) Method of producing a plurality of optoelectronic semiconductor chips, and optoelectronic semiconductor chip
TW201635581A (zh) 半導體發光元件
JP5258853B2 (ja) 半導体発光素子及びその製造方法
JP5855344B2 (ja) 分布ブラッグ反射器を有する発光ダイオードチップ及びその製造方法
JP5639626B2 (ja) 半導体発光素子及び電極成膜方法
TWI613837B (zh) 半導體發光裝置
US10134806B2 (en) Semiconductor light emitting device
KR20150078296A (ko) 신뢰성이 향상된 발광 소자
JP5945736B2 (ja) 発光素子
JP6028597B2 (ja) Iii族窒化物半導体発光素子
US9590009B2 (en) Semiconductor light emitting element
TW201711220A (zh) 半導體發光裝置
JP2017055045A (ja) 半導体発光装置
TW201611353A (zh) 半導體發光元件
JP6365263B2 (ja) 半導体発光素子の製造方法
US9093356B2 (en) Semiconductor light emitting element
TWI688117B (zh) 半導體發光裝置
US9231160B1 (en) Semiconductor light emitting element
JP5468158B2 (ja) 半導体発光素子及びその製造方法
CN211350691U (zh) 一种半导体发光元件
KR101297353B1 (ko) 발광 다이오드
TW201705531A (zh) 半導體發光元件
JP2017055092A (ja) 半導体発光素子