TW201611353A - 半導體發光元件 - Google Patents

半導體發光元件 Download PDF

Info

Publication number
TW201611353A
TW201611353A TW104106901A TW104106901A TW201611353A TW 201611353 A TW201611353 A TW 201611353A TW 104106901 A TW104106901 A TW 104106901A TW 104106901 A TW104106901 A TW 104106901A TW 201611353 A TW201611353 A TW 201611353A
Authority
TW
Taiwan
Prior art keywords
layer
semiconductor
semiconductor layer
electrode
conductive
Prior art date
Application number
TW104106901A
Other languages
English (en)
Inventor
Hiroshi Katsuno
Akira Ishiguro
Original Assignee
Toshiba Kk
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Kk filed Critical Toshiba Kk
Publication of TW201611353A publication Critical patent/TW201611353A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

本發明之半導體發光元件包含積層體、第1電極、第2電極、及第1導電層。上述積層體包含第1半導體層、第2半導體層、及設置於上述第1半導體層與上述第2半導體層之間的第3半導體層。上述積層體包含第1區域、及於與上述第2半導體層和上述第1半導體層積層之第1方向交叉之第2方向上與上述第1區域並排之第2區域。上述第1電極與上述第1半導體層電連接。上述第2電極設置於上述第1區域與上述第2區域之間。上述第1導電層將上述第2半導體層與上述第2電極連接。上述第1導電層之外緣位於較上述積層體之外緣更靠內側。

Description

半導體發光元件 【相關申請案】
本申請案享受以日本專利申請案2014-180308號(申請日：2014年9月4日)為基礎申請案之優先權。本申請案藉由參照該基礎申請案而包含基礎申請案之全部內容。
本發明之實施形態係關於一種半導體發光元件。
對於發光二極體(LED：Light Emitting Diode)等半導體發光元件，要求提高效率並且提高可靠性。
本發明之實施形態提供一種高可靠性之半導體發光元件。
根據本發明之實施形態，半導體發光元件包含積層體、第1電極、第2電極、及第1導電層。上述積層體包含第1半導體層、第2半導體層、及設置於上述第1半導體層與上述第2半導體層之間的第3半導體層。上述積層體包含第1區域、及於與上述第2半導體層和上述第1半導體層積層之第1方向交叉之第2方向上與上述第1區域並排之第2區域。上述第1電極與上述第1半導體層電連接。上述第2電極設置於上述第1區域與上述第2區域之間。上述第1導電層將上述第2半導體層與上述第2電極連接。上述第1導電層之外緣位於較上述積層體之外緣更靠內側。
10‧‧‧第1半導體層
10a‧‧‧第1面
10b‧‧‧第2面
10f‧‧‧第1半導體膜
10p‧‧‧凸部
10w‧‧‧寬度
11‧‧‧第1區域
12‧‧‧第2區域
15‧‧‧積層體
15a‧‧‧第1面
15b‧‧‧第2面
15f‧‧‧積層膜
15h‧‧‧孔
15r‧‧‧外緣
15s‧‧‧側面
16f‧‧‧低雜質濃度膜
17a‧‧‧第1部分
17b‧‧‧第2部分
18‧‧‧基板
20‧‧‧第2半導體層
20f‧‧‧第2半導體膜
20p‧‧‧部分
20q‧‧‧部分
20s‧‧‧第2半導體端部
30‧‧‧第3半導體層
30f‧‧‧活化膜
30s‧‧‧第3半導體層端部
31‧‧‧障壁層
32‧‧‧井層
41‧‧‧第1電極
45‧‧‧焊墊電極
51‧‧‧第1導電層
51a‧‧‧第1導電部分
51b‧‧‧第2導電部分
51c‧‧‧部分
51r‧‧‧外緣
52‧‧‧金屬層
52a‧‧‧金屬膜
52b‧‧‧金屬膜
55‧‧‧第2電極
56p‧‧‧第1金屬膜
56q‧‧‧第2金屬膜
56r‧‧‧第3金屬膜
61‧‧‧第1絕緣層
61r‧‧‧外緣
71‧‧‧背面層
72‧‧‧基體
73‧‧‧接合層
75‧‧‧基體
76‧‧‧第2導電層
81‧‧‧第2絕緣層
110‧‧‧半導體發光元件
111‧‧‧半導體發光元件
112‧‧‧半導體發光元件
120‧‧‧半導體發光元件
Ar‧‧‧箭頭
BL‧‧‧障壁層
D1‧‧‧第1方向
D2‧‧‧第2方向
dr‧‧‧距離
WL‧‧‧井層
圖1(a)及(b)係例示第1實施形態之半導體發光元件之模式圖。
圖2(a)及(b)係例示第1實施形態之半導體發光元件之一部分之模式性剖視圖。
圖3(a)~(f)係例示第1實施形態之半導體發光元件之製造方法之步驟順序之模式性剖視圖。
圖4係例示第1實施形態之另一半導體發光元件之模式性剖視圖。
圖5係例示第1實施形態之另一半導體發光元件之模式性俯視圖。
圖6(a)及(b)係例示第2實施形態之半導體發光元件之模式圖。
以下，一面參照圖式一面對本發明之各實施形態進行說明。
再者，圖式為模式性或概念性者，各部分之厚度與寬度之關係、部分間之大小之比率等未必與實物相同。又，即便於表示相同部分之情形時，亦有相互之尺寸或比率視各圖式而差別表示的情況。
再者，在本案說明書與各圖中，對與關於已給出之圖於上文已述之要素相同之要素標註相同之符號，並且適當省略詳細之說明。
(第1實施形態)
圖1(a)及圖1(b)係例示第1實施形態之半導體發光元件之模式圖。
圖1(b)為平面。圖1(a)係圖1(b)之A1-A2線剖視圖。圖1(b)係自圖1(a)所示之箭頭Ar之方向觀察之俯視圖。於圖1(b)中，利用虛線表示透視一部分要素之狀態。
如圖1(a)及圖1(b)所示，本實施形態之半導體發光元件110包含積層體15、第1電極41、第2電極55、及第1導電層51。
積層體15包含第1半導體層10、第2半導體層20、及第3半導體層30。第1半導體層10為第1導電型。第2半導體層20為第2導電型。例 如，第1導電型為n型，第2導電型為p型。於實施形態中，亦可為第1導電型為p型，第2導電型為n型。以下，設定為第1導電型為n型，第2導電型為p型。
第3半導體層30設置於第1半導體層10之至少一部分與第2半導體層20之間。第3半導體層30為活化層。第3半導體層30例如為發光部。第3半導體層30之例將於下文敍述。
將自第2半導體層20朝向第1半導體層10之方向設為第1方向D1。第1方向D1為第2半導體層20與第1半導體層10積層之方向。將第1方向D1設為Z軸方向。將相對於Z軸方向而垂直之一方向設為X軸方向。將相對於Z軸方向及X軸方向而垂直之方向設為Y軸方向。
第1半導體層10、第2半導體層20及第3半導體層30例如可使用氮化物半導體。
積層體15沿著X-Y平面而擴展。積層體15包含第1區域11、及第2區域12。第2區域12於與第1方向D1交叉之第2方向D2上與第1區域11並排。連結第1區域11與第2區域12之方向對應於第2方向D2。於該例中，第2方向D2相對於第1方向D1(Z軸方向)而垂直。第1區域11與第2區域12於與第2方向D2不同之方向上連續。例如，於第1區域與第2區域12之間設置孔15h。於積層體15中，在第1區域與第2區域12之間設置不連續部。該不連續部對應於孔15h。
第1電極41與第1半導體層10電連接。
於本說明書中，電連接之狀態除第1導體與第2導體直接相接之狀態以外，還包括於第1導體與第2導體之間插入第3導體而經由第3導體於第1導體與第2導體之間流通電流之狀態。
第2電極55設置於積層體15之第1區域11與第2區域12之間。例如，於設置在積層體15之孔15h中設置第2電極55。例如，第2電極55於第1方向D1上貫通積層體15。於實施形態中，第2電極55亦可於第1 方向D1上貫通積層體15之至少一部分。例如，第2電極55之Z軸方向之厚度既可厚於積層體15之Z軸方向之厚度，亦可與積層體15之Z軸方向之厚度相等，還可以薄於積層體15之Z軸方向之厚度。以第1方向D1為軸，於第2電極55之周圍設置積層體15。
第1導電層51將第2半導體層20與第2電極55連接。第1導電層51沿著與第1方向D1交叉之平面(例如X-Y平面)而擴展。
第1導電層51包含第1導電部分51a、及第2導電部分51b。第2導電部分51b於第2方向D2上與第1導電部分51a並排。第1導電層51進而包含第1導電部分51a與第2導電部分51b之間的部分51c。
第1導電部分51a於Z軸方向上與積層體15之第1區域11並排。第2導電部分51b於Z軸方向上與積層體15之第2區域12並排。設置於第1導電部分51a與第2導電部分51b之間的部分51c於Z軸方向上與第2電極55並排。
第2電極55與設置於第1導電部分51a與第2導電部分51b之間的部分51C電連接。藉此，第2電極55經由第1導電層51與第2半導體層20電連接。第2電極55例如作為焊墊電極而發揮功能。
於該例中，在第1電極41與第1導電層51之間配置積層體15。於第1電極41與第1導電層51之間配置第1半導體層10。於第1半導體層10與第1導電層51之間配置第3半導體層30。於第3半導體層30與第1導電層51之間配置第2半導體層20。
於該例中，進而設置有另一焊墊電極45。焊墊電極45與第1電極41電連接。
於第2電極55與焊墊電極45(第1電極41)之間施加電壓。經由第1導電層51對積層體15供給電流。藉此，自第3半導體層30釋出光。半導體發光元件110例如為LED。
於該例中，進而設置有第1絕緣層61。第1導電層51之至少一部 分(第1導電部分51a及第2導電部分51b之至少一部分)配置於第2半導體層20與第1絕緣層61之間。
第1導電部分51a配置於第1區域11與第1絕緣層61之間。第2導電部分51b配置於第2區域12與第1絕緣層61之間。設置於第1導電部分51a與第2導電部分51b之間的部分51c配置於第2電極55與第1絕緣層61之間。
於本實施形態中，第1導電層51之外緣51r位於積層體15之外緣15r之內側。例如，投影至與第1方向D1交叉之平面(例如X-Y平面)時之第1導電層51之外緣51r位於投影至該平面時之積層體15之外緣15r之內側。例如，當在Z軸方向上觀察時，外緣51r為外緣15r之內側。例如，當投影至X-Y平面時，外緣15r設置於外緣51r之周圍。
即，第1導電層51之外緣51r被積層體15所覆蓋。藉此，抑制第1導電層51之剝離等。剝離多發生於外緣51r處。於實施形態中，例如，抑制外緣51r之剝離。
藉由利用積層體15覆蓋外緣51r，第1導電層51之實質整個面被積層體15及第2電極55覆蓋。抑制第1導電層51之劣化(例如遷移等)。抑制化學反應等。
根據實施形態，例如，可提高半導體發光元件之動作可靠性。可提供高可靠性之半導體發光元件。
於該例中，第1導電層51之外緣51r位於第1絕緣層61之外緣61r之內側。外緣51r被夾於第1絕緣層61與積層體15之間。第1導電層51中之外緣部分被第1絕緣層61與積層體15覆蓋，藉此可獲得更高之可靠性。
於實施形態中，第1導電層51之外緣51r與積層體15之外緣15r之間的距離dr(相對於第1方向D1而垂直之方向上之距離)為0.1微米(μm)以上且10μm以下。當考慮到曝光機之位置對準精度時，藉由使用步 進式曝光機等投影型曝光裝置，可期待最小為0.1μm以上之精度。於使用接觸型曝光裝置之情形時，有設置10μm左右之容限之情形。距離dr越短，越能擴大發光面積，從而提高光輸出。距離dr越長，再現性變得越佳，因此可提高良率。藉此，即便於製造步驟存在偏差之情形時，亦可將第1導電層51之外緣51r確實地配置於積層體15之外緣15r之內側。又，可確保較大之發光面積。
例如，第1導電層51之外緣51r與積層體15之外緣15r之間的距離dr例如為積層體15之第1方向D1之厚度之0.2倍以上且5倍以下。積層體15之側面之錐角例如為30度以上且80度以下之範圍。錐角為積層體15之側面與X-Y平面之間的角度。該錐角之範圍既可於濕式加工中獲得，亦可於乾式加工中獲得。有於製造步驟之途中，利用光學顯微鏡觀察外緣51r與外緣15r之位置關係之情形。當錐角為80度時，若距離dr為第1方向D1之厚度之0.2倍以上，則易於進行觀察。當錐角為30度時，若距離dr為第1方向D1之厚度之2倍以上，則易於進行觀察。若距離dr較長，則觀察時之精度提高。藉由延長距離dr，例如易於獲得較高之良率。若距離dr過長，則發光面積變窄。因此，距離dr較佳為第1方向D1之厚度之5倍以下。既可獲得較高之可靠性，亦可獲得較大之發光面積。
於該例中，進而設置有金屬層52。金屬層52設置於第2半導體層20與第1導電層51之間。金屬層52含有銀、銠及銀合金中之至少任一種。作為金屬層52，可使用銀層、銠、或銀合金層。可獲得較高之光反射率。於金屬層52與第2半導體層20之間，可獲得較低之接觸電阻。
例如，金屬層52對自第3半導體層30釋出之光之反射率高於第1導電層51對該光之反射率。
另一方面，第1導電層51可使用銀、銠、鋁、銅及金中之至少任 一種。藉此，於第1導電層51，可獲得較低之電阻及較高之穩定性。
如下所述，於實施形態中，亦可省略金屬層52。
第1電極41例如可使用鋁、鈦、鉑、及金中之至少任一種。
焊墊電極45例如可使用鋁、鈦、鉑、及金中之至少任一種。
於該例中，進而設置有第2絕緣層81，第2絕緣層81設置於積層體15之第1區域11與第2電極55之間。第2絕緣層81進而設置於積層體15之第2區域12與第2電極55之間。例如，於積層體15之孔15h之側面設置第2絕緣層81。於孔15h內側，在被第2絕緣層81包圍之區域配置第2電極55。藉由第2絕緣層81使第2電極55與積層體15絕緣。可靠性提高。
第2絕緣層81覆蓋積層體15之側面15s。側面15s與X-Y平面交叉。例如，側面15s為錐形。側面15s與X-Y平面之間的角度為30度以上且80度以下。第2絕緣層81之被覆性提高。可靠性進一步提高。
第2絕緣層81之一部分與第1絕緣層61相接。藉此，積層體15之側面15s及第1導電層51之外緣51r可被第1絕緣層61及第2絕緣層81覆蓋。可獲得更高之可靠性。
第1絕緣層61及第2絕緣層81例如亦可使用含有選自由矽、鋁、鋯、鉿及鈦所組成之群中之至少一者之氧化物、含有選自該群中之至少一者之氮化物、以及含有選自該群中之至少一者之氮氧化物中之至少任一種。第1絕緣層61及第2絕緣層81例如可使用氧化矽。光之吸收較少。又，可獲得較高之可靠性。於使用氮化矽之情形時，可獲得較高之導熱性。又，可獲得較低之熱阻。
於該例中，在積層體15之表面設置有凹凸。凹凸包含複數個凸部10p。例如，第1半導體層10具有第1面10a、及第2面10b。第1面10a與第3半導體層30對向。第2面10b係與第1面10a為相反側之面。凹凸(複數個凸部10p)設置於第2面10b。積層體15具有第1面15a及第2面 15b。第1面15a與金屬層52對向。第2面15b係與第1面15a為相反側之面。凹凸(複數個凸部10p)設置於第2面15b。
相對於第1方向D1而垂直之方向(例如亦可為第2方向D2)上之凸部10p之寬度10w為自第3半導體層30釋出之光之波長(峰值波長)之0.5倍以上且30倍以下。藉此，可改變光之行進方向，光之提取效率提高。自第3半導體層30釋出之光之強度於峰值波長時實質上達到峰值(最高)。
於實施形態中，亦可進而設置低雜質濃度膜(下述)。於低雜質濃度膜與第3半導體層30之間配置第1半導體層10。上述凹凸(複數個凸部10p)亦可設置於低雜質濃度膜之表面。
於該例中，進而設置有基體72(例如支持基板)。第1導電層51配置於基體72與積層體15之間。第1絕緣層61配置於基體72與第1導電層51之間。基體72例如可使用矽基板等。作為基體72，亦可使用金屬板。藉此，可以獲得較高之導熱性。作為基體72，亦可使用絕緣板(藍寶石基板、氧化鋁基板、或陶瓷板等)。
於該例中，進而設置有接合層73。接合層73設置於基體72與第1絕緣層61之間。接合層73將基體72與第1絕緣層61接合。接合層73例如可使用焊料。例如，可使用介電體彼此之絕緣接合(insulator bonding)。
於該例中，設置有背面層71。例如，介隔背面層71將半導體發光元件110固定於安裝零件。
於實施形態中，作為基體72，亦可使用鍍敷層等。於此情形時，可省略接合層73。
於該例中，第1電極41為細線狀。第1電極41例如包含在X軸方向上延伸之部分、及在Y軸方向上延伸之部分。藉由細線狀之第1電極41，可使電流於X-Y面內擴散。可縮小光之遮蔽區域。可獲得較高之 發光效率。
圖2(a)及圖2(b)係例示第1實施形態之半導體發光元件之一部分之模式性剖視圖。
圖2(a)例示有包含第3半導體層30之部分。圖2(b)例示有包含第1導電層51之部分。
如圖2(a)所示，第3半導體層30包含複數個障壁層31、及設置於複數個障壁層31彼此之間的井層32。例如，複數個障壁層31與複數個井層32沿Z軸方向交替地排列。
井層32例如包含Alx1Ga1-x1-x2Inx2N(0x11，0x21，x1+x21)。障壁層31包含Aly1Ga1-y1-y2Iny2N(0y11，0y21，y1+y21)。障壁層31之帶隙能大於井層32之帶隙能。
例如，第3半導體層30具有單量子井(SQW：Single Quantum Well)構成。此時，第3半導體層30包含2個障壁層31、及設置於該障壁層31之間的井層32。
例如，第3半導體層30亦可具有多量子井(MQW：Multi Quantum Well)構成。此時，第3半導體層30包含3個以上之障壁層31、及設置於障壁層31彼此之間的井層32。
例如，第3半導體層30包含(n+1)個障壁層31、及n個井層32(n為2以上之整數)。第(i+1)障壁層BL(i+1)配置於第i障壁層BLi與第2半導體層20之間(i為1以上且(n-1)以下之整數)。第(i+1)井層WL(i+1)配置於第i井層WLi與第2半導體層20之間。第1障壁層BL1設置於第1半導體層10與第1井層WL1之間。第n井層WLn設置於第n障壁層BLn與第(n+1)障壁層BL(n+1)之間。第(n+1)障壁層BL(n+1)設置於第n井層WLn與第2半導體層20之間。
自第3半導體層30釋出之光(發出之光)之峰值波長例如為210奈米(nm)以上且780nm以下。但是，於實施形態中，峰值波長為任意。
第1半導體層10例如可使用含有n型雜質之GaN層。n型雜質可使用Si、O、Ge、Te及Sn中之至少任一種。第1半導體層10例如包含n側接觸層。
第2半導體層20例如可使用含有p型雜質之GaN層。p型雜質可使用Mg、Zn及C中之至少任一種。第2半導體層20例如包含p側接觸層。
第1半導體層10之厚度例如為100nm以上且10000nm以下。
第2半導體層20之厚度例如為10nm以上且5000nm以下。
第3半導體層30之厚度例如為0.3nm以上且1000nm以下。
障壁層31之厚度例如為0.1nm以上且50nm以下。
井層32之厚度例如為0.1nm以上且10nm以下。
於圖2(b)所示之例中，第1導電層51包含第1金屬膜56p、第2金屬膜56q及第3金屬膜56r。第2金屬膜56q設置於第1金屬膜56p與第2半導體層20之間。第3金屬膜56r設置於第2金屬膜56q與第2半導體層20之間。
例如，第1金屬膜56p亦可使用相對於金屬層52之密接性優異之金屬。例如，第2金屬膜56q亦可使用電阻率較低之金屬。藉由，例如，可使電流擴散。第3金屬膜56r例如亦可使用相對於金屬層52之密接性優異之金屬。
第1金屬膜56p例如含有Ni、Ti及Al中之至少任一種。
第2金屬膜56q例如含有Ti、Pt、Au、Al、Ag、Rh及Cu中之至少任一種。
第3金屬膜56r例如含有Ni、Ti及Al中之至少任一種。
第1導電層51具有積層構造，因此容易獲得較低之電阻及較高之可靠性。
金屬層52亦可具有積層構造。金屬層52亦可包含金屬膜52a、及設置於金屬膜52a與第2半導體層20之間的金屬膜52b。例如，金屬膜 52b中之Pt之濃度高於金屬膜52a中之Pt之濃度。金屬膜52b亦可呈島狀而散佈。
以下，對半導體發光元件110之製造方法之例進行說明。
圖3(a)~圖3(f)係例示第1實施形態之半導體發光元件之製造方法之步驟順序之模式性剖視圖。
如圖3(a)所示，於基板18上形成低雜質濃度膜16f。低雜質濃度膜16f例如包含緩衝膜(例如，含有Al之氮化物半導體膜之積層膜等)。低雜質濃度膜16f亦可進而包含非摻雜之氮化物半導體膜(非摻雜之GaN層等)。於低雜質濃度膜16f上形成成為第1半導體層10之第1半導體膜10f。於第1半導體膜10f上形成成為第3半導體層30之活化膜30f。於活化膜30f上形成成為第2半導體層20之第2半導體膜20f。藉此，可獲得積層膜15f。
於該等膜之形成時，進行磊晶晶體成長。例如，可使用有機金屬氣相沈積(Metal-Organic Chemical Vapor Deposition：MOCVD)法、有機金屬氣相成長(Metal-Organic Vapor Phase Epitaxy：MOVPE)法、分子束磊晶法(Molecular Beam Epitaxy：MBE)法、以及鹵化物氣相磊晶(Halide Vapor Phase Epitaxy：HVPE)法等。
基板18例如可使用Si、SiO2、AlO2、石英、藍寶石、GaN、SiC及GaAs中之任一種基板。基板18亦可使用將其等組合所得之基板。基板18之面方位為任意。
如圖3(b)所示，於第2半導體膜20f上形成特定形狀之金屬層52。於金屬層52上及第2半導體層20上形成第1導電層51。於第1導電層51上形成第1絕緣層61。
如圖3(c)所示，經由接合層73將第1絕緣層61與基體72固定。
如圖3(d)所示，將基板18除去。於該例中，殘存有低雜質濃度膜16f之至少一部分。低雜質濃度膜16f之表面露出。於實施形態中，亦 可將低雜質濃度膜16f除去。於此情形時，第1半導體膜10f(第1半導體層10)之表面露出。於實施形態中，為了方便起見，亦可使低雜質濃度膜16f包含於第1半導體層10中。
如圖3(e)所示，將積層膜15f之一部分除去。除去時例如可使用RIE(Reactive Ion Etching，反應式離子蝕刻)等。此時，形成孔15h(積層體15之不連續部)。藉此，可由積層膜15f獲得積層體15。
此時，於實施形態中，使積層體15之外緣15r位於第1導電層51之外緣51r之外側。例如，可藉由加工積層膜15f時之掩膜之形狀而實施這一操作。
於實施形態中，第1導電層51之外緣51r由積層體15之外緣15r所覆蓋，因此於積層膜15f之加工中，難以對第1導電層51之外緣51r造成損傷。例如，於第1導電層51之外緣51r未被積層體15覆蓋之情形時，因積層膜15f之加工方法及加工條件，有時會對第1導電層51之外緣分部造成損傷。例如，有於第1導電層51之外緣部分發生剝離之情形。於實施形態中，可抑制損傷或剝離，因此例如可獲得較高之良率。
形成凹凸(複數個凸部10p)。例如，藉由使用酸之濕式處理，可形成凹凸。
如圖3(f)所示，形成第2絕緣層81。
其後，形成第1電極41、焊墊電極45、第2電極55及背面層71。按照特定之形狀切分晶圓。藉此，可獲得半導體發光元件110。
於上述製造步驟中，亦可在技術上可以實現之範圍內調換處理之順序。亦可適當地進行退火處理。
圖4係例示第1實施形態之另一半導體發光元件之模式性剖視圖。
如圖4所示，於實施形態之另一半導體發光元件111中，省略了金 屬層52。於此情形時，第1導電層51例如可使用銠膜。藉此，即可獲得較高之光反射率，亦可獲得較低之接觸電阻。
圖5係例示第1實施形態之另一半導體發光元件之模式性俯視圖。
如圖5所示，於實施形態之另一半導體發光元件112中，第1電極41之形狀與半導體發光元件110之情形不同。
於半導體發光元件112中，第1電極41包含沿晶片之外緣(例如，基體72及接合層73之外緣)延伸之部分。又，第1電極41之其他部分橫截晶片之中心部而延伸。進而，第1電極41之一部分於第2電極55之附近，以按照第2電極55之平面形狀之方式延伸。發光強度於面內之均勻性提高。
於本實施形態中，半導體發光元件110~112包含電極(第2電極55)。積層體15於第1面(X-Y平面)內，設置於電極(第2電極55)之周圍。於積層體15中，第2半導體層20於與第1面(X-Y平面)交叉之第1方向D1上與第1半導體層10相隔。第1導電層51沿第1面(X-Y面)擴展而將第2半導體層20與電極(第2電極55)連接。並且，投影至第1面時之第1導電層51之外緣51r位於投影至第1面時之積層體15之外緣15r之內側。
(第2實施形態)
圖6(a)及圖6(b)係例示第2實施形態之半導體發光元件之模式圖。
圖6(b)為平面。圖6(a)係圖6(b)之A1-A2線剖視圖。圖6(b)係自圖6(a)所示之箭頭Ar之方向觀察之俯視圖。於圖6(b)中，利用虛線表示透視一部分要素之狀態。
如圖6(a)及圖6(b)所示，本實施形態之半導體發光元件120亦包含積層體15、第1電極41、第2電極55、及第1導電層51。以下，對半導體發光元件120中之與第1實施形態不同之部分進行說明。
第1半導體層10包含第1部分17a、及第2部分17b。第1部分17a係第1半導體層10中之一部分(供第3半導體層30設置之部分)。第3半導體層30設置於第1部分17a與第2半導體層20之間。
第2部分17b於與第1方向D1交叉之方向(例如亦可為第2方向D2)上與第1部分17a並排。
例如，於積層體15(積層膜15f)中設置凹部。凹部係將第2半導體層20之一部分及第3半導體層30之一部分除去而設置。於該凹部設置第1電極41。設置凹部之部分對應於第2部分17b。
第1電極41與第2部分17b連接。例如，當投影至X-Y平面時，第1電極41與第2部分17b重疊。
設置相互隔開之複數個第2部分17b。與此對應地，設置相互隔開之複數個第1電極41。複數個第1電極41分別設置成島狀。複數個第2部分17b於X-Y平面內排列(例如配置成矩陣狀)。與此對應地，複數個第1電極41於X-Y平面內排列(例如配置成矩陣狀)。
例如，進而設置第2導電層76。第1導電層51配置於第2導電層76與第2半導體層20之間。第1絕緣層61配置於第2導電層76與第1導電層51之間。第1電極41配置於第2部分17b與第2導電層76之間。
於該例中，進而設置基體75。於基體75與第1絕緣層61之間，配置第2導電層76。於基體75與第1電極41之間，配置第2導電層76之一部分，基體75例如為導電性。基體75經由第2導電層76與第1電極41電連接。第2導電層76藉由第1絕緣層61與第1導電層51絕緣。
於基體75與第2電極55之間施加電壓。經由第1導電層51及第2導電層76對積層體15供給電流。藉此自第3半導體層30釋出光。
於該例中，第1導電層51之外緣51r亦位於積層體15之外緣15r之內側。例如，投影至X-Y平面時之第1導電層51之外緣51r位於投影至X-Y平面時之積層體15之外緣15r之內側。再者，於該例中，第1導電 層51之外緣51r位於第1絕緣層61之外緣61r之內側。
於半導體發光元件120中，第1導電層51之外緣51r亦被積層體15覆蓋，因此可獲得較高之可靠性。並且，抑制第1導電層51之外緣51r之剝離等，可獲得較高之良率。
第1絕緣層61覆蓋積層體15之側面。例如，第2半導體層20具有第2半導體端部20s。第2半導體端部20s例如包含與相對於第1方向D1而垂直之平面(X-Y平面)交叉之側面。第3半導體層30具有第3半導體層端部30s。第3半導體端部30s例如包含與X-Y平面交叉之側面。第1絕緣層61覆蓋第2半導體端部20s及第3半導體層端部30s。藉此，於第1導電層51與第2半導體層20之間、及第1導電層51與第3半導體層30之間，可獲得電絕緣。
例如，第2半導體層20之一部分(部分20p)與第1導電層51相接。並且，第2半導體層之其他部分(部分20q)與第1絕緣層61相接。第2半導體層20之部分20q與第1導電層51之間藉由第1絕緣層61而絕緣。
於該例中，省略了金屬層52。於半導體發光元件120中，亦可進而設置金屬層52。
根據實施形態，可提供一種高可靠性之半導體發光元件。
再者，於本說明書中，所謂「氮化物半導體」包括在BxInyAlzGa1-y1-y2N(0x1，0y1，0z1，x+y+z1)之化學式中使組成比x、y及z於各自之範圍內變化之全部組成之半導體。又，進而如下之半導體亦包含於「氮化物半導體」中：於上述化學式中進而含有N(氮)以外之V族元素之半導體、進而含有為了控制導電型等各種物性而添加之各種元素之半導體、及進而含有意外包含之各種元素之半導體。
再者，於本案說明書中，「垂直」及「平行」並非僅為嚴格之垂直及嚴格之平行，例如還包含製造步驟中之偏差等，只要為實質上垂直及實質上平行即可。
以上，一面參照具體例，一面對本發明之實施形態進行了說明。但本發明並不限定於該等具體例。例如，關於半導體發光元件中所包含之第1半導體層、第2半導體層、第3半導體層、積層體、第1電極、第2電極、第1導電層、金屬層、第1絕緣層、及第2絕緣層等各要素之具體之構成，只要由業者自公知之範圍中適當選擇而可同樣地實施本發明，並獲得相同之效果，便亦包含於本發明之範圍內。
又，將各具體例之任意2個以上要素於技術上可以實現之範圍內組合所得之發明只要包含本發明之主旨，便亦包含於本發明之範圍內。
此外，基於上文中作為本發明之實施形態敍述之半導體發光元件，業者可適當設計變更而實施之全部半導體發光元件只要包含本發明之主旨，便亦屬於本發明之範圍。
此外，於本發明之思想之範疇中，只要為業者便應該能夠想到各種變更例及修正例，應該瞭解該等變更例及修正例亦屬於本發明之範圍。
對本發明之若干實施形態進行了說明，但該等實施形態係作為示例而提出，並非意欲限定發明之範圍。該等新穎之實施形態能以其他各種形態而實施，可於不脫離發明之主旨之範圍內進行各種省略、置換、變更。該等實施形態及其變形包含於發明之範圍及主旨中，並且包含於申請專利範圍所記載之發明及其均等之範圍內。
10‧‧‧第1半導體層
10a‧‧‧第1面
10b‧‧‧第2面
10p‧‧‧凸部
10w‧‧‧寬度
11‧‧‧第1區域
12‧‧‧第2區域
15‧‧‧積層體
15a‧‧‧第1面
15b‧‧‧第2面
15h‧‧‧孔
15r‧‧‧外緣
15s‧‧‧側面
20‧‧‧第2半導體層
30‧‧‧第3半導體層
41‧‧‧第1電極
45‧‧‧焊墊電極
51‧‧‧第1導電層
51a‧‧‧第1導電部分
51b‧‧‧第2導電部分
51c‧‧‧部分
51r‧‧‧外緣
52‧‧‧金屬層
55‧‧‧第2電極
61‧‧‧第1絕緣層
61r‧‧‧外緣
71‧‧‧背面層
72‧‧‧基體
73‧‧‧接合層
81‧‧‧第2絕緣層
110‧‧‧半導體發光元件
Ar‧‧‧箭頭
D1‧‧‧第1方向
D2‧‧‧第2方向
dr‧‧‧距離

Claims (20)

  1. 一種半導體發光元件，其包括積層體、第1電極、第2電極、及第1導電層；該積層體包含：第1半導體層、第2半導體層、及設置於上述第1半導體層與上述第2半導體層之間的第3半導體層；且包含第1區域、及於與上述第2半導體層和上述第1半導體層積層之第1方向交叉之第2方向上與上述第1區域並排之第2區域；該第1電極與上述第1半導體層電性連接；該第2電極設置於上述第1區域與上述第2區域之間；該第1導電層將上述第2半導體層與上述第2電極連接；且上述第1導電層之外緣位於較上述積層體之外緣更靠內側。
  2. 如請求項1之半導體發光元件，其進而包括第1絕緣層；且上述第1導電層之至少一部分配置於上述第2半導體層與上述第1絕緣層之間；上述第1導電層之上述外緣位於較上述第1絕緣層之外緣更靠內側。
  3. 如請求項1之半導體發光元件，其進而包括第1絕緣層；且上述第1導電層包括：第1導電部分；及第2導電部分，其於上述第2方向上與上述第1導電部分並排；且 上述第1導電部分配置於上述第1區域與上述第1絕緣層之間；上述第2導電部分配置於上述第2區域與上述第1絕緣層之間。
  4. 如請求項3之半導體發光元件，其中上述第1導電層之上述外緣位於較上述第1絕緣層之外緣更靠內側。
  5. 如請求項2至4中任一項之半導體發光元件，其進而包括基體；且上述第1導電層配置於上述基體與上述積層體之間；上述第1絕緣層配置於上述基體與上述第1導電層之間。
  6. 如請求項5之半導體發光元件，其進而包括接合層，其設置於上述基體與上述第1絕緣層之間，將上述基體與上述第1絕緣層接合。
  7. 如請求項1之半導體發光元件，其中於上述第1電極與上述第1導電層之間配置上述積層體。
  8. 如請求項2至4中任一項之半導體發光元件，其中上述第1半導體層包括：第1部分，其成為上述第1半導體層之上述至少一部分；及第2部分，其於與上述第1方向交叉之方向上與上述第1部分並排；且上述第3半導體層設置於上述第1部分與上述第2半導體層之間；上述第1電極與上述第2部分連接。
  9. 如請求項8之半導體發光元件，其進而包括第2導電層；且上述第1導電層配置於上述第2導電層與上述第2半導體層之間；上述第1絕緣層配置於上述第2導電層與上述第1導電層之間；上述第1電極配置於上述第2部分與上述第2導電層之間。
  10. 如請求項8之半導體發光元件，其中上述第1絕緣層覆蓋第2半導體層之端部及上述第3半導體層之端部。
  11. 如請求項8之半導體發光元件，其中上述第2半導體層之一部分與上述第1導電層相接，上述第2半導體層之其他部分與上述第1絕緣層相接。
  12. 如請求項1之半導體發光元件，其進而包括設置於上述第1區域與上述第2電極之間、及上述第2區域與上述第2電極之間的第2絕緣層。
  13. 如請求項1之半導體發光元件，其進而包括覆蓋上述積層體之側面之第2絕緣層；且上述第2絕緣層之一部分與上述第1絕緣層相接。
  14. 如請求項1之半導體發光元件，其進而包括設置於上述第2半導體層與上述第1導電層之間的金屬層；且上述金屬層對自上述第3半導體層釋出之光之反射率高於上述第1導電層對上述光之反射率。
  15. 如請求項14之半導體發光元件，其中上述金屬層含有銀、銠、及銀合金中之至少任一種。
  16. 如請求項1之半導體發光元件，其中上述第1導電層含有銀、銠、鋁、銅及金中之至少任一種。
  17. 如請求項1之半導體發光元件，其中上述第1導電層之上述外緣與上述積層體之上述外緣之間的距離為上述積層體之上述第1方向之厚度之0.2倍以上5倍以下。
  18. 如請求項1之半導體發光元件，其中上述第1導電層之上述外緣與上述積層體之上述外緣之間的距離為0.1微米以上10微米以下。
  19. 一種半導體發光元件，其包括積層體、第1電極、第2電極、及 第1導電層；該積層體包含：第1半導體層、第2半導體層、及設置於上述第1半導體層之至少一部分與上述第2半導體層之間的第3半導體層；該第1電極與上述第1半導體層電性連接；該第2電極於自上述第2半導體層朝向上述第1半導體層之第1方向上貫通上述積層體之至少一部分；該第1導電層沿著與上述第1方向交叉之平面方向擴展而將上述第2半導體層與上述第2電極連接；且上述第1導電層之外緣位於較上述積層體之外緣更靠內側。
  20. 一種半導體發光元件，其包括電極、積層體、及第1導電層；該積層體於第1面內設置於上述電極之周圍，且包含：第1半導體層；第2半導體層，其於與上述第1面交叉之第1方向上與上述第1半導體層隔開；及第3半導體層，其設置於上述第1半導體層之至少一部分與上述第2半導體層之間；該第1導電層沿著上述第1面擴展而將上述第2半導體層與上述電極連接；且上述第1導電層之外緣位於較上述積層體之外緣更靠內側。
TW104106901A 2014-09-04 2015-03-04 半導體發光元件 TW201611353A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014180308A JP2016054260A (ja) 2014-09-04 2014-09-04 半導体発光素子

Publications (1)

Publication Number Publication Date
TW201611353A true TW201611353A (zh) 2016-03-16

Family

ID=55438305

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104106901A TW201611353A (zh) 2014-09-04 2015-03-04 半導體發光元件

Country Status (4)

Country Link
US (1) US9397267B2 (zh)
JP (1) JP2016054260A (zh)
CN (1) CN105990483A (zh)
TW (1) TW201611353A (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107665937A (zh) * 2016-07-27 2018-02-06 映瑞光电科技(上海)有限公司 垂直型发光二极管
TWI720053B (zh) * 2016-11-09 2021-03-01 晶元光電股份有限公司 發光元件及其製造方法
JP6824501B2 (ja) * 2017-02-08 2021-02-03 ウシオ電機株式会社 半導体発光素子

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007022947B4 (de) 2007-04-26 2022-05-05 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer Halbleiterkörper und Verfahren zur Herstellung eines solchen
DE102010009717A1 (de) 2010-03-01 2011-09-01 Osram Opto Semiconductors Gmbh Leuchtdiodenchip
JP5356292B2 (ja) * 2010-03-19 2013-12-04 株式会社東芝 半導体発光素子及び半導体発光装置
DE102010014667A1 (de) 2010-04-12 2011-10-13 Osram Opto Semiconductors Gmbh Leuchtdiodenchip mit Stromaufweitungsschicht
KR101662010B1 (ko) * 2010-05-20 2016-10-05 엘지이노텍 주식회사 발광 소자
JP5633057B2 (ja) * 2011-02-09 2014-12-03 豊田合成株式会社 半導体発光素子及び半導体発光装置
JP4989773B1 (ja) * 2011-05-16 2012-08-01 株式会社東芝 半導体発光素子
JP5377725B1 (ja) * 2012-08-21 2013-12-25 株式会社東芝 半導体発光素子
JP5368620B1 (ja) * 2012-11-22 2013-12-18 株式会社東芝 半導体発光素子及びその製造方法

Also Published As

Publication number Publication date
US20160072019A1 (en) 2016-03-10
CN105990483A (zh) 2016-10-05
US9397267B2 (en) 2016-07-19
JP2016054260A (ja) 2016-04-14

Similar Documents

Publication Publication Date Title
US9972657B2 (en) Semiconductor light emitting element
US9337396B2 (en) Semiconductor light emitting device
US8890195B2 (en) Semiconductor light emitting device and method for manufacturing the same
US8766297B2 (en) Semiconductor light emitting device and method for manufacturing same
KR20150108315A (ko) 반도체 발광 소자
JP2008218878A (ja) ＧａＮ系ＬＥＤ素子および発光装置
TW201635581A (zh) 半導體發光元件
TW201205876A (en) Light emitting device and method of manufacturing the light emitting device
US20160276539A1 (en) Semiconductor light-emitting element
TW201611353A (zh) 半導體發光元件
JP5471485B2 (ja) 窒化物半導体素子および窒化物半導体素子のパッド電極の製造方法
US20160211417A1 (en) Semiconductor light-emitting element, light emitting device, and method of manufacturing semiconductor light-emitting element
US9018654B2 (en) Semiconductor light emitting device and light emitting apparatus
US9590009B2 (en) Semiconductor light emitting element
US9153744B2 (en) Light emitting element
US8879596B2 (en) Semiconductor laser
US20120276668A1 (en) Method for manufacturing semiconductor light emitting device
WO2015190025A1 (en) Semiconductor light emitting element and method for manufacturing the same
US9231160B1 (en) Semiconductor light emitting element
JP5378582B2 (ja) 半導体発光素子の製造方法
JP2017055092A (ja) 半導体発光素子