JP5356292B2 - 半導体発光素子及び半導体発光装置 - Google Patents

半導体発光素子及び半導体発光装置 Download PDF

Info

Publication number
JP5356292B2
JP5356292B2 JP2010065232A JP2010065232A JP5356292B2 JP 5356292 B2 JP5356292 B2 JP 5356292B2 JP 2010065232 A JP2010065232 A JP 2010065232A JP 2010065232 A JP2010065232 A JP 2010065232A JP 5356292 B2 JP5356292 B2 JP 5356292B2
Authority
JP
Japan
Prior art keywords
layer
light emitting
semiconductor
metal layer
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010065232A
Other languages
English (en)
Other versions
JP2011199074A (ja
Inventor
夕子 加藤
秀文 安田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2010065232A priority Critical patent/JP5356292B2/ja
Priority to US12/880,050 priority patent/US8890201B2/en
Publication of JP2011199074A publication Critical patent/JP2011199074A/ja
Application granted granted Critical
Publication of JP5356292B2 publication Critical patent/JP5356292B2/ja
Priority to US14/475,555 priority patent/US20150048410A1/en
Priority to US14/987,298 priority patent/US20160118541A1/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Description

本発明は、半導体発光素子及び半導体発光装置に関する。
従来、発光ダイオードなどの半導体発光素子は、裏面に裏面電極が形成された基板の主面に、下層より順に接着金属層、コンタクトメタル（接合金属層）、半導体層（下層より順にコンタクト層、下部電流拡散層、発光層、上部電流拡散層、コンタクト層）が積層され、半導体層上にボンディングパットが配設されて構成されている（例えば、特許文献１参照。）。
この種の半導体発光素子の製造方法は、例えばＧａＡｓ系の基板に下層より順にコンタクト層、下部電流拡散層、発光層、上部電流拡散層、コンタクト層をエピタキシャル成長させた半導体層と基板とを、接合金属層及び接着金属層を介して貼り合わした後に、ＧａＡｓ系基板を除去し、上部電流拡散層に接続されたコンタクト層上にボンディングパットを形成し、基板の裏面に裏面電極を形成する方法が知られている（例えば、特許文献１参照。）。
そして、例えばレーザーダイシング法を用いて、複数個のチップ形状の半導体発光素子に分離する。分離する際に上方に向かう機械的な力が半導体層などにかかる結果、半導体層などに損傷や膜剥がれが生じる可能性がある。例えば半導体層に損傷が生じると、半導体発光素子の発光面積が減少し、発光効率が低下する場合がある。
そこで、半導体層などに生じる損傷や膜剥がれを防止する方法として、Ｓｉ基板上に形成されたＧａＡｓ層から、素子境界の近傍のエピタキシャルＧａＡｓ層を選択的に除去し、ダイシングストリートを形成する方法が知られている（例えば、特許文献２参照。）。
しかしながら、上記の半導体発光素子の製造方法のうち、チップ形状の半導体発光素子に分離する前に、ダイシングストリートを形成し、半導体層の表面や接合金属層の側面などにパッシベーション膜を形成したとしても、依然としてチップ形状の半導体発光素子に分離する際に上方に向かう機械的な力がパッシベーション膜などにかかる結果、接合金属層側面のパッシベーション膜の膜剥がれが生じる可能性がある。その結果、接合金属層の側面が露出し、腐食する可能性がある。
特開２００８−０４４２３９号公報 特開平２−１２５６３７号公報
本発明は、接合金属層の腐食を抑制可能な半導体発光素子及び半導体発光装置を提供する。
本発明の一態様である半導体発光素子は、発光層を含む半導体層と、前記半導体層の一面上に配設された第１電極と、前記半導体層の前記一面と対向する他面側に配設された接合金属層と、前記接合金属層を覆設し、前記半導体層の前記他面と接合された接着金属層と、前記接着金属層と接合され、第２電極が配設された基板と、を備えることを特徴とする。
本発明の一態様である半導体発光装置は、上記の半導体発光素子と、前記第１電極と接続された第１導電部と、前記第２電極と接続された第２導電部と、前記半導体発光素子を覆設する蛍光体部とを備えることを特徴とする。
本発明によれば、接合金属層の腐食を抑制可能な半導体発光素子及び半導体発光装置を提供できる。
本発明の一実施形態の半導体発光素子を示す縦断面図。 本発明の一実施形態の半導体発光素子における半導体層の製造工程を示す工程図。 本発明の一実施形態の半導体発光素子の製造方法を示す工程図。 本発明の一実施形態の半導体発光装置を示す縦断面図。 本発明の一実施形態の変形例１の半導体発光素子を示す縦断面図。 本発明の一実施形態の変形例２の半導体発光素子を示す縦断面図。
以下、本発明の一実施形態について、図面を参照しながら説明する。この説明に際し、全図にわたり、共通する部分には共通する参照符号を付す。また、図面の寸法比率は、図示の比率に限定されるものではない。
（一実施形態）
［半導体発光素子の構成］
本発明の一実施形態における半導体発光素子の構成について、図１を用いて説明する。半導体発光素子１００は、発光層を含む半導体層１０と、半導体層１０に接着金属層１１，１２を介して貼り合わされた基板１３と、半導体層１０及び接着金属層１１で覆われた接合金属１４等を備える。なお、この半導体発光素子１００において、後述する発光層２２で発光した光は、基板１３とは反対側の、図１において上側から取り出される。
＜半導体層＞
半導体層１０は、下層より順に第２コンタクト層２０、第２電流拡散層２１、発光層２２、第１電流拡散層２３、第１コンタクト層２４を積層して構成されている。ここでは、発光層２２に、クラッド層、超格子層等を含む構造としてもよい。なお、電流拡散層２１，２３をコンタクト層２０，２４または発光層２２のクラッド層に含まれる構造としてもよい。この半導体層１０には、所定の間隔を隔てて形成されるように例えばエッチング加工を行う。形成された所定の間隔が、ダイシングストリートとなる。
第２コンタクト層２０と接合金属層１４の界面は、オーミック性のコンタクトを有する。同様に、第１コンタクト層２４と主面電極（第１電極ともいう）１５の界面は、オーミック性のコンタクトを有する。
例えば、クラッド層としてＩｎＡｌＰ、ＩｎＧａＡｌＰ、発光層２２としてＩｎＧａＰ／ＩｎＧａＡｌＰやＩｎＧａＮ／ＧａＮ／ＡｌＧａＮの多重量子井戸構造（ＭＱＷともいう）を用いることができる。また、第２電流拡散層２１及び第１電流拡散層２３として、例えばＩｎＧａＡｌＰやＧａＮを用いる。この第２電流拡散層２１及び第１電流拡散層２３は、主面電極１５又は裏面電極（第２電極ともいう）１７を介して供給される電流を面方向に拡散させる機能を有する。第１コンタクト層２４及び第２コンタクト層２０として、例えばＧａＡｓを用いる。または、クラッド層としてＡｌＧａＮ、発光層としてＡｌＧａＮ／ＡｌＩｎＧａＮの多重量子井戸構造を用い、第１コンタクト層２４及び第２コンタクト層２０として、ＧａＮを用いることもできる。
なお、各層の材料は上記で挙げたものに限定されるものではなく、他の半導体材料を用いてもよい。
＜基板＞
基板１３は、主面電極１５と裏面電極１７の間の導通を確保するため導電性を有する。例えば、基板１３として、シリコン基板を用いる。なお、基板１３の材料として、Ｇｅ、ＩｎＰ、ＧａＰ、ＧａＡｓ、ＧａＮ、ＳｉＣを用いてもよい。また、基板１３主面に接着金属層１２が形成されており、裏面（主面に対向する面）には裏面電極１７が形成されている。
＜接合金属層＞
接合金属層１４として、例えば金属Ａｇ層を用いる。金属Ａｇ層は光の反射率が高く、発光層２２で発光した光を上方に反射させる反射膜の役割も兼ねる。
この接合金属層１４は、基板１３側における半導体層１０表面と接触するように形成されており、半導体層１０と接着金属層１１で覆われるように形成される。ここで、図１に示すように、接合金属層１４は、基板１３側における半導体層１０表面からはみ出さずに形成されている。言い換えれば、基板１３側における半導体層１０の表面が、接合金属層１４だけでなく、接着金属層１１とも接触している。
また、半導体層１０側の接着金属層１１には、Ｎｉ層が形成されていることが望ましい。接着金属層１１として、例えば基板１３側の表面から順にＡｕ層、Ｐｔ層、Ｔｉ層、Ｎｉ層を積層した層を用いる。このＮｉ層はドライエッチングのストッパー膜としての役割を担う。また、半導体層１０側の接着金属層１１と半導体層１０の間にストッパー膜としての役割を担うＮｉ層を形成してもよい。Ｎｉ層の代わりに、例えばシリコンの酸化物を含む層、シリコンの窒化物を含む層、シリコンの酸窒化物を含む層などを用いてもよい。
なお、接合金属層１４は、半導体層１０と接着金属層１１で露出されなければよく、他の形状を用いてもよい。例えば、接合金属層１４が半導体層１０に埋め込まれた形状でもよい。
［半導体発光素子の製造方法］
次に、本実施形態の半導体発光素子の製造方法のうち、チップ形状の半導体発光素子に分離する前までの製造方法について、図２及び図３の工程図を用いて説明する。なお、図２及び図３では、半導体層１０ａ，１０ｂ，１０ｃ，１０ｄ，１０ｅの構造を省略して示した。
まず、図２（ａ）に示すように、基礎基板２０上全面に、ＭＯＣＶＤ法を用いて半導体層１０ａをエピキャピタル成長させて形成する。基礎基板２０として、例えばＩｎＧａＡｌＰ系発光素子の場合にはＧａＡｓを用いる。また、ＧａＮ系発光素子の場合には、サファイアやＧａＮ、ＳｉＣなどを用いる。
そして、図２（ｂ）に示すように、半導体層１０ａの全面にフォトレジスト（図示略）を塗布し、光リソグラフィー技術により半導体層１０ａが所定の間隔を隔てて形成されるよう所望のレジストパターンを形成する。この後に、このレジストパターンをマスクとして半導体層１０ａをドライエッチングにより加工し、半導体層１０ｂが形成される。
次に、図２（ｃ）に示すように、半導体層１０ｂ及び基礎基板２０上に接合金属層１４に用いる材料で例えばレジストリフトオフ法により、蒸着で、接合金属層１４を形成する。熱処理により半導体層１０ｂと接合金属層１４の界面は、オーミックコンタクトを有する。
図２（ｃ）に示すように、接合金属層１４の形成後にも、半導体層１０ｂ表面のうち、基礎基板２０と接触する面と対向する面１０ｃの一部は露出する。
そして、図２（ｄ）に示すように、接合金属層１４、半導体層１０ｂ、基礎基板２０の上に接着金属層１１に用いる材料で例えばレジストリフトオフ法により、接着金属層１１を形成する。このとき、接着金属層１１は、接合金属層１４全面を被覆する形状となる。なお、接着金属層１１は、接合金属層１４上に形成されるため、接合金属層１４の段差が反映された形状となる。また、接着金属層１１の形成後に、半導体層１０ｂ表面のうち、基礎基板２０と接触する面と対向する面１０ｃの一部が露出してもよい。
そして、図３（ａ）に示すように、基板１３上全面に形成された接着金属層１２を接着金属層１１と貼り合わせ、接着する。具体的には、接着金属層１１，１２同士を圧接させた状態で加熱して接着する。半導体層１０ａのエピタキシャル成長に用いる基礎基板２０を例えばウェットエッチング、レーザリフトオフ法により除去する。
次に、以下の工程で半導体層１０をテーパ形状にする。接着する時又は基礎基板２０を除去する時に生じるダメージ部分を除去して発光特性の低下を防止するとともに、後述する絶縁膜１６を半導体層１０上に形成しやすくするためである。
基礎基板２０の除去した後に、図３（ａ）に示すように、所望の形状を有するフォトレジスト３１を例えば熱処理などにより形成する。この形状は、半導体層１０ｄに後述するドライエッチングをした時に、接着金属層１１表面及び半導体層１０のみが露出されるような形状とする。
次に、図３（ｂ）に示すように、接着金属層１１表面が露出するまで、このフォトレジスト３１を後退させつつ、半導体層１０に対してドライエッチングを行う。これにより、図３（ｂ）の下方から上方に向かって半導体層１０の幅が小さくなるテーパ形状の半導体層１０ｅを形成する。フォトレジストの形状が図３（ａ）に示す形状の場合は、図３（ｂ）に示すように、ドライエッチングした後に、側壁膜１０ｆが残存する。半導体層１０ｅを形成後に、フォトレジスト３１をアッシングまたは有機溶剤により、除去する。
なお、半導体層１０ｄをドライエッチングする際に用いるマスク材の材質や形状を制御することによって、側壁膜１０ｆが残らない形状にすることもできる。また、半導体層１０ｅの形状は、テーパ形状に限定されることなく、他の形状（例えば、垂直形状）であってもよい。また、発光の取り出し向上のため、適宜半導体層１０ｅ側面に加工を施してもよい。
そして、図３（ｃ）に示すように、テーパ形状の半導体層１０ｅ及びドライエッチングにより露出した接着金属層１１上に、例えばＣＶＤ法又は塗布法により、発光する波長に対して透明な絶縁膜１６を形成する。この絶縁膜１６は、半導体層１０表面の保護膜としての機能を有すると同時に、絶縁膜１６の屈折率や膜厚を設定することで、光取り出し向上に寄与する機能を有する。
図３（ｄ）に示すように、光リソグラフィー技術により、半導体層１０ｅ上面の一部を開口するための所望のレジストパターンをマスクとして、保護膜１６を加工し、半導体層１０ｅ上面の開口部に主面電極１５に用いる材料を埋め込み、主面電極１５を形成する。
なお、半導体層１０ｅ上面（接合金属層１４側の面と対向する面）は光取り出し向上のため凹凸に加工してもよい。この場合は、絶縁膜１６を形成する前に半導体層１０ｅを加工してから絶縁膜１６を形成してもよく、絶縁膜１６を形成した後に半導体層１０ｅ上面に形成された絶縁膜１６を開口し加工してもよい。
［半導体発光装置］
次に、前述した半導体発光素子を搭載した半導体発光装置について図４を用いて説明する。以下、「砲弾型」などと呼ばれる樹脂封止型の半導体発光装置を例として説明する。
半導体発光装置２００は、半導体発光素子１００、リード１０１，１０２、ワイヤ１０４、光透過性の樹脂１０５等を備える。
リード１０１の上部にはカップ部１０３が設けられ、半導体発光素子１００はカップ部
１０３の底面に導電性ペーストなどによりマウントされている。これにより、半導体発光素子１００の裏面電極１７とリード１０１が接続される。
また、半導体発光素子１００の主面電極１５と、もう一方のリード１０２とはワイヤ１０４により電気的に接続されている。カップ部１０３の内壁面１０３ａには、光反射面を構成し、半導体発光素子１００から放出された光を反射して上方に取り出すことができる。
カップ部１０３は、光透過性の樹脂１０５により封止されている。樹脂１０５の光取り出し面１０５ａは集光曲面を形成し、半導体発光素子１０１から放出される光を適宜集光させて所定の配光分布が得られるようにすることができる。
図４に示すように、カップ部１０３に例えば半導体発光素子１００を覆うように蛍光体層１０６を配設する。これにより、半導体発光素子１００で発光する光と異なる色の光を取り出せる。例えば、青色光を発光する半導体発光素子１００を用いて、白色光を取り出す場合には、蛍光体層１０６に、この青色光によって励起されて黄色光を出す蛍光体を含むようにする。
［実施形態の効果］
以上より、本実施形態では、接合金属層の腐食を抑制可能な半導体発光素子及び半導体発光装置を提供できる。以下、具体的に説明する。
本実施形態では、接合金属層１４が、接着金属層１１と半導体層１０に挟まれて形成され、素子ごとに半導体層１０が分離されているため、チップ形状の半導体発光素子に分離する際に接着金属層１２と基板１３のみを切断すればよく、半導体層１０と半導体層１０に接着された接着金属層１１、接合金属層１４には直接力を加えることはないため、接合金属層１４の表面が露出しない。その結果、例えば半導体発光素子の他の製造工程で用いる薬品などによる接合金属層１４の腐食を防止でき、半導体発光素子及び半導体発光装置の信頼性を向上できる。
また、従来の半導体発光素子の製造方法では、半導体層と接触する接合金属層の面積が、基板側の半導体層の表面と同程度の面積を有している。このため、図３（ｂ）の工程で、半導体層をテーパ形状に加工する場合に、ドライエッチングにより接合金属層の一部が露出する。接合金属層の材質がエッチャントと反応して、反応生成物が半導体層側面に付着する結果、発光時に半導体層側面からの漏れ電流が増大する可能性がある。
しかし、本実施形態では、半導体層１０と接触する接合金属層１４の面積が、基板１３側の半導体層１０表面より小さい。このため、図３（ｂ）の工程で、半導体層１０をテーパ形状に加工する場合に、ドライエッチングにより接合金属１４の一部が露出しない。露出する接着金属層１１の表面はエッチング耐性を有する材質であり、半導体層１０側面に反応生成物が付着しにくい。その結果、半導体層１０からの漏れ電流を低減できる。
その結果、半導体発光素子及び半導体発光装置の発光効率の低減を防止できる。
（変形例１）
本実施形態の変形例１として、図５に示すように、接合金属層１４が主面電極１５の直下を避けるように形成された形態が可能である。なお、形成される接合金属層１４の個数や形状は問わない。
［変形例１の効果］
本実施形態の半導体発光素子では、発光層により生成され接合金属層１４側に向かう光を接合金属層１４表面での反射により上面から取り出す。本変形例１のように、主面電極１５の直下に接合金属層１４を設けないことで、電流分布と発光分布を主面電極１５の直下を避けた場所に誘導できる。その結果、主面電極１５によって遮蔽されない発光の量を増大し、主面電極１５と接合金属１４間を行き来し、半導体層１０から外部に取り出されない光量を軽減できる。その結果、半導体発光素子の発光効率を向上できる。
なお、本変形例１の接合金属１４の製造方法としては、接合金属１４を形成する際に用いるレジストパターンを変更する以外、その他の製造方法は、本実施形態と同様である。
（変形例２）
本実施形態では、接着金属層１２を基板１３上全面に形成したが、本変形例２では、図６に示すように、接着金属層１２に素子分離領域３０を形成してもよい。
［変形例２の効果］
このため、例えばレーザーダイシング法の場合には、レーザーを照射する部分が基板１３のみである。その結果、本実施形態の場合と比べて、より半導体層１０及び接着金属層１１などに損傷や膜はがれが生じにくくなる。
なお、本願発明は上記実施形態に限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で種々に変形することが可能である。更に、上記実施形態には種々の段階の発明が含まれており、開示される複数の構成要件における適宜な組み合わせにより種々の発明が抽出されうる。例えば、実施形態に示される全構成要件からいくつかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題が解決でき、発明の効果の欄で述べられている効果が得られる場合には、この構成要件が削除された構成が発明として抽出されうる。
１０…半導体層
１１ １２…接着金属層
１３…基板
１４…接合金属層
１５…主面電極
１６…保護膜
２０…基板
３１…フォトレジスト
３０…素子分離領域

Claims (6)

  1. 発光層を含む半導体層と、
    前記半導体層の一面上に配設された第１電極と、
    前記半導体層の前記一面と対向する他面側に配設された接合金属層と、
    前記接合金属層を覆設し、前記半導体層の前記他面側に前記半導体層の前記他面からはみ出して配設された第１接着金属層と、
    第２電極が配設され、前記第１接着金属層のうち前記半導体層側の一面に対向する他面側に配設された基板と、
    を備え、
    前記半導体層の幅は前記第１電極から前記第１接着金属層に向かって広くなることを特徴とする半導体発光素子。
  2. 前記第１接着金属層は、エッチングにより前記半導体層の幅を前記第１電極から前記第２電極に向かって広くする際のエッチングストッパであることを特徴とする請求項１記載の半導体発光素子。
  3. 前記第１接着金属層のうち前記半導体層の前記他面側にＮｉ層を配設し、
    前記半導体層の前記他面は前記Ｎｉ層に接着されており、
    前記半導体層の前記他面側における前記接合金属層の表面の面積が、前記基板の前記半導体層に対向する表面の面積より小さいことを特徴とする請求項１又は請求項２記載の半導体発光素子。
  4. 前記接合金属層は、前記第１電極と正対する位置を除いて前記他面側に形成されることを特徴とする請求項１乃至請求項３いずれか１項に記載の半導体発光素子。
  5. 前記第１接着金属層は、前記基板側から順にＡｕ層，Ｐｔ層，Ｔｉ層，Ｎｉ層を積層した多層であることを特徴とする請求項１乃至請求項４いずれか１項に記載の半導体発光素子。
  6. 請求項１乃至請求項５のいずれか１項に記載の半導体発光素子と、
    前記第１電極と接続された第１導電部と、
    前記第２電極と接続された第２導電部と、
    前記半導体発光素子を覆設する蛍光体部と
    を備えることを特徴とする半導体発光装置。
JP2010065232A 2010-03-19 2010-03-19 半導体発光素子及び半導体発光装置 Active JP5356292B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2010065232A JP5356292B2 (ja) 2010-03-19 2010-03-19 半導体発光素子及び半導体発光装置
US12/880,050 US8890201B2 (en) 2010-03-19 2010-09-10 Semiconductor light emitting device
US14/475,555 US20150048410A1 (en) 2010-03-19 2014-09-02 Semiconductor light emitting device
US14/987,298 US20160118541A1 (en) 2010-03-19 2016-01-04 Semiconductor light emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010065232A JP5356292B2 (ja) 2010-03-19 2010-03-19 半導体発光素子及び半導体発光装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2013084385A Division JP5621106B2 (ja) 2013-04-12 2013-04-12 半導体発光素子及び半導体発光装置

Publications (2)

Publication Number Publication Date
JP2011199074A JP2011199074A (ja) 2011-10-06
JP5356292B2 true JP5356292B2 (ja) 2013-12-04

Family

ID=44646544

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010065232A Active JP5356292B2 (ja) 2010-03-19 2010-03-19 半導体発光素子及び半導体発光装置

Country Status (2)

Country Link
US (3) US8890201B2 (ja)
JP (1) JP5356292B2 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120168714A1 (en) * 2011-01-03 2012-07-05 SemiLEDs Optoelectronics Co., Ltd. Vertical light emitting diode (vled) die and method of fabrication
US8686461B2 (en) * 2011-01-03 2014-04-01 SemiLEDs Optoelectronics Co., Ltd. Light emitting diode (LED) die having stepped substrates and method of fabrication
JP2012174902A (ja) * 2011-02-22 2012-09-10 Stanley Electric Co Ltd 窒化物半導体発光素子の製造方法
US9583466B2 (en) * 2013-12-27 2017-02-28 Apple Inc. Etch removal of current distribution layer for LED current confinement
US9450147B2 (en) 2013-12-27 2016-09-20 Apple Inc. LED with internally confined current injection area
JP2016054260A (ja) * 2014-09-04 2016-04-14 株式会社東芝 半導体発光素子
US9601659B2 (en) * 2015-01-06 2017-03-21 Apple Inc. LED structures for reduced non-radiative sidewall recombination
US9484492B2 (en) * 2015-01-06 2016-11-01 Apple Inc. LED structures for reduced non-radiative sidewall recombination
US9865772B2 (en) 2015-01-06 2018-01-09 Apple Inc. LED structures for reduced non-radiative sidewall recombination

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS50150391A (ja) * 1974-05-22 1975-12-02
JPH02125637A (ja) 1988-11-05 1990-05-14 Mitsubishi Electric Corp 半導体装置の製造方法
JPH0653552A (ja) * 1992-07-30 1994-02-25 Mitsubishi Electric Corp 光特性測定用溝の形成方法
US5686737A (en) * 1994-09-16 1997-11-11 Cree Research, Inc. Self-aligned field-effect transistor for high frequency applications
JP4077170B2 (ja) * 2000-09-21 2008-04-16 シャープ株式会社 半導体発光装置
KR101052139B1 (ko) * 2002-08-01 2011-07-26 니치아 카가쿠 고교 가부시키가이샤 반도체 발광 소자 및 그 제조 방법과 그것을 이용한 발광장치
US20050151136A1 (en) * 2004-01-08 2005-07-14 Heng Liu Light emitting diode having conductive substrate and transparent emitting surface
JP4805831B2 (ja) * 2004-03-18 2011-11-02 パナソニック株式会社 半導体発光装置、照明モジュール、照明装置、表面実装部品、および表示装置
US7952206B2 (en) * 2005-09-27 2011-05-31 Agere Systems Inc. Solder bump structure for flip chip semiconductor devices and method of manufacture therefore
JP2007103725A (ja) * 2005-10-05 2007-04-19 Toshiba Corp 半導体発光装置
JP5032017B2 (ja) * 2005-10-28 2012-09-26 株式会社東芝 半導体発光素子及びその製造方法並びに半導体発光装置
JP2008186959A (ja) * 2007-01-29 2008-08-14 Toyoda Gosei Co Ltd Ｉｉｉ−ｖ族半導体素子、およびその製造方法
JP2008258459A (ja) * 2007-04-06 2008-10-23 Toshiba Corp 発光装置及びその製造方法
US8237183B2 (en) * 2007-08-16 2012-08-07 Kabushiki Kaisha Toshiba Semiconductor light emitting device and method for manufacturing same
JP5167831B2 (ja) * 2008-01-24 2013-03-21 豊田合成株式会社 Ｉｉｉ族窒化物半導体素子、およびその製造方法
JP5334158B2 (ja) * 2008-07-15 2013-11-06 シャープ株式会社 窒化物半導体発光素子および窒化物半導体発光素子の製造方法

Also Published As

Publication number Publication date
US20150048410A1 (en) 2015-02-19
US20110227121A1 (en) 2011-09-22
JP2011199074A (ja) 2011-10-06
US20160118541A1 (en) 2016-04-28
US8890201B2 (en) 2014-11-18

Similar Documents

Publication Publication Date Title
JP5356292B2 (ja) 半導体発光素子及び半導体発光装置
USRE43411E1 (en) Series connection of two light emitting diodes through semiconductor manufacture process
US6838704B2 (en) Light emitting diode and method of making the same
EP2063469B1 (en) Method of manufacturing vertical light emitting diode
KR100986353B1 (ko) 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
CN107210341B (zh) Led以及制造方法
TWI637537B (zh) 發光裝置及其製造方法
US20150162315A1 (en) Doubled substrate multi-junction light emitting diode array structure
JP3896704B2 (ja) ＧａＮ系化合物半導体発光素子
US8426878B2 (en) Semiconductor light emitting device and method for manufacturing same
KR20100035846A (ko) 발광 소자 및 그 제조방법
JP5065936B2 (ja) 半導体発光素子及びその製造方法
JP2014116439A (ja) 半導体発光素子
JP3916011B2 (ja) 窒化ガリウム系化合物半導体発光素子及びその製造方法
WO2015141166A1 (ja) 半導体発光装置とその製造方法
JP6693336B2 (ja) 発光素子の製造方法
US20020173062A1 (en) Method for manufacturing GaN-based LED
TWI583023B (zh) 用於一半導體發光裝置的接觸件
JP2005038892A (ja) 半導体発光装置およびその製造方法
JP2010267813A (ja) 発光素子及びその製造方法
JP2006237467A (ja) 半導体発光素子及びその製造方法
US8507938B2 (en) Light-emitting diode structure and method for manufacturing the same
JP5621106B2 (ja) 半導体発光素子及び半導体発光装置
JP2019046949A (ja) 発光素子の製造方法
JP2014220533A (ja) 半導体発光素子及び半導体発光装置

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20111125

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20111205

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120229

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120613

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120615

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120808

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130222

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130412

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130802

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130828

R151 Written notification of patent or utility model registration

Ref document number: 5356292

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250