JP5167831B2

JP5167831B2 - Ｉｉｉ族窒化物半導体素子、およびその製造方法

Info

Publication number: JP5167831B2
Application number: JP2008014244A
Authority: JP
Inventors: 俊也上村
Original assignee: Toyoda Gosei Co Ltd
Current assignee: Toyoda Gosei Co Ltd
Priority date: 2008-01-24
Filing date: 2008-01-24
Publication date: 2013-03-21
Anticipated expiration: 2028-01-24
Also published as: JP2009176966A

Description

本発明は、基板リフトオフ法によって成長基板を除去する工程を有したIII 族窒化物半導体からなる半導体素子の製造方法、およびその半導体素子に関するもので、特に支持基板に特徴を有するものである。

III 族窒化物半導体の成長基板として、一般的にサファイア基板が用いられている。しかし、サファイアは導電性や熱伝導性に問題があり、明確な劈開面がなく加工が容易でない。そこで、これらの問題を解決する技術として、成長基板上にIII 族窒化物半導体を成長させた後に成長基板を除去する技術が開発されている。

その技術の１つがレーザーリフトオフ法である。これは、III 族窒化物半導体層と支持基板とを接合した後、成長基板とIII 族窒化物半導体との界面にレーザーを照射してIII 族窒化物半導体層を分解させて成長基板を分離除去する方法である。また、別の技術として、III 族窒化物半導体層の成長基板に近い層に薬液に溶解可能な層を導入し、III 族窒化物半導体層と支持基板とを接合した後に、所望の薬液により上記薬液に溶解可能な層を溶解して成長基板を除去する方法も知られている。いずれの技術においても、支持基板には、一般にＳｉ、Ｇｅ、Ｃｕなどが用いられている。他の支持基板の材料としては、特許文献１にはセラミック基板を用いることが示されていて、セラミック基板とIII 族窒化物半導体層とは融着によって接合している。また、特許文献２には金属とセラミックの複合体を支持基板として用いることが示されている。
特開２００５−６０１９５特開２００６−６０２００

しかし、支持基板として一般な、Ｓｉ、Ｇｅ、Ｃｕを用いると、以下の点が問題となる。Ｓｉは、線膨張係数がＧａＮの線膨張係数に比べて小さく、ＧａＮと貼り合わせた際に大きな反りが生じてしまう。また、Ｓｉ基板は４００〜５００μｍと厚いため、後の工程で基板を研磨して薄膜化する工程が必要となり、製造工程が煩雑になってしまう。また、Ｇｅは、線膨張係数についてはＧａＮと近く、反りの発生は少ないが、熱伝導率が悪く、放熱性に問題がある。また、Ｃｕは、熱伝導率が高いものの、腐食やマイグレーションによって短絡を生じる場合があり、信頼性に乏しい。

また、特許文献１のようにセラミック基板を融着によって接合する方法では、縦方向に導通をとることができず、III 族窒化物半導体層の上下に電極を設けた構造の半導体素子の製造方法には適用することができない。また、特許文献２に記載の金属とセラミックの複合体については、その具体的な構成についてなんら示されていない。

そこで本発明の目的は、支持基板として適切なものを用いることにより、性能および信頼性に優れた半導体素子を実現すること、およびその半導体素子の製造方法を提供することにある。

第１の発明は、III 族窒化物半導体からなる半導体層を有し、成長基板が除去されて、該半導体層が接合メタル層を介して支持基板に接合された、III 族窒化物半導体からなる半導体素子において、半導体層は、支持基板側をｐ層、支持基板とは反対側をｎ層とする構成であり、ｎ層の面であって、支持基板に対する接合面とは反対側の面に形成されたｎ電極と、ｐ層の面であって、支持基板に対する接合面に形成されたｐ電極と、ｐ電極と接合メタル層との間であって、ｐ電極を覆うように形成されたバリアメタル層と、を有し、支持基板は、線膨張係数がIII 族窒化物半導体の線膨張係数の０．６〜１．４倍であり、熱伝導率が１００Ｗ／ｍ・Ｋ以上のセラミックからなり、ビアが設けられたセラミック基板と、セラミック基板の面であって、半導体層が接合される側の面に形成された基板電極層と、セラミック基板の他の面であって、半導体層とは反対側に位置する裏面に形成された裏面電極層と、で構成され、基板電極層は、接合メタル層、およびバリアメタル層を介してｐ電極に接続され、基板電極層と裏面電極層とは、ビアを介して電気的に接続されていて、ビアの面積は、半導体素子面積の２０％以下であることを特徴とする半導体素子である。

III 族窒化物半導体とは、ＧａＮ、ＡｌＧａＮ、ＩｎＧａＮ、ＡｌＧａＩｎＮなど、一般式Ａｌ_xＧａ_yＩｎ_1-x-yＮ（０≦ｘ≦１、０≦ｙ≦１、０≦ｘ＋ｙ≦１）で表されるものである。

線膨張係数がIII 族窒化物半導体の線膨張係数と近く、熱伝導率が高いセラミックには、ＡｌＮ、ＳｉＣなどがある。セラミックの線膨張係数は、セラミックの線膨張係数とIII 族窒化物半導体の線膨張係数との差の絶対値がIII 族窒化物半導体の線膨張係数の４０％以内の範囲、言い換えれば、セラミックの線膨張係数がIII 族窒化物半導体の線膨張係数の０．６倍から１．４倍の範囲内であることが望ましい。この範囲内であれば、線膨張係数の違いに起因する反りを十分に小さくすることができる。セラミックの線膨張係数とIII 族窒化物半導体の線膨張係数との差の絶対値が２５％以内の範囲であればより望ましく、１０％以内の範囲であればさらに望ましい。また、セラミックの熱伝導率は、１００Ｗ／ｍ・Ｋ以上であることが望ましい。この値以上であれば、半導体素子の動作により発生する熱を効率よく外部に放出することができる。１５０Ｗ／ｍ・Ｋ以上であれば、さらに望ましい。

両面の基板電極層と裏面電極層との電気的接続は、ビアに導電性ペーストを充填することで行ってもよいし、ビアに湿式メッキなどによって金属を埋め込むことで行ってもよい。
ビアの面積が半導体素子面積の２０％を超えると、支持基板におけるセラミックの占める割合が少なくなるため熱伝導性が悪化して望ましくない。

第２の発明は、第１の発明において、セラミックは、ＡｌＮまたはＳｉＣであることを特徴とする半導体素子である。

第３の発明は、第１の発明または第２の発明において、両面の基板電極層と裏面電極層とは、ビア内に充填された導電性ペーストによって電気的に接続されていることを特徴とする半導体素子である。

第４の発明は、第１の発明から第３の発明において、半導体素子は、発光素子であることを特徴とする。

第５の発明は、III 族窒化物半導体からなり、ｎ層とｐ層が積層された半導体層を有した半導体素子の製造方法において、成長基板上にｎ層、ｐ層を順に積層して半導体層を形成し、ｐ層上にｐ電極を形成し、ｐ電極を覆うようにバリアメタル層を形成する工程と、線膨張係数がIII 族窒化物半導体の線膨張係数の０．６〜１．４倍であり、熱伝導率が１００Ｗ／ｍ・Ｋ以上のセラミックからなり、表面に基板電極層が形成され、裏面に裏面電極層が形成され、基板電極層と裏面電極層とを接続するビアが設けられたセラミック基板における基板電極層と、ｐ電極を、バリアメタル層および接合メタル層を介して接合する工程と、基板リフトオフにより成長基板を分離する工程と、ｎ層の面であって、成長基板が除去された側の面上に、ｎ電極を形成する工程と、を有し、ビアの面積は、半導体素子面積の２０％以下であることを特徴とする半導体素子の製造方法である。

基板リフトオフによる成長基板の分離には、レーザーリフトオフやケミカルリフトオフなどの方法を用いることができる。

第６の発明は、第５の発明において、セラミックは、ＡｌＮまたはＳｉＣであることを特徴とする半導体素子の製造方法である。

第７の発明は、第５の発明または第６の発明において、両面の基板電極層と前記裏面電極層とは、ビア内に充填された導電性ペーストによって電気的に接続されていることを特徴とする半導体素子の製造方法である。

第８の発明は、第５の発明から第７の発明において、半導体素子は、発光素子であることを特徴とする半導体素子の製造方法である。

また、基板リフトオフ法により成長基板が除去されたIII 族窒化物半導体からなる半導体素子を製造する際に用いる支持基板において、支持基板は、線膨張係数がIII 族窒化物半導体の線膨張係数と近く、熱伝導率が高いセラミックからなり、ビアが設けられたセラミック基板と、セラミック基板の両面に、それぞれ、設けられた基板電極層及び裏面電極層と、で構成され、基板電極層と裏面電極層とは、ビアを介して電気的に接続されていることを特徴とする支持基板としても良い。

第１の発明では、支持基板としてセラミック基板を用い、セラミック基板の両面に設けた電極層をビアを介して電気的に接続した構成としている。この構成によって、セラミック基板を用いた場合であっても基板膜厚方向に導通をとることができる。また、熱伝導率が高いセラミックを用いているため、半導体素子で発生した熱を支持基板を介して効率よく基材側へ逃がすことができ、半導体素子が高温になって素子性能の低下を抑制することができる。また、線膨張係数がIII 族窒化物半導体の線膨張係数と近いセラミックを用いているため、反りが小さくなり、製造が容易となる。また、膜厚の薄いセラミック基板を用いることができるので、基板の薄膜化工程を実施する必要がなく、製造工程を簡素化することができる。また、セラミックであるから、腐食やマイグレーションが生じることもないので信頼性が高い。
また、ビアの面積を半導体素子面積の２０％以下とすれば、ビアを形成したことによる熱伝導率の低下の影響が少なくてすむ。

また、第２の発明のように、セラミックには、線膨張係数がIII 族窒化物半導体の線膨張係数と近く、熱伝導率が高いＡｌＮやＳｉＣを用いることができる。

また、第３の発明のように、両面の電極層の電気的接続は、ビアに充填した導電性ペーストによってとることができる。

また、第４の発明のように、本発明は発光素子に適用することができる。

また、第５〜８の発明によると、素子性能の低下が防止され、信頼性の高い半導体素子を、簡便かつ容易に製造することができる。

また、支持基板は、膜厚方向に導通をとることができる構造であり、線膨張係数がIII 族窒化物半導体の線膨張係数と近く、熱伝導率が高いことから、基板リフトオフ法によりIII 族窒化物半導体からなる半導体素子を製造する際に用いる支持基板として適している。

以下、本発明の具体的な実施例について図を参照しながら説明するが、本発明は実施例に限定されるものではない。

図１は、実施例１の発光素子１００の構造を示す図であり、図２は、その発光素子１００の製造工程を示す図である。

まず、発光素子１００の構造について、図１を参照に説明する。発光素子１００は、半導体層１１の下面にｐ電極１２、バリアメタル層１３、ソルダ下地層１４が形成され、接合メタル層１５を介して支持基板１６と接合している。半導体層１１の上面には、ｎ電極１７が形成されている。半導体層１１は、ｐ電極１２側をｐ層、ｎ電極１７側をｎ層、ｐ層とｎ層の間にＭＱＷ層（いずれも図示しない）の構成となっている。ｎ電極１７側の半導体層１１表面１１ｂは、微細加工により凹凸が設けられている。ｎ電極１７は、ストライプ状のパターンに形成され、ｐ電極１２は、ｎ電極１７と逆のパターンに形成されている。また、半導体層１１の側端面１１ａからソルダ下地層１４上面の一部にわたって端面保護膜１８が形成されている。

ｐ電極１２は、Ａｇ−Ｐｄ−Ｃｕからなる。他には、Ａｇ、Ｒｈ、Ｐｔ、Ｒｕやこれらの金属を主成分とする合金などの高光反射率で低コンタクト抵抗な金属や、Ｎｉ、Ｎｉ合金、Ａｕ合金などを用いることができる。また、ＩＴＯなどの透明電極膜と高反射金属膜からなる複合層であってもよい。また、バリアメタル層１３は、Ｔｉ／ＴｉＮからなり、ソルダ下地層１４は、Ｔｉ／Ａｕ／Ａｌからなる。接合メタル層１５は、Ｔｉ／Ｎｉ／Ａｕ／Ａｕ−Ｓｎからなる。Ａｕ−Ｓｎ以外にも、Ａｕ−Ｓｉ、Ａｇ−Ｓｎ−Ｃｕ、Ｓｎ−Ｂｉや、Ａｕ、Ｓｎ、Ｃｕなどを用いることができる。ｎ電極１７は、Ｔｉ／Ａｌからなる。

支持基板１６は、ＡｌＮからなる膜厚２００μｍのセラミック基板１６１と、セラミック基板１６１の半導体層１１側表面に形成された基板電極層１６２と、セラミック基板１６１の半導体層１１側とは反対側の表面に形成された裏面電極層１６３で構成されている。セラミック基板１６１には、直径１００μｍの円柱状のビア１６４が複数個形成されている。基板電極層１６２と裏面電極層１６３は、ビア１６４に充填された導電性ペースト１６５によって電気的に接続されている。基板電極層１６２と裏面電極層１６３は、本発明の電極層に相当する。支持基板１６をこのように構成することで、膜厚方向に導通をとることができるようにしている。基板電極層１６２は、Ｔｉ／Ｎｉ／Ａｕからなり、裏面電極層１６３は、Ｔｉ／Ｎｉ／Ａｕ／Ａｕ−Ｓｎ／Ａｕからなる。導電性ペースト１６５には、樹脂バインダ中に、Ａｕ、Ａｇ、Ｃｕ、Ｗなどの金属粒子を分散させたものを用いる。また、ビアの面積の合計が発光素子１００面積の２０％以下となるようにビア１６４の個数が調整されている。

この発光素子１００は、膜厚方向に導通してｎ電極１７側の半導体層１１表面１１ｂを光取り出し面として動作し、表面１１ｂに微細な凹凸加工が施され、ｎ電極１７がｐ電極１２のパターンの逆のパターンであることから、光取り出し効率も高い。ここで、セラミック基板１６１の材料であるＡｌＮは、線膨張係数が４．５×１０^-6／ＫでＧａＮの線膨張係数５．６×１０^-6／Ｋに近いため、支持基板１６との貼り合わせにより生じる反りは小さい。また、ＡｌＮは熱伝導率も２００Ｗ／ｍ・Ｋと高く、発光素子１００の動作により発生する熱を支持基板１６を介して効率よく外部に放出することができるので、発光素子１００が高温になって発光効率が低下するのを抑制することができる。また、セラミックであることから腐食やマイグレーションが生じることがないので、発光素子１００は高い信頼性を有している。

次に、図２を参照に発光素子１００の製造工程について説明する。

まず、サファイア基板１０（本発明の成長基板に相当）上に、エピタキシャル成長によりIII 族窒化物半導体からなる半導体層１１を作製する（図２Ａ）。この半導体層１１は、サファイア基板１０側をｎ層、その上部にＭＱＷ層、その上部に、ｐ層の構成である。

次に、半導体層１１の所定の領域をサファイア基板１０の表面１０ａが露出するまでドライエッチングして半導体層１１を各素子ごとに分離する（図２Ｂ）。

次に、ストライプ状の平面パターンのｐ電極１２をリフトオフ法によって半導体層１１上面の所定の領域に形成し、ｐ電極１２を覆うようにバリアメタル層１３、ソルダ下地層１４を形成する（図２Ｃ）。

なお、先に所定の位置にｐ電極１２、バリアメタル層１３、ソルダ下地層１４を形成した後、半導体層１１の所定の領域をドライエッチングして各素子ごとに分離してもよい。

次に、ＣＶＤ法によりＳｉＯ₂からなる端面保護膜１８を、露出したサファイア基板１０の表面１０ａ、半導体層１１の側端面１１ａ、ソルダ下地層１４の一部、に連続して形成する（図２Ｄ）。この端面保護膜１８は、半導体層１１の側端面１１ａでの電流のリークやショートを防止するためのものである。

次に、ソルダ下地層１４の上部に接合メタル層１５を形成する。また、支持基板１６として、ＡｌＮからなり、ビア１６４が設けられたセラミック基板１６１の一方の面に基板電極層１６２、もう一方の面に裏面電極層１６３が形成され、ビア１６４に充填された導電性ペースト１６５によって基板電極層１６２と裏面電極層１６３とが接続されたものを用意する。そして、基板電極層１６２側と接合メタル層１５側とを向かい合わせ、接合メタル層１５を介して半導体層１１側と支持基板１６とを熱プレスにより接合する（図２Ｅ）。このとき、熱プレス温度として３００℃の熱履歴がかかるが、ＡｌＮの線膨張係数はIII 族窒化物半導体と近いため、この接合によって生じる反りは小さい。

次に、レーザーリフトオフにより、サファイア基板１０を分離除去する。サファイア基板１０側からウェハにレーザー光を照射することによって、サファイア基板１０と半導体層１１の接合面において半導体層１１を分解させることで、サファイア基板１０を分離除去できる。その後、このサファイア基板１０の除去によって露出した半導体層１１の表面１１ｂを高温のアルカリ水溶液によってウェットエッチングすることで、表面１１ｂに微細な凹凸加工を施す（図２Ｆ）。

次に、半導体層１１の表面１１ｂ上に、ｐ電極１２の平面パターンとは逆の平面パターンのｎ電極１７を形成する（図２Ｇ）。そして、ダイシングによって各発光素子ごとに分離することで、図１に示す構造の発光素子１００が製造される。

なお、セラミック基板１６１は膜厚２００μｍであるため、Ｓｉ基板などを支持基板として用いた場合に必要であった支持基板の薄膜化工程は必要ない。

このように、上記支持基板１６を用いたことにより、支持基板１６との接合により生じる反りが小さいため製造が容易となり、薄膜化工程を必要としないため製造工程を簡素化することができる。

実施例１は発光素子であったが、本発明は発光素子に限るものではなく、基板リフトオフにより製造されるあらゆるIII 族窒化物半導体からなる半導体素子に適用できるものである。

また、実施例１では、導電性ペーストによってセラミック基板の両面に形成された基板電極層と裏面電極層との電気的接続をとっているが、湿式メッキ等によってビアに金属を埋め込むことで行ってもよい。

また、実施例１では、セラミック基板の材料としてＡｌＮを用いているが、本発明はＡｌＮに限定するものではなく、線膨張係数がIII 族窒化物半導体の線膨張係数と近く、熱伝導率が高いセラミックであれば何でもよい。たとえば、ＳｉＣの線膨張係数は４．０×１０^-6／Ｋで、ＧａＮの線膨張係数５．６×１０^-6／Ｋに近く、熱伝導率も１５０Ｗ／ｍ・Ｋと高いので、ＡｌＮに替えてＳｉＣを用いることも可能である。

また、実施例１では、レーザーリフトオフにより成長基板であるサファイア基板１０を除去しているが、サファイア基板１０と半導体層１１との間に薬液に溶解させることができるバッファ層を形成し、支持基板との接合後に薬液によってバッファ層を溶解させてサファイア基板１０を分離除去するケミカルリフトオフを用いてもよい。

本発明は、III 族窒化物半導体からなる発光素子などに適用することができる。

実施例１の発光素子１００の構造を示す図。実施例１の発光素子１００の製造工程を示す図。実施例１の発光素子１００の製造工程を示す図。実施例１の発光素子１００の製造工程を示す図。実施例１の発光素子１００の製造工程を示す図。実施例１の発光素子１００の製造工程を示す図。実施例１の発光素子１００の製造工程を示す図。実施例１の発光素子１００の製造工程を示す図。

１０：サファイア基板
１１：半導体層
１２：ｐ電極
１３：バリアメタル層
１４：ソルダ下地層
１５：接合メタル層
１６：支持基板
１７：ｎ電極
１８：端面保護膜
１６１：セラミック基板
１６２：基板電極層
１６３：裏面電極層
１６４：ビア
１６５：導電性ペースト

Claims

III 族窒化物半導体からなる半導体層を有し、成長基板が除去されて、該半導体層が接合メタル層を介して支持基板に接合された、III 族窒化物半導体からなる半導体素子において、
前記半導体層は、前記支持基板側をｐ層、前記支持基板とは反対側をｎ層とする構成であり、
前記ｎ層の面であって、前記支持基板に対する接合面とは反対側の面に形成されたｎ電極と、
前記ｐ層の面であって、前記支持基板に対する接合面に形成されたｐ電極と、
前記ｐ電極と前記接合メタル層との間であって、前記ｐ電極を覆うように形成されたバリアメタル層と、
を有し、
前記支持基板は、
線膨張係数が前記III 族窒化物半導体の線膨張係数の０．６〜１．４倍であり、熱伝導率が１００Ｗ／ｍ・Ｋ以上のセラミックからなり、ビアが設けられたセラミック基板と、
前記セラミック基板の面であって、前記半導体層が接合される側の面に形成された基板電極層と、前記セラミック基板の他の面であって、前記半導体層とは反対側に位置する裏面に形成された裏面電極層と、
で構成され、
前記基板電極層は、前記接合メタル層、および前記バリアメタル層を介して前記ｐ電極に接続され、前記基板電極層と前記裏面電極層とは、前記ビアを介して電気的に接続されていて、
前記ビアの面積は、前記半導体素子面積の２０％以下であることを特徴とする半導体素子。
前記セラミックは、ＡｌＮまたはＳｉＣであることを特徴とする請求項１に記載の半導体素子。
前記基板電極層と前記裏面電極層とは、前記ビア内に充填された導電性ペーストによって電気的に接続されていることを特徴とする請求項１または請求項２に記載の半導体素子。
前記半導体素子は、発光素子であることを特徴とする請求項１ないし請求項３のいずれか１項に記載の半導体素子。
III 族窒化物半導体からなり、ｎ層とｐ層が積層された半導体層を有した半導体素子の製造方法において、
成長基板上にｎ層、ｐ層を順に積層して前記半導体層を形成し、前記ｐ層上にｐ電極を形成し、前記ｐ電極を覆うようにバリアメタル層を形成する工程と、
線膨張係数が前記III 族窒化物半導体の線膨張係数の０．６〜１．４倍であり、熱伝導率が１００Ｗ／ｍ・Ｋ以上のセラミックからなり、表面に基板電極層が形成され、裏面に裏面電極層が形成され、前記基板電極層と前記裏面電極層とを接続するビアが設けられたセラミック基板における前記基板電極層と、前記ｐ電極を、前記バリアメタル層および接合メタル層を介して接合する工程と、
基板リフトオフにより前記成長基板を分離する工程と、
前記ｎ層の面であって、前記成長基板が除去された側の面上に、ｎ電極を形成する工程と、
を有し、
前記ビアの面積は、前記半導体素子面積の２０％以下であることを特徴とする半導体素子の製造方法。
前記セラミックは、ＡｌＮまたはＳｉＣであることを特徴とする請求項５に記載の半導体素子の製造方法。
前記基板電極層と前記裏面電極層とは、前記ビア内に充填された導電性ペーストによって電気的に接続されていることを特徴とする請求項５または請求項６に記載の半導体素子の製造方法。
前記半導体素子は、発光素子であることを特徴とする請求項５ないし請求項７のいずれか１項に記載の半導体素子の製造方法。