JP2006303034A - 窒化物系半導体素子の作製方法 - Google Patents
窒化物系半導体素子の作製方法 Download PDFInfo
- Publication number
- JP2006303034A JP2006303034A JP2005120133A JP2005120133A JP2006303034A JP 2006303034 A JP2006303034 A JP 2006303034A JP 2005120133 A JP2005120133 A JP 2005120133A JP 2005120133 A JP2005120133 A JP 2005120133A JP 2006303034 A JP2006303034 A JP 2006303034A
- Authority
- JP
- Japan
- Prior art keywords
- nitride
- substrate
- semiconductor layer
- based semiconductor
- groove
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Led Devices (AREA)
Abstract
【課題】素子分離の際の窒化物系半導体層への割れ、欠け及びダメージの低減と、支持基板のばりの発生防止とを実現する窒化物系半導体素子の作製方法を提供する。
【解決手段】本発明に係る窒化物系半導体素子の作製方法は、主面から垂直方向に深さを有する基板溝20hを備える主基板を作製する工程と、前記主面側に窒化物系半導体層1を接合する工程と、前記基板溝20hが、前記主面と反対側の面に露出するまで、前記反対側の面の少なくとも一部を除去する工程とを含む。
【選択図】 図2
【解決手段】本発明に係る窒化物系半導体素子の作製方法は、主面から垂直方向に深さを有する基板溝20hを備える主基板を作製する工程と、前記主面側に窒化物系半導体層1を接合する工程と、前記基板溝20hが、前記主面と反対側の面に露出するまで、前記反対側の面の少なくとも一部を除去する工程とを含む。
【選択図】 図2
Description
本発明は、窒化物系半導体素子の作製方法に関する。
近年、半導体業界では、窒化物系半導体層を備えた窒化物系発光ダイオード素子などの窒化物系半導体素子の開発が盛んに行われている。窒化物系半導体素子は、将来の照明代替用途を目指した光出力の向上と大電流化の要望が強い。
一方、半導体業界では、エレクトロニクス機器の多機能化・高性能化・小型化と、コスト削減とに伴い1枚のウェハから製造される素子数である有効素子数の増加が常に望まれている。
有効素子数を増加させるためには、ウェハから素子に切り分ける分離溝を微細化する必要がある。そのため、分離溝を作製するための様々な素子化技術が提案されている(例えば、特許文献1参照)。
この特許文献1では、成長用基板上に成長させた窒化物系半導体層に分離溝として成長用基板に達するような凹部を形成する。そして、保持基板を窒化物系半導体層に接着し、成長用基板と窒化物系半導体層を分離した後、支持基板を窒化物系半導体層に接着し、分離溝に沿って素子分離を行う方法が示されている。この方法は、予め窒化物系半導体層に分離溝を作成してから保持基板と、支持基板とに貼り付けることにより、素子分離を容易にしている。
特開2001−244503号公報
しかしながら、上述した窒化物系半導体素子の作製方法では、分離溝形成後の素子分離の際に支持基板へのダイシングが必要となる。支持基板は、窒化物系半導体層と接合されているため支持基板へのダイシングの際に窒化物系半導体層に割れや欠けが生じることが問題となっていた。また、ダイシングの際の振動等による窒化物系半導体層へのダメージが問題となっていた。
更に、支持基板へのダイシングにより支持基板のへりなどにばりが発生することが問題となっていた。
そこで、本発明は、上述の課題に鑑みてなされたものであり、素子分離の際の窒化物系半導体層への割れ、欠け及びダメージの低減と、支持基板のばりの発生防止とを実現する窒化物系半導体素子の作製方法を提供することを目的とする。
上記課題を解決するために、本発明に係る窒化物系半導体素子の作製方法の特徴は、主面から垂直方向に深さを有する基板溝を備える主基板を作製する工程と、主面側に窒化物系半導体層を接合する工程と、基板溝が、主面と反対側の面に露出するまで反対側の面の少なくとも一部を除去する工程とを含むことを要旨とする。
かかる特徴によれば素子分離の際に分離溝となる基板溝を備える主基板を作製することで、主基板と窒化物系半導体層とを接合後、素子分離の際に主基板へ基板溝を作製する必要がなくなる。これにより、基板溝作製による窒化物系半導体層への割れ、欠け及び、窒化物系半導体層へのダメージを低減することができる。また、主基板と窒化物系半導体層とを接合する前に基板溝を作成することが出来るため、素子分離の際に生じるばりの発生を防止することもできる。
また、本発明の特徴に係る窒化物系半導体素子の作製方法の特徴は、窒化物系半導体層主面から垂直方向に深さを有する半導体溝を備える窒化物系半導体層を作製する工程と、主面から垂直方向に深さを有する基板溝を備える主基板を作製する工程と、主面側に窒化物系半導体層主面を半導体溝と基板溝とが対向するように接合する工程と、半導体溝が、窒化物系半導体層主面と反対側の面に露出するまで、窒化物系半導体層の少なくとも一部を除去する工程と基板溝が、主面と反対側の面に露出するまで主基板の少なくとも一部を除去する工程とを含むことを要旨とする。
かかる特徴によれば素子分離の際に分離溝となる半導体溝と基板溝とをそれぞれ備える窒化物系半導体層と主基板とを作製することで、主基板と窒化物系半導体層とを接合後、素子分離の際に分離溝を作製する必要がなくなる。これにより、基板溝作製による窒化物系半導体層への割れ、欠け及び、窒化物系半導体層へのダメージを低減することができる。また、主基板と窒化物系半導体層とを接合する前に基板溝を作成することが出来るため、素子分離の際に生じるばりの発生を防止することもできる。
また、本発明の特徴に係る窒化物系半導体素子の作製方法の特徴は、主基板の除去が、エッチングによる処理であることを要旨とする。
かかる特徴によれば、窒化物系半導体層は、素子分離の際のダイシング等による応力及び振動を更に受けにくくなる。これにより、窒化物系半導体層への割れ、欠け及び、窒化物系半導体層へのダメージを更に低減することができる。
また、本発明の特徴に係る窒化物系半導体素子の作製方法の特徴は、主基板の除去が、研磨による処理であることを要旨とする。
かかる特徴によれば、研磨による処理は、素子分離の際に窒化物系半導体層1に生じる応力及び振動をダイシング等と比べて更に低減することができる。これにより、窒化物系半導体層への割れ、欠け及び、窒化物系半導体層へのダメージを更に低減することができる。
また、本発明の特徴に係る窒化物系半導体素子の作製方法の特徴は、基板溝が、主面上に格子状に配置されていることを要旨とする。
かかる特徴によれば、素子分離の際の加工を容易にすることができる。これにより、基板溝作製による窒化物系半導体層への割れ、欠け及び、窒化物系半導体層へのダメージを更に低減することができる。
また、本発明の特徴に係る窒化物系半導体素子の作製方法の特徴は、主基板が、銅、タングステン、モリブデン、シリコン、ガリウム、砒素、又は、炭素の少なくとも1つを含むことを要旨とする。
かかる特徴によれば、主基板にシリコン、ガリウム、砒素、又は、炭素の少なくとも1つを含むことにより、加工性が向上する。これにより、基板溝作製による窒化物系半導体層への割れ、欠け及び、窒化物系半導体層へのダメージを更に低減することができる。
また、主基板に銅、タングステン、又は、モリブデンの少なくとも1つを含むことにより強度が向上する。これにより、主基板の割れ及び欠けを更に低減することができる。
また、主基板に銅を含むことにより、熱伝導性が向上する。これにより、窒化物系半導体層の放熱性が向上し、素子の出力及び信頼性を更に向上することができる。
また、主基板として銅と銅の酸化物からなる基板を用いる場合、基板の厚さは、80〜300μmが好ましく、基板に設ける基板溝の深さは50μm以上が好ましい。なお、基板の厚さに対する、基板の厚さから基板溝深さを引いた距離である基板溝底厚さの比率は、20〜70%とすることが取扱いの観点から好ましい。
また、本発明の特徴に係る窒化物系半導体素子の作製方法の特徴は、主基板は主面から垂直方向に複数の層で形成され、主基板の一部を除去する工程は、層と当該層に隣接する層との間で剥離させること含むことを要旨とする。
かかる特徴によれば、窒化物系半導体層は、素子分離の際のダイシング等による応力及び振動を受けなくなる。これにより、窒化物系半導体層への割れ、欠け及び、窒化物系半導体層へのダメージを更に低減することができる。
本発明によれば、素子分離の際の窒化物系半導体層への割れ、欠け及びダメージの低減と、支持基板のばりの発生防止とを実現する窒化物系半導体素子の作製方法を提供することができる。
次に、図面を参照して、本発明の実施の形態を説明する。なお、以下の図面の記載において、同一または類似の部分には、同一又は類似の符号を付している。ただし、図面は模式的なものであり、各寸法の比率などは現実のものとは異なることを留意するべきである。
したがって、具体的な寸法などは以下の説明を参酌して判断すべきものである。また、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることは勿論である。
(第1実施形態)
以下、本発明に係る第1実施形態の窒化物系発光ダイオード素子の作製方法について説明する。図1から図4は、第1実施形態の窒化物系発光ダイオード素子の作製方法を示した断面図である。
以下、本発明に係る第1実施形態の窒化物系発光ダイオード素子の作製方法について説明する。図1から図4は、第1実施形態の窒化物系発光ダイオード素子の作製方法を示した断面図である。
図1(a)に示す第1工程において、成長用基板10に結晶成長により窒化物系半導体層1を例えば、有機金属気相成長法(以下、MOCVD法)により形成する。成長用基板10は、例えばGaN基板等を用いることができる。窒化物系半導体層1は、素子構造を有し、例えば、LED構造のように、成長用基板10に近い側から、nコンタクト層、nクラッド層、活性層、キャップ層、pクラッド層、pコンタクト層を有する。この後、熱処理または電子線照射を行うことにより、pクラッド層及びpコンタクト層のp型化を行う。
図1(a)に示す第2工程において、窒化物系半導体層1の上部に、例えば真空蒸着法などを用いてオーミック電極を含むp型電極2を形成する。
p型電極2は、透明オーミック電極と光を反射させる電極としてもよい。また、窒化物系半導体層1の上部全面もしくは、一部にのみ電極を形成してもよい。なお、一部にのみ電極を形成する場合、光を反射する膜を形成するのがより望ましい。更に、導電性基板との接着力を強くするためにパッド電極を設けてもよい。また、接着にハンダを使用する際には、オーミック電極の保護のために、白金(Pt)や、パラジウム(Pd)等のバリアメタルを形成してもよい。
図1(b)に示す第3工程において、銅と銅の酸化物からなる主基板(以後、支持基板20)を作製する。支持基板20は、銅と銅の酸化物以外にも導電性のある珪素(Si)、炭化珪素(SiC)、銅とタングステンとの混合物(Cu−W)、又は、銅とモリブデンとの混合物(Cu−Mo)等でも構わない。また、支持基板20は、熱伝導率の高い材料が好ましい。これによれば、窒化物系半導体層1の放熱が向上するため、素子の光出力及び信頼性を更に向上することができる。また、支持基板20は、接合する材料と熱膨張係数の近い材料であることが好ましい。ここでは、窒化物系半導体層1もしくは、成長用基板10と熱膨張係数の近い材料であることが好ましい。これによれば、窒化物系半導体層1に熱が加えられた際に、支持基板20は、窒化物系半導体層1と同じように変形することにより窒化物系半導体層1へのダメージを低減することができる。また、支持基板20は、ヤング率の小さい材料であることが好ましい。これによれば、接着時の圧力による変形が小さいので、窒化物系半導体層1に加わる応力を更に低減することができる。
この後、支持基板20に基板溝20hを作製する。具体的には、図3(a)、(b)に示すように基板溝20hが平行もしくは、格子状に作製されることが好ましい。これにより、素子分離の際の加工を容易にすることができるため、基板溝作製による窒化物系半導体層への割れ、欠け及び、窒化物系半導体層へのダメージを更に低減することができる。基板溝20hは、ダイシング、レーザ等によって20hを作製することができる。基板溝20hの作製方法は、これらの方法に限るものではなく、例えば、予め溝を有する金型を用いて作製してもよい。
支持基板20の厚さや基板溝20hの主面から基板溝先端までの距離である基板溝深さ20L1、或いは主面と反対側の面から基板溝20hの先端までの距離である基板溝底厚さ20L2の値は、支持基板20に用いる材料の物性によって適宜決定される。
例えば、支持基板20として銅と銅の酸化物からなる基板を用いる場合、支持基板20の厚さは80μm〜300μであることが好ましい。厚さが80μm以上の場合、支持基板20の強度が低下せず、基板搬送等基板の取扱いの際に割れ、欠けを更に低減することができる。また、厚さが300μm以下の場合、基板溝20hの形成やチップ化の際の作業性が向上する。
また、支持基板20の厚さに対する主面と反対側の面から基板溝20hの先端までの距離である基板溝底厚さ20L2の比は、20%〜70%の範囲であることが好ましい。基板溝底厚さの比が20%以上の場合、支持基板20の強度が低下せず、窒化物系半導体層1を支持することができる。これにより、素子分離前に窒化物系半導体層1へ加わる応力によるダメージを更に低減することができる。また、基板溝底厚さ比が70%以下の場合、支持基板20の厚さに対して基板溝深さ20L1が適切であるため、素子分離を行う際に、支持基板20の除去の作業性が向上する。これにより、素子分離を行う際の窒化物系半導体層1へ加わる応力と振動及びダメージを更に低減することができる。
基板溝深さ20L1は、50μm以上であることが好ましい。基板溝深さ20L1が50μm以上である場合、素子分離を行う際の支持基板20の除去作業により、窒化物系半導体層1へ加わる応力、振動及びダメージを更に低減することができる。
基板溝幅20L3は、5μm以上であることが好ましい。基板溝幅20L3が、5μm以上である場合、基板溝20hを埋める接着剤がより充填しやすくなる。これにより、素子分離を行う際の支持基板20の除去作業により、窒化物系半導体層1へ加わる応力、振動によるダメージを更に低減することができる。なお、基板溝幅20L3の上限は半導体素子のチップサイズに応じて適宜決定される。
次に、p型電極2を備える窒化物系半導体層1と支持基板20とを接合する。具体的には、窒化物系半導体層1のp型電極2と、支持基板20の基板溝20hを備えた面とを接合する。
接着方法としては、圧接法、ろう接法、エポキシ樹脂もしくは、UV硬化樹脂を用いた接着法等が使用できる。接着方法は、窒化物系半導体素子の導電性を保つために、熱圧着、直接接合若しくは、共晶接合を利用したろう接法が好ましい。
図1(c)に示す第4工程において、研磨もしくは、レーザ光の照射などによって窒化物系半導体層1から成長用基板10を除去する。その後、ドライエッチングもしくは、ウエットエッチングなどによって、窒化物系半導体層1に含まれるバッファ層と、GaN層とを除去する。なお、GaAsを成長用基板10に用いる場合は、ウエットエッチングによる除去が有効である。また、成長用基板10側から、レーザ光を照射することで、成長用基板10と窒化物系半導体層1とを分離する方法で成長用基板10を除去してもよい。
また、例えば成長用基板10にGaN基板等を用いる場合は、成長用基板10を除去しなくてもよい。この場合、成長用基板10も窒化物系半導体層1の一部として機能するような特性を有する必要がある。
図2(a)に示す第5工程において、真空蒸着法などを用いて、n型コンタクト層の露出された表面上の所定領域に、n型電極3を形成する。n型電極3は、窒化物系半導体素子からの光の取り出しの妨げにならないような位置に配置されることが好ましい。また、n型電極3は、透明電極であることがより好ましい。また、金線を接続するために一部にはパッド電極を有することが好ましい。
ここでは、窒化物系半導体層1を支持基板20に接合した後に窒化物系半導体層1を所定の厚さに研磨等した後にn型電極3を形成しているが、n型電極3を形成した後、窒化物系半導体層1を支持基板20に接合してもよい。
図2(b)に示す第6工程において、窒化物系半導体層1と保持基板21とを接合する。具体的には、窒化物系半導体層1のn型電極3と、保持基板21とを接合する。接着方法としては、接着剤22を用いる。接着剤22については、後述する。
図2(c)に示す第7工程において、窒化物系半導体層1、支持基板20、保持基板21等の隙間に接着剤22を充填する。接着剤22は、ろう状の物質などを用いるが第7工程後の支持基板20除去の際に窒化物系半導体層1に集中的に加わる応力や振動等を緩和し、接着剤22を取り除く際に窒化物系半導体層1に悪影響を与えないものであればよい。例えば、蜜ろう、油脂、カルナバ、木ロウ、パラフィン、シェラック、ロジン、ピッチなどの天然物、PEG(ポリエチレングリコール)、PPG(ポリプロピレングリコール)、酢酸ビニル、ナイロン、アクリル、各種ポリマーなどの合成物質の混合物を用いることができる。
接着剤22にろう状の物質を用いた場合、接着剤22と、接着剤22を塗る窒化物系半導体層1等を接着剤22の軟化点から20〜50℃高温にまで加熱し、軟化した接着剤22を窒化物系半導体層1等に塗る。接着剤22の軟化点から20℃高温の温度よりも低温で接合する場合、接着不良の原因となる。また接着剤22の軟化点から50℃高温の温度よりも更に高温で接合する場合、冷却する際の歪み等の原因となり窒化物系半導体層1へ応力及び振動が加わりダメージとなる可能性がある。次に、接着剤22が塗られた窒化物系半導体層1等を接合し、加圧した状態で冷却する。これにより、支持基板20除去の際に窒化物系半導体層1に集中的に加わる応力や振動等を緩和することができる。
図4(a)に示す第8工程において、基板溝20hが、支持基板20の主面と反対側の面に露出するまで、支持基板20の少なくとも一部を除去する。具体的には、研磨、エッチング等を用いる。これによれば、窒化物系半導体層1は、素子分離の際のダイシング等による応力及び振動を受けなくなり、窒化物系半導体層1への割れ、欠け及び、窒化物系半導体層1へのダメージを低減することができる。また、支持基板20の主面と反対側の面からのダイシング等により、基板溝20hに沿って支持基板20を削ってもよい。この場合、窒化物系半導体層1への応力及び振動を加えないような条件で研削する必要がある。
図4(b)に示す第9工程において、接着剤22を窒化物系半導体層1等の周辺から除去する。具体的には、接着剤22にろう状の物質を用いた場合、アルコール、IPA(イソプロピルアルコール)、アセトン、炭化水素系溶剤を用いて接着剤22を除去し、窒化物系半導体層1等を洗浄する。これにより、保持基板21と窒化物系半導体層1を分離する。
図4(c)に示す第10工程において、窒化物系半導体層1を素子に分割する。具体的には、支持基板20の主面に対して垂直方向に、分離線100に沿って窒化物系半導体層1をダイシングにより素子分離する。
以上説明した本発明に係る第1実施形態の窒化物系発光ダイオード素子の作製方法によれば、素子分離の際に分離溝となる基板溝20hを備える支持基板20を作製することで、支持基板20と窒化物系半導体層1とを接合後、素子分離の際に支持基板20へ基板溝20hを作製する必要がなくなる。これにより、基板溝20h作製による窒化物系半導体層1への割れ、欠け及び、窒化物系半導体層へのダメージを低減することができる。また、支持基板20と窒化物系半導体層1とを接合する前に基板溝20hを作成することが出来るため、素子分離の際に生じるばりの発生を防止することもできる。
(第2実施形態)
以下、本発明に係る第2実施形態の窒化物系発光ダイオード素子の作製方法について説明する。図5から図8は、第2実施形態の窒化物系発光ダイオード素子の作製方法を示した断面図である。
以下、本発明に係る第2実施形態の窒化物系発光ダイオード素子の作製方法について説明する。図5から図8は、第2実施形態の窒化物系発光ダイオード素子の作製方法を示した断面図である。
図5(a)に示す第1工程において、成長用基板10に結晶成長により窒化物系半導体層1を例えば、MOCVD法により形成する。第2実施形態は、成長用基板10にサファイアを用いている。窒化物系半導体層1は、素子構造を有し、例えば、成長用基板10であるサファイア基板状に例えばサファイア基板に近い側から、バッファ層、nコンタクト層、nクラッド層、活性層、キャップ層、pクラッド層、pコンタクト層を有する。この後、熱処理または電子線照射を行うことにより、pクラッド層及びpコンタクト層のp型化を行う。
この後、窒化物系半導体層1に半導体溝1hを作製する。具体的には、窒化物系半導体層1の半導体層主面に対して垂直方向に、素子ごとに窒化物系半導体層1を成長用基板10に至るまでダイシングする。ダイシングに限らずエッチング、レーザ等によって半導体溝1hを作製してもよい。半導体溝1hの作製方法は、これらの方法に限るものではなく、例えば、窒化物系半導体層1を形成する際に選択成長させることにより半導体溝1hを作製してもよい。半導体溝1hは、図3(a)、(b)に示した基板溝20hのように平行もしくは、格子状に作製されることが好ましい。これにより、素子分離の際の加工を容易にすることができるため、基板溝作製による窒化物系半導体層への割れ、欠け及び、窒化物系半導体層へのダメージを更に低減することができる。
また、半導体溝1hは半導体溝深さ1L1を窒化物系半導体層1から成長用基板10にいたるまでの深さとせずに窒化物系半導体層1の途中までとしても構わない。この際半導体溝底厚さ1L2は、窒化物系半導体層1と成長用基板10との厚さを足した距離から半導体溝深さ1L1を引いた距離となる。半導体溝幅1L3は、半導体溝作製方法により異なる。また、半導体溝幅1L3は細ければ細いほど好ましい。
図5(b)に示す第2工程において、窒化物系半導体層1の上部に、p型電極2を形成する。具体的な形成方法は第1実施形態の第2工程と同様である。
図5(c)に示す第3工程において、銅と銅の酸化物からなる支持基板20を作製する。支持基板20の作製方法は、第1実施形態の第3工程と同様である。
図6(a)に示す第4工程において、p型電極2と成長用基板10とを備える窒化物系半導体層1と支持基板20とを接合する。具体的には、窒化物系半導体層1のp型電極2と、支持基板20の基板溝20hを備えた面とを接合する。接合方法は、第1実施形態の第3工程と同様である。
図6(b)に示す第5工程において、窒化物系半導体層1から成長用基板10を除去する。具体的には、研磨もしくは、レーザ光の照射などによって窒化物系半導体層1から成長用基板10を除去する。その後、ドライエッチングもしくは、ウエットエッチングなどによって、窒化物系半導体層1に含まれるバッファ層を除去する。また、成長用基板10側から、レーザ光を照射することで、成長用基板10と窒化物系半導体層1とを分離する方法で成長用基板10を除去してもよい。
図6(c)に示す第6工程において、真空蒸着法などを用いて、窒化物系半導体層1のn型コンタクト層の露出された表面上の所定領域に、n型電極3を形成する。n型電極3は、窒化物系半導体素子からの光の取り出しの妨げにならないような位置に配置されることが好ましい。また、n型電極3は、透明電極であることがより好ましい。また、金線を接続するために一部にはパッド電極を有することが好ましい。
図7(a)〜図8(b)に示す第7〜第11工程において、第1実施例の第6〜第9工程と同様に窒化物系半導体層1と保持基板21とを接合し、接着剤22を充填した後に支持基板20の一部を除去する。その後、洗浄することにより、図8(b)第11工程に至る。
図8(c)に示す第11工程において、保持基板21を洗浄により除去する。第2実施形態では、窒化物系半導体層1が既に分離されているためこれにより、素子分離が完了する。
以上説明した本発明に係る第2実施形態の窒化物系発光ダイオード素子の作製方法によれば、素子分離の際に分離溝となる半導体溝1hと基板溝20hとをそれぞれ備える窒化物系半導体層1と支持基板20とを作製することで、支持基板20と窒化物系半導体層1とを接合後、素子分離の際に分離溝を作製する必要がなくなる。これにより、基板溝20h作製による窒化物系半導体層への割れ、欠け及び、窒化物系半導体層1へのダメージを低減することができる。また、支持基板20と窒化物系半導体層1とを接合する前に基板溝20hを作成することが出来るため、素子分離の際に生じるばりの発生を防止することもできる。
(第3実施形態)
以下、本発明に係る第3実施形態の窒化物系半導体レーザ素子の作製方法について説明する。図9から図10は、第3実施形態の窒化物系半導体レーザ素子の作製方法を示した断面図である。
以下、本発明に係る第3実施形態の窒化物系半導体レーザ素子の作製方法について説明する。図9から図10は、第3実施形態の窒化物系半導体レーザ素子の作製方法を示した断面図である。
図9(a)に示す第1工程において、LD構造とした窒化物系半導体層1にp型電極2とn型電極3とを形成した後、基板溝20hを備えた支持基板20をp型電極2部分で接合させる。
具体的には、第1実施形態の第1工程と同様にして窒化物系半導体層1を形成する。窒化物系半導体層1は、素子構造を有し、例えば、成長用基板10として機能するn型GaN基板に近い側から、AlGaNもしくは、GaNからなるバッファ層、アンドープGaNからなるGaN層、nコンタクト層、nクラッド層、n側ガイド層、活性層、キャップ層、p側ガイド層、pクラッド層、pコンタクト層を有する。なお、本実施形態にあってはn型GaN基板も含めて窒化物系半導体層1とする。次に、エッチングにより、窒化物系半導体層1をリッジ構造とする。その後、第1実施形態の第2〜第5工程と同様にして、p型化処理、p型電極2の形成、支持基板20への接合、n型電極3の形成を行う。
ここでは、窒化物系半導体層1を支持基板20に接合した後に窒化物系半導体層1を所定の厚さに研磨等した後にn型電極3を形成しているが、n型電極3を形成した後、窒化物系半導体層1を支持基板20に接合してもよい。
図9(b)〜図10(a)に示す第2〜第4工程において、第1実施例の第6〜第8工程と同様に窒化物系半導体層1と保持基板21とを接合し、接着剤22を充填した後に支持基板20の一部を除去する。
図10(b)に示す第5工程において、接着剤22を洗浄により除去する。この後、窒化物系半導体層1を素子に分割する。具体的には、支持基板20の主面に対して垂直方向に、分離線100に沿って窒化物系半導体層1をダイシング等により素子分離する。
図10(c)は、素子分離後の窒化物系半導体素子である。
以上説明した本発明に係る第3実施形態の窒化物系半導体レーザ素子の作製方法によれば、素子分離の際に分離溝となる基板溝20hを備える支持基板20を作製することで、支持基板20と窒化物系半導体層1とを接合後、素子分離の際に支持基板20へ基板溝20hを作製する必要がなくなる。これにより、基板溝20h作製による窒化物系半導体層1への割れ、欠け及び、窒化物系半導体層へのダメージを低減することができる。また、支持基板20と窒化物系半導体層1とを接合する前に基板溝20hを作成することが出来るため、素子分離の際に生じるばりの発生を防止することもできる。
(第4実施形態)
以下、本発明に係る第4実施形態の窒化物系発光ダイオード素子の作製方法について説明する。図11から図12は、第4実施形態の窒化物系発光ダイオード素子の作製方法を示した断面図である。
以下、本発明に係る第4実施形態の窒化物系発光ダイオード素子の作製方法について説明する。図11から図12は、第4実施形態の窒化物系発光ダイオード素子の作製方法を示した断面図である。
図11(a)に示す第1工程において、第1実施形態の第3工程と同様に銅と銅の酸化物からなる支持基板20と基板溝20hとを作製する。また、板状の補助基板23と、補助基板23と剥離層24とを作製する。具体的には、補助基板23は接合する支持基板20と熱膨張係数の近い材料であることが好ましい。また、剥離層24は、箔、物理的蒸着法、化学的蒸着法により補助基板23上に形成した薄膜等を用いる事ができる。例えば、剥離層24は、金属薄膜、アモルファス層、もしくは空隙部を有する層である。
図11(b)に示す第2工程において、剥離層24を介して支持基板20と補助基板23とを接合する。具体的には、熱処理等によって剥離層24の表面を軟化し、支持基板20と接合する。
図11(c)に示す第3工程において、基板溝20hが、支持基板20の主面と反対側の面に露出するまで、支持基板20の少なくとも一部を除去する。具体的には、研磨、エッチング等を用いる。
図12(a)に示す第4工程において、予め第1実施例の第1、第2工程と同様にして形成したp型電極2を備える窒化物系半導体層1と支持基板20とを第1実施例の第3〜5工程と同様に接合し、n型電極3を形成する。
図12(b)に示す第5工程において、支持基板20から剥離層24を剥離する。具体的には、剥離方法は、主面方向の応力を加える、補助基板23側からのレーザ光照射、急激な加熱による温度変化もしくは、選択エッチング等が有効である。
例えば、剥離層24にアモルファス層を使用した場合、補助基板23側からアモルファス層が吸収する波長のレーザ光を照射すると、アモルファス層が変形して支持基板20を剥離する。
図12(c)に示す第6工程において、窒化物系半導体層1を素子に分割する。具体的には、支持基板20の主面に対して垂直方向に、分離線100に沿って窒化物系半導体層1をダイシングにより素子分離する。
以上説明した本発明に係る第4実施形態の窒化物系発光ダイオード素子の作製方法によれば、素子分離する際に支持基板20を除去することなく、基板溝20hを作成することができる。これによれば、研磨、エッチング等を用いることがないため、窒化物系半導体層1は、素子分離の際の応力及び振動を受けなくなり、窒化物系半導体層1への割れ、欠け及び、窒化物系半導体層1へのダメージを更に低減することができる。
また、接着剤22を用いる必要がないため、窒化物系半導体層1への接着剤22の充填処理等による処理を行う必要がなくなる。
(その他の実施形態)
本発明は上記の実施形態によって記載したが、この開示の一部をなす論述及び図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施形態、実施例及び運用技術が明らかとなろう。
本発明は上記の実施形態によって記載したが、この開示の一部をなす論述及び図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施形態、実施例及び運用技術が明らかとなろう。
例えば、第1〜第4実施形態では、主として、窒化物系半導体層1の活性層から放出される光を利用する発光ダイオードや半導体レーザの製造方法について例示したが、本発明はこれに限らず、これら発光素子からの放出光を励起光とする蛍光体とを組み合わせた発光素子の製造にも利用可能である。又、窒化物系半導体層1を有するHEMT(High Electron Mobility Transistor)などの電子デバイス、SAW(Surface Acoustic Wave)デバイス、受光素子への応用が可能である。又、本発明による基板の張り替え技術を応用することにより、多波長の半導体レーザへの応用が可能であり、これにより多波長レーザにおけるウェハ面内での発光点間隔の歩留りを向上させることができる。
また、第1〜第4の実施の形態では、MOCVD法を用いて、窒化物系半導体層1を結晶成長させる説明したが、本発明はこれに限らず、HVPE法やガスソースMBE法などを用いて、窒化物系半導体層1を結晶成長させてもよい。また、窒化物系半導体層1の結晶構造として、ウルツ鉱型であっても閃亜鉛鉱型構造であってもよい。また、成長の面方位は、(0001)に限るものではなく、(11−20)や(1−100)でもよい。また、横方向成長を抑制するために、成長阻止層の利用、成長圧力、成長温度、成長速度などを変更させてもよい。
また、窒化物系半導体層1の形状は、メサ構造、リッジ構造などの電流狭窄造を有するものでもよい。
また、第1〜第4の実施の形態では、窒化物系半導体層1の成長用基板10として、GaN基板、サファイア基板、GaAs基板を用いたが、本発明はこれに限らず、窒化物系半導体層1の成長の可能な基板、例えば、Si、SiC、MgO、ZnO、スピネル等が使用可能である。
また、支持基板20は、導電性であることが好ましく、第1〜第4の実施の形態において用いた、金属−金属酸化物の複合材料の他、導電性半導体(Si、SiC、GaAs、ZnO等)や、金属あるいは複合金属(Al、Fe−Ni、Cu−W、CU−Mo等)などを用いることができる。一般に、半導体材料よりも金属系材料が機械特性に優れ、割れにくいために、支持基板材料として適している。更に、より好ましくは、Cu、Ag、Auなどの高導電性の金属と、W、Mo、Ni、CuOなどの高硬度の金属あるいは金属酸化物とを複合して、高い導電性と高い機械強度とを併せ持つ材料を用いることである。この場合、例えばCu−Co(Cu:50重量%、Co:50重量%)、Cu−W(Cu:50重量%、W:50重量%)、Cu−Mo(Cu:50重量%、Mo:50重量%)の熱膨張係数は、それぞれ、9×20-6/K、7×20-6/K、7×20-6/Kである。同基板材料に対して、小さな熱膨張係数を有する調整層材料としては、例えば、Si、W、Moなどが挙げられる。又、同基板材料に対して、大きな熱膨張係数を有する調整層材料としては、例えば、Ni、Au、Cu、An−Sn、Ag、Alなどが挙げられる。
このように、本発明はここでは記載していない様々な実施形態等を含むことは勿論である。したがって、本発明の技術的範囲は上記の説明から妥当な特許請求の範囲に係る発明特定事項によってのみ定められるものである。
1…窒化系半導体層、1h…半導体溝、1L1…半導体溝深さ、1L2…半導体溝底厚さ
1L3…半導体溝幅、2…p型電極、3…n型電極、4…保護膜、10…成長用基板
20…支持基板、20h…基板溝、20L1…基板溝深さ、20L2…基板溝底厚さ
20L3…基板溝幅、21…保持基板、22…接着剤、23…補助基板、24…剥離層
100…分離線
1L3…半導体溝幅、2…p型電極、3…n型電極、4…保護膜、10…成長用基板
20…支持基板、20h…基板溝、20L1…基板溝深さ、20L2…基板溝底厚さ
20L3…基板溝幅、21…保持基板、22…接着剤、23…補助基板、24…剥離層
100…分離線
Claims (7)
- 主面から垂直方向に深さを有する基板溝を備える主基板を作製する工程と、
前記主面側に窒化物系半導体層を接合する工程と、
前記基板溝が、前記主面と反対側の面に露出するまで、前記反対側の面の少なくとも一部を除去する工程とを含むことを特徴とする窒化物系半導体素子の作製方法。 - 窒化物系半導体層主面から垂直方向に深さを有する半導体溝を備える窒化物系半導体層を作製する工程と、
主面から垂直方向に深さを有する基板溝を備える主基板を作製する工程と、
前記主面側に前記窒化物系半導体層主面を前記半導体溝と前記基板溝とが対向するように接合する工程と、
前記半導体溝が、前記窒化物系半導体層主面と反対側の面に露出するまで、前記窒化物系半導体層の少なくとも一部を除去する工程と
前記基板溝が、前記主面と反対側の面に露出するまで、前記主基板の少なくとも一部を除去する工程とを含むことを特徴とする窒化物系半導体素子の作製方法。 - 前記主基板の除去は、エッチングによることを特徴とする請求項1又は請求項2に記載の窒化物系半導体素子の作製方法。
- 前記主基板の除去は、研磨によることを特徴とする請求項1又は請求項2に記載の窒化物系半導体素子の作製方法。
- 前記基板溝が、前記主面上に格子状に配置されていることを特徴とする請求項1〜請求項4のいずれか1項に記載の窒化物系半導体素子の作製方法。
- 前記主基板は、銅、タングステン、モリブデン、シリコン、ガリウム、砒素、又は、炭素の少なくとも1つを含むことを特徴とする請求項1〜請求項5のいずれか1項に記載の窒化物系半導体素子の作製方法。
- 前記主基板は前記主面から垂直方向に複数の層で形成され、前記主基板の一部を除去する工程は、前記層と当該層に隣接する層との間で剥離させることを特徴とする請求項1〜請求項6のいずれか1項に記載の窒化物系半導体素子の作製方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005120133A JP2006303034A (ja) | 2005-04-18 | 2005-04-18 | 窒化物系半導体素子の作製方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005120133A JP2006303034A (ja) | 2005-04-18 | 2005-04-18 | 窒化物系半導体素子の作製方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006303034A true JP2006303034A (ja) | 2006-11-02 |
Family
ID=37470996
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005120133A Withdrawn JP2006303034A (ja) | 2005-04-18 | 2005-04-18 | 窒化物系半導体素子の作製方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006303034A (ja) |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009176966A (ja) * | 2008-01-24 | 2009-08-06 | Toyoda Gosei Co Ltd | Iii族窒化物半導体素子、およびその製造方法 |
JP2009224454A (ja) * | 2008-03-14 | 2009-10-01 | Disco Abrasive Syst Ltd | 光デバイスの製造方法 |
JP2009224683A (ja) * | 2008-03-18 | 2009-10-01 | Disco Abrasive Syst Ltd | 光デバイスの製造方法 |
JP2009229641A (ja) * | 2008-03-21 | 2009-10-08 | Disco Abrasive Syst Ltd | 光デバイスの製造方法 |
JP2009237067A (ja) * | 2008-03-26 | 2009-10-15 | Disco Abrasive Syst Ltd | 光デバイスの製造方法 |
EP2302705A2 (en) * | 2008-06-02 | 2011-03-30 | Korea University Industrial & Academic Collaboration Foundation | Supporting substrate for fabrication of semiconductor light emitting device and semiconductor light emitting device using the same |
WO2013036482A1 (en) * | 2011-09-06 | 2013-03-14 | Bridgelux, Inc. | Gan leds with improved area and method for making the same |
KR101797970B1 (ko) * | 2011-05-23 | 2017-11-15 | 엘지이노텍 주식회사 | 반도체 지지부재 |
KR101847941B1 (ko) * | 2012-02-08 | 2018-04-11 | 삼성전자주식회사 | 반도체 발광소자 및 그 제조방법 |
-
2005
- 2005-04-18 JP JP2005120133A patent/JP2006303034A/ja not_active Withdrawn
Cited By (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009176966A (ja) * | 2008-01-24 | 2009-08-06 | Toyoda Gosei Co Ltd | Iii族窒化物半導体素子、およびその製造方法 |
JP2009224454A (ja) * | 2008-03-14 | 2009-10-01 | Disco Abrasive Syst Ltd | 光デバイスの製造方法 |
JP2009224683A (ja) * | 2008-03-18 | 2009-10-01 | Disco Abrasive Syst Ltd | 光デバイスの製造方法 |
JP2009229641A (ja) * | 2008-03-21 | 2009-10-08 | Disco Abrasive Syst Ltd | 光デバイスの製造方法 |
JP2009237067A (ja) * | 2008-03-26 | 2009-10-15 | Disco Abrasive Syst Ltd | 光デバイスの製造方法 |
JP2011522436A (ja) * | 2008-06-02 | 2011-07-28 | コリア ユニバーシティ インダストリアル アンド アカデミック コラボレイション ファウンデーション | 半導体発光素子製造用支持基板及びこの支持基板を用いた半導体発光素子 |
EP2302705A2 (en) * | 2008-06-02 | 2011-03-30 | Korea University Industrial & Academic Collaboration Foundation | Supporting substrate for fabrication of semiconductor light emitting device and semiconductor light emitting device using the same |
JP2013070111A (ja) * | 2008-06-02 | 2013-04-18 | Lg Innotek Co Ltd | 半導体発光素子 |
EP2302705A4 (en) * | 2008-06-02 | 2014-10-08 | Lg Innotek Co Ltd | HOLDING SUBSTRATE FOR MANUFACTURING A SEMICONDUCTOR LIGHTING COMPONENT AND SEMICONDUCTOR LUMINOUS ELEMENT THEREWITH |
US8877530B2 (en) | 2008-06-02 | 2014-11-04 | Lg Innotek Co., Ltd. | Supporting substrate for preparing semiconductor light-emitting device and semiconductor light-emitting device using supporting substrates |
US9224910B2 (en) | 2008-06-02 | 2015-12-29 | Lg Innotek Co., Ltd. | Supporting substrate for preparing semiconductor light-emitting device and semiconductor light-emitting device using supporting substrates |
KR101797970B1 (ko) * | 2011-05-23 | 2017-11-15 | 엘지이노텍 주식회사 | 반도체 지지부재 |
WO2013036482A1 (en) * | 2011-09-06 | 2013-03-14 | Bridgelux, Inc. | Gan leds with improved area and method for making the same |
US9018643B2 (en) | 2011-09-06 | 2015-04-28 | Kabushiki Kaisha Toshiba | GaN LEDs with improved area and method for making the same |
KR101847941B1 (ko) * | 2012-02-08 | 2018-04-11 | 삼성전자주식회사 | 반도체 발광소자 및 그 제조방법 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4817673B2 (ja) | 窒化物系半導体素子の作製方法 | |
KR101166922B1 (ko) | 발광 다이오드의 제조 방법 | |
JP3784785B2 (ja) | 垂直構造窒化ガリウム系発光ダイオードの製造方法 | |
JP4624131B2 (ja) | 窒化物系半導体素子の製造方法 | |
KR100495215B1 (ko) | 수직구조 갈륨나이트라이드 발광다이오드 및 그 제조방법 | |
JP4295669B2 (ja) | 半導体素子の製造方法 | |
US7929587B2 (en) | Semiconductor laser diode element and method of manufacturing the same | |
JP3889933B2 (ja) | 半導体発光装置 | |
JP2006303034A (ja) | 窒化物系半導体素子の作製方法 | |
US20110133216A1 (en) | Method of manufacturing semiconductor light emitting device and stacked structure body | |
JP2008532281A (ja) | 高光抽出led用の基板除去方法 | |
JP2005223165A (ja) | 窒化物系発光素子 | |
KR100916366B1 (ko) | 반도체 발광소자용 지지기판 및 이를 이용한 수직구조의 반도체 발광소자 제조 방법 | |
JP2007116110A (ja) | 窒化物系半導体素子の製造方法 | |
JP4799041B2 (ja) | 窒化物系半導体素子の製造方法 | |
US7265389B2 (en) | Light emitting diode and fabricating method thereof | |
JP4825003B2 (ja) | 窒化物半導体発光素子及び窒化物半導体発光素子製造方法 | |
JP4731180B2 (ja) | 窒化物系半導体素子の製造方法 | |
JP2007221051A (ja) | 窒化物系半導体素子の製造方法 | |
JP2007173369A (ja) | 半導体発光素子及び半導体発光素子の製造方法 | |
JP4279631B2 (ja) | 窒化物系半導体素子の製造方法 | |
KR20070039195A (ko) | 열적 안정성이 개선된 반도체 소자 및 이의 제조방법 | |
KR20070018235A (ko) | 발광다이오드 및 그 제조 방법 | |
JP2011049466A (ja) | 窒化物系半導体素子の製造方法および窒化物系半導体素子 | |
KR102649711B1 (ko) | 초박형 반도체 다이의 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070911 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20080118 |
|
RD13 | Notification of appointment of power of sub attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7433 Effective date: 20080201 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20090630 |