JP4731180B2 - 窒化物系半導体素子の製造方法 - Google Patents

窒化物系半導体素子の製造方法 Download PDF

Info

Publication number
JP4731180B2
JP4731180B2 JP2005044414A JP2005044414A JP4731180B2 JP 4731180 B2 JP4731180 B2 JP 4731180B2 JP 2005044414 A JP2005044414 A JP 2005044414A JP 2005044414 A JP2005044414 A JP 2005044414A JP 4731180 B2 JP4731180 B2 JP 4731180B2
Authority
JP
Japan
Prior art keywords
layer
substrate
nitride
semiconductor element
based semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005044414A
Other languages
English (en)
Other versions
JP2006229153A (ja
Inventor
康光 久納
邦生 竹内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2005044414A priority Critical patent/JP4731180B2/ja
Publication of JP2006229153A publication Critical patent/JP2006229153A/ja
Application granted granted Critical
Publication of JP4731180B2 publication Critical patent/JP4731180B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Recrystallisation Techniques (AREA)
  • Semiconductor Lasers (AREA)
  • Led Devices (AREA)

Description

本発明は、窒化物系半導体素子の製造方法に関する。
近年、GaN、InN、AlN等の窒化物系化合物半導体は、青色や緑色の発光ダイオード(LED)や青紫色半導体レーザなどの発光素子、高温動作可能な高速トランジスタなどの電子デバイスの材料として盛んに用いられている。この窒化物系半導体は、一般に、バルク単結晶の製造が困難なことから、サファイアやSiCなどの異種基板(成長用基板)上に、ヘテロエピキャシタル成長法を用いて形成される。
しかし、サファイアは絶縁体であるために、半導体層の同一面上にp及びn電極を形成する必要があり、同一径のウェハから取れる素子数が少なく、更に同一素子面積における有効発光面積を狭めるという問題があった。又、サファイア基板の熱伝導率は、42W/m・kであり、GaNの熱伝導率130W/m・kに比べると、低い。このため、サファイア基板上に形成した窒化物半導体素子は、放熱性能に問題があった。
そこで、窒化物系半導体素子層からサファイア基板をエッチングや研磨、又はレーザ照射(例えば、非特許文献1参照。)等により除去する方法が用いられているが、一般に窒化物系半導体素子層の厚みは数μmから数十μmと非常に薄いために、基板を除去する際、あるいはその後のプロセスの際に、クラックや割れが発生しやすい。そのため、予め、窒化物系半導体素子層の表面に、支持基板を熱圧着等により接合しておくことが必要となる。
しかしながら、図14(a)に示すように、サファイア基板501上の窒化物系半導体素子層503と支持基板510とを、融着層509を介して接合する際、半導体素子層表面には、窒化物系半導体素子層503とサファイア基板501との大きな熱膨張係数の差に起因し、サファイア基板501に反りが発生する。そして、図14(b)に示すように、窒化物系半導体素子層503と支持基板510とを接合すると、基板面内で、窒化物系半導体素子層503と支持基板510とが接触する面積が限定される。
従って、基板の全面で密着性の良い接合を得ることが非常に困難であり、ウェハ面内で、部分的に支持基板との接合が不十分な領域が存在するとともに、同領域においてはサファイア基板を除去する際に半導体素子層にクラックや割れが発生しやすいという問題が生じる。
そこで、成長用基板の裏面側に、成長用基板より小さい熱膨張係数を有する裏面層を備えることにより、成長用基板の反りを抑制する窒化物系半導体素子が開示されている(例えば、特許文献1参照。)。
Physica Satus Solidi(a) 159, 1997年, p.R3 特開2000−22283号公報
しかしながら、上述した特許文献1に記載の窒化物系半導体素子は、サファイア基板などの成長用基板の裏面に裏面層を備えるため、この裏面層は、成長用基板上に窒化物系半導体素子層を形成する際に、高温下、或いは反応性の高い原料ガスの雰囲気下など厳しい条件に晒されることとなる。このため、裏面層には、厳しい条件に耐え得る材料が用いられる必要があり、材料の選択性に制限があった。又、窒化物系半導体素子層を形成する際に、裏面層の影響により、成長用基板の加熱が面内で不均一になり易く、このため成長した窒化物系半導体素子層の素子特性が面内で不均一になり易い、或いは再現性が低下するという課題があった。更に、窒化物系半導体素子層を形成する際に、既に裏面層が形成されているため、窒化物系半導体素子層形成後の反りの微調整が困難であった。
そこで、本発明は、上記の課題に鑑み、材料的な制限を必要とせず、ウェハの反りの微調整が可能な調整層を用い、ウェハの反りに起因する支持基板との不均一な接合を低減する窒化物系半導体素子の製造方法及び窒化物系半導体素子を提供することを目的とする。
上記目的を達成するため、本発明の第1の特徴は、(a)第1の基板上に、少なくとも1層以上の窒化物系半導体素子層を形成する工程と、(b)第2の基板の一方の主面上に、第2の基板とは熱膨張係数の異なる材料からなる調整層を形成する工程と、(c)窒化物系半導体素子層上に、第2の基板の他方の主面を接合する工程と、(d)接合された窒化物系半導体素子層及び第2の基板から第1の基板を除去する工程とを含む窒化物系半導体素子の製造方法であることを要旨とする。
第1の特徴に係る窒化物系半導体素子の製造方法によると、第2の基板(支持基板)の裏面側に調整層を形成することにより、ウェハの反りに起因する支持基板との不均一な接合を低減することができる。このため、第1の基板(成長用基板)の除去における窒化物系半導体素子層のクラックの発生をウェハ全面で抑制できる。又、第2の基板(支持基板)の反りの低減により、基板除去後の素子層のプロセス(電極形成、研磨など)の均一化が可能となり、ウェハから高い歩留まりで素子を得ることができる。又、第1の基板(成長用基板)の裏面に調整層を有さないため、面内での素子特性を均一なものとすることができ、良好な素子特性を有する窒化物系半導体素子を再現性良く得ることができる。更に、第2の基板(支持基板)の裏面側に調整層を形成するため、調整層は過酷な条件に晒されず、材料的な制限を必要としない。又、窒化物系半導体素子層の形成後に、調整層が形成された第2の基板(支持基板)を接合するため、ウェハの反りの微調整が可能である。
又、第1の特徴に係る窒化物系半導体素子の製造方法において、第1の基板上に形成された窒化物系半導体素子層が、接合する支持基板側に凸状に湾曲する性質を有する場合、調整層は、第2の基板より熱膨張係数が小さい材料からなることが好ましい。
この窒化物系半導体素子の製造方法によると、調整層が第2の基板より熱膨張係数が小さい材料からなることにより、第2の基板は窒化物系半導体素子層側に凹状に湾曲する性質を有することができる。このため、第2の基板と窒化物系半導体素子層との均一な接合が可能となる。
更に、上述の窒化物系半導体素子の製造方法に用いる第2の基板は、金属と該金属の酸化物との複合体を主成分とし、調整層は、Si層であることが好ましい。
又、第1の特徴に係る窒化物系半導体素子の製造方法において、第1の基板上に形成された窒化物系半導体素子層が、接合する支持基板側に凹状に湾曲する性質を有する場合、調整層は、第2の基板より熱膨張係数が大きい材料からなることが好ましい。
この窒化物系半導体素子の製造方法によると、調整層が第2の基板より熱膨張係数が大きい材料からなることにより、第2の基板は窒化物系半導体素子層側に凸状に湾曲する性質を有することができる。このため、第2の基板と窒化物系半導体素子層との均一な接合が可能となる。
更に、上述の窒化物系半導体素子の製造方法に用いる第2の基板は、金属と該金属の酸化物との複合体を主成分とし、調整層は、金属からなる層であることが好ましい。
本発明によると、材料的な制限を必要とせず、ウェハの反りの微調整が可能な調整層を用い、ウェハの反りに起因する支持基板との不均一な接合を低減する窒化物系半導体素子の製造方法及び窒化物系半導体素子を提供することができる。
次に、図面を参照して、本発明の第1〜第4の実施の形態を説明する。以下の図面の記載において、同一又は類似の部分には、同一又は類似の符号を付している。ただし、図面は模式的なものであり、各寸法の比率等は現実のものとは異なることに留意すべきである。従って、具体的な寸法等は以下の説明を参酌して判断すべきものである。又、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることは勿論である。
まず、本発明の第1〜第4の実施の形態の概略を説明する。第1〜第4の実施の形態では、図1(a)に示すように、支持基板10の一方の主面上に、支持基板10とは熱膨張係数の異なる材料からなる調整層11を形成する。そして、成長用基板1上の窒化物系半導体素子層3と支持基板10とを、融着層9を介して接合する。従来の方法では、接合後の冷却中に、図14(b)に示すように、支持基板510と融着層503との間の熱膨張係数差による反りが発生し、基板面内で加圧される領域が限定されるが、本発明では、図1(b)に示すように、調整層11が形成された支持基板10を接合することにより、ウェハ面内での反りの発生を抑制することができる。
(第1の実施の形態)
図2及び図3は、第1の実施の形態に係る窒化物系発光ダイオード素子の製造方法を説明するための断面図である。第1の実施の形態では、サファイア基板上に形成された窒化物系半導体素子層が、接合する支持基板側に凸状に湾曲する性質を有する場合について説明する。第1の実施の形態では、支持基板より熱膨張係数が小さい材料からなる調整層を形成することにより、支持基板は窒化物系半導体素子層側に凹状に湾曲する性質を有することができる。
まず、図2(a)に示すように、MOCVD(Metal Organic Chemical Vapor Deposition)法を用いて、サファイア基板101上に、バッファ層102、下地層113、n型コンタクト層103、n型クラッド層104、活性層105、p型キャップ層106、p型クラッド層107及びp型コンタクト層108を順次成長させ、ついで真空蒸着法によりp側電極を形成する。
具体的には、サファイア基板101を約400〜700℃の温度に保持した状態で、NH3及びTMGa(トリメチルガリウム)からなる原料ガスを用いて、サファイア基板101の(0001)面上に、約10〜50nmの厚みを有するアンドープの非単結晶のGaNからなるバッファ層102を成長させる。
次に、サファイア基板101を約1000〜1200℃(例えば、1150℃)の成長温度に保持した状態で、NH3及びTMGaからなる原料ガスを用いて、バッファ層102上に、約3μmの厚みを有するアンドープの単結晶のGaNからなる下地層113を成長させる。
次に、サファイア基板101を約1000〜1200℃(例えば、1150℃)の成長温度に保持した状態で、NH3及びTMGaからなる原料ガスと、SiH4からなるドーパントガスとを用いて、下地層113上に、約0.5μmの厚みを有するSiがドープされた単結晶のGaNからなるn型コンタクト層103を成長させる。
次に、サファイア基板101を約1000〜1200℃(例えば、1150℃)の成長温度に保持した状態で、NH3、TMGa及びTMAl(トリメチルアルミニウム)からなる原料ガスと、SiH4からなるドーパントガスとを用いて、n型コンタクト層103上に、約0.15μmの厚みを有するSiがドープされた単結晶のAl0.1Ga0.9Nからなるn型クラッド層104を成長させる。
次に、サファイア基板101を約700〜1000℃(例えば、850℃)の成長温度に保持した状態で、NH3、TMGa及びTMIn(トリメチルインジウム)からなる原料ガスを用いて、n型クラッド層104上に、約10nmの厚みを有するアンドープの単結晶のGaNからなる障壁層と、約5nmの厚みを有するアンドープの単結晶のGa0.9In0.1Nからなる井戸層とを交互に成長させる。これにより、4つの障壁層及び3つの井戸層を有するMQW構造の活性層105を成長させる。
次に、サファイア基板101を約700〜1000℃(例えば、850℃)の成長温度に保持した状態で、NH3、TMGa及びTMAlからなる原料ガスと、CP2Mgからなるドーパントガスとを用いて、活性層105上に、約10nmの厚みを有するMgがドープされた単結晶のp型Al0.2Ga0.8Nからなるp型キャップ層106を成長させる。
次に、サファイア基板101を約1000〜1200℃(例えば、1150℃)の成長温度に保持した状態で、NH3、TMGa及びTMAlからなる原料ガスと、CP2Mgからなるドーパントガスとを用いて、p型キャップ層106上に、約0.1μmの厚みを有するMgがドープされた単結晶のAl0.1Ga0.9Nからなるp型クラッド層107を成長させる。
次に、サファイア基板101を約700〜1000℃(例えば、850℃)の成長温度に保持した状態で、NH3、TMGa及びTMAlからなる原料ガスと、CP2Mgからなるドーパントガスとを用いて、p型クラッド層107上に、約5nmの厚みを有するMgがドープされた単結晶のGa0.95In0.05Nからなるp型コンタクト層108を成長させる。
次に、熱処理や電子線処理を行うことにより、p型キャップ層106、p型クラッド層107、p型コンタクト層108のp型化を行う。このようにして、バッファ層102、下地層113、n型コンタクト層103、n型クラッド層104、活性層105、p型キャップ層106、p型クラッド層107及びp型コンタクト層108によって構成される窒化物系半導体素子層を形成する。
この後、約200nmの厚みを有するAg層と、約200nmの厚みを有するPt層と、約500nmの厚みを有するAu層とからなる反射性のp側電極を、真空蒸着法により順次形成する。
ここで、上述したサファイア基板101と窒化物系半導体素子層との熱膨張係数の差に起因して、窒化物系半導体素子層が、接合する支持基板側に凸状に湾曲する。この湾曲量は、室温における2インチφサイズのウェハにおいて、中心部と端部とで約50μm程度の高低差となる。
一方、図2(b)に示すように、CuとCu2Oとの複合材料(例えば、Cu:50重量%、Cu2O:50重量%の含有率を有する複合材料)からなり、約200μmの厚みを有する支持基板110の一方の主面上に、約10nmの厚みを有するTi層からなる接着層を介して、約5μmの厚みを有するSi層からなる調整層111を真空蒸着法により形成する。この調整層111は、支持基板110より熱膨張係数が小さい材料からなる。尚、Ti層からなる接着層は、CuとCu2Oとの複合材料からなる支持基板110と同程度の熱膨張係数を有するので、ここでは調整層111に相当しない。又、支持基板110の他方の主面上に、約10nmの厚みを有するTi層からなる接着層を介して、約500nmの厚みを有するAu層からなる融着層109を真空蒸着法により順次形成する。
ここで、上述した、Cu:50重量%、Cu2O:50重量%の含有率を有する複合材料からなる支持基板110と、Si層からなる調整層111の熱膨張係数は、それぞれ約10×10-6/Kと、約4×10-6/Kであり、支持基板110は接合される窒化物系半導体素子層側に凹状に湾曲する。この湾曲量は、室温における2インチφサイズのウェハにおいて、中心部と端部とで約50μm程度の高低差となる。尚、融着層109の厚みは、約500nmと調整層の厚み(5μm)に比べ、極めて小さいので、支持基板110の湾曲に与える影響は無視できる。
尚、必要に応じて、調整層111の形成後の支持基板110にアニール処理を行ってもよい。
次に、図2(c)に示すように、窒化物系半導体素子層上のp側電極と支持基板110上のAu層からなる融着層109とを、Au−SnやPd−Sn、In−Pdなどからなる半田、あるいはAgからなる導電性ペーストを介して、熱圧着する。例えば、Au−Sn(Au:80重量%、Sn:20重量%)からなる半田を介して接合する場合、支持基板110を約300℃に加熱し、約0.3Paの圧力下で、数10分間保持することで、熱圧着を行う。
次に、図3(a)に示すように、サファイア基板101と、窒化物系半導体素子層界面付近の半導体素子層を溶融することによって、半導体素子層からサファイア基板101を除去する。
具体的には、まず、サファイア基板からNd:YAG(もしくは、Nd:YVO4など)レーザ光の第3高調波(波長:約355nm)あるいは第4高調波(波長:約266nm)、もしくはKrFエキシマレーザ光(波長:約248nm)などを、約200〜1000mJ/cm2のエネルギー密度で照射することにより、レーザ光をサファイア/GaN界面付近のGaN層に吸収させることによって、GaNをGaとN2に分解する。これを約40℃に加熱することによって、分解されたGaが溶融状態となるので、窒化物系半導体素子層からサファイア基板101が分離される。付着したGaは塩酸水溶液により除去できる。この後、研磨やエッチングを用いて、n型コンタクト層103を露出させる。
次に、図3(b)に示すように、真空蒸着法を用いて、n型コンタクト層103上に約1nmの厚みを有するTi層と、約5nmの厚みを有するAl層からなる透光性のn側電極112を形成する。
次に、図3(c)に示すように、ダイシングやレーザスクライブあるいは、支持基板110の選択エッチングによって、素子分離を行う。このようにして、第1の実施の形態に係る窒化物系半導体素子が形成される。
第1の実施の形態に係る窒化物系半導体素子の製造方法及び窒化物系半導体素子によると、支持基板110の裏面側に調整層111を形成することにより、ウェハの反りに起因する窒化物系半導体素子層と支持基板110との不均一な接合を低減することができる。このため、サファイア基板101の除去における窒化物系半導体素子層のクラックの発生をウェハ全面で抑制できる。又、支持基板110の反りの低減により、基板除去後の素子層のプロセス(電極形成、研磨など)の均一化が可能となり、ウェハから高い歩留まりで素子を得ることができる。
又、第1の実施の形態に係る窒化物系半導体素子の製造方法及び窒化物系半導体素子によると、成長用基板(サファイア基板101)の裏面に調整層を有さないため、面内での素子特性を均一なものとすることができ、良好な素子特性を有する窒化物系半導体素子を再現性良く得ることができる。
又、支持基板110の裏面側に調整層111を形成するため、調整層111は過酷な条件に晒されず、材料的な制限を必要としない。又、窒化物系半導体素子層の形成後に、調整層111が形成された支持基板110を接合するため、ウェハの反りの微調整が可能である。
又、第1の実施の形態において、調整層111の形成後の支持基板110にアニール処理を行うことが好ましい。これにより、調整層111と支持基板110との密着性を高めることができるため、比較的大きな湾曲が要求される際に、同界面での剥離を抑制することができる。又、アニール処理の温度により、湾曲量を再度調整することができる。
又、調整層111は、支持基板110を窒化物系半導体素子層に接合した後、除去することも可能である。よって、調整層111の材質としてSiO2などを用いても、調整層111を除去することにより、導電性、放熱性を悪化させることがない。同様に、支持基板110としてSiやGaAsなどを用いて、そのへき開性を利用したい場合、調整層111の材質として展性、粘性を有する金属などを用いても、調整層111を除去することにより、へき開性を確保することができる。
又、調整層111は、支持基板110の窒化物系半導体素子層との接合面とは反対側の面に形成されるため、支持基板110と窒化物系半導体素子層との接着性の悪化を考慮する必要がない。
又、第1の実施の形態では、調整層111が支持基板110より熱膨張係数が小さい材料からなることにより、支持基板110は窒化物系半導体素子層側に凹状に湾曲する性質を有することができる。このため、支持基板110と窒化物系半導体素子層との均一な接合が可能となる。このような例として、支持基板110は、金属と該金属の酸化物との複合体を主成分とし、調整層111は、Si層であることが好ましい。
又、第1の実施の形態において、支持基板110は導電性であることが好ましく、より好ましくは金属又は金属複合体であることが好ましい。金属又は金属複合体は、導電性が良好であるだけでなく、熱伝導率に優れるため、窒化物系半導体素子の放熱性を向上することができる。
(第2の実施の形態)
図4及び図5は、第2の実施の形態に係る窒化物系発光ダイオード素子の製造方法を説明するための断面図である。第2の実施の形態では、Si基板上に形成された窒化物系半導体素子層が、接合する支持基板側に凹状に湾曲する性質を有する場合について説明する。第2の実施の形態では、支持基板より熱膨張係数が大きい材料からなる調整層を形成することにより、支持基板は窒化物系半導体素子層側に凸状に湾曲する性質を有することができる。
まず、図4(a)に示すように、MOCVD法を用いて、Si基板201上に、バッファ層202、下地層213、n型コンタクト層203、n型クラッド層204、活性層205、p型キャップ層206、p型クラッド層207及びp型コンタクト層208を順次成長させ、ついで真空蒸着法によりp側電極を形成する。
具体的には、Si基板201を約1000〜1200℃(例えば、1150℃)の温度に保持した状態で、NH3及びTMGaからなる原料ガスを用いて、Si基板の(111)面上に、約5nmの厚みを有するAl層と約20nmの厚みを有するGaN層を交互に約50対積層したAlN/GaN多層膜からなるバッファ層202を成長させる。
次に、第1の実施の形態と同様に、下地層213、n型コンタクト層203、n型クラッド層204、活性層205、p型キャップ層206、p型クラッド層207及びp型コンタクト層208によって構成される窒化物系半導体素子層を形成する。この後、第1の実施の形態と同様に、p側電極を真空蒸着法により形成する。
ここで、上述したSi基板201と窒化物系半導体素子層との熱膨張係数の差に起因して、窒化物系半導体素子層が、接合する支持基板側に凹状に湾曲する。この湾曲量は、室温における5インチφサイズのウェハにおいて、中心部と端部とで約50〜100μm程度の高低差となる。
一方、図4(b)に示すように、CuとCu2Oとの複合材料(例えば、Cu:50重量%、Cu2O:50重量%の含有率を有する複合材料)からなり、約200μmの厚みを有する支持基板210の一方の主面上に、約10nmの厚みを有するTi層からなる接着層を介して、約5μmの厚みを有するCu層からなる調整層211を真空蒸着法により形成する。この調整層211は、支持基板210より熱膨張係数が大きい材料からなる。尚、Ti層からなる接着層は、CuとCu2Oとの複合材料からなる支持基板210と同程度の熱膨張係数を有するので、ここでは調整層211に相当しない。又、支持基板210の他方の主面上に、約10nmの厚みを有するTi層からなる接着層を介して、約500nmの厚みを有するAu層からなる融着層209を真空蒸着法により順次形成する。
ここで、上述した、Cu:50重量%、Cu2O:50重量%の含有率を有する複合材料からなる支持基板210と、Cu層からなる調整層211の熱膨張係数は、それぞれ約10×10-6/Kと、約17×10-6/Kであり、支持基板210は接合される窒化物系半導体素子層側に凹状に湾曲する。この湾曲量は、室温における5インチφサイズのウェハにおいて、中心部と端部とで約50〜100μm程度の高低差となる。
尚、必要に応じて、調整層211の形成後の支持基板210にアニール処理を行ってもよい。
次に、図4(c)に示すように、窒化物系半導体素子層上のp側電極と支持基板210上の融着層209とを、Au−SnやPd−Sn、In−Pdなどからなる半田、あるいはAgからなる導電性ペーストを介して、熱圧着する。例えば、Au−Sn(Au:80重量%、Sn:20重量%)からなる半田を介して接合する場合、支持基板210を約300℃に加熱し、約0.3Paの圧力下で、数10分間保持することで、熱圧着を行う。
次に、図5(a)に示すように、窒化物系半導体素子層からSi基板201を、弗化水素酸系水溶液によるウェットエッチングにより除去する。この後、研磨やエッチングを用いて、n型コンタクト層203を露出させる。
次に、図5(b)に示すように、第1の実施の形態と同様に、透光性のn側電極212を形成する。
次に、図5(c)に示すように、第1の実施の形態と同様に、素子分離を行う。このようにして、第2の実施の形態に係る窒化物系半導体素子が形成される。
第2の実施の形態に係る窒化物系半導体素子の製造方法及び窒化物系半導体素子によると、調整層211が支持基板210より熱膨張係数が大きい材料からなることにより、支持基板210は窒化物系半導体素子層側に凸状に湾曲する性質を有することができる。このため、支持基板210と窒化物系半導体素子層との均一な接合が可能となる。このような例として、支持基板210は、金属と該金属の酸化物との複合体を主成分とし、調整層211は、金属層であることが好ましい。
(第3の実施の形態)
図6〜9は、第3の実施の形態に係る窒化物系半導体レーザの製造方法を説明するための図である。第3の実施の形態では、サファイア基板上に形成された窒化物系半導体素子層が、接合する支持基板側に凸状に湾曲する性質を有する場合について説明する。第3の実施の形態では、支持基板より熱膨張係数が小さい材料からなる調整層を形成することにより、支持基板は窒化物系半導体素子層側に凹状に湾曲する性質を有することができる。
まず、図6(a)に示すように、MOCVD(Metal Organic Chemical Vapor Deposition)法を用いて、サファイア基板301上に、バッファ層302、下地層313、n型コンタクト層303、n型クラッド層304、n型光ガイド層314、活性層305、p型キャリアブロック層315、p型光ガイド層319、p型クラッド層307及びp型コンタクト層308を順次成長させる。その後、リッジ部、電極ブロック層、p側電極及びp側パッド電極を形成する。
具体的には、第1の実施の形態と同様に、サファイア基板301上に、バッファ層302、下地層313、n型コンタクト層303を成長させる。
次に、サファイア基板301を約1000〜1200℃(例えば、1150℃)の成長温度に保持した状態で、NH3、TMGa及びTMAl(トリメチルアルミニウム)からなる原料ガスと、SiH4からなるドーパントガスとを用いて、n型コンタクト層303上に、約1.0μmの厚みを有するSiがドープされた単結晶のAl0.07Ga0.93Nからなるn型クラッド層304を成長させる。
次に、サファイア基板301を約700〜1000℃(例えば、850℃)の成長温度に保持した状態で、NH3及びTMGaからなる原料ガスと、SiH4からなるドーパントガスとを用いて、n型クラッド層304上に、約0.1μmの厚みを有するSiがドープされた単結晶のGaNからなるn型光ガイド層314を成長させる。
次に、サファイア基板301を約700〜1000℃(例えば、850℃)の成長温度に保持した状態で、NH3、TMGa及びTMInからなる原料ガスを用いて、n型光ガイド層314上に、約20nmの厚みを有するアンドープの単結晶のGa0.95In0.05Nからなる障壁層と、約3.5nmの厚みを有するアンドープの単結晶のGa0.85In0.15Nからなる井戸層とを交互に成長させる。これにより、4つの障壁層及び3つの井戸層を有するMQW構造の活性層305を成長させる。
次に、サファイア基板301を約700〜1000℃(例えば、850℃)の成長温度に保持した状態で、NH3、TMGa及びTMAlからなる原料ガスと、CP2Mgからなるドーパントガスとを用いて、活性層305上に、約20nmの厚みを有するMgがドープされた単結晶のp型Al0.25Ga0.75Nからなるp型キャリアブロック層315を成長させる。
次に、サファイア基板301を約1000〜1200℃(例えば、1150℃)の成長温度に保持した状態で、NH3及びTMGaからなる原料ガスと、CP2Mgからなるドーパントガスとを用いて、p型キャリアブロック層315上に、約0.1μmの厚みを有するMgがドープされた単結晶のGaNからなるp型光ガイド層319を成長させる。
次に、サファイア基板301を約1000〜1200℃(例えば、1150℃)の成長温度に保持した状態で、NH3、TMGa及びTMAlからなる原料ガスと、CP2Mgからなるドーパントガスとを用いて、p型光ガイド層319上に、約0.5μmの厚みを有するMgがドープされた単結晶のAl0.07Ga0.93Nからなるp型クラッド層307を成長させる。
次に、サファイア基板301を約700〜1000℃(例えば、850℃)の成長温度に保持した状態で、NH3、TMGa及びTMAlからなる原料ガスと、CP2Mgからなるドーパントガスとを用いて、p型クラッド層307上に、約3nmの厚みを有するMgがドープされた単結晶のGa0.99In0.01Nからなるp型コンタクト層308を成長させる。
次に、熱処理や電子線処理を行うことにより、p型キャリアブロック層315、p型光ガイド層319、p型クラッド層307、p型コンタクト層308のp型化を行う。このようにして、バッファ層302、下地層313、n型コンタクト層303、n型クラッド層304、n型光ガイド層314、活性層305、p型キャリアブロック層315、p型光ガイド層319、p型クラッド層307及びp型コンタクト層308によって構成される窒化物系半導体素子層を形成する。
この後、p型クラッド層307及びp型コンタクト層308の所定領域を、フォトリソグラフィ技術と、塩素系ガスによる反応性イオンエッチングとを用いて除去することで、約1.5μmの幅を有し、(1−100)方向に延びるストライプ状の凸部からなるリッジ部317を形成する。このとき、p型クラッド層307の凸部以外の平坦部の厚みが、約0.05μmとなるように、エッチングの深さを制御する。
次に、プラズマCVD法と用いて、全面を覆うように、約0.2μmの厚みを有するSiO2膜を形成した後、フォトリソグラフィ技術と、CF4ガスによる反応性イオンエッチングとを用いて、SiO2層のp型コンタクト層308の状面上に位置する部分を除去することで、SiO2層からなる電流ブロック層を形成する。
次に、p型コンタクト層308の露出された状面上に、約1nmの厚みを有するPt層と、約100nmの厚みを有するPd層と、約240nmの厚みを有するNi層とからなるp型オーミック電極を、ストライプ状に形成する。更に、電流ブロック層の表面上に、p側オーミック電極を覆うように、約100nmの厚みを有するTi層と、約150nmの厚みを有するPt層と、約3μmの厚みを有するAu層とからなるp側パッド電極316を、真空蒸着法により順次形成する。
ここで、上述したサファイア基板301と窒化物系半導体素子層との熱膨張係数の差に起因して、窒化物系半導体素子層が、接合する支持基板側に凸状に湾曲する。
一方、図6(b)に示すように、第1の実施の形態と同様に、CuとCu2Oとの複合材料(例えば、Cu:50重量%、Cu2O:50重量%の含有率を有する複合材料)からなり、約200μmの厚みを有する支持基板310の一方の主面上に、約10nmの厚みを有するTi層からなる接着層を介して、約5μmの厚みを有するSi層からなる調整層311を真空蒸着法により形成する。この調整層311は、支持基板310より熱膨張係数が小さい材料からなる。尚、Ti層からなる接着層は、CuとCu2Oとの複合材料からなる支持基板310と同程度の熱膨張係数を有するので、ここでは調整層311に相当しない。又、支持基板310の他方の主面上に、約10nmの厚みを有するTi層からなる接着層を介して、約500nmの厚みを有するAu層からなる融着層309を真空蒸着法により順次形成する。
ここで、上述した、Cu:50重量%、Cu2O:50重量%の含有率を有する複合材料からなる支持基板310と、Si層からなる調整層311の熱膨張係数は、それぞれ約10×10-6/Kと、約4×10-6/Kであり、支持基板110は接合される窒化物系半導体素子層側に凹状に湾曲する。
尚、必要に応じて、調整層311の形成後の支持基板310にアニール処理を行ってもよい。
次に、図6(c)に示すように、第1の実施の形態と同様に、窒化物系半導体素子層上のp側パッド電極316と支持基板310上の融着層309とを、熱圧着する。
次に、第1の実施の形態と同様に、Nd:YAGレーザ光などをサファイア/GaN界面付近のGaN層に吸収させることによって、窒化物系半導体素子層からサファイア基板301を除去する。その後、付着したGaは塩酸水溶液により除去し、研磨やエッチングを用いて、n型コンタクト層303を露出させる。
次に、図7(a)及び(b)に示すように、真空蒸着法を用いて、n型コンタクト層303上の所定の領域に、約6nmの厚みを有するAl層と、約10nmの厚みを有するNi層と、約100nmの厚みを有するAu層とからなるn側オーミック電極を形成する。そして、n側オーミック電極上に、約10nmの厚みを有するNi層と、約700nmの厚みを有するAu層とからなるn側パッド電極320を形成する。
次に、図8(a)及び(b)に示すように、n側パッド電極320以外の所定の領域を、塩素系ガスを用いた反応性イオンエッチングにより、支持基板310に達するまでエッチングすることで、リッジのストライプに直交した(1−100)面と(−1100)面とにより構成されるレーザ共振器端面318を形成する。
次に、図9(a)及び(b)に示すように、ダイシングやレーザスクライブあるいは、支持基板310の選択エッチングによって、素子分離を行う。このようにして、第3の実施の形態に係る窒化物系半導体レーザが形成される。
第3の実施の形態に係る窒化物系半導体素子の製造方法及び窒化物系半導体素子によると、調整層311が支持基板310より熱膨張係数が小さい材料からなることにより、支持基板310は窒化物系半導体素子層側に凹状に湾曲する性質を有することができる。このため、支持基板310と窒化物系半導体素子層との均一な接合が可能となる。このような例として、支持基板310は、金属と該金属の酸化物との複合体を主成分とし、調整層311は、Si層であることが好ましい。
(第4の実施の形態)
図10〜13は、第4の実施の形態に係る窒化物系半導体レーザの製造方法を説明するための図である。第4の実施の形態では、Si基板上に形成された窒化物系半導体素子層が、接合する支持基板側に凹状に湾曲する性質を有する場合について説明する。第4の実施の形態では、支持基板より熱膨張係数が大きい材料からなる調整層を形成することにより、支持基板は窒化物系半導体素子層側に凸状に湾曲する性質を有することができる。
まず、図10(a)に示すように、MOCVD法を用いて、Si基板401上に、バッファ層402、下地層413、n型コンタクト層403、n型クラッド層404、n型光ガイド層414、活性層405、p型キャリアブロック層415、p型光ガイド層419、p型クラッド層407及びp型コンタクト層408を順次成長させ、ついで真空蒸着法によりp側電極を形成する。
具体的には、第2の実施の形態と同様に、Si基板の(111)面上に、約5nmの厚みを有するAl層と約20nmの厚みを有するGaN層を交互に約50対積層したAlN/GaN多層膜からなるバッファ層402を成長させる。
次に、第3の実施の形態と同様に、下地層413、n型コンタクト層403、n型クラッド層404、活性層405、p型キャリアブロック層415、p型光ガイド層419、p型クラッド層407及びp型コンタクト層408によって構成される窒化物系半導体素子層を形成する。
次に、第3の実施の形態と同様に、フォトリソグラフィと、反応性イオンエッチングと、プラズマCVD法と、真空蒸着法とを用いて、リッジ部417、電流ブロック層、p側電極及びp型パッド電極416を形成する。
ここで、上述したSi基板401と窒化物系半導体素子層との熱膨張係数の差に起因して、窒化物系半導体素子層が、接合する支持基板側に凸状に湾曲する。
一方、図10(b)に示すように、第2の実施の形態と同様に、CuとCu2Oとの複合材料(例えば、Cu:50重量%、Cu2O:50重量%の含有率を有する複合材料)からなり、約200μmの厚みを有する支持基板410の一方の主面上に、約10nmの厚みを有するTi層からなる接着層を介して、約3μmの厚みを有するCu層からなる調整層411を真空蒸着法により形成する。この調整層411は、支持基板410より熱膨張係数が大きい材料からなる。尚、Ti層からなる接着層は、CuとCu2Oとの複合材料からなる支持基板410と同程度の熱膨張係数を有するので、ここでは調整層411に相当しない。又、支持基板410の他方の主面上に、約10nmの厚みを有するTi層からなる接着層を介して、約500nmの厚みを有するAu層からなる融着層409を真空蒸着法により順次形成する。
ここで、上述した、Cu:50重量%、Cu2O:50重量%の含有率を有する複合材料からなる支持基板410と、Cu層からなる調整層411の熱膨張係数は、それぞれ約10×10-6/Kと、約17×10-6/Kであり、支持基板410は接合される窒化物系半導体素子層側に凹状に湾曲する。
尚、必要に応じて、調整層211の形成後の支持基板210にアニール処理を行ってもよい。
次に、図10(c)に示すように、第3の実施の形態と同様に、窒化物系半導体素子層上のp側電極と支持基板410上の融着層409とを、Au−SnやPd−Sn、In−Pdなどからなる半田、あるいはAgからなる導電性ペーストを介して、熱圧着する。
次に、図11(a)及び(b)に示すように、第3の実施の形態と同様に、真空蒸着法を用いて、n型コンタクト層403上の所定の領域に、n側オーミック電極を形成する。そして、n側オーミック電極上に、n側パッド電極420を形成する。
次に、図12(a)及び(b)に示すように、第3の実施の形態と同様に、n側パッド電極420以外の所定の領域を、塩素系ガスを用いた反応性イオンエッチングにより、レーザ共振器端面418を形成する。
次に、図13(a)及び(b)に示すように、ダイシングやレーザスクライブあるいは、支持基板410の選択エッチングによって、素子分離を行う。このようにして、第4の実施の形態に係る窒化物系半導体レーザが形成される。
第4の実施の形態に係る窒化物系半導体素子の製造方法及び窒化物系半導体素子によると、調整層411が支持基板410より熱膨張係数が大きい材料からなることにより、支持基板410は窒化物系半導体素子層側に凸状に湾曲する性質を有することができる。このため、支持基板410と窒化物系半導体素子層との均一な接合が可能となる。このような例として、支持基板410は、金属と該金属の酸化物との複合体を主成分とし、調整層411は、金属層であることが好ましい。
(その他の実施形態)
本発明は上記の実施形態によって記載したが、この開示の一部をなす論述及び図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施形態、実施例及び運用技術が明らかとなろう。
例えば、第1〜第4の実施の形態では、主として、窒化物半導体素子層の活性層から放出される光を利用する発光ダイオードや半導体レーザの製造方法について例示したが、本発明はこれに限らず、これら発光素子からの放出光を励起光とする蛍光体とを組み合わせた発光素子の製造にも利用可能である。又、窒化物系半導体素子層を有するHEMT(High Electron Mobility Transistor)などの電子デバイス、SAW(Surface Acoustic Wave)デバイス、受光素子への応用が可能である。又、本発明による基板の張り替え技術を応用することにより、多波長の半導体レーザへの応用が可能であり、これにより多波長レーザにおけるウェハ面内での発光点間隔の歩留まりを向上させることができる。
又、第1〜第4の実施の形態では、成長用基板の除去方法として、レーザ照射による剥離及びウェットエッチングを例示したが、本発明はこれに限らず、使用する基板材料に応じて、研磨やドライによるエッチング等が可能である。又、成長用基板と半導体素子層との熱膨張係数の差を使用し、急激な温度変化を加えることで、それらの界面を分離させてもよい。又、半導体素子層内あるいは成長用基板との界面に、金属膜や誘電体膜(あるいは、これらの積層膜)、アモルファス層、空隙部のある層等の剥離層を内在させることで、レーザ照射やドライエッチングにより、剥離層あるいは剥離層近傍の窒化物系半導体素子層を選択的に分解・エッチングするなどにより、基板の除去を行ってもよい。
又、第1〜第4の実施の形態では、MOCVD法を用いて、窒化物半導体各層を結晶成長させる説明したが、本発明はこれに限らず、HVPE法やガスソースMBE法などを用いて、窒化物半導体各層を結晶成長させてもよい。又、窒化物系化合物半導体の結晶構造として、ウルツ鉱型であっても閃亜鉛鉱型構造であってもよい。又、成長の面方位は、(0001)に限るものではなく、(11−20)や(1−100)でもよい。
又、第1〜第4の実施の形態では、GaN、AlGaN、InGaN及びAlNなどからなる層を含む窒化物系半導体素子層を用いたが、本発明はこれに限らず、GaN、AlGaN、InGaN及びAlNからなる層以外の層を含む窒化物系半導体素子層を用いてもよい。又、半導体素子層の形状は、メサ構造、リッジ構造などの電流狭窄造を有するものでもよい。
又、第1〜第4の実施の形態では、窒化物系半導体素子層の成長用基板として、サファイア基板、Si基板を用いたが、本発明はこれに限らず、窒化物系半導体の成長の可能な基板、例えば、SiC、GaAs、MgO、ZnO、スピネル、そしてGaN等が使用可能である。
又、第1及び第2の実施の形態において、p側電極は全面に配置すると説明したが、p側電極は面の一部のみに配置されてもよい。一部のみに電極を設ける場合は、光を反射する膜を形成することがより望ましい。又、支持基板との接着力を強くするためには、パッド電極を設けることが望ましい。
又、支持基板材料は、導電性であることが好ましく、第1〜第4の実施の形態において用いた、金属−金属酸化物の複合材料の他、導電性半導体(Si、SiC、GaAs、ZnO等)や、金属あるいは複合金属(Al、Fe−Ni、Cu−W、CU−Mo等)などを用いることができる。一般に、半導体材料よりも金属系材料が機械特性に優れ、割れにくいために、支持基板材料として適している。更に、より好ましくは、Cu、Ag、Auなどの高導電性の金属と、W、Mo、Ni、Cu2Oなどの高硬度の金属あるいは金属酸化物とを複合して、高い導電性と高い機械強度とを併せ持つ材料を用いることである。この場合、例えばCu−Cu2O(Cu:50重量%、Cu2O:50重量%)、Cu−W(Cu:50重量%、W:50重量%)、Cu−Mo(Cu:50重量%、Mo:50重量%)の熱膨張係数は、それぞれ、10×10-6/K、7×10-6/K、7×10-6/Kである。同基板材料に対して、小さな熱膨張係数を有する調整層材料としては、例えば、Si、W、Moなどが挙げられる。又、同基板材料に対して、大きな熱膨張係数を有する調整層材料としては、例えば、Ni、Au,Cu、An−Sn、Ag、Alなどが挙げられる。
このように、本発明はここでは記載していない様々な実施形態等を含むことは勿論である。従って、本発明の技術的範囲は上記の説明から妥当な特許請求の範囲に係る発明特定事項によってのみ定められるものである。
第1〜第4の実施の形態に係る窒化物系半導体素子の概略を説明するための断面図である。 第1の実施の形態に係る窒化物系半導体素子の製造方法を説明するための断面図である(その1)。 第1の実施の形態に係る窒化物系半導体素子の製造方法を説明するための断面図である(その2)。 第2の実施の形態に係る窒化物系半導体素子の製造方法を説明するための断面図である(その1)。 第2の実施の形態に係る窒化物系半導体素子の製造方法を説明するための断面図である(その2)。 第3の実施の形態に係る窒化物系半導体素子の製造方法を説明するための断面図である(その1)。 (a)は、第3の実施の形態に係る窒化物系半導体素子の製造方法を説明するための断面図であり(その2)、(b)は、(a)の平面図である。 (a)は、第3の実施の形態に係る窒化物系半導体素子の製造方法を説明するための断面図であり(その3)、(b)は、(a)の平面図である。 (a)は、第3の実施の形態に係る窒化物系半導体素子の製造方法を説明するための断面図であり(その4)、(b)は、(a)の平面図である。 第4の実施の形態に係る窒化物系半導体素子の製造方法を説明するための断面図である(その1)。 (a)は、第4の実施の形態に係る窒化物系半導体素子の製造方法を説明するための断面図であり(その2)、(b)は、(a)の平面図である。 (a)は、第4の実施の形態に係る窒化物系半導体素子の製造方法を説明するための断面図であり(その3)、(b)は、(a)の平面図である。 (a)は、第4の実施の形態に係る窒化物系半導体素子の製造方法を説明するための断面図であり(その4)、(b)は、(a)の平面図である。 従来の窒化物系半導体素子の概略を説明するための断面図である。
符号の説明
1、101、201、301、401、501…成長用基板
3、503…窒化物系半導体素子層
9、109、209、309、409、509…融着層
10、110、210、310、410、510…支持基板
11、111、211、311、411、511…調整層
102、202、302、402…バッファ層
103、203、303、403…n型コンタクト層
104、204、304、404…n型クラッド層
105、205、305、405…活性層
106、206…p型キャップ層
107、207、307、407…p型クラッド層
108、208、308、408…p型コンタクト層
112、212、312、412…n側電極
113、213、313、413…下地層
314、414…n型光ガイド層
315、415…p型キャリアブロック層
316、416…p側パッド電極
317、417…リッジ部
318、418…レーザ共振器端面
319、419…p型光ガイド層
320、420…n側パッド電極

Claims (2)

  1. 第1の基板上に、少なくとも1層以上の窒化物系半導体素子層を形成する工程と、
    第2の基板の一方の主面上に、該第2の基板とは熱膨張係数の異なる材料からなる調整層を形成する工程と、
    前記窒化物系半導体素子層上に、前記第2の基板の他方の主面を接合する工程と、
    接合された前記窒化物系半導体素子層及び前記第2の基板から前記第1の基板を除去する工程とを含む窒化物系半導体素子の製造方法であって、
    前記第1の基板上に形成された前記窒化物系半導体素子層が、接合する前記支持基板側に凸状に湾曲する性質を有する場合、
    前記第2の基板は、金属と該金属の酸化物との複合体を主成分とし、
    前記調整層は、Si層であり、前記第2の基板より熱膨張係数が小さいことを特徴とする窒化物系半導体素子の製造方法。
  2. 第1の基板上に、少なくとも1層以上の窒化物系半導体素子層を形成する工程と、
    第2の基板の一方の主面上に、該第2の基板とは熱膨張係数の異なる材料からなる調整層を形成する工程と、
    前記窒化物系半導体素子層上に、前記第2の基板の他方の主面を接合する工程と、
    接合された前記窒化物系半導体素子層及び前記第2の基板から前記第1の基板を除去する工程とを含む窒化物系半導体素子の製造方法であって、
    前記第1の基板上に形成された前記窒化物系半導体素子層が、接合する前記支持基板側に凹状に湾曲する性質を有する場合、
    前記第2の基板は、金属と該金属の酸化物との複合体を主成分とし、
    前記調整層は、前記金属からなる層であり、前記第2の基板より熱膨張係数が大きいことを特徴とする窒化物系半導体素子の製造方法。
JP2005044414A 2005-02-21 2005-02-21 窒化物系半導体素子の製造方法 Expired - Fee Related JP4731180B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005044414A JP4731180B2 (ja) 2005-02-21 2005-02-21 窒化物系半導体素子の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005044414A JP4731180B2 (ja) 2005-02-21 2005-02-21 窒化物系半導体素子の製造方法

Publications (2)

Publication Number Publication Date
JP2006229153A JP2006229153A (ja) 2006-08-31
JP4731180B2 true JP4731180B2 (ja) 2011-07-20

Family

ID=36990209

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005044414A Expired - Fee Related JP4731180B2 (ja) 2005-02-21 2005-02-21 窒化物系半導体素子の製造方法

Country Status (1)

Country Link
JP (1) JP4731180B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109564957A (zh) * 2016-08-05 2019-04-02 欧司朗光电半导体有限公司 器件和用于制造器件的方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5315070B2 (ja) * 2008-02-07 2013-10-16 昭和電工株式会社 化合物半導体発光ダイオード
EP2600389B1 (en) * 2011-11-29 2020-01-15 IMEC vzw Method for bonding semiconductor substrates
JP6030358B2 (ja) * 2012-07-03 2016-11-24 東京応化工業株式会社 積層体
KR102076238B1 (ko) * 2013-07-15 2020-02-12 엘지이노텍 주식회사 발광 소자
WO2020175684A1 (ja) * 2019-02-28 2020-09-03 京セラ株式会社 半導体素子の製造方法および半導体素子体

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005019424A (ja) * 2003-04-28 2005-01-20 Shin Etsu Handotai Co Ltd 発光素子及び発光素子の製造方法
JP2005019981A (ja) * 2003-06-05 2005-01-20 Matsushita Electric Ind Co Ltd 蛍光体及び半導体発光素子、並びにこれらの製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005019424A (ja) * 2003-04-28 2005-01-20 Shin Etsu Handotai Co Ltd 発光素子及び発光素子の製造方法
JP2005019981A (ja) * 2003-06-05 2005-01-20 Matsushita Electric Ind Co Ltd 蛍光体及び半導体発光素子、並びにこれらの製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109564957A (zh) * 2016-08-05 2019-04-02 欧司朗光电半导体有限公司 器件和用于制造器件的方法
US10910513B2 (en) 2016-08-05 2021-02-02 Osram Oled Gmbh Component having metal carrier layer and reduced overall height
CN109564957B (zh) * 2016-08-05 2022-03-22 欧司朗光电半导体有限公司 器件和用于制造器件的方法
US11437540B2 (en) 2016-08-05 2022-09-06 Osram Oled Gmbh Component having metal carrier layer and layer that compensates for internal mechanical strains

Also Published As

Publication number Publication date
JP2006229153A (ja) 2006-08-31

Similar Documents

Publication Publication Date Title
JP4624131B2 (ja) 窒化物系半導体素子の製造方法
US7929587B2 (en) Semiconductor laser diode element and method of manufacturing the same
JP3856750B2 (ja) 半導体装置及びその製造方法
JP3962282B2 (ja) 半導体装置の製造方法
JP4295669B2 (ja) 半導体素子の製造方法
JP4909533B2 (ja) 半導体レーザ素子及びその製造方法
US20220352409A1 (en) Method of removing a substrate
KR100634340B1 (ko) 질화물 반도체 소자 및 그 제조방법
JP4817673B2 (ja) 窒化物系半導体素子の作製方法
JP4986714B2 (ja) 窒化物系半導体レーザ素子およびその製造方法
JP2005223165A (ja) 窒化物系発光素子
JP4731180B2 (ja) 窒化物系半導体素子の製造方法
JP4438277B2 (ja) 窒化物半導体結晶の成長方法及びそれを用いた素子
JP2007116110A (ja) 窒化物系半導体素子の製造方法
JP2006303034A (ja) 窒化物系半導体素子の作製方法
JP4799041B2 (ja) 窒化物系半導体素子の製造方法
JP2007221051A (ja) 窒化物系半導体素子の製造方法
JP4043087B2 (ja) 窒化物半導体素子の製造方法及び窒化物半導体素子
JP4493041B2 (ja) 窒化物半導体発光素子
JP2007173369A (ja) 半導体発光素子及び半導体発光素子の製造方法
US20060209395A1 (en) Semiconductor laser and method for manufacturing the same
JP2007013191A (ja) 半導体装置及びその製造方法
JP2011049466A (ja) 窒化物系半導体素子の製造方法および窒化物系半導体素子
JP5172388B2 (ja) 窒化物系半導体発光ダイオードおよびその製造方法
JPH10341036A (ja) 半導体基板、半導体素子及びそれらの製造方法

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20080118

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080130

RD13 Notification of appointment of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7433

Effective date: 20080201

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100720

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100720

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100914

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101124

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110121

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110322

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110419

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140428

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140428

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees