JP2005223165A - 窒化物系発光素子 - Google Patents

窒化物系発光素子 Download PDF

Info

Publication number
JP2005223165A
JP2005223165A JP2004030048A JP2004030048A JP2005223165A JP 2005223165 A JP2005223165 A JP 2005223165A JP 2004030048 A JP2004030048 A JP 2004030048A JP 2004030048 A JP2004030048 A JP 2004030048A JP 2005223165 A JP2005223165 A JP 2005223165A
Authority
JP
Japan
Prior art keywords
layer
nitride
conductive substrate
semiconductor element
side electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004030048A
Other languages
English (en)
Inventor
Tatsuya Kunisato
竜也 國里
Ryoji Hiroyama
良治 廣山
Masayuki Hata
雅幸 畑
Kiyoshi Ota
潔 太田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2004030048A priority Critical patent/JP2005223165A/ja
Priority to EP05250451A priority patent/EP1562237A3/en
Priority to US11/047,580 priority patent/US7592630B2/en
Priority to CNB2005100073569A priority patent/CN100524852C/zh
Priority to CNA2009101424804A priority patent/CN101582481A/zh
Publication of JP2005223165A publication Critical patent/JP2005223165A/ja
Priority to US11/907,649 priority patent/US7488613B2/en
Priority to US12/495,122 priority patent/US7892874B2/en
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0093Wafer bonding; Removal of the growth substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40Materials therefor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008Processes
    • H01L2933/0016Processes relating to electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • H01L33/30Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)

Abstract

【課題】光出力特性の低下および製造歩留りの低下を抑制することが可能な窒化物系発光素子を提供する。
【解決手段】この窒化物系発光素子は、銅と酸化銅とを含む導電性基板1と、導電性基板1に接合された窒化物系半導体素子層10とを備えている。
【選択図】図1

Description

本発明は、窒化物系発光素子に関し、特に、窒化物系半導体素子層を備えた窒化物系発光素子に関する。
近年、窒化物系半導体からなる窒化物系半導体素子層を備えた窒化物系発光ダイオード素子などの窒化物系発光素子の開発が盛んに行われている。特に、最近では、窒化物系発光ダイオード素子を照明器具の光源として用いるために、素子の光出力特性の向上および印加電流の大電流化の開発が進められている。このような窒化物系発光ダイオード素子を形成する際には、GaNなどの窒化物系半導体基板が高価であるため、窒化物系半導体基板よりも安価なサファイア基板上に、窒化物系半導体素子層を成長させている。
図35は、従来の窒化物系発光ダイオード素子の構造を示した断面図である。図35を参照して、従来の窒化物系発光ダイオード素子では、絶縁性のサファイア基板101上に、バッファ層102、下地層103、n型コンタクト層104、n型クラッド層105および活性層106が順次形成されている。活性層106上には、キャップ層107、p型クラッド層108およびp型コンタクト層109が順次形成されている。そして、上記したn型コンタクト層104、n型クラッド層105、活性層106、キャップ層107、p型クラッド層108およびp型コンタクト層109によって、窒化物系半導体素子層100が構成されている。
また、窒化物系半導体素子層100は、n型コンタクト層104が露出するように、p型コンタクト層109の上面からn型コンタクト層104の途中の深さまでの所定領域が除去されている。そして、p型コンタクト層109上には、p側電極110が形成されているとともに、n型コンタクト層104の露出した表面上の所定領域には、n側電極111が形成されている。
図35に示した従来の窒化物系発光ダイオード素子では、上記したように、サファイア基板101とは反対側の窒化物系半導体素子層100の表面からp側電極110およびn側電極111を取り出している。このため、発光面積を大きくして光出力特性を向上させるためには、p側電極110およびn側電極111が形成されていないサファイア基板101側から光を出力させる必要がある。したがって、図35に示した従来の窒化物系発光ダイオード素子では、p側電極110およびn側電極111側から基台(図示せず)に取り付けるフリップチップ方式が用いられている。
しかしながら、図35に示した従来の窒化物系発光ダイオード素子では、p型コンタクト層109上に形成されたp側電極110と、n型コンタクト層104の露出した表面上に形成されたn側電極111との間に段差がある。このため、図35に示した従来の窒化物系発光ダイオード素子をフリップチップ方式で組み立てる場合には、基台にp側電極110とn側電極111との段差に対応する段差部を設けるとともに、その段差部とp側電極110およびn側電極111との位置が一致するように精密な位置制御が必要となる。このため、製造歩留りが低下するという不都合があった。また、図35に示した従来の窒化物系発光ダイオード素子のサファイア基板101は、熱伝導率が低いので、窒化物系半導体素子層100で発生した熱を十分に放熱するのが困難であるという不都合もあった。
そこで、従来では、サファイア基板上に窒化物系半導体素子層を成長させた後、その窒化物系半導体素子層に、GaAsなどからなる劈開性を有する導電性基板を接合するとともに、サファイア基板を除去した窒化物系発光ダイオード素子が提案されている(たとえば、特許文献1参照)。上記特許文献1では、導電性基板を用いているため、p側電極およびn側電極を、窒化物系半導体素子層を挟んで対向するように配置することができる。このため、絶縁性であるサファイア基板を用いる場合のように、精密な位置制御を必要とするフリップチップ方式で組み立てる必要がないので、製造歩留りを向上させることが可能となる。
特開平9−8403号公報
しかしながら、上記特許文献1に開示された窒化物系発光ダイオード素子のGaAsなどからなる導電性基板は、熱伝導率が十分に高くないので、サファイア基板を用いる場合と同様、窒化物系半導体素子層で発生した熱を十分に放熱するのが困難であるという不都合がある。その結果、窒化物系発光ダイオード素子に大電流を流した場合に、熱により光出力特性が低下するという問題点がある。また、GaAsなどからなる導電性基板では、GaNなどからなる窒化物系半導体素子層との間の線膨張係数の差が大きくなるので、窒化物系発光ダイオード素子を製造する際に、線膨張係数の差に起因する素子の反りが発生するという不都合が生じる。その結果、素子の反りに起因して製造歩留りが低下するという問題点もある。
この発明は、上記のような課題を解決するためになされたものであり、この発明の1つの目的は、光出力特性の低下および製造歩留りの低下を抑制することが可能な窒化物系発光素子を提供することである。
課題を解決するための手段および発明の効果
上記目的を達成するために、この発明の一の局面による窒化物系発光素子は、少なくとも1種類の金属と1種類の金属酸化物とを含む導電性基板と、導電性基板に接合された窒化物系半導体素子層とを備えている。
この一の局面による窒化物系発光素子では、上記のように、導電性基板を、少なくとも1種類の金属と1種類の金属酸化物とを含むように構成することによって、導電性基板に含まれる金属の作用により、導電性基板の熱伝導率を、金属と同様の高い熱伝導率にすることができる。これにより、窒化物系発光素子に大電流を流したとしても、窒化物系半導体素子層で発生した熱を導電性基板側に十分に放熱することができるので、熱による光出力特性の低下を抑制することができる。その結果、高い定格出力を有する窒化物系発光素子を得ることができる。また、導電性基板に含まれる低い線膨張係数を有する金属酸化物の作用により、金属と金属酸化物との混合比を調節すれば、導電性基板の線膨張係数を、窒化物系半導体素子層の線膨張係数に近づけることができるので、導電性基板と窒化物系半導体素子層との間の線膨張係数の差を小さくすることができる。これにより、窒化物系発光素子を製造する際に、導電性基板と窒化物系半導体素子層との間の線膨張係数の差が大きいことに起因して、素子に反りやクラック(亀裂)が発生するのを抑制することができるので、製造歩留りが低下するのを抑制することができる。また、導電性基板を用いることによって、一方および他方の2つの電極を、窒化物系半導体素子層を挟んで対向するように配置することができる。これにより、窒化物系半導体素子層の一方側のみに2つの電極を配置する絶縁性基板を用いた窒化物系発光素子に比べて、発光面積を大きくすることができるので、光出力特性を向上させることができる。また、光出力特性を向上させるために、精密な位置制御を必要とするフリップチップ方式で素子を組み立てる必要がないので、これによっても、製造歩留りが低下するのを抑制することができる。
上記一の局面による窒化物系発光素子において、好ましくは、導電性基板と窒化物系半導体素子層とは、電極および導電性材料の少なくとも1つを介して接合されている。このように構成すれば、容易に、窒化物系半導体素子層に導電性基板を接合することができる。
上記一の局面による窒化物系発光素子において、好ましくは、金属は、銅を含み、金属酸化物は、酸化銅を含む。このような材料を含む導電性基板は、発光素子に使用されるGaNなどの窒化物系半導体の線膨張係数に近い線膨張係数を有し、かつ、熱伝導率が高いので、容易に、窒化物系半導体素子層で発生した熱を導電性基板側に十分に放熱しながら、導電性基板と窒化物系半導体素子層との間の線膨張係数の差が大きいことに起因する素子の反りの発生を抑制することができる。
上記一の局面による窒化物系発光素子において、好ましくは、導電性基板は、100W/m・K以上の熱伝導率を有する。このように構成すれば、容易に、窒化物系半導体素子層で発生した熱を導電性基板側に十分に放熱することができる。この点は、実験により確認済みである。
上記一の局面による窒化物系発光素子において、好ましくは、導電性基板は、120GPa以下のヤング率を有する。このように構成すれば、導電性基板が応力変化するのを抑制することができる。これにより、導電性基板に接合された窒化物系半導体素子層と成長用基板とを分離する際に、導電性基板の応力変化に起因して、窒化物系半導体素子層が応力変化するのを抑制することができる。これにより、窒化物系半導体素子層にクラック(亀裂)が発生するのを抑制することができるので、素子にクラックが発生することに起因する製造歩留りの低下を抑制することができる。この点も、実験により確認済みである。
上記一の局面による窒化物系発光素子において、好ましくは、導電性基板は、18×10−6/K以下の線膨張係数を有する。このように構成すれば、容易に、導電性基板と窒化物系半導体素子層との間の線膨張係数の差を小さくすることができる。これにより、容易に、導電性基板と窒化物系半導体素子層との間の線膨張係数の差が大きいことに起因して、素子に反りが発生するのを抑制することができる。なお、この点も、実験により確認済みである。
以下、本発明の実施形態を図面に基づいて説明する。
(第1実施形態)
図1は、本発明の第1実施形態による窒化物系発光ダイオード素子(窒化物系発光素子)の構造を示した断面図である。まず、図1を参照して、第1実施形態による窒化物系発光ダイオード素子の構造について説明する。
第1実施形態による窒化物系発光ダイオード素子では、図1に示すように、導電性基板1上に、p側電極2を介して、窒化物系半導体素子層10が形成されている。この第1実施形態の導電性基板1は、約50μm〜約2mmの厚みを有するとともに、20:80の割合で混合された銅と酸化銅とを含む。
具体的な構造としては、導電性基板1に、導電性基板1側から約100nmの厚みを有するAu層と約300nmの厚みを有するPd層とが順に形成されたp側電極2が接合されている。なお、p側電極2は、本発明の「電極」の一例である。p側電極2上には、約1nm〜約1μmの厚みを有するMgがドープされたGaN、AlGaNまたはInGaNからなるp型コンタクト層3が形成されている。p型コンタクト層3上には、約1nm〜約1μmの厚みを有するMgがドープされたAlGaN(Al組成比≦50%)からなるp型クラッド層4が形成されている。p型クラッド層4上には、約10nm〜約40nmの厚みを有するMgがドープされたまたはアンドープのGaNまたはAlGaNからなるキャップ層5が形成されている。キャップ層5上には、約3nmの厚みを有するInGaNからなる井戸層と、約10nmの厚みを有するInGaNまたはGaNからなる障壁層とを含む活性層6が形成されている。この活性層6は、複数の井戸層と複数の障壁層とを含む多重量子井戸(MQW)構造、または、1つの井戸層と1つの障壁層とを含む単一量子井戸(SQW)構造を有する。
活性層6上には、約1nm〜約1μmの厚みを有するSiまたはGeがドープされたAlGaN(Al組成比≦50%)からなるn型クラッド層7が形成されている。n型クラッド層7上には、約10nm〜約5μmの厚みを有するSiまたはGeがドープされたGaNまたはAlGaNからなるn型コンタクト層8が形成されている。そして、p型コンタクト層3、p型クラッド層4、キャップ層5、活性層6、n型クラッド層7およびn型コンタクト層8によって、窒化物系半導体素子層10が構成されている。窒化物系半導体素子層10を構成するn型コンタクト層8上の所定領域には、n側電極9が形成されている。このn側電極9は、下層から順に、約10nmの厚みを有するAl層、約10nmの厚みを有するPd層および約100nmの厚みを有するAu層によって構成されている。
図2〜図7は、図1に示した第1実施形態による窒化物系発光ダイオード素子の製造プロセスを説明するための断面図である。次に、図1〜図7を参照して、第1実施形態による窒化物系発光ダイオード素子の製造プロセスについて説明する。
まず、図2に示すように、MOCVD(Metal Organic Chemical Vapor Deposition)法を用いて、約400μmの厚みを有する成長用基板としてのサファイア基板11の(0001)面上に、約10nm〜約100nmの厚みを有するGaNまたはAlGaNからなるバッファ層12を成長させる。続いて、バッファ層12上に、約1μmの厚みを有するアンドープのGaNまたはAlGaNからなる下地層13を成長させる。続いて、下地層13上に、上記した組成および厚みを有する各層3〜8からなる窒化物系半導体素子層10を成長させる。この窒化物系半導体素子層10を成長させる際には、n型コンタクト層8、n型クラッド層7、活性層6、キャップ層5、p型クラッド層4およびp型コンタクト層3をこの順番で成長させる。この後、熱処理または電子線照射を行うことにより、p型クラッド層4およびp型コンタクト層3のp型化を行う。
次に、図3に示すように、真空蒸着法などを用いて、p型コンタクト層3上に、p側電極2を形成する。このp側電極2を形成する際には、約300nmの厚みを有するPd層および約100nmの厚みを有するAu層をこの順番で形成する。
次に、図4に示すように、p側電極2の上面上に、約50μm〜約2mmの厚みを有するとともに、20:80の割合で混合された銅と酸化銅とを含む導電性基板1を接合する。この際、Au−SnやPd−Snなどからなる半田を介して、p側電極2の上面上に導電性基板1を接合してもよいし、Agからなる導電性ペーストを介して、p側電極2の上面上に導電性基板1を接合してもよい。なお、半田および導電性ペーストは、本発明の「導電性材料」の一例である。また、p側電極2の上面上に導電性基板1を直接貼り合せた後、約400℃〜約1000℃の温度条件下で加圧することによって、p側電極2の上面上に導電性基板1を接合してもよい。また、導電性基板1に電界を加える陽極接合法を用いて、p側電極2の上面上に導電性基板1を接合するようにしてもよい。この後、サファイア基板11に対して、研磨やレーザ照射などを行うことによって、サファイア基板11を除去する。この後、CFガスなどによるドライエッチング技術または熱リン酸液などによるウェットエッチング技術を用いて、バッファ層12および下地層13を除去する。これにより、図5に示すように、n型コンタクト層8の表面が露出された状態にする。
次に、図6に示すように、真空蒸着法などを用いて、n型コンタクト層8の露出された表面上の所定領域に、n側電極9を形成する。このn側電極9を形成する際には、約10nmの厚みを有するAl層、約10nmの厚みを有するPd層および約100nmの厚みを有するAu層をこの順番で形成する。
次に、図7に示すように、素子分離領域10aに沿って、素子分離を行う。この際、ダイシングを用いて素子分離領域10aに切込みを入れた後、その切込みに沿って素子を分離してもよい。また、エッチング技術を用いて素子分離領域10aに切込みを入れた後、その切込みに沿って素子を分離してもよい。また、ダイシングにより導電性基板1の素子分離領域10aに切込みを入れるとともに、エッチング技術により窒化物系半導体素子層10の素子分離領域10aに切込みを入れた後、ダイシングおよびエッチング技術による切込みに沿って素子を分離してもよい。上記のようなダイシングとエッチング技術とを組み合わせた場合には、窒化物系半導体素子層10に刃物が接触しないので、窒化物系半導体素子層10へのダメージが低減される。このようにして、図1に示した第1実施形態による窒化物系発光ダイオード素子が形成される。
第1実施形態では、上記のように、導電性基板1を、20:80の割合で混合された銅と酸化銅とを含むように構成することによって、導電性基板1の熱伝導率を、銅と同様の高い熱伝導率にすることができる。これにより、窒化物系発光ダイオード素子に大電流を流したとしても、導電性基板1に接合された窒化物系半導体素子層10で発生した熱を導電性基板1側に十分に放熱することができるので、熱による光出力特性の低下を抑制することができる。その結果、高い定格出力を有する窒化物系発光ダイオード素子を得ることができる。また、導電性基板1の線膨張係数を、窒化物系半導体素子層10の線膨張係数に近づけることができるので、導電性基板1と窒化物系半導体素子層10との間の線膨張係数の差を小さくすることができる。これにより、窒化物系発光ダイオード素子を製造する際に、導電性基板1と窒化物系半導体素子層10との間の線膨張係数の差が大きいことに起因して、素子に反りやクラック(亀裂)が発生するのを抑制することができるので、製造歩留りが低下するのを抑制することができる。また、導電性基板1を用いることによって、p側電極2およびn側電極9を、窒化物系半導体素子層10を挟んで対向するように配置することができる。これにより、窒化物系半導体素子層の一方側のみに2つの電極を配置する絶縁性基板を用いた窒化物系発光ダイオード素子に比べて、発光面積を大きくすることができるので、光出力特性を向上させることができる。また、光出力特性を向上させるために、精密な位置制御を必要とするフリップチップ方式で素子を組み立てる必要がないので、これによっても、製造歩留りが低下するのを抑制することができる。
(第2実施形態)
図8は、本発明の第2実施形態による窒化物系発光ダイオード素子の構造を示した断面図である。図8を参照して、この第2実施形態では、上記第1実施形態と異なり、導電性基板として、70対30の割合で混合された銅と酸化銅とを含む導電性基板21を用いる場合について説明する。
この第2実施形態では、図8に示すように、70:30の割合で混合された銅と酸化銅とを含む導電性基板21上に、上記第1実施形態と同様の組成および厚みを有するp側電極2が接合されている。また、p側電極2上に、上記第1実施形態と同様の組成および厚みを有する各層3〜8からなる窒化物系半導体素子層10が形成されている。また、窒化物系半導体素子層10を構成するn型コンタクト層8上の所定領域に、上記第1実施形態と同様の組成および厚みを有するn側電極9が形成されている。
図9〜図12は、図8に示した第2実施形態による窒化物系発光ダイオード素子の製造プロセスを説明するための断面図である。次に、図8〜図12を参照して、第2実施形態による窒化物系発光ダイオード素子の製造プロセスについて説明する。
まず、図9に示すように、MOCVD法を用いて、上記第1実施形態と同様、成長用基板としてのサファイア基板11の(0001)面上に、上記第1実施形態と同様の組成および厚みを有するバッファ層12および下地層13を順次成長させる。この後、下地層13上に、約1nm〜約1μmの厚みを有するInGaNまたはAlGaNからなるとともに、層内に空間を有する分離層(空隙層)14を形成する。この際、陽極酸化法やエッチング技術を用いて分離層14内に空間を形成してもよいし、結晶性が悪い(クラックが多い)多孔質やアモルファス(非晶質)の分離層14を形成してもよい。多孔質の分離層14は、成長条件を調節することにより形成することができるとともに、イオンを打ち込むことによっても形成することができる。また、アモルファスの分離層14は、低温成長により形成することができる。なお、隙間のある金属膜や絶縁膜からなる分離層を形成してもよい。続いて、分離層14上に、上記第1実施形態と同様の組成および厚みを有するn型コンタクト層8、n型クラッド層7、活性層6、キャップ層5、p型クラッド層4およびp型コンタクト層3を順次成長させた後、p型クラッド層4およびp型コンタクト層3のp型化を行う。
次に、図10に示すように、真空蒸着法などを用いて、p型コンタクト層3上に、上記第1実施形態と同様の組成および厚みを有するp側電極2を形成した後、図4に示した第1実施形態と同様のプロセスを用いて、p側電極2の上面上に、70対30の割合で混合された銅と酸化銅とを含む導電性基板21を接合する。この後、分離層14よりも上側の窒化物系半導体素子層10と分離層14よりも下側の各層(サファイア基板11、バッファ層12および下地層13)とを分離する。この際、HF液とHNo液との混合液によるウェットエッチング技術を用いて分離層14を除去してもよいし、外部から物理的な力を加えることにより分離層14を除去してもよい。また、分離層14よりも上側の窒化物系半導体素子層10と分離層14よりも下側の各層(11〜13)とを互いに逆方向に引張ることにより分離してもよい。これにより、図11に示すように、n型コンタクト層8の表面が露出された状態にする。
次に、図12に示すように、真空蒸着法などを用いて、n型コンタクト層8の露出された表面上の所定領域に、上記第1実施形態と同様の組成および厚みを有するn側電極9を形成した後、図7に示した第1実施形態と同様のプロセスを用いて、素子分離領域10aに沿って、素子分離を行う。このようにして、図8に示した第2実施形態による窒化物系発光ダイオード素子が形成される。
第2実施形態では、上記のように、導電性基板21を、70:30の割合で混合された銅と酸化銅とを含むように構成することによって、導電性基板21の熱伝導率を、銅と同様の高い熱伝導率にすることができるとともに、導電性基板21の線膨張係数を、窒化物系半導体素子層10の線膨張係数に近づけることができる。なお、この第2実施形態の導電性基板21は、上記第1実施形態の20:80の割合で混合された銅と酸化銅とを含む導電性基板1に比べて、銅の割合が高く、かつ、酸化銅の割合が低い。このため、この第2実施形態の導電性基板21では、上記第1実施形態の導電性基板1に比べて、熱伝導率が高くなるとともに、線膨張係数が高くなる。これにより、上記第1実施形態に比べて、導電性基板21に接合された窒化物系半導体素子層10で発生した熱を導電性基板21側により十分に放熱することができるので、熱による光出力特性の低下を第1実施形態に比べてより抑制することができる。その一方、第2実施形態では、上記第1実施形態に比べて、導電性基板21と窒化物系半導体素子層10との間の線膨張係数の差が大きくなるため、素子に反りが発生するのを抑制する効果が、第1実施形態よりも小さくなる。
なお、第2実施形態のその他の効果は、上記第1実施形態と同様である。
(第3実施形態)
図13は、本発明の第3実施形態による窒化物系発光ダイオード素子の構造を示した断面図である。図13を参照して、この第3実施形態では、上記第1および第2実施形態と異なり、導電性基板として、約170W/m・Kの熱伝導率を有するとともに、60対40の割合で混合された銅と酸化銅とを含む導電性基板31を用いる場合について説明する。
この第3実施形態では、図13に示すように、約170W/m・Kの熱伝導率を有するとともに、60対40の割合で混合された銅と酸化銅とを含む導電性基板31上に、上記第1実施形態のp側電極2と同様の組成および厚みを有するとともに、導電性基板31の幅よりも小さい幅を有するp側電極32が接合されている。なお、p側電極32は、本発明の「電極」の一例である。p側電極32上には、導電性基板31の幅よりも小さく、かつ、p側電極32の幅よりも大きい幅を有するp型コンタクト層33、p型クラッド層34、キャップ層35、活性層36、n型クラッド層37およびn型コンタクト層38が順次形成されている。なお、p型コンタクト層33、p型クラッド層34、キャップ層35、活性層36、n型クラッド層37およびn型コンタクト層38は、それぞれ、上記第1実施形態のp型コンタクト層3、p型クラッド層4、キャップ層5、活性層6、n型クラッド層7およびn型コンタクト層8と同様の組成および厚みを有する。そして、p型コンタクト層33、p型クラッド層34、キャップ層35、活性層36、n型クラッド層37およびn型コンタクト層38によって、窒化物系半導体素子層30が構成されている。また、窒化物系半導体素子層30(n型コンタクト層38)の上面以外の領域を覆うように、約300nmの厚みを有するSiO、SiN、TiOまたはZrOなどからなる保護膜39が形成されている。そして、窒化物系半導体素子層30を構成するn型コンタクト層38上の所定領域には、上記第1実施形態と同様の組成および厚みを有するn側電極9が形成されている。
図14〜図19は、図13に示した第3実施形態による窒化物系発光ダイオード素子の製造プロセスを説明するための断面図である。次に、図13〜図19を参照して、第3実施形態による窒化物系発光ダイオード素子の製造プロセスについて説明する。
まず、図14に示すように、MOCVD法を用いて、成長用基板としてのSiC基板41上に、バッファ層42および下地層43を順次成長させる。なお、バッファ層42および下地層43は、それぞれ、上記第1実施形態のバッファ層12および下地層13と同様の組成および厚みを有する。この後、下地層43上に、約1nm〜約1μmの厚みを有するとともに、所定の波長のレーザ光を効率的に吸収させることが可能な高いIn組成比(たとえば、YAGの第2高調波レーザ(波長:532nm)を用いる場合、InGa1−XN(X≧0.2))を有するInGaNからなる分離層44を形成する。続いて、分離層44上に、n型コンタクト層38、n型クラッド層37、活性層36、キャップ層35、p型クラッド層34およびp型コンタクト層33を順次成長させた後、p型クラッド層34およびp型コンタクト層33のp型化を行う。
次に、図15に示すように、エッチング技術を用いて、素子分離領域30aに、SiC基板41に達する深さを有する溝部を形成することによって、窒化物系半導体素子層30を溝部により分断する。なお、素子分離領域30aに形成する溝部の深さは、SiC基板41に達していなくてもよい。この後、CVD法を用いて、窒化物系半導体素子層30、分離層44、バッファ層42および下地層43を覆うように、保護膜39を形成する。
次に、図16に示すように、窒化物系半導体素子層30を構成するp型コンタクト層33の上面上に位置する保護膜39の所定領域を除去した後、真空蒸着法などを用いて、露出したp型コンタクト層33の上面上に、p側電極32を形成する。
次に、図17に示すように、図4に示した第1実施形態と同様のプロセスを用いて、p側電極32の上面上に、約170W/m・Kの熱伝導率を有するとともに、60対40の割合で混合された銅と酸化銅とを含む導電性基板31を接合する。この後、分離層44よりも上側の窒化物系半導体素子層30と分離層44よりも下側の各層(SiC基板41、バッファ層42および下地層43)とを分離する。この際、YAGレーザ、KrFエキシマレーザ、DPSSレーザ(半導体レーザ励起固体レーザ)または窒素レーザなどの高出力レーザを用いて、SiC基板41側からレーザ光を照射することによって、分離層44に光を吸収させる。これにより、分離層44が熱分解するため、分離層44よりも上側の窒化物系半導体素子層30と分離層44よりも下側の各層(41〜43)とが分離される。
この第3実施形態では、分離層44をIn0.5Ga0.5Nとしており、SiC基板41側からYAGの第2高調波レーザ(波長:532nm)を照射すると、そのレーザ光は、SiC基板41、バッファ層42および下地層43を透過し、分離層44で吸収される。このように、分離層44のバンドギャップと照射するレーザ光の波長とを適切に設計することにより、分離層44での分離を容易にすることができる。したがって、図17に示した半導体各層のうち、分離層44に最も効率的にレーザ光を吸収させることができるので、分離層44での分離を容易に行うことができる。これにより、図18に示すように、n型コンタクト層38の表面が露出された状態にする。
次に、図19に示すように、真空蒸着法などを用いて、n型コンタクト層38の露出された表面上の所定領域に、上記第1実施形態と同様の組成および厚みを有するn側電極9を形成した後、図7に示した第1実施形態と同様のプロセスを用いて、素子分離領域30aに沿って、素子分離を行う。このようにして、図13に示した第3実施形態による窒化物系発光ダイオード素子が形成される。
次に、上記の製造プロセスに沿って実際に作製した第3実施形態による窒化物系発光ダイオード素子について、印加電流と光出力との関係を調べた結果について説明する。なお、約170W/m・Kの熱伝導率を有する導電性基板を用いた第3実施形態以外に、約100W/m・Kおよび約80W/m・Kの熱伝導率をそれぞれ有する導電性基板を用いた窒化物系発光ダイオード素子についても、印加電流と光出力との関係を調べた。約100W/m・Kおよび約80W/m・Kの熱伝導率をそれぞれ有する導電性基板としては、銅と酸化銅との混合比を調節することにより熱伝導率を調節したものを用いた。
図20は、熱伝導率が互いに異なる3つの導電性基板をそれぞれ用いた窒化物系発光ダイオード素子の印加電流と光出力との関係を示したグラフである。なお、図20の縦軸には、任意単位(a.u.)の光出力がとられており、横軸には、印加電流(A)がとられている。
図20を参照して、約170W/m・Kの熱伝導率を有する導電性基板を用いた第3実施形態では、印加電流が1.0Aを越えても、印加電流に比例して光出力が大きくなることが判明した。また、導電性基板の熱伝導率が約100W/m・Kの場合にも、上記第3実施形態と同様、印加電流が1.0A近傍の値になるまで、印加電流に比例して光出力が大きくなることが判明した。その一方、導電性基板の熱伝導率が約80W/m・Kの場合には、印加電流が約0.5Aよりも大きくなると、光出力が印加電流との比例関係を保てなくなることが判明した。この結果から、導電性基板の熱伝導率が約100W/m・K以上であれば、印加電流を0.5Aよりも大きくした場合にも、印加電流に比例して光出力が大きくなると考えられる。
第3実施形態では、上記のように、導電性基板31を、60:40の割合で混合された銅と酸化銅とを含むように構成することにより、導電性基板31の熱伝導率を、約170W/m・Kに設定することによって、窒化物系発光ダイオード素子に0.5A以上の大電流を流した場合にも、容易に、導電性基板31に接合された窒化物系半導体素子層30で発生した熱を導電性基板31側に十分に放熱することができるので、熱による光出力特性の低下を容易に抑制することができる。その結果、高い定格出力を有する窒化物系発光ダイオード素子を得ることができる。
なお、第3実施形態のその他の効果は、上記第1実施形態と同様である。
(第4実施形態)
図21は、本発明の第4実施形態による窒化物系発光ダイオード素子の構造を示した断面図である。図21を参照して、この第4実施形態では、約50GPaのヤング率を有するとともに、45対55の割合で混合された銅と酸化銅とを含む導電性基板51を用いる場合について説明する。
この第4実施形態では、図21に示すように、45対55の割合で混合された銅と酸化銅とを含む導電性基板51上に、凹凸形状の表面を有するとともに、導電性基板51の幅よりも小さい幅を有するp側電極52が接合されている。なお、p側電極52は、上記第1実施形態のp側電極2と同様の組成および厚みを有する。このp側電極52の表面の凹凸形状の隣接する凸部と凹部との中心間の幅は、約0.1μm〜約50μmであり、凹部の底部からの凸部の高さは、約1nm〜約2μmである。なお、p側電極52は、本発明の「電極」の一例である。p側電極52上には、p側電極52の表面の凹部を埋め込むように、クラッド層としての機能を有するp型コンタクト層53が形成されている。このp型コンタクト層53は、約1nm〜約1μmの厚みを有するMgがドープされたGaN、AlGaNまたはInGaNからなる。p型コンタクト層53上には、キャップ層54、活性層55、n型クラッド層56およびn型コンタクト層57が順次形成されている。なお、キャップ層54、活性層55、n型クラッド層56およびn型コンタクト層57は、それぞれ、上記第1実施形態のキャップ層5、活性層6、n型クラッド層7およびn型コンタクト層8と同様の組成および厚みを有する。そして、p型コンタクト層53、キャップ層54、活性層55、n型クラッド層56およびn型コンタクト層57によって、窒化物系半導体素子層50が構成されている。また、窒化物系半導体素子層50の側面上には、上記第3実施形態の保護膜39と同様の組成および厚みを有する保護膜58が形成されている。そして、窒化物系半導体素子層50を構成するn型コンタクト層57上の所定領域には、上記第1実施形態と同様の組成および厚みを有するn側電極9が形成されている。
図22〜図27は、図21に示した第4実施形態による窒化物系発光ダイオード素子の製造プロセスを説明するための断面図である。次に、図21〜図27を参照して、第4実施形態による窒化物系発光ダイオード素子の製造プロセスについて説明する。
まず、図22に示すように、MOCVD法を用いて、成長用基板としてのSi基板61上に、バッファ層62および下地層63を順次成長させる。なお、バッファ層62および下地層63は、それぞれ、上記第1実施形態のバッファ層12および下地層13と同様の組成および厚みを有する。続いて、下地層63上に、n型コンタクト層57、n型クラッド層56、活性層55、キャップ層54およびp型コンタクト層53を順次成長させた後、p型コンタクト層53のp型化を行う。
次に、図23に示すように、エッチング技術を用いて、素子分離領域50aに、Si基板61に達する深さを有する溝部を形成することによって、窒化物系半導体素子層50を溝部により分断する。この後、CVD法を用いて、窒化物系半導体素子層50、バッファ層62および下地層63を覆うように、絶縁膜58を形成する。
次に、図24に示すように、p型コンタクト層53の上面上に位置する絶縁膜58を除去した後、フォトリソグラフィ技術およびドライエッチング技術を用いて、露出したp型コンタクト層53の表面を凹凸形状にする。この際、p型コンタクト層53の表面の凹凸形状の隣接する凸部と凹部との中心間の幅が、約0.1μm〜約50μmになるように、かつ、凹部の底部からの凸部の高さが、約1nm〜約2μmになるように形成する。この後、真空蒸着法などを用いて、p型コンタクト層53の表面の凹部を埋め込むように、p側電極52を形成する。
次に、図25に示すように、Au−Snからなる半田(図示せず)を介して、p側電極52の上面上に、約50GPaのヤング率を有するとともに、45対55の割合で混合された銅と酸化銅とを含む導電性基板51を接合する。この後、熱リン酸液などによるウェットエッチング技術を用いて、Si基板61、バッファ層62および下地層63を除去する。これにより、図26に示すように、n型コンタクト層57の表面が露出された状態にする。
次に、図27に示すように、真空蒸着法などを用いて、n型コンタクト層57の露出された表面上の所定領域に、上記第1実施形態と同様の組成および厚みを有するn側電極9を形成した後、図7に示した第1実施形態と同様のプロセスを用いて、素子分離領域50aに沿って、素子分離を行う。このようにして、図21に示した第4実施形態による窒化物系発光ダイオード素子が形成される。
次に、導電性基板のヤング率を5段階(約100GPa、約110GPa、約120GPa、約130GPaおよび約140GPa)に変化させて、窒化物系半導体素子層に発生するクラック(亀裂)の有無を調べた結果を、以下の表1に示す。なお、約100GPa、約110GPaおよび約120GPaのヤング率をそれぞれ有する導電性基板としては、銅と酸化銅との混合比を調節することによりヤング率を調節したものを用いた。また、約130GPaおよび約140GPaのヤング率をそれぞれ有する導電性基板は、他の導電性金属を用いることによりヤング率を調節した。
Figure 2005223165
上記表1を参照して、導電性基板のヤング率が約100GPa、約110GPaおよび約120GPaの場合には、窒化物系半導体素子層にクラックが発生しないことが判明した。その一方、導電性基板のヤング率が約130GPaおよび約140GPaの場合には、窒化物系半導体素子層にクラックが発生することが判明した。この結果から、導電性基板のヤング率が約120GPa以下であれば、窒化物系半導体素子層にクラックが発生するのを抑制することができると考えられる。
ここで、第4実施形態では、約50GPaのヤング率を有する導電性基板51を用いているため、窒化物系半導体素子層50にクラックが発生するのを抑制することができると考えられる。
第4実施形態では、上記のように、導電性基板51を、45:55の割合で混合された銅と酸化銅とを含むように構成することにより、導電性基板51のヤング率を、約50GPaに設定することによって、導電性基板51が応力変化するのを抑制することができる。これにより、導電性基板51に接合された窒化物系半導体素子層50とSi基板61とを分離する際に、導電性基板51の応力変化に起因して、窒化物系半導体素子層50が応力変化するのを抑制することができる。これにより、窒化物系半導体素子層50にクラックが発生するのを抑制することができるので、素子にクラックが発生することに起因する製造歩留りの低下を抑制することができる。
また、第4実施形態では、p型コンタクト層53の表面を凹凸形状に形成することによって、p型コンタクト層53とp側電極52との界面に入射した光は、p型コンタクト層53の表面の凹凸形状により反射し易くなる。これにより、反射された光がn側から出射されるので、光出力特性を向上させることができる。
なお、第4実施形態のその他の効果は、上記第1実施形態と同様である。
(第5実施形態)
図28は、本発明の第5実施形態による窒化物系発光ダイオード素子の構造を示した断面図である。図28を参照して、この第5実施形態では、約9.5×10−6/Kの線膨張係数を有するとともに、50対50の割合で混合された銅と酸化銅とを含む導電性基板71を用いる場合について説明する。
この第5実施形態では、図28に示すように、50対50の割合で混合された銅と酸化銅とを含む導電性基板71上に、導電性基板71の幅よりも小さい幅を有するp側電極72が接合されている。なお、導電性基板71は、凹凸形状の表面を有する。この導電性基板71の表面の凹凸形状の隣接する凸部と凹部との中心間の幅は、約0.1μm〜約50μmであり、凹部の底部からの凸部の高さは、約1nm〜約2μmである。また、p側電極72の上面および下面には、導電性基板71の表面の凹凸形状と同様の凹凸形状が形成されている。そして、導電性基板71の凹部(凸部)の位置とp側電極72の凸部(凹部)の位置とが一致している。なお、p側電極72は、上記第1実施形態のp側電極2と同様の組成および厚みを有する。なお、p側電極72は、本発明の「電極」の一例である。
p側電極72上には、p側電極72の表面の凹部を埋め込むように、p型コンタクト層73が形成されている。p型コンタクト層73上には、p型クラッド層74、キャップ層75および活性層76が順次形成されている。なお、p型コンタクト層73、p型クラッド層74、キャップ層75および活性層76は、上記第1実施形態のp型コンタクト層3、p型クラッド層4、キャップ層5および活性層6と同様の組成および厚みを有する。活性層76上には、コンタクト層としての機能を有するn型クラッド層77が形成されている。このn型クラッド層77は、約1nm〜約1μmの厚みを有するSiまたはGeがドープされたAlGaN(Al組成比≦50%)からなる。そして、p型コンタクト層73、p型クラッド層74、キャップ層75、活性層76およびn型クラッド層77によって、窒化物系半導体素子層70が構成されている。また、窒化物系半導体素子層70の側面上には、上記第3実施形態の保護膜39と同様の組成および厚みを有する保護膜78が形成されている。そして、窒化物系半導体素子層70を構成するn型クラッド層77上の所定領域には、上記第1実施形態と同様の組成および厚みを有するn側電極9が形成されている。
図29〜図34は、図28に示した第5実施形態による窒化物系発光ダイオード素子の製造プロセスを説明するための断面図である。次に、図28〜図34を参照して、第5実施形態による窒化物系発光ダイオード素子の製造プロセスについて説明する。
まず、図29に示すように、MOCVD法を用いて、成長基板としてのGaN基板81上に、層内に空間を有する分離層(空隙層)82を形成する。なお、分離層82は、上記第2実施形態の分離層14と同様の組成および厚みを有する。続いて、分離層82上に、n型クラッド層77、活性層76、キャップ層75、p型クラッド層74およびp型コンタクト層73を順次成長させた後、p型クラッド層74およびp型コンタクト層73のp型化を行う。
次に、図30に示すように、エッチング技術を用いて、素子分離領域70aに、GaN基板81に達する深さを有する溝部を形成することによって、窒化物系半導体素子層70を溝部により分断する。この後、CVD法を用いて、窒化物系半導体素子層70および分離層82を覆うように、絶縁膜78を形成する。
次に、図31に示すように、窒化物系半導体素子層70を構成するp型コンタクト層73の上面上に位置する絶縁膜78を除去した後、フォトリソグラフィ技術およびドライエッチング技術を用いて、露出したp型コンタクト層73の表面を凹凸形状にする。この際、p型コンタクト層73の表面の凹凸形状の隣接する凸部と凹部との中心間の幅が、約0.1μm〜約50μmになるように、かつ、凹部の底部からの凸部の高さが、約1nm〜約2μmになるように形成する。この後、真空蒸着法などを用いて、p型コンタクト層73の表面の凹部を埋めるように、p側電極72を形成する。この際、p側電極72の表面が、p型コンタクト層73の表面の凹凸形状を反映した凹凸形状になる。
次に、図32に示すように、型押し加工法などを用いて、約9.5×10−6/Kの線膨張係数を有するとともに、50対50の割合で混合された銅と酸化銅とを含む導電性基板71の表面を、p側電極72の表面の凹凸形状と同様の凹凸形状にする。この後、図4に示した第1実施形態と同様のプロセスを用いて、p側電極72の上面上に、導電性基板71を接合する。この際、導電性基板71の凹部(凸部)の位置とp側電極72の凸部(凹部)の位置とが一致するように接合する。この後、図10に示した第2実施形態と同様のプロセスを用いて、分離層82よりも上側の窒化物系半導体素子層70と分離層82よりも下側のGaN基板81とを分離する。これにより、図33に示すように、n型クラッド層77の表面が露出された状態にする。
次に、図34に示すように、真空蒸着法などを用いて、n型クラッド層77の露出された表面上の所定領域に、上記第1実施形態と同様の組成および厚みを有するn側電極9を形成した後、図7に示した第1実施形態と同様のプロセスを用いて、素子分離領域70aに沿って、素子分離を行う。このようにして、図28に示した第5実施形態による窒化物系発光ダイオード素子が形成される。
次に、上記の製造プロセスに沿って実際に作製した第5実施形態による窒化物系発光ダイオード素子について、素子の反りおよび窒化物系半導体素子層に発生するクラックの有無を調べた結果を、以下の表2に示す。なお、約9.5×10−6/Kの線膨張係数を有する導電性基板を用いた第5実施形態以外に、約12×10−6/K、約18×10−6/K、約20×10−6/Kおよび約25×10−6/Kの線膨張係数をそれぞれ有する導電性基板を用いた窒化物系発光ダイオード素子についても、素子の反りおよび窒化物系半導体素子層に発生するクラックの有無を調べた。約12×10−6/K、約18×10−6/K、約20×10−6/Kおよび約25×10−6/Kの線膨張係数をそれぞれ有する導電性基板としては、銅と酸化銅との混合比を調節することにより線膨張係数を調節したものを用いた。また、以下の表2中の素子の反りは、導電性基板の下面から窒化物系半導体素子層の上面までの厚みにおいて、最も大きい厚みと最も小さい厚みとの差と定義する。
Figure 2005223165
上記表2を参照して、約9.5×10−6/Kの線膨張係数を有する導電性基板を用いた第5実施形態では、素子の反りが約5μmと非常に小さく、かつ、窒化物系半導体素子層にクラックが発生しないことが判明した。また、線膨張係数が約12×10−6/Kの場合には、素子の反りが約17μmと小さく、かつ、窒化物系半導体素子層にクラックが発生しないことが判明した。また、線膨張係数が約18×10−6/Kの場合には、素子の反りが約30μmと小さく、かつ、窒化物系半導体素子層にクラックが発生しないことが判明した。その一方、線膨張係数が約20×10−6/Kおよび約25×10−6/Kの場合には、素子の反りがそれぞれ約80μmおよび約130μmと大きく、かつ、窒化物系半導体素子層にクラックが発生することが判明した。この結果から、導電性基板の線膨張係数が約18×10−6/K以下であれば、素子の反りを小さくすることができるとともに、窒化物系半導体素子層にクラックが発生するのを抑制することができると考えられる。
第5実施形態では、上記のように、導電性基板71を、50:50の割合で混合された銅と酸化銅とを含むように構成することにより、導電性基板71の線膨張係数を、約9.5×10−6/Kに設定することによって、導電性基板71と窒化物系半導体素子層70との間の線膨張係数の差を小さくすることができる。これにより、容易に、窒化物系発光ダイオード素子を製造する際に、導電性基板71と窒化物系半導体素子層70との間の線膨張係数の差が大きいことに起因して、素子に反りやクラック(亀裂)が発生するのを抑制することができるので、製造歩留りが低下するのを容易に抑制することができる。
また、第5実施形態では、p型コンタクト層73の表面を凹凸形状に形成することによって、上記第4実施形態と同様、p型コンタクト層73の表面の凹凸形状により光が反射し易くなる。これにより、反射された光がn側から出射されるので、光出力特性を向上させることができる。また、導電性基板71の表面に、p型コンタクト層73上に形成されるp側電極72の表面の凹凸形状と同様の凹凸形状を形成するとともに、導電性基板71の凹部(凸部)の位置とp側電極72の凸部(凹部)の位置とが一致するように、導電性基板71とp側電極72とを接合することによって、導電性基板71とp側電極72との接触面積が増加するので、導電性基板71側への放熱をより向上させることができる。
なお、今回開示された実施形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施形態の説明ではなく特許請求の範囲によって示され、さらに特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれる。
たとえば、上記第1〜第5実施形態では、銅と酸化銅とを含む導電性基板を用いたが、本発明はこれに限らず、銅以外の金属と酸化銅以外の金属酸化物とを含む導電性基板を用いてもよい。たとえば、アルミニウムと酸化アルミニウムとを含む導電性基板を用いてもよい。また、銅と酸化アルミニウムとを含む導電性基板を用いてもよいし、アルミニウムと酸化銅とを含む導電性基板を用いてもよい。また、導電性基板を構成する金属としては、銅およびアルミニウム以外に、金、銀、モリブデンおよびタングステンなどが考えられる。
また、上記第1〜第5実施形態では、成長用基板として、サファイア基板、SiC基板、Si基板またはGaN基板を用いたが、本発明はこれに限らず、GaAs基板、MgO基板、ZnO基板およびスピネル基板などを成長用基板として用いてもよい。
また、上記第1〜第5実施形態では、約100nmの厚みを有する下層(導電性基板側の層)のAu層と約300nmの厚みを有する上層のPd層とからなるp側電極を用いたが、本発明はこれに限らず、Au層とPd層とからなるp側電極以外の複数の金属層からなるp側電極を用いてもよい。Au層/Pd層以外の複数の金属層からなるp側電極の構成材料としては、たとえば、下層(導電性基板側の層)から上層に向かって、Al層(厚み:約300nm)/Pd層(厚み:約10nm)、Ag層(約300nm)/Ti層(約10nm)/Pt層(約10nm)、Ag層(約300nm)/Pd層(約30nm)、Al層(約200nm)/Ni層(約50nm)/Ag層(約300nm)/Ti層(約1nm)、Al層(約200nm)/Ni層(約50nm)/Ag層(約300nm)/Ni層(約0.5nm)、Al層(約200nm)/Ni層(約50nm)/Ag層(約300nm)/Al層(約0.5nm)およびTi層(20nm)/Ag層(約300nm)/Al層(約0.3nm)などが考えられる。また、p側電極は、窒化物系半導体素子層の導電性基板側の全面に形成してもよいし、一部のみに形成してもよい。窒化物系半導体素子層の導電性基板側の一部のみにp側電極を形成する場合は、p側電極が形成される領域以外の領域に光を反射させる層を形成するのが好ましい。また、導電性基板との接合力を強くするために、p側電極と導電性基板との間にパッド電極を形成するのが好ましい。パッド電極の構成材料としては、たとえば、下層(導電性基板側の層)から上層に向かって、Au層/Pd層/Ti層、Au層/Pt層/Ti層およびAu層/Mo層/Ti層などが考えられる。また、導電性基板との接合に半田を用いる場合は、p側電極の保護膜としてPtやPdなどからなるバリアメタルを形成するのが好ましい。
また、上記第1〜第5実施形態では、約100nmの厚みを有する下層(導電性基板側の層)のAu層と約300nmの厚みを有する上層のPd層とからなるp側電極を用いたが、本発明はこれに限らず、発光波長に応じて、p側電極における光吸収が少なくなるように、p側電極を構成する金属層の厚みや材料を変更してもよい。
また、上記第1〜第5実施形態では、下層(導電性基板側の層)のAu層と上層のPd層とからなるp側電極を用いたが、本発明はこれに限らず、光の反射率がAu層やPd層よりも高いAl層を用いれば、出射される反射光が多くなるので、光出力特性をより向上させることができる。たとえば、Al層と窒化物系半導体素子層との間に透明材料からなる電極層を設けることにより、光出力特性をより向上させることができる。
また、上記第1〜第5実施形態では、Au層とPd層とAl層とからなる光を透過させることができない厚みを有するn側電極を用いたが、本発明はこれに限らず、光を透過させることが可能な厚みを有する金属、透明材料および半透明材料などからなる電極を用いることができる。また、金線を接続するために、n側電極上にパッド電極を形成するのが好ましい。
また、上記第1〜第5実施形態では、GaN、AlGaNおよびInGaNなどからなる層を含む窒化物系半導体素子層を用いたが、本発明はこれに限らず、GaN、AlGaNおよびInGaNからなる層以外の窒化物系半導体層を含んでいてもよい。GaN、AlGaNおよびInGaN以外の窒化物系半導体としては、たとえば、AlN(窒化アルミニウム)、InN(窒化インジウム)、BN(窒化ホウ素)およびTiN(窒化タリウム)などのIII−V族窒化物半導体や、III−V族窒化物半導体の混晶などが考えられる。また、上記したIII−V族窒化物半導体やその混晶に、As、PおよびSbの少なくとも1つの元素を含む混晶なども考えられる。
また、上記第1〜第5実施形態では、n型コンタクト層の表面に微細加工を施さなかったが、本発明はこれに限らず、n型コンタクト層の表面を微細加工することにより、n型コンタクト層の表面を凹凸形状にしてもよい。この場合、n型コンタクト層の表面において全反射する光が減少するので、光出力特性を向上させることができる。また、n型コンタクト層の表面上のn側電極が形成される領域以外の領域に、凹凸形状の表面を有するSiO膜やSiN膜などを形成した場合にも、光出力特性を向上させる効果を得ることができる。
また、上記第3実施形態では、約170W/m・Kの熱伝導率を有する導電性基板を用いたが、本発明はこれに限らず、導電性基板の熱伝導率が約100W/m・K以上であれば、同様の効果を得ることができる。
また、上記第4実施形態では、約50GPaのヤング率を有する導電性基板を用いたが、本発明はこれに限らず、導電性基板のヤング率が約120GPa以下であれば、同様の効果を得ることができる。
また、上記第5実施形態では、約9.5×10−6/Kの線膨張係数を有する導電性基板を用いたが、本発明はこれに限らず、導電性基板の線膨張係数が約18×10−6/K以下であれば、同様の効果を得ることができる。
本発明の第1実施形態による窒化物系発光ダイオード素子の構造を示した断面図である。 図1に示した第1実施形態による窒化物系発光ダイオード素子の製造プロセスを説明するための断面図である。 図1に示した第1実施形態による窒化物系発光ダイオード素子の製造プロセスを説明するための断面図である。 図1に示した第1実施形態による窒化物系発光ダイオード素子の製造プロセスを説明するための断面図である。 図1に示した第1実施形態による窒化物系発光ダイオード素子の製造プロセスを説明するための断面図である。 図1に示した第1実施形態による窒化物系発光ダイオード素子の製造プロセスを説明するための断面図である。 図1に示した第1実施形態による窒化物系発光ダイオード素子の製造プロセスを説明するための断面図である。 本発明の第2実施形態による窒化物系発光ダイオード素子の構造を示した断面図である。 図8に示した第2実施形態による窒化物系発光ダイオード素子の製造プロセスを説明するための断面図である。 図8に示した第2実施形態による窒化物系発光ダイオード素子の製造プロセスを説明するための断面図である。 図8に示した第2実施形態による窒化物系発光ダイオード素子の製造プロセスを説明するための断面図である。 図8に示した第2実施形態による窒化物系発光ダイオード素子の製造プロセスを説明するための断面図である。 本発明の第3実施形態による窒化物系発光ダイオード素子の構造を示した断面図である。 図13に示した第3実施形態による窒化物系発光ダイオード素子の製造プロセスを説明するための断面図である。 図13に示した第3実施形態による窒化物系発光ダイオード素子の製造プロセスを説明するための断面図である。 図13に示した第3実施形態による窒化物系発光ダイオード素子の製造プロセスを説明するための断面図である。 図13に示した第3実施形態による窒化物系発光ダイオード素子の製造プロセスを説明するための断面図である。 図13に示した第3実施形態による窒化物系発光ダイオード素子の製造プロセスを説明するための断面図である。 図13に示した第3実施形態による窒化物系発光ダイオード素子の製造プロセスを説明するための断面図である。 熱伝導率が互いに異なる3つの導電性基板をそれぞれ用いた窒化物系発光ダイオード素子の印加電流と光出力との関係を示したグラフである。 本発明の第4実施形態による窒化物系発光ダイオード素子の構造を示した断面図である。 図21に示した第4実施形態による窒化物系発光ダイオード素子の製造プロセスを説明するための断面図である。 図21に示した第4実施形態による窒化物系発光ダイオード素子の製造プロセスを説明するための断面図である。 図21に示した第4実施形態による窒化物系発光ダイオード素子の製造プロセスを説明するための断面図である。 図21に示した第4実施形態による窒化物系発光ダイオード素子の製造プロセスを説明するための断面図である。 図21に示した第4実施形態による窒化物系発光ダイオード素子の製造プロセスを説明するための断面図である。 図21に示した第4実施形態による窒化物系発光ダイオード素子の製造プロセスを説明するための断面図である。 本発明の第5実施形態による窒化物系発光ダイオード素子の構造を示した断面図である。 図28に示した第5実施形態による窒化物系発光ダイオード素子の製造プロセスを説明するための断面図である。 図28に示した第5実施形態による窒化物系発光ダイオード素子の製造プロセスを説明するための断面図である。 図28に示した第5実施形態による窒化物系発光ダイオード素子の製造プロセスを説明するための断面図である。 図28に示した第5実施形態による窒化物系発光ダイオード素子の製造プロセスを説明するための断面図である。 図28に示した第5実施形態による窒化物系発光ダイオード素子の製造プロセスを説明するための断面図である。 図28に示した第5実施形態による窒化物系発光ダイオード素子の製造プロセスを説明するための断面図である。 従来の窒化物系発光ダイオード素子の構造を示した断面図である。
符号の説明
1、21、31、51、71 導電性基板
2、32、52、72 p側電極(電極)
3、33、53、73 p型コンタクト層(窒化物系半導体素子層)
4、34、74 p型クラッド層(窒化物系半導体素子層)
5、35、54、75 キャップ層(窒化物系半導体素子層)
6、36、55、76 活性層(窒化物系半導体素子層)
7、37、56、77 n型クラッド層(窒化物系半導体素子層)
8、38、57 n型コンタクト層(窒化物系半導体素子層)
10、30、50、70 窒化物系半導体素子層

Claims (6)

  1. 少なくとも1種類の金属と1種類の金属酸化物とを含む導電性基板と、
    前記導電性基板に接合された窒化物系半導体素子層とを備えた、窒化物系発光素子。
  2. 前記導電性基板と前記窒化物系半導体素子層とは、電極および導電性材料の少なくとも1つを介して接合されている、請求項1に記載の窒化物系発光素子。
  3. 前記金属は、銅を含み、
    前記金属酸化物は、酸化銅を含む、請求項1または2に記載の窒化物系発光素子。
  4. 前記導電性基板は、100W/m・K以上の熱伝導率を有する、請求項1〜3のいずれか1項に記載の窒化物系発光素子。
  5. 前記導電性基板は、120GPa以下のヤング率を有する、請求項1〜4のいずれか1項に記載の窒化物系発光素子。
  6. 前記導電性基板は、18×10−6/K以下の線膨張係数を有する、請求項1〜5のいずれか1項に記載の窒化物系発光素子。
JP2004030048A 2004-02-06 2004-02-06 窒化物系発光素子 Pending JP2005223165A (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2004030048A JP2005223165A (ja) 2004-02-06 2004-02-06 窒化物系発光素子
EP05250451A EP1562237A3 (en) 2004-02-06 2005-01-28 Nitride-based semiconductor light emitting device and method of manufacturing the same
US11/047,580 US7592630B2 (en) 2004-02-06 2005-02-02 Nitride-based light-emitting device and method of manufacturing the same
CNB2005100073569A CN100524852C (zh) 2004-02-06 2005-02-04 氮化物系发光元件及其制造方法
CNA2009101424804A CN101582481A (zh) 2004-02-06 2005-02-04 氮化物系发光元件及其制造方法
US11/907,649 US7488613B2 (en) 2004-02-06 2007-10-16 Nitride-based light-emitting device and method of manufacturing the same
US12/495,122 US7892874B2 (en) 2004-02-06 2009-06-30 Nitride-based light-emitting device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004030048A JP2005223165A (ja) 2004-02-06 2004-02-06 窒化物系発光素子

Publications (1)

Publication Number Publication Date
JP2005223165A true JP2005223165A (ja) 2005-08-18

Family

ID=34675540

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004030048A Pending JP2005223165A (ja) 2004-02-06 2004-02-06 窒化物系発光素子

Country Status (4)

Country Link
US (3) US7592630B2 (ja)
EP (1) EP1562237A3 (ja)
JP (1) JP2005223165A (ja)
CN (2) CN101582481A (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007081332A (ja) * 2005-09-16 2007-03-29 Showa Denko Kk 窒化物系半導体発光素子及びその製造方法
JP2007081313A (ja) * 2005-09-16 2007-03-29 Showa Denko Kk 窒化物系半導体発光素子及びその製造方法
JP2007081400A (ja) * 2005-09-09 2007-03-29 Samsung Electro Mech Co Ltd 窒化物系半導体発光素子
JP2007299935A (ja) * 2006-04-28 2007-11-15 Showa Denko Kk 窒化物系半導体発光素子の製造方法、窒化物系半導体発光素子及びランプ
WO2008018482A1 (fr) * 2006-08-11 2008-02-14 Sanyo Electric Co., Ltd. Élément semi-conducteur et son procédé de fabrication
WO2009004980A1 (ja) * 2007-06-29 2009-01-08 Showa Denko K.K. 発光ダイオードの製造方法
JP2011233936A (ja) * 2006-02-23 2011-11-17 Azzurro Semiconductors Ag ニトリド半導体素子ならびにその製法
US9343641B2 (en) 2011-08-02 2016-05-17 Manutius Ip, Inc. Non-reactive barrier metal for eutectic bonding process

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100372137C (zh) * 2005-05-27 2008-02-27 晶能光电(江西)有限公司 具有上下电极结构的铟镓铝氮发光器件及其制造方法
KR100649763B1 (ko) * 2005-12-09 2006-11-27 삼성전기주식회사 수직구조 질화물 발광소자의 제조방법
KR100755658B1 (ko) * 2006-03-09 2007-09-04 삼성전기주식회사 발광다이오드 패키지
GB2436398B (en) * 2006-03-23 2011-08-24 Univ Bath Growth method using nanostructure compliant layers and HVPE for producing high quality compound semiconductor materials
JP5126875B2 (ja) * 2006-08-11 2013-01-23 シャープ株式会社 窒化物半導体発光素子の製造方法
TWI318013B (en) 2006-09-05 2009-12-01 Epistar Corp A light emitting device and the manufacture method thereof
GB0701069D0 (en) * 2007-01-19 2007-02-28 Univ Bath Nanostructure template and production of semiconductors using the template
TW200840082A (en) * 2007-03-22 2008-10-01 Univ Nat Sun Yat Sen LED structure made of ZnO
TWI411124B (zh) * 2007-07-10 2013-10-01 Delta Electronics Inc 發光二極體裝置及其製造方法
EP2017898A1 (en) * 2007-07-17 2009-01-21 Vishay Israel Ltd. Semiconductor light-emitting device and method for the manufacture thereof
US8652947B2 (en) * 2007-09-26 2014-02-18 Wang Nang Wang Non-polar III-V nitride semiconductor and growth method
US7928448B2 (en) 2007-12-04 2011-04-19 Philips Lumileds Lighting Company, Llc III-nitride light emitting device including porous semiconductor layer
US7791101B2 (en) * 2008-03-28 2010-09-07 Cree, Inc. Indium gallium nitride-based ohmic contact layers for gallium nitride-based devices
WO2009129353A1 (en) * 2008-04-15 2009-10-22 Purdue Research Foundation Metallized silicon substrate for indium gallium nitride light-emitting diode
JP2010258296A (ja) * 2009-04-27 2010-11-11 Renesas Electronics Corp 窒化物系半導体光素子およびその製造方法
TW201112440A (en) * 2009-09-29 2011-04-01 Ubilux Optoelectronics Corp Manufacturing method of vertical light emitting diode
US8471282B2 (en) 2010-06-07 2013-06-25 Koninklijke Philips Electronics N.V. Passivation for a semiconductor light emitting device
KR101735670B1 (ko) * 2010-07-13 2017-05-15 엘지이노텍 주식회사 발광 소자
KR20120045879A (ko) * 2010-11-01 2012-05-09 삼성엘이디 주식회사 반도체 발광소자 제조방법
TWI429110B (zh) * 2011-01-07 2014-03-01 Nat Univ Tsing Hua 具有自我複製式光子晶體之發光元件與其製造方法
KR101781436B1 (ko) * 2011-07-22 2017-09-25 삼성전자주식회사 질화물계 반도체 발광소자
JP6066253B2 (ja) * 2011-09-26 2017-01-25 東芝ライテック株式会社 発光装置の製造方法
US9574135B2 (en) * 2013-08-22 2017-02-21 Nanoco Technologies Ltd. Gas phase enhancement of emission color quality in solid state LEDs
EP3103143B1 (en) * 2014-02-06 2023-09-06 Lumileds LLC Light emitting diode with structured substrate
CN104600162B (zh) * 2014-03-24 2016-01-27 上海卓霖半导体科技有限公司 基于lao衬底的非极性蓝光led外延片的制备方法
JP6210152B2 (ja) * 2014-04-10 2017-10-11 富士電機株式会社 半導体基板の処理方法及び該処理方法を用いる半導体装置の製造方法
KR20170008417A (ko) * 2015-07-14 2017-01-24 에스프린팅솔루션 주식회사 자동장착장치 및 이를 포함하는 화상형성장치
JP7041338B2 (ja) * 2017-09-01 2022-03-24 日亜化学工業株式会社 発光装置の製造方法

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US14630A (en) * 1856-04-08 Improvement in machines for sowing seed broadcast
JP3259811B2 (ja) * 1995-06-15 2002-02-25 日亜化学工業株式会社 窒化物半導体素子の製造方法及び窒化物半導体素子
JPH10154780A (ja) * 1996-09-26 1998-06-09 Toshiba Corp 放熱部品とその製造方法、およびそれを用いた半導体装置
JP3914615B2 (ja) 1997-08-19 2007-05-16 住友電気工業株式会社 半導体発光素子及びその製造方法
TW413956B (en) * 1998-07-28 2000-12-01 Sumitomo Electric Industries Fluorescent substrate LED
US6319742B1 (en) 1998-07-29 2001-11-20 Sanyo Electric Co., Ltd. Method of forming nitride based semiconductor layer
JP3525061B2 (ja) 1998-09-25 2004-05-10 株式会社東芝 半導体発光素子の製造方法
RU2216602C2 (ru) * 1998-12-07 2003-11-20 Хитачи, Лтд. Композиционный материал
US6331450B1 (en) * 1998-12-22 2001-12-18 Toyoda Gosei Co., Ltd. Method of manufacturing semiconductor device using group III nitride compound
JP3469484B2 (ja) * 1998-12-24 2003-11-25 株式会社東芝 半導体発光素子およびその製造方法
JP3451979B2 (ja) 1999-04-28 2003-09-29 株式会社日立製作所 半導体装置
US6492661B1 (en) * 1999-11-04 2002-12-10 Fen-Ren Chien Light emitting semiconductor device having reflection layer structure
JP3893874B2 (ja) 1999-12-21 2007-03-14 日亜化学工業株式会社 窒化物半導体発光素子の製造方法
JP2003532298A (ja) 2000-04-26 2003-10-28 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング 発光半導体素子
US6841808B2 (en) * 2000-06-23 2005-01-11 Toyoda Gosei Co., Ltd. Group III nitride compound semiconductor device and method for producing the same
JP4024994B2 (ja) 2000-06-30 2007-12-19 株式会社東芝 半導体発光素子
US6562648B1 (en) * 2000-08-23 2003-05-13 Xerox Corporation Structure and method for separation and transfer of semiconductor thin films onto dissimilar substrate materials
US20020188542A1 (en) 2001-04-13 2002-12-12 Yong Zhang Compensation-data processing
CN1323441C (zh) * 2001-10-12 2007-06-27 日亚化学工业株式会社 发光装置及其制造方法
JP3856750B2 (ja) * 2001-11-13 2006-12-13 松下電器産業株式会社 半導体装置及びその製造方法
CN1202578C (zh) 2001-12-07 2005-05-18 洲磊科技股份有限公司 形成具有金属基板的半导体元件
KR20030067964A (ko) 2002-02-09 2003-08-19 엘지전자 주식회사 질화갈륨 기판 제조 방법
US20030189215A1 (en) 2002-04-09 2003-10-09 Jong-Lam Lee Method of fabricating vertical structure leds
JP4107868B2 (ja) 2002-04-16 2008-06-25 シャープ株式会社 窒化物系半導体発光素子の製造方法
CN1241253C (zh) 2002-06-24 2006-02-08 丰田合成株式会社 半导体元件的制造方法
KR101030068B1 (ko) * 2002-07-08 2011-04-19 니치아 카가쿠 고교 가부시키가이샤 질화물 반도체 소자의 제조방법 및 질화물 반도체 소자

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7868344B2 (en) 2005-09-09 2011-01-11 Samsung Led Co., Ltd. Nitride semiconductor light emitting device including electrodes of a multilayer structure
JP2007081400A (ja) * 2005-09-09 2007-03-29 Samsung Electro Mech Co Ltd 窒化物系半導体発光素子
JP2007081313A (ja) * 2005-09-16 2007-03-29 Showa Denko Kk 窒化物系半導体発光素子及びその製造方法
JP2007081332A (ja) * 2005-09-16 2007-03-29 Showa Denko Kk 窒化物系半導体発光素子及びその製造方法
JP2015216378A (ja) * 2006-02-23 2015-12-03 アズッロ セミコンダクターズ アクチエンゲゼルシャフトAzzurro Semiconductors Ag 窒化物半導体素子ならびにその製法
JP2013219391A (ja) * 2006-02-23 2013-10-24 Azzurro Semiconductors Ag 窒化物半導体素子ならびにその製法
JP2011233936A (ja) * 2006-02-23 2011-11-17 Azzurro Semiconductors Ag ニトリド半導体素子ならびにその製法
JP2007299935A (ja) * 2006-04-28 2007-11-15 Showa Denko Kk 窒化物系半導体発光素子の製造方法、窒化物系半導体発光素子及びランプ
CN101501947B (zh) * 2006-08-11 2011-04-20 三洋电机株式会社 半导体元件和其制造方法
JP2008066717A (ja) * 2006-08-11 2008-03-21 Sanyo Electric Co Ltd 半導体素子およびその製造方法
WO2008018482A1 (fr) * 2006-08-11 2008-02-14 Sanyo Electric Co., Ltd. Élément semi-conducteur et son procédé de fabrication
WO2009004980A1 (ja) * 2007-06-29 2009-01-08 Showa Denko K.K. 発光ダイオードの製造方法
US8097478B2 (en) 2007-06-29 2012-01-17 Showa Denko K.K. Method for producing light-emitting diode
JP5278317B2 (ja) * 2007-06-29 2013-09-04 豊田合成株式会社 発光ダイオードの製造方法
US9343641B2 (en) 2011-08-02 2016-05-17 Manutius Ip, Inc. Non-reactive barrier metal for eutectic bonding process

Also Published As

Publication number Publication date
US20090263925A1 (en) 2009-10-22
CN100524852C (zh) 2009-08-05
US7892874B2 (en) 2011-02-22
CN101582481A (zh) 2009-11-18
EP1562237A3 (en) 2008-01-16
CN1652364A (zh) 2005-08-10
US20080064130A1 (en) 2008-03-13
EP1562237A2 (en) 2005-08-10
US7488613B2 (en) 2009-02-10
US7592630B2 (en) 2009-09-22
US20050173725A1 (en) 2005-08-11

Similar Documents

Publication Publication Date Title
JP2005223165A (ja) 窒化物系発光素子
JP4368225B2 (ja) 窒化物系半導体発光素子の製造方法
JP4868709B2 (ja) 発光素子
TWI426674B (zh) 光電組件及光電組件之製造方法
JP4592388B2 (ja) Iii−v族化合物半導体発光素子およびその製造方法
JP4624131B2 (ja) 窒化物系半導体素子の製造方法
JP2007067418A (ja) 二重ヘテロ構造の発光領域を有するiii族窒化物発光デバイス
JP2006237339A (ja) 窒化物系半導体素子の作製方法
US9006013B2 (en) Method for manufacturing semiconductor light emitting device and semiconductor light emitting device wafer
JP2013239471A (ja) 発光ダイオード素子の製造方法
JP4731180B2 (ja) 窒化物系半導体素子の製造方法
JP2007221051A (ja) 窒化物系半導体素子の製造方法
JP2010263251A5 (ja)
JP2010263251A (ja) 発光素子およびその製造方法
JP4279631B2 (ja) 窒化物系半導体素子の製造方法
JP2007173369A (ja) 半導体発光素子及び半導体発光素子の製造方法
JP5646545B2 (ja) 半導体発光素子及びその製造方法
JP5350070B2 (ja) 発光素子
JP2009060142A (ja) 窒化物系半導体発光素子
JP4960777B2 (ja) 端面発光型半導体レーザチップ
KR20090115902A (ko) 수직구조 그룹 3족 질화물계 반도체 발광다이오드 소자 및제조방법
JP2008294421A (ja) 半導体レーザ素子およびその製造方法
WO2016002800A1 (ja) 発光素子
JP6010169B2 (ja) 半導体発光素子
JP5951732B2 (ja) 半導体発光素子

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051208

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080930

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080930

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081128

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090303

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090428

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090728

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091028

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20091104

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20100122

RD12 Notification of acceptance of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7432

Effective date: 20100806