JP4368225B2 - 窒化物系半導体発光素子の製造方法 - Google Patents

窒化物系半導体発光素子の製造方法 Download PDF

Info

Publication number
JP4368225B2
JP4368225B2 JP2004066624A JP2004066624A JP4368225B2 JP 4368225 B2 JP4368225 B2 JP 4368225B2 JP 2004066624 A JP2004066624 A JP 2004066624A JP 2004066624 A JP2004066624 A JP 2004066624A JP 4368225 B2 JP4368225 B2 JP 4368225B2
Authority
JP
Japan
Prior art keywords
layer
nitride
light
based semiconductor
light transmission
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2004066624A
Other languages
English (en)
Other versions
JP2005259832A (ja
Inventor
竜也 國里
良治 廣山
雅幸 畑
潔 太田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2004066624A priority Critical patent/JP4368225B2/ja
Priority to US11/060,484 priority patent/US7154123B2/en
Priority to CNB2005100084760A priority patent/CN100485978C/zh
Publication of JP2005259832A publication Critical patent/JP2005259832A/ja
Application granted granted Critical
Publication of JP4368225B2 publication Critical patent/JP4368225B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating

Description

本発明は、窒化物系半導体発光素子の製造方法に関し、特に、窒化物系半導体層を備えた窒化物系半導体発光素子の製造方法に関する。
近年、窒化物系半導体発光ダイオード素子などの窒化物系半導体発光素子の開発が盛んに行われている。特に、最近では、窒化物系半導体発光ダイオード素子を照明器具の光源として用いるために、素子の光出力特性の向上および印加電流の大電流化の開発が進められている。このような窒化物系半導体発光ダイオード素子を形成する際には、ＧａＮなどの窒化物系半導体基板が高価であるため、窒化物系半導体基板よりも安価なサファイア基板上に、窒化物系半導体層を成長させている。
図４８は、従来の窒化物系半導体発光ダイオード素子の構造を示した断面図である。図４８を参照して、従来の窒化物系半導体発光ダイオード素子では、絶縁性のサファイア基板１５１上に、バッファ層１５２、下地層１５３、ｎ型コンタクト層１５４、ｎ型クラッド層１５５および活性層１５６が順次形成されている。活性層１５６上には、キャップ層１５７、ｐ型クラッド層１５８およびｐ型コンタクト層１５９が順次形成されている。そして、上記したｎ型コンタクト層１５４、ｎ型クラッド層１５５、活性層１５６、キャップ層１５７、ｐ型クラッド層１５８およびｐ型コンタクト層１５９によって、窒化物系半導体素子層１５０が構成されている。
また、窒化物系半導体素子層１５０は、ｎ型コンタクト層１５４が露出するように、ｐ型コンタクト層１５９の上面からｎ型コンタクト層１５４の途中の深さまでの所定領域が除去されている。そして、ｐ型コンタクト層１５９上には、ｐ側電極１６０が形成されているとともに、ｎ型コンタクト層１５４の露出した表面上の所定領域には、ｎ側電極１６１が形成されている。
図４８に示した従来の窒化物系半導体発光ダイオード素子では、上記したように、サファイア基板１５１とは反対側の窒化物系半導体素子層１５０の表面からｐ側電極１６０およびｎ側電極１６１を取り出している。このため、発光面積を大きくして光出力特性を向上させるためには、ｐ側電極１６０およびｎ側電極１６１が形成されていないサファイア基板１５１側から光を出力させる必要がある。したがって、図４８に示した従来の窒化物系半導体発光ダイオード素子では、ｐ側電極１６０およびｎ側電極１６１側から基台（図示せず）に取り付けるフリップチップ方式が用いられている。
しかしながら、図４８に示した従来の窒化物系半導体発光ダイオード素子では、ｐ型コンタクト層１５９上に形成されたｐ側電極１６０と、ｎ型コンタクト層１５４の露出した表面上に形成されたｎ側電極１６１との間に段差がある。このため、図４８に示した従来の窒化物系半導体発光ダイオード素子をフリップチップ方式で組み立てる場合には、基台にｐ側電極１６０とｎ側電極１６１との段差に対応する段差部を設けるとともに、その段差部とｐ側電極１６０およびｎ側電極１６１との位置が一致するように精密な位置制御が必要となる。このため、製造歩留りが低下するという不都合があった。
そこで、従来では、サファイア基板上に窒化物系半導体素子層を成長させた後、その窒化物系半導体素子層に、ＧａＡｓなどからなる劈開性を有する導電性基板を接合するとともに、サファイア基板を除去した窒化物系半導体発光ダイオード素子が提案されている（たとえば、特許文献１参照）。上記特許文献１では、導電性基板を用いているため、ｐ側電極およびｎ側電極を、窒化物系半導体素子層を挟んで対向するように配置することができる。このため、絶縁性であるサファイア基板を用いる場合のように、精密な位置制御を必要とするフリップチップ方式で組み立てる必要がないので、製造歩留りを向上させることが可能となる。
特開平９−８４０３号公報
上記特許文献１に開示された窒化物系半導体発光ダイオード素子において、導電性基板に接合された窒化物系半導体素子層は、導電性基板側から、ｐ型窒化物系半導体層、活性層およびｎ型窒化物系半導体層の順番で形成されているとともに、ｎ型窒化物系半導体層の表面から光が出射される構成を有する。ここで、ｎ型窒化物系半導体層には、ｎ型不純物がドープされることにより不純物準位が形成されるので、ｎ型窒化物系半導体層において、不純物準位に起因する光吸収が発生する。その結果、ｎ型窒化物系半導体層において、ｎ型窒化物系半導体層の表面で全反射した光が吸収され易くなるので、光取り出し効率が低下するという問題点がある。
この発明は、上記のような課題を解決するためになされたものであり、この発明の１つの目的は、光取り出し効率を向上させることが可能な窒化物系半導体発光素子の製造方法を提供することである。
上記目的を達成するために、この発明の一の局面の製造方法により製造される窒化物系半導体発光素子は、導電性基板の表面上に形成された第１導電型の第１窒化物系半導体層と、第１窒化物系半導体層上に形成された窒化物系半導体層からなる活性層と、活性層上に形成された第２導電型の第２窒化物系半導体層と、第２窒化物系半導体層上に形成され、第２窒化物系半導体層のキャリア濃度よりも低いキャリア濃度を有する窒化物系半導体層からなる光透過層とを備えている。
この一の局面の製造方法により製造される窒化物系半導体発光素子では、上記のように、窒化物系半導体層からなる光透過層のキャリア濃度を、第２窒化物系半導体層のキャリア濃度よりも低くすることによって、光透過層を、第２窒化物系半導体層よりも不純物準位が形成されにくくすることができる。これにより、光透過層における不純物準位に起因する光吸収を、第２窒化物系半導体層に比べて抑制することができる。したがって、光出射面（光透過層の表面）で全反射した光は、第２窒化物系半導体層に比べて光吸収が少ない光透過層を通過することになる。このため、光出射面で全反射した光が不純物準位に起因する光吸収が生じ易い第２窒化物系半導体層のみを通過する場合に比べて、光が吸収される確率を低くすることができる。その結果、光出射面で全反射した光が吸収されるのを抑制することができるので、光取り出し効率を向上させることができる。
上記一の局面の製造方法により製造される窒化物系半導体発光素子において、好ましくは、第１導電型の第１窒化物系半導体層は、ｐ型の窒化物系半導体層であり、第２導電型の第２窒化物系半導体層は、ｎ型の窒化物系半導体層である。このように構成すれば、ｎ型窒化物系半導体層側から光が出射される窒化物系半導体発光素子において、光取り出し効率を向上させることができる。
上記一の局面の製造方法により製造される窒化物系半導体発光素子において、好ましくは、光透過層は、アンドープの窒化物系半導体層を含む。このように構成すれば、光透過層には、不純物をドープすることに起因する不純物準位が形成されないので、不純物準位に起因する光透過層での光吸収をより抑制することができる。なお、本発明の「アンドープ」は、不純物を意図的にドープしていないことを意味する。したがって、不純物が全くドープされていない場合のみならず、意図しないで不純物が少量混入している場合も、本発明の「アンドープ」に該当する。
上記一の局面の製造方法により製造される窒化物系半導体発光素子において、好ましくは、光透過層は、少なくともＡｌを含む窒化物系半導体層を含む。このような窒化物系半導体層は、ＧａＮやＩｎＧａＮなどからなる窒化物系半導体層のバンドギャップよりも大きいバンドギャップを有するので、ＧａＮやＩｎＧａＮなどからなる窒化物系半導体層よりも吸収端が小さい。このため、Ａｌを含む窒化物系半導体層は、ＧａＮやＩｎＧａＮなどからなる窒化物系半導体層に比べて、光が通過しなくなる波長が短くなる。したがって、光透過層を、少なくともＡｌを含む窒化物系半導体層を含むように構成することによって、光透過層において光吸収が起こらない光の波長の範囲を広げることができる。これにより、窒化物系半導体発光素子の発光波長の設定範囲を容易に広げることができる。
上記一の局面の製造方法により製造される窒化物系半導体発光素子において、好ましくは、光透過層は、凹凸形状の表面を有する。このように構成すれば、光出射面（光透過層の表面）において、光が全反射するのを抑制することができるので、光取り出し効率をより向上させることができる。
上記一の局面の製造方法により製造される窒化物系半導体発光素子において、好ましくは、光透過層上に形成され、凹凸形状の表面を有するとともに、窒化物系半導体以外の材料からなる層をさらに備える。このように構成すれば、光出射面（窒化物系半導体以外の材料からなる層の表面）において、光が全反射するのを抑制することができるので、光取り出し効率をより向上させることができる。
上記一の局面の製造方法により製造される窒化物系半導体発光素子において、好ましくは、光透過層は、第２窒化物系半導体層と実質的に同じ材料からなる。このように構成すれば、光透過層と第２窒化物系半導体層との屈折率を実質的に同じにすることができるので、光透過層と第２窒化物系半導体層との界面において、屈折率の違いに起因する光の反射を抑制することができる。これにより、光取り出し効率をより向上させることができる。
上記一の局面の製造方法により製造される窒化物系半導体発光素子において、好ましくは、光透過層は、第２窒化物系半導体層上の一部領域に形成されており、第２窒化物系半導体層の表面の光透過層が形成されていない領域に接触するように形成された電極層をさらに備える。このように構成すれば、キャリア濃度の高い第２窒化物系半導体層の表面に電極層が接触するように形成されるので、第２窒化物系半導体層上にキャリア濃度の低い光透過層またはアンドープの光透過層を形成した場合にも、電極層のコンタクト抵抗が上昇することがない。
以下、本発明の実施形態を図面に基づいて説明する。
（第１参考形態）
図１は、本発明の第１参考形態による窒化物系半導体発光ダイオード素子（窒化物系半導体発光素子）の構造を示した断面図である。まず、図１を参照して、第１参考形態による窒化物系半導体発光ダイオード素子の構造について説明する。
第１参考形態による窒化物系半導体発光ダイオード素子では、図１に示すように、約５０μｍ〜約２ｍｍの厚みを有する導電性基板１に、導電性基板１側から約１００ｎｍの厚みを有するＡｕ層と約３００ｎｍの厚みを有するＰｄ層が順に形成されたｐ側電極２が接合されている。ｐ側電極２上には、約１ｎｍ〜約１μｍの厚みを有するＭｇがドープされたＧａＮ、ＡｌＧａＮまたはＩｎＧａＮからなるｐ型コンタクト層３が形成されている。ｐ型コンタクト層３上には、約１ｎｍ〜約１μｍの厚みを有するＭｇがドープされたＡｌＧａＮからなるｐ型クラッド層４が形成されている。ｐ型クラッド層４上には、約１０ｎｍ〜約４０ｎｍの厚みを有するＭｇがドープされたまたはアンドープのＧａＮまたはＡｌＧａＮからなるキャップ層５が形成されている。なお、ｐ型コンタクト層３、ｐ型クラッド層４およびキャップ層５は、本発明の「第１窒化物系半導体層」の一例である。
ここで、導電性基板１は、半導体、金属、導電性樹脂フィルム、または、金属と金属酸化物との複合材料からなる。導電性基板１に使用される半導体としては、劈開性を有するＳｉ、ＳｉＣ、ＧａＡｓおよびＺｎＯなどがある。また、導電性基板１に使用される金属としては、Ａｌ、Ｆｅ−ＮｉおよびＣｕ−Ｗなどがある。また、導電性基板１に使用される導電性樹脂フィルムとしては、金属などの導電性微粒子が分散した樹脂フィルムなどがある。また、導電性基板１に使用される金属と金属酸化物との複合材料としては、Ｃｕ−ＣｕＯなどがある。
キャップ層５上には、約３ｎｍの厚みを有するＩｎＧａＮからなる井戸層と、約１０ｎｍの厚みを有するＩｎＧａＮまたはＧａＮからなる障壁層とを含む活性層６が形成されている。この活性層６は、複数の井戸層と複数の障壁層とを含む多重量子井戸（ＭＱＷ）構造、または、１つの井戸層と１つの障壁層とを含む単一量子井戸（ＳＱＷ）構造を有する。
活性層６上には、約１ｎｍ〜約１μｍの厚みを有するＳｉまたはＧｅがドープされたＡｌＧａＮ（Ａｌ組成比≦５０％）からなるｎ型クラッド層７が形成されている。ｎ型クラッド層７上には、約１０ｎｍ〜約５μｍの厚みを有するＳｉまたはＧｅがドープされたＧａＮまたはＡｌＧａＮからなるｎ型コンタクト層８が形成されている。また、ｎ型クラッド層７およびｎ型コンタクト層８は、約５×１０１８ｃｍ−３のキャリア濃度を有する。なお、ｎ型クラッド層７およびｎ型コンタクト層８は、本発明の「第２窒化物系半導体層」の一例である。
ここで、第１参考形態では、ｎ型コンタクト層８上に、約１ｎｍ〜約２μｍの厚みを有するＳｉがドープされたＧａＮからなる光透過層９が形成されている。この光透過層９は、ｎ型クラッド層７およびｎ型コンタクト層８のキャリア濃度（約５×１０１８ｃｍ−３）よりも低いキャリア濃度を有する。また、光透過層９は、開口部９ａを有する。そして、ｐ型コンタクト層３、ｐ型クラッド層４、キャップ層５、活性層６、ｎ型クラッド層７、ｎ型コンタクト層８および光透過層９によって、窒化物系半導体素子層１０が構成されている。また、光透過層９の開口部９ａ内には、ｎ型コンタクト層８の表面に接触するように、ｎ側電極１１が形成されている。このｎ側電極１１は、下層から順に、約１０ｎｍの厚みを有するＡｌ層、約１０ｎｍの厚みを有するＰｄ層および約１００ｎｍの厚みを有するＡｕ層によって構成されている。なお、ｎ側電極１１は、本発明の「電極層」の一例である。
また、図１に示した第１参考形態による窒化物系半導体発光ダイオード素子は、光透過層９の表面が光の出射面となる。
第１参考形態では、上記のように、ＳｉがドープされたＧａＮからなる光透過層９のキャリア濃度を、ｎ型クラッド層７およびｎ型コンタクト層８のキャリア濃度（約５×１０１８ｃｍ−３）よりも低くすることによって、光透過層９に不純物準位が形成されるのを、ｎ型コンタクト層８に比べて抑制することができる。これにより、光透過層９における不純物準位に起因する光吸収を、ｎ型クラッド層７およびｎ型コンタクト層８に比べて抑制することができる。したがって、光出射面（光透過層９の表面）で全反射した光は、ｎ型クラッド層７およびｎ型コンタクト層８に比べて光吸収が少ない光透過層９を通過することになる。このため、光出射面で全反射した光が不純物準位に起因する光吸収が生じ易いｎ型クラッド層７およびｎ型コンタクト層８のみを通過する場合に比べて、光が吸収される確率を低くすることができる。その結果、光出射面で全反射した光が吸収されるのを抑制することができるので、光取り出し効率を向上させることができる。
また、第１参考形態では、ＧａＮまたはＡｌＧａＮからなるｎ型コンタクト層８の構成材料として、光透過層９と同じ材料であるＧａＮを用いれば、光透過層９とｎ型コンタクト層８との屈折率を実質的に同じにすることができる。この場合には、光透過層９とｎ型コンタクト層８との界面において、屈折率の違いに起因する光の反射を抑制することができるので、光取り出し効率をより向上させることができる。
また、第１参考形態では、光透過層９に開口部９ａを形成するとともに、光透過層９の開口部９ａ内に、ｎ型コンタクト層８の表面に接触するように、ｎ側電極１１を形成することによって、キャリア濃度の高いｎ型コンタクト層８にｎ側電極１１が接触するので、ｎ型コンタクト層８上にキャリア濃度の低い光透過層９を形成した場合にも、ｎ側電極１１のコンタクト抵抗が上昇することがない。
図２〜図７は、図１に示した第１参考形態による窒化物系半導体発光ダイオード素子の製造プロセスを説明するための断面図である。次に、図１〜図７を参照して、第１参考形態による窒化物系半導体発光ダイオード素子の製造プロセスについて説明する。
まず、図２に示すように、ＭＯＣＶＤ（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法を用いて、約４００μｍの厚みを有する成長用基板としてのサファイア基板２１の（０００１）面上に、約１０ｎｍ〜約１００ｎｍの厚みを有するＧａＮまたはＡｌＧａＮからなるバッファ層２２を成長させる。続いて、バッファ層２２上に、約１μｍの厚みを有するアンドープのＧａＮまたはＡｌＧａＮからなる下地層２３を成長させる。次に、下地層２３上に、約１ｎｍ〜約２μｍの厚みを有するＳｉがドープされたＧａＮからなる光透過層９を成長させた後、光透過層９上に、上記した組成および厚みを有するｎ型コンタクト層８、ｎ型クラッド層７、活性層６、キャップ層５、ｐ型クラッド層４およびｐ型コンタクト層３を順次成長させる。この後、熱処理または電子線照射を行うことにより、ｐ型クラッド層４およびｐ型コンタクト層３のｐ型化を行う。
次に、図３に示すように、真空蒸着法などを用いて、ｐ型コンタクト層３上に、ｐ側電極２を形成する。このｐ側電極２を形成する際には、約３００ｎｍの厚みを有するＰｄ層および約１００ｎｍの厚みを有するＡｕ層をこの順番で形成する。
次に、図４に示すように、ｐ側電極２の上面上に、約５０μｍ〜約２ｍｍの厚みを有する導電性基板１を接合する。この際、Ａｕ−ＳｎやＰｄ−Ｓｎなどからなる半田を介して、ｐ側電極２の上面上に導電性基板１を接合してもよいし、Ａｇからなる導電性ペーストを介して、ｐ側電極２の上面上に導電性基板１を接合してもよい。また、ｐ側電極２の上面上に導電性基板１を直接貼り合せた後、約４００℃〜約１０００℃の温度条件下で加圧することによって、ｐ側電極２の上面上に導電性基板１を接合してもよい。また、導電性基板１に電界を加える陽極接合法を用いて、ｐ側電極２の上面上に導電性基板１を接合するようにしてもよい。この後、サファイア基板２１に対して、研磨やレーザ照射などを行うことによって、サファイア基板２１を除去する。そして、ＣＦ４ガスなどによるドライエッチング技術または熱リン酸液などによるウェットエッチング技術を用いて、バッファ層２２および下地層２３を除去する。これにより、図５に示すように、光透過層９の表面が露出された状態にする。
次に、図６に示すように、エッチング技術を用いて、光透過層９の所定領域に、ｎ型コンタクト層８の表面が露出するように、開口部９ａを形成する。この後、真空蒸着法などを用いて、光透過層９の開口部９ａ内に、ｎ型コンタクト層８の露出された表面に接触するように、ｎ側電極１１を形成する。このｎ側電極１１を形成する際には、約１０ｎｍの厚みを有するＡｌ層、約１０ｎｍの厚みを有するＰｄ層および約１００ｎｍの厚みを有するＡｕ層をこの順番で形成する。
次に、図７に示すように、素子分離領域１０ａに沿って、素子分離を行う。この際、ダイシングを用いて素子分離領域１０ａに切込みを入れた後、その切込みに沿って素子を分離してもよい。また、エッチング技術を用いて素子分離領域１０ａに切込みを入れた後、その切込みに沿って素子を分離してもよい。また、ダイシングにより導電性基板１の素子分離領域１０ａに切込みを入れるとともに、エッチング技術により窒化物系半導体素子層１０の素子分離領域１０ａに切込みを入れた後、ダイシングおよびエッチング技術による切込みに沿って素子を分離してもよい。上記のようなダイシングとエッチング技術とを組み合わせた場合には、窒化物系半導体素子層１０に刃物が接触しないので、窒化物系半導体素子層１０へのダメージが低減される。このようにして、図１に示した第１参考形態による窒化物系半導体発光ダイオード素子が形成される。
（第２実施形態）
図８は、本発明の第２実施形態による窒化物系半導体発光ダイオード素子の構造を示した断面図である。図８を参照して、この第２実施形態では、上記第１参考形態と異なり、光透過層として、アンドープのＧａＮからなる光透過層３９を用いる場合について説明する。
この第２実施形態では、図８に示すように、導電性基板１上に、上記第１参考形態と同様の組成および厚みを有するｐ側電極２が接合されている。ｐ側電極２上には、上記第１参考形態と同様の組成および厚みを有する窒化物系半導体各層３〜８が形成されている。
ここで、第２実施形態では、ｎ型コンタクト層８上に、約１ｎｍ〜約２μｍの厚みを有するアンドープのＧａＮからなる光透過層３９が形成されている。この光透過層３９は、開口部３９ａを有する。そして、ｐ型コンタクト層３、ｐ型クラッド層４、キャップ層５、活性層６、ｎ型クラッド層７、ｎ型コンタクト層８および光透過層３９によって、窒化物系半導体素子層３０が構成されている。また、光透過層３９の開口部３９ａ内には、ｎ型コンタクト層８の表面に接触するように、上記第１参考形態と同様の組成および厚みを有するｎ側電極１１が形成されている。
また、図８に示した第２実施形態による窒化物系半導体発光ダイオード素子は、光透過層３９の表面が光の出射面となる。
第２実施形態では、上記のように、光透過層として、アンドープのＧａＮからなる光透過層３９を用いることによって、光透過層３９には、不純物をドープすることに起因する不純物準位が形成されないので、不純物準位に起因する光透過層３９での光吸収を上記第１参考形態よりも抑制することができる。これにより、光出射面（光透過層３９の表面）で全反射した光が吸収されるのをより抑制することができるので、光取り出し効率をより向上させることができる。
なお、第２実施形態のその他の効果は、上記第１参考形態と同様である。
図９〜図１３は、図８に示した第２実施形態による窒化物系半導体発光ダイオード素子の製造プロセスを説明するための断面図である。次に、図８〜図１３を参照して、第２実施形態による窒化物系半導体発光ダイオード素子の製造プロセスについて説明する。
まず、図９に示すように、ＭＯＣＶＤ法を用いて、成長用基板としてのサファイア基板２１の（０００１）面上に、上記第１参考形態と同様の組成および厚みを有するバッファ層２２および下地層２３を順次成長させる。この後、下地層２３上に、約１ｎｍ〜約１μｍの厚みを有するＩｎＧａＮまたはＡｌＧａＮからなるとともに、層内に空間を有する分離層（空隙層）２４を成長させる。この際、陽極酸化法やエッチング技術を用いて分離層２４内に空間を形成してもよいし、結晶性が悪い（クラックが多い）多孔質やアモルファス（非晶質）の分離層２４を形成してもよい。多孔質の分離層２４は、成長条件を調節することにより形成することができるとともに、イオンを打ち込むことによっても形成することができる。また、アモルファスの分離層２４は、低温成長により形成することができる。なお、隙間のある金属膜や絶縁膜からなる分離層を形成してもよい。次に、分離層２４上に、約１ｎｍ〜約２μｍの厚みを有するアンドープのＧａＮからなる光透過層３９を成長させた後、光透過層３９上に、上記第１参考形態と同様の組成および厚みを有するｎ型コンタクト層８、ｎ型クラッド層７、活性層６、キャップ層５、ｐ型クラッド層４およびｐ型コンタクト層３を順次成長させる。この後、ｐ型クラッド層４およびｐ型コンタクト層３のｐ型化を行う。
次に、図１０に示すように、真空蒸着法などを用いて、ｐ型コンタクト層３上に、上記第１参考形態と同様の組成および厚みを有するｐ側電極２を形成した後、図４に示した第１参考形態と同様のプロセスを用いて、ｐ側電極２の上面上に、導電性基板１を接合する。この後、分離層２４よりも上側の窒化物系半導体素子層３０と分離層２４よりも下側の各層（サファイア基板２１、バッファ層２２および下地層２３）とを分離する。この際、ＨＦ液とＨＮｏ３液との混合液によるウェットエッチング技術を用いて分離層２４を除去してもよいし、外部から物理的な力を加えることにより分離層２４を除去してもよい。また、分離層２４よりも上側の窒化物系半導体素子層３０と分離層２４よりも下側の各層（２１〜２３）とを互いに逆方向に引張ることにより分離してもよい。これにより、図１１に示すように、光透過層３９の表面が露出された状態にする。
次に、図１２に示すように、エッチング技術を用いて、光透過層３９の所定領域に、ｎ型コンタクト層８の表面が露出するように、開口部３９ａを形成する。この後、真空蒸着法などを用いて、光透過層３９の開口部３９ａ内に、ｎ型コンタクト層８の露出された表面に接触するように、上記第１参考形態と同様の組成および厚みを有するｎ側電極１１を形成する。
次に、図１３に示すように、図７に示した第１参考形態と同様のプロセスを用いて、素子分離領域３０ａに沿って、素子分離を行う。このようにして、図８に示した第２実施形態による窒化物系半導体発光ダイオード素子が形成される。
（第３実施形態）
図１４は、本発明の第３実施形態による窒化物系半導体発光ダイオード素子の構造を示した断面図である。図１４を参照して、この第３実施形態では、上記第１および第２実施形態と異なり、光透過層として、アンドープのＡｌＧａＮからなる光透過層４９を用いる場合について説明する。
この第３実施形態では、図１４に示すように、導電性基板４１上に、上記第１参考形態のｐ側電極２と同様の組成および厚みを有するとともに、導電性基板４１の幅よりも小さい幅を有するｐ側電極４２が接合されている。ｐ側電極４２上には、導電性基板４１の幅よりも小さく、かつ、ｐ側電極４２の幅よりも大きい幅を有するｐ型コンタクト層４３、ｐ型クラッド層４４、キャップ層４５、活性層４６、ｎ型クラッド層４７およびｎ型コンタクト層４８が順次形成されている。なお、ｐ型コンタクト層４３、ｐ型クラッド層４４、キャップ層４５、活性層４６、ｎ型クラッド層４７およびｎ型コンタクト層４８は、それぞれ、上記第１参考形態のｐ型コンタクト層３、ｐ型クラッド層４、キャップ層５、活性層６、ｎ型クラッド層７およびｎ型コンタクト層８と同様の組成および厚みを有する。また、ｎ型クラッド層４７およびｎ型コンタクト層４８は、上記第１参考形態のｎ型クラッド層７およびｎ型コンタクト層８と同じキャリア濃度（約５×１０１８ｃｍ−３）を有する。なお、ｐ型コンタクト層４３、ｐ型クラッド層４４およびキャップ層４５は、本発明の「第１窒化物系半導体層」の一例であり、ｎ型クラッド層４７およびｎ型コンタクト層４８は、本発明の「第２窒化物系半導体層」の一例である。
ここで、第３実施形態では、ｎ型コンタクト層４８上に、約１ｎｍ〜約２μｍの厚みを有するアンドープのＡｌＧａＮからなる光透過層４９が形成されている。この光透過層４９は、開口部４９ａを有する。そして、ｐ型コンタクト層４３、ｐ型クラッド層４４、キャップ層４５、活性層４６、ｎ型クラッド層４７、ｎ型コンタクト層４８および光透過層４９によって、窒化物系半導体素子層４０が構成されている。また、光透過層４９の開口部４９ａ内には、ｎ型コンタクト層４８の表面に接触するように、上記第１参考形態のｎ側電極１１と同様の組成および厚みを有するｎ側電極５１が形成されている。なお、ｎ側電極５１は、本発明の「電極層」の一例である。また、光透過層４９およびｎ側電極５１の上面以外の領域には、窒化物系半導体素子層４０を覆うように、約３００ｎｍの厚みを有するＳｉＯ２、ＳｉＮ、ＴｉＯ２またはＺｒＯなどからなる保護膜５２が形成されている。
また、図１４に示した第３実施形態による窒化物系半導体発光ダイオード素子は、光透過層４９の表面が光の出射面となる。
第３実施形態では、上記のように、光透過層として、アンドープのＡｌＧａＮからなる光透過層４９を用いることによって、光透過層４９には、不純物をドープすることに起因する不純物準位が形成されないので、上記第２実施形態と同様、不純物準位に起因する光透過層４９での光吸収を上記第１参考形態よりも抑制することができる。これにより、光出射面（光透過層４９の表面）で全反射した光が吸収されるのをより抑制することができるので、光取り出し効率をより向上させることができる。また、光透過層４９の構成材料であるＡｌＧａＮからなる窒化物系半導体層は、ＧａＮやＩｎＧａＮなどからなる窒化物系半導体層のバンドギャップよりも大きいバンドギャップを有するので、ＧａＮやＩｎＧａＮなどからなる窒化物系半導体層よりも吸収端が小さい。このため、ＡｌＧａＮからなる窒化物系半導体層は、ＧａＮやＩｎＧａＮなどからなる窒化物系半導体層に比べて、光が通過しなくなる波長が短くなる。したがって、アンドープのＡｌＧａＮからなる光透過層４９を用いる第３実施形態では、光透過層４９において光吸収が起こらない光の波長の範囲を広げることができる。これにより、窒化物系半導体発光ダイオード素子の発光波長の設定範囲を容易に広げることができる。
また、第３実施形態では、ＧａＮまたはＡｌＧａＮからなるｎ型コンタクト層４８の構成材料として、光透過層４９と同じ材料であるＡｌＧａＮを用いれば、光透過層４９とｎ型コンタクト層４８との屈折率を実質的に同じにすることができるので、光透過層４９とｎ型コンタクト層４８との界面において、屈折率の違いに起因する光の反射を抑制することができる。これにより、光取り出し効率をより向上させることができる。
なお、第３実施形態のその他の効果は、上記第１参考形態と同様である。
図１５〜図２１は、図１４に示した第３実施形態による窒化物系半導体発光ダイオード素子の製造プロセスを説明するための断面図である。次に、図１４〜図２１を参照して、第３実施形態による窒化物系半導体発光ダイオード素子の製造プロセスについて説明する。
まず、図１５に示すように、ＭＯＣＶＤ法を用いて、成長用基板としてのＳｉＣ基板６１上に、上記第１参考形態のバッファ層２２と同様の組成および厚みを有するバッファ層６２を成長させる。この後、バッファ層６２上に、約１ｎｍ〜約１μｍの厚みを有するとともに、所定の波長のレーザ光を効率的に吸収させることが可能な高いＩｎ組成比（たとえば、ＹＡＧの第２高調波レーザ（波長：５３２ｎｍ）を用いる場合、ＩｎＸＧａ１−ＸＮ（Ｘ≧０．２））を有するＩｎＧａＮからなる分離層６３を成長させる。次に、分離層６３上に、約１ｎｍ〜約２μｍの厚みを有するアンドープのＡｌＧａＮからなる光透過層４９を成長させた後、光透過層４９上に、ｎ型コンタクト層４８、ｎ型クラッド層４７、活性層４６、キャップ層４５、ｐ型クラッド層４４およびｐ型コンタクト層４３を順次成長させる。この後、ｐ型クラッド層４４およびｐ型コンタクト層４３のｐ型化を行う。
次に、図１６に示すように、エッチング技術を用いて、素子分離領域４０ａに、ＳｉＣ基板６１に達する深さを有する溝部を形成することによって、窒化物系半導体素子層４０を溝部により分断する。なお、素子分離領域４０ａに形成する溝部の深さは、ＳｉＣ基板６１に達していなくてもよい。この後、ＣＶＤ法を用いて、窒化物系半導体素子層４０、分離層６３およびバッファ層６２を覆うように、保護膜５２を形成する。
次に、図１７に示すように、窒化物系半導体素子層４０を構成するｐ型コンタクト層４３の上面上に位置する保護膜５２の所定領域を除去した後、真空蒸着法などを用いて、露出したｐ型コンタクト層４３の上面上に、ｐ側電極４２を形成する。
次に、図１８に示すように、図４に示した第１参考形態と同様のプロセスを用いて、ｐ側電極４２の上面上に、導電性基板４１を接合する。この後、分離層６３よりも上側の窒化物系半導体素子層４０と分離層６３よりも下側の各層（ＳｉＣ基板６１およびバッファ層６２）とを分離する。この際、ＫｒＦエキシマレーザ、ＹＡＧレーザ、ＤＰＳＳレーザ（半導体レーザ励起固体レーザ）または窒素レーザなどの高出力レーザを用いて、ＳｉＣ基板６１側からレーザ光を照射することによって、分離層６３にレーザ光を吸収させる。これにより、分離層６３が分解するので、その熱により、分離層６３よりも上側の窒化物系半導体素子層４０と分離層６３よりも下側の各層（ＳｉＣ基板６１およびバッファ層６２）とが分離される。
この第３実施形態では、分離層６３をＩｎ０．５Ｇａ０．５Ｎとしており、ＳｉＣ基板６１側からＹＡＧの第２高調波レーザ（波長：５３２ｎｍ）を照射すると、そのレーザ光は、ＳｉＣ基板６１およびバッファ層６２を透過し、分離層６３で吸収される。このように、分離層６３のバンドギャップと照射するレーザ光の波長とを適切に設計することにより、分離層６３での分離を容易にすることができる。したがって、図１８に示した半導体各層のうち、分離層６３に最も効率的にレーザ光を吸収させることができるので、分離層６３での分離を容易に行うことができる。これにより、図１９に示すように、光透過層４９の表面が露出された状態にする。
次に、図２０に示すように、エッチング技術を用いて、光透過層４９の所定領域に、ｎ型コンタクト層４８の表面が露出するように、開口部４９ａを形成する。この後、真空蒸着法などを用いて、光透過層４９の開口部４９ａ内に、ｎ型コンタクト層４８の露出された表面に接触するように、ｎ側電極５１を形成する。
次に、図２１に示すように、図７に示した第１参考形態と同様のプロセスを用いて、素子分離領域４０ａに沿って、素子分離を行う。このようにして、図１４に示した第３実施形態による窒化物系半導体発光ダイオード素子が形成される。
（第４参考形態）
図２２は、本発明の第４参考形態による窒化物系半導体発光ダイオード素子の構造を示した断面図である。図２２を参照して、この第４参考形態では、上記第１〜第３実施形態と異なり、光透過層として、凹凸形状の表面を有する光透過層７８を用いる場合について説明する。
この第４参考形態では、図２２に示すように、導電性基板７１上に、上記第１参考形態のｐ側電極２と同様の組成および厚みを有するｐ側電極７２が接合されている。このｐ側電極７２は、凹凸形状の表面を有するとともに、導電性基板７１の幅よりも小さい幅を有する。ｐ側電極７２の表面の凹凸形状の隣接する凸部と凹部との中心間の幅は、約０．１μｍ〜約５０μｍであり、凹部の底部からの凸部の高さは、約１ｎｍ〜約２μｍである。ｐ側電極７２上には、ｐ側電極７２の表面の凹部を埋め込むように、クラッド層としての機能を有するｐ型コンタクト層７３が形成されている。このｐ型コンタクト層７３は、約１ｎｍ〜約１μｍの厚みを有するＭｇがドープされたＧａＮ、ＡｌＧａＮまたはＩｎＧａＮからなる。なお、ｐ型コンタクト層７３として、アンドープのＩｎＧａＮ層を用いてもよい。ｐ型コンタクト層７３上には、キャップ層７４、活性層７５、ｎ型クラッド層７６およびｎ型コンタクト層７７が順次形成されている。なお、キャップ層７４、活性層７５、ｎ型クラッド層７６およびｎ型コンタクト層７７は、それぞれ、上記第１参考形態のキャップ層５、活性層６、ｎ型クラッド層７およびｎ型コンタクト層８と同様の組成および厚みを有する。また、ｎ型クラッド層７６およびｎ型コンタクト層７７は、上記第１参考形態のｎ型クラッド層７およびｎ型コンタクト層８と同じキャリア濃度（約５×１０１８ｃｍ−３）を有する。なお、ｐ型コンタクト層７３およびキャップ層７４は、本発明の「第１窒化物系半導体層」の一例であり、ｎ型クラッド層７６およびｎ型コンタクト層７７は、本発明の「第２窒化物系半導体層」の一例である。
ここで、第４参考形態では、ｎ型コンタクト層７７上に、約１ｎｍ〜約２μｍの厚みを有するアンドープのＧａＮからなる光透過層７８が形成されている。この光透過層７８は、凹凸形状の表面を有するとともに、開口部７８ａを有する。光透過層７８の表面の凹凸形状の隣接する凸部と凹部との中心間の幅は、約０．１μｍ〜約５０μｍであり、凹部の底部からの凸部の高さは、約１ｎｍ〜約２μｍである。そして、ｐ型コンタクト層７３、キャップ層７４、活性層７５、ｎ型クラッド層７６、ｎ型コンタクト層７７および光透過層７８によって、窒化物系半導体素子層７０が構成されている。また、光透過層７８の開口部７８ａ内には、ｎ型コンタクト層７７の表面に接触するように、上記第１参考形態のｎ側電極１１と同様の組成および厚みを有するｎ側電極８１が形成されている。なお、ｎ側電極８１は、本発明の「電極層」の一例である。また、窒化物系半導体素子層７０の側面上には、上記第３実施形態の保護膜５２と同様の組成および厚みを有する保護膜８２が形成されている。
また、図２２に示した第４参考形態による窒化物系半導体発光ダイオード素子は、光透過層７８の表面が光の出射面となる。
第４参考形態では、上記のように、光透過層として、アンドープのＧａＮからなる光透過層７８を用いることによって、光透過層７８には、不純物をドープすることに起因する不純物準位が形成されないので、上記第２実施形態と同様、不純物準位に起因する光透過層７８での光吸収を上記第１参考形態よりも抑制することができる。これにより、光出射面（光透過層７８の表面）で全反射した光が吸収されるのをより抑制することができるので、光取り出し効率をより向上させることができる。
また、第４参考形態では、光透過層７８を、凹凸形状の表面を有するように構成することによって、光の出射面である光透過層７８の表面において、光が全反射するのを抑制することができるので、光取り出し効率をより向上させることができる。
なお、第４参考形態のその他の効果は、上記第１参考形態と同様である。
図２３〜図３０は、図２２に示した第４参考形態による窒化物系半導体発光ダイオード素子の製造プロセスを説明するための断面図である。次に、図２２〜図３０を参照して、第４参考形態による窒化物系半導体発光ダイオード素子の製造プロセスについて説明する。
まず、図２３に示すように、ＭＯＣＶＤ法を用いて、成長用基板としてのＳｉ基板９１上に、上記第１参考形態のバッファ層２２と同様の組成および厚みを有するバッファ層９２を成長させる。次に、バッファ層９２上に、約１ｎｍ〜約２μｍの厚みを有するアンドープのＧａＮからなる光透過層７８を成長させた後、光透過層７８上に、ｎ型コンタクト層７７、ｎ型クラッド層７６、活性層７５、キャップ層７４およびｐ型コンタクト層７３を順次成長させる。この後、ｐ型コンタクト層７３のｐ型化を行う。
次に、図２４に示すように、エッチング技術を用いて、素子分離領域７０ａに、Ｓｉ基板９１に達する深さを有する溝部を形成することによって、窒化物系半導体素子層７０を溝部により分断する。この後、ＣＶＤ法を用いて、窒化物系半導体素子層７０およびバッファ層９２を覆うように、保護膜８２を形成する。
次に、図２５に示すように、窒化物系半導体素子層７０を構成するｐ型コンタクト層７３の上面上に位置する保護膜８２を除去した後、フォトリソグラフィ技術およびドライエッチング技術を用いて、露出したｐ型コンタクト層７３の表面を凹凸形状にする。この際、ｐ型コンタクト層７３の表面の凹凸形状の隣接する凸部と凹部との中心間の幅が、約０．１μｍ〜約５０μｍになるように、かつ、凹部の底部からの凸部の高さが、約１ｎｍ〜約２μｍになるように形成する。この後、真空蒸着法などを用いて、ｐ型コンタクト層７３の表面の凹部を埋め込むように、ｐ側電極７２を形成する。
次に、図２６に示すように、図４に示した第１参考形態と同様のプロセスを用いて、ｐ側電極７２の上面上に、導電性基板７１を接合する。この後、熱リン酸液などによるウェットエッチング技術を用いて、Ｓｉ基板９１およびバッファ層９２を除去する。これにより、図２７に示すように、光透過層７８の表面が露出された状態にする。
次に、図２８に示すように、フォトリソグラフィ技術およびドライエッチング技術を用いて、光透過層７８の露出された表面を凹凸形状にする。この際、光透過層７８の表面の凹凸形状の隣接する凸部と凹部との中心間の幅が、約０．１μｍ〜約５０μｍになるように、かつ、凹部の底部からの凸部の高さが、約１ｎｍ〜約２μｍになるように形成する。
次に、図２９に示すように、エッチング技術を用いて、光透過層７８の所定領域に、ｎ型コンタクト層７７の表面が露出するように、開口部７８ａを形成する。この後、真空蒸着法などを用いて、光透過層７８の開口部７８ａ内に、ｎ型コンタクト層７７の露出された表面に接触するように、ｎ側電極８１を形成する。
次に、図３０に示すように、図７に示した第１参考形態と同様のプロセスを用いて、素子分離領域７０ａに沿って、素子分離を行う。このようにして、図２２に示した第４参考形態による窒化物系半導体発光ダイオード素子が形成される。
（第５参考形態）
図３１は、第５参考形態による窒化物系半導体発光ダイオード素子の構造を示した断面図である。図３１を参照して、この第５参考形態では、上記第１、第４参考形態および上記第２、第３実施形態と異なり、光透過層１０８上に、凹凸形状の表面を有する絶縁膜１１３を形成する場合について説明する。
この第５参考形態では、図３１に示すように、導電性基板１０１上に、上記第１参考形態のｐ側電極２と同様の組成および厚みを有するｐ側電極１０２が接合されている。このｐ側電極１０２は、凹凸形状の表面を有するとともに、導電性基板１０１の幅よりも小さい幅を有する。ｐ側電極１０２の表面の凹凸形状の隣接する凸部と凹部との中心間の幅は、約０．１μｍ〜約５０μｍであり、凹部の底部からの凸部の高さは、約１ｎｍ〜約２μｍである。ｐ側電極１０２上には、ｐ側電極１０２の表面の凹部を埋め込むように、ｐ型コンタクト層１０３が形成されている。ｐ型コンタクト層１０３上には、ｐ型クラッド層１０４、キャップ層１０５および活性層１０６が順次形成されている。なお、ｐ型コンタクト層１０３、ｐ型クラッド層１０４、キャップ層１０５および活性層１０６は、上記第１参考形態のｐ型コンタクト層３、ｐ型クラッド層４、キャップ層５および活性層６と同様の組成および厚みを有する。活性層１０６上には、クラッド層としての機能を有するｎ型コンタクト層１０７が形成されている。このｎ型コンタクト層１０７は、約１ｎｍ〜約１μｍの厚みを有するＳｉまたはＧｅがドープされたＡｌＧａＮ（Ａｌ組成比≦５０％）からなる。また、ｎ型コンタクト層１０７は、上記第１参考形態のｎ型コンタクト層８と同じキャリア濃度（約５×１０１８ｃｍ−３）を有する。なお、ｐ型コンタクト層１０３、ｐ型クラッド層１０４およびキャップ層１０５は、本発明の「第１窒化物系半導体層」の一例であり、ｎ型コンタクト層１０７は、本発明の「第２窒化物系半導体層」の一例である。
ここで、第５参考形態では、ｎ型コンタクト層１０７上に、約１ｎｍ〜約２μｍの厚みを有するアンドープのＧａＮからなる光透過層１０８が形成されている。この光透過層１０８は、開口部１０８ａを有する。そして、ｐ型コンタクト層１０３、ｐ型クラッド層１０４、キャップ層１０５、活性層１０６、ｎ型コンタクト層１０７および光透過層１０８によって、窒化物系半導体素子層１００が構成されている。
また、第５参考形態では、光透過層１０８上に、約１μｍの厚みを有するＳｉＯ２またはＳｉＮからなる絶縁膜１１３が形成されている。この絶縁膜１１３は、凹凸形状の表面を有するとともに、開口部１１３ａを有する。絶縁膜１１３の表面の凹凸形状の隣接する凸部と凹部との中心間の幅は、約０．１μｍ〜約５０μｍであり、凹部の底部からの凸部の高さは、約１ｎｍ〜約２μｍである。なお、絶縁膜１１３は、本発明の「窒化物系半導体以外の材料からなる層」の一例である。また、絶縁膜１１３の開口部１１３ａおよび光透過層１０８の開口部１０８ａ内には、ｎ型コンタクト層１０７の表面に接触するように、上記第１参考形態のｎ側電極１１と同様の組成および厚みを有するｎ側電極１１１が形成されている。なお、ｎ側電極１１１は、本発明の「電極層」の一例である。また、窒化物系半導体素子層１００の側面上には、上記第３実施形態の保護膜５２と同様の組成および厚みを有する保護膜１１２が形成されている。
また、図３１に示した第５参考形態による窒化物系半導体発光ダイオード素子は、絶縁膜１１３の表面が光の出射面となる。
第５参考形態では、上記のように、光透過層として、アンドープのＧａＮからなる光透過層１０８を用いることによって、光透過層１０８には、不純物をドープすることに起因する不純物準位が形成されないので、上記第２実施形態と同様、不純物準位に起因する光透過層１０８での光吸収を上記第１参考形態よりも抑制することができる。これにより、光出射面（光透過層１０８の表面）で全反射した光が吸収されるのをより抑制することができるので、光取り出し効率をより向上させることができる。
また、第５参考形態では、光透過層１０８上に、凹凸形状の表面を有する絶縁膜１１３を形成することによって、光の出射面である絶縁膜１１３の表面において、光が全反射するのを抑制することができるので、光取り出し効率をより向上させることができる。
また、第５参考形態では、光透過層１０８および絶縁膜１１３にぞれぞれ開口部１０８ａおよび１１３ａを形成するとともに、光透過層１０８の開口部１０８ａおよび絶縁膜１１３の開口部１１３ａ内に、ｎ型コンタクト層１０７の表面に接触するように、ｎ側電極１１１を形成することによって、キャリア濃度の高いｎ型コンタクト層１０７にｎ側電極１１１が接触するので、アンドープの光透過層１０８および絶縁膜１１３を形成しても、ｎ側電極１１１のコンタクト抵抗が上昇することがない。
なお、第５参考形態のその他の効果は、上記第１参考形態と同様である。
図３２〜図３９は、図３１に示した第５参考形態による窒化物系半導体発光ダイオード素子の製造プロセスを説明するための断面図である。次に、図３１〜図３９を参照して、第５参考形態による窒化物系半導体発光ダイオード素子の製造プロセスについて説明する。
まず、図３２に示すように、ＭＯＣＶＤ法を用いて、成長基板としてのＧａＮ基板１２１上に、上記第２実施形態の分離層２４と同様の組成および厚みを有するとともに、層内に空間を有する分離層（空隙層）１２２を成長させる。次に、分離層１２２上に、約１ｎｍ〜約２μｍの厚みを有するアンドープのＧａＮからなる光透過層１０８を成長させた後、光透過層１０８上に、ｎ型コンタクト層１０７、活性層１０６、キャップ層１０５、ｐ型クラッド層１０４およびｐ型コンタクト層１０３を順次成長させる。この後、ｐ型クラッド層１０４およびｐ型コンタクト層１０３のｐ型化を行う。
次に、図３３に示すように、エッチング技術を用いて、素子分離領域１００ａに、ＧａＮ基板１２１に達する深さを有する溝部を形成することによって、窒化物系半導体素子層１００を溝部により分断する。この後、ＣＶＤ法を用いて、窒化物系半導体素子層１００および分離層１２２を覆うように、保護膜１１２を形成する。
次に、図３４に示すように、窒化物系半導体素子層１００を構成するｐ型コンタクト層１０３の上面上に位置する保護膜１１２を除去した後、フォトリソグラフィ技術およびドライエッチング技術を用いて、露出したｐ型コンタクト層１０３の表面を凹凸形状にする。この際、ｐ型コンタクト層１０３の表面の凹凸形状の隣接する凸部と凹部との中心間の幅が、約０．１μｍ〜約５０μｍになるように、かつ、凹部の底部からの凸部の高さが、約１ｎｍ〜約２μｍになるように形成する。この後、真空蒸着法などを用いて、ｐ型コンタクト層１０３の表面の凹部を埋めるように、ｐ側電極１０２を形成する。
次に、図３５に示すように、図４に示した第１参考形態と同様のプロセスを用いて、ｐ側電極１０２の上面上に、導電性基板１０１を接合する。この後、図１０に示した第２実施形態と同様のプロセスを用いて、分離層１２２よりも上側の窒化物系半導体素子層１００と分離層１２２よりも下側のＧａＮ基板１２１とを分離する。これにより、図３６に示すように、光透過層１０８の表面が露出された状態にする。
次に、図３７に示すように、ＣＶＤ法を用いて、光透過層１０８の露出された表面上に、絶縁膜１１３を形成した後、フォトリソグラフィ技術およびドライエッチング技術を用いて、絶縁膜１１３の表面を凹凸形状にする。この際、絶縁膜１１３の表面の凹凸形状の隣接する凸部と凹部との中心間の幅が、約０．１μｍ〜約５０μｍになるように、かつ、凹部の底部からの凸部の高さが、約１ｎｍ〜約２μｍになるように形成する。
次に、図３８に示すように、エッチング技術を用いて、絶縁膜１１３および光透過層１０８の所定領域に、それぞれ、ｎ型コンタクト層１０７の表面が露出するように、開口部１１３ａおよび１０８ａを形成する。この後、真空蒸着法などを用いて、絶縁膜１１３の開口部１１３ａおよび光透過層１０８の開口部１０８ａ内に、ｎ型コンタクト層１０７の露出された表面に接触するように、ｎ側電極１１１を形成する。
次に、図３９に示すように、図７に示した第１参考形態と同様のプロセスを用いて、素子分離領域１００ａに沿って、素子分離を行う。このようにして、図３１に示した第５参考形態による窒化物系半導体発光ダイオード素子が形成される。
（第６参考形態）
図４０は、本発明の第６参考形態による窒化物系半導体発光ダイオード素子の構造を示した断面図である。図４０を参照して、この第６参考形態では、上記第１〜第５参考形態と異なり、窒化物系半導体素子層の側面を傾斜させた場合について説明する。なお、図４０の素子中の矢印は、光の経路を示している。
第６参考形態による窒化物系半導体発光ダイオード素子では、図４０に示すように、光出射面１４１とは反対側に、導電性基板１３１が設置されている。また、導電性基板１３１の上面には、導電性基板１３１側から約２００ｎｍの厚みを有するＡｇ層と約５ｎｍの厚みを有するＡｌ層とが順次形成されたｐ側電極１３２が、半田（図示せず）により接合されている。このｐ側電極１３２は、反射電極として機能する。
ｐ側電極１３２上には、約０．２μｍの厚みを有するＭｇがドープされたｐ型ＧａＮからなるｐ型コンタクト層１３３が形成されている。このｐ型コンタクト層１３３は、クラッド層としての機能も有する。ｐ型コンタクト層１３３上には、約５ｎｍの厚みを有するアンドープのＡｌ０．０５Ｇａ０．９５Ｎからなるキャップ層１３４が形成されている。キャップ層１３４上には、ＭＱＷ構造を有する活性層１３５が形成されている。この活性層１３５は、約１０ｎｍの厚みを有するアンドープのＧａＮからなる４つの障壁層（図示せず）と約３ｎｍの厚みを有するアンドープのＧａ０．８５Ｉｎ０．１５Ｎからなる３つの井戸層（図示せず）とが交互に積層されたＭＱＷ構造を有する。活性層１３５上には、約０．０５μｍの厚みを有するＧｅがドープされたｎ型Ａｌ０．０５Ｇａ０．９５Ｎからなるｎ型クラッド層１３６が形成されている。ｎ型クラッド層１３６上には、約０．５μｍの厚みを有するＧｅがドープされたｎ型ＧａＮからなるｎ型コンタクト層１３７が形成されている。なお、ｐ型コンタクト層１３３およびキャップ層１３４は、本発明の「第１窒化物系半導体層」の一例であり、ｎ型クラッド層１３６およびｎ型コンタクト層１３７は、本発明の「第２窒化物系半導体層」の一例である。
ここで、第６参考形態では、ｎ型コンタクト層１３７上に、約２μｍの厚みを有するアンドープのＧａＮからなる光透過層１３８が形成されている。この光透過層１３８は、開口部１３８ａを有する。そして、ｐ型コンタクト層１３３、キャップ層１３４、活性層１３５、ｎ型クラッド層１３６、ｎ型コンタクト層１３７および光透過層１３８によって、窒化物系半導体素子層１３９が構成されている。また、第６参考形態では、窒化物系半導体素子層１３９の光透過層１３８側の先端部分は、導電性基板１３１側から光出射面１４１側に向かって先細り形状になるように、約４５°傾斜した側面１３９ａを有する。具体的には、光透過層１３８の側面の一部が約４５°で傾斜している。また、窒化物系半導体素子層１３９の傾斜した側面１３９ａと光出射面１４１とがなす角度は、鈍角（約１３５°）になっている。また、第６参考形態では、光出射面１４１となる光透過層１３８の表面は、凹凸形状に形成されている。
また、光透過層１３８の開口部１３８ａ内には、ｎ型コンタクト層１３７の表面に接触するように、ｎ側電極１４０が形成されている。このｎ側電極１４０は、ｎ型コンタクト層１３７側から順に、オーミック電極、バリア金属およびパッド金属によって構成されている。なお、ｎ側電極１４０を構成するオーミック電極は、約１００ｎｍの厚みを有するＡｌからなる。また、ｎ側電極１４０を構成するバリア金属は、約１００ｎｍの厚みを有するとともに、オーミック電極とパッド金属との反応を抑制するＰｔまたはＴｉからなる。また、ｎ側電極１４０を構成するパッド金属は、約５００ｎｍの厚みを有するとともに、融着し易い金属であるＡｕまたはＡｕ−Ｓｎからなる。なお、ｎ側電極１４０は、本発明の「電極層」の一例である。
第６参考形態では、上記のように、光出射面１４１とは反対側に導電性基板１３１を設置するとともに、その導電性基板１３１に窒化物系半導体素子層１３９を接合することによって、窒化物系半導体素子層１３９（活性層１３５）で生成された光を導電性基板１３１とは反対側の光出射面１４１から出射させることができるので、活性層１３５で生成された光を半導体素子層１３９のみを通過させて出射させることができる。これにより、従来の窒化物系半導体素子層１３９を形成するのに用いた成長用基板側から光を出射させる場合のように、成長用基板と窒化物系半導体素子層１３９との界面で光が反射することがないので、光取り出し効率の低下を抑制することができる。また、窒化物系半導体素子層１３９を、導電性基板１３１側から光出射面１４１側に向かって先細り形状になるように、約４５°傾斜した側面１３９ａを有するように構成することによって、光が光出射面１４１で全反射したとしても、その全反射した光が光出射面１４１に対して傾斜した側面１４９ａに入射することにより、光出射面１４１に対する光の入射角が臨界角よりも小さくなるように、光の経路を変化させることができる。その結果、光出射面１４１で全反射した光も出射させることができるので、光取り出し効率を向上させることができる。このように、第６参考形態では、成長用基板と窒化物系半導体素子層１３９との界面での反射に起因する光取り出し効率の低下を抑制しながら、窒化物系半導体素子層１３９の傾斜した側面１３９ａにより光取り出し効率を向上させることができる。
また、第６参考形態では、ｎ型ＧａＮからなるｎ型コンタクト層１３７上に、アンドープのＧａＮからなる光透過層１３８を形成することによって、光透過層１３８には不純物をドープすることに起因する不純物準位が形成されないので、光透過層１３８における不純物準位に起因する光吸収を、ｎ型コンタクト層１３７およびｎ型クラッド層１３６に比べて抑制することができる。したがって、光出射面１４１（光透過層１３８の表面）で全反射した光は、ｎ型コンタクト層１３７およびｎ型クラッド層１３６に比べて光吸収が少ない光透過層１３８を通過することになる。このため、光出射面１４１で全反射した光が不純物準位に起因する光吸収が生じ易いｎ型コンタクト層１３７およびｎ型クラッド層１３６のみを通過する場合に比べて、光が吸収される確率を低くすることができる。その結果、光出射面１４１で全反射した光が吸収されるのを抑制することができるので、光取り出し効率をより向上させることができる。
また、第６参考形態では、光出射面１４１（光透過層１３８の表面）を凹凸形状に形成することによって、光出射面１４１で光が全反射するのを抑制することができるので、光取り出し効率をより向上させることができる。
なお、第６参考形態のその他の効果は、上記第１参考形態と同様である。
図４１〜図４７は、図４０に示した第６参考形態による窒化物系半導体発光ダイオード素子の製造プロセスを説明するための平面図および断面図である。次に、図４０〜図４７を参照して、第６参考形態による窒化物系半導体発光ダイオード素子の製造プロセスについて説明する。
まず、図４１（平面図）および図４２（図４１の２００−２００線に沿った断面図）に示すように、プラズマＣＶＤ法を用いて、成長用基板としてのＳｉ基板１４２上の所定領域に、ＳｉＮからなるマスク層１４３を形成する。具体的には、図４１に示すように、平面的に見て、各素子の形成領域１４５を囲む部分１４３ａと、部分１４３ａによって囲まれた格子状の部分１４３ｂとを有するように、マスク層１４３を形成する。なお、各素子の形成領域１４５は、約５００μｍ角の正方形である。そして、マスク層１４３の部分１４３ａの幅Ｗ１を約１．８μｍにするとともに、マスク層１４３の部分１４３ｂの幅Ｗ２を約０．６μｍにする。また、図４２に示すように、マスク層１４３の部分１４３ａの側面を、所定の角度傾斜させる。そして、マスク層１４３の部分１４３ａの高さＴ１を約１．８μｍにするとともに、マスク層１４３の部分１４３ｂの高さ（厚み）Ｔ２を約０．４μｍにする。
次に、図４３に示すように、ＭＯＣＶＤ法を用いて、ＳｉＣ基板１４２上に、マスク層１４３を覆うように、約１０ｎｍ〜約５０ｎｍの厚みを有するＡｌＮからなるバッファ層１４４を成長させる。この後、バッファ層１４４上に、約２μｍの厚みを有するアンドープのＧａＮからなる光透過層１３８を成長させる。この際、光透過層１３８は、マスク層１４３が形成された領域以外の領域に位置するバッファ層１４４上に選択的に縦方向に成長した後、徐々に横方向に成長することにより表面が平坦となる。このため、光透過層１３８に形成される転位が横方向に曲げられるので、縦方向に伝播された転位が形成され難くなる。これにより、光透過層１３８の転位密度を大幅に低減することができる。
続いて、光透過層１３８上に、約０．５μｍの厚みを有するＧｅがドープされたｎ型ＧａＮからなるｎ型コンタクト層１３７、および、約０．０５μｍの厚みを有するＧｅがドープされたｎ型Ａｌ０．０５Ｇａ０．９５Ｎからなるｎ型クラッド層１３６を順次成長させる。この後、約１０ｎｍの厚みを有するアンドープのＧａＮからなる４つの障壁層（図示せず）と約３ｎｍの厚みを有するアンドープのＧａ０．８５Ｉｎ０．１５Ｎからなる３つの井戸層（図示せず）とを交互に成長させる。これにより、４つの障壁層と３つの井戸層とが交互に積層されたＭＱＷ構造の活性層１３５を成長させる。
次に、活性層１３５上に、約５ｎｍの厚みを有するアンドープのＡｌ０．０５Ｇａ０．９５Ｎからなるキャップ層１３４、および、約０．２μｍの厚みを有するＭｇがドープされたｐ型ＧａＮからなるｐ型コンタクト層１３３を順次成長させる。このようにして、ｐ型コンタクト層１３３、キャップ層１３４、活性層１３５、ｎ型クラッド層１３６、ｎ型コンタクト層１３７および光透過層１３８によって構成される窒化物系半導体素子層１３９を形成する。この後、熱処理または電子線処理を行うことにより、ｐ型コンタクト層１３３のｐ型化を行う。
次に、図４４に示すように、真空蒸着法などを用いて、ｐ型コンタクト層１３３上に、Ａｌ層とＡｇ層とからなるｐ側電極１３２を形成する。この際、約５ｎｍの厚みを有するＡｌ層を島状に形成した後、全面を覆うように、約２００ｎｍの厚みを有するＡｇ層を形成する。この後、図１０に示した第１参考形態と同様のプロセスを用いて、ｐ側電極１３２に、導電性基板１３１を接合する。この後、ウェットエッチング技術を用いて、Ｓｉ基板１４２を除去する。これにより、図４５に示すように、マスク層１４３およびバッファ層１４４が露出された状態にする。
さらに、エッチング技術を用いて、マスク層１４３およびバッファ層１４４を除去することによって、図４６に示すように、光透過層１３８を露出させる。これにより、光透過層１３８は、マスク層１４３の部分１４３ａおよび１４３ｂ（図４１および図４２参照）の形状を反映した形状になる。すなわち、窒化物系半導体素子層１３９の光透過層１３８側の先端部分は、導電性基板１３１側から光透過層１３８側に向かって先細り形状になるとともに、窒化物系半導体素子層１３９の傾斜した側面１３９ａと光透過層１３８の表面とがなす角度が鈍角になる。また、窒化物系半導体素子層１３９を構成する光透過層１３８の表面は、マスク層１４３の格子状の部分１４３ｂの形状を反映した凹凸形状になる。
次に、図４７に示すように、エッチング技術を用いて、光透過層１３８の所定領域に、ｎ型コンタクト層１３７の表面が露出するように、開口部１３８ａを形成する。この後、真空蒸着法などを用いて、光透過層１３８の開口部１３８ａ内に、ｎ型コンタクト層１３７の表面に接触するように、ｎ側電極１４０を形成する。この際、ｎ型コンタクト層１３７側から順に、オーミック電極、バリア金属およびパッド金属を形成する。なお、ｎ側電極１４０を構成するオーミック電極は、約１００ｎｍの厚みを有するＡｌからなる。また、ｎ側電極１４０を構成するバリア金属は、約１００ｎｍの厚みを有するＰｔまたはＴｉからなる。また、ｎ側電極１４０を構成するパッド金属は、約５００ｎｍの厚みを有するＡｕまたはＡｕ−Ｓｎからなる。最後に、図７に示した第１参考形態と同様のプロセスを用いて、素子分離領域１４６に沿って、素子分離を行う。このようにして、図４０に示した第６参考形態による窒化物系半導体発光ダイオード素子が形成される。
第６参考形態の製造プロセスでは、上記のように、Ｓｉ基板１４２上の所定領域にマスク層１４３を形成した後、Ｓｉ基板１４２上に光透過層１３８を成長させることによって、光透過層１３８が横方向成長することにより光透過層１３８に形成される転位が低減されるので、光透過層１３８上に成長する活性層１３５に、転位が伝播するのを低減することができる。これにより、活性層１３５の転位密度を低減することができるので、活性層１３５における発光効率を向上させることができるとともに、素子の寿命を向上させることができる。また、光透過層１３８をアンドープのＧａＮからなるように構成することによって、Ｓｉなどの不純物がドープされた光透過層を成長させる場合に比べて、横方向成長を促進することができる。これにより、小さい厚みで光透過層１３８の表面を平坦化することができる。
なお、今回開示された実施形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施形態の説明ではなく特許請求の範囲によって示され、さらに特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれる。
たとえば、上記第１、第４〜第６参考形態ならびに第２、第３実施形態では、ｎ側から光を出射するように構成したが、本発明はこれに限らず、導電性基板上に、ｎ型窒化物系半導体層、活性層およびｐ型窒化物系半導体層を順次形成することにより、ｐ側から光を出射するように構成してもよい。
また、上記第１、第４〜第６参考形態ならびに第２、第３実施形態では、成長用基板として、サファイア基板、ＳｉＣ基板、Ｓｉ基板またはＧａＮ基板を用いたが、本発明はこれに限らず、ＧａＡｓ基板、ＭｇＯ基板、ＺｎＯ基板およびスピネル基板などを成長用基板として用いてもよい。
また、上記第１、第４〜第６参考形態ならびに第２、第３実施形態では、約１００ｎｍの厚みを有する下層（導電性基板側の層）のＡｕ層と約３００ｎｍの厚みを有する上層のＰｄ層とからなるｐ側電極、または、約２００ｎｍの厚みを有する下層のＡｇ層と約５ｎｍの厚みを有する上層のＡｌ層とからなるｐ側電極を用いたが、本発明はこれに限らず、Ａｕ層とＰｄ層とからなるｐ側電極およびＡｇ層とＡｌ層とからなるｐ側電極以外の複数の金属層からなるｐ側電極を用いてもよい。Ａｕ層／Ｐｄ層およびＡｇ層／Ａｌ層以外の複数の金属層からなるｐ側電極の構成材料としては、たとえば、下層（導電性基板側の層）から上層に向かって、Ａｌ層（厚み：約３００ｎｍ）／Ｐｄ層（厚み：約１０ｎｍ）、Ａｇ層（約３００ｎｍ）／Ｔｉ層（約１０ｎｍ）／Ｐｔ層（約１０ｎｍ）、Ａｇ層（約３００ｎｍ）／Ｐｄ層（約３０ｎｍ）、Ａｌ層（約２００ｎｍ）／Ｎｉ層（約５０ｎｍ）／Ａｇ層（約３００ｎｍ）／Ｔｉ層（約１ｎｍ）、Ａｌ層（約２００ｎｍ）／Ｎｉ層（約５０ｎｍ）／Ａｇ層（約３００ｎｍ）／Ｎｉ層（約０．５ｎｍ）、Ａｌ層（約２００ｎｍ）／Ｎｉ層（約５０ｎｍ）／Ａｇ層（約３００ｎｍ）／Ａｌ層（約０．５ｎｍ）およびＴｉ層（２０ｎｍ）／Ａｇ層（約３００ｎｍ）／Ａｌ層（約０．３ｎｍ）などが考えられる。また、ｐ側電極は、窒化物系半導体素子層の導電性基板側の全面に形成してもよいし、一部のみに形成してもよい。窒化物系半導体素子層の導電性基板側の一部のみにｐ側電極を形成する場合は、ｐ側電極が形成される領域以外の領域に光を反射させる層を形成するのが好ましい。また、導電性基板との接合力を強くするために、ｐ側電極と導電性基板との間にパッド電極を形成するのが好ましい。パッド電極の構成材料としては、たとえば、下層（導電性基板側の層）から上層に向かって、Ａｕ層／Ｐｄ層／Ｔｉ層、Ａｕ層／Ｐｔ層／Ｔｉ層およびＡｕ層／Ｍｏ層／Ｔｉ層などが考えられる。また、導電性基板との接合に半田を用いる場合は、ｐ側電極の保護膜としてＰｔやＰｄなどからなるバリアメタルを形成するのが好ましい。
また、上記第１、第４〜第６参考形態ならびに第２、第３実施形態では、約１００ｎｍの厚みを有する下層（導電性基板側の層）のＡｕ層と約３００ｎｍの厚みを有する上層のＰｄ層とからなるｐ側電極、または、約２００ｎｍの厚みを有する下層のＡｇ層と約５ｎｍの厚みを有する上層のＡｌ層とからなるｐ側電極を用いたが、本発明はこれに限らず、発光波長に応じて、ｐ側電極における光吸収が少なくなるように、ｐ側電極を構成する金属層の厚みや材料を変更してもよい。
また、上記第１、第４〜第５参考形態ならびに第２、第３実施形態では、下層（導電性基板側の層）のＡｕ層と上層のＰｄ層とからなるｐ側電極を用いたが、本発明はこれに限らず、光の反射率がＡｕ層やＰｄ層よりも高いＡｌ層を用いれば、出射される反射光が多くなるので、光出力特性をより向上させることができる。この場合、Ａｌ層と窒化物系半導体素子層との間に透明材料からなる電極層を設けることによって、オーミック接触をとることが困難なＡｌ層と窒化物系半導体素子層とを接合する場合と異なり、容易に、オーミック接触をとることができる。
また、上記第１、第４〜第６参考形態ならびに第２、第３実施形態では、Ａｕ層とＰｄ層とＡｌ層とからなる光を透過させることができない厚みを有するｎ側電極、または、Ａｌ層とＰｔ層（Ｔｉ層）とＡｕ層（Ａｕ−Ｓｎ層）とからなるｎ側電極を用いたが、本発明はこれに限らず、光を透過させることが可能な厚みを有する金属、透明材料および半透明材料などからなる電極を用いることができる。また、金線を接続するために、ｎ側電極上にパッド電極を形成するのが好ましい。
また、上記第１、第４〜第６参考形態ならびに第２、第３実施形態では、ＧａＮ、ＡｌＧａＮおよびＩｎＧａＮなどからなる層を含む窒化物系半導体素子層を用いたが、本発明はこれに限らず、ＧａＮ、ＡｌＧａＮおよびＩｎＧａＮからなる層以外の窒化物系半導体層を含んでいてもよい。ＧａＮ、ＡｌＧａＮおよびＩｎＧａＮ以外の窒化物系半導体としては、たとえば、ＡｌＮ（窒化アルミニウム）、ＩｎＮ（窒化インジウム）、ＢＮ（窒化ホウ素）およびＴｉＮ（窒化タリウム）などのIII−Ｖ族窒化物半導体や、III−Ｖ族窒化物半導体の混晶などが考えられる。また、上記したIII−Ｖ族窒化物半導体やその混晶に、Ａｓ、ＰおよびＳｂの少なくとも１つの元素を含む混晶なども考えられる。
また、上記第６参考形態では、基板上にマスク層を形成した後、光透過層を成長させることにより、光透過層を横方向成長させたが、本発明はこれに限らず、ＥＬＯ（Ｅｐｉｔａｘｉａｌ Ｌａｔｅｒａｌ Ｏｖｅｒｇｒｏｗｔｈ）法、ＰＥＮＤＥＯ（Ｐｅｎｄｅｏｅｐｉｔａｘｙ）法およびＬＥＰＳ（Ｌａｔｅｒａｌ Ｅｐｉｔａｘｙ ｏｎ ｔｈｅ Ｐａｔｔｅｒｎｅｄ Ｓｕｂｓｔｒａｔｅ）法などを用いて、光透過層を横方向成長させてもよい。
本発明の第１参考形態による窒化物系半導体発光ダイオード素子（窒化物系半導体発光素子）の構造を示した断面図である。 図１に示した第１参考形態による窒化物系半導体発光ダイオード素子の製造プロセスを説明するための断面図である。 図１に示した第１参考形態による窒化物系半導体発光ダイオード素子の製造プロセスを説明するための断面図である。 図１に示した第１参考形態による窒化物系半導体発光ダイオード素子の製造プロセスを説明するための断面図である。 図１に示した第１参考形態による窒化物系半導体発光ダイオード素子の製造プロセスを説明するための断面図である。 図１に示した第１参考形態による窒化物系半導体発光ダイオード素子の製造プロセスを説明するための断面図である。 図１に示した第１参考形態による窒化物系半導体発光ダイオード素子の製造プロセスを説明するための断面図である。 本発明の第２実施形態による窒化物系半導体発光ダイオード素子の構造を示した断面図である。 図８に示した第２実施形態による窒化物系半導体発光ダイオード素子の製造プロセスを説明するための断面図である。 図８に示した第２実施形態による窒化物系半導体発光ダイオード素子の製造プロセスを説明するための断面図である。 図８に示した第２実施形態による窒化物系半導体発光ダイオード素子の製造プロセスを説明するための断面図である。 図８に示した第２実施形態による窒化物系半導体発光ダイオード素子の製造プロセスを説明するための断面図である。 図８に示した第２実施形態による窒化物系半導体発光ダイオード素子の製造プロセスを説明するための断面図である。 本発明の第３実施形態による窒化物系半導体発光ダイオード素子の構造を示した断面図である。 図１４に示した第３実施形態による窒化物系半導体発光ダイオード素子の製造プロセスを説明するための断面図である。 図１４に示した第３実施形態による窒化物系半導体発光ダイオード素子の製造プロセスを説明するための断面図である。 図１４に示した第３実施形態による窒化物系半導体発光ダイオード素子の製造プロセスを説明するための断面図である。 図１４に示した第３実施形態による窒化物系半導体発光ダイオード素子の製造プロセスを説明するための断面図である。 図１４に示した第３実施形態による窒化物系半導体発光ダイオード素子の製造プロセスを説明するための断面図である。 図１４に示した第３実施形態による窒化物系半導体発光ダイオード素子の製造プロセスを説明するための断面図である。 図１４に示した第３実施形態による窒化物系半導体発光ダイオード素子の製造プロセスを説明するための断面図である。 本発明の第４参考形態による窒化物系半導体発光ダイオード素子の構造を示した断面図である。 図２２に示した第４参考形態による窒化物系半導体発光ダイオード素子の製造プロセスを説明するための断面図である。 図２２に示した第４参考形態による窒化物系半導体発光ダイオード素子の製造プロセスを説明するための断面図である。 図２２に示した第４参考形態による窒化物系半導体発光ダイオード素子の製造プロセスを説明するための断面図である。 図２２に示した第４参考形態による窒化物系半導体発光ダイオード素子の製造プロセスを説明するための断面図である。 図２２に示した第４参考形態による窒化物系半導体発光ダイオード素子の製造プロセスを説明するための断面図である。 図２２に示した第４参考形態による窒化物系半導体発光ダイオード素子の製造プロセスを説明するための断面図である。 図２２に示した第４参考形態による窒化物系半導体発光ダイオード素子の製造プロセスを説明するための断面図である。 図２２に示した第４参考形態による窒化物系半導体発光ダイオード素子の製造プロセスを説明するための断面図である。 本発明の第５参考形態による窒化物系半導体発光ダイオード素子の構造を示した断面図である。 図３１に示した第５参考形態による窒化物系半導体発光ダイオード素子の製造プロセスを説明するための断面図である。 図３１に示した第５参考形態による窒化物系半導体発光ダイオード素子の製造プロセスを説明するための断面図である。 図３１に示した第５参考形態による窒化物系半導体発光ダイオード素子の製造プロセスを説明するための断面図である。 図３１に示した第５参考形態による窒化物系半導体発光ダイオード素子の製造プロセスを説明するための断面図である。 図３１に示した第５参考形態による窒化物系半導体発光ダイオード素子の製造プロセスを説明するための断面図である。 図３１に示した第５参考形態による窒化物系半導体発光ダイオード素子の製造プロセスを説明するための断面図である。 図３１に示した第５参考形態による窒化物系半導体発光ダイオード素子の製造プロセスを説明するための断面図である。 図３１に示した第５参考形態による窒化物系半導体発光ダイオード素子の製造プロセスを説明するための断面図である。 本発明の第６参考形態による窒化物系半導体発光ダイオード素子の構造を示した断面図である。 図４０に示した第６参考形態による窒化物系半導体発光ダイオード素子の製造プロセスを説明するための平面図である。 図４１の２００−２００線に沿った断面図である。 図４０に示した第６参考形態による窒化物系半導体発光ダイオード素子の製造プロセスを説明するための断面図である。 図４０に示した第６参考形態による窒化物系半導体発光ダイオード素子の製造プロセスを説明するための断面図である。 図４０に示した第６参考形態による窒化物系半導体発光ダイオード素子の製造プロセスを説明するための断面図である。 図４０に示した第６参考形態による窒化物系半導体発光ダイオード素子の製造プロセスを説明するための断面図である。 図４０に示した第６参考形態による窒化物系半導体発光ダイオード素子の製造プロセスを説明するための断面図である。 従来の窒化物系半導体発光ダイオード素子の構造を示した断面図である。
１、４１、７１、１０１ 導電性基板
３、４３、７３、１０３、１３３ ｐ型コンタクト層（第１窒化物系半導体層）
４、４４、１０４ ｐ型クラッド層（第１窒化物系半導体層）
５、４５、７４、１０５、１３４ キャップ層（第１窒化物系半導体層）
６、４６、７５、１０６、１３５ 活性層
７、４７、７６、１３６ ｎ型クラッド層（第２窒化物系半導体層）
８、４８、７７、１０７、１３７ ｎ型コンタクト層（第２窒化物系半導体層）
９、３９、４９、７８、１０８、１３８ 光透過層
１１、５１、８１、１１１、１４０ ｎ側電極（電極層）
１１３ 絶縁膜（窒化物系半導体以外の材料からなる層）
１３１ 支持基板（導電性基板）

Claims (3)

  1. 導電性基板の表面上に形成された第１導電型の第１窒化物系半導体層と、
    前記第１窒化物系半導体層上に形成された窒化物系半導体層からなる活性層と、前記活性層上に形成された第２導電型の第２窒化物系半導体層と、
    前記第２窒化物系半導体層上に形成され、前記第２窒化物系半導体層のキャリア濃度よりも低いキャリア濃度を有するＧａＮまたはＡｌＧａＮからなる光透過層とを備えた窒化物系半導体素子層を有する、窒化物系半導体発光素子の製造方法であって、
    成長用基板上に、バッファ層を形成する工程と、
    前記バッファ層上に、ＩｎＧａＮからなる分離層を形成する工程と、
    前記分離層上に前記光透過層、前記第２窒化物系半導体層、前記活性層、及び前記第１窒化物系半導体層をこの順に形成することで、前記窒化物系半導体素子層を形成する工程と、
    前記窒化物系半導体素子層に、導電性基板を接合する工程と、
    前記窒化物系半導体素子層に前記導電性基板が接合された状態で、前記分離層よりも上側の前記窒化物系半導体素子層と前記分離層よりも下側の前記バッファ層及び前記成長用基板を分離することで、前記窒化物系半導体素子層から前記バッファ層及び前記成長用基板を除去する工程とを備えた、窒化物系発光素子の製造方法。
  2. 前記光透過層の所定領域に、前記第２窒化物系半導体層の表面が露出するように開口部を形成し、前記開口部内に前記第２窒化物系半導体層と接触するように電極層を形成する工程をさらに備える、請求項１に記載の窒化物系発光素子の製造方法。
  3. 前記成長用基板上に前記窒化物系半導体素子層を形成する工程と、前記窒化物系半導体素子層に前記導電性基板を接合する工程との間に、
    前記窒化物系半導体素子層の素子分離領域に溝部を形成する工程と、
    前記溝部によって露出された前記窒化物系半導体素子層の側面を覆うように保護膜を形成する工程とを備えた、請求項１または２に記載の窒化物系発光素子の製造方法。
JP2004066624A 2004-03-10 2004-03-10 窒化物系半導体発光素子の製造方法 Expired - Lifetime JP4368225B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2004066624A JP4368225B2 (ja) 2004-03-10 2004-03-10 窒化物系半導体発光素子の製造方法
US11/060,484 US7154123B2 (en) 2004-03-10 2005-02-18 Nitride-based semiconductor light-emitting device
CNB2005100084760A CN100485978C (zh) 2004-03-10 2005-02-21 氮化物系半导体发光元件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004066624A JP4368225B2 (ja) 2004-03-10 2004-03-10 窒化物系半導体発光素子の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2008306188A Division JP2009060142A (ja) 2008-12-01 2008-12-01 窒化物系半導体発光素子

Publications (2)

Publication Number Publication Date
JP2005259832A JP2005259832A (ja) 2005-09-22
JP4368225B2 true JP4368225B2 (ja) 2009-11-18

Family

ID=34918347

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004066624A Expired - Lifetime JP4368225B2 (ja) 2004-03-10 2004-03-10 窒化物系半導体発光素子の製造方法

Country Status (3)

Country Link
US (1) US7154123B2 (ja)
JP (1) JP4368225B2 (ja)
CN (1) CN100485978C (ja)

Families Citing this family (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101901858B (zh) * 2004-04-28 2014-01-29 沃提科尔公司 垂直结构半导体器件
JP2007059873A (ja) * 2005-07-26 2007-03-08 Sharp Corp 半導体発光素子及びその製造方法
DE102005055293A1 (de) * 2005-08-05 2007-02-15 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung von Halbleiterchips und Dünnfilm-Halbleiterchip
JP5032017B2 (ja) * 2005-10-28 2012-09-26 株式会社東芝 半導体発光素子及びその製造方法並びに半導体発光装置
JP5016808B2 (ja) * 2005-11-08 2012-09-05 ローム株式会社 窒化物半導体発光素子及び窒化物半導体発光素子製造方法
KR100730072B1 (ko) * 2005-12-06 2007-06-20 삼성전기주식회사 수직구조 질화갈륨계 발광 다이오드 소자 및 그 제조방법
TWM292164U (en) * 2005-12-23 2006-06-11 Inpaq Technology Co Ltd Miniature electronic circuit protection element
JP2007194385A (ja) * 2006-01-19 2007-08-02 Stanley Electric Co Ltd 半導体発光装置及び半導体発光装置の製造方法
KR101125339B1 (ko) * 2006-02-14 2012-03-27 엘지이노텍 주식회사 질화물계 반도체 발광소자 및 그 제조 방법
JP2007258338A (ja) * 2006-03-22 2007-10-04 Rohm Co Ltd 半導体発光素子
JP2007299846A (ja) * 2006-04-28 2007-11-15 Sharp Corp 半導体発光素子及びその製造方法
US8174025B2 (en) * 2006-06-09 2012-05-08 Philips Lumileds Lighting Company, Llc Semiconductor light emitting device including porous layer
DE102007004303A1 (de) 2006-08-04 2008-02-07 Osram Opto Semiconductors Gmbh Dünnfilm-Halbleiterbauelement und Bauelement-Verbund
US20080042149A1 (en) * 2006-08-21 2008-02-21 Samsung Electro-Mechanics Co., Ltd. Vertical nitride semiconductor light emitting diode and method of manufacturing the same
JP5306589B2 (ja) 2006-11-17 2013-10-02 シャープ株式会社 半導体発光素子及びその製造方法
DE102007004304A1 (de) * 2007-01-29 2008-07-31 Osram Opto Semiconductors Gmbh Dünnfilm-Leuchtdioden-Chip und Verfahren zur Herstellung eines Dünnfilm-Leuchtdioden-Chips
CN101244533B (zh) * 2007-02-16 2010-09-15 香港应用科技研究院有限公司 超平坦化学机械抛光技术之方法及使用该方法制造的半导体组件
US20090032799A1 (en) 2007-06-12 2009-02-05 Siphoton, Inc Light emitting device
US7956370B2 (en) * 2007-06-12 2011-06-07 Siphoton, Inc. Silicon based solid state lighting
JP5278317B2 (ja) * 2007-06-29 2013-09-04 豊田合成株式会社 発光ダイオードの製造方法
KR100921466B1 (ko) * 2007-08-30 2009-10-13 엘지전자 주식회사 질화물계 발광 소자 및 그 제조방법
DE102007057756B4 (de) 2007-11-30 2022-03-10 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung eines optoelektronischen Halbleiterkörpers
JP5172388B2 (ja) * 2008-02-28 2013-03-27 三洋電機株式会社 窒化物系半導体発光ダイオードおよびその製造方法
JP2009260316A (ja) * 2008-03-26 2009-11-05 Panasonic Electric Works Co Ltd 半導体発光素子およびそれを用いる照明装置
US20110108800A1 (en) * 2008-06-24 2011-05-12 Pan Shaoher X Silicon based solid state lighting
US20110114917A1 (en) * 2008-07-21 2011-05-19 Pan Shaoher X Light emitting device
KR100999695B1 (ko) * 2009-02-16 2010-12-08 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
KR100969126B1 (ko) * 2009-03-10 2010-07-09 엘지이노텍 주식회사 발광 소자
JP2010258296A (ja) * 2009-04-27 2010-11-11 Renesas Electronics Corp 窒化物系半導体光素子およびその製造方法
US20100308300A1 (en) * 2009-06-08 2010-12-09 Siphoton, Inc. Integrated circuit light emission device, module and fabrication process
US8722441B2 (en) 2010-01-21 2014-05-13 Siphoton Inc. Manufacturing process for solid state lighting device on a conductive substrate
US8283676B2 (en) * 2010-01-21 2012-10-09 Siphoton Inc. Manufacturing process for solid state lighting device on a conductive substrate
US8674383B2 (en) * 2010-01-21 2014-03-18 Siphoton Inc. Solid state lighting device on a conductive substrate
JP5596410B2 (ja) * 2010-05-18 2014-09-24 スタンレー電気株式会社 半導体発光装置
KR100996446B1 (ko) 2010-05-24 2010-11-25 엘지이노텍 주식회사 발광 소자, 발광 소자의 제조방법 및 발광 소자 패키지
US8242540B2 (en) * 2010-06-11 2012-08-14 Taiwan Semiconductor Manufacturing Company, Ltd. Epitaxial growth of III-V compound semiconductors on silicon surfaces
DE102010032497A1 (de) 2010-07-28 2012-02-02 Osram Opto Semiconductors Gmbh Strahlungsemittierender Halbleiterchip und Verfahren zur Herstellung eines strahlungsemittierenden Halbleiterchips
KR101189081B1 (ko) 2010-12-16 2012-10-10 엘지이노텍 주식회사 웨이퍼 기판 접합 구조, 이를 포함하는 발광 소자 및 그 제조 방법
US8624292B2 (en) 2011-02-14 2014-01-07 Siphoton Inc. Non-polar semiconductor light emission devices
US8217418B1 (en) 2011-02-14 2012-07-10 Siphoton Inc. Semi-polar semiconductor light emission devices
JP2012248795A (ja) * 2011-05-31 2012-12-13 Toshiba Corp 半導体発光素子およびその製造方法
TW201248945A (en) * 2011-05-31 2012-12-01 Chi Mei Lighting Tech Corp Light-emitting diode device and method for manufacturing the same
US9313933B2 (en) 2011-10-06 2016-04-12 Mitsubishi Electric Corporation Power converter performing evaporative cooling of a switching element
US20150187993A1 (en) 2012-06-14 2015-07-02 Sang Jeong An Semiconductor light-emitting device and method for manufacturing the same
US9362446B2 (en) * 2012-07-26 2016-06-07 Sang Jeong An Semiconductor light-emitting device
JP5433749B2 (ja) * 2012-09-18 2014-03-05 株式会社東芝 半導体発光素子及び半導体発光装置
CN103094430B (zh) * 2013-02-20 2015-06-17 佛山市国星半导体技术有限公司 一种发光结构
JP6440392B2 (ja) * 2014-07-10 2018-12-19 シャープ株式会社 半導体発光素子
KR102467783B1 (ko) * 2017-09-27 2022-11-16 캠브리지 엔터프라이즈 리미티드 재료를 다공화하기 위한 방법 및 반도체 구조체
KR20210000351A (ko) 2019-06-24 2021-01-05 삼성전자주식회사 반도체 발광소자 및 디스플레이 장치
KR20220032917A (ko) * 2020-09-08 2022-03-15 삼성전자주식회사 마이크로 발광 소자 및 이를 포함한 디스플레이 장치
US20220029057A1 (en) * 2021-07-12 2022-01-27 Nichia Corporation Light emitting element and method of manufacturing light emitting element
JP7367743B2 (ja) * 2021-10-18 2023-10-24 信越半導体株式会社 接合型半導体ウェーハの製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5740192A (en) * 1994-12-19 1998-04-14 Kabushiki Kaisha Toshiba Semiconductor laser
JP3259811B2 (ja) 1995-06-15 2002-02-25 日亜化学工業株式会社 窒化物半導体素子の製造方法及び窒化物半導体素子
US6653663B2 (en) * 1999-12-06 2003-11-25 Matsushita Electric Industrial Co., Ltd. Nitride semiconductor device
US6720570B2 (en) * 2002-04-17 2004-04-13 Tekcore Co., Ltd. Gallium nitride-based semiconductor light emitting device

Also Published As

Publication number Publication date
CN100485978C (zh) 2009-05-06
US7154123B2 (en) 2006-12-26
CN1667847A (zh) 2005-09-14
US20050199891A1 (en) 2005-09-15
JP2005259832A (ja) 2005-09-22

Similar Documents

Publication Publication Date Title
JP4368225B2 (ja) 窒化物系半導体発光素子の製造方法
JP4868709B2 (ja) 発光素子
EP1263058B1 (en) Light-emitting element
JP5255745B2 (ja) 窒化物半導体発光素子
JP2005223165A (ja) 窒化物系発光素子
JP5281545B2 (ja) 半導体発光素子の製造方法
EP2973755B1 (en) Semiconductor structure comprising a porous reflective contact
JP2007227939A (ja) 発光素子及びその製造方法
JP2010263251A (ja) 発光素子およびその製造方法
JP2010263251A5 (ja)
JP2013239471A (ja) 発光ダイオード素子の製造方法
JP5350070B2 (ja) 発光素子
US20110121358A1 (en) P-type layer for a iii-nitride light emitting device
US20140138729A1 (en) High efficiency light emitting diode
JP2009060142A (ja) 窒化物系半導体発光素子
JP4509217B2 (ja) 発光素子の製造方法
JP5440640B2 (ja) 窒化物半導体発光素子
KR100957742B1 (ko) 3족 질화물 반도체 발광소자
JP2014042062A (ja) 発光素子
KR101120006B1 (ko) 수직형 반도체 발광소자 및 그 제조방법
KR20060134490A (ko) 플립 칩 질화물반도체 발광 다이오드 및 그의 제조 방법
KR20150128424A (ko) 발광 다이오드 및 그 제조 방법
KR101062754B1 (ko) 반도체 발광소자
CN117355951A (zh) 紫外线发光二极管
JP2008244073A (ja) ＧａＮ系ＬＥＤ素子

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051208

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080930

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080930

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081201

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090303

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090428

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090728

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090825

R151 Written notification of patent or utility model registration

Ref document number: 4368225

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120904

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130904

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130904

Year of fee payment: 4

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350