JP5306589B2 - 半導体発光素子及びその製造方法 - Google Patents

半導体発光素子及びその製造方法 Download PDF

Info

Publication number
JP5306589B2
JP5306589B2 JP2006311646A JP2006311646A JP5306589B2 JP 5306589 B2 JP5306589 B2 JP 5306589B2 JP 2006311646 A JP2006311646 A JP 2006311646A JP 2006311646 A JP2006311646 A JP 2006311646A JP 5306589 B2 JP5306589 B2 JP 5306589B2
Authority
JP
Japan
Prior art keywords
layer
light emitting
semiconductor
emitting device
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2006311646A
Other languages
English (en)
Other versions
JP2008130663A (ja
Inventor
信幸 渡邊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2006311646A priority Critical patent/JP5306589B2/ja
Priority to US11/940,846 priority patent/US8120041B2/en
Priority to CN2007101870685A priority patent/CN101183702B/zh
Publication of JP2008130663A publication Critical patent/JP2008130663A/ja
Application granted granted Critical
Publication of JP5306589B2 publication Critical patent/JP5306589B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Description

本発明は、例えば、通信、道路・線路・案内表示板または広告表示板、携帯電話またはディスプレイのバックライト、照明器具等に使用される半導体発光素子及びその製造方法に関する。
近年、半導体発光素子の１つである半導体発光ダイオード（以下、「ＬＥＤ」と言う。）の製造技術が急速に進歩し、特に青色のＬＥＤが開発されて以降は、光の３原色が揃ったことから、その組み合わせによりあらゆる波長の光を作り出す事が可能となった。したがって、ＬＥＤの適用範囲は急速に広まっており、中でも照明の分野では環境・エネルギー問題への意識の向上と相まって電球、蛍光灯に変わる自然光・白色光源として注目されているところである。
しかしながら、現状のＬＥＤは電球や蛍光灯と比較して投入されるエネルギーに対する光の変換効率が劣っており、より変換効率の高い、より輝度の高いＬＥＤを目指した研究開発が行われている。
以前の高輝度化技術開発の中心はエピタキシャル成長技術にあったが、多重量子井戸構造などのバンド構造最適化等により結晶内部での発光の効率（内部量子効率）が十分高くなり、エピタキシャル成長技術に関しては成熟したため、近年ではＬＥＤの高輝度化手法はプロセス技術を中心とした開発へと移行しつつある。
プロセス技術による輝度の向上とはつまり外部取出し効率の向上であり、素子の形状微細加工技術、反射膜、透明電極等が挙げられる。中でもウェハボンディングによる手法は赤色、青色発光のＬＥＤにおいていくつかの手法がすでに確立されており、高輝度タイプのＬＥＤとして市場に登場している。
このウェハボンディングによる高輝度化の手法は大きく分けて２種類ある。
１つは、エピタキシャル層にシリコンやゲルマニウムなどの不透明な基板を直接または金属層を介して貼り付ける手法である。もう１つは、発光波長に対して透明な基板、例えばガラスやサファイア、ＧａＰなどを、エピタキシャル層に直接貼り付けたり、そのエピタキシャル層に接着層を介して貼り付けたりする手法である。
前者は、貼り付けた基板または金属層が反射層として機能し、これまでエピタキシャル成長用の基板に吸収されていた光を吸収する前に外部へ反射させる効果から輝度を向上させるものである。後者は、透明基板を介して光を外部へ取り出すことで、光の外部取り出し効率を上げるものである。
図１は前者の一例の半導体発光素子の概略断面図であり、１０１はシリコン基板、１０２は反射用金属、１０３は発光層、１０４，１０５は電極である。
図２は後者の一例の半導体発光素子の概略断面図であり、２０１は透明基板、２０２は発光層、２０３はウィンドウ層、２０４，２０５は電極である。
特に透明基板を貼り付ける手法は、反射を利用していないため、発光層による出射光が発光層を再度通過しないので、その光が発光層に吸収されない。これにより、上記出射光は素子のほぼ全面より外部へ取り出すことが可能であり、より変換効率（取り出し効率）の高いＬＥＤの開発が可能である。
上記透明基板を貼り付ける従来の手法としては、４元系のＬＥＤであるＡｌＧａＩｎＰ（アルミニウム・ガリウム・インジウム・リン）系の半導体層に、ＧａＰ（ガリウム・リン）透明基板を直接貼り付ける手法が知られている（例えば、特許第３２３０６３８号公報、特許第３５３２９５３号公報、特許第３４７７４８１号公報参照。）。
上記透明基板を半導体層に貼り付ける手法の場合、透明基板の非接合面に電極を形成するが、このオーミック接触を取っている電極の金属と透明基板の界面は一般にはアロイ層となっている。このアロイ層は透明基板内を透過してきた光の吸収層となるため、電極面積が大きくなればなるほど光の損失が大きくなる。また、上記光の損失を低減するために電極の面積を小さくすると、電極と透明基板との間の電気抵抗が大きくなり、素子を形成した場合、駆動電圧が高くなる問題が発生する。
上記と同様の問題は、Ｓｉなどの不透明基板を金属を介してＬＥＤ構造部に接着した場合にも発生する。
上記不透明基板を金属を介してＬＥＤ構造部に貼り付ける場合には、不透明基板の接合面の全面に反射用金属を形成できるが、接合時の熱処理等により反射用金属と電気接続用金属が反応して、合金層となり反射率が低下したり光吸収層となったりする。
したがって、いずれの貼付手法の場合も電極または反射層となる金属により光が吸収され、効果が低下するという問題があった。
特許第３２３０６３８号公報 特許第３５３２９５３号公報 特許第３４７７４８１号公報
そこで、本発明の課題は、光取り出し効率を向上できる半導体発光素子及びその製造方法を提供することにある。
上記課題を解決するため、本発明の半導体発光素子は、
第１導電型の第１半導体層と、
上記第１半導体層上に形成された発光層と、
上記発光層上に形成された第２導電型の第２半導体層と、
上記第１半導体層下に形成されていると共に、複数の第１導電型の半導体層が積層されて成り、かつ、少なくとも一部が上記発光層の発光波長に対して反射性を有する第１反射層と、
上記第２半導体層上に設置されていると共に、上記発光層の発光波長に対して透過性を有する透過性基板と
を備え、
上記第１反射層の上記第１半導体層側とは反対側の表面の一部に反射層用電極が形成され、
上記第１反射層において上記反射層用電極が形成されている面のうちの上記一部以外の部分に、上記発光層の発光波長に対して反射性を有する第２反射層が形成されていることを特徴としている。
本明細書において、第１導電型とは、ｐ型またはｎ型を意味する。また、第２導電型とは、第１導電型がｐ型の場合はｎ型、ｎ型の場合はｐ型を意味する。
上記構成の半導体発光素子によれば、上記第１反射層下に例えば反射層用電極を形成することにより、発光層による出射光が反射層用電極で吸収される前に第１反射層で反射されるので、光取り出し効率の低下を防ぐことができる。
したがって、上記半導体発光素子の光取り出し効率を向上できる。
また、上記第２半導体層上に、発光層の発光波長に対して透過性を有する透過性基板を設置しているので、発光層が出射した出射光を透過性基板から効率良く取り出すことができる。
また、上記透過性基板の第２半導体層側とは反対側の表面に例えば電極を形成しても、この電極を図６Ｂに示すような反射層用電極５０４とすることにより、電極への光の入射量を低減できる。
上記電極を図６Ｂに示すような反射層用電極５０４とした場合、反射層用電極５０４と透過性基板との間の電気抵抗の増大も防ぐことできる。
また、上記透過性基板を第２半導体層上に設置するので、半導体発光素子をダイボンドするダイボンド面と発光層との距離を近くすることができる。
したがって、上記発光層付近で発生する熱をダイボンド面へ効率よく放熱して、半導体発光素子の信頼性を向上できる。
図３は上記実施形態の半導体発光素子の一例の概略断面図であり、３０１は第１反射層の一例としてのＤＢＲ（Distributed Bragg Reflector）層、３０２は発光層、３０３は透過性基板である。
上記ｎ型ＤＢＲ層３０１は複数の半導体エピタキシャル層から成っている。また、上記ｎ型ＤＢＲ層３０１と発光層３０２との間の層、及び、発光層３０２と透過性基板３０３との間の層も、半導体エピタキシャル層から成っている。
図５は上記実施形態の半導体発光素子の一例の概略断面図であり、５０１は第１反射層の一例としてのＤＢＲ層、５０２は発光層、５０３は透過性基板、５０４は反射層用電極、５０５は透過性基板用電極である。
上記ＤＢＲ層５０１は複数の半導体エピタキシャル層から成っている。また、上記反射層用電極５０４は、ＤＢＲ層５０１の発光層５０２側とは反対側の表面の一部に形成されている。つまり、上記表面の一部だけが反射層用電極５０４で覆われている。
上記ＤＢＲ層５０１は一般にＤＢＲ層５０１に垂直に入射した光に対して大きな効果を有する。
しかしながら、上記ＤＢＲ層５０１は１００％の反射率を有しているわけではなく一部の光は透過してしまう性質を持つ。
また、上記ＤＢＲ層５０１は垂直以外の斜め入射光に対してはほとんど反射の効果を有しない。
したがって、光吸収を低減させるより大きな効果を期待するためには反射層用電極５０４の面積は小さい方が好ましいので、反射層用電極５０４の形状は図６Ａに示すようにドット形状とすることが望ましい。
しかしながら、先にも述べたように、電極面積を小さくすると抵抗成分が大きくなるため、より電流が流れる面積を広げるために、反射層用電極５０４の形状は図６Ｂに示すようにドット形状とすることが望ましい。
例えば、図６Ａに示すように、素子中央部分上にのみ反射層用電極５０４を形成すれば、反射層用電極５０４の位置と発光層５０２における発光位置とはほぼ同等であるから、発光層５０２の中心部のみ発光し、発光層５０２から反射層用電極５０４に向かって放出された光はＤＢＲ層５０１で反射される。一方、上記発光層５０２から電極方向と異なる方向に放出された光はＤＢＲ層５０１において一部が反射され、残りの光成分は結晶外に一度放出されて、例えば、素子を支持するために使用される銀ペーストや、フレーム材料により反射される。
また、上記ＤＢＲ層５０１の発光層５０２側とは反対側の表面の全面に反射層用電極を形成した場合には、電流自体は素子全体に広がる。
したがって、上記発光層５０２の発光領域も広がるが、第１反射層に対して斜め入射する成分も増えるため、電極に吸収される成分も当然増加してしまい、より効率のよい光出力向上効果を望めなくなる。
図７はＤＢＲ層７０１における反射の様子を示す図であり、７０２は発光エリア、７０３は放出光軌跡、７０４は反射層用電極である。
よって、発光領域の拡大と反射効果の向上を両立させるためには、ドット状の反射層用電極を第１反射層の第１半導体層側とは反対側の表面に均一に配置する方が望ましい。
また、上記反射層用電極は任意の形状に加工してもよい。
図８は上記実施形態の半導体発光素子の一例の概略断面図であり、８０１は第１反射層の一例としてのＤＢＲ層、８０２は発光層、８０３は透過性基板、８０４は反射層用電極、８０５は透過性基板用電極、８０６は第２反射層の一例の反射金属である。
上記ＤＢＲ層８０１は複数の半導体エピタキシャル層から成っている。また、上記反射層用電極８０４のＤＢＲ層８０１側とは反対側の表面は、反射金属８０６で覆われていなくて露出している。より詳しくは、上記反射層用電極８０４のＤＢＲ層８０１側とは反対側の表面と、反射金属８０６のＤＢＲ層８０１側とは反対側の表面とはほぼ面一になっている。
先にも述べたように、上記ＤＢＲ層８０１に対して斜めに入射した光は反射の効果が低くなる。
このような光をより確実に反射するためには、反射金属８０６のような金属反射層を設置するほうが望ましく、図８に示すように、反射層用電極８０４と反射金属８０６との相互配置とすれば、より大きな光の反射効果が得られる。
一実施形態の半導体発光素子では、
上記透過性基板は第２導電型の半導体層から成り、
上記透過性基板上に透過性基板用電極が形成されている。
上記実施形態の半導体発光素子によれば、上記発光層による出射光が反射層用電極で吸収される前に第１反射層で反射されるので、光取り出し効率の低下を防ぐことができる。
また、上記第１反射層の第１半導体層側とは反対側の表面の全面に反射用電極を形成することにより、発光層付近で発生する熱を反射用電極介して外部へ効率よく放熱して、発光素子の信頼性を向上できる。
図４は上記実施形態の半導体発光素子の一例の概略断面図であり、４０１は第１反射層の一例としてのＤＢＲ層、４０２は発光層、４０３は透過性基板、４０４は反射層用電極、４０５は透過性基板用電極である。
上記ＤＢＲ層４０１は複数の半導体エピタキシャル層から成っている。また、上記ＤＢＲ層４０１と発光層４０２との間の層、及び、発光層４０２と透過性基板４０３との間の層も、半導体エピタキシャル層から成っている。
一実施形態の半導体発光素子では、
上記第２反射層は、上記第１反射層及び上記反射層用電極を覆うように形成されている。
図９は上記実施形態の半導体発光素子の一例の概略断面図であり、９０１は第１反射層の一例としてのＤＢＲ層、９０２は発光層、９０３は透過性基板、９０４は反射層用電極、９０５は透過性基板用電極、９０６は第２反射層の一例の反射金属である。
上記ＤＢＲ層９０１は複数の半導体エピタキシャル層から成っている。また、上記反射層用電極９０４のＤＢＲ層９０１側とは反対側の表面は、反射金属９０６で覆われて露出していない。つまり、上記反射金属９０６は、ＤＢＲ層９０１下及び反射層用電極９０４下に形成されている。
上記反射金属９０６が、反射層用電極９０４のＤＢＲ層９０１側とは反対側の全表面と、反射金属９０６のＤＢＲ層９０１側とは反対側の全表面とを覆っていることにより、より大きな光の反射効果が得られると共に、反射金属９０６の形状加工・パターニングのプロセスが不要となり、製造工程をより簡略化することができる。
一実施形態の半導体発光素子では、
上記第２反射層は、Ａｕ、Ａｇ、Ａｌ、Ｔｉ、Ｃｕ、Ｍｏ、Ｓｎ、Ｗ、Ｔａ、Ｐｔ、Ｇｅ、Ｓｉ、Ｚｎ、Ｂｅ、Ｃｒ、Ｓｅ、Ｎｉのうちの少なくとも１つ以上の元素から構成された単層または複数層から成る。
上記実施形態の半導体発光素子によれば、例えば、第１反射層の結晶面から順にＡｕ層、Ｍｏ層、ＡｕＳｎ層のように積層すると、第１反射層を透過してきた光をＡｕ層で反射できる。
また、上記ＡｕＳｎ層の一表面は半導体発光素子を固定するためのダイボンド面になり、ＡｕＳｎによる共晶接合が適用可能となる。
もちろん、上記Ａｕ層、Ｍｏ層、ＡｕＳｎ層の全部を積層しなくても、Ａｕ層だけ積層した場合つまりＡｕ単層とした場合でも、導電性、反射性能は十分確保できる。
通常の半導体発光素子は銀ペーストや半田などペースト状の材料でダイボンドするが、このダイボンド時、ペースト状の材料が素子側面を這い上がり、発光層の側面に到達することがある。
このように、上記ペースト状の材料が発光層の側面に到達した場合、その材料によって、電流のパスができ、電流リークが発生する。
ＡｕＳｎの共晶を利用すれば、上述のような電流リークの問題は解決される。ただし、共晶を起こすためには数百度の加熱が必要になるため、例えば、第１反射層の結晶面から順にＡｕ層、ＡｕＳｎ層のように積層した場合に、反射機能を有するＡｕの層とＡｕＳｎ層とが合金化して光吸収層として働き始める。
この合金化を回避するためには、Ａｕ層とＡｕＳｎ層との間にＭｏ層が設置すればよい。ＭｏはＡｕ及びＡｕＳｎ材料と合金化しないため、合金化阻止層としての機能を有している。
その他の例としては、第１反射層の結晶面から順にＡｕ層、Ｗ層、ＡｕＳｎ層を積層する例、第１反射層の結晶面から順にＡｌ層、Ｔｉ層、ＡｕＳｉ層を積層する例、第１反射層の結晶面から順にＡｇ層、Ｔｉ層、ＡｕＧｅ層を積層する例、第１反射層の結晶面から順にＡｇ層、Ｔｉ層、Ｍｏ層、ＡｕＳｉ層を積層する例などが上げられるが、Ａｕ、Ａｇ、Ａｌ、Ｔｉ、Ｃｕ、Ｍｏ、Ｓｎ、Ｗ、Ｔａ、Ｐｔ、Ｇｅ、Ｓｉ、Ｚｎ、Ｂｅ、Ｃｒ、Ｓｅ、Ｎｉの組み合わせであれば、層数、材料は限定されるものではなく、発光波長や結晶材料に対して最適な材料を適宜選択することが可能である。
一実施形態の半導体発光素子では、
上記透過性基板が、Ｇａ、Ｓｉ、Ｐ、Ｃ、Ｚｎ、Ｓｅ、Ｃｄ、Ｔｅ、Ｂ、Ｎ、Ａｌ、Ｉｎ、Ｈｇ、Ｓ、Ｏのうちの少なくとも２つ以上の元素を含む半導体層である。
上記実施形態の半導体発光素子によれば、上記透過性基板は、Ｇａ、Ｓｉ、Ｐ、Ｃ、Ｚｎ、Ｓｅ、Ｃｄ、Ｔｅ、Ｂ、Ｎ、Ａｌ、Ｉｎ、Ｈｇ、Ｓ、Ｏのうちの少なくとも２つ以上の元素を含む半導体層であるので、導電性を有することができると共に、発光層の発光波長に対して透過性を有することができる。
上記透過基板の材料としては、例えば、ＧａＰ、ＳｉＣ、ＺｎＳｅ、ＺｎＴｅなどのように、発光素子の発光波長の光に対して透過性有する、つまり、バンドギャップが広い材料を選択することができる。
一実施形態の半導体発光素子では、
上記第１反射層下に設置された支持基板を備える。
図１０は上記実施形態の半導体発光素子の一例の概略断面図であり、１００１は支持基板、１００２はＤＢＲ層、１００３は発光層である。
上記ＤＢＲ層１００２は複数の半導体エピタキシャル層から成っている。また、上記ＤＢＲ層１００２と発光層１００３との間の層、及び、発光層１００３上の層も、半導体エピタキシャル層から成っている。
上記支持基板１００１は、複数の半導体エピタキシャル層を積層した後、この半導体エピタキシャル層の表面にＤＢＲ層１００２を積層して、このＤＢＲ層１００２の表面に設置される。このとき、上記支持基板１００１とＤＢＲ層１００２との接合は直接または間接的に接合される。つまり、上記支持基板１００１とＤＢＲ層１００２との間に、他の層を介在させなかったり、介在させたりする。
上記発光層１００３が出射した出射光はＤＢＲ層１００２層により反射されて外部に取り出される。
したがって、上記支持基板１００１は透過性を有している必要は無く、発光層１００３を含む半導体積層構造を支持するために設置されるものである。
上記支持基板１００１をＤＢＲ層１００２に接合する方法としては、直接、または、金属などを介して間接的に接合する方法が上げられるが、どちらの方法も加熱処理が必要であり、加熱処理の際に接合界面には合金層つまりは光吸収層が形成される。
上記接合界面に光吸収層が形成されても、支持基板１００１と発光層１００３との間にＤＢＲ層１００２を形成しているので、発光層１００３が出射した出射光は上記光吸収層に到達する前にＤＢＲ層１００２で反射される。
したがって、上記光吸収層での光吸収による損失を低下させることができる。
一実施形態の半導体発光素子では、
上記支持基板は金属により上記第１反射層に間接的に接合されている。
図１１は上記実施形態の半導体発光素子の一例の概略断面図であり、１１０１は支持基板、１１０２はＤＢＲ層、１１０３は発光層、１１０４，１１０５は電極、１１０６は上記金属の一例としての接続用電極である。
上記ＤＢＲ層１１０２は複数の半導体エピタキシャル層から成っている。また、上記ＤＢＲ層１１０２と発光層１１０３との間の層、及び、発光層１１０３上の層も、半導体エピタキシャル層から成っている。
上記接続用電極１１０６は、電気的な接合をより確実にする目的と、ＤＢＲ層１１０２に斜め入射した光でＤＢＲ層１１０２を透過してきた成分をより確実に反射することを目的として設置される。
また、上記支持基板１１０１とＤＢＲ層１１０２との間に接続用電極１１０６が介在することによって、製造工程において比較的低温（例えば４００℃前後）で支持基板１１０１をＤＢＲ層１１０２に接合することができる。
したがって、高温で処理した際に発生する半導体層中の拡散現象や合金化、転位成長など素子の信頼性に及ぼす減少を低下させることができる。
さらに、上記接続用電極１１０６は、単層構造に限るものではなく、複数層構造としてもよく、また、十分な接合強度を確保できれば任意の形状に加工、例えば図６Ａ，図６Ｂに示したようなパターニングを施してもよい。
一実施形態の半導体発光素子では、
上記金属は、上記支持基板と上記第１反射層との接合部の導電性を確保するための金属と、上記発光層の発光波長に対して反射性を確保するための金属とから成っている。
図１２は上記実施形態の半導体発光素子の一例の概略断面図であり、１２０１は支持基板、１２０２はＤＢＲ層、１２０３は発光層、１２０４，１２０５は電極、１２０６は接続用電極、１２０７は金属反射層である。なお、上記接続用金属１２０６は、支持基板と第１反射層との接合部の導電性を確保するための金属の一例である。また、上記金属反射層１２０７は、発光層の発光波長に対して反射性を確保するための金属の一例である。
上記ＤＢＲ層１２０２は複数の半導体エピタキシャル層から成っている。また、上記ＤＢＲ層１２０２と発光層１２０３との間の層、及び、発光層１２０３上の層も、半導体エピタキシャル層から成っている。
先にも述べた通り、上記ＤＢＲ層１２０２は垂直に入射した光に対してもっとも大きな反射効果を持つ。
したがって、上記ＤＢＲ層１２０２に垂直に光が入射する位置（接合位置）には光吸収層となる合金層が存在しても、吸収による光損出はない。
このように、上記位置にのみ、電気的な接続を可能とする金属材料を使用し、その位置を除く接合面に反射用の金属を設置することにより、半導体発光素子の電気的特性及び光学的特性をより向上できる。
より詳しくは、図１３に示すように、発光エリア１２０８から出た出射光のうち、支持基板１２０１の表面に対してほぼ垂直に進むも光は、接続用電極１２０６で反射される。また、上記出射光のうち、支持基板１２０１の表面に対して斜め進む光は、金属反射層１２０７で反射される。なお、図１３の１２０９は、発光エリア１２０８から出た出射光の軌跡を示している。
一実施形態の半導体発光素子では、
上記金属は、Ａｕ、Ａｇ、Ａｌ、Ｔｉ、Ｃｕ、Ｍｏ、Ｓｎ、Ｗ、Ｔａ、Ｐｔ、Ｇｅ、Ｓｉ、Ｚｎ、Ｂｅ、Ｃｒ、Ｓｅ、Ｎｉのうちの少なくとも１つ以上の元素から構成される単層または複数層から成る。
上記実施形態の半導体発光素子によれば、上記金属は、Ａｕ、Ａｇ、Ａｌ、Ｔｉ、Ｃｕ、Ｍｏ、Ｓｎ、Ｗ、Ｔａ、Ｐｔ、Ｇｅ、Ｓｉ、Ｚｎ、Ｂｅ、Ｃｒ、Ｓｅ、Ｎｉのうちの少なくとも１つ以上の元素から構成される単層または複数層から成るので、例えば、電気的な接合のためのＡｕＳｉ合金層と、金属反射層の一例としてＡｕ層とを形成することができる。
上記支持基板により発光層とダイボンド面は十分距離があるので、共晶接合などを用いて電流リーク対策をとる必要も無く、支持基板として熱伝導性の高いものを選択すれば、放熱性の問題が発生することもない。
一実施形態の半導体発光素子では、
上記支持基板は、Ａｕ、Ａｇ、Ａｌ、Ｔｉ、Ｃｕ、Ｍｏ、Ｓｎ、Ｗ、Ｔａ、Ｐｔ、Ｇｅ、Ｓｉ、Ｇａ、Ｚｎ、Ｂｅ、Ｃｒ、Ｓｅ、Ｎｉ、Ｔｉのうちの少なくとも１つ以上の元素を含む材料から成っている。
上記実施形態の半導体発光素子によれば、上記支持基板は、Ａｕ、Ａｇ、Ａｌ、Ｔｉ、Ｃｕ、Ｍｏ、Ｓｎ、Ｗ、Ｔａ、Ｐｔ、Ｇｅ、Ｓｉ、Ｇａ、Ｚｎ、Ｂｅ、Ｃｒ、Ｓｅ、Ｎｉ、Ｔｉのうちの少なくとも１つ以上の元素を含む材料から成っているので、導電性を有することができる。
例えば、Ａｇ、Ａｌ、Ｍｏなどの単一金属基板、ＡｕＡｇ、ＴｉＷ合金などからなる導電性の支持基板、または、金属の複数層構造を有する導電性の支持基板を得ることができる。
また、例えば、ＡｌＧａＡｓ、ＧａＰ、ＳｉＣなどの半導体からなる導電性の支持基板も得ることができる。
本発明の半導体発光素子の製造方法は、本発明の半導体発光素子を製造する半導体発光素子の製造方法であって、
半導体を積層することが可能な基板上に、上記第１反射層、第１半導体層、発光層及び第２半導体を積層する積層工程と、
上記積層工程後、上記第２半導体層上に上記透過性基板を直接または間接に設置する基板設置工程と、
上記基板設置工程後、上記半導体を積層することが可能な基板を除去する基板除去工程と、
上記基板除去工程後、上記反射層用電極および上記第２反射層を形成する工程と
を含むことを特徴としている。
本発明の半導体発光素子の製造方法は、本発明の一実施形態の半導体発光素子を製造する半導体発光素子の製造方法であって、
半導体を積層することが可能な基板上に、上記第２半導体層、発光層、第１半導体層及び第１反射層を積層する積層工程と、
上記積層工程後、上記反射層用電極および上記第２反射層を形成する工程と、
上記工程後、上記第２反射層の上記第１半導体層側とは反対側の表面に直接に上記支持基板を設置する基板設置工程と、
上記基板設置工程後、上記半導体を積層することが可能な基板を除去する基板除去工程と
を含むことを特徴としている。
本発明の半導体発光素子によれば、第１反射層下に例えば反射層用電極を形成することにより、発光層による出射光が反射層用電極で吸収される前に第１反射層で反射されるので、光取り出し効率の低下を防ぐことができる。
したがって、上記半導体発光素子の光取り出し効率の向上効果が得られる。この向上効果は、上記第１反射層と、第１反射層下に形成する反射層用電極との配置をより最適化することでより大きくすることができる。
以下、本発明の半導体発光素子を図示の実施の形態により詳細に説明する。
（第１実施形態）
図１４に、本発明の第１実施形態の半導体発光素子の概略断面図を示す。
上記半導体発光素子は、ｎ型ＤＢＲ層３、ｎ型Ａｌ０．５Ｉｎ０．５Ｐクラッド層４、４元系のＡｌＧａＩｎＰ活性層５、ｐ型Ａｌ０．５Ｉｎ０．５Ｐクラッド層６、ｐ型ＧａＩｎＰ中間層７、ｐ型ＧａＰコンタクト層８、ｐ型ＧａＰ透明基板９、オーミック電極１０，１１および反射層１２を備えている。
上記ｎ型ＤＢＲ層３は、ｎ型ＡｌＡｓ光反射層と、ｎ型Ａｌ０．６１Ｇａ０．３９Ａｓ光反射層との２０ペアから成っている。また、上記ｎ型ＤＢＲ層３は、ＡｌＧａＩｎＰ活性層５の発光波長に対して反射性を有する。
上記ＡｌＧａＩｎＰ活性層５は赤色光を出射する。また、上記ＡｌＧａＩｎＰ活性層５は量子井戸構造を有している。より詳しくは、上記ＡｌＧａＩｎＰ活性層５は、（Ａｌ０．０５Ｇａ０．９５）０．５Ｉｎ０．５Ｐ井戸層と、（Ａｌ０．５０Ｇａ０．５０）０．５Ｉｎ０．５バリア層とを交互に積層することで形成されている。そして、上記井戸層と上記バリア層とのペア数は２０ペアとなっている。
上記ｐ型ＧａＰ透明基板９は、ＡｌＧａＩｎＰ活性層５の発光波長に対して透過性を有している。
上記オーミック電極１０は、ｎ型ＤＢＲ層３の図１４中下側の表面の一部を覆うように形成されている。そして、上記オーミック電極１０はＡｕＳｉ層とＡｕ層とから成っている。また、上記オーミック電極１０の図１４中下側の表面はＡｕ層１３で覆われている。なお、上記オーミック電極１０の形状は、図６Ａ，図６Ｂに示すようなドット形状とするのが望ましい。
上記オーミック電極１１は、ｐ型ＧａＰ透明基板９の図１４中上側の表面の一部を覆うように形成されている。そして、上記オーミック電極１１は、ＡｕＢｅ層とＡｕ層とから成っている。
上記反射層１２は、Ａｕ層１３、Ｍｏ層１４及びＡｕＳｎ層１５から成っている。このＡｕ層１３は、ｎ型ＤＢＲ層３を通過した光を反射するために形成されている。また、上記Ｍｏ層１４は、Ａｕ層１３とＡｕＳｎ層１５との合金化を防ぐために形成されている。また、上記ＡｕＳｎ層１５は、ダイボンド面に対して共晶接合するために形成されている。
本第１実施形態では、上記ｎ型ＤＢＲ層３が第１反射層の一例、ｎ型Ａｌ０．５Ｉｎ０．５Ｐクラッド層４が第１半導体層の一例、ＡｌＧａＩｎＰ活性層５が発光層の一例、ｐ型Ａｌ０．５Ｉｎ０．５Ｐクラッド層６が第２半導体層の一例、ｐ型ＧａＩｎＰ中間層７が第２半導体層の一例、ｐ型ＧａＰコンタクト層８が第２半導体層の一例、ｐ型ＧａＰ透明基板９が透過性基板の一例、オーミック電極１０が反射層用電極の一例、オーミック電極１１が透過性基板用電極の一例、反射層１２が第２反射層の一例である。
上記構成の半導体発光素子によればｎ型ＤＢＲ層３下にオーミック電極１０を形成しているが、ＡｌＧａＩｎＰ活性層５の出射光がオーミック電極１０で吸収される前にｎ型ＤＢＲ層３で反射されるので、光取り出し効率の低下を防ぐことができる。
したがって、上記半導体発光素子の光取り出し効率を向上できる。
また、上記ｐ型ＧａＰコンタクト層８上に、ＡｌＧａＩｎＰ活性層５の発光波長に対して透過性を有するｐ型ＧａＰ透明基板９を設置しているので、ＡｌＧａＩｎＰ活性層５の出射光をｐ型ＧａＰ透明基板９から効率良く取り出すことができる。
また、上記ｐ型ＧａＰ透明基板９上にオーミック電極１１を形成しているが、オーミック電極１１はｐ型ＧａＰ透明基板９の図１４中上側の表面の一部を覆っているだけなので、ＡｌＧａＩｎＰ活性層５の出射光がオーミック電極１１に入射する量を低減できる。
また、上記ｐ型ＧａＰ透明基板９をｐ型ＧａＰコンタクト層８上に設置するので、半導体発光素子をダイボンドするダイボンド面とＡｌＧａＩｎＰ活性層５との距離を近くすることができる。
したがって、上記ＡｌＧａＩｎＰ活性層５付近で発生する熱を上記ダイボンド面へ効率よく放熱して、半導体発光素子の信頼性を向上できる。
以下、図１５Ａ〜図１５Ｅを用いて、半導体発光素子の製造方法について説明する。この製造方法では、図１５Ａに示すｎ型ＧａＡｓ基板１及びｐ型ＧａＰ透明基板９を使用する。
先ず、図１５Ｂに示すように、ＭＯＣＶＤ法により、ｎ型ＧａＡｓ基板１上に、ｎ型ＧａＡｓバッファ層２、ｎ型ＤＢＲ層３、ｎ型Ａｌ０．５Ｉｎ０．５Ｐクラッド層４、ＡｌＧａＩｎＰ活性層５、ｐ型Ａｌ０．５Ｉｎ０．５Ｐクラッド層６、ｐ型ＧａＩｎＰ中間層７及びｐ型ＧａＰコンタクト層８を順次積層して、ＬＥＤ構造を有するエピタキシャルウェハを形成する。
ここで、上記基板及び各層の厚みは、ｎ型ＧａＡｓ基板１が２５０μｍ、ｎ型ＧａＡｓバッファ層２が１．０μｍ、ｎ型ＤＢＲ層３が２．０μｍ、ｎ型Ａｌ０．５Ｉｎ０．５Ｐクラッド層４が１．０μｍ、ＡｌＧａＩｎＰ活性層５が０．５μｍ、ｐ型Ａｌ０．５Ｉｎ０．５Ｐクラッド層６が１．０μｍ、ｐ型ＧａＩｎＰ中間層７が１．０μｍ、ｐ型ＧａＰコンタクト層８が４．０μｍである。
また、上記エピタキシャルウェハの形成では、ｎ型ドーパントとしてＳｉ、ｐ型ドーパントとしてＺｎを用いた。もちろん、上記エピタキシャルウェハを形成するためのドーパントは、ＳｉやＺｎに限定されるものではなく、ｎ型ドーパントとして例えばＴｅ、Ｓｅ、ｐ型ドーパントとしてＭｇやカーボンを使用してもよい。
また、上記基板及び各層のキャリア濃度は、ｎ型ＧａＡｓ基板１が１．０×１０１８ｃｍ−３、ｎ型ＧａＡｓバッファ層２が５×１０１７ｃｍ−３、ｎ型ＤＢＲ層３が５×１０１７ｃｍ−３、ｎ型Ａｌ０．５Ｉｎ０．５Ｐクラッド層４が５×１０１７ｃｍ−３、ＡｌＧａＩｎＰ活性層５がノンドープ、ｐ型Ａｌ０．５Ｉｎ０．５Ｐクラッド層６が５×１０１７ｃｍ−３、ｐ型ＧａＩｎＰ中間層７が１．０×１０１８ｃｍ−３、ｐ型ＧａＰコンタクト層８が２．０×１０１８ｃｍ−３とした。
次に、上記エピタキシャルウェハのエピタキシャル面上にｐ型ＧａＰ透明基板９を乗せる。つまり、上記ｐ型ＧａＰコンタクト層８の図１５Ｂ中上側の表面にｐ型ＧａＰ透明基板９を直接載置する。
次に、上記エピタキシャルウェハとｐ型ＧａＰ透明基板９との接触面に圧縮力を作用させると共に、上記接触面を８００℃前後で水素雰囲気下においておよそ３０分加熱すると、図１５Ｃに示すように、ｐ型ＧａＰ透明基板９がエピタキシャルウェハに接合される。なお、上記加熱は、エピタキシャルウェハ及びｐ型ＧａＰ透明基板９を加熱炉に入れて行われる。
ここで、上記ｐ型ＧａＰ透明基板９のキャリア濃度は５．０×１０１７ｃｍ−３であるが、ｐ型ＧａＰ透明基板９のキャリア濃度はこれに限定されるものではなく電気的な導通が可能な範囲であればよい。
次に、上記エピタキシャルウェハを冷却した後、エピタキシャルウェハを加熱炉から取り出し、アンモニア水、過酸化水素水及び水の混合液により、図１５Ｄに示すように、ｎ型ＧａＡｓ基板１及びｎ型ＧａＡｓバッファ層２を溶解除去する。これにより、上記ｎ型ＤＢＲ層３の図１５Ｄ中下側の表面が露出する。このｎ型ＤＢＲ層３は、Ａｌ混晶比が高いので、エッチングストップ層としても機能する。
ここで、上記混合液によるエッチングをより確実にストップさせたいなら、ｎ型ＧａＡｓバッファ層２とｎ型ＤＢＲ層３との間に例えばＡｌＧａＡｓ層を形成すればよい。
次に、図１５Ｅに示すように、上記ｎ型ＤＢＲ層３の露出面（ｎ型ＡｌＡｓ光反射層またはｎ型Ａｌ０．６１Ｇａ０．３９Ａｓ光反射層の一表面）にオーミック電極１０を形成すると共に、ｐ型ＧａＰ透明基板９の図１５Ｅ中上側の表面にオーミック電極１１を形成する。
ここで、上記オーミック電極１０の材料としてＡｕＳｉ／Ａｕを選択すると共に、オーミック電極１１の材料としてＡｕＢｅ／Ａｕを選択して、各材料をフォトリソグラフィー法、ウェットエッチングにより任意の形状に加工した。
その後、上記ＡｌＧａＩｎＰ活性層５の出射光に対する反射光効果を高めるため、オーミック電極１０が形成された面、つまり、ＤＢＲ層３の露出面に、Ａｕ／Ｍｏ／ＡｕＳｎから成る反射層１２を形成する。この反射層１２は、複数層から成る反射層と、ボンディング用電極とを兼ねている。
次に、上記オーミック電極１０，１１及び反射層１２を形成したエピタキシャルウェハに、所定のチップサイズへとセパレートするためのハーフダイシングを行う。
ここで、上記ハーフダイシングは、あらゆる材料・手法で行えるが、例えばウェットエッチやドライエッチングを選択可能である。しかし、上記ドライエッチングは、分割する材料を選択しない（依存しない）点でウェットエッチよりも適当であると思われる。なお、上記材料・手法は本第１実施形態に限定されるものではない。
最後に、上記ハーフダイシングされたエピタキシャルウェハを所定のチップサイズに分割すると、複数の半導体発光素子が得られる。この半導体発光素子は、発光波長６４０ｎｍの赤色高輝度発光素子である。
以上の製造プロセスはＡｌＧａＩｎＰの４元系発光層を有する発光ダイオードに限ったものではなく、発光層が半導体結晶により形成される半導体発光素子に適用できる。
上記第１実施形態では、オーミック電極１０は、ｎ型ＤＢＲ層３の図１４中下側の表面の一部を覆うように形成していたが、ｎ型ＤＢＲ層３の図１４中下側の全表面を覆うように形成してもよい。
上記第１実施形態では、オーミック電極１０の図１４中下側の表面を覆う反射層１２を用いたが、オーミック電極１０の図１４中下側の表面を覆わない反射層を用いてもよい。この反射層を形成した場合、オーミック電極１０の図１４中下側の表面は露出する。また、例えば、上記反射層の一表面は、オーミック電極１０の図１４中下側の表面と面一とする。
上記第１実施形態では、Ａｕ層１３、Ｍｏ層１４及びＡｕＳｎ層１５から成る反射層１２を用いていたが、Ａｕ層１３のみから成る反射層を用いてもよい。
上記第１実施形態では、反射層１２を、Ａｕ層１３、Ｍｏ層１４及びＡｕＳｎ層１５で構成していたが、Ａｕ、Ａｇ、Ａｌ、Ｔｉ、Ｃｕ、Ｍｏ、Ｓｎ、Ｗ、Ｔａ、Ｐｔ、Ｇｅ、Ｓｉ、Ｚｎ、Ｂｅ、Ｃｒ、Ｓｅ、Ｎｉのうちの少なくとも１つ以上の元素から構成された単層または複数層で構成してもよい。
上記第１実施形態では、ｐ型ＧａＰ透明基板９の代わりに、Ｇａ、Ｓｉ、Ｐ、Ｃ、Ｚｎ、Ｓｅ、Ｃｄ、Ｔｅ、Ｂ、Ｎ、Ａｌ、Ｉｎ、Ｈｇ、Ｓ、Ｏのうちの少なくとも２つ以上の元素を含む半導体層を用いてもよい。ただし、上記半導体層は、半導体発光素子の発光層の発光波長に対して透過性を有するものでなければならない。
上記第１実施形態において、基板及び各層の導電型を逆にしてもよい。この場合、上記ｎ型ＧａＡｓ基板１ではなく、ｐ型ＧａＡｓ基板を用いて、半導体発光素子を製造することになる。
（第２実施形態）
本第２実施形態は、上記第１実施形態に対して、ＤＢＲ層に金属を介して支持基板を貼り付ける場合の実施形態である。
図１６に、本発明の第２実施形態の半導体発光素子の概略断面図を示す。
上記半導体発光素子は、ｎ型Ａｌ０．６Ｇａ０．４Ａｓ電流拡散層２３、ｎ型Ａｌ０．５Ｉｎ０．５Ｐクラッド層２４、ＡｌＧａＩｎＰ活性層２５、ｐ型Ａｌ０．５Ｉｎ０．５Ｐクラッド層２６、ｐ型ＤＢＲ層２７、ｐ型ＡｌＧａＡｓコンタクト層２８、オーミック電極２９，３５，３６、反射層３０及びｐ型Ｓｉ基板３４を備えている。
上記ＡｌＧａＩｎＰ活性層２５は赤色光を出射する。また、上記ＡｌＧａＩｎＰ活性層２５は量子井戸構造を有している。より詳しくは、上記ＡｌＧａＩｎＰ活性層２５は、
（Ａｌ０．０５Ｇａ０．９５）０．５Ｉｎ０．５Ｐ井戸層と、（Ａｌ０．５０Ｇａ０．５０）０．５Ｉｎ０．５バリア層とを交互に積層することで形成されている。そして、上記井戸層と上記バリア層とのペア数は２０ペアとなっている。
上記ｐ型ＤＢＲ層２７は、ｐ型ＡｌＡｓ光反射層と、ｐ型Ａｌ０．６１Ｇａ０．３９Ａｓ光反射層との２０ペアから成っている。また、上記ｐ型ＤＢＲ層２７は、ＡｌＧａＩｎＰ活性層２５の発光波長に対して反射性を有する。
上記オーミック電極２９は、ｐ型ＡｌＧａＡｓコンタクト層２８の図１６中下側の表面の一部を覆うように形成されている。そして、上記オーミック電極２９はＡｕＢｅ層とＡｕ層とから成っている。また、上記オーミック電極２９の図１６中下側の表面はＡｕ層３１で覆われている。
上記反射層３０は、Ａｕ層３１、Ｍｏ層３２及びＡｕ層３３から成っている。このＡｕ層３１によって、ｐ型ＤＢＲ層２７を通過した光を反射することができる。
本第２実施形態では、ｎ型Ａｌ０．６Ｇａ０．４Ａｓ電流拡散層２３が第２半導体層の一例、ｎ型Ａｌ０．５Ｉｎ０．５Ｐクラッド層２４が第２半導体層の一例、ＡｌＧａＩｎＰ活性層２５が発光層の一例、ｐ型Ａｌ０．５Ｉｎ０．５Ｐクラッド層２６が第１半導体層の一例、ｐ型ＤＢＲ層２７が第１反射層の一例、ｐ型ＡｌＧａＡｓコンタクト層２８、オーミック電極２９は支持基板を第１反射層に接合する金属の一例、反射層３０は支持基板を第１反射層に接合する金属の一例、ｐ型Ｓｉ基板３４は支持基板の一例である。
上記構成の半導体発光素子によれば、ｐ型ＤＢＲ層２７下にオーミック電極２９を形成しているが、ＡｌＧａＩｎＰ活性層２５の出射光がオーミック電極２９で吸収される前にｐ型ＤＢＲ層２７で反射されるので、光取り出し効率の低下を防ぐことができる。
したがって、上記半導体発光素子の光取り出し効率を向上できる。
以下、図１７Ａ〜図１７Ｅを用いて、半導体発光素子の製造方法について説明する。この製造方法では、図１７Ａに示すｎ型ＧａＡｓ基板２１及びｐ型Ｓｉ基板３４を使用する。
先ず、図１７Ｂに示すように、ＭＯＣＶＤ法により、ｎ型ＧａＡｓ基板２１上に、ｎ型ＧａＡｓバッファ層２２、ｎ型Ａｌ０．６Ｇａ０．４Ａｓ電流拡散層２３、ｎ型Ａｌ０．５Ｉｎ０．５Ｐクラッド層２４、ＡｌＧａＩｎＰ活性層２５、ｐ型Ａｌ０．５Ｉｎ０．５Ｐクラッド層２６、ｐ型ＤＢＲ層２７及びｐ型ＡｌＧａＡｓコンタクト層２８を順次積層して、ＬＥＤ構造を有するエピタキシャルウェハを作成する。
ここで、上記基板および各層の厚みは、ｎ型ＧａＡｓ基板２１が２５０μｍ、ｎ型ＧａＡｓバッファ層２２が１．０μｍ、ｎ型Ａｌ０．６Ｇａ０．４Ａｓ電流拡散層２３が５．０μｍ、ｎ型Ａｌ０．５Ｉｎ０．５Ｐクラッド層２４が１．０μｍ、ＡｌＧａＩｎＰ活性層２５が０．５μｍ、ｐ型Ａｌ０．５Ｉｎ０．５Ｐクラッド層２６が１．０μｍ、ｐ型ＤＢＲ層２７が２．０μｍ、ｐ型ＡｌＧａＡｓコンタクト層２８が１μｍである。
また、上記エピタキシャルウェハの形成では、ｎ型ドーパントとしてＳｉ、ｐ型ドーパントとしてＺｎを用いた。もちろん、上記エピタキシャルウェハを形成するためのドーパントは、ＳｉやＺｎに限定されるものではなく、ｎ型ドーパントとして例えばＴｅ、Ｓｅ、ｐ型ドーパントとしてＭｇやカーボンを使用してもよい。
また、上記基板および各層のキャリア濃度は、ｎ型ＧａＡｓ基板２１が１．０×１０１８ｃｍ−３、ｎ型ＧａＡｓバッファ層２２が５×１０１７ｃｍ−３、ｎ型Ａｌ０．６Ｇａ０．４Ａｓ電流拡散層２３が１．０×１０１８ｃｍ−３、ｎ型Ａｌ０．５Ｉｎ０．５Ｐクラッド層２４が５×１０１７ｃｍ−３、ＡｌＧａＩｎＰ活性層２５がノンドープ、ｐ型Ａｌ０．５Ｉｎ０．５Ｐクラッド層２６が５×１０１７ｃｍ−３、ｐ型ＤＢＲ層２７が５×１０１７ｃｍ−３、ｐ型ＡｌＧａＡｓコンタクト層２８が５×１０１７ｃｍ−３とした。
次に、図１７Ｃに示すように、上記エピタキシャルウェハのエピタキシャル面の一部上にオーミック電極２９を形成する。つまり、上記ｐ型ＡｌＧａＡｓコンタクト層２８の図１７Ｂ中上側の表面の一部上にオーミック電極２９を形成する。
ここで、上記オーミック電極２９の材料としてＡｕＢｅ／Ａｕ層を選択して、この材料をフォトリソグラフィー法、ウェットエッチングにより任意の形状に加工した。
次に、上記ｐ型ＡｌＧａＡｓコンタクト層２８及びオーミック電極２９上に、Ａｕ層３１、Ｍｏ層３２及びＡｕ層３３を順次積層して、反射層３０を形成する。
次に、上記反射層３０の図１７Ｃ中上側の表面にｐ型Ｓｉ基板３４を乗せる。つまり、上記Ａｕ層３３の図１７Ｃ中上側の表面にｐ型Ｓｉ基板３４を直接載置する。
次に、上記エピタキシャルウェハとｐ型Ｓｉ基板３４との接触面に圧縮力を作用させると共に、上記接触面を４５０℃前後で水素雰囲気下においておよそ３０分加熱すると、図１７Ｄに示すように、ｐ型Ｓｉ基板３４がエピタキシャルウェハに接合される。なお、上記加熱は、エピタキシャルウェハ及びｐ型Ｓｉ基板３４を加熱炉に入れて行われる。
ここで、上記ｐ型Ｓｉ基板３４のキャリア濃度は５．０×１０１７ｃｍ−３であるが、ｐ型Ｓｉ基板３４のキャリア濃度はこれに限定されるものではなく電気的な導通が可能な範囲であればよい。また、上記反射層３０に対して金属を介して基板を接合する場合、その基板の導電型はｐ型，ｎ型のどちらでもよい。
次に、上記エピタキシャルウェハを冷却した後、エピタキシャルウェハを加熱炉から取り出し、アンモニア水、過酸化水素水及び水の混合液により、ｎ型ＧａＡｓ基板２１及びｎ型ＧａＡｓバッファ層２２を溶解除去する。これにより、上記ｎ型Ａｌ０．６Ｇａ０．４Ａｓ電流拡散層２３の一表面が露出する。
次に、図１７Ｅに示すように、上記ｎ型Ａｌ０．６Ｇａ０．４Ａｓ電流拡散層２３の図１７Ｅ中下側の表面の一部にオーミック電極３５を形成すると共に、ｐ型Ｓｉ基板３４の図１７Ｅ中下側の全表面にオーミック電極３６を形成する。なお、図１７Ｅは図１７Ｄと上下が逆になっている。
次に、上記オーミック電極３５，３６及び反射層１２を形成したエピタキシャルウェハに、所定のチップサイズへとセパレートするためのハーフダイシングを行う。
ここで、上記ハーフダイシングは、あらゆる材料・手法で行えるが、例えばウェットエッチやドライエッチングを選択可能である。しかし、上記ハーフダイシングは、分割する材料を選択しない（依存しない）点でドライエッチングやウェットエッチよりも適当であると思われる。なお、上記材料・手法は本第２実施形態に限定されるものではない。
最後に、上記ハーフダイシングされたエピタキシャルウェハを所定のチップサイズに分割すると、複数の半導体発光素子が得られる。この半導体発光素子は、発光波長６４０ｎｍの赤色高輝度発光素子である。
以上の製造プロセスはＡｌＧａＩｎＰの４元系発光層を有する発光ダイオードに限ったものではなく、発光層が半導体結晶により形成される半導体発光素子に適用できる。
上記第２実施形態では、Ａｕ層３１、Ｍｏ層３２及びＡｕ層３３から成る反射層３０を用いていたが、Ａｕ、Ａｇ、Ａｌ、Ｔｉ、Ｃｕ、Ｍｏ、Ｓｎ、Ｗ、Ｔａ、Ｐｔ、Ｇｅ、Ｓｉ、Ｚｎ、Ｂｅ、Ｃｒ、Ｓｅ、Ｎｉのうちの少なくとも１つ以上の元素から構成される単層または複数層から成る反射層を用いてもよい。ただし、上記反射層は、ＡｌＧａＩｎＰ活性層２５の発光波長に対して反射性を確保できるものである。例えば、上記Ａｕ層３１、Ｍｏ層３２及びＡｕ層３３から成る反射層３０の代わりに、Ａｕ層３１のみから成る反射層を用いてもよい。
上記第２実施形態では、ＡｕＢｅ層とＡｕ層とから成るオーミック電極２９を用いていたが、Ａｕ、Ａｇ、Ａｌ、Ｔｉ、Ｃｕ、Ｍｏ、Ｓｎ、Ｗ、Ｔａ、Ｐｔ、Ｇｅ、Ｓｉ、Ｚｎ、Ｂｅ、Ｃｒ、Ｓｅ、Ｎｉのうちの少なくとも１つ以上の元素から構成される単層または複数層から成るオーミック電極を用いてもよい。ただし、上記オーミック電極は、ｐ型ＤＢＲ層２７に対する導電性を確保できるものである。
上記第２実施形態では、ｐ型Ｓｉ基板３４を用いていたが、Ａｕ、Ａｇ、Ａｌ、Ｔｉ、Ｃｕ、Ｍｏ、Ｓｎ、Ｗ、Ｔａ、Ｐｔ、Ｇｅ、Ｓｉ、Ｇａ、Ｚｎ、Ｂｅ、Ｃｒ、Ｓｅ、Ｎｉ、Ｔｉのうちの少なくとも１つ以上の元素を含む材料から成る基板を用いてもよい。
上記第１実施形態において、基板及び各層の導電型を逆にしてもよい。この場合、上記ｎ型ＧａＡｓ基板２１ではなく、ｐ型ＧａＡｓ基板を用いて、半導体発光素子を製造することになる。
本発明は、上記第１実施形態と第２実施形態とを適宜組み合わせたものであってもよい。
図１は従来の半導体発光素子の概略断面図である。 図２は他の従来の半導体発光素子の概略断面図である。 図３は従来の半導体発光素子の図である。 図４は本発明の一実施形態の半導体発光素子の概略断面図である。 図５は本発明の一実施形態の半導体発光素子の概略断面図である。 図６Ａは図５の半導体発光素子の反射層用電極の形状を示す図である。 図６Ｂは図５の半導体発光素子の反射層用電極の形状を示す図である。 図７は図５の半導体発光素子のＤＢＲ層における反射の様子を示す図である 。 図８は本発明の一実施形態の半導体発光素子の概略断面図である。 図９は本発明の一実施形態の半導体発光素子の概略断面図である。 図１０は本発明の一実施形態の半導体発光素子の概略断面図である。 図１１は本発明の一実施形態の半導体発光素子の概略断面図である。 図１２は本発明の一実施形態の半導体発光素子の概略断面図である。 図１３は図１２の半導体発光素子の放出光が反射される様子を示す図である。 図１４は本発明の第１実施形態の半導体発光素子の概略断面図である。 図１５Ａは上記第１実施形態の半導体発光素子の製造方法の一工程図である。 図１５Ｂは上記第１実施形態の半導体発光素子の製造方法の一工程図である。 図１５Ｃは上記第１実施形態の半導体発光素子の製造方法の一工程図である。 図１５Ｄは上記第１実施形態の半導体発光素子の製造方法の一工程図である。 図１５Ｅは上記第１実施形態の半導体発光素子の製造方法の一工程図である。 図１６は本発明の第２実施形態の半導体発光素子の概略断面図である。 図１７Ａは上記第２実施形態の半導体発光素子の製造方法の一工程図である。 図１７Ｂは上記第２実施形態の半導体発光素子の製造方法の一工程図である。 図１７Ｃは上記第２実施形態の半導体発光素子の製造方法の一工程図である。 図１７Ｄは上記第２実施形態の半導体発光素子の製造方法の一工程図である。 図１７Ｅは上記第２実施形態の半導体発光素子の製造方法の一工程図である。
１，２１ ｎ型ＧａＡｓ基板
２，２２ ｎ型ＧａＡｓバッファ層
３ ｎ型ＤＢＲ層
４，２４ ｎ型Ａｌ０．５Ｉｎ０．５Ｐクラッド層
５，２５ ＡｌＧａＩｎＰ活性層
６，２６ ｐ型Ａｌ０．５Ｉｎ０．５Ｐクラッド層
７ ｐ型ＧａＩｎＰ中間層
８ ｐ型ＧａＰコンタクト層
９ ｐ型ＧａＰ透明基板
１０，１１，２９ オーミック電極
１２，３０ 反射層
２３ ｎ型Ａｌ０．６Ｇａ０．４Ａｓ電流拡散層
２７ ｐ型ＤＢＲ層
２８ ｐ型ＡｌＧａＡｓコンタクト層
３４ ｐ型Ｓｉ基板
３０１，４０１，５０１，７０１，８０１，９０１，１００２，１１０２，１２０２ ＤＢＲ層
３０２，４０２，５０２，８０２，９０２，１００３，１１０３，１２０３ 発光層
３０３，４０３，５０３，８０３，９０３ 透過性基板
４０４，５０４，７０４，８０４，９０４ 反射層用電極
４０５，５０５，８０５，９０５ 透過性基板用電極
８０６，９０６ 反射金属
１００１，１１０１，１２０１ 支持基板
１１０４，１１０５，１２０４，１２０５ 電極
１１０６，１２０６ 接続用電極
１２０７ 金属反射層

Claims (12)

  1. 第１導電型の第１半導体層と、
    上記第１半導体層上に形成された発光層と、
    上記発光層上に形成された第２導電型の第２半導体層と、
    上記第１半導体層下に形成されていると共に、複数の第１導電型の半導体層が積層されて成り、かつ、少なくとも一部が上記発光層の発光波長に対して反射性を有する第１反射層と、
    上記第２半導体層上に設置されていると共に、上記発光層の発光波長に対して透過性を有する透過性基板と
    を備え、
    上記第１反射層の上記第１半導体層側とは反対側の表面の一部に反射層用電極が形成され、
    上記第１反射層において上記反射層用電極が形成されている面のうちの上記一部以外の部分に、上記発光層の発光波長に対して反射性を有する第２反射層が形成されていることを特徴とする半導体発光素子。
  2. 請求項１に記載の半導体発光素子において、
    上記透過性基板は第２導電型の半導体層から成り、
    上記透過性基板上に透過性基板用電極が形成されていることを特徴とする半導体発光素子。
  3. 請求項１に記載の半導体発光素子において、
    上記第２反射層は、上記第１反射層及び上記反射層用電極を覆うように形成されていることを特徴とする半導体発光素子。
  4. 請求項１に記載の半導体発光素子において、
    上記第２反射層は、Ａｕ、Ａｇ、Ａｌ、Ｔｉ、Ｃｕ、Ｍｏ、Ｓｎ、Ｗ、Ｔａ、Ｐｔ、Ｇｅ、Ｓｉ、Ｚｎ、Ｂｅ、Ｃｒ、Ｓｅ、Ｎｉのうちの少なくとも１つ以上の元素から構成された単層または複数層から成ることを特徴とする半導体発光素子。
  5. 請求項１に記載の半導体発光素子において、
    上記透過性基板が、Ｇａ、Ｓｉ、Ｐ、Ｃ、Ｚｎ、Ｓｅ、Ｃｄ、Ｔｅ、Ｂ、Ｎ、Ａｌ、Ｉｎ、Ｈｇ、Ｓ、Ｏのうちの少なくとも２つ以上の元素を含む半導体層であることを特徴とする半導体発光素子。
  6. 請求項１に記載の半導体発光素子において、
    上記第１反射層下に設置された支持基板を備えたことを特徴とする半導体発光素子。
  7. 請求項６に記載の半導体発光素子において、
    上記支持基板は金属により上記第１反射層に間接的に接合されていることを特徴とする半導体発光素子。
  8. 請求項７に記載の半導体発光素子において、
    上記金属は、上記支持基板と上記第１反射層との接合部の導電性を確保するための金属と、上記発光層の発光波長に対して反射性を確保するための金属とから成っていることを特徴とする半導体発光素子。
  9. 請求項８に記載の半導体発光素子において、
    上記金属は、Ａｕ、Ａｇ、Ａｌ、Ｔｉ、Ｃｕ、Ｍｏ、Ｓｎ、Ｗ、Ｔａ、Ｐｔ、Ｇｅ、Ｓｉ、Ｚｎ、Ｂｅ、Ｃｒ、Ｓｅ、Ｎｉのうちの少なくとも１つ以上の元素から構成される単層または複数層から成ることを特徴とする半導体発光素子。
  10. 請求項６に記載の半導体発光素子において、
    上記支持基板は、Ａｕ、Ａｇ、Ａｌ、Ｔｉ、Ｃｕ、Ｍｏ、Ｓｎ、Ｗ、Ｔａ、Ｐｔ、Ｇｅ、Ｓｉ、Ｇａ、Ｚｎ、Ｂｅ、Ｃｒ、Ｓｅ、Ｎｉ、Ｔｉのうちの少なくとも１つ以上の元素を含む材料から成っていることを特徴とする半導体発光素子。
  11. 請求項１に記載の半導体発光素子を製造する半導体発光素子の製造方法であって、
    半導体を積層することが可能な基板上に、上記第１反射層、第１半導体層、発光層及び第２半導体を積層する積層工程と、
    上記積層工程後、上記第２半導体層上に上記透過性基板を直接または間接に設置する基板設置工程と、
    上記基板設置工程後、上記半導体を積層することが可能な基板を除去する基板除去工程と、
    上記基板除去工程後、上記反射層用電極および上記第２反射層を形成する工程と
    を含むことを特徴とする半導体発光素子の製造方法。
  12. 請求項６に記載の半導体発光素子を製造する半導体発光素子の製造方法であって、
    半導体を積層することが可能な基板上に、上記第２半導体層、発光層、第１半導体層及び第１反射層を積層する積層工程と、
    上記積層工程後、上記反射層用電極および上記第２反射層を形成する工程と、
    上記工程後、上記第２反射層の上記第１半導体層側とは反対側の表面に直接に上記支持基板を設置する基板設置工程と、
    上記基板設置工程後、上記半導体を積層することが可能な基板を除去する基板除去工程と
    を含むことを特徴とする半導体発光素子の製造方法。
JP2006311646A 2006-11-17 2006-11-17 半導体発光素子及びその製造方法 Active JP5306589B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2006311646A JP5306589B2 (ja) 2006-11-17 2006-11-17 半導体発光素子及びその製造方法
US11/940,846 US8120041B2 (en) 2006-11-17 2007-11-15 Semiconductor light-emitting device and method of manufacturing the same
CN2007101870685A CN101183702B (zh) 2006-11-17 2007-11-19 半导体发光元件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006311646A JP5306589B2 (ja) 2006-11-17 2006-11-17 半導体発光素子及びその製造方法

Publications (2)

Publication Number Publication Date
JP2008130663A JP2008130663A (ja) 2008-06-05
JP5306589B2 true JP5306589B2 (ja) 2013-10-02

Family

ID=39416051

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006311646A Active JP5306589B2 (ja) 2006-11-17 2006-11-17 半導体発光素子及びその製造方法

Country Status (3)

Country Link
US (1) US8120041B2 (ja)
JP (1) JP5306589B2 (ja)
CN (1) CN101183702B (ja)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007299846A (ja) * 2006-04-28 2007-11-15 Sharp Corp 半導体発光素子及びその製造方法
US20110272727A1 (en) * 2007-02-13 2011-11-10 Epistar Corporation Light-emitting diode and method for manufacturing the same
TW200834969A (en) * 2007-02-13 2008-08-16 Epistar Corp Light-emitting diode and method for manufacturing the same
KR101449005B1 (ko) 2007-11-26 2014-10-08 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
US8299480B2 (en) * 2008-03-10 2012-10-30 Kabushiki Kaisha Toshiba Semiconductor light emitting device and method for manufacturing same, and epitaxial wafer
US7947991B2 (en) * 2008-07-29 2011-05-24 Huga Optotech Inc. High efficiency lighting device
JP2010067890A (ja) * 2008-09-12 2010-03-25 Hitachi Cable Ltd 発光素子
US8963178B2 (en) 2009-11-13 2015-02-24 Seoul Viosys Co., Ltd. Light emitting diode chip having distributed bragg reflector and method of fabricating the same
TWI531088B (zh) 2009-11-13 2016-04-21 首爾偉傲世有限公司 具有分散式布拉格反射器的發光二極體晶片
JP5706962B2 (ja) * 2010-06-24 2015-04-22 ソウル バイオシス カンパニー リミテッドＳｅｏｕｌ Ｖｉｏｓｙｓ Ｃｏ．，Ｌｔｄ． 発光ダイオード
WO2012015153A2 (en) 2010-07-28 2012-02-02 Seoul Opto Device Co., Ltd. Light emitting diode having distributed bragg reflector
JP2012204373A (ja) * 2011-03-23 2012-10-22 Toyoda Gosei Co Ltd 半導体発光素子
KR20150039475A (ko) * 2013-10-02 2015-04-10 엘지이노텍 주식회사 발광소자
CN104022181B (zh) * 2014-05-26 2016-05-18 武汉电信器件有限公司 一种光电二极管的制作方法
CN105322062B (zh) * 2014-06-28 2017-11-17 山东浪潮华光光电子股份有限公司 一种p面带有DBR反射层的反极性AlGaInP发光二极管结构
KR101651923B1 (ko) * 2014-12-31 2016-08-29 최운용 고전압 구동 발광소자 및 그 제조 방법
CN105990475B (zh) * 2015-02-11 2019-03-08 中国科学院苏州纳米技术与纳米仿生研究所 光电子器件及其制作方法
KR102342718B1 (ko) * 2015-04-27 2021-12-23 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 적색 발광소자 및 조명장치
CN107689409B (zh) * 2016-08-03 2019-09-20 展晶科技(深圳)有限公司 发光二极管
WO2018139770A1 (ko) * 2017-01-26 2018-08-02 엘지이노텍 주식회사 반도체 소자 및 반도체 소자 패키지
KR102549171B1 (ko) * 2017-07-12 2023-06-30 삼성전자주식회사 발광소자 패키지 및 이를 이용한 디스플레이 장치
CN108172591B (zh) * 2018-01-05 2024-09-27 广东迅扬科技股份有限公司 一种Micro LED彩色显示阵列结构
CN112310255A (zh) * 2020-11-04 2021-02-02 山西中科潞安紫外光电科技有限公司 一种垂直结构深紫外发光二极管及其制备方法
CN114361304A (zh) * 2021-02-20 2022-04-15 兆劲科技股份有限公司 一种发光元件
CN116525733B (zh) * 2023-06-30 2023-08-29 江西兆驰半导体有限公司 一种反极性发光二极管外延片、制备方法及led
CN118173677A (zh) * 2024-05-14 2024-06-11 聚灿光电科技（宿迁）有限公司 红光垂直结构发光二极管的芯片结构及其制备方法

Family Cites Families (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS50150391A (ja) * 1974-05-22 1975-12-02
CA2030368C (en) * 1989-11-22 2000-03-28 Toshihiro Kato Light-emitting diode having light reflecting layer
JP2720554B2 (ja) 1989-11-22 1998-03-04 大同特殊鋼株式会社 光反射層を備えた発光ダイオード
JP2738106B2 (ja) 1990-02-06 1998-04-08 日産自動車株式会社 多重通信制御装置
JPH0488684A (ja) * 1990-08-01 1992-03-23 Koito Mfg Co Ltd Ｌｅｄチップの電極構造
US5062115A (en) * 1990-12-28 1991-10-29 Xerox Corporation High density, independently addressable, surface emitting semiconductor laser/light emitting diode arrays
JPH05251739A (ja) * 1992-03-06 1993-09-28 Toshiba Corp 半導体発光デバイス
JP3139890B2 (ja) 1992-08-25 2001-03-05 三菱電線工業株式会社 半導体発光素子
GB2270199B (en) 1992-08-25 1995-05-10 Mitsubishi Cable Ind Ltd Semiconductor light emitting element
JP3230638B2 (ja) 1993-02-10 2001-11-19 シャープ株式会社 発光ダイオードの製造方法
US5376580A (en) 1993-03-19 1994-12-27 Hewlett-Packard Company Wafer bonding of light emitting diode layers
US5351256A (en) * 1993-04-28 1994-09-27 The United States Of America As Represented By The United States Department Of Energy Electrically injected visible vertical cavity surface emitting laser diodes
JPH07254732A (ja) * 1994-03-15 1995-10-03 Toshiba Corp 半導体発光装置
JPH08186286A (ja) * 1994-12-27 1996-07-16 Victor Co Of Japan Ltd 半導体発光素子
DE19524655A1 (de) * 1995-07-06 1997-01-09 Huang Kuo Hsin LED-Struktur
DE19629920B4 (de) 1995-08-10 2006-02-02 LumiLeds Lighting, U.S., LLC, San Jose Licht-emittierende Diode mit einem nicht-absorbierenden verteilten Braggreflektor
JP3239061B2 (ja) 1996-02-29 2001-12-17 シャープ株式会社 発光ダイオード及びその製造方法
CN1159750C (zh) 1997-04-11 2004-07-28 日亚化学工业株式会社 氮化物半导体的生长方法
US6015719A (en) 1997-10-24 2000-01-18 Hewlett-Packard Company Transparent substrate light emitting diodes with directed light output
JP3507716B2 (ja) 1998-12-25 2004-03-15 シャープ株式会社 半導体発光素子の製造方法
JP2000315820A (ja) 1999-04-27 2000-11-14 Shogen Koden Kofun Yugenkoshi 高光度発光ダイオード
US6287882B1 (en) 1999-10-04 2001-09-11 Visual Photonics Epitaxy Co., Ltd. Light emitting diode with a metal-coated reflective permanent substrate and the method for manufacturing the same
JP3460019B2 (ja) 1999-12-27 2003-10-27 全新光電科技股▲ふん▼有限公司 金属コーティング反射永久基板を有する発光ダイオードおよび金属コーティング反射永久基板を有する発光ダイオードの製造方法
JP4050444B2 (ja) * 2000-05-30 2008-02-20 信越半導体株式会社 発光素子及びその製造方法
TW466784B (en) 2000-09-19 2001-12-01 United Epitaxy Co Ltd Method to manufacture high luminescence LED by using glass pasting
CN1255880C (zh) 2000-11-27 2006-05-10 国联光电科技股份有限公司 发光二极管结构及其制造方法
JP2003017745A (ja) 2001-06-29 2003-01-17 Shiro Sakai 窒化ガリウム系発光素子
TW518771B (en) 2001-09-13 2003-01-21 United Epitaxy Co Ltd LED and the manufacturing method thereof
JP2003197980A (ja) * 2001-12-17 2003-07-11 Shurai Kagi Kofun Yugenkoshi 金属基板を具えた半導体装置の製造方法
JP2003188410A (ja) * 2001-12-19 2003-07-04 Daido Steel Co Ltd 発光ダイオードチップ
TW544958B (en) 2002-07-15 2003-08-01 Epistar Corp Light emitting diode with an adhesive layer and its manufacturing method
JP4121551B2 (ja) 2002-10-23 2008-07-23 信越半導体株式会社 発光素子の製造方法及び発光素子
JP4004378B2 (ja) * 2002-10-24 2007-11-07 ローム株式会社 半導体発光素子
JP2004207508A (ja) 2002-12-25 2004-07-22 Shin Etsu Handotai Co Ltd 発光素子及びその製造方法
TW579610B (en) 2003-01-30 2004-03-11 Epistar Corp Nitride light-emitting device having adhered reflective layer
JP4082242B2 (ja) 2003-03-06 2008-04-30 ソニー株式会社 素子転写方法
CN100477298C (zh) * 2003-07-04 2009-04-08 厦门市三安光电科技有限公司 一种发光二极管外延结构
JP2005136136A (ja) 2003-10-30 2005-05-26 Toshiba Corp 半導体装置の製造方法およびウエーハの製造方法
JP4368225B2 (ja) 2004-03-10 2009-11-18 三洋電機株式会社 窒化物系半導体発光素子の製造方法
US7022550B2 (en) * 2004-04-07 2006-04-04 Gelcore Llc Methods for forming aluminum-containing p-contacts for group III-nitride light emitting diodes
JP2007059873A (ja) 2005-07-26 2007-03-08 Sharp Corp 半導体発光素子及びその製造方法
JP2007299846A (ja) 2006-04-28 2007-11-15 Sharp Corp 半導体発光素子及びその製造方法

Also Published As

Publication number Publication date
US20080116471A1 (en) 2008-05-22
CN101183702B (zh) 2010-06-09
US8120041B2 (en) 2012-02-21
JP2008130663A (ja) 2008-06-05
CN101183702A (zh) 2008-05-21

Similar Documents

Publication Publication Date Title
JP5306589B2 (ja) 半導体発光素子及びその製造方法
TWI500184B (zh) 發光二極體及其製造方法
US6462358B1 (en) Light emitting diode and method for manufacturing the same
JP5865695B2 (ja) 発光ダイオード及びその製造方法
JP4974867B2 (ja) 発光ダイオード及びその製造方法
JP5343018B2 (ja) 発光ダイオード及びその製造方法、並びに発光ダイオードランプ
TWI307561B (en) Semiconductor light-emitting device and method of manufacturing the same
KR101290836B1 (ko) 발광 다이오드 및 그의 제조 방법, 및 발광 다이오드 램프
JP4597796B2 (ja) 窒化物系化合物半導体発光素子およびその製造方法
US20070290216A1 (en) Semiconductor light emitting element, manufacturing method therefor, and compound semiconductor light emitting diode
JP2007173530A (ja) 半導体発光素子
KR100996446B1 (ko) 발광 소자, 발광 소자의 제조방법 및 발광 소자 패키지
JP5593163B2 (ja) 発光ダイオード及び発光ダイオードランプ
WO2010125792A1 (ja) 発光ダイオード及びその製造方法、並びに発光ダイオードランプ
CN112289915B (zh) 倒装发光二极管芯片及其制作方法
JP2020532851A (ja) 発光素子パッケージ
JP2007273590A (ja) 窒化物半導体素子及び窒化物半導体素子の製造方法
TWI463695B (zh) 發光二極體及發光二極體燈
JP2011165800A (ja) 発光ダイオード及びその製造方法、並びに発光ダイオードランプ
WO2010092741A1 (ja) 発光ダイオード及び発光ダイオードランプ
JP2012129249A (ja) 発光ダイオード、発光ダイオードランプ及び発光ダイオードの製造方法
TWI491063B (zh) 高功率發光裝置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090415

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111004

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111005

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120904

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121019

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130604

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130626

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5306589

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250