TWI500184B - 發光二極體及其製造方法 - Google Patents

發光二極體及其製造方法 Download PDF

Info

Publication number
TWI500184B
TWI500184B TW101147711A TW101147711A TWI500184B TW I500184 B TWI500184 B TW I500184B TW 101147711 A TW101147711 A TW 101147711A TW 101147711 A TW101147711 A TW 101147711A TW I500184 B TWI500184 B TW I500184B
Authority
TW
Taiwan
Prior art keywords
layer
light
emitting diode
film
compound semiconductor
Prior art date
Application number
TW101147711A
Other languages
English (en)
Other versions
TW201347230A (zh
Inventor
Noriyuki Aihara
Original Assignee
Showa Denko Kk
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Showa Denko Kk filed Critical Showa Denko Kk
Publication of TW201347230A publication Critical patent/TW201347230A/zh
Application granted granted Critical
Publication of TWI500184B publication Critical patent/TWI500184B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0025—Processes relating to coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0058—Processes relating to semiconductor body packages relating to optical field-shaping elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/385—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending at least partially onto a side surface of the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Description

發光二極體及其製造方法
本發明係有關發光二極體及其製造方法。
本申請案係依據2011年12月19日在日本提出申請的日本特願2011-277536號而主張其優先權，並將其內容引用於此。
已知有一種將發光層產生的光自元件上面的一部分取出之點光源型的發光二極體。又已知此型的發光二極體中具有為了將發光層中的通電區域限制在其面內的一部分之電流狹窄結構(例如，專利文獻1)。在具有電流狹窄結構的發光二極體中，發光區域受限定。由於使光從設於其區域正上方的光射出孔射出，而能獲得高的光輸出且能使射出的光有效率地取入光學零件等。
在點光源型發光二極體中，已知有一種在和基板平行的方向上具備有為了縮窄發光區域而將活性層等形成支柱結構，且於其支柱結構的頂面的光取出面具有光射出用的開口(光射出孔)之層的構成(例如，專利文獻2)。
圖16係顯示一種共振器型發光二極體，其係在基板131上依序具備下部反射鏡層132，活性層133，上部反射鏡層134，及接觸層135而成的發光二極體，其將活性層133，上部反射鏡層134，及接觸層135作成支柱結構317，以保護膜138被覆支柱結構137及其周圍，於其保護膜138上形成電極膜139，在支柱結構137的頂面137a(光取出面)中的電極膜139形成光射出用的開口139a。符號140 為背面電極。
[先前技術文獻] [專利文獻]
[專利文獻1]日本特開2003-31842號公報
[專利文獻2]日本特開平9-283862號公報
於形成上述支柱結構之際，由於在成膜了活性層等之後會藉由各向異性的乾式蝕刻來實施除去支柱結構以外的部分。故，如圖16所示，相對於基板131，支柱結構137的側面137b有形成垂直或急傾斜之虞。此支柱結構的側面，通常是藉由蒸鍍法或濺鍍法形成保護膜之後，利用蒸鍍法形成電極用金屬(例如，Au)膜。但是，要在此垂直或急傾斜的側面上以一樣的膜厚形成保護膜或電極用金屬膜並不容易，會有所謂容易形成不連續的膜之問題。當保護膜成為不連續的膜時(圖16中的符號A)，電極用金屬膜會進入其不連續部分而接觸活性層等，而成為漏電的原因。又，電極用金屬膜成為不連續的膜之情況(圖16中的符號B)是成為通電不良的原因。
又，若以乾式蝕刻進行除去支柱結構以外的部分，需要高價的裝置，亦有所謂蝕刻時間變長之問題。
再者，在圖16所示支柱結構的頂面具有光射出孔的點光源型發光二極體中，電流流動於支柱結構內的發光層整體。因此，發光層中在光射出孔的正下方以外的部分所發出之光的量較多，比起在光射出孔的正下方所發 出的光，在光射出孔的正下方以外的部分所發出的光射到發光二極體外部的機率較低。因此，阻礙光取出效率的提升。
本發明係有鑒於上述事情而完成者，目的在於：提供一種以均一的膜厚形成保護膜及形成於其上的電極膜且光取出效率高的發光二極體、以及降低漏電或通電不良而使良率提升且能以較以往更低成本進行製造之發光二極體之製造方法。
本發明提供以下手段。
(1)一種發光二極體，其係在支持基板上依序具備由金屬所構成的反射層、和依序包含活性層及接觸層的化合物半導體層，並將光從光射出孔射到外部之發光二極體，其特徵為：在其上部具備平坦部、和具有傾斜側面及頂面的台地型結構部；前述平坦部及前述台地型結構部，其等各自的至少一部分係依序由保護膜、電極膜所覆蓋；前述台地型結構部係至少包含前述活性層的一部分，前述傾斜側面係藉由濕式蝕刻形成而成，且係使水平方向的剖面積朝向前述頂面連續地變小般地形成而成；前述保護膜係覆蓋前述平坦部的至少一部分、和前述台地型結構部的前述傾斜側面、和前述台地型結構部之前述頂面的周緣區域，並且具有通電窗，該通電窗在俯視時是位在前述周緣區域的內側且配置在前述光射出 孔的周圍，以露出前述化合物半導體層表面的一部分；前述電極膜係以接觸從前述通電窗所露出之化合物半導體層的表面，並且至少覆蓋形成於前述平坦部上之保護膜的一部分，且在前述台地型結構部的頂面上具有前述光射出孔的方式所形成的連續膜；於前述反射層與前述化合物半導體層之間，且俯視時於前述通電窗及由該通電窗所包圍的範圍內，具備透明導電膜。
(2)如(1)所記載之發光二極體，其中前述透明導電膜為ITO、IZO、ZnO的任一者。
(3)如(1)或(2)所記載之發光二極體，其中於前述透明導電膜與前述化合物半導體層間之前述透明導電膜的周緣部且俯視時未與前述光射出孔重疊的範圍，具備包含AuBe、AuZn之任一者的歐姆金屬部。
(4)如(1)~(3)中任一者記載之發光二極體，其中前述接觸層係與前述電極膜接觸。
(5)如(1)~(4)中任一者所記載之發光二極體，其中前述台地型結構部係俯視呈矩形。
(6)如(1)~(5)中任一者所記載之發光二極體，其中前述台地型結構部的高度為3~7μm，且俯視時之前述傾斜側面的寬度為0.5~7μm。
(7)如(1)~(6)中之任一者所記載之發光二極體，其中前述光射出孔在俯視時呈圓形或橢圓。
(8)如(7)所記載之發光二極體，其中前述光出射孔的直徑為50~150μm。
(9)如(1)~(8)中任一者所記載之發光二極體，其中在前述電極膜之前述平坦部上的部分具有接合引線。
(10)如(1)~(9)中任一者所記載之發光二極體，其中前述活性層所含有的發光層係包含多重量子阱。
(11)如(1)~(10)中任一者所記載之發光二極體，其中前述活性層所含有的發光層係包含((AlX1 Ga1-X1 )Y1 In1-Y1 P(0≦X1≦1、0<Y1≦1)、(AlX2 Ga1-X2 )As(0≦X2≦1)、(InX3 Ga1-X3 )As(0≦X3≦1))之任一者。
(12)一種發光二極體的製造方法，其係在支持基板上依序具備由金屬所構成的反射層、和依序包含活性層及接觸層的化合物半導體層，並將光從光射出孔射到外部之發光二極體的製造方法，其特徵為：在成長用基板上，形成依序包含活性層及接觸層之化合物半導體層的步驟；在前述化合物半導體層上，於俯視時預定形成的通電窗及由該通電窗所包圍的範圍內，形成透明導電膜之步驟；在前述化合物半導體層上，以覆蓋前述透明導電膜的方式形成由金屬膜所構成的反射層之步驟；在前述反射層上接合支持基板之步驟；除去前述成長用基板之步驟；形成台地型結構部和配置在該台地型結構部的周圍之平坦部的步驟，其中該台地型結構部係對前述化合物半導體層進行濕式蝕刻，使水平方向的剖面積朝向頂面連續地變小般地形成而成； 形成保護膜的步驟，使該保護膜至少覆蓋前述平坦部的至少一部分、和前述台地型結構部的前述傾斜側面、和前述台地型結構部的前述頂面的周緣區域，並且具有通電窗，其中該通電窗在俯視時位在前述周緣區域的內側且配置在前述光射出孔的周圍，以露出前述化合物半導體層表面的一部分；以及形成屬於連續膜的電極膜之步驟，該屬於連續膜的電極膜係以直接接觸從前述通電窗所露出之化合物半導體層的表面，並且至少覆蓋形成於前述平坦部上之保護膜的一部分，且在前述台地型結構部的頂面上具有前述光射出孔的方式形成。
(13)如(12)所記載之發光二極體的製造方法，其中在形成前述化合物半導體層的步驟和形成前述透明導電膜的步驟之間，具有於前述化合物半導體層上之預定形成的前述透明導電膜的周緣部且俯視時未與前述光射出孔重疊的範圍，形成包含AuBe、AuZn之任一者的歐姆金屬部之步驟。
(14)如(12)或(13)所記載之發光二極體的製造方法，其中前述濕式蝕刻係使用選擇自磷酸/過氧化氫水混合液、氨/過氧化氫水混合液、溴甲醇混合液、碘化鉀/氨的群組中之至少1種以上來進行。
本發明之一態樣的發光二極體係採用下列構成：在支持基板上依序具備由金屬所構成的反射層、和依序包含接觸層及活性層的化合物半導體層，將光從光射出孔 射到外部，並且於反射層與化合物半導體層之間，且俯視時於前述通電窗及由該通電窗所包圍的範圍內，具備透明導電膜。其結果，在活性層中之通電窗及由該通電窗所包圍的範圍之正下方的部分所發出的光量比該正下方以外的部分所發出的光量還多。且，可使由發光層朝向支持基板方向的光透過反射層以高效率反射，藉此光朝向光射出孔的比例變高，可提升光取出效率。
本發明之一態樣的發光二極體，係採用在其上部具備平坦部、和具有傾斜側面及頂面的台地型結構部之構成。其結果，可獲得高的光輸出，且可將所射出的光以良好效率取入光學零件等。
本發明之一態樣的發光二極體係採用：台地型結構部的傾斜側面藉由濕式蝕刻形成而成，且係使水平方向的剖面積朝向前述頂面連續地變小般地形成而成之構成。其結果，與垂直側面的情況相比，由於容易在側面形成保護膜及該保護膜上方的電極膜，故可形成膜厚均一且連續的膜。因此，不會有因不連續的膜所導致之漏電或通電不良之情形，可確保穩定且高亮度的發光。關於此效果，是只要具備具有藉濕式蝕刻所形成的傾斜側面之台地型結構部即得以發揮的效果，是無關乎發光二極體內部的積層結構或基板的構成所得到的效果。
本發明之一態樣的發光二極體係採用透明導電膜係包含ITO、IZO、ZnO的任一者之構成。其結果，可一面達成藉由高導電性所致之作動電壓的降低，一面確保由反射層反射之光的高透過性，而達成高輸出。
本發明之一態樣的發光二極體係採用下列構成：於透明導電膜與化合物半導體層間之透明導電膜的周緣部且俯視時未與光射出孔重疊的範圍，具備包含AuBe、AuZn之任一者的歐姆金屬部。藉此，可確保對接觸層的充分的歐姆接觸，並且形成在透明導電膜中於光射出孔的正下方未被歐姆金屬部所覆蓋的透過部。其結果，被反射層反射而透過該透過部的光，其大部分可由光射出孔射出。
本發明之一態樣的發光二極體係採用接觸層與電極膜接觸之構成。藉此，可降低歐姆電極的接觸電阻而進行低電壓驅動。
本發明之一態樣的發光二極體係採用台地型結構部俯視時呈矩形的構成。藉此，可抑制因製造時之濕式蝕刻之各向異性的影響致使台地形狀因蝕刻深度而改變。由於台地部面積容易控制，故可獲致高精度的尺寸形狀。
本發明之一態樣的發光二極體係採用台地型結構部的各傾斜側面對基板的定向面偏置地形成之構成。藉此，對於構成矩形台地型結構部的4邊，可緩和因基板方位所致之各向異性的影響。其結果，可獲得均等的台地形狀及梯度。
本發明之一態樣的發光二極體係採用台地型結構部的高度為3~7μm，且俯視時之傾斜側面的寬度為0.5~7μm之構成。藉此，與垂直側面的情況相比，由於容易在側面形成保護膜及該保護膜上方的電極膜，故可形成膜厚 均一且連續的膜。因此，不會有因不連續的膜所導致之漏電或通電不良之情形，可確保穩定且高亮度的發光。
本發明之一態樣的發光二極體係採用光射出孔在俯視時呈圓形或橢圓之構成。藉此，與具有矩形等的角的結構相比，容易形成均一的接觸區域，可抑制在角部發生電流集中等情形。此外，適於對於受光側之光纖等的結合。
本發明之一態樣的發光二極體係採用光出射孔的直徑為50~150μm之構成。藉此，小於50μm時，台地型結構部的電流密度變高，為低電流且輸出飽和。然而，另一方面，一旦超過150μm，則電流難以擴散到台地型結構部整體，故仍可避免輸出飽和的問題。
本發明之一態樣的發光二極體係採用在電極膜的平坦部上的部分具有接合線之構成。藉此，可在施加充分的荷重(及超音波)的平坦部進行引線接合。其結果，可實現接合強度強的引線接合。
本發明之一態樣的發光二極體係採用下列構成：活性層所含有的發光層係包含多重量子阱。藉此，充分的注入載子被關入阱層內。因此，阱層內的載子密度變高。其結果，發光再結合機率增大，響應速度高。
在此，使用具有不同帶隙之2種以上的材料，將帶隙小的材料的薄膜(nm等級)以帶隙大的材料的薄膜夾持而製得的結構係稱為量子井結構，而所謂「多重量子井」是指，具有複數個阱層之量子井結構。
本發明之一態樣的發光二極體的製造方法係採用具 有下列步驟的構成：在支持基板上依序具備由金屬所構成的反射層、和依序包含接觸層及活性層的化合物半導體層，並將光從光射出孔射到外部之發光二極體的製造方法，其特徵為：在成長用基板上，形成依序包含活性層及接觸層之化合物半導體層的步驟；以及在前述化合物半導體層上，於俯視時預定形成的通電窗及由該通電窗所包圍的範圍內，形成透明導電膜之步驟。其結果，在活性層中之通電窗及由該通電窗所包圍的範圍之正下方的部分所發出的光量比該正下方以外的部分所發出的光量還多，且，可使由發光層朝向支持基板方向的光透過反射層以高效率反射。藉此，光朝向光射出孔的比例變高，可製造光取出效率得以提升之發光二極體。
根據本發明之發光二極體的製造方法，係採用具有在反射層上接合支持基板之步驟、和除去成長用基板之步驟的構成。其結果，可製造能夠避免一般被使用作為化合物半導體層的成長基板之GaAs基板等成長用基板所導致之光的吸收，且發光輸出得以提升之發光二極體。
本發明之一態樣的發光二極體的製造方法係採用具有下列步驟的構成：形成台地型結構部和配置在該台地型結構部的周圍之平坦部的步驟，其中該台地型結構部係對化合物半導體層進行濕式蝕刻，使水平方向的剖面積朝向頂面連續地變小般地形成而成；以在台地型結構部的頂面具有露出化合物半導體表面的一部分之通電窗的方式，於台地型結構部及平坦部上形成保護膜之步驟 ；及形成屬於連續膜的電極膜之步驟，該屬於連續膜的電極膜係以直接接觸從通電窗所露出之化合物半導體層的表面，並且至少覆蓋形成於前述平坦部上之保護膜的一部分，且在台地型結構部的頂面上具有光射出孔的方式形成。其結果，可具有高的光輸出，且可將所射出的光以良好效率取入光學零件等。再者，與垂直側面的情況相比，由於容易在傾斜斜面形成保護膜及該保護膜上方的電極膜，故可形成膜厚均一且連續的膜。因此，能夠製造一種不會有因不連續的膜所導致之漏電或通電不良之情形，可確保穩定且高亮度的發光之發光二極體。藉由習知的各向異性的乾式蝕刻形成支柱結構時，側面會形成垂直，然而，藉由濕式蝕刻形成台地型結構部，可將側面形成為和緩傾斜的側面。又，相較於以往利用乾式蝕刻形成支柱結構的情況，藉由濕式蝕刻形成台地型結構部可縮短形成時間。
 [實施發明之形態]
以下，針對應用本發明的發光二極體及其製造方法，使用圖式說明其構成。此外，以下說明所使用的圖式會有為了讓人容易瞭解特徵而權宜地放大顯示特徵的部分之情況，各構成要素的尺寸比例等不一定會和實際相同。又，在以下說明所例示的材料、尺寸等僅為一例，本發明未受其等所限定，可在不變更其要旨之範圍適當變更並實施。
此外，在未損及本發明的效果之範圍，亦可具備以 下所未記載的層。
[發光二極體(第1實施形態)]
圖1係應用本發明的一發光二極體例之剖面模式圖。圖2係形成於含有圖1所示之發光二極體的晶圓上之發光二極體的斜視圖。
以下，茲參照圖1及圖2，針對應用本發明的一實施形態之發光二極體作詳細說明。
圖1所示的發光二極體100係在支持基板1上依序具備：由金屬膜所構成的反射層2、和依序含活性層4及接觸層5的化合物半導體層20(參照圖4)，且將光由光射出孔9b射到外部之發光二極體。該發光二極體係在其上部具備平坦部6、以及具有傾斜側面7a及頂面7b的台地型結構部7。平坦部6及台地型結構部7之各自的至少一部分係依序由保護膜8、電極膜9所被覆。台地型結構部7係至少含有活性層4的一部分，且傾斜側面7a藉濕式蝕刻形成並且水平方向的剖面積形成朝頂面7b連續地變小而構成。保護膜8覆蓋平坦部6的至少一部分、和台地型結構部7的傾斜側面7a、和台地型結構部7之頂面7b的周緣區域7ba。保護膜8具有在俯視時是位在周緣區域的內側且配置在光射出孔9b的周圍，且露出化合物半導體層20(接觸層5)表面的一部分之通電窗8b。電極膜9係與從通電窗8b所露出之化合物半導體層20(接觸層5)的表面接觸。且，電極膜9係以至少覆蓋被形成於平坦部6上的保護膜8的一部分，且在台地型結構部7返的頂面7b上具有光射出孔9b的方式所形成的連續膜。在反射層2與化合物半導體層 20(接合(接觸)層3)之間，於俯視時設有通電窗8b及在被該通電窗8b所包圍的範圍S內設有透明導電膜30。又，在透明導電膜30與化合物半導體層20間之透明導電膜30的緣部30a(參照圖4)，且在俯視時與光射出孔9b沒有重疊的範圍內，設有歐姆金屬部31。又，在反射層2和活性層4之間設有接合(接觸)層3。
本實施形態的台地型結構部7係俯視呈矩形，電極膜9的光射出孔9b係俯視呈圓形。台地型結構部7未受限於在俯視時呈矩形，又，光射出孔9b亦未受限於在俯視時呈圓形。
台地型結構部7的電極膜上，具有用以防止光從側面漏出的漏光防止膜16。
又，基板1的下面側形成有背面電極40。
此外，圖面上，係描繪成透明導電膜30的外徑比歐姆金屬部31的外徑還小。此係反映在製造製程上，以大小關係的情況居多，並非顯示本發明所必要的構成。
本發明的發光二極體為，如圖2所示，可藉由於晶圓狀的基板上製作多個發光二極體100後，按各發光二極體沿著切割道(切斷預定線)21(一點鏈線22為切割道21之長度方向的中心線)切斷而製造。亦即，藉由沿著一點鏈線22以雷射或刀片等接觸切割道21的部分，切斷成各發光二極體而可單片化。
台地型結構部7係相對於平坦部6a朝上方突出的結構，且具有傾斜側面7a和頂面7b。在圖1所示之例子的情況，傾斜側面7a係包含活性層4的整層、及接觸層5的傾 斜剖面，在傾斜側面7a上依序設有保護膜8、電極膜(表面電極膜)9、漏光防止膜16。又，頂面7b包含接觸層5的表面，在頂面7b上設有保護膜8(符號8ba及符號8d的部分)和電極膜9(符號9ba、9bb及9d的部分)。
本發明之台地型結構部7的內部係含有接觸層5和活性層4的至少一部分。
圖1所示之例子的情況，台地型結構部7的內部係含有：接觸層5和活性層4的整層。台地型結構部7的內部亦可僅含有活性層4的一部分。較佳為，活性層4的整層是被包含於台地型結構部7的內部。原因在於：於活性層4發光的光全部產生在台地型結構部內，得以提升光取出效率之故。
又，台地型結構部7其傾斜側面7a係藉濕式蝕刻形成。此外，台地型結構部7係使水平方向的剖面積從支持基板1側朝向頂面7b連續地變小般地形成而成。由於傾斜側面7a係藉濕式蝕刻形成，故係以從頂面側朝向支持基板1側傾斜變緩的方式形成。以台地型結構部7的高度h為3~7μm，且俯視時之傾斜側面7a的寬度w為0.5~7μm較佳。又，以高度h為5~7μm更佳。此外，以寬度w為3~7μm更佳，為4~6μm還要更佳。原因在於：台地型結構部7的側面非呈垂直或急遽傾斜而是和緩的傾斜，所以保護膜或電極用金屬膜容易形成一樣的膜厚，無需擔憂成為不連續的膜，因此，沒有因不連續的膜所導致之漏電或通電不良的情形，可確保穩定且高亮度之發光。
又，進行高度超過7μm的濕式蝕刻時，傾斜側面容 易成為懸垂(overhang)形狀(倒錐形)，故不理想。原因在於：在懸垂形狀(倒錐形)的情況中要將保護膜、電極膜以均一的膜厚且無不連續部位的方式形成，會比垂直側面的情況更加困難。
此外，本說明書中，高度h是指，從隔著平坦部6上的保護膜所形成之電極膜9(符號9c的部分)的表面，至覆蓋保護膜8的符號8ba的部分之電極膜9(符號9ba的部分)的表面為止之垂直方向的距離(參照圖1)。又，寬度w是指，從覆蓋保護膜8的符號8ba的部分之電極膜9(符號9ba的部分)的邊緣到與該邊緣相接之傾斜側面的電極膜9(符號9a的部分)之最下方的邊緣為止之水平方向的距離(參照圖1)。
圖3係台地型結構部7附近之剖面的電子顯微鏡照片。
圖3所示之例子的層構成，除了接觸層是包含Al0.3 Ga0.7 As、且層厚是3μm這點以外，其餘構成與後述之實施例相同。
本發明的台地型結構部由於是藉濕式蝕刻所形成，所以形成從其頂面側越朝向基板側走(圖中越朝向下方走)，則台地型結構部之水平剖面積(或寬度或直徑)的增大率變越大。依此形狀可判別台地型結構部非藉由乾式蝕刻，而是藉由濕式蝕刻形成者。
圖3所示之例子中，高度h為7μm，且寬度w為3.5~4.5μm。
台地型結構部7係以俯視時為矩形較佳。原因在於： 可抑制因製造時之濕式蝕刻之各向異性的影響致使台地形狀因蝕刻深度而改變，由於台地型結構部之各面的面積之控制容易進行，故可獲得高精度的尺寸形狀。
發光二極體中的台地型結構部7之位置，如圖1及圖2所示，為了元件的小型化，以偏靠發光二極體之長軸方向的一側較佳。原因在於，由於平坦部6需要有安裝接合引線(未圖示)的寬度，因此要作成狹窄有其限度，藉由使台地型結構部7偏靠另一側，可使平坦部6的平坦部6的範圍最小化，能達成元件的小型化。
平坦部6是配置在台地型結構部7周圍的部分。本發明中，因為是在位於可施以充分荷重及/超音波之電極層的平坦部的部分進行引線接合，故能實現高接合強度的引線接合。
在平坦部6上依序形成有保護膜8、電極層(表面電極層)9，在電極膜9上安裝接合引線(未圖示)。配置在平坦部6的保護膜8正下方之材料，係依台地型結構部7之內部構成而決定。
保護膜8包含：部分8a，其覆蓋台地型結構部7的傾斜側面7a；部分8c(亦包含夾著台地型結構部7而覆蓋相反側的平坦部之部分8cc)，其覆蓋平坦部6的至少一部分；部分8ba，其覆蓋台地型結構部7的頂面7b的周緣區域7ba；以及部分8d，其覆蓋前述頂面7b的中央部分。保護膜8具有俯視時在周緣區域7ba的內側露出接觸層5的表面的一部分之通電窗8b。
本實施形態的通電窗8b係在台地型結構部7的頂面 7b將接觸層5的表面中之位在周緣區域7ba之下方的部分8ba、與位在覆蓋中央部分的部分8d之下方的部分之間之直徑不同的兩個同心圓間的區域(環狀區域)露出。
通電窗8b的形狀並未受限。亦可不是環狀，亦可不是連續，亦可由分散的複數個區域構成。
保護膜8的第1功能係為了縮窄產生發光的區域及取出光的範圍而將其配置於表面電極膜9之下層，使表面電極膜9中接觸著化合物半導體層20而存在於其與化合物半導體層20之間之電流的流入或流出被限制於頂面之通電窗8b的部分。亦即，形成保護膜8後，於含有保護膜8的全面上形成表面電極層，之後，將表面電極層圖案化，但已形成有保護膜8的部分，即使未除去表面電極膜，亦不會有電流流通的情形。在欲流通電流之處形成保護膜8的通電窗8b。
因此，只要是以能具有第1功能的方式於台地型結構部7的頂面7b之一部分形成通電窗8b的構成即可，通電窗8b的形狀或位置未限定為圖1那樣的形狀或位置。
第1功能是必要的功能，相對於此，保護膜8的第2功能並不是必要的功能。在圖1所示之保護膜8的情況，就第2功能而言，在俯視時是配置在表面電極膜9的光射出孔9b之接觸層5的表面，能將光經由保護膜8取出，且保護取出光的接觸層5之表面。
此外，後述的第2實施形態中，是構成光射出孔的下方沒有保護膜而在未經由保護膜的情況下將光直接從光射出孔9b取出，並不具有第2功能。
關於保護膜8的材料方面可使用周知的絕緣層，但從容易形成穩定的絕緣膜來看，以氧化矽膜較佳。
此外，本實施形態中，因為是將光經由此保護膜8(8d)取出，故保護膜8必須具有透光性。
又，保護膜8的膜厚以0.3~1μm較佳，以0.5~0.8μm更佳。原因在於，小於0.3μm的話則絕緣性不足，而一旦超過1μm時，則膜之形成會耗費過多的時間。
在此，保護膜的膜厚是指，支持結構部的上面或台地型結構部的頂面等之平坦部分之膜厚。
電極膜(表面電極膜)9係包括：部分9a，其覆蓋保護膜8中之用以覆蓋傾斜側面7a的部分8a；部分9c，其覆蓋保護膜8中之用以覆蓋平坦部6的至少一部分的部分8c；部分9ba，其覆蓋保護膜8中之用以覆蓋台地型結構部7的頂面7b之周緣區域7ba的部分8ba之部分；部分9bb(以下適當地稱為「接觸部分」)，其埋住保護膜8的通電窗8b；以及部分9d，其在台地型結構部7的頂面7b上，覆蓋保護膜8中的用以覆蓋頂面7b中央部分的部分8d之外周緣部。
電極層(表面電極層)9的第1功能為，作為流通電流的電極，第2功能為限制射出所發光的光之範圍。在圖1所示之例子的情況，第1功能是由接觸部分9bb擔任，第2功能是由覆蓋中央部分的部分8d之外周緣部的部分9d所擔任。
亦可為藉由使用非透光性保護膜，而使該保護膜擔任第2功能之構成。
電極膜9可覆蓋平坦部6的保護膜8整體，亦可覆蓋其一部分，為了適當安裝接合引線，以儘可能覆蓋廣範圍較佳。從成本降低的觀點考量，如圖2所示，切斷成各發光二極體之際的切割道21係以不被覆蓋電極層較佳。
該電極膜9在台地型結構部7的頂面7b中僅以接觸部分9bb與接觸層5接觸。因此，流通於發光二極體內部的電流僅經由接觸部分9bb流通。
關於電極膜9的材料，可使用對接觸層可獲得良好的歐姆接觸之習知的電極材料。例如，設為n型電極時，可使用依序形成有AuGe層和Ni層和Au層的層結構(AuGe/Ni/Au)。
又，電極膜9的膜厚以0.5~2.0μm較佳，以1.2~1.8μm更佳。原因在於：小於0.5μm時，不但難以獲得均一且良好的歐姆接觸，且接合時的強度、厚度不足，而當超過2.0μm時，則成本耗費過高。
在此，電極膜的膜厚係指，支持結構部的上面或台地型結構部的頂面等之平坦部分的膜厚。
圖4係表示透明導電膜30及通電窗8b附近的放大剖面圖。
圖4中，R1為顯示通電窗8b及被通電窗8b所包圍的範圍S(參照圖1)。R2為顯示光射出孔9b的範圍(廣度)。R3為顯示透明導電膜30的範圍(廣度)。R4為顯示歐姆金屬部的內側(在透明導電膜30中，未被歐姆金屬部所被覆的範圍)。R5及R6為顯示形成有歐姆金屬部的範圍。
透明導電膜30係在反射層2與化合物半導體層20之 間，且在俯視時形成於通電窗8b及由通電窗8b所包圍的範圍S(參照圖1)內。
使用圖4，說明圖4所是剖面之俯視時的配置關係，首先，俯視時，R3(透明導電膜30的範圍)係在R1(通電窗8b及由通電窗8b所包圍的範圍S)的範圍內。
又，俯視時，R5及R6(形成有歐姆金屬部的範圍)係在R2(光射出孔9b的範圍)的範圍外。換言之，俯視時，R2(光射出孔9b的範圍)係在R4(在透明導電膜30中未被歐姆金屬部所被覆的範圍)的範圍內。
由於是將透明導電膜30形成於範圍S(參照圖1)內，故電流的流動會集中在電極膜9的接觸部分9bb與透明導電膜30之間，流動於其他部分的電流較少。其結果，在發光層13所發出的光之中，在通電窗8b及由通電窗8b所包圍之範圍S(參照圖1)的正下方所發出之光的量係比其正下方以外的部分所發出之光的量還要更多。其結果，由光射出孔9b射出之光的比例變多，光取出效率得以提升。
構成透明導電膜30的材料，只要為高導電性且具有透光性的材料，則無限制。例如，可使用ITO、IZO、ZnO。
又，透明導電膜30的膜厚，較佳為設為100nm~150nm。原因在於：小於100nm時，無法獲得充分的電流擴散效果，超過150nm時透過率則會降低，因金屬膜反射膜所致之反射取出光量會降低。
如圖4所示，亦可在透明導電膜與化合物半導體層之 間，於透明導電膜30的周緣部30a且俯視時未與光射出孔9b重疊的範圍，具備歐姆金屬部31。
構成歐姆金屬部31的金屬材料，只要是可與接合(接觸)層5歐姆接觸的材料，則無任何限制。例如，可使用AuBe、AuZn之任一者。
又，歐姆金屬部的膜厚，較佳為設成0.8~1.2μm。原因在於：若小於0.8μm，則難以形成良好的接觸，若超過1.2μm，則原料效率不佳。
如圖1所示，可具備漏光防止膜16，其可防止在活性層所發出的光從台地型結構部7的側面漏到元件外。
關於漏光防止膜16的材料，可使用周知的反射材料。例如，使用AuGe/Ni/Au作為電極膜9的材料時，可使用相同的AuGe/Ni/Au。
本實施形態中，構成於光射出孔9b的下方形成有保護膜8d(8)，且於台地型結構部7的頂面經由保護膜8d(8)而從光射出孔9b取出光。
光射出孔9b的形狀係以在俯視時呈圓形或橢圓者較佳。原因在於，能比具有矩形等角部的結構還容易形成均一的接觸區域，可抑制在角部發生電流集中等情形。又，適於對於受光側之光纖等的結合。
光射出孔9b的直徑以50~150μm較佳。原因在於，小於50μm時在射出部之電流密度變高，導致低電流且輸出飽和，反之若超過150μ則因電流難以朝射出部整體擴散，使得對於注入電流之發光效率降低。
以支持基板1的材料而言，可使用金屬、Ge、Si、GaP 、GaInP、SiC等。Ge基板、Si基板具有廉價且耐濕性優異的優點。GaP、GaInP、SiC基板具有發光部與熱膨脹係數接近、耐濕性優異、且導熱性佳的優點。就成本面、機械強度、散熱性的觀點來看，金屬基板較優異。此外，如後述，藉由設成積層有複數個金屬層(金屬板)的結構，具有可調整金屬基板整體的熱膨脹係數之優點。
使用金屬基板作為支持基板1時，可作成積層有複數個金屬層(金屬板)的結構。
於作成積層有複數個金屬層(金屬板)之結構的情況，較佳為，兩種金屬層交互積層而成。尤其，較佳為，此兩種金屬層(例如，將此等稱為第1金屬層、第2金屬層)的層數合計為奇數。
例如，作成以第1金屬層夾持第2金屬層而成的金屬基板時，由金屬基板的翹曲、破裂的觀點來看，當使用熱膨脹係數比化合物半導體層的熱膨脹係數小的材料作為第2金屬層時，較佳為使用第1金屬層是由熱膨脹係數比化合物半導體層的熱膨脹係數大的材料所構成者。原因在於：由於金屬基板整體的熱膨脹係數接近化合物半導體層的熱膨脹係數，故可抑制接合化合物半導體層和金屬基板時之金屬基板的翹曲、破裂，可使發光二極體的製造良率提升。同樣地，當使用熱膨脹係數比化合物半導體層的熱膨脹係數大的材料作為第2金屬層時，較佳為使用第1金屬層是由熱膨脹係數比化合物半導體層的熱膨脹係數小的材料所構成者。原因在於：由於金屬基板整體的熱膨脹係數接近化合物半導體層的熱膨脹係數 ，故可抑制接合化合物半導體層和金屬基板時之金屬基板的翹曲、破裂，可使發光二極體的製造良率提升。
基於以上的觀點，兩種金屬層，可為第1金屬層也可為第2金屬層。
就兩種金屬層而言，可使用例如：包含銀(熱膨脹係數=18.9ppm/K)、銅(熱膨脹係數=16.5ppm/K)、金(熱膨脹係數=14.2ppm/K)、鋁(熱膨脹係數=23.1ppm/K)、鎳(熱膨脹係數=13.4ppm/K)與此等的合金中之任一者的金屬層，以及包含鉬(熱膨脹係數=5.1ppm/K)、鎢(熱膨脹係數=4.3ppm/K)、鉻(熱膨脹係數=4.9ppm/K)與此等的合金中之任一者的金屬層之組合。
較佳例可列舉包含Cu/Mo/Cu之3層的金屬基板。又，上述觀點中，包含Mo/Cu/Mo之3層的金屬基板亦可獲得同樣的效果。由於包含Cu/Mo/Cu之3層的金屬基板是以容易加工的Cu夾持機械強度高的Mo而成的構成，所以具有比包含Mo/Cu/Mo之3層的金屬基板，更容易進行切斷等的加工之優點。
以金屬基板整體的熱膨脹係數而言，例如在包含Cu(30μm)/Mo(25μm)/Cu(30μm)之3層的金屬基板中，為6.1ppm/K，而在包含Mo(25μm)/Cu(70μm)/Mo(25μm)之3層的金屬基板中，則為5.7ppm/K。
又，就散熱的觀點而言，構成金屬基板的金屬層係以包含導熱係數高的材料為佳。藉此，可提升金屬基板的散熱性，使發光二極體以高亮度發光，並可使發光二極體的壽命延長。
例如，作為金屬基板，較佳為使用銀(導熱係數=420W/m‧K)、銅(導熱係數=398W/m‧K)、金(導熱係數=320W/m‧K)、鋁(導熱係數=236W/m‧K)、鉬(導熱係數=138W/m‧K)、鎢(導熱係數=174W/m‧K)及此等的合金等。
以由該等金屬層之熱膨脹係數係與化合物半導體層之熱膨脹係數大致相等的材料所構成者更佳。尤其，金屬層的材料較佳為具有化合物半導體層的熱膨脹係數在±1.5ppm/K以內的熱膨脹係數之材料。藉此，可縮小金屬基板與化合物半導體層接合時對發光部的熱所產生的應力。其結果，可抑制將金屬基板與化合物半導體層連接時的熱所導致之金屬基板的破裂，而可使發光二極體的製造良率提升。
以金屬基板整體的導熱係數而言，例如：在包含Cu(30μm)/Mo(25μm)/Cu(30μm)之3層的金屬基板中，成為250W/m‧K，而在包含Mo(25μm)/Cu(70μm)/Mo(25μm)之3層的金屬基板中，則成為220W/m‧K。
又，於成長用基板成長化合物半導體層等後，於接合金屬基板並使用蝕刻液除去該成長用基板之際，為了避免因該蝕刻液所導致的劣化，較佳為以金屬保護膜覆蓋金屬基板的上面及下面。再者，較佳為其側面亦被金屬保護膜覆蓋。
就金屬保護膜的材料而言，以由包含密接性優異的鉻、鎳、化學性穩定的鉑、或金的至少任一者的金屬膜所構成者較佳。
最合適為，金屬保護膜是由組合有密接性佳的鎳和 耐藥品性優異的金的層所構成者。
金屬保護膜的厚度無特別限制，但由對蝕刻液的耐受性與成本的平衡來看，為0.2~5μm。較佳為，0.5~3μm是適當的範圍。為高價的金的情況，厚度係以2μm以下為理想。
可於反射層2及化合物半導體層20(接合層3、活性層4、接觸層5)的結構，適當地加入習知的功能層。例如，可設置：用以使元件驅動電流平面地擴散至整個發光部之電流擴散層、反之用以限制流通元件驅動電流的區域之電流阻止層或電流狹窄層等習知的層結構。
如圖5所示，活性層4係依序積層下部包覆層11、下部引導層12、發光層13、上部引導層14、及上部包覆層15而構成。亦即，活性層4係為了將會造成放射再結合的載子(載體；carrier)及將發光「關入」發光層13，而作成含有：與發光層13的下側及上側對峙地配置的下部包覆層11、下部引導層12、及上部引導層14、以及上部包覆層15的所謂雙異質(英文簡稱：DH)結構，在獲得高強度的發光方面是較佳的。
如圖5所示，為了控制發光二極體(LED)的發光波長，發光層13係作成量子井結構。亦即，發光層13係作成在兩端具有阻障層(亦稱為障壁層)18之阱層17與阻障層18的多層結構(積層結構)。
發光層13的層厚以在0.02~2μm的範圍為佳。另外，發光層13的傳導型並無特別限定，可選擇未摻雜、p型及n型的任一者。為了提高發光效率，期望設成結晶性良好 之未摻雜或小於3×1017 cm-3 之載子濃度。
關於阱層17的材料，可使用周知的阱層材料。例如，可使用AlGaAs、InGaAs、AlGaInP。
阱層17的層厚宜在3~30nm的範圍。更佳為3~10nm的範圍。
關於阻障層18的材料，以選擇適合於阱層17的材料之材料較佳。為防止在阻障層18之吸收以提高發光效率，以設成帶隙是比阱層17還大的組成較佳。
例如，在使用AlGaAs或InGaAs作為阱層17的材料之情況，關於阻障層18的材料，以AlGaAs或AlGaInP較佳。在使用AlGaInP作為阻障層18的材料之情況，由於不含容易造成缺陷的As，故結晶性高而有助於高輸出。
在使用(AlX1 Ga1-X1 )Y1 In1-Y1 P(0≦X1≦1，0<Y1≦1)作為阱層17的材料之情況，關於阻障層18的材料，可使用Al組成高的(AlX4 Ga1-X4 )Y1 In1-Y1 P(0≦X4≦1，0<Y1≦1，X1<X4)或帶隙能比阱層(AlX1 Ga1-X1 )Y1 In1-Y1 P(0≦X1≦1，0<Y1≦1)大的AlGaAs。
阻障層18的層厚係以等於或大於阱層17的層厚較佳。藉由在產生通道效應之層厚範圍加大足夠厚度，抑制因通道效應所致朝向阱層間之擴展，使得載子關入的效果增大。因此，電子和電洞之發光再結合機率變大，可謀求發光輸出之提升。
在阱層17和阻障層18之多層結構中，交互地積層阱層17和阻障層18之對的數量並未特別限定，但以2對以上40對以下較佳。亦即，發光層13以含有2~40層的阱層17 較佳。在此，關於發光層13的發光效率是適宜的範圍，以阱層17是5層以上較佳。另一方面，阱層17及阻障層18由於載子濃度低，故若設置多對，會導致順向電壓(VF )增大。因此，以40對以下較佳，20對以下更佳。
下部引導層12及上部引導層14係如圖5所示，分別設在發光層13的下面及上面。具體而言，在發光層13的下面設有下部引導層12，發光層13的上面設有上部引導層14。
關於下部引導層12及上部引導層14的材料，可使用周知的化合物半導體材料，以選擇適合於發光層13的材料之材料較佳。例如，可使用AlGaAs、AlGaInP。
例如，在阱層17的材料是使用AlGaAs或InGaAs、而阻障層18的材料是使用AlGaAs或AlGaInP的情況，下部引導層12及上部引導層14的材料是以AlGaAs或AlGaInP較佳。在下部引導層12及上部引導層14的材料是使用AlGaInP的情況，由於不含容易造成缺陷的As，故結晶性高而有助於高輸出。
在使用(AlX1 Ga1-X1 )Y1 In1-Y1 P(0≦X1≦1，0<Y1≦1)作為阱層17的材料之情況，引導層14的材料，可使用更高Al組成的(AlX4 Ga1-X4 )Y1 In1-Y1 P(0≦X4≦1，0<Y1≦1，X1<X4)或帶隙能比阱層(AlX1 Ga1-X1 )Y1 In1-Y1 P(0≦X1≦1，0<Y1≦1)還大的AlGaAs。
下部引導層12及上部引導層14係分別為了降低在下部包覆層11及上部包覆層15與發光層13間之缺陷的傳遞而設置者。為此，下部引導層12及上部引導層14的層厚 以10nm以上較佳，20nm~100nm更佳。
下部引導層12及上部引導層14的傳導型並無特別限定，可選擇未摻雜、p型及n型的任一者。為了提高發光效率，以設成結晶性良好之未摻雜或小於3×1017 cm-3 的載子濃度最理想。
如圖5所示，下部包覆層11及上部包覆層15係分別設置在下部引導層12的下面及上部引導層14上面。
關於下部包覆層11及上部包覆層15的材料，可使用周知的化合物半導體材料，以選擇適合於發光層13的材料之材料較佳。例如，可使用AlGaAs、AlGaInP。
例如，在阱層17的材料是使用AlGaAs或InGaAs、而阻障層18的材料是使用AlGaAs或AlGaInP的情況，下部包覆層11及上部包覆層15的材料是以AlGaAs或AlGaInP較佳。在下部包覆層11及上部包覆層15的材料是使用AlGaInP的情況，由於不含容易造成缺陷的As，故結晶性高而有助於高輸出。
在使用(AlX1 Ga1-X1 )Y1 In1-Y1 P(0≦X1≦1，0<Y1≦1)作為阱層17的材料之情況，關於包覆層15的材料，可使用Al組成更高的(AlX4 Ga1-X4 )Y1 In1-Y1 P(0≦X4≦1，0<Y1≦1，X1<X4)或帶隙能比阱層(AlX1 Ga1-X1 )Y1 In1-Y1 P(0≦X1≦1，0<Y1≦1)還大的AlGaAs。
下部包覆層11和上部包覆層15係極性不同之構成。又，下部包覆層11及上部包覆層15的載子濃度及厚度可採用周知的適宜範圍，以發光層13的發光效率可提高的方式將條件最佳化較佳。此外，亦可不設置下部及上部 包覆層。
又，藉由控制下部包覆層11及上部包覆層15的組成，可使化合物半導體層20之翹曲降低。
接觸層5係為了降低與電極之接觸電阻而設置。接觸層5的材料係以帶隙是比發光層13還大的材料較佳。又，為了使與電極之接觸電阻降低，接觸層5的載子濃度之下限值係以5×1017 cm-3 以上較佳，以1×1018 cm-3 以上更佳。 期望為載子濃度之上限值係容易引起結晶性降低的2×1019 cm-3 以下。接觸層5的厚度以0.05μm以上較佳。接觸層5的厚度的上限值未特別限定，但為了將有關磊晶成長的成本設在適當範圍，以10μm以下者較理想。
本發明的發光二極體可組入於燈、背光、行動電話、顯示器、各種面板類、電腦、遊戲機、照明等之電子設備、或組裝有其等電子設備之汽車等的機械裝置等。
[發光二極體(第2實施形態)]
圖6為顯示應用本發明之發光二極體的一例之發光二極體的其他例之剖面模式圖。
第1實施形態係為，於光射出孔之下方形成有保護膜，且於台地型結構部的頂面經由保護膜而從光射出孔取出光的構成，而第2實施形態係為，在光射出孔之下方沒有保護膜，且在未經由保護膜的情況下從光射出孔9b直接取出光的構成。
亦即，在第2實施形態的發光二極體200中，保護膜28係覆蓋平坦部6的至少一部分28c、台地型結構部7的傾斜側面7a、和台地型結構部7之頂面7b的周緣區域7ba。 此外，保護膜28具有在俯視時於周緣區域7ba的內側露出接觸層5的表面之通電窗28b。電極膜29係隔著保護膜28覆蓋平坦部6的至少一部分、隔著保護膜28覆蓋台地型結構部7的傾斜側面7a、以及隔著保護膜28覆蓋台地型結構部7之頂面7b的周緣區域7ba。再者，電極膜29係僅覆蓋台地型結構部7的頂面中從通電窗28b露出之接觸層5之表面的一部分，且具有露出接觸層5表面的其他部分5a之光射出孔29b。
如圖6所示，第2實施形態的保護膜28包含：部分28a，其覆蓋台地型結構部7的傾斜側面7a；部分28c(亦包含夾著台地型結構部7而覆蓋相反側的平坦部之部分28cc)，其覆蓋平坦部6的至少一部分；以及部分28ba，其覆蓋台地型結構部7的頂面7b的周緣區域7ba。又，保護膜28具有俯視時是在周緣區域7ba的內側露出接觸層5的表面之通電窗28b。亦即，通電窗28b係在台地型結構部7的頂面7b將接觸層5的表面中之位在周緣區域7ba下方的部分以外露出。於保護膜8上形成電極膜(表面電極膜)29，而在沒有流通電流的部分形成保護膜28。
又，如圖6所示，第2實施形態的電極膜(表面電極膜)29係包括：部分29a，其覆蓋保護膜28中之用以覆蓋傾斜側面7a之部分28a；部分29c，其覆蓋保護膜28中之用以覆蓋平坦部6的至少一部分之部分28c；部分29ba，其覆蓋保護膜28中之用以覆蓋台地型結構部7的頂面7b之周緣區域7ba的部分28ba之部分；以及部分29bb，其以在台地型結構部7的頂面7b越過保護膜28中的符號28ba的 部分而形成光射出孔29b開口的方式覆蓋接觸層5。
在第2實施形態的電極層(表面電極層)29中，部分29bb係擔任上述的第1功能及第2功能兩種功能。
[發光二極體的製造方法]
其次，說明本發明之發光二極體的製造方法。
<支持基板的製造步驟> [1]使用Ge基板作為支持基板1時(符號請參照圖11A)
在鍺基板41的表面41A，形成例如依序形成有Ti層和Au層和In層的層結構(由Ti/Au/In所構成的層)42，在鍺基板41的背面形成例如依序形成有Ti層和Au層的層結構(由Ti/Au所構成的層)43，而製作支持基板1。
[2]使用金屬基板作為支持基板1時(變形例)
圖7(a)~圖7(c)為用以說明金屬基板的製造步驟之金屬基板的一部分之剖面模式圖。
以金屬基板1而言，係採用熱膨脹係數比活性層的材料大的第1金屬層(第1金屬膜板)51b、和熱膨脹係數比活性層的材料小的第2金屬層(第2金屬膜板)51a，予以熱壓而形成。
具體而言，首先，準備兩片大致平板狀的第1金屬層51b和一片大致平板狀的第2金屬層51a。例如，使用厚度10μm的Cu作為第1金屬層51b，使用厚度75μm的Mo作為第2金屬層51a。
其次，如圖7(a)所示，在兩片第1金屬層51b間插入第2金屬層51a，並加以重疊而配置。
其次，將重疊的該等金屬層配置於既定的加壓裝置 ，並在高溫下對第1金屬層51b和第2金屬層51a朝箭頭的方向施加荷重。藉此，如圖7(b)所示，第1金屬層51b為Cu，第2金屬層51a為Mo，形成由Cu(10μm)/Mo(75μm)/Cu(10μm)3層所構成的金屬基板1。
金屬基板1係為，例如熱膨脹係數是5.7ppm/K，導熱係數是220W/m‧K。
其次，如圖7(c)所示，形成覆蓋金屬基板1的全面(即上面、下面及側面)的金屬保護膜51c。此時，金屬基板是在切斷成單片化的各發光二極體之前，故金屬保護膜所覆蓋的側面是指金屬基板(plate：板)的外周側面。因此，在以金屬保護膜51c覆蓋單片化後之各發光二極體的金屬基板1的側面的情況，係另外實施以金屬保護膜覆蓋側面的步驟。
圖7(c)係顯示非為金屬基板(plate：板)的外周端側之部位的一部分，故外周側面的金屬保護膜未顯示於圖中。
金屬基板亦可為不具備金屬保護膜的構成。
金屬保護膜形成方法，雖可使用周知的膜形成方法，但最佳方法為可在包含側面的全面進行膜形成之鍍敷法。
例如，無電解鍍敷法中，係在鍍敷鎳之後再鍍敷金，可製造以鎳膜及金膜(金屬保護膜)依序覆蓋金屬基板的上面、側面、下面而成的金屬基板1。
鍍敷材質並無特別限制，可適用銅、銀、鎳、鉻、鉑、金等的周知材質，但最適當者為由密接性佳的鎳和 耐藥品性優異的金所組合的層。
鍍敷法可使用周知的技術、藥品。不需要電極的無電解鍍敷法較簡單且較理想。
<化合物半導體層的形成步驟>
首先，如圖8所示，在半導體基板(成長用基板)61的一面61a上，使複數個磊晶層成長而形成包含活性層4的磊晶積層體80。
半導體基板61是磊晶積層體80形成用基板，例如，是作成一面61a為從(100)面傾斜15°的面且摻雜有Si的n型GaAs單晶基板。使用AlGaInP層或AlGaAs層作為磊晶積層體80時，可使用砷化鎵(GaAs)單晶基板作為形成磊晶積層體80的基板。
作為活性層4的形成方法，可使用有機金屬化學氣相成長(Metal Organic Chemical Vapor Deposition：MOCVD)法、分子束磊晶(Molecular Beam Epitaxicy：MBE)法或液相磊晶(Liquid Phase Epitaxicy：LPE)法等。
本實施形態中，係使用三甲基鋁((CH3 )3 Al)、三甲基鎵((CH3 )3 Ga)及三甲基銦((CH3 )3 In)作為III族構成元素的原料並利用減壓MOCVD法，使各層磊晶成長。
此外，作為Mg的摻雜原料係使用雙(環戊二烯)鎂((C5 H5 )2 Mg)。又，作為Si的摻雜原料係使用二矽烷(Si2 H6 )。再者，作為V族構成元素的原料，係使用膦(PH3 )或胂(AsH3 )。
此外，p型GaP層3係以例如750℃成長，其他磊晶成長層係以例如730℃成長。
具體而言，首先，在成長用基板61的一面61a上，成膜包含摻雜Si的n型GaAs.的緩衝層62a。作為緩衝層62a，係使用例如摻雜有Si的n型GaAs，載子濃度設為2×1018 cm-3 且層厚設為0.2μm。
其次，在本實施形態中，於緩衝層62a上成膜蝕刻停止層62b。
蝕刻停止層62b係用以在對半導體基板進行蝕刻除去時防止蝕刻到包覆層及發光層的情形之層，例如是包含摻雜Si的(Al0.5 Ga0.5 )0.5 In0.5 P，層厚設為0.5μm。
其次，於蝕刻停止層62b上成膜例如包含摻雜Si的n型Alx Ga1-x As(0.1≦X≦0.3)的接觸層5。
其次，於接觸層5上成膜例如包含摻雜Si的n型(Al0.7 Ga0.3 )0.5 In0.5 P的包覆層63a。
其次，於包覆層63a上成膜例如3對由Al0.17 Ga0.83 As/Al0.3 Ga0.7 As的對所構成之阱層/阻障層的積層結構之發光層64。
其次，於發光層64上成膜例如包含摻雜Mg的p型(Al0.7 Ga0.3 )0.5 In0.5 P的包覆層63b。
其次，於包覆層63b上成膜例如摻雜Mg的p型GaP層的接合(接觸)層3。
在貼附於後述的金屬基板等基板之前，為修整貼附面(亦即，進行鏡面加工。例如將表面粗糙度設為0.2nm以下)，例如，以研磨1μm左右較佳。
此外，亦可在包覆層和發光層之間設置引導層。
<透明導電膜及歐姆金屬部的形成步驟> (歐姆金屬部的形成)
其次，如圖8所示，在接合(接觸)層3上，首先在預定形成的透明導電膜30(參照圖1)的周緣部30a且俯視時與預定形成的光射出孔沒有重疊的範圍，形成歐姆金屬部31。透明導電膜30(參照圖1)由於係形成於預定形成的通電窗及由該通電窗所包圍的範圍S(參照圖1)內，所以歐姆金屬部31亦形成於該範圍內。
具體而言，例如於接合(接觸)層3全面，例如利用蒸鍍法，成膜由構成歐姆金屬部的金屬材料所形成的膜。其次，使用光微影術的方法，將由該金屬材料所形成的膜圖案化，於既定位置形成上述形狀的歐姆金屬部31。
歐姆金屬部31亦可藉由掀離製程形成。亦即，在接合(接觸)層3上，於歐姆金屬部的形成位置，形成具有與該形狀對應的開口部之遮罩，並於其上利用蒸鍍法等形成由構成歐姆金屬部的金屬材料所形成的膜，其後，藉由去除遮罩而形成歐姆金屬部31。
(透明導電膜的形成)
其次，如圖9所示，於接合(接觸)層3上，在俯視時於預定形成的通電窗及由該通電窗所包圍的範圍S(參照圖1)內，形成透明導電膜30。
具體而言，例如，於接合(接觸)層3全面，利用例如CVD法，以覆蓋歐姆金屬部31的方式成膜由構成透明導電膜的材料所形成的膜。其次，利用光微影術的方法，將透明導電膜圖案化，於預定形成的通電窗及由該通電窗所包圍的範圍內形成上述形狀的透明導電膜30。
透明導電膜30亦可藉由掀離製程形成。亦即，在接合(接觸)層3上，於透明導電膜30的形成位置，形成具有與其形狀對應的開口部之遮罩，並於其上利用CVD法等形成由構成透明導電膜的金屬材料所形成的膜，其後，藉由去除遮罩而形成透明導電膜30。
<反射層的形成步驟>
其次，如圖10所示，於接合(接觸)層3上，以透明導電膜30的方式形成例如包含Au的反射層2。
<支持基板的接合步驟> [1]使用Ge基板作為支持基板1的情況(符號係參照圖11A)
將在鍺基板41的表面形成包含Ti/Au/In的層42且在背面形成包含Ti/Au的層43所製得之上述支持基板1表面側的In層、以及包含圖10所示結構體的Au的反射層2加以重疊，在例如320℃下加熱且以500g/cm2 進行加壓，如圖11A所示地將支持基板1接合於包含磊晶積層體的結構體。
[2]使用金屬基板作為支持基板1的情況
將金屬基板接合於反射層2之前，可在反射層2上依序形成阻障層(未圖示)、接合層(未圖示)或該等層的任一者。
阻障層可抑制包含於金屬基板的金屬擴散而與反射層2產生反應。
關於阻障層的材料，可使用鎳、鈦、鉑、鉻、鉭、鎢、鉬等。阻障層係藉由兩種類以上的金屬之組合，例 如藉由從反射層側依序為鉑層和鈦層的組合等，而可提升阻障的性能。
此外，即使未設置阻障層，藉由於接合層添加其等的材料亦可使接合層具有和阻障層同樣的功能。
接合層係用以將含有活性層4的化合物半導體層20等密貼性良好地接合於金屬基板1的層。
關於接合層的材料，係採用化學性穩定且熔點低之Au系的共晶金屬膜等。關於Au系的共晶金屬膜，例如可舉出AuGe、AuSn、AuSi、AuIn等之合金的共晶組成。
其次，如圖11B所示，將形成有磊晶積層體80或反射層2等的半導體基板61、和在金屬基板的製造步驟中所形成的金屬基板1搬入減壓裝置內，以反射層的接合面(具有接合層等時為其接合面(圖11B中，未圖示接合層等))和金屬基板1的接合面1A呈對向地重疊的方式作配置。
其次，將減壓裝置內排氣達3×10-5 Pa之後，在將重合的半導體基板61和金屬基板1加熱至400℃的狀態下，施加500kg的荷重以接合反射層的接合面(具有接合層等時為接合面)和金屬基板1的接合面1A，而形成接合結構體90。
以下，說明使用Ge基板作為支持基板1的情況。
<半導體基板及緩衝層除去步驟>
其次，如圖12所示，從接合結構體90將半導體基板61及緩衝層62a利用氨系蝕刻液選擇性地除去。
此時，本實施形態的金屬基板被金屬保護膜所包覆，由於對蝕刻液的耐性高，故可防止金屬基板品質劣化。
<蝕刻停止層除去步驟>
接著，如圖12所示，將蝕刻停止層62b利用鹽酸系蝕刻液選擇性地除去。
本實施形態的金屬基板被金屬保護膜所包覆，由於對蝕刻液的耐性高，故可防止金屬基板品質劣化。
(背面電極的形成步驟)
其次，如圖12所示，於金屬基板1背面形成背面電極40。
此外，於使用金屬基板作為支持基板1的情況，亦可不形成背面電極40。
(台地型結構部的形成步驟)
其次，為了形成台地型結構部(保護膜及電極膜除外)，對台地型結構部以外的部分之化合物半導體層(亦即，接觸層和活性層的至少一部分)、或者接觸層和活性層和接合(接觸)層的至少一部分進行濕式蝕刻。為了形成圖1所示的台地型結構部，對接觸層5和活性層4進行濕式蝕刻。
具體而言，首先，如圖13所示，在化合物半導體層的最上層，即接觸層上堆積光阻，藉由光微影術於台地型結構部以外形成具有開口65a的光阻圖案65。
台地型結構部的俯視形狀係取決於光阻圖案65之開口65a的形狀。於光阻圖案65，形成與所期望之俯視形狀對應之形狀的開口65a。
光阻圖案中的台地型結構部形成預定部位之大小，係以形成與「台地型結構部」的頂面相距各邊上下左右 大10μm程度者較佳。
又，關於蝕刻的深度，亦即在化合物半導體層中要蝕刻去除到哪一層係取決於蝕刻液的種類及蝕刻時間。
進行濕式蝕刻之後，除去光阻。
其次，針對台地型結構部以外的部分之化合物半導體層進行濕式蝕刻。
關於濕式蝕刻所使用的蝕刻液沒有限定，對AlGaAs等之As系的化合物半導體材料來說適合用氨系蝕刻液(例如，氨/過氧化氫水混合液)，對AlGaInP等之P系的化合物半導體材料來說適合用碘系蝕刻液(例如，碘化鉀/氨)，磷酸/過氧化氫水混合液適合於AlGaAs系，溴甲醇混合液適合於P系。
又，以僅由As系形成的結構而言可使用燐酸混合液，以As/P系混合存在的結構而言，As系結構部可使用氨混合液，P系結構部可使用碘混合液。
在上述所示的化合物半導體層之情況，即，最上層之包含AlGaAs的接觸層5、包含AlGaInP的包覆層63a、包含AlGaAs的發光層64、包含AlGaInP的包覆層63b、GaP層3的情況，在As系之接觸層5及發光層64和其他的P系之層，以分別使用蝕刻速度高的不同的蝕刻液較佳。
例如較佳為，在進行P系層的蝕刻時，是使用碘系蝕刻液，在進行As系之接觸層5及發光層64的蝕刻時，是使用氨系蝕刻液。
關於碘系蝕刻液，例如可使用混合碘(I)、碘化鉀(KI)、純水(H2 O)、及氨水(NH4 OH)而成的蝕刻液。
又，關於氨系蝕刻液，例如可使用氨/過氧化氫水混合液(NH4 OH：H2 O2 ：H2 O)。
說明使用此較佳蝕刻液來除去台地型結構部以外的部分之情況。首先，台地型結構部以外部分之包含AlGaAs的接觸層5係使用氨系蝕刻液預以蝕刻除去。
在進行此蝕刻時，由於下一層，即包含AlGaInP的包覆層63a是發揮作為蝕刻停止層的功能，故無需嚴格地管理蝕刻時間。例如，當接觸層5的厚度設為0.05μm左右時，蝕刻進行10秒左右即可。
其次，台地型結構部以外部分之包含AlGaInP的包覆層63a係使用碘系蝕刻液預以蝕刻除去。
在使用以碘(I)500cc、碘化鉀(KI)100g、純水(H2 O)2000cc、氨水(NH4 OH)90cc之比例混合成的蝕刻液之情況，蝕刻速度為0.72μm/min。
在進行此蝕刻時，由於下一層，即包含AlGaAs的發光層64是發揮作為蝕刻停止層的功能，故亦無需嚴格地管理蝕刻時間。為此蝕刻液的情況下，當包覆層63a的厚度設為4μm左右時，蝕刻進行6分鐘左右即可。
其次，台地型結構部以外部分之包含AlGaAs的發光層64係使用氨系蝕刻液預以蝕刻除去。
在進行此蝕刻時，由於下一層，即包含AlGaInP的包覆層63b是發揮作為蝕刻停止層的功能，故亦無需嚴格地管理蝕刻時間。當發光層64的厚度設為0.25μm左右時，蝕刻進行40秒左右即可。
其次，台地型結構部以外部分之包含AlGaInP的包覆 層63b係使用碘系蝕刻液預以蝕刻除去。
在此包覆層63b之下方有GaP層3，但一旦GaP層3之下方的包含金屬的反射層2露出時，則在電氣特性上會不理想，因而有必要在到達GaP層3之前停止蝕刻。
例如，形成3.5μm的GaP層，之後研磨1μm後，GaP層的厚度成為2.5μm，包覆層63b的厚度設為0.5μm時，在使用上述的碘系蝕刻液之情況，蝕刻時間有必要設成4分鐘以下。
又，使用磷酸/過氧化氫水混合液(例如，H2 PO4 ：H2 O2 ：H2 O=1~3：4~6：8~10)，將濕式蝕刻時間設為30~120秒的期間，可進行上述的蝕刻除去。
圖14顯示使用H3 PO4 ：H2 O2 ：H2 O=2：5：9(100：250：450)，56%(H2 O)，液溫30℃~34℃的蝕刻液，針對後述的實施例1所示之化合物半導體層進行濕式蝕刻的情況下之深度及寬度相對於蝕刻時間的關係。表1以數值顯示其條件及結果。
由圖14及表1可知，蝕刻深度(相當於圖1的「h」)係大致與蝕刻時間(sec)成正比，蝕刻時間越長蝕刻寬度增大率變越大。亦即，如圖3所示，形成越深(圖中越朝向 下方走)則台地型結構部之水平剖面積(或寬度或直徑)的增大率變越大。此蝕刻形狀係與藉乾式蝕刻形成的蝕刻形狀不同。因此，從台地型結構部之傾斜斜面的形狀，可判別台地型結構部是藉由乾式蝕刻所形成，或者藉由濕式蝕刻所形成者。
(保護膜的形成步驟)
其次，全面成膜保護膜8的材料。具體而言，例如，藉由濺鍍法將SiO2 成膜於全面。
(切割道及接觸層的部分之保護膜的除去步驟)
其次，全面堆積光阻，藉由光微影術形成以和接觸層上的通電窗8b對應的部分、以及和切割道對應的部分作為開口的光阻圖案。
接著，例如，使用緩衝氟酸且藉濕式蝕刻方式除去和台地型結構部的頂面之通電窗8b相對應的部分、以及與切割道相對應的部分之保護膜8的材料而形成保護膜8。
圖15顯示保護膜8之通電窗8b附近的俯視圖。
之後，除去光阻。
(表面電極層的形成步驟)
其次，形成表面電極層9。亦即，於保護膜8上及從保護膜8的通電窗8b露出之接觸層5上，形成具有光射出孔9b之表面電極層9。
具體而言，係全面堆積光阻，藉由光微影術形成以含有和光射出孔9b對應的部分、及晶圓基板上之多個發光二極體間的切斷部分(切割道)之無需電極膜的部分以 外的部分作為開口的光阻圖案。接著，蒸鍍電極膜材料。在僅利用此蒸鍍無法充分蒸鍍電極膜材料於台地型結構部的傾斜側面之情況，為了再將電極膜材料蒸鍍於台地型結構部的傾斜側面而使用蒸鍍金屬容易繞進的行星型之蒸鍍裝置進行蒸鍍。
之後，除去光阻。
光射出孔9b的形狀係由光阻圖案(未圖示)之開口形狀所決定。形成此開口形狀是對應所期望的光射出孔9b的形狀之光阻圖案。
(單片化步驟)
其次，將晶圓基板上的發光二極體單片化。
具體而言，例如，藉由切割鋸或雷射，來切斷切割道部分並按晶圓基板上的各發光二極體進行切斷而預以單片化。
(金屬基板側面的金屬保護膜形成步驟)
於使用金屬基板作為支持基板的情況，亦可針對已單片化後之發光二極體之被切斷的金屬基板側面，利用與上面及下面之金屬保護膜的形成條件相同的條件形成金屬保護膜。
[實施例] (實施例)
以下，藉由實施例，更詳細地說明本發明的發光二極體，但本發明未受限於此實施例。本實施例中，為了進行特性評價而製作將發光二極體晶片封裝於基板上而成的發光二極體燈。
本實施例中，參照圖1及圖4，將通電窗8b的外徑R1設為166μm，將其內徑設為154μm，將光射出孔的直徑R2設為150μm，將貫通電極31的外徑R5設為100μm，將歐姆金屬部的寬度R5(R6)設為6μm，將R4設為152μm。
首先，在鍺基板41的表面，以0.1μm/0.5μm/0.3μm的厚度形成包含Ti/Au/In的層42。在鍺基板41的背面，以0.1μm/0.5μm的厚度形成包含Ti/Au的層43。
其次，在包含摻雜Si的n型GaAs單晶的GaAs基板上，依序積層化合物半導體層以製作發光波長730nm的磊晶晶圓。
GaAs基板係以從(100)面朝(0-1-1)方向傾斜15°的面作為成長面，載子濃度設成2×1018 cm-3 。又，GaAs基板的層厚設成約0.5μm。關於化合物半導體層，係包含摻雜Si的GaAs的n型緩衝層62a、包含摻雜Si的(Al0.5 Ga0.5 )0.5 In0.5 P的蝕刻停止層62b、包含摻雜Si的n型Al0.3 GaAs的接觸層5、包含摻雜Si的(Al0.7 Ga0.3 )0.5 In0.5 P的n型上部包覆層63a、包含Al0.4 Ga0.6 As的上部引導層、包含Al0.17 Ga0.83 As/Al0.3 Ga0.7 As的對的阱層/阻障層64、包含Al0.4 Ga0.6 As的下部引導層、包含摻雜Mg的(Al0.7 Ga0.3 )0.5 In0.5 P的p型下部包覆層63b、包含(Al0.5 Ga0.5 )0.5 In0.5 P的薄膜之中間層、摻雜Mg的p型GaP層3。
本實施例中，使用減壓有機金屬化學氣相沉積裝置法(MOCVD裝置)，使化合物半導體層在直徑50mm、厚度250μm的GaAs基板磊晶成長而形成磊晶晶圓。在使磊晶成長層成長時，作為III族構成元素的原料，是使用三甲 基鋁((CH3 )3 Al)、三甲基鎵((CH3 )3 Ga)及三甲基銦((CH3 )3 In)。又，作為Mg的摻雜原料，是使用雙(環戊二烯)鎂(bis-(C5 H5 )2 Mg)。又，作為Si的摻雜原料，是使用二矽烷(Si2 H6 )。又，作為V族構成元素的原料，是使用膦(PH3 )、砷化氫(AsH3 )。
又，關於各層之成長溫度，p型GaP層係在750℃下成長。而其他的各層是在700℃下成長。
包含GaAs的緩衝層為，載子濃度設成約2×1018 cm-3 ，層厚形成約0.5μm。蝕刻停止層為，載子濃度設成2×1018 cm-3 ，層厚形成約0.5μm。接觸層為，載子濃度設成約2×1018 cm-3 ，層厚形成約0.05μm。上部包覆層為，載子濃度設成約1×1018 cm-3 ，層厚形成約3.0μm。阱層為，設成未摻雜且層厚約7nm的Al0.17 Ga0.83 As，阻障層係設成未摻雜且層厚約19nm的Al0.3 Ga0.7 As。又，將阱層和阻障層交互積層3對。下部引導層係設成未摻雜且層厚形成約50nm。下部包覆層為，載子濃度設成約8×1017 cm-3 ，層厚形成約0.5μm。中間層為，載子濃度設成約8×1017 cm-3 ，層厚形成約0.05μm。GaP層為，載子濃度設成約3×1018 cm-3 ，層厚形成約3.5μm。
其次，對GaP層3從表面研磨到約1μm的深度之區域為止，以進行鏡面加工。依此鏡面加工將GaP層的表面之粗糙度形成0.18nm。
在GaP層3上，形成有膜厚1.0μm且寬度R5(R6)(參照圖4)為6μm之由AuBe所構成的歐姆金屬部31。接著，以覆蓋歐姆金屬部的方式，形成有膜厚150nm且外徑R3)( 參照圖4)為160μm之由ITO所構成的透明導電膜30。
其次，在GaP層3上，以覆蓋透明導電膜30的方式，形成厚度0.7μm之由Au所構成的反射層2。然後，於反射層上形成厚度0.5μm之作為阻障層的Ti層，於阻障層上形成厚度1.0μm之作為接合層的AuGe層。
其次，以使GaAs基板上形成有化合物半導體層及反射層等而成的結構體和金屬基板對向地重疊的方式配置並搬入減壓裝置內，在以400℃進行加熱的狀態下，藉由500kg重的荷重將其等接合以形成接合結構體。
其次，從接合結構體將屬化合物半導體層的成長基板之GaAs基板和緩衝層利用氨系蝕刻液選擇性地除去，接著，將蝕刻停止層利用鹽酸系蝕刻液選擇性地除去。
(背面電極的形成步驟)
其次，於金屬基板1的背面，利用真空蒸鍍法依序成膜1.2μm的Au、0.15μm的AuBe，以形成背面電極40。
其次，為了形成台地型結構部，係在形成光阻圖案後，使用氨/過氧化氫水混合液(NH4 OH：H2 O2 ：H2 O)進行10秒的濕式蝕刻，除去台地型結構部以外的部分之電流擴散層55。
其次，使用以碘(I)500cc、碘化鉀(KI)100g、純水(H2 O)2000cc、氨水(NH4 OH)90cc的比例所混合成的碘系蝕刻液，進行45秒的濕式蝕刻，除去台地型結構部以外的部分之上部包覆層63a。
使用上述氨/過氧化氫水混合液(NH4 OH：H2 O2 ：H2 O) 進行40秒的濕式蝕刻，除去台地型結構部以外的部分之上部引導層、發光層64及下部引導層。
使用上述碘系蝕刻液進行50秒的濕式蝕刻，除去台地型結構部以外的部分之下部包覆層63b。
依此方式，形成台地型結構部。
其次，因為要形成保護膜，故形成0.5μm左右之包含SiO2 的保護膜。
之後，形成光阻圖案後，使用緩衝氟酸形成俯視呈同心圓形(外徑dout ：166μm，內徑din ：154μm)的開口(參照圖11)，及切割道部的開口。
其次，為了形成表面電極(膜)，係在形成光阻圖案後，藉真空蒸鍍法將AuGe、Ni合金形成厚度0.5μm，將Pt形成0.2μm，將Au形成1μm，再利用掀離製程形成具有俯視呈圓形(直徑：150μm)的光射出孔9b之長邊350μm、短邊250μm的表面電極(n型歐姆電極)。
之後，在450℃下進行10分鐘熱處理使之合金化，形成低電阻的n型歐姆電極。
其次，為了在台地型結構部的側面形成漏光防止膜16，係於形成光阻圖案後，依序蒸鍍0.5μm的Ti、0.17μm的Au，再利用掀離製程形成漏光防止膜16。
其次，依序進行濕式蝕刻和雷射切斷而預以單片化，製作實施例的發光二極體。
組合100個將以上述方式所製作之實施例的發光二極體晶片封裝於安裝基板上而成的發光二極體燈。此發光二極體燈的安裝係以黏晶機支撐(安裝)，在以金線引 線接合p型歐姆電極和p電極端子之後，再以一般的環氧樹脂密封而製作。
關於此發光二極體(發光二極體燈)，在n型及p型電極間流通電流時，射出峰值波長為730nm的紅外光。順向流通20毫安培(mA)的電流時之順向電壓(VF )為1.7V。順向電流設為20mA時的發光輸出為3.8mW。又，響應速度(上升時間：Tr)為12.5nsec。
所製作的100個發光二極體燈的任一者都可獲得相同程度的特性，並沒有被認為是因為保護膜成為不連續的膜之情況的漏電(短路)或電極用金屬膜成為不連續的膜之情況的通電不良而導致不良的情形。
(比較例)
比較例的發光二極體係以習知技術的液相磊晶法形成。變更成在GaAs基板具有設為Al0.2 Ga0.8 As發光層之雙異質結構的發光部之發光二極體。
比較例之發光二極體的製作，具體而言，係以在n型(100)面的GaAs單晶基板，將包含Al0.7 Ga0.3 As的n型上部包覆層設為20μm，將包含Al0.2 Ga0.8 As之未摻雜的發光層設為2μm，將包含Al0.7 Ga0.3 As的p型下部包覆層設為20μm，將對發光波長呈透明之包含Al0.6 Ga0.4 As的p型厚膜層設為120μm之方式，利用液相磊晶法所製得。在此磊晶成長後，去除GaAs基板。接著，在n型AlGaAs的表面，形成直徑100μm的n型歐姆電極。然後，在p型AlGaAs的背面，將直徑20μm的p型歐姆電極形成為80μm間隔。然後，利用切割鋸，以350μm間隔切斷後，蝕刻去除破 碎層而製成比較例的發光二極體晶片。
在n型及p型歐姆電極間流通電流時，射出峰值波長為730nm的紅外光。又，順向流通20毫安培(mA)的電流時之順向電壓(VF )為約1.9伏特(V)。此外，順向電流設為20mA時的發光輸出為5mW。此外，回應速度(Tr)為15.6nsec，比本發明的實施例還慢。
1‧‧‧支持基板
2‧‧‧反射層
3‧‧‧接合(接觸)層
4‧‧‧活性層
5‧‧‧接觸層
6‧‧‧平坦部
7‧‧‧台地型結構部
7a‧‧‧傾斜側面
7b‧‧‧頂面
7ba‧‧‧周緣區域
8、28‧‧‧保護膜
8b、28b‧‧‧通電窗
9、29‧‧‧電極膜
9b、29b‧‧‧光射出孔
11‧‧‧下部包覆層
12‧‧‧下部引導層
13‧‧‧發光層
14‧‧‧上部引導層
15‧‧‧上部包覆層
16‧‧‧漏光防止膜
20‧‧‧化合物半導體層
30‧‧‧透明導電膜
30a‧‧‧周緣部
31‧‧‧歐姆金屬部
40‧‧‧背面電極
51c‧‧‧金屬保護膜
52‧‧‧反射層
56‧‧‧背面電極
61‧‧‧半導體基板(成長用基板)
63a‧‧‧上部包覆層
63b‧‧‧下部包覆層
64‧‧‧發光層
65‧‧‧光阻圖案
100、200‧‧‧發光二極體
圖1為本發明第1實施形態之發光二極體的剖面模式圖。
圖2為本發明第1實施形態之發光二極體的斜視圖。
圖3為本發明之發光二極體的台地型結構部的傾斜斜面的剖面之電子顯微鏡照片。
圖4為本發明第1實施形態之發光二極體的透明導電膜及通電窗附近的放大剖面圖。
圖5為本發明第1實施形態之發光二極體的活性層之剖面模式圖。
圖6為本發明第2實施形態之發光二極體的剖面模式圖。
圖7為顯示使用於本發明支持基板之金屬基板的製造步驟的一例之步驟剖面圖。
圖8為用以說明本發明第1實施形態之發光二極體的製造方法之剖面模式圖。
圖9為顯示本發明第1實施形態之發光二極體的製造方法的一例之步驟剖面圖。
圖10為顯示本發明第1實施形態之發光二極體的製 造方法的一例之步驟剖面圖。
圖11A為顯示本發明第1實施形態之發光二極體的製造方法的一例之步驟剖面圖。
圖11B為顯示本發明第1實施形態之變形例的發光二極體的製造方法的一例之步驟剖面圖。
圖12為顯示本發明第1實施形態之發光二極體的製造方法的一例之步驟剖面圖。
圖13為顯示本發明第1實施形態之發光二極體的製造方法的一例之步驟剖面圖。
圖14為顯示對於濕式蝕刻中相對於蝕刻時間之深度及寬度的關係之圖表。
圖15為用以說明本發明第1實施形態之發光二極體的保護膜的通電窗之俯視圖。
圖16為以往之發光二極體的剖面圖。
1‧‧‧支持基板
2‧‧‧反射層
3‧‧‧接合(接觸)層
4‧‧‧活性層
5‧‧‧接觸層
6‧‧‧平坦部
7‧‧‧台地型結構部
7a‧‧‧傾斜側面
7b‧‧‧頂面
7ba‧‧‧周緣區域
8b‧‧‧通電窗
9b‧‧‧光射出孔
16‧‧‧漏光防止膜
30‧‧‧透明導電膜
31‧‧‧歐姆金屬部
40‧‧‧背面電極
100‧‧‧發光二極體

Claims (14)

  1. 一種發光二極體，其係在支持基板上依序具備由金屬所構成的反射層、和依序包含活性層及接觸層的化合物半導體層，並將光從光射出孔射到外部之發光二極體，其特徵為：在其上部具備平坦部、和具有傾斜側面及頂面的台地型結構部；前述平坦部及前述台地型結構部，其等各自的至少一部分係依序由保護膜、電極膜所覆蓋；前述台地型結構部係至少包含前述活性層的一部分，前述傾斜側面係藉由濕式蝕刻形成，且係使水平方向的剖面積朝向前述頂面連續地變小般地形成而成；前述保護膜係覆蓋前述平坦部的至少一部分、和前述台地型結構部的前述傾斜側面、和前述台地型結構部之前述頂面的周緣區域，並且具有通電窗，該通電窗在俯視時是位在前述周緣區域的內側且配置在前述光射出孔的周圍，以露出前述化合物半導體層表面的一部分；前述電極膜係以接觸從前述通電窗所露出之化合物半導體層的表面，並且至少覆蓋形成於前述平坦部上之保護膜的一部分，且在前述台地型結構部的頂面上具有前述光射出孔的方式所形成的連續膜；於前述反射層與前述化合物半導體層之間，且俯視時於前述通電窗及由該通電窗所包圍的範圍內，具備透明導電膜。
  2. 如申請專利範圍第1項之發光二極體，其中前述透明導電膜為ITO、IZO、ZnO的任一者。
  3. 如申請專利範圍第1項之發光二極體，其中於前述透明導電膜與前述化合物半導體層間之前述透明導電膜的周緣部且俯視時未與前述光射出孔重疊的範圍，具備包含AuBe、AuZn之任一者的歐姆金屬部。
  4. 如申請專利範圍1~3項中任一項之發光二極體，其中前述接觸層係與前述電極膜接觸。
  5. 如申請專利範圍第1~3項中任一項之發光二極體，其中前述台地型結構部係俯視呈矩形。
  6. 如申請專利範圍第1~3項中任一項之發光二極體，其中前述台地型結構部的高度為3~7μm，且俯視時之前述傾斜側面的寬度為0.5~7μm。
  7. 如申請專利範圍第1~3項中任一項之發光二極體，其中前述光射出孔在俯視時呈圓形或橢圓。
  8. 如申請專利範圍第7項之發光二極體，其中前述光出射孔的直徑為50~150μm。
  9. 如申請專利範圍第1~3項中任一項之發光二極體，其中在前述電極膜之前述平坦部上的部分具有接合引線。
  10. 如申請專利範圍第1~3項中任一項之發光二極體，其中前述活性層所含有的發光層係包含多重量子阱。
  11. 如申請專利範圍第1~3項中任一項之發光二極體，其中前述活性層所含有的發光層係包含((AlX1 Ga1-X1 )Y1 In1-Y1 P(0≦X1≦1、0<Y1≦1)、(AlX2 Ga1-X2 )As(0≦X2≦1)、(InX3 Ga1-X3 )As(0≦X3≦1))之任一者。
  12. 一種發光二極體的製造方法，其係在支持基板上依序具備由金屬所構成的反射層、和依序包含活性層及接觸層的化合物半導體層，並將光從光射出孔射到外部之發光二極體的製造方法，其特徵為：在成長用基板上，形成依序包含活性層及接觸層之化合物半導體層的步驟；在前述化合物半導體層上，於俯視時預定形成的通電窗及由該通電窗所包圍的範圍內，形成透明導電膜之步驟；在前述化合物半導體層上，以覆蓋前述透明導電膜的方式形成由金屬膜所構成的反射層之步驟；在前述反射層上接合支持基板之步驟；除去前述成長用基板之步驟；形成台地型結構部和配置在該台地型結構部的周圍之平坦部的步驟，其中該台地型結構部係對前述化合物半導體層進行濕式蝕刻，使水平方向的剖面積朝向頂面連續地變小般地形成而成；形成保護膜的步驟，使該保護膜至少覆蓋前述平坦部的至少一部分、和前述台地型結構部的前述傾斜側面、和前述台地型結構部的前述頂面的周緣區域，並且具有通電窗，其中該通電窗在俯視時位在前述周緣區域的內側且配置在前述光射出孔的周圍，以露出前述化合物半導體層表面的一部分；以及形成屬於連續膜的電極膜之步驟，該屬於連續膜的電極膜係以直接接觸從前述通電窗所露出之化合物 半導體層的表面，並且至少覆蓋形成於前述平坦部上之保護膜的一部分，且在前述台地型結構部的頂面上具有前述光射出孔的方式形成。
  13. 如申請專利範圍第12項之發光二極體的製造方法，其中在形成前述化合物半導體層的步驟和形成前述透明導電膜的步驟之間，具有於前述化合物半導體層上之預定形成的前述透明導電膜的周緣部且俯視時未與前述光射出孔重疊的範圍，形成包含AuBe、AuZn之任一者的歐姆金屬部之步驟。
  14. 如申請專利範圍第12或13項之發光二極體的製造方法，其中前述濕式蝕刻係使用選擇自磷酸/過氧化氫水混合液、氨/過氧化氫水混合液、溴甲醇混合液、碘化鉀/氨的群組中之至少1種以上來進行。
TW101147711A 2011-12-19 2012-12-17 發光二極體及其製造方法 TWI500184B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011277535A JP5913955B2 (ja) 2011-12-19 2011-12-19 発光ダイオード及びその製造方法

Publications (2)

Publication Number Publication Date
TW201347230A TW201347230A (zh) 2013-11-16
TWI500184B true TWI500184B (zh) 2015-09-11

Family

ID=48668410

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101147711A TWI500184B (zh) 2011-12-19 2012-12-17 發光二極體及其製造方法

Country Status (5)

Country Link
US (1) US9318656B2 (zh)
JP (1) JP5913955B2 (zh)
CN (1) CN103999247B (zh)
TW (1) TWI500184B (zh)
WO (1) WO2013094519A1 (zh)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9076923B2 (en) * 2012-02-13 2015-07-07 Epistar Corporation Light-emitting device manufacturing method
JP6215612B2 (ja) * 2013-08-07 2017-10-18 ソニーセミコンダクタソリューションズ株式会社 発光素子、発光素子ウェーハ及び電子機器
US9105813B1 (en) * 2014-05-30 2015-08-11 Mikro Mesa Technology Co., Ltd. Micro-light-emitting diode
US9627259B2 (en) 2014-11-14 2017-04-18 Kabushiki Kaisha Toshiba Device manufacturing method and device
KR20160057966A (ko) 2014-11-14 2016-05-24 가부시끼가이샤 도시바 처리 장치, 노즐 및 다이싱 장치
US9985168B1 (en) 2014-11-18 2018-05-29 Cree, Inc. Group III nitride based LED structures including multiple quantum wells with barrier-well unit interface layers
KR102256632B1 (ko) 2015-01-21 2021-05-26 엘지이노텍 주식회사 발광 소자 및 이를 제조하는 전자 빔 증착 장치
JP6305355B2 (ja) * 2015-01-28 2018-04-04 株式会社東芝 デバイスの製造方法
JP6545511B2 (ja) 2015-04-10 2019-07-17 株式会社東芝 処理装置
US9401397B1 (en) 2015-05-11 2016-07-26 International Business Machines Corporation Reduction of defect induced leakage in III-V semiconductor devices
CN104835882B (zh) * 2015-06-01 2017-01-18 李云 一种倒装高效柔性砷化镓太阳能电池及其制备方法
KR102374268B1 (ko) * 2015-09-04 2022-03-17 삼성전자주식회사 발광소자 패키지
JP6834257B2 (ja) * 2016-08-31 2021-02-24 日亜化学工業株式会社 発光素子の製造方法
US11393948B2 (en) * 2018-08-31 2022-07-19 Creeled, Inc. Group III nitride LED structures with improved electrical performance
KR20200111323A (ko) 2019-03-18 2020-09-29 삼성전자주식회사 반도체 발광소자 및 그 제조 방법
US11469345B2 (en) * 2021-01-21 2022-10-11 Excellence Opto. Inc. Vertical light emitting diode structure with high current dispersion and high reliability
CN113066914A (zh) * 2021-04-16 2021-07-02 厦门三安光电有限公司 一种led芯片
CN115394762B (zh) * 2022-05-17 2024-07-09 诺视科技(苏州)有限公司 一种具有透明衬底的像素级分立器件及其制作方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200919775A (en) * 2007-10-24 2009-05-01 Global Fiberoptics Inc High light efficiency solid-state light emitting device and method for producing the same
TW200935634A (en) * 2008-02-07 2009-08-16 Showa Denko Kk Compound semiconductor light-emitting diode

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0645650A (ja) * 1992-07-24 1994-02-18 Omron Corp 半導体発光素子、ならびに当該発光素子を用いた光学検知装置、光学的情報処理装置及び発光装置。
JPH07176787A (ja) * 1993-10-25 1995-07-14 Omron Corp 半導体発光素子、発光装置、光結合装置、光学検知装置、光学的情報処理装置、投光器及び光ファイバモジュール
GB2310316A (en) 1996-02-15 1997-08-20 Sharp Kk Semiconductor laser
CN1255880C (zh) * 2000-11-27 2006-05-10 国联光电科技股份有限公司 发光二极管结构及其制造方法
JP2003031842A (ja) 2001-07-17 2003-01-31 Daido Steel Co Ltd 半導体発光素子
KR100732191B1 (ko) * 2006-04-21 2007-06-27 한국과학기술원 다층 반사기 구조의 고효율 발광다이오드 및 그의 제조방법
JP2008053476A (ja) * 2006-08-25 2008-03-06 Sanyo Electric Co Ltd 半導体チップおよびその製造方法
DE102008028886B4 (de) * 2008-06-18 2024-02-29 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Strahlungsemittierendes Bauelement und Verfahren zur Herstellung eines strahlungsemittierenden Bauelements
JP5024247B2 (ja) * 2008-09-12 2012-09-12 日立電線株式会社 発光素子
KR100999733B1 (ko) * 2010-02-18 2010-12-08 엘지이노텍 주식회사 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
JP2011198992A (ja) * 2010-03-19 2011-10-06 Hitachi Cable Ltd 半導体発光素子

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200919775A (en) * 2007-10-24 2009-05-01 Global Fiberoptics Inc High light efficiency solid-state light emitting device and method for producing the same
TW200935634A (en) * 2008-02-07 2009-08-16 Showa Denko Kk Compound semiconductor light-emitting diode

Also Published As

Publication number Publication date
CN103999247B (zh) 2017-06-23
WO2013094519A1 (ja) 2013-06-27
US20150034900A1 (en) 2015-02-05
TW201347230A (zh) 2013-11-16
US9318656B2 (en) 2016-04-19
JP2013128071A (ja) 2013-06-27
JP5913955B2 (ja) 2016-05-11
CN103999247A (zh) 2014-08-20

Similar Documents

Publication Publication Date Title
TWI500184B (zh) 發光二極體及其製造方法
JP5865695B2 (ja) 発光ダイオード及びその製造方法
TWI478389B (zh) 發光二極體及其製造方法
JP4974867B2 (ja) 発光ダイオード及びその製造方法
JP5343018B2 (ja) 発光ダイオード及びその製造方法、並びに発光ダイオードランプ
TWI495152B (zh) 發光二極體及其製造方法
JP5427585B2 (ja) フリップチップ型発光ダイオード及びその製造方法
JP6088132B2 (ja) 発光ダイオード及びその製造方法
JP2011165799A (ja) フリップチップ型発光ダイオード及びその製造方法、並びに発光ダイオードランプ
JP5586371B2 (ja) 発光ダイオード、発光ダイオードランプ及び照明装置
TWI489651B (zh) 發光二極體之製造方法及切斷方法
JP2011171694A (ja) 発光ダイオード、発光ダイオードランプ及び照明装置
JP2007109909A (ja) 発光ダイオード及びその製造方法
WO2010092741A1 (ja) 発光ダイオード及び発光ダイオードランプ
TWI464797B (zh) 發光二極體之製造方法、切斷方法以及發光二極體
JP2014168101A (ja) 発光ダイオード、発光ダイオードランプ及び照明装置

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees