JP6834257B2 - 発光素子の製造方法 - Google Patents

発光素子の製造方法 Download PDF

Info

Publication number
JP6834257B2
JP6834257B2 JP2016168673A JP2016168673A JP6834257B2 JP 6834257 B2 JP6834257 B2 JP 6834257B2 JP 2016168673 A JP2016168673 A JP 2016168673A JP 2016168673 A JP2016168673 A JP 2016168673A JP 6834257 B2 JP6834257 B2 JP 6834257B2
Authority
JP
Japan
Prior art keywords
semiconductor structure
light emitting
metal layer
substrate
emitting element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016168673A
Other languages
English (en)
Other versions
JP2018037500A (ja
Inventor
衛司 村本
衛司 村本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nichia Corp
Original Assignee
Nichia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nichia Corp filed Critical Nichia Corp
Priority to JP2016168673A priority Critical patent/JP6834257B2/ja
Priority to US15/691,559 priority patent/US10804424B2/en
Publication of JP2018037500A publication Critical patent/JP2018037500A/ja
Application granted granted Critical
Publication of JP6834257B2 publication Critical patent/JP6834257B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Led Devices (AREA)

Description

本発明は、発光素子の製造方法に関する。
サファイアなどの成長基板上に半導体層を形成し、半導体層の成長基板と反対側の面に支持基板を接合し、その後に成長基板を除去する工程を含む発光素子の製造方法がある（例えば、特許文献１）。支持基板と半導体層との接合は、金属からなる接合部材を用いて、加熱することで行われる。
特開２０１４−２３６０７０号公報
特許文献１に記載された発光素子の製造方法のように、半田などの接合部材を用いて加熱することで支持基板と半導体層と接合すると、半導体層と接合部材との熱膨張係数の差によって発光素子に反りが発生する。このため、その後の工程での取り扱いが難しくなり歩留りを悪化させる原因となる虞がある。
ここで、半導体層と支持基板との間に接合部材よりも熱膨張係数が小さい金属層を設けることで、発光素子の反りを軽減することが考えられる。しかしながら、金属層が設けられることでブレードダイシングやレーザダイシングなどによる個片化が困難になる。
本発明に係る実施形態は、個片化が容易で、歩留りよく製造することができる発光素子の製造方法を提供することを目的とする。
本発明の実施形態に係る発光素子の製造方法は、第１基板上に半導体構造を形成する工程と、前記半導体構造の前記第１基板が設けられた側と反対側において後に前記半導体構造と接合される第２基板を準備する工程と、前記半導体構造の前記第１基板が設けられた側と反対側、及び前記第２基板の前記半導体構造と接合される側の、少なくとも一方に金属層を形成する工程と、前記半導体構造と前記第２基板とを接合部材を介在させて貼り合わせ、前記半導体構造と前記第２基板とを接合する工程と、前記半導体構造から前記第１基板を除去する工程と、前記半導体構造と前記第２基板とが接合された接合体を、複数の発光素子領域に区画する個片化予定線に沿って分割することで、複数の発光素子に個片化する工程と、を有し、前記金属層を形成する工程において、前記接合部材よりも熱膨張係数が小さい金属を用い、平面視において、前記複数の発光素子領域のそれぞれに前記金属層が形成されるように、前記個片化予定線上の少なくとも一部を除く領域に前記金属層を形成する。
本発明の実施形態に係る発光素子の製造方法によれば、個片化が容易で、歩留りよく発光素子を製造することができる。
第１実施形態に係る製造方法により得られる発光素子の構成を示す平面図である。 第１実施形態に係る製造方法により得られる発光素子の構成を示す断面図であり、図１ＡのＩＢ−ＩＢ線における断面を示す。 第１実施形態に係る製造方法により得られる発光素子の構成を示す断面図であり、図１ＡのＩＣ−ＩＣ線における断面を示す。 第１実施形態に係る発光素子の製造方法の手順を示すフローチャートである。 第１実施形態に係る発光素子の製造方法において、半導体構造形成工程を示す断面図である。 第１実施形態に係る発光素子の製造方法において、下面側電極形成工程を示す断面図である。 第１実施形態に係る発光素子の製造方法において、金属層形成工程を示す平面図である。 第１実施形態に係る発光素子の製造方法において、金属層形成工程を示す断面図であり、図３ＣのＩＩＩＤ−ＩＩＩＤ線における断面を示す。 第１実施形態に係る発光素子の製造方法において、接合部材配置工程を示す断面図である。 第１実施形態に係る発光素子の製造方法において、第２基板接合工程を示す断面図である。 第１実施形態に係る発光素子の製造方法において、第１基板除去工程を示す断面図である。 第１実施形態に係る発光素子の製造方法において、半導体構造区画工程を示す断面図である。 第１実施形態に係る発光素子の製造方法において、上面側電極及び保護膜形成工程を示す断面図である。 第１実施形態に係る発光素子の製造方法において、個片化工程を示す断面図である。 第２実施形態に係る製造方法により得られる発光素子の構成を示す平面図である。 第２実施形態に係る発光素子の製造方法において、金属層形成工程を示す平面図である。 第３実施形態に係る製造方法により得られる発光素子の構成を示す平面図である。 第３実施形態に係る製造方法により得られる発光素子の構成を示す断面図であり、図６ＡのＶＩＢ−ＶＩＢ線における断面を示す。
以下、実施形態に係る発光素子の製造方法について説明する。
なお、以下の説明において参照する図面は、実施形態を概略的に示したものであるため、各部材のスケールや間隔、位置関係などが誇張、あるいは、部材の一部の図示が省略されている場合がある。また、平面図とその断面図において、各部材のスケールや間隔が一致しない場合もある。また、以下の説明では、同一の名称及び符号については原則として同一又は同質の部材を示しており、詳細な説明を適宜省略することとする。
また、本明細書において、「上」、「下」などは構成要素間の相対的な位置を示すものであって、絶対的な位置を示すことを意図したものではない。
＜第１実施形態＞
［発光素子の構成］
第１実施形態に係る製造方法についての理解を容易にするために、まず、図１Ａ〜図１Ｃを参照して、第１実施形態に係る発光素子の製造方法によって製造される発光素子１の構成について説明する。その後、図２〜図３Ｊを参照して、第１実施形態に係る発光素子の製造方法について説明する。
なお、第２実施形態、第３実施形態についても、同様の目的で、発光素子の構成を説明した後で、発光素子の製造方法について説明する。
発光素子１は、平面視で略正方形に形成されている。発光素子１は、上面側電極１３及び下面側電極１４を備えた半導体構造１２と第２基板２３との間に第２金属層１８が位置し、半導体構造１２と第２基板２３とは、接合部材２０，２１を介して接合されている。第２金属層１８は、平面視で、半導体構造１２が設けられた領域を包含する領域に設けられている。換言すると、半導体構造１２は、第２金属層１８の外縁よりも内側において、第２金属層１８と完全に重なるように設けられている。更に、第２金属層１８は、発光素子１の外縁には設けられていない。また、第２基板２３は、半導体構造１２を支持するための支持基板であり、半導体構造１２をエピタキシャル成長によって形成する際に用いられる第１基板１１（図３Ａ参照）は除去されている。
半導体構造１２は、下層側から順にｐ側半導体層１２ｐ、活性層１２ａ及びｎ側半導体層１２ｎが積層されたものであり、ＬＥＤ（発光ダイオード）として機能する。半導体構造１２は、上層側のｎ側半導体層１２ｎと接するように上面側電極１３が設けられ、下層側のｐ側半導体層１２ｐと接するように下面側電極１４が設けられている。また、半導体構造１２は、平面視で略正方形であり、発光素子１の外縁よりも内側に設けられている。半導体構造１２は、側面が傾斜して設けられており、断面視で台形状を有している。また、半導体構造１２は、上面及び側面が、上面側電極１３が設けられた領域を除き、保護膜１６で被覆されている。
なお、半導体構造１２の上面側に凹凸構造を設けるようにしてもよい。これによって、光取り出し効率を高めることができる。
半導体構造１２において、ｎ側半導体層１２ｎ、活性層１２ａ及びｐ側半導体層１２ｐは、ＩｎＸＡｌＹＧａ１−Ｘ−ＹＮ（０≦Ｘ、０≦Ｙ、Ｘ＋Ｙ＜１）などの窒化物半導体が用いられる。
上面側電極１３は、半導体構造１２の上層部として設けられているｎ側半導体層１２ｎの上面に設けられており、ｎ側半導体層１２ｎと電気的に接続されるｎ側電極である。ｎ側半導体層１２ｎの上面には、２つの上面側電極１３が設けられており、それぞれが平面視で略円形の外部接続部１３ａと、外部接続部１３ａから左右に延伸する補助部１３ｂとから構成されている。外部接続部１３ａは、外部と接続するためのパッド電極であり、中心から左側又は右側に寄った位置に設けられている。また、補助部１３ｂは、外部接続部１３ａに供給される電流を半導体構造１２の面方向に効率的に拡散するための補助電極である。また、本実施形態では、同形状の２つの上面側電極１３が設けられており、平面視で発光素子１の中心に対して互いに点対称となる位置に配置されている。
下面側電極１４は、半導体構造１２の下層部として設けられているｐ側半導体層１２ｐの下面と電気的に接続されるｐ側電極である。下面側電極１４は、平面視で、ｐ側半導体層１２ｐが設けられている領域と略同じ領域に設けられている。また、下面側電極１４は、平面視で、上面側電極１３が設けられている領域と重複しないように設けられている。また、下面側電極１４は、発光素子１の外縁領域には設けられていない。
また、下面側電極１４と同層において、下面側電極１４が設けられていない領域には、絶縁膜１５が下面側電極１４と略同じ厚さで設けられている。すなわち、下面側電極１４と絶縁膜１５とは同層の面内で相補的に設けられている。
上面側電極１３と下面側電極１４とは、平面視で一部又は全部が重なるように設けてもよいが、重ならないように配置することがより好ましい。これによって、上面側電極１３と下面側電極１４との間に流れる電流を、半導体構造１２の面方向により効率よく拡散させることができ、その結果として、発光素子１の発光効率を高めることができる。
第２金属層（金属層）１８は、半導体構造１２と第２基板２３との間において、平面視で半導体構造１２を包含する領域に設けられている。また、第２金属層１８は、平面視で、発光素子１の外縁領域には設けられていない。
第１金属層１７は、下面側電極１４及び絶縁膜１５からなる層と第２金属層１８との間に設けられ、下面側電極１４及び絶縁膜１５と第２金属層１８との密着性を向上させるために設けられるものである。また、第３金属層１９は、第２金属層１８と接合部材２０との間に設けられ、第２金属層１８と接合部材２０との密着性を向上させるために設けられるものである。また、第３金属層１９は、第２金属層１８よりも広い範囲まで設けられており、端部が第１金属層１７と接している。つまり、第２金属層１８の全体は、第１金属層１７と第３金属層１９とによって覆われている。このため、第１金属層１７及び第３金属層１９は、第２金属層１８の材料に対するバリア層としても機能することができる。
接合部材２０は、第３金属層１９の下面側に設けられ、半導体構造１２のｐ側半導体層１２ｐ側に第２基板２３を接合する際に、半導体構造１２側に設けられる接合材料の層である。また、接合部材２１は、第４金属層２２の上面側に設けられ、半導体構造１２のｐ側半導体層１２ｐ側に第２基板２３を接合する際に、第２基板２３側に設けられる接合材料の層である。
また、発光素子１の平面視形状は正方形に限らず、長方形、六角形などの多角形、円形などであってもよい。また、上面側電極１３の平面視形状や配置位置、配置数などは、前記した形態に限定されるものではない。
［発光素子の製造方法］
次に、図２〜図３Ｊを参照して、本実施形態に係る発光素子の製造方法について説明する。
図２に示すように、本実施形態に係る発光素子の製造方法は、半導体構造形成工程Ｓ１０と、下面側電極形成工程Ｓ１１と、第２基板準備工程Ｓ１２と、金属層形成工程Ｓ１３と、接合部材配置工程Ｓ１４と、第２基板接合工程Ｓ１５と、第１基板除去工程Ｓ１６と、半導体構造分離工程Ｓ１７と、上面側電極及び保護膜形成工程Ｓ１８と、個片化工程Ｓ１９と、を含む。
半導体構造形成工程Ｓ１０は、図３Ａに示すように、第１基板１１上にｎ側半導体層１２ｎ、活性層１２ａ及びｐ側半導体層１２ｐを順次積層して半導体構造１２を形成する工程である。第１基板１１は、半導体構造１２をＭＯＣＶＤ（有機金属気相成長）法などによりエピタキシャル成長させるための成長基板である。第１基板１１には、半導体構造１２に窒化物半導体を用いる場合は、サファイア基板やＳｉ基板を用いることができる。
下面側電極形成工程Ｓ１１は、図３Ｂに示すように、半導体構造１２の上面、すなわちｐ側半導体層１２ｐの上面に、下面側電極１４を形成する工程である。また、この工程において、ｐ側半導体層１２ｐの上面の下面側電極１４が設けられない領域に絶縁膜１５を形成する。下面側電極１４及び絶縁膜１５は、スパッタリング法などによって形成することができる。
なお、下面側電極１４と絶縁膜１５とは、何れを先に形成してもよい。
下面側電極１４には、例えば、Ｒｈ、Ａｇ、Ｎｉ、Ａｕ、Ｔｉ、Ａｌ、Ｐｔなどの金属又はこれらの金属の合金を用いることができる。下面側電極１４は、単層でもよく、多層構造としてもよい。特にｐ側半導体層１２ｐと接する層は、オーミック接触が得られ、密着性及び光反射性が良好な材料を用いることが好ましい。
絶縁膜１５には、例えば、ＳｉＯ２，Ｎｂ２Ｏ５，Ａｌ２Ｏ３，ＺｒＯ２，ＴｉＯ２などの酸化膜や、ＡｌＮ，ＳｉＮなどの窒化膜などを用いることができる。
第２基板準備工程Ｓ１２は、半導体構造１２の第１基板１１が設けられた側と反対側において、後の工程である第２基板接合工程Ｓ１５で半導体構造１２と接合される第２基板２３（図３Ｅ参照）を準備する工程である。
第２基板２３としては、Ｓｉ，Ｍｏ，ＣｕＷ，ＡｌＮ，ガラスなどからなる金属基板やセラミックス基板を用いることができる。導電性材料を用いる場合は、第２基板２３を外部と接続するための端子とすることができる。
第２基板２３の厚さは、半導体構造１２を支持するための支持基板として十分な剛性が得られればよく、５０μｍ〜５００μｍ程度とすることができる。
金属層形成工程Ｓ１３は、半導体構造１２の第１基板１１が設けられた側と反対側、及び第２基板２３の半導体構造１２と接合される側の、少なくとも一方に第２金属層１８を形成する工程である。本実施形態では、図３Ｃ及び図３Ｄに示すように、第２金属層１８は、半導体構造１２側に形成される。具体的には、第２金属層１８は、下面側電極１４及び絶縁膜１５の上面に、密着層である第１金属層１７を介して形成される。また、本工程において、第２金属層１８の上面側に、更に第３金属層１９が形成される。
第１金属層１７，第２金属層１８及び第３金属層１９は、スパッタリング法などによって形成することができる。
第２金属層１８は、平面視で、半導体構造１２を発光素子領域ごとに分離した後の配置領域である半導体部１２ｂを包含し、個片化予定線ＢＤ上に設けないように形成することが好ましい。個片化予定線ＢＤ上に第２金属層１８を設けないことで、互いに隣接する発光素子領域の第２金属層１８の間には段差が生じる。この段差は、第３金属層１９や接合部材２０が形成された後でも解消されないことがある。第２金属層１８が、特に後記する半導体構造分離工程Ｓ１７で半導体構造１２が分離された後の半導体部１２ｂよりも狭い領域に形成されると、接合面の間に、この段差による空隙が生じる。このため、後記する第２基板接合工程Ｓ１５において、半導体部１２ｂと第２基板２３との密着性が低下することがある。半導体部１２ｂを包含するように、第２金属層１８を配置することで、半導体部１２ｂと第２基板２３との密着性を高めることができる。
第２金属層１８は、接合部材２０，２１に対して半導体構造１２側に設けているが、第２金属層１８は半導体構造１２と第２基板２３との間に設けられていればよく、接合部材２０，２１に対して第２基板２３側に設けるようにしてもよい。特に第２金属層１８を半導体構造１２側に設けると、第２基板２３側に設ける場合よりも、個片化予定線ＢＤや半導体部１２ｂに対して高い位置精度で第２金属層１８を形成することができる。また、第２金属層１８を半導体構造１２側に設けることで、接合時に生じる内部応力がより低減されて、半導体構造１２と第２基板２３とをより密着性よく接合することができる。
第２金属層１８は、半導体構造１２と第２基板２３とを、接合部材２０，２１を用いて加熱圧接して接合した後に、半導体構造１２と接合部材２０，２１との熱膨張係数の違いから生じる応力によって発生する接合体の反りを低減するために設けられる。接合部材２０，２１として用いられる材料は、半導体構造１２として一般的に用いられる半導体材料に比べて熱膨張係数が大きい。このため、接合部材２０，２１が加熱後に冷却されて収縮することで発光素子１に生じる内部応力を低減するために、第２金属層１８は、接合部材２０，２１よりも熱膨張係数が小さい材料が用いられる。
第２金属層１８としては、例えば、Ｗ，ＴｉＷ，Ｍｏ，Ｔａ又はこれらの金属の層を含有する積層体を挙げることができ、特にＷを主成分とすることが好ましい。また、第２金属層１８の膜厚は、２００ｎｍ〜１０００ｎｍ程度とすることができる。
第１金属層１７及び第３金属層１９としては、下面側電極１４、絶縁膜１５、接合部材２０及び第２金属層１８との密着性が良好な材料を用いることができる。例えば、Ｔｉを挙げることができる。また、第１金属層１７及び第３金属層１９の膜厚は、１０ｎｍ〜１０００ｎｍ程度とすることができる。
なお、第１金属層１７及び第３金属層１９は、その一方又は両方を省略してもよい。
第２金属層１８の前記した材料は、硬度や融点が比較的高いため、後記する個片化工程Ｓ１９において、ブレードダイシングやレーザダイシングなどのダイシング法によって効率よく切断することが難しい。本実施形態では、第２金属層１８が発光素子１の外縁領域に設けられていない。このため、発光素子１を個片化する際に第２金属層１８を切断する必要がなく、発光素子１の個片化を容易に行うことができる。
接合部材配置工程Ｓ１４は、図３Ｅに示すように、接合部材２０及び接合部材２１を、それぞれ半導体構造１２の接合面側である第３金属層１９上及び第２基板２３の接合面側に形成する工程である。接合部材２０，２１は、一方のみを設けるようにしてもよいが、より良好な接合性が得られるように両方を設けることが好ましい。
なお、本実施形態では、接合部材２１は、密着層である第４金属層２２を介して第２基板２３側に設けられる。
接合部材２０，２１及び第４金属層２２は、スパッタリング法などによって形成することができる。
また、接合部材２０は、金属層形成工程Ｓ１３において、第３金属層１９を形成後に続けて形成するようにしてもよい。また、接合部材２１は、第２基板準備工程Ｓ１２において第４金属層２２を形成する際に形成するようにしてもよい。
接合部材２０，２１には、ＮｉＳｎ，ＡｕＳｎ，ＰｂＳｎ，Ａｕ，ＡｕＧｅ，ＡｕＺｎなどの比較的低融点の金属材料を用いることが好ましい。また、接合部材２０，２１として、熱硬化性樹脂に導電性粒子を含有させた異方性導電接着剤を用いることもできる。
第４金属層２２は、第２基板２３と接合部材２１との間に設けられ、第２基板２３と接合部材２１との密着性を向上させるために設けられる。第４金属層２２には、前記した第１金属層１７及び第３金属層１９と同様の材料を用いて、同様の膜厚で形成することができる。なお、第４金属層２２は省略することができる。
第２基板接合工程Ｓ１５は、図３Ｆに示すように、半導体構造１２と第２基板２３とを、接合部材２０，２１を介在させて貼り合わせ、半導体構造１２と第２基板２３とを接合する工程である。接合部材２０,２１同士を互いに接合させるために、例えば、加熱工程を行っても良い。接合時の加熱温度は、用いる接合部材２０，２１が、金属の場合はその融点、異方性導電接着剤の場合は熱硬化性樹脂の硬化温度のように、接合に必要な温度に応じて定めることができる。
第１基板除去工程Ｓ１６は、図３Ｇに示すように、第１基板１１を半導体構造１２から除去する工程である。具体的には、第１基板１１は、レーザリフトオフ法やエッチングなどによって、半導体構造１２から剥離させることで除去することができる。
半導体構造分離工程Ｓ１７は、図３Ｈに示すように、半導体構造１２を、個片化予定線ＢＤで区切られた発光素子領域それぞれに対応するように、複数の半導体部１２ｂに分離する工程である。
なお、図３Ｈ〜図３Ｊにおいては、図３Ａ〜図３Ｇに対して、便宜上、半導体構造１２の積層順が上下反転するように示している。従って、図３Ｈ〜図３Ｊにおいて、半導体構造１２の最上層がｎ側半導体層１２ｎとなるように示している。
半導体構造分離工程Ｓ１７において、具体的には、半導体構造１２の個片化予定線ＢＤに対応する領域に、半導体構造１２を厚さ方向に貫通する溝部１２ｃを形成することで、複数の発光素子領域それぞれに対応する半導体部１２ｂが予め定められた領域に残されるように分離する。
溝部１２ｃは、レジストマスクを用いて、半導体構造１２をエッチングすることで形成することができる。
また、半導体構造１２を分離する前又は分離した後で、半導体構造１２の上面をエッチングすることで粗面化し、凹凸構造を形成するようにしてもよい。
上面側電極及び保護膜形成工程Ｓ１８は、図３Ｉに示すように、半導体構造１２の上面に上面側電極１３を形成するとともに、半導体構造１２の上面を被覆する保護膜１６を形成する工程である。
上面側電極１３及び保護膜１６は、スパッタリング法などで形成することができる。上面側電極１３と保護膜１６とは、何れを先に形成するようにしてもよい。
上面側電極１３には、前記した下面側電極１４と同様の材料及び構成を使用することができる。また、上面側電極１３の最上層は、パッド電極としてワイヤボンディングなどに適したＡｕ、Ａｌ、又は白金族金属などを用いることが好ましい。
保護膜１６には、透光性の良好な材料を用いることができ、具体的には絶縁膜１５と同様の前記した材料を用いることができる。
個片化工程Ｓ１９は、図３Ｊに示すように、複数の発光素子１に個片化する工程である。より詳細には、半導体構造１２と第２基板２３とが接合された接合体を、複数の発光素子領域に区画する仮想線である個片化予定線ＢＤに沿って分割することで、複数の発光素子１に個片化する。個片化予定線ＢＤに沿った分割は、ブレードダイシングやレーザダイシングなどのダイシング法などによって行うことができる。このとき、前記した接合体において、保護膜１６、絶縁膜１５、第１金属層１７、第３金属層１９、接合部材２０，２１、第４金属層２２及び第２基板２３が切断されるが、個片化予定線ＢＤ上に第２金属層１８が設けられていないため、容易に個片化することができる。
以上の工程を行うことで、発光素子１を製造することができる。
＜第２実施形態＞
［発光素子の構造］
次に、図４を参照して、第２実施形態に係る製造方法で製造される発光素子１Ａの構成について説明する。
発光素子１Ａは、第１実施形態における発光素子１に対して、第２金属層１８に代えて、第２金属層１８Ａを備えることが異なる。
なお、発光素子１Ａにおける他の構成は発光素子１と同様であるから、説明は省略する。
図４に示すように、発光素子１Ａにおける第２金属層１８Ａは、平面視で半導体構造１２を包含し、発光素子１Ａの外縁よりも内側の領域に設けられている主部１８Ａａと、主部１８Ａａの一部から外縁まで延伸する延伸部１８Ａｂとから構成されている。より具体的には、第２金属層１８Ａは、第１実施形態に係る発光素子１における第２金属層１８と同じ範囲に配置され、平面視で正方形の主部１８Ａａと、当該正方形の４つの角部のそれぞれから外縁まで延伸する延伸部１８Ａｂとから構成されている。
詳細は後記するが、延伸部１８Ａｂは、複数の発光素子１Ａを配列して製造する際に、隣接する第２金属層１８Ａ同士が互いに繋がれる部位である。製造過程において第２金属層１８Ａ同士が互いに繋がれて形成されることで密着性が向上し、第２金属層１８Ａが形成面から剥離するおそれを低減することができる。
なお、第２金属層１８Ａは、第２基板２３側に設けるようにしてもよい。
［発光素子の製造方法］
次に、図５を参照して、第２実施形態に係る発光素子の製造方法について説明する。
第２実施形態に係る発光素子の製造方法は、金属層形成工程Ｓ１３において、第２金属層１８Ａを形成する領域が第１実施形態と異なる。その他の工程は、第１実施形態と同様であるから、詳細な説明は省略する。
本実施形態では、金属層形成工程Ｓ１３において、図５に示すように、第２金属層１８Ａは、隣接して配置される他の発光素子領域に形成される第２金属層１８Ａと、部分的に繋がって形成される。具体的には、第２金属層１８Ａは、第１実施形態における第２金属層１８に相当する主部１８Ａａの角部に延伸部１８Ａｂが設けられ、互いに隣接する発光素子領域の延伸部１８Ａｂ同士が繋がれるように形成される。
第２金属層１８Ａ同士を部分的に繋ぐことで、製造過程において第２金属層１８Ａが形成面から剥離し難くすることができる。また、第１実施形態における第２金属層１８のような矩形やその他の多角形のように平面視で角部を有する形状の場合に、角部から剥離が発生し易く、特に角部の頂角が小さいほど剥離し易い傾向がある。第２実施形態における第２金属層１８Ａは、角部に延伸部１８Ａｂが設けられている。このため、図５に示すように、第２金属層１８Ａ同士が互いに繋がった状態では、第１実施形態における第２金属層１８のような直角の角部、すなわち頂角が１８０°未満の角部がなくなっている。その代わりに、主部１８Ａａと延伸部１８Ａｂとの連結部に頂角θ１の角部が形成され、延伸部１８Ａｂ同士の連結部に頂角θ２の角部が形成されている。頂角θ１，θ２は、何れも１８０°よりも大きいため、当該角部からは剥離が発生し難くなっている。
第２金属層１８Ａの剥離のおそれを低減することで、発光素子１Ａの信頼性や製造の歩留まりを向上することができる。
また、第２金属層１８Ａは、延伸部１８Ａｂ同士が繋がっている部分が個片化予定線ＢＤ上に設けられているが、延伸部１８Ａｂのその他の部分及び主部１８Ａａは個片化予定線ＢＤ上に設けられていない。このため、個片化工程Ｓ１９において個片化予定線ＢＤに沿って分割する際に、第２金属層１８Ａが分割される領域が低減されており、容易に個片化することができる。その結果、良好な生産性で発光素子１Ａを製造することができる。
なお、延伸部１８Ａｂの個片化予定線ＢＤ上に設けられる幅は、個片化への影響の観点からは狭い方が好ましいが、剥離の抑制と両立するように、例えば、発光素子１Ａの一辺に対して０．１％〜５０％程度とすることが好ましく、０．５％〜２０％程度とすることがより好ましい。
＜第３実施形態＞
［発光素子の構造］
次に、図６Ａ及び図６Ｂを参照して、第３実施形態に係る発光素子の製造方法によって製造される発光素子１Ｂの構成について説明する。
なお、図６Ｂは、図６ＡのＶＩＢ−ＶＩＢ線における断面に相当するが、ここでは図示の便宜上、図６Ａにおいて、ＶＩＢ−ＶＩＢ線上に６個設けられている孔部１２１の内の３個だけを図示している。
第１実施形態における発光素子１は、上面側にｎ側半導体層１２ｎと接続される上面側電極１３を備え、下面側にｐ側半導体層１２ｐと接続される下面側電極１４を備えるように構成されている。これに対して、第３実施形態における発光素子１Ｂは、上面側にｐ側半導体層１２ｐと接続される上面側電極３１を備え、下面側にｎ側半導体層１２ｎと接続される。このように、本発明に係る発光素子は、上面側及び下面側に設けられる電極と各導電型の半導体層との対応関係が入れ替えて構成してもよい。
第３実施形態における発光素子１Ｂは、具体的には、図６Ａ及び図６Ｂに示すように、第１実施形態に係る発光素子１に対して、上面側電極１３に代えて上面側電極３１を、下面側電極１４に代えて下面側電極３４を、半導体構造１２に代えて半導体構造１２Ｂを、それぞれ備え、更に第１絶縁膜３２、第２絶縁膜３３を備えている。
なお、下面側電極３４よりも下層側に設けられる第１金属層１７〜第２基板２３は、第１実施形態と同様であるから、詳細な説明は省略する。また、第２金属層１８に代えて、第２実施形態における第２金属層１８Ａを用いるようにしてもよい。また、第２金属層１８は、第１実施形態と同様に、平面視で半導体構造１２Ｂの配置領域を包含するように設けることが好ましく、個片化予定線ＢＤ上の少なくとも一部を除く領域に配置される。
半導体構造１２Ｂは、平面視で略正方形であるが、一部に半導体構造１２Ｂが設けられていない領域を有しており、当該領域に上面側電極３１の外部接続部３１ｃが設けられている。また、半導体構造１２Ｂは、下面側からｐ側半導体層１２ｐ及び活性層１２ａを貫通し、ｎ側半導体層１２ｎを底面とする孔部１２１が設けられている。孔部１２１は、平面視で半導体構造１２Ｂの配置領域内の全域に略均等に配置されている。
孔部１２１は、下面側電極３４とｎ側半導体層１２ｎとを電気的に接続するために設けられている。孔部１２１内には、下面側電極３４の突出部３４ａが設けられており、突出部３４ａの先端部分がｎ側半導体層１２ｎと接触して電気的に接続されている。また、下面側電極３４の上面側及び突出部３４ａの側面側には第２絶縁膜３３が設けられており、下面側電極３４は、上面側電極３１の配線部３１ｂ、ｐ側半導体層１２ｐ及び活性層１２ａと絶縁されている。また、第２絶縁膜３３は、開口部３３ａを有しており、開口部３３ａから下面側電極３４の突出部３４ａの先端部分が突出している。
上面側電極３１は、ｐ側半導体層１２ｐの下面の略全面に設けられる内部接続部３１ａと、内部接続部３１ａの下面側に設けられる配線部３１ｂと、配線部３１ｂの上面の一部に設けられる外部接続部３１ｃとから構成されている。内部接続部３１ａは、外部から供給される電流をｐ側半導体層１２ｐに拡散させるための全面電極であり、かつ、半導体構造１２Ｂ内を伝播する光を上方に反射させる光反射膜である。内部接続部３１ａとしては、Ａｇなどの光反射性の良好な金属を用いることが好ましい。外部接続部３１ｃは、外部電源と接続するためのパッド電極である。また、配線部３１ｂは、内部接続部３１ａと外部接続部３１ｃとを接続するための電極である。
また、内部接続部３１ａと同層には、第１絶縁膜３２が内部接続部３１ａと相補的に設けられている。
また、半導体構造１２Ｂは、側面及び上面が保護膜１６で被覆されているが、上面の一部を露出させるようにしてもよい。また、半導体構造１２Ｂの上面に凹凸構造を設けるようにしてもよい。
また、上面側電極３１及び下面側電極３４は、第１実施形態における上面側電極１３及び下面側電極１４と同様の材料を用いることができる。また、第１絶縁膜３２及び第２絶縁膜３３は、第１実施形態における絶縁膜１５と同様の材料を用いることができる。
なお、第３実施形態における発光素子１Ｂにおいて、第１金属層１７よりも上部に設けられるＬＥＤとして機能する構成及びその製造方法は、下記の参考文献に詳細が記載されているため、更なる説明は省略する。
（参考文献）特開２０１４−８６５７３号公報
［発光素子の製造方法］
また、第３実施形態における発光素子１Ｂは、第１実施形態の製造方法と同様にして、第１金属層１７、第２金属層１８、第３金属層１９、接合部材２０，２１などを形成し、第２基板２３と接合することで製造することができるため、製造方法についての詳細な説明は省略する。
以上、発明を実施するための形態により具体的に説明したが、本発明の趣旨はこれらの記載に限定されるものではなく、特許請求の範囲の記載に基づいて広く解釈されなければならない。また、これらの記載に基づいて種々変更、改変などしたものも本発明の趣旨に含まれることはいうまでもない。
本発明の実施形態に係る発光素子の製造方法は、ＬＥＤ等の発光素子に利用することができる。
１，１Ａ，１Ｂ 発光素子
１１ 第１基板
１２ 半導体構造
１２ｎ ｎ側半導体層
１２ａ 活性層
１２ｐ ｐ側半導体層
１２ｂ 半導体部
１２ｃ 溝部
１２１ 孔部
１３ 上面側電極
１３ａ 外部接続部
１３ｂ 補助部
１４ 下面側電極
１５ 絶縁膜
１６ 保護膜
１７ 第１金属層
１８ 第２金属層（金属層）
１８Ａ 第２金属層（金属層）
１８Ａａ 主部
１８Ａｂ 延伸部
１９ 第３金属層
２０ 接合部材
２１ 接合部材
２２ 第４金属層
２３ 第２基板
３１ 上面側電極
３１ａ 内部接続部
３１ｂ 配線部
３１ｃ 外部接続部
３２ 第１絶縁膜
３３ 第２絶縁膜
３３ａ 開口部
３４ 下面側電極
３４ａ 突出部
ＢＤ 個片化予定線

Claims (9)

  1. 第１基板上に半導体構造を形成する工程と、
    前記半導体構造の前記第１基板が設けられた側と反対側において後に前記半導体構造と接合される第２基板を準備する工程と、
    前記半導体構造の前記第１基板が設けられた側と反対側、及び前記第２基板の前記半導体構造と接合される側の、少なくとも一方に金属層を形成する工程と、
    前記半導体構造と前記第２基板とを接合部材を介在させて貼り合わせ、前記半導体構造と前記第２基板とを接合する工程と、
    前記半導体構造から前記第１基板を除去する工程と、
    前記半導体構造と前記第２基板とが接合された接合体を、複数の発光素子領域に区画する個片化予定線に沿って分割することで、複数の発光素子に個片化する工程と、
    前記第１基板を除去する工程と前記複数の発光素子に個片化する工程との間に、平面視において、前記個片化予定線に対応する領域に、前記半導体構造を厚さ方向に貫通する溝部を形成することで、前記複数の発光素子領域のそれぞれに対応するように、前記半導体構造を複数の半導体部に分離する工程と、を有し、
    前記金属層を形成する工程において、前記接合部材よりも熱膨張係数が小さい金属を用い、平面視において、前記複数の発光素子領域のそれぞれに前記金属層が形成されるように、前記個片化予定線上の少なくとも一部を除く領域で、前記半導体部を平面視において包含する領域に前記金属層を形成する発光素子の製造方法。
  2. 第１基板上に半導体構造を形成する工程と、
    前記半導体構造の前記第１基板が設けられた側と反対側において後に前記半導体構造と接合される第２基板を準備する工程と、
    前記半導体構造の前記第１基板が設けられた側と反対側、及び前記第２基板の前記半導体構造と接合される側の、少なくとも一方に金属層を形成する工程と、
    前記半導体構造と前記第２基板とを接合部材を介在させて貼り合わせ、前記半導体構造と前記第２基板とを接合する工程と、
    前記半導体構造から前記第１基板を除去する工程と、
    前記半導体構造と前記第２基板とが接合された接合体を、複数の発光素子領域に区画する個片化予定線に沿って分割することで、複数の発光素子に個片化する工程と、を有し、
    前記金属層を形成する工程において、前記接合部材よりも熱膨張係数が小さい金属を用い、平面視において、前記複数の発光素子領域のそれぞれに前記金属層が形成され、かつ、前記発光素子領域に形成された前記金属層が、隣接して配置される他の前記発光素子領域に形成された前記金属層と部分的に繋がるように、前記個片化予定線上の少なくとも一部を除く領域に前記金属層を形成する発光素子の製造方法。
  3. 第１基板上に半導体構造を形成する工程と、
    前記半導体構造の前記第１基板が設けられた側と反対側において後に前記半導体構造と接合される第２基板を準備する工程と、
    前記半導体構造の前記第１基板が設けられた側と反対側、及び前記第２基板の前記半導体構造と接合される側の、少なくとも一方に金属層を形成する工程と、
    前記金属層の表面に、密着層を形成する工程と、
    前記半導体構造と前記第２基板とを接合部材を介在させて貼り合わせ、前記半導体構造と前記第２基板とを接合する工程と、
    前記半導体構造から前記第１基板を除去する工程と、
    前記半導体構造と前記第２基板とが接合された接合体を、複数の発光素子領域に区画する個片化予定線に沿って分割することで、複数の発光素子に個片化する工程と、
    前記第１基板を除去する工程と前記複数の発光素子に個片化する工程との間に、平面視において、前記個片化予定線に対応する領域に、前記半導体構造を厚さ方向に貫通する溝部を形成することで、前記複数の発光素子領域のそれぞれに対応するように、前記半導体構造を複数の半導体部に分離する工程と、を有し、
    前記金属層を形成する工程において、前記接合部材よりも熱膨張係数が小さい金属を用い、平面視において、前記複数の発光素子領域のそれぞれに前記金属層が形成されるように、前記個片化予定線上の少なくとも一部を除く領域で、前記半導体部を包含する領域に、前記金属層を形成し、
    前記密着層を形成する工程において、前記金属層の表面及び前記個片化予定線上に連続して前記密着層を形成する発光素子の製造方法。
  4. 前記金属層を形成する工程において、前記半導体構造の前記第１基板が設けられた側と反対側に前記金属層を形成する請求項１乃至請求項３の何れか一項に記載の発光素子の製造方法。
  5. 前記第１基板を除去する工程と前記複数の発光素子に個片化する工程との間に、平面視において、前記個片化予定線に対応する領域に、前記半導体構造を厚さ方向に貫通する溝部を形成することで、前記複数の発光素子領域のそれぞれに対応するように、前記半導体構造を複数の半導体部に分離する工程を有する請求項２に記載の発光素子の製造方法。
  6. 前記金属層を形成する工程において、前記半導体部を平面視において包含する領域に、前記金属層を形成する請求項５に記載の発光素子の製造方法。
  7. 前記金属層を形成する工程において、前記発光素子領域に形成された前記金属層が、隣接して配置される他の前記発光素子領域に形成された前記金属層と部分的に繋がっている請求項１または請求項３に記載の発光素子の製造方法。
  8. 前記発光素子領域は、平面視形状が多角形であり、
    平面視において、前記発光素子領域の角部で前記金属層同士が部分的に繋がっている請求項２又は請求項７に記載の発光素子の製造方法。
  9. 前記金属層は、Ｗを主成分とする請求項１乃至請求項８の何れか一項に記載の発光素子の製造方法。
JP2016168673A 2016-08-31 2016-08-31 発光素子の製造方法 Active JP6834257B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2016168673A JP6834257B2 (ja) 2016-08-31 2016-08-31 発光素子の製造方法
US15/691,559 US10804424B2 (en) 2016-08-31 2017-08-30 Method for manufacturing light emitting element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016168673A JP6834257B2 (ja) 2016-08-31 2016-08-31 発光素子の製造方法

Publications (2)

Publication Number Publication Date
JP2018037500A JP2018037500A (ja) 2018-03-08
JP6834257B2 true JP6834257B2 (ja) 2021-02-24

Family

ID=61243536

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016168673A Active JP6834257B2 (ja) 2016-08-31 2016-08-31 発光素子の製造方法

Country Status (2)

Country Link
US (1) US10804424B2 (ja)
JP (1) JP6834257B2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102468815B1 (ko) * 2018-04-04 2022-11-18 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 반도체 소자
JP7096489B2 (ja) * 2018-09-20 2022-07-06 日亜化学工業株式会社 半導体素子の製造方法
JPWO2020100294A1 (ja) * 2018-11-16 2021-09-24 堺ディスプレイプロダクト株式会社 マイクロｌｅｄデバイスおよびその製造方法
WO2020100293A1 (ja) * 2018-11-16 2020-05-22 堺ディスプレイプロダクト株式会社 マイクロｌｅｄデバイスおよびその製造方法
CN109994578B (zh) * 2019-01-09 2020-12-11 南京邮电大学 垂直结构蓝光发光二极管及其制备方法
FI130884B1 (fi) * 2021-07-06 2024-05-08 Teknologian Tutkimuskeskus Vtt Oy Liitosrakenne
FI20215792A1 (en) * 2021-07-06 2023-01-07 Teknologian Tutkimuskeskus Vtt Oy Connection structure

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005243738A (ja) * 2004-02-24 2005-09-08 Kyocera Corp 発光素子収納用パッケージおよび発光装置
JP4933130B2 (ja) * 2006-02-16 2012-05-16 昭和電工株式会社 ＧａＮ系半導体発光素子およびその製造方法
JP5334158B2 (ja) * 2008-07-15 2013-11-06 シャープ株式会社 窒化物半導体発光素子および窒化物半導体発光素子の製造方法
JP2010201748A (ja) * 2009-03-03 2010-09-16 Fuji Xerox Co Ltd プリントヘッド、画像形成装置及びプリントヘッド製造方法
JP5148647B2 (ja) * 2010-03-05 2013-02-20 株式会社東芝 半導体発光素子、半導体発光装置及び半導体発光素子の製造方法
JP5569158B2 (ja) * 2010-06-08 2014-08-13 日亜化学工業株式会社 発光装置及びその製造方法
JP5787739B2 (ja) * 2011-12-16 2015-09-30 株式会社東芝 半導体発光装置およびその製造方法
JP5913955B2 (ja) * 2011-12-19 2016-05-11 昭和電工株式会社 発光ダイオード及びその製造方法
CN104011886B (zh) * 2011-12-23 2017-03-08 首尔伟傲世有限公司 发光二极管及其制造方法
US9196807B2 (en) 2012-10-24 2015-11-24 Nichia Corporation Light emitting element
JP6011244B2 (ja) 2012-10-24 2016-10-19 日亜化学工業株式会社 半導体発光素子
JP6153351B2 (ja) * 2013-03-11 2017-06-28 スタンレー電気株式会社 半導体発光装置
JP5974980B2 (ja) 2013-05-31 2016-08-23 ウシオ電機株式会社 窒化物半導体発光素子
KR102076238B1 (ko) * 2013-07-15 2020-02-12 엘지이노텍 주식회사 발광 소자
JP2015177132A (ja) * 2014-03-17 2015-10-05 ウシオ電機株式会社 半導体発光素子及びその製造方法
JP2016100487A (ja) 2014-11-21 2016-05-30 スタンレー電気株式会社 発光装置
WO2016117424A1 (ja) * 2015-01-20 2016-07-28 日本碍子株式会社 シャフト端部取付構造

Also Published As

Publication number Publication date
US10804424B2 (en) 2020-10-13
US20180062025A1 (en) 2018-03-01
JP2018037500A (ja) 2018-03-08

Similar Documents

Publication Publication Date Title
JP6834257B2 (ja) 発光素子の製造方法
US8426884B2 (en) Light emitting diode with supporting substrate side electrodes and wiring structures
TWI482309B (zh) 具有ｐ接觸及ｎ接觸與基板電絕緣的薄膜發光二極體
US9368687B2 (en) Group-III nitride semiconductor light-emitting element and manufacturing method therefor
JP6720472B2 (ja) 発光素子の製造方法
TWI300277B (en) Method for manufacturing gallium nitride light emitting diode devices
JP6582754B2 (ja) 複合基板、発光装置、及び発光装置の製造方法
JP6789675B2 (ja) 半導体発光素子およびその製造方法
JP2011009796A (ja) 垂直構造窒化ガリウム系発光ダイオ−ド素子及びその製造方法
JP2008053685A (ja) 垂直構造窒化ガリウム系発光ダイオード素子及びその製造方法
JP2011522427A (ja) オプトエレクトロニクス部品およびその製造方法
TWI517441B (zh) 半導體發光裝置及其製造方法
EP2797129B1 (en) Semiconductor light emitting apparatus
TWI478384B (zh) Semiconductor light emitting element and manufacturing method thereof
JP2012015438A (ja) 半導体発光装置
JP6855787B2 (ja) 発光素子
JP2010027768A (ja) 発光装置及び発光装置の製造方法
JP2008140872A (ja) Ｉｉｉ−ｖ族半導体素子、およびその製造方法
JP2012174902A (ja) 窒化物半導体発光素子の製造方法
JP2012015437A (ja) 半導体発光装置
TW201214746A (en) Method for manufacturing semiconductor light emitting device
JP7048875B2 (ja) 発光装置の製造方法
JP6136717B2 (ja) 発光素子、発光装置及び発光素子の製造方法
JP6245791B2 (ja) 縦型窒化物半導体素子およびその製造方法
JP2014154693A (ja) Ｉｉｉ族窒化物半導体発光素子およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190305

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200120

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200204

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200331

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200707

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200831

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210105

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210118

R150 Certificate of patent or registration of utility model

Ref document number: 6834257

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250