JP2012015438A - 半導体発光装置 - Google Patents

Abstract

【課題】熱伝導性や生産性、実装面積に対するメリットから回路基板上にＬＥＤ素子とともに、静電気による破壊を防止するためのツェナーダイオードをフリップチップ実装することがある。このときツェナーダイオードの反射率が低いためＬＥＤ装置の発光効率が低下する。
【解決手段】回路基板１２の上面にＬＥＤ素子１３をフリップチップ実装するとともに、回路基板１２の上面に設けられた凹部にツェナーダイオード１７をフリップチップ実装し、白インク１８で回路基板１２の上面とともにツェナーダイオード１７を覆う。この結果、ツェナーダイオード１７による反射損失がなくなるのでＬＥＤ装置１０の発光効率が改善する。
【選択図】図８

Description

本発明は、回路基板上に半導体発光素子と保護素子とがともにフリップチップ実装される半導体発光装置に関する。

半導体発光装置（以後とくに断らない限りＬＥＤ装置と呼ぶ）は熱伝導性や生産性、実装面積効率などを改善するため半導体発光素子（以後とくに断らない限りＬＥＤ素子と呼ぶ）をフリップチップ実装することがある。またＬＥＤ装置は、発光効率を改善するためＬＥＤ素子が実装された回路基板の表面に反射性微粒子とバインダーを混練した白インクを塗布することがある。例えば、フリップチップ実装ではないが、特許文献１の図７及び段落（００２０）には、白色系の樹脂からなる反射膜３０（白インク）により発光素子１４（ＬＥＤ素子）から発せられる光を上方に向けて反射させることができる発光ダイオード１１（ＬＥＤ装置）が記載されている。

発光効率の改善とは別にＬＥＤ装置は静電気や高電圧サージによるＬＥＤ素子の破壊が課題になっている。このためＬＥＤ装置にツェナーダイオード等の保護素子を備えることがある。ところが保護素子は反射率が低いためＬＥＤ素子に隣接させるとＬＥＤ装置の発光効率を低下させてしまう。この課題に加え実装領域が負担となるため回路基板の裏側や反射カップの内側に保護素子を実装することが提案されている。例えば特許文献２には絶縁基板（回路基板）の上面にＬＥＤチップ（ＬＥＤ素子）を実装し、下面にツェナーダイオードチップを実装して実装領域の課題解決を図っている。特に図３には、フェースダウンボンディング（フリップチップ実装）で絶縁基板１０の上面にＬＥＤチップ３を実装し、絶縁基板１０の下面に形成した凹部にツェナーダイオードチップ５をワイアーボンディング実装した様子が示されている。

特開２００９−１７６８４７号公報 （図７，（００２０）） 特開２００１−３６１４０号公報 （図３）

特許文献２のように回路基板の裏面に保護素子を設けるＬＥＤ装置は、回路基板が厚くなったり、その形状が複雑になったりする。また回路基板の両面にそれぞれＬＥＤ素子と保護素子を実装するので製造工程が煩瑣になる。フリップチップ実装は実装面積効率が良好であることから、生産性を鑑みると回路基板の同一面上にＬＥＤ素子と保護素子をフリップチップ実装することが好ましいが、保護素子の実装領域が暗くなるという課題が残る。また反射カップのように保護素子を隠す部材を備えないＬＥＤ装置も多い。そこで本発明は、この課題に鑑みてなされたものであり、回路基板の同一面上に半導体発光素子と保護素子をともにフリップチップ実装しても、保護素子による発光効率の低下のない半導体発光装置を提供することを目的とする。

上記課題を解決するため本発明は、回路基板上に半導体発光素子とともに保護素子がフリップチップ実装される半導体発光装置において、
前記半導体発光素子と前記保護素子が前記回路基板の電極と接続するためのバンプを備え、
前記回路基板が凹部を有し、該凹部に前記保護素子が配置され、該保護素子を白インクで覆うことを特徴とする。

前記回路基板の実装面において前記回路基板と前記半導体発光素子の電極同士が接続する領域に導電性のポストを備えることが好ましい。

前記バンプが電解メッキ法で形成した金バンプであり、前記回路基板の電極と金錫共晶で接合することが好ましい。

本発明の半導体発光装置は、熱伝導性や生産性、実装面積効率が優れているフリップチップ実装を採用しても、回路基板に凹部を設け、保護素子をこの凹部に配置し白インクで埋設しているので、保護素子による発光効率の低下がなくなるという効果を発揮する。

本発明の第１実施形態におけるＬＥＤ装置の斜視図。 図１のＬＥＤ装置の斜視図。 図２のＬＥＤ装置の回路図。 図２のＬＥＤ素子をバンプ面から見た平面図。 図２のＬＥＤ素子の断面図。 図３のツェナーダイオードをバンプ面から見た平面図。 図３のツェナーダイオードの断面図。 図１のＬＥＤ装置の断面図。 図８のＤで示す領域の拡大図。 図１のＬＥＤ装置を製造するための説明図。 図１０で用いた集合基板の平面図。 本発明の第２実施形態におけるＬＥＤ装置の断面図。 図１２のＬＥＤ装置を製造するための説明図。

以下、添付図１〜１３を参照しながら本発明の好適な実施形態について詳細に説明する。なお図面の説明において、同一または相当要素には同一の符号を付し、重複する説明は省略する。また説明のため部材の縮尺は適宜変更している。
（第１実施形態）

添付図１〜１１を参照して本発明の第１実施形態を詳細に説明する。図１は本実施形態のＬＥＤ装置（半導体発光装置）の外観を説明するために描いたＬＥＤ装置１０の斜視図である。ＬＥＤ装置１０は回路基板１２の上に蛍光体を含有した樹脂層１１が積層している。樹脂層１１は蛍光体を含有するシリコーン樹脂からなる。

図２により図１のＬＥＤ装置１０に実装されたＬＥＤ素子１３とツェナーダイオードの実装状況を概説する。図２は図１のＬＥＤ装置１０から樹脂層１１を剥がしとった状態のＬＥＤ装置２０の斜視図である。図２に示すように回路基板１２上に白インク１８が塗布されている。白インク１８はＬＥＤ素子１３の周囲に開口部１８ｂがある。ツェナーダイオードは白インクに埋設されているため図示していないが、図中ＬＥＤ素子１３に隣接し奥側に配置されている。また回路基板１２の上面には−電極（図示せず）と＋電極（図示せず）が形成されており、ＬＥＤ素子１３のｎ側バンプ（カソード電極、図示せず）及びｐ側バンプ（アノード電極、図示せず）、並びにツェナーダイオードの二つのバンプ（図示せず）がそれぞれ−電極と＋電極に接続している。

図３によりＬＥＤ装置２０の回路を説明する。図３はＬＥＤ装置２０の回路図である。ＬＥＤ素子１３のアノード及びカソードはそれぞれ＋電極１５及び−電極１４と接続する。ツェナーダイオード１７は、ＬＥＤ素子１３の順方向（図の左から右）を向くツェナーダイオード素子１７ａと逆方向を向くツェナーダイオード素子１７ｂがカソード同士を接続するようにして向かい合ったものであり、ツェナーダイオード素子１７ａ及びツェナーダイオード素子１７ｂのアノードはそれぞれ＋電極１５及び−電極１４と接続する。なおツェナーダイオード１７は、たまたま現在生産されているウェハーをフリップチップに流用したため２素子構造となってしまったものである。フリップチップ実装専用のウェハーを起こせば逆方向のツェナーダイオード素子１７ｂだけで済むようになり、このときは＋電極１５とツェナーダイオード素子１７ｂのカソードが接続する。

図３において、−電極１４に＋方向の大きなサージが入ると、サージ電流は、まずツェナーダイオード素子１７ｂ、次にツェナーダイオード素子１７ａを経由して＋電極１５に抜ける。＋電極１５に−方向の大きなサージが入る場合も同様である。このようにしてＬＥＤ素子１３はサージ（静電気も含む）から守られる。

図４によりＬＥＤ素子１３の電極面を説明する。図４はＬＥＤ素子１３を電極面側から眺めた平面図である。ｎ型半導体層２１は、上層にあるｐ型半導体層２２から一部分が露出している。ｎ側バンプ２３はｎ型半導体層２１に接続し、ｐ側バンプ２４はｐ型半導体層２２に接続している。なおｎ側バンプ２３はｐ側バンプ２４より平面積が小さく、ｎ側バンプ２３およびｐ側バンプ２４は電解メッキ法で形成した金バンプである。

図５によりＬＥＤ素子１３の断面を説明する。図５は図４のＢ−Ｂ線に沿ったＬＥＤ素子１３の断面図である。なおｎ側バンプ２３とｐ側バンプ２４が同時に図示できるように図４ではＢ−Ｂ線を曲げている。図５に示すようにサファイア基板２５の下にｎ型半導体層２１があり、さらにｎ型半導体層２１の下面にはｐ型半導体層２２がある。ｎ型半導体層２１とｐ型半導体層２２にはそれぞれｎ側バンプ２３とｐ側バンプ２４が付着している。サファイア基板２５は厚さが２００〜３００μｍ、ｎ型半導体層２１は厚さが５μｍ程度、ｐ型半導体層２２は厚みが１μｍ程度であり、ｎ側バンプ及びｐ側バンプ２３，２４は厚さが１０〜３０μｍである。発光層（図示せず）は、ｎ型半導体層２１とｐ型半導体層２２の境界部にあり、平面的な形状は概ねｐ型半導体層２２に等しい。

図６によりツェナーダイオード１７の電極面を説明する。図６はツェナーダイオード１７を電極面側から眺めた平面図である。保護膜３６上には図３で述べた−電極１４及び＋電極１５（図示せず）と接続するバンプ３３及びバンプ３４がある。ツェナーダイオード１７は、２個のツェナーダイオード素子１７ａ，１７ｂが向かい合ったものなのでバンプ３３，バンプ３４が特性上の違いを持たないにもかかわらず、ダイオードの一種であることを示すため便宜上バンプ３３，３４の大きさを変えている。

図７によりツェナーダイオード１７の断面を説明する。図７は図６のＣ−Ｃ線に沿ったツェナーダイオード１７の断面図である。ｎ型のＳｉ基板３１の下部に二つのｐ型半導体領域３２ａ，３２ｂがある。Ｓｉ基板３１及びｐ型半導体領域３２ａ，３２ｂの下面を覆う保護膜３６は、ｐ型半導体領域３２ａ，３２ｂに開口部があり、それぞれの開口部３２ａ，３２ｂはアルミ電極３５ａ，３５ｂで覆われている。このアルミ電極３５ａ，３５ｂにはそれぞれバンプ３４，３３が接続している。

図８によりＬＥＤ装置１０の積層構造を説明する。図８は、図２のＡ−Ａ線に沿うようにして描いた図１のＬＥＤ装置１０の断面図である。なおＬＥＤ素子１３のｎ及びｐ側バンプ２３，２４とツェナーダイオード１７のバンプ３３と回路基板１２のスルーホール１４ａ，１５ａを同時に図示できるように図２においてＡ−Ａ線を屈曲させた。またＬＥＤ
素子１３の断面は図５と同じものであり、ツェナーダイオード１７の断面は図７より簡略化している。

回路基板１２は板材１６と−及び＋電極１４，１５、スルーホール電極１４ａ，１５ａ、出力電極１４ｂ，１５ｂからなっている。板材１６の上面に形成された−電極１４及び＋電極１５は、マザー基板（図示せず）の電極と接続するため板材１６の下面に形成された出力電極１４ｂ，１５ｂとそれぞれスルーホール１４ａ，１５ａで接続している。また回路基板１２には凹部があり、その凹部に−電極１４と＋電極１５（図示せず）が設けられている。ツェナーダイオード１７は凹部においてフリップチップ実装され、バンプ３３，３４（図示せず）がそれぞれ−及び＋電極１４，１５と接続している。ＬＥＤ素子１３もフリップチップ実装され、ｎ側バンプ２３及びｐ側バンプ２４がそれぞれ−及び＋電極１４，１５と接続している。白インク１８は、ＬＥＤ素子１３の実装領域を除き、ツェナーダイオード１７の実装領域（凹部）を含む回路基板１２の上面全体を覆っている。蛍光体を含有した樹脂層１１は白インク１８、ＬＥＤ素子１３、及びＬＥＤ素子１３の周囲を覆っている。

回路基板１２の板材１６は厚さが３００μｍでアルミナからなる。−及び＋電極１４，１５と出力電極１４ｂ，１５ｂは厚さが１０μｍ程度でニッケルと金を積層した銅箔である。スルーホール１４ａ，１５ａは直径が２００μｍで銅ペーストが充填されている。凹部は深さが２００μｍ程度で周囲が斜面になっている。白インク１８は、酸化チタンの微粒子とオルガノポリシロキサン或いはシリコーン樹脂からなるバインダーを混練したもので、ツェナーダイオード１７の上面部の厚さが３０μｍ以上になるように塗布されている。樹脂層１１は厚さが４００μｍ程度でシリコーンからなる。

図９により回路基板１２からツェナーダイオード１７のｐ型半導体領域３２ｂに至る積層構造を詳細に説明する。図９は図８のＤで囲んだ領域の拡大図である。回路基板１２の板材１６上には、−電極１４、金錫共晶層３３ｃ、金バンプ部３３ｂ、ＵＢＭ（アンダーバンプメタル）層３３ａ、アルミ電極３５ｂ、ｐ型半導体領域３２ｂが積層している。バンプ３３は、金錫共晶層３３ｃ、金バンプ部３３ｂ、ＵＢＭ層３３ａの積層物である。金錫共晶層３３ｃは厚さが２〜３μｍでバンプ３３と−電極１４を接合する。金錫共晶接合は融点を３００℃〜４２０℃に設定できるため、２５０℃前後のリフロー温度でＬＥＤ装置１０をマザー基板に実装するときに、共晶接合部が固体のまま維持されることから有利な接合法である。金バンプ部３３ｂは厚さが１０〜３０μｍである。ＵＢＭ層３３ａは、ウェハー状態で金バンプ部３３ｂを電解メッキ法により形成するときの共通電極（メッキ電極ともいう）がバンプ３３（及びバンプ３４）同士を分離する際に残ったものであり、厚さが０．３μｍで、ＴｉＷとＡｕの２層構造になっている。またアルミ電極３５ｂは厚さが１μｍ程度である。

図１０により本実施形態のＬＥＤ装置１０の製造方法を説明する。図１０は本実施形態のＬＥＤ装置１０を製造する工程の説明図である。（ａ）は粘着シート４１の下面に接着した多数のツェナーダイオード１７を集合基板４２の電極と位置合わせする工程を示している。粘着シート４１下面においてツェナーダイオード１７は予め集合基板４２の電極ピッチに合わせて配列している。集合基板４２には切断分離すると回路基板となる回路基板領域が多数配列しており、各回路基板領域には凹部や、−及び＋電極１４，１５、スルーホール１４ａ，１５ａ（図示せず）、出力電極１４ｂ，１５ｂ（図示せず）が形成されている。（ｂ）はツェナーダイオード１７を集合基板４２の電極と接合する工程を示している。位置合わせが完了したら集合基板４２を加熱台４４上に載せ、ヘッド４３で粘着シート４１の上から加圧する。ヘッド４３で集合基板４２を固定したら接合部が３００℃よりやや高い温度を数秒維持できるように加熱台４４の温度を上昇させる。加熱が終わり集合基板４２が冷却したら加圧を止め集合基板４２を取り出す。（ｃ）は粘着シート４１を剥
がす工程を示している。粘着シート４１は加熱により粘着力を失うようにしてあるので集合基板４２から簡単に粘着シート４１を剥がすことができる。（ｄ）はメタルマスク（図示せず）を用いた印刷法により集合基板４２上に白インク１８を塗布する工程を示している。（ｅ）は（ａ）と同様に多数のＬＥＤ素子１３を粘着シート４５に配置し集合基板４２の電極と位置合わせする工程を示している。（ｆ）は（ｂ）と同様に多数のＬＥＤ素子１３を接合する工程を示している。（ｇ）は（ｃ）と同様に粘着シート４５を剥がす工程を示している。（ｈ）は集合基板４２上に樹脂層１１ｄを形成する工程を示している。ＬＥＤ素子１３及びツェナーダイオード１７が接合した集合基板４２を金型に装填し、集合基板４２を樹脂で覆ってから金型とともに樹脂を加熱し硬化させる。（ｉ）はダイシング機により集合基板４２を切断し、個片化してＬＥＤ装置１０を得る工程を示している。

図１１により、図１０（ａ）の状態にある集合基板４２について説明する。図１１は集合基板４２の一部分を拡大した平面図である。集合基板４２には点線で示した切断線４８があり、切断線４８により囲まれた領域が回路基板領域である。図１０（ｉ）の個片化する工程おいて切断線４８で個々の回路基板領域が分割される。各回路基板領域には、−及び＋電極１４，１５が形成されている。同様に各領域には出力電極１４ｂ，１５ｂ（図示せず）とスルーホール１４ａ，１５ａ（図示せず）も形成されている。参考のためひとつの回路基板領域に、凹部４９（実線）と、ＬＥＤ素子１３とツェナーダイオード１７が実装される領域１３ａ，１７ｃ（点線で囲んだ白抜きの図形）を示した。

電解メッキ法は厚みの制御が容易であり、底面が概ね平面となる。例えば、ＬＥＤ素子１３のｎ側及びｐ側バンプ２３，２４よりもツェナーダイオード１７のバンプ３３，３４を薄くすれば、ツェナーダイオード１７の上面を容易に下げられる。バンプ３３，３４のコアとなる部材は金に限らず半田や銅、アルミニウムなど他の金属材料であっても良い。金バンプであれば前述のように金錫共晶による接合が適用できるのでリフロー時の安定性が保証される。

本実施形態では図８に示されるようにＬＥＤ素子１３とツェナーダイオード１７が隣接している。従来はツェナーダイオードの裏面の反射率が低く、ツェナーダイオードの実装領域が暗くなっていたため、ツェナーダイオードをＬＥＤ素子から遠く離れた位置に配置することがあった。これは静電気による破壊に対しＬＥＤ装置を弱くする要因となっていた。いっぽう本実施形態は、ツェナーダイオード１７の実装領域に暗い部分が生じなくったことでＬＥＤ素子１３とツェナーダイオード１７を近接させることが可能となり、静電耐圧が向上するという副次的な効果も現れた。
（第２実施形態）

添付図１２，１３を参照しながら、本発明の第２実施形態について詳細に説明する。ＬＥＤ装置の外観、回路基板１２、回路、ＬＥＤ素子１３及びツェナーダイオード１７は第１実施形態と等しい。なお説明のなかでサフィックスをつけて第２実施形態であることを明示している部分がある。

図１２により本実施形態のＬＥＤ装置１０ａ（サフィックス変更）の断面を説明する。図１２も図２のＡ−Ａ線に沿うようにして描いたＬＥＤ装置１０ａの断面図である（なお本実施形態は開口部１８ｂ（図２）がない）。回路基板１２は、ＬＥＤ素子１３のｎ側及びｐ側バンプ２３，２４と−及び＋電極１４，１５の間に金からなる柱状の配線(以後ポストと呼ぶ)５１，５２を備えている。白インク１８ａはポスト５１，５２を除き、ツェナーダイオード１７ｄの実装領域を含む回路基板１２上面に塗布されており、その上面とポスト５１，５２の上面は高さが等しい。ポスト５１，５２は高さが数十μｍ程度であり、金以外に銅などでも良い。ツェナーダイオード１７ｄは第１実施形態におけるツェナーダイオード１７よりもポスト５１，５２の分、Ｓｉ基板３１ａないしバンプ３３ａを厚く
できる。とくにＳｉ基板３１ａを厚く出来ることは加工を容易にする。樹脂層１１は白インク１８ａとＬＥＤ素子１３を覆っている。

図１３により本実施形態のＬＥＤ装置１０ａの製造方法を説明する。図１３は本実施形態のＬＥＤ装置１０ａを製造する工程の説明図である。（ａ）のツェナーダイオード１７ｄと集合基板４２の電極とを置合わせする工程、（ｂ）のツェナーダイオード１７ｄを集合基板４２の電極の接合する工程は、第１実施形態と同等である。（ｃ）は粘着シート４１を剥がし、電解メッキ法でポスト５１，５２を形成する工程を示している。電解メッキ法は以下のようになる。先ず回路基板１２の上面全体にスパッタ法で共通電極を形成してから、ポスト５１，５２を形成する領域が開口したレジスト膜を形成する。その後回路基板１２を電解液に浸し、通電してポスト５１，５２を成長させる。最後にレジストを除去し、ポスト５１，５２をエッチングマスクとして共通電極を除去する。（ｄ）は集合基板４２上に白インク１８ａを形成する工程を示している。まずポスト５１，５２が覆われるまで白インク１８ａを集合基板４２上面に塗布する。白インク１８ａを硬化させたらポスト５１，５２の上面が現れるまで白インク１８ａを研磨する。（ｅ）〜（ｉ）の工程は第１実施形態と同等である。

本実施形態のＬＥＤ装置１０ａは白インク１８ａとＬＥＤ素子１３の周囲に隙間がないため、第１実施形態のＬＥＤ装置１０に比べ反射領域が大きなっている。このことから第１実施形態のＬＥＤ装置１０よりも発光効率が向上する。また白インク１８ａがＬＥＤ素子１３ｃの底面側に存在しているため、ＬＥＤ素子１３の底面から回路基板１２方向に出射する光を白インク１８ａが遮る。この遮光作用より第１実施形態の場合より樹脂など光で劣化する材料がさらに使い易くなる。

１０，１０ａ…ＬＥＤ装置（半導体発光装置）、
１１…樹脂層、
１２…回路基板、
１３…ＬＥＤ素子（半導体発光素子）、
１３ａ…ＬＥＤ素子の実装領域、
１４…−電極、
１４ａ，１５ａ…スルーホール、
１４ｂ，１５ｂ…出力電極、
１５…＋電極、
１６…板材、
１７，１７ｄ…ツェナーダイオード（保護素子）、
１７ａ，１７ｂ…ツェナーダイオード素子
１７ｃ…ツェナーダイオードの実装領域、
１８…白インク、
１８ｂ…開口部、
２１…ｎ型半導体層、
２２…ｐ型半導体層、
２３…ｎ側バンプ、
２４…ｐ側バンプ、
２５…サファイア基板、
３１，３１ａ…Ｓｉ基板、
３２ａ，３２ｂ…ｐ型半導体領域、
３３，３４…バンプ、
３３ａ…金錫共晶層、
３３ｂ…金バンプ部、
３３ｃ…ＵＢＭ層、
３５ａ、３５ｂ…アルミ電極、
３６…保護膜、
４１，４５…粘着シート、
４２…集合基板、
４３，４６…ヘッド、
４４，４７…加熱台、
４８…切断線、
４９…凹部、
５１，５２…ポスト。

Claims (3)

1. 回路基板上に半導体発光素子とともに保護素子がフリップチップ実装される半導体発光装置において、
   前記半導体発光素子と前記保護素子が前記回路基板の電極と接続するためのバンプを備え、
   前記回路基板が凹部を有し、該凹部に前記保護素子が配置され、該保護素子を白インクで覆うことを特徴とする半導体発光装置。
2. 前記回路基板の実装面において前記回路基板と前記半導体発光素子の電極同士が接続する領域に導電性のポストを備えることを特徴とする請求項１に記載の半導体発光装置。
3. 前記バンプが電解メッキ法で形成した金バンプであり、前記回路基板の電極と金錫共晶で接合することを特徴とする請求項１又は２のいずれか一項に記載の半導体発光装置。
   

Images