JPWO2014064871A1 - 発光装置およびその製造方法ならびに発光装置実装体 - Google Patents

発光装置およびその製造方法ならびに発光装置実装体 Download PDF

Info

Publication number
JPWO2014064871A1
JPWO2014064871A1 JP2014543126A JP2014543126A JPWO2014064871A1 JP WO2014064871 A1 JPWO2014064871 A1 JP WO2014064871A1 JP 2014543126 A JP2014543126 A JP 2014543126A JP 2014543126 A JP2014543126 A JP 2014543126A JP WO2014064871 A1 JPWO2014064871 A1 JP WO2014064871A1
Authority
JP
Japan
Prior art keywords
light emitting
emitting element
emitting device
electrode
extraction electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014543126A
Other languages
English (en)
Inventor
佳宏 冨田
佳宏 冨田
享 澤田
享 澤田
中谷 誠一
誠一 中谷
川北 晃司
晃司 川北
山下 嘉久
嘉久 山下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Intellectual Property Management Co Ltd
Original Assignee
Panasonic Intellectual Property Management Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Intellectual Property Management Co Ltd filed Critical Panasonic Intellectual Property Management Co Ltd
Publication of JPWO2014064871A1 publication Critical patent/JPWO2014064871A1/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64Heat extraction or cooling elements
    • H01L33/644Heat extraction or cooling elements in intimate contact or integrated with parts of the device other than the semiconductor body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/385Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending at least partially onto a side surface of the semiconductor body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483Containers
    • H01L33/486Containers adapted for surface mounting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52Encapsulations
    • H01L33/54Encapsulations having a particular shape
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58Optical field-shaping elements
    • H01L33/60Reflective elements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64Heat extraction or cooling elements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64Heat extraction or cooling elements
    • H01L33/642Heat extraction or cooling elements characterized by the shape
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64Heat extraction or cooling elements
    • H01L33/647Heat extraction or cooling elements the elements conducting electric current to or from the semiconductor body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/023Redistribution layers [RDL] for bonding areas
    • H01L2224/0237Disposition of the redistribution layers
    • H01L2224/02379Fan-out arrangement
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026Bonding areas specifically adapted for layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05541Structure
    • H01L2224/05548Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0555Shape
    • H01L2224/05552Shape in top view
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0555Shape
    • H01L2224/05556Shape in side view
    • H01L2224/05557Shape in side view comprising protrusions or indentations
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061Disposition
    • H01L2224/0612Layout
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26152Auxiliary members for layer connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/26175Flow barriers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/291Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48463Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/49105Connecting at different heights
    • H01L2224/49107Connecting at different heights on the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93Batch processes
    • H01L2224/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/96Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1203Rectifying Diode
    • H01L2924/12035Zener diode
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1204Optical Diode
    • H01L2924/12041LED
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1204Optical Diode
    • H01L2924/12042LASER
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/35Mechanical effects
    • H01L2924/351Thermal stress
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008Processes
    • H01L2933/0016Processes relating to electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008Processes
    • H01L2933/0033Processes relating to semiconductor body packages
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008Processes
    • H01L2933/0033Processes relating to semiconductor body packages
    • H01L2933/0058Processes relating to semiconductor body packages relating to optical field-shaping elements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008Processes
    • H01L2933/0033Processes relating to semiconductor body packages
    • H01L2933/0066Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64Heat extraction or cooling elements
    • H01L33/641Heat extraction or cooling elements characterized by the materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Led Device Packages (AREA)
  • Led Devices (AREA)

Abstract

本発明の発光装置は、発光素子、素子電極、引出し電極および支持体を有して成る。本発明の発光装置では、支持体の主面と発光素子のアクティブ面とが略面一となる形態で発光素子が該支持体によって支持固定されている。また、素子電極と面接続する引出し電極は、発光素子のアクティブ面を全体的に覆うと共に、発光素子の周縁部を超えて支持体の主面にまで延在している。

Description

本発明は、発光装置、その製造方法および実装体に関する。より詳細には、本発明は発光ダイオード(以下「LED」とも称する)を備えた発光装置、それを用いた実装体および発光装置の製造方法に関する。
光源としてのLEDは、省エネルギーかつ長寿命であることから、種々の用途に用いられている。近年では、例えば表示装置(液晶画面)バックライト光源、カメラフラッシュ用途、さらには各種照明用途や特殊照明、車載ライトなど、高輝度が必要な用途においてLEDが用いられてきている。
高輝度のLEDを達成するためには、LEDチップに印加された電力をいかに効率良く光として取り出すかといった発光効率や光取出しの観点が考慮されるものの課題は多い。例えば高輝度を図るべくLEDに印加する電流を大きくして光量を増大させることが考えられる。しかしながら、電流を大きくすると、電流密度の集中による発光効率の低下が引き起こされたり、発熱量の増大によるLEDチップの特性劣化などが引き起こされたりする。
特開2009-129928号公報 国際公開(WO)第08/088165号公報
現状のLEDチップ実装に用いられているパッケージ形態は、「ワイヤーボンディング型(W/B型)」と「フリップチップ型(F/C型)」との2種類に大きく分けられる。「ワイヤーボンディング型(W/B型)」(図13(a))は、LEDチップの電極が上側を向いており、かかる上向き電極に接続された金ワイヤによって電気的な接続が図られている。これに対して、「フリップチップ型(F/C型)」(図13(b))は、LEDチップの電極が下側を向いており、かかる下向き電極に接続された金バンプを介して電気的な接続が図られている。ちなみに、LEDチップ自体は、図13(c)に示されるような形態を有している。即ち、LED基板101上にn型層102が形成されその一部に電極膜が形成されることでカソード電極103が設けられている一方、カソード電極103以外のn型層102上に発光層およびp型層104が形成され、その上に電極膜が形成されることでアノード電極105が設けられている。
本願発明者らが鋭意検討した結果、かかる現状のLED実装形態については以下の課題があることを見出した。
まず、「ワイヤーボンディング型(W/B型)」および「フリップチップ型(F/C型)」のいずれの実装形態においても、カソード電極103およびアノード電極105上でボンディングワイヤー110やバンプ120との接続を行なう必要があるので、そのボンディングエリア106を確保するためにある程度以上の電極サイズが必要となる(例えば、かかる電極サイズは100μm×100μm程度必要となる場合がある)。特に発光に寄与しないカソード電極103のサイズが必要である。それゆえ、LEDチップ面積のうち発光に寄与するアノード電極105として使用できる面積が制限されてしまい、チップ面積を有効に発光面として使用できない。このことは小面積のLEDチップや大電流での発光の際に電流密度の増加を招くことを意味しており、発光効率の低下や発熱量の増大を引き起こしてしまう。
また、特に「ワイヤーボンディング型(W/B型)」においては、LEDチップのアクティブ面が光出射方向になるためアノード電極105に透明導電膜が用いられるものの、直接ワイヤーボンディングができないため、アノード電極の一部に金属薄膜からなるボンディングパッド105’を設ける必要がある。それゆえ、ボンディングパッド105’が光を遮ってしまい、光取り出しできるLED領域が制限されるので、結果として光取り出し量が減じられてしまう。また、「ワイヤーボンディング型(W/B型)」では、そもそもワイヤ自体が光を遮るので、その点も光取り出しの低下要因となっている。
「ワイヤーボンディング型(W/B型)」はLEDチップ裏面全面を基板電極112に接続することができ、LEDチップ直下にサーマルビア113を設けることも可能で、バンプによる接続よりも放熱特性に優れるものの、LEDチップの発熱源となるアクティブ面が上面となっている。従って、このLEDチップの発熱源からパッケージ基板111への放熱経路にLED基板101を介する熱抵抗の分、放熱特性が低下し得る。
一方、「フリップチップ型(F/C型)」は、LED基板101裏面から光出射するため、光を遮るものが存在せず光取り出しの点で好ましいものの、金バンプが熱抵抗となってしまい放熱特性の点で好ましいといえない。具体的には、LEDチップにおいて金バンプ120が占有している面積は僅かにすぎず(占有面積は大きく見積もってもLEDチップ面に対して約25%程度しかならず)、それゆえ、金バンプが放熱の律速となり、パッケージ基板121へと熱が伝わりにくいので放熱性は良くない。さらに、パッケージに用いる基板121は、LEDチップ直下の基板電極122a、122bがアノード用122aとカソード用122bに分離・絶縁されている必要があり、基板電極が薄い必要があることから電極による横方向への熱拡散効果は制約される。また、バンプ接続を行う領域は高い平坦度が要求されるため、平坦度の悪化を招くサーマルビア123をLEDチップの直下に配置することができないので、基板直下への熱伝導も制約される。
本発明はかかる事情に鑑みて為されたものである。即ち、本発明の主たる目的は、光取出し特性および放熱特性の双方を満足させる発光装置を提供することである。
本願発明者らは、従来技術の延長線上で対応するのではなく、新たな方向で対処することによって上記目的の達成を試みた。その結果、上記目的が達成された発光装置発明に至った。具体的には、本発明の発光装置は、発光素子、素子電極、引出し電極および支持体を有して成り、
支持体の主面と発光素子のアクティブ面とが面一となる形態で発光素子が支持体によって支持固定されており、
素子電極と面接続する引出し電極は、発光素子のアクティブ面を全体的に覆うと共に、発光素子の周縁部を超えて支持体の主面にまで延在している。
かかる本発明の発光装置の特徴の1つは、支持体の主面と発光素子のアクティブ面とが略面一となるように発光素子の支持体によって支持固定されていると共に、引出し電極が素子電極と面接続し、発光素子のアクティブ面を全体的に覆いつつ発光素子の周縁部を経て支持体の主面にまで大きく張り出して延在していることである。
また、本発明ではかかる発光装置を用いた実装体も提供される。具体的には、上記発光装置が実装基板に対して実装されていることを特徴とする発光装置実装体が提供される。
更には、本発明では発光装置の製造方法も提供される。具体的には、発光素子、素子電極、引出し電極および支持体を有して成る発光装置の製造方法であって、
(i)支持体の主面と発光素子のアクティブ面とが略面一となるような形態でもって発光素子を支持体に支持固定する工程、および
(ii)発光素子の素子電極と面接続するように引出し電極を形成する工程
を含んで成り、
工程(ii)では、引出し電極によって発光素子のアクティブ面が全体的に覆われると共に、引出し電極が発光素子の周縁部を超えて支持体の主面にまで及ぶように引出し電極の形成を行うことを特徴とする発光装置の製造方法が提供される。
本発明の製造方法の特徴の1つは、支持体の主面と発光素子のアクティブ面とが略面一となるように発光素子を支持体によって支持固定すると共に、発光素子のアクティブ面を全体的に覆いつつ発光素子の周縁部を経て支持体の主面にまで及ぶように引出し電極を大きく形成することである。
本発明の発光装置では、“光取出し特性”と“放熱特性”との双方が好適に達成されている。
具体的には、支持体の主面にまで延在する引出し電極に起因して発光素子の素子電極が実質的に大きく横方向に張り出した形態となっており、発光素子の外周部を素子電極の一部として好適に利用することができる。つまり、発光素子面積を有効に発光面積として使用できる。また、本発明の発光装置を用いた実装体は発光素子の電極が下側に向いたフェースダウン構造となっているので、「発光素子の上側の電極が光を遮る」などといった不都合が回避され、光取り出し量も多くなる。
また、本発明ではバンプを介しておらず(即ち、バンプレスとなっており)、引出し電極を素子電極と面接続させて発光素子のアクティブ面を覆うように設けていることから、効率良い放熱が行われる。特に本発明では、横方向に大きく張り出した引出し電極が大きな厚みで設けられ、かつ、それを銅などの熱伝導性の高い材質から形成できるので、そのような引出し電極を介して発光素子の熱を効率よく外部へと逃がすことができる。また、発光素子の熱源であるアクティブ面に引出し電極が直接設けられた形態となっているので、「ワイヤーボンディング型(W/B型)」のような放熱経路に発光素子の半導体基板を含んだものとなっておらず、熱源から直接放熱を行うことができる。
尚、本発明の製造方法に特に着目してみると、従前の実装では発光素子毎にワイヤ接続やフリップチップ接続を行なっていたのに対して、本発明では、複数の発光素子に対して引出し電極を一括で直接配線形成することが可能であり、生産性が高いといった効果を奏し得る。
本発明の発光装置の構成を模式的に示した断面図 本発明の発光装置に用いる発光素子の構成を説明するための模式的上面図および断面図 本発明における「面接続」を説明するための模式図 第1実施態様における本発明の発光装置の構成を説明するための模式的上面図および断面図 第1実施態様における本発明の発光装置を実装基板上に実装した実装体の構成を説明するための模式的断面図 第2実施態様における本発明の発光装置の構成を説明するための模式的上面図および断面図 第2実施態様における本発明の発光装置を実装基板上に実装した実装体の構成を説明するための模式的断面図 本発明の製造方法を模式的に示した工程断面図 第3実施態様における本発明の製造方法を模式的に示した工程断面図 乾式めっき法で“相対的に小さい平均結晶粒径から成る下地層”を形成した後、湿式めっき法で“相対的に大きい平均結晶粒径から成る引出し電極”を形成する態様を説明するための模式的断面図。 第4実施態様における本発明の製造方法を模式的に示した工程断面図 本発明における枠体の変更態様例を模式的に示した斜視図 従来技術のLEDチップおよびLEDパッケージの構成態様を模式的に示した断面図および上面図
以下にて、本発明の発光装置およびその製造方法を詳細に説明する。尚、図面に示す各種の要素は、本発明の理解のために模式的に示したにすぎず、寸法比や外観などは実物と異なり得ることに留意されたい。
[本発明の発光装置]
図1に、本発明の発光装置の構成を模式的に示す。図示されるように、本発明の発光装置は、発光素子、素子電極、引出し電極および支持体を有して成る。支持体の主面と発光素子のアクティブ面とが面一となる形態で発光素子が支持体によって支持固定されており、素子電極と面接続する引出し電極は、発光素子のアクティブ面を全体的に覆うと共に、発光素子の周縁部を超えて支持体の主面にまで延在している。
このように本願発明の発光装置においては、引出し電極が、素子電極と面接続していると共に、光取出し側の裏側主面に位置するアクティブ面を全体的に覆って厚く大きく張り出すように設けられている。つまり、本発明では、引出し電極が発光素子の素子電極と面接続しつつ横方向に大きく張り出した形態となっているので、かかる引出し電極を介して発光素子の熱を効率よく外部へと逃がすことができる。また、そのような引出し電極の形態であるにも拘わらず引出し電極(およびそれに面接続している素子電極)は光取出しを遮るものとなっていない。
本明細書で用いる『発光装置』という用語は、特段の説明を付さない限り、いわゆる“シングルチップ”のみならず、“マルチチップ”の態様をも包含している。同様にして、本発明の発光装置は、特段の説明を付さない限り、“光の指向性を有する装置”のみならず、“特に光の指向性を有さない装置”の態様をも包含している。また、本明細書で用いる「アクティブ面」とは、発光素子機能に寄与する面のことを実質的に意味しており、具体的には“素子電極が設けられている発光素子面”のことを指している。
本明細書で用いる『周縁部』とは、発光素子の外周縁を成す局所的領域を実質的に指しており、例えば発光素子の外周エッジからその内側80μmまでの局所的領域を指している。尚、別の観点でとらえれば、本発明における『周縁部』は、後述するカソードの素子電極が設けられる領域であるともいえる。
図1に示すように、本発明の発光装置において素子電極は、アクティブ面上に設けられていると共に、発光素子の周縁部の少なくとも一部にも設けられていることが好ましい。つまり、素子電極が周縁部にて局所的に設けられると共に、その内側にも素子電極が大きく広範に設けられていることが好ましい。例えば、発光素子の周縁部にカソード電極としての素子電極が設けられている一方、その内側を広範に占める内部領域にてアノード電極としての素子電極が設けられていてよい。尚、カソード電極は、アノード電極を取り囲むように発光素子の全周縁部に沿って延在するものであってよい(つまり、発光素子の外周部全体に延在するように長尺形態でカソード電極が設けられていてよい。後述する図2を参照のこと)。
このようなカソード電極およびアノード電極を備えた発光素子の構成を図2に示す。図2(a)が発光素子の上面図、図2(b)がその断面図である。図示されるように、発光素子10では、LED基板1上にn型層2が形成され、その周辺領域にカソード電極として素子電極3が形成されている。一方、かかる素子電極3よりも内側の領域上に発光層およびp型層4、その上にアノード電極として素子電極5が形成されている。かかる発光素子の構成では、全面にパッシベーション膜6が形成され、その一部に素子電極3と素子電極5のコンタクト用の開口部7a、7bとが設けられていることが好ましい。あくまでも一例にすぎないが、発光素子10としては、厚さ60〜140um程度(例えば約100μm)、サイズ0.4mm×0.4mm〜0.8mm×0.8mm程度(例えばサイズ約0.6mm×約0.6mm)と、一般に用いられる1mm×1mmよりも小さいサイズであってよい。尚、本発明において『発光素子』は、光を発する素子であって、例えば発光ダイオード(LED)およびそれらを含む電子部品のことを実質的に意味している。従って、本明細書における『発光素子』は、「LEDのベアチップ(即ちLEDチップ)」のみならず、「LEDチップがモールドされたディスクリート・タイプ」をも包含した態様を表すものとして用いている。尚、LEDチップに限らず、半導体レーザーチップなども用いることができる。
素子電極について詳述しておく。素子電極は発光素子の電極を指している。素子電極の材質は、特に制限はなく、常套の発光ダイオード(LED)の電極として用いられている材質であってよい。一例を挙げれば、素子電極は金属材質から構成されていてよく、例えば金電極であってよい。素子電極の厚さも、特に制限はなく、常套の発光ダイオードの電極厚さとして採用されている厚さであってよい。一例を挙げれば、例えば、素子電極厚さは、好ましくは0.5μm〜9μm程度、より好ましくは1.0μm〜5μm程度、更に好ましくは1.5μm〜3μm程度(例えば約2μm)である。
上述したカソード電極/アノード電極のように素子電極が少なくとも2つに分けられている場合、その分けられた素子電極に対応して引出し電極が素子電極とそれぞれ別個に接続してることが好ましい。つまり、素子電極がカソード電極とアノード電極と少なくとも2つのサブ素子電極から構成されている場合、そのサブ素子電極に対応して引出し電極がそれぞれ別個に接続してることが好ましい。より具体的には、図1に示すように、発光素子の周縁部にて局所的に設けられたカソードの素子電極Aに面接続するように引出し電極Aが設けられていると共に、そのカソードよりも内側に位置する主面領域に大きく広範に設けられたアノードの素子電極Bに面接続するように引出し電極Bが設けられていることが好ましい。
本発明では素子電極と引出し電極とは相互に面接続しているが、ここでいう「面接続」とは、各要素の主面同士が相互に接触する態様、つまり、素子電極(特にその露出部、即ち、上記コンタクト用開口部7a、7bから露出している素子電極部)と引出し電極との対向面同士が相互に重なり合う範囲で全て接触する態様を実質的に意味している。具体的には、“素子電極の面(特にその露出面)”と“引出し電極の面”とが相互に重なり合う範囲で全て接触・接合する態様を意味している。換言すれば、本発明にいう「面接続」とは、相互に対向する素子電極の接続側面および取出し電極の接続側面のうち、相互に重なる面領域同士が全接触する態様を意味している(図3における“主面領域A”と“主面領域B”とが全て接触する態様に相当する)。
本発明の発光装置では、図1に示すように、支持体の主面と発光素子のアクティブ面とが面一となる形態で発光素子が支持固定されている。つまり、発光装置の発光素子は、それと面一状態で配置される支持体によって支持固定されている。ここで、本発明にいう「支持固定」とは、発光素子が発光装置において保持されていることを実質的に意味しており、より具体的には発光素子が少なくともその外周部により保持されていることを意味している(即ち、本発明においては少なくとも発光素子の外周縁が支持体と接合または接触することによって発光素子が保持されている)。支持体の材質としては、発光素子を支持固定に資するものであれば、特に制限はなく例えば樹脂材または無機材などであってよい。しかしながら、光取り出しの点を考慮すると、特に透明な材質であることが好ましく、それゆえ、例えば透明エポキシ樹脂、透明シリコーン樹脂などから支持体が構成されていることが好ましい。
特に本発明においては、支持体の主面と発光素子のアクティブ面とが面一になっている。換言すれば、支持体の主面と発光素子のアクティブ面とが同一平面上に存在している。ここでいう「面一」とは、あくまでも“実質的に面一”ことを意味しており、必ずしも厳密なものを指すものではない。この点について具体的に説明すると、本発明では、支持体の主面と発光素子のアクティブ面とのレベル差が±0〜10μmの範囲に入る態様が「面一」に含まれる。
本発明の発光装置では、図1に示すように、引出し電極が、素子電極と面接続していると共に、発光素子のアクティブ面を全体的に覆って大きく張り出すように設けられている。このように横方向に大きく張り出した“引出し電極”であるからこそ、それを介して発光素子の熱を効率よく外部へと逃がすことができ、放熱特性の優れた発光装置が実現され得る。例えば、引出し電極は支持体の外縁に及ぶまで延在しているものであってよい。つまり、支持体の外周エッジに至るまで引出し電極が延在していてよい。このように長く延在した形態の引出し電極によって、より効率的に外部へと熱を逃がすことができる。同様に、引出し電極は、発光素子の周縁部の半分以上の領域を通るように延在するものであってもよい。つまり、引出し電極が、発光素子の周縁部の半分以上の領域を通るように支持体の主面にまで幅広く延在していてよい。このように幅広い形態の引出し電極によっても、より効率的に外部へと熱を逃がすことができる。尚、かかる態様から分かるように、本明細書にいう「全体的に覆う」とは、発光素子のアクティブ面の全体を覆うように広範に又は大きく設けられている形態を実質的に意味している。
引出し電極の材質は、主たる成分が金属であるなら特に制限はない。例えば、銅(Cu)、銀(Ag)、パラジウム(Pd)、白金(Pt)およびニッケル(Ni)から成る群から選択される少なくとも1種の金属材料を引出し電極の主たる材質として用いることができる。“放熱特性”を特に重視する場合、引出し電極は、例えばはんだ材よりも高い熱伝導率を呈する金属材質から成ることが好ましい。つまり、はんだ材の熱伝導率が例えば約45〜約85W/mK程度である場合、それよりも高い熱伝導率を呈する金属を引出し電極の材質として用いることが好ましい。このような高い熱伝導率を呈する金属材を1つ例示すると、銅(Cu)であり、それゆえ、銅から引出し電極が構成されていることが好ましい。
また、本発明では好ましくは引出し電極が比較的厚く設けられている。特に好ましくは引出し電極厚さは素子電極よりも厚くなっている。このように大きな厚みを有する引出し電極では更に効率よく外部へと熱を逃がすことできる。つまり、引出し電極が大きな厚みを有して横方向に大きく張り出す形態に起因して発光装置の放熱特性はより向上したものとなる。例えば、引出し電極は10μm以上の厚さを有することが好ましい。より具体的にいえば、引出し電極の厚さは、好ましくは10〜500μm程度、より好ましくは30〜250μm程度、更に好ましくは100〜200μm程度である。
本発明の発光装置は、これを実装基板の電極上に実装した実装体として利用できる。この点、本発明の発光装置は、その実装体においても、従来のようにパッケージ基板に発光素子を実装してそのパッケージ基板を実装基板に実装するのと異なり、パッケージ基板という放熱経路を介さず、引き出し電極を直接実装基板に基板レスで実装することができるといった特徴を有している。
以下では、本発明の発光装置をより具体的な態様で説明していく。
(第1実施態様)
図4に、図2に示した発光素子10を用いた本発明の発光装置の構成を模式的に示す。図4(a)がその上面図で、図4(b)が断面図である。発光素子10の発光層が設けられた側のアクティブ面を表にして、アクティブ面と支持体21の主面とが概ね同一面内となるように、発光素子10の側面および裏面が支持体21に埋設されて支持固定されている。
支持体21は、発光素子10の光取出し側に設けられる。それゆえ、少なくとも光出射する領域の支持体材質は光学樹脂(例えば透明エポキシ樹脂、透明シリコーン樹脂など)が好ましく、必要に応じて蛍光体を含む光学樹脂であってもよい。
図示する態様から分かるように、発光素子10のアクティブ面上と支持体21主面上とにまたがって、引出し電極22a、22bが形成されている。引出し電極22aはアノード側の素子電極5から、引出し電極22bはカソード側の素子電極3からそれぞれ発光素子10から周辺の支持体21へと電極引出しが行われている。第1実施態様では、発光素子10の周辺領域において引出し電極の凸部22cを設けている。また、引出し電極22aと引出し電極22bとの境界領域には、本発光装置をはんだなどで実装した際の短絡を防止するため、ソルダーレジストなどの絶縁膜23が設けられている。
以上のように、素子電極の少なくとも一部が外周に設けられた発光素子10から、引出し電極22a、22bによって発光素子10の外周部(即ち、周縁部)を経てその外部の支持体21の主面まで電極が横に引き出されており、それゆえ、従来のようなワイヤーボンドやバンプ形成を行なうエリアを必要とせず、発光素子面積をより発光領域に有効に活用することが可能となる。なお、発光素子10の周縁部に設ける素子電極3は、必ずしも発光素子10の外縁(即ち、外縁エッジ)まで設ける必要はなく、必要に応じて引出し電極22aと短絡しないように外縁よりも後退させてもよく、また、外縁部の全周ではなくその少なくとも一部に部分的に設けられていてよい。
引出し電極の材質としては高熱伝導率の材料が好ましく、例えば銅を含む金属材料である。かかる場合、一般的な樹脂の伝導率が約0.2W/mKに対して銅が約400W/mKと極めて高い熱伝導率を有するので、発光素子10の発熱を引出し電極によって横方向へと拡散することができ、放熱性を高めることができる。また、引出し電極を厚くすることで更に横方向(即ち、素子電極の厚み方向と直交する方向)へと効果的に熱拡散させることができる。横方向への大きな熱拡散効果を期待するには、素子電極厚の数μm程度よりも厚い10μm以上の引出し電極厚とすることが好ましい。なお、引出し電極は、その厚さが局所的に異なっていてよく、発光素子の近傍領域の引出し電極部分(特に具体的には発光素子のアクティブ面内領域に位置する引出し電極部分)がその周辺部分よりも厚くなっていてよい。ここでいう「発光素子の近傍領域の引出し電極部分」とは、発光素子に相対的に近い箇所に位置付けられている引出し電極部分のことを意味しており、例えば発光素子と重なるように位置付けられている引出し電極部分である。例示すると、放熱性を高めるために引出し電極22aを約70μm厚の銅層とし、引出し電極の凸部22cは約30μm厚の銅層としてよい(つまり、発光素子のアクティブ面内に位置する引出し電極部分、即ち、LEDチップと重なるような位置する引出し電極部分を約100μmとする一方、それよりも外側の周辺の電極部分を約30μmとしてよい)。また、引出し電極の発光素子10の外周に占める幅をより広くすることも横方向への熱拡散を行なうのに有利である。この点、発光素子10の外周全周のうち半分以上で引出し電極を設けることが好ましい。図4に示す態様では、発光素子10のほぼ全周から熱拡散できる構成としている。
図5に、図4に示される発光装置を実装基板に搭載した実装体の構成を模式的に示す(図5においては、発明の理解のために必要な要素のみを抽出して模式的に示している)。かかる実装体では、実装基板31上に設けた基板電極32a、32bに対して発光装置の引出し電極22a、22bをはんだ34a、34bで接続している。はんだの濡れ広がりを抑えるためにソルダーレジスト33が設けられている。図示されるように、本発明の発光装置は、従前のようなパッケージ基板111や121(図13)を介すことなく、実装基板に直接的にはんだ付け等で実装可能であり、発光素子10で発生した熱をその直下の引出し電極とはんだ層を介して直接直下の実装基板へと放熱できる。従って実装基板31に放熱性の良い基板、例えば熱伝導率が約150W/mKと高い窒化アルミなどを用いると、従前よりも高い放熱性を実現することができる。ここで、実装にSn系のはんだを用いると熱伝導率が50W/mK程度と若干悪いが、発光素子10の直下の領域に引出し電極の凸部22cを設けることで、はんだ付けで発生するはんだ層34aの厚さの中でも発光素子の近傍領域は相対的にはんだ層を薄くでき、はんだによる放熱性の低下を抑えることができる(凸部22cの厚みによっては、引出し電極を基板電極32a,32bに密接させることも可能である)。あくまでも例示にすぎないが、通常のはんだペーストの粒径が20〜30μm程度であることから、凸部22cの厚さを約30μmとすることができるが、はんだ量とはんだ厚とその全接合面積、凸部の厚さと面積などを適切に設計することで凸部22cを基板電極32aに極力密接させることができる。
(第2実施態様)
次に、第2実施態様として「“孔の設けられた枠体”と“孔内に設けられた充填部材”とから構成された支持体」を用いる発光装置について説明する。
図6に、第2実施態様の発光装置の構成を模式的に示す。図6(a)がその上面図で、図6(b)が断面図である。第2実施態様の発光素子では、発光素子10がアクティブ面を表にして、枠体40の孔内部に配置されている。また、枠体40と発光素子10との空隙に充填材41が充填されている。特に、発光素子10のアクティブ面と枠体40の主面と充填材41の主面とが概ね同一面内となるように、発光素子10の側面および裏面が充填材41に埋設されて枠体40と支持固定されている。第2実施態様の発光装置は、図4に示す支持体21の一部である外周部分を枠体40とした構成に相当するといえる。充填材41は支持体21と同様の光学樹脂であってよい。
引出し電極42a、42bは、発光素子10のアクティブ面上と充填材41と枠体40の主面上とにまたがって形成されている。引出し電極42aはアノード側の素子電極5から、引出し電極42bはカソード側の素子電極3からそれぞれ発光素子10から周辺の充填材41や枠体40へと電極引出しを行なっている。さらに、引出し電極42aと引出し電極42bとの境界領域には、本発光装置をはんだなどで実装した際の短絡を防止するため、ソルダーレジストなどの絶縁膜43が設けられている。
第2実施態様の発光装置であっても、素子電極の一部が外周に設けられた発光素子10から、引出し電極42a、42bによって発光素子10の外周部(即ち、周縁部)を経てその外部の充填材41から枠体40の主面まで電極を横に引き出すことができ、図4の構成と同様の効果が得られる。つまり、従来のようなワイヤーボンドやバンプ形成を行なうエリアを必要とせず、発光素子面積をより発光領域に有効に活用することが可能となる。
発光素子10を充填材41に埋設して引出し電極の形成を行ったのと同様、第2実施態様の発光装置では、ツェナーダイオード44を埋設して引出し電極と接続している。LED素子などの発光素子は静電気放電による素子破壊のリスクがあり、その対策としてツェナーダイオードなどの対策部品が用いられ、発光装置内に内蔵されていることがより好ましいためである。
また、第1実施態様の発光装置と同様に、引出し電極の材質として高熱伝導の材料を用いることで、発光素子10の発熱の放熱性を高めることができる。この点、第2実施態様の発光装置では、枠体40に例えば銅を含む金属材料など高熱伝導の材料を用いることで、引出し電極によって横方向に拡散した熱をさらに厚く面積の広い枠体40へと拡散することができ、より高い放熱性を得ることができる。つまり、引出し電極が“発光素子を支持固定する支持体”にまで延在する場合、発光素子の発熱が引出し電極を介して横方向に拡散する、いわゆるヒートスプレッダの機能が発揮され得、より効率良く放熱することができる。例えば高熱伝導材料から成る枠体40の厚さとして引出し電極の2〜3倍(例えば約180μm〜約220μm)とする場合、引出し電極単独よりも3倍以上の横方向への熱拡散が行なえ、放熱性を大きく高めることができる。また、高熱伝導材料から成る枠体40のサイズを発光素子10の面積に対して100倍近い面積(例えば約5mm×約6mm)と大サイズにすることによって、実装基板への放熱を行なう面積を大幅に稼ぐことができ、それによっても放熱性を大きく高めることができる。尚、充填材41の放熱の点においても枠体40に高熱伝導材料を用いることが有効で、枠体40を介して充填材41を冷却する放熱経路を確保することができる。それゆえ、蛍光体や光学樹脂がその損失によって発熱し温度上昇することを抑制し特性劣化を防ぐことができるといった効果も奏され得る。
枠体40の材質として金属などの導電体を用いた場合、引出し電極42a、42bを枠体40に直接形成すると、引出し電極42aと42bが枠体40を介して電気的に短絡する恐れがある。これを回避するために枠体表面に絶縁膜を形成したものを用いてよい。例えば、枠体の母材として銅を用い、少なくとも引出し電極42a、42bと当接する面にシリコン酸化膜やシリコン窒化膜を予め枠体表面に形成しておけばよい。形成する絶縁膜は絶縁性のものであればよいが、樹脂材料は熱伝導率が低いため約5μm以下と薄い絶縁膜にするか、あるいは、無機絶縁膜を用いるのが好ましい。また、枠体の母材としてアルミを用いてその表面を陽極酸化により酸化アルミ膜を形成する「アルマイト処理」によって枠体の表面に絶縁膜を形成する方法を用いてもよい。
枠体40の孔内壁45(即ち、孔を構成する面)を光学反射率の高い壁面としておくと、発光素子10の側面や裏面から出射された光を反射させることができ光取り出しを高めることができる。さらに、枠体40の孔内壁45を発光素子10のアクティブ面側の開口45aよりも光出射側の開口45bの方が大きくなるようテーパー形状とすることで、より有効に光出射側に光を反射することができ(即ち、光を開口方向に効率的に集めることができるので)、光取出しを特に向上させることができる。ここで、光学反射率の高い材質としては、例えば、Ag(銀)、Al(アルミニウム)、Al合金や、Au(金)、Cr(クロム)、Ni(ニッケル)、Pt(白金)、Sn(スズ)、銅(銅)、W(タングステン)およびTi(チタン)などから成る群から選択される少なくとも1種の金属材質を用いてよい。尚、枠体40の表面にこれらの光学反射率の高い材質を皮膜形成したものであってもよい(即ち、孔壁面に光学反射層を設けてもよい)。
図7に、図6に示した第2実施態様の発光装置を実装基板に搭載した実装体の構成を模式的に示す(図7においては、発明の理解のために必要な要素のみを抽出して模式的に示している)。実装基板50上に絶縁層51を介して設けた基板電極52a、52bに発光装置の引出し電極42a、42bを直接的にはんだ54a、54bで接続している。はんだの濡れ広がりを抑えるためにソルダーレジスト53が設けられている。図5に示した実装体と同様に、本発明の発光装置は直接的に実装基板にはんだ付け等で実装可能であり、効率よく実装基板へと放熱を行うことができる。
LED照明の実装基板として良く用いられるアルミベース基板を例に取ると、実装体は、熱伝導性に優れたアルミを実装基板50のベースに用い、絶縁層51として高放熱の樹脂によって、基板電極52a、52bとなる厚い銅箔を接着した構造を有する。高放熱樹脂とはいえ、用いられる樹脂の熱伝導率は高々3W/mK程度と低い。それゆえ、熱伝導率が400W/mKと高い銅箔を70μm程度と厚くすることで極力横方向に熱を拡散し、熱伝導に寄与する絶縁層51の面積を大きく確保することで樹脂層の熱抵抗を下げている。つまり、熱伝導率が約236W/mKと高いアルミベースに放熱することで全体の放熱性を高めた基板となっている。このような実装体では、絶縁層51の熱抵抗を下げるために絶縁層51に達するまでに極力放熱に寄与する面積を拡大するように、横方向の熱拡散を行なうことが有効である。図7に示す構成においては、基板電極52a、52bによる横への熱拡散だけでなく、基板電極よりも格段厚い発光装置の引出し電極ならびに枠体によって横への熱拡散が促進されており、実装基板への放熱を行なう面積を大幅に稼ぐことができるので、放熱性をより高めることができる。
尚、第2実施態様の発光装置では、枠体に高剛性の材料を用いると、発光素子を支持固定する支持体としての剛性を高めることができ、実装基板に実装した際に受ける力学的に受ける応力や熱応力に対して強化できる。換言すれば、枠体に高剛性の材料を用いると、発光装置としての信頼性を高めることができる。
[本発明の発光装置の製造方法]
次に、本発明の発光装置の製造方法について説明する。図8に本発明の製造プロセスを模式的に示している。本発明の製造方法は、まず、工程(i)として、支持体の主面と発光素子のアクティブ面とが面一となるような形態でもって発光素子を支持体によって支持固定する(図8(a)参照)。かかる工程では、キャリアを利用することを通じて発光素子を支持体で支持固定してよい。具体的には、粘着性キャリアに発光素子を配置した後、その発光素子を包囲するように粘着性キャリア上に支持体を形成し(特に支持体が発光素子の少なくとも外側面に接するように支持体形成を行い)、その後、粘着性キャリアを剥離することによって、発光素子を支持体によって支持固定してよい。
工程(i)に引き続いて、工程(ii)を実施する。つまり、発光素子の素子電極と面接続するように引出し電極を形成する。図8(b)に示すように、特に工程(ii)では、引出し電極によって発光素子のアクティブ面が全体的に覆われると共に、引出し電極が発光素子の周縁部を超えて支持体の主面にまで及ぶように引出し電極の形成を行う。
かかる引出し電極の形成はめっき法を利用することが好ましい。特に本発明では、素子電極に対してダイレクトに引出し電極を形成することが好ましく、例えば、乾式めっき法を実施した後、湿式めっき法を実施することによって、引出し電極を形成することが好ましい(図8参照)。このようなめっき法によって、引出し電極を広範に厚く設けることができ、それゆえ、それを「放熱部材」などとして好適利用することができる。特に製造プロセスの点に着目してみると、乾式めっき法を実施するからこそ、後刻の湿式めっき法でめっき層を厚くかつ密着力良く形成できるといえる。
乾式めっき法は、真空めっき法(PVD法)と化学気相めっき法(CVD法)とを含んでおり、真空めっき法(PVD法)が更に真空蒸着、スパッタリングおよびイオンプレーディングなどを含んで成る。一方、湿式めっき法は、電気めっき法(例えば電解めっき)、化学めっき法および溶融めっき法などを含んで成る。ある好適な一態様として、乾式めっき法としてスパッタリングで形成し、湿式めっき法として電気めっき法(例えば電解めっき)で形成してよい。好ましくは、乾式めっき法を実施して100nm〜3000nm厚さの乾式めっき層(例えば100nm〜2000nm厚さ、100nm〜1000nm厚さあるいは100nm〜500nm厚さ)を形成した後、湿式めっき法を実施して10μm〜500μm厚さの湿式めっき層”を乾式めっき層上に形成することによって、引出し電極を形成する。つまり、乾式めっき層は非常に薄いのに対して、湿式めっき層は厚く設けられる。湿式めっき層がそのように厚く設けられるので、全体として引出し電極を厚く設けることができる。
乾式めっき法によって形成される乾式めっき層は、例えば、Ti(チタン)、Cr(クロム)およびNi(ニッケル)から成る群から選択される少なくとも1種類の金属材料を含んで成ることが好ましい。一方、湿式めっき法によって形成される湿式めっき層は、Cu(銅)またはAl(アルミニウム)から成る群から選択される少なくとも1種類の金属材料を含んで成ることが好ましい。
尚、あくまでも一例にすぎないが、乾式めっき層は、単一層として形成することに限らず、複数の層として形成してもよい。例えば、乾式めっき層としては、スパッタリングによりTi薄膜層とCu薄膜層とを形成してよい(より具体的には、Ti薄膜層を形成した後にCu薄膜層を形成してよい)。この場合、かかる2層構造のスパッタ層上に湿式めっき層として厚いCuめっき層を電解めっきにより形成することが好ましい。
乾式めっき法および湿式めっき法で形成されためっき層は、所望の形態を有するようにパターニング処理に付すことが好ましい。具体的には、めっき層をパターニング処理することによって、最終的に「アクティブ面を全体的に覆いつつ大きく張り出す形態」の引出し電極を得ることができる。換言すれば、パターンニング処理を行うことによって最終的に引出し電極を所望の形態とすることができる。かかるパターンニング処理は、エレクトロニクス実装分野で用いられている処理であれば特に制限はない。例えば、レジスト形成〜露光・現像〜エッチングなどを実施するフォトリソグラフィーを利用して所望のパターニング処理を実施してよい。
以下では、本発明の製造方法をより具体的な態様で説明していく。
(第3実施態様)
本実施態様は、上記実施態様1の発光装置を製造するための方法に相当する。図9(a)〜(g)に本発明の製造方法に関連したプロセスを模式的に示している。
第3実施態様の製造方法では、まず図9(a)に示すように、発光素子10(具体的には周縁部にて素子電極が局所的に設けられると共に、その内側にも素子電極が大きく広範に設けられている発光素子)を、そのアクティブ面をキャリア板60に固着された形態とする。キャリア板60は発光素子10を固着する面にて粘着性などの固着性を有しており、それゆえ、キャリア板60上に発光素子10を搭載することで発光素子10が固定される(尚、キャリア板の粘着部は相対的に軟らかく、素子電極がキャリア板の粘着部にめり込むように発光素子が固定され得る)。キャリア板60としては、例えば粘着剤つきのテープ材などを用いることができる。
次いで、図9(b)に示すように、発光素子10のキャリア板60に固着されていない外周を支持体61に埋設させる。具体的にはLED照明などで用いられる蛍光体入りの透明光学樹脂をキャリア板60に搭載された発光素子10の側からコートし、熱プレスに付すことによって、発光素子10を透明光学樹脂に埋設するとともに板状成形する。
次いで、図9(c)に示すように、キャリア板60を剥離する。このように「発光素子10を固着し支持体61を形成したのちに剥離できるキャリア板60」としては、所定の温度での加熱で発泡し剥離できるシートや、逆に冷却することで固着力が低下して剥離できるシート、更にはUV照射によって粘着材が硬化して剥離するタイプなどを用いることができる。この図9(c)までの工程を経ることによって、発光素子10のアクティブ面と支持体61との主面が概ね同一面となる形態で発光素子10の外周が支持体61により支持固定される。
発光素子の支持固定が完了した後は引出し電極の形成を行う。具体的には、図9(d)に示すように、発光素子10のアクティブ面と支持体61主面上に引出し電極62を形成する。かかる工程においては、発光素子のアクティブ面および支持体主面の全面に引出し電極を形成するための下地層を形成し、下地層を電極として銅などの電極材の電気めっきを行なった後、電極材のパターンエッチングと露出した下地層のエッチングを行うことによって引出し電極62を厚く形成することができる。かかる厚い引出し電極の形成に際しては、各種めっき法を好適に利用することができる。例えば、乾式めっき法で下地層を形成した後で、湿式めっき法を実施することによって素子電極よりも厚い引出し電極を形成することができる。乾式めっき法には、真空めっき法(PVD法)および化学気相めっき法(CVD法)が含まれる。真空めっき法(PVD法)にはスパッタリング、真空蒸着およびイオンプレーディングなどが含まれる。一方、湿式めっき法には、電気めっき法(例えば電解めっき)、化学めっき法および溶融めっき法などが含まれる。特に、乾式めっき法で“相対的に小さい平均結晶粒径から成る下地層”を形成し、その後、湿式めっき法で“相対的に大きい平均結晶粒径から成る引出し電極”を形成してよい(図10参照)。即ち、乾式めっき法によって「引出し電極の結晶粒径よりも小さい平均結晶粒径の結晶構造を有する下地層」を形成する一方、湿式めっき法を実施することによって「下地層の結晶粒径よりも大きい平均結晶粒径の結晶構造を有する引出し電極」を形成してよい。乾式めっき法で形成される下地層の平均結晶粒径が2μm以下であり得る一方、湿式めっき層で形成される引出し電極の平均結晶粒径が5μm以上であり得る。より具体的に例示すると、「下地層における平均結晶粒径」が0(0を除く)〜2μmとなっている一方、「引出し電極における平均結晶粒径」が5μm〜20μmとなっていてよい。ここでいう「結晶粒径」とは、図10に示されるような“引出し電極の厚さ方向に沿って切断した断面画像”に基づいて算出された結晶粒径値を指している。例えば、「結晶粒径」は、そのような断面画像から得られる結晶粒の面積と同一面積を有する円の直径サイズを意味しており、「平均結晶粒径」は、そのような結晶粒径を数平均(例えば50個の数平均)として算出した値を意味している。
ちなみに、下地層を形成し、その上にフォトレジストを形成して、レジストのない部分に電極材をめっき成長させ、その後にレジスト除去と露出した下地層除去を行なう、いわゆるセミアディティブ法によって引出し電極を形成してもよい。
次いで図9(e)に示すように、引出し電極62パターンに合わせて絶縁膜63を形成する。これは基板実装時に引出し電極パターン間のショートを防ぐ目的である。かかる絶縁膜63の形成にはソルダーレジストとして用いられる絶縁樹脂材料を用いることができる。
次いで図9(f)に示すように、更なる引出し電極の凸部64を、引出し電極62の形成と同様の方法で形成する。
引出し電極の形成後にはダイシング処理を行う。つまり、即ち、ダイシングブレードで個片間を切断することで個片化する。具体的には、図9(g)に示すように、図9(e)に示した破線部65で個々の発光装置に個片分割を行なう。
以上の製造方法を経ることで、発光素子10のアクティブ面と支持体61との主面を概ね同一面として、発光素子10をその外周で支持体61により支持固定し、引出し電極62によって発光素子10からその外周を経て支持体61主面上まで配線引出しを行なう、といった本願の特徴的プロセス態様が実現される。尚、かかる本発明の製造方法では、従来のように発光素子毎にワイヤー接続やフリップチップ接続を行なう必要がなく、複数の発光素子10に対して一括で直接的に引き出し配線の形成やパッケージ形態の形成が可能であり、生産性が高い。
(第4実施態様)
本実施態様は、上記実施態様2の発光装置を製造するための方法に相当する。図11(a)〜(f)に本発明の製造方法に関連したプロセスを模式的に示している。
まず図11(a)に示すように、実施態様3と同様に固着性を有するキャリア板70の上に、発光素子10およびツェナーダイオード71のアクティブ面側をキャリア板70に搭載して固着する。また、発光素子およびツェナーダイオード71の搭載位置に相当する孔が設けられた枠体72もキャリア板70上に搭載して固着する。ここで、発光素子、ツェナーダイオード、枠体を搭載する順番は特に制限はなく、生産性などを考慮した順番とすればよい。
次いで図11(b)に示すように、キャリア板70に搭載された発光素子、ツェナーダイオード、枠体などの空隙を充填材で満たして充填部材73を形成する。充填材は実施態様3で支持体に用いた透明光学樹脂などでよい。次いで図11(c)に示すように、キャリア板70を剥離する。この図11(c)までの工程で、発光素子10が充填材73に埋設され、発光素子10のアクティブ面と充填部材73および枠体72との主面が概ね同一面となって発光素子10がその外周で充填部材73で支持固定される。
発光素子の支持固定が完了した後では引出し電極の形成を行う。図11(d)に示すように、上記実施態様3における引出し電極形成と同様に、発光素子10のアクティブ面と充填部材73および枠体72の主面上に引出し電極74の形成を行なう。第3実施態様と同様、例えば、乾式めっき法を実施して下地層を形成した後で、湿式めっき法を実施することによって、素子電極よりも厚い引出し電極を形成することができる。つまり、乾式めっき法で“より小さい平均結晶粒径から成る下地層”を形成した後、湿式めっき法で“より大きい平均結晶粒径から成る引出し電極”を形成してよい(図10参照)。
次いで図11(e)に示すように、上記実施態様3の絶縁膜形成と同様に、引出し電極74パターンに合わせて絶縁膜75を形成する。そして、図11(f)に示すように、図11(e)に示した破線部76で個々の発光装置へと個片分割する。即ち、具体的にはダイシングブレードで個片間を切断して個片化処理を施す。
以上の製造方法を経ることで、発光素子10のアクティブ面と支持体を構成する充填部材73および枠体72との主面を概ね同一面として、発光素子10をその外周で充填部材73により支持固定し、引出し電極74によって発光素子10からその外周を経て充填部材73および枠体72主面上まで配線引出しを行なう、といった本願の特徴的プロセス態様が実現される。尚、第4実施態様では、発光素子だけでなくツェナーダイオードなどの発光装置として必要な回路部品をパッケージに内蔵する特徴的プロセス態様も実現される。
最後に、本発明は下記の態様を有するものであることを確認的に付言しておく。
第1態様:発光素子、素子電極、引出し電極および支持体を有して成る発光装置であって、
支持体の主面と発光素子のアクティブ面とが面一となる形態で発光素子が支持体によって支持固定されており、
素子電極と面接続する引出し電極は、発光素子のアクティブ面を全体的に覆うと共に、発光素子の周縁部を超えて支持体の主面にまで延在していることを特徴とする発光装置。
第2態様:上記第1態様において、素子電極は、アクティブ面上に設けられていると共に、発光素子の周縁部の少なくとも一部にも設けられていることを特徴とする発光装置。
第3態様:上記第1態様または第2態様において、引出し電極が、発光素子の周縁部の半分以上の領域を通るような形態で支持体の主面にまで延在していることを特徴とする発光装置。
第4態様:上記第1態様〜第3態様のいずれかにおいて、引出し電極が支持体の外縁に及ぶまで延在していることを特徴とする発光装置。
第5態様:上記第1態様〜第4態様のいずれかにおいて、引出し電極が素子電極よりも厚いことを特徴とする発光装置。
第6態様:上記第5態様において、引出し電極の厚さが10μm以上であることを特徴とする発光装置。
第7態様:上記第1態様〜第6態様のいずれかにおいて、引出し電極の厚さが局所的に異なっており、発光素子の近傍領域の引出し電極部分がその周辺部分よりも厚くなっていることを特徴とする発光装置。
第8態様:上記第1態様〜第7態様のいずれかにおいて、素子電極が少なくとも2つに分けられていると共に、その分けられている素子電極に対応して引出し電極が素子電極とそれぞれ別個に面接続していることを特徴とする発光装置。
第9態様:上記第1態様〜第8態様のいずれかにおいて、引出し電極がはんだ材よりも高い熱伝導率を呈する金属材料を含んで成ることを特徴とする発光装置。
第10態様:上記第1態様〜第9態様のいずれかにおいて、支持体が、孔の設けられた枠体とその孔の内部に設けられた充填部材とから少なくとも構成されており、
枠体と面一になるように充填部材内に発光素子が設けられていることを特徴とする発光装置。
第11態様:上記第10態様において、枠体において孔を構成する面が光学反射面となっていることを特徴とする発光装置。
第12態様:上記第11態様において、光学反射面がテーパー面を成していることを特徴とする発光装置。
第13態様:上記第10態様〜第12態様のいずれかにおいて、引出し電極の少なくとも一部が枠体上に及ぶまで延在していることを特徴とする発光装置。
第14態様:上記第10態様〜第13態様のいずれかにおいて、枠体が金属材を含んで成ることを特徴とする発光装置。
第15態様:上記第1態様〜第14態様のいずれかの発光装置が実装基板に対して実装されていることを特徴とする発光装置実装体。
第16態様:発光素子、素子電極、引出し電極および支持体を有して成る発光装置の製造方法であって、
(i)支持体の主面と発光素子のアクティブ面とが面一となるような形態でもって発光素子を支持体によって支持固定する工程、および
(ii)発光素子の素子電極と面接続するように引出し電極を形成する工程
を含んで成り、
工程(ii)では、引出し電極によって発光素子のアクティブ面が全体的に覆われると共に、引出し電極が発光素子の周縁部を超えて支持体の主面にまで及ぶように引出し電極形成を行うことを特徴とする、発光装置の製造方法。
第17態様:上記第16態様において、工程(i)では、
(i)' 粘着性キャリアに前記発光素子を配置する工程、
(i)'' 発光素子を包囲するように粘着性キャリア上に支持体を形成し、発光装置前駆体を得る工程、および
(i)''' 発光装置前駆体から粘着性キャリアを剥離する工程
を実施することを特徴とする発光装置の製造方法。
第18態様:上記第17態様において、支持体として、孔の設けられた枠体および孔の内部に設けられた充填部材を粘着性キャリア上に配置し、
孔内に発光素子が位置付けられるように発光素子および枠体を配置した後、発光素子が占める領域を除いた孔内の隙間領域に充填部材を形成することを特徴とする発光装置の製造方法。
第19態様:上記第16態様〜第18態様のいずれかにおいて、工程(i)では、発光装置に使用する電子部品を前記発光素子と併せて支持体により支持固定することを特徴とする発光装置の製造方法。
第20態様:上記第16態様〜第19態様のいずれかにおいて、工程(ii)では、乾式めっき法を実施した後で湿式めっき法を実施することによって、素子電極よりも厚い前記引出し電極を形成することを特徴とする発光装置の製造方法。
以上、本発明の実施形態について説明してきたが、あくまでも典型例を例示したに過ぎない。従って、本発明はこれに限定されず、種々の態様が考えられる。
例えば、図6に例示した実施態様において、引出し電極42a、42bとが枠体40を介して電気的短絡することを回避する方法として、枠体40に絶縁膜を形成することを例示したが、図12に示すような枠体を用いることでも電気的短絡を回避することができる。
図12は、本発明の発光装置に用いる枠体の一例を示す斜視図である。図6の枠体と同様に、枠体80の光学素子81とツェナーダイオード82との搭載位置には孔が設けられているが、引出し電極83aと83bとが形成される位置のうち、引出し電極83bの位置における枠体80の表面が彫り込みが形成されている。この彫り込みは銅などの枠体の材質を表面側から片面エッチングすることで容易に形成することができ、充填材を充填する際に彫り込みの深さや充填材の流動性などを適切に設定することで、引出し電極83bとその下の枠体80の彫り込みとの間隙に充填材を充填して絶縁を確保しつつ支持固定することができる。充填材の熱伝導率が良くない材料である場合は、図12のように引出し電極83aと83bとのうち発光素子から横方向への熱拡散に寄与する側の引出し電極83aを枠体80と直接当接させ、83bの方を絶縁構造とする方が好ましいといえる。
本発明の発光装置は、各種の照明用途に好適に用いることができる他、表示装置(特に液晶画面)のバックライト光源、カメラフラッシュ用途、車載用途などの幅広い用途にも好適に用いることができる。
関連出願の相互参照
本出願は、日本国特許出願第2012−235379号(出願日:2012年10月25日、発明の名称「発光装置およびその製造方法ならびに発光装置実装体」)に基づくパリ条約上の優先権を主張する。当該出願に開示された内容は全て、この引用により、本明細書に含まれるとする。
1 LED基板
2 n型層
3 素子電極(カソード電極)
4 発光層およびp型層
5 素子電極(アノード電極)
6 パッシベーション膜
7a、7b 開口部
10 発光素子
21 支持体(例えば光学樹脂)
22a、22b、22c、44a、44b 引出し電極
23、43 絶縁膜(例えばソルダーレジスト)
31、50 実装基板
40 枠体
41 充填材(例えば光学樹脂)
60、70 キャリア板
100 発光装置
1000 発光装置実装体

Claims (20)

  1. 発光素子、素子電極、引出し電極および支持体を有して成る発光装置であって、
    前記支持体の主面と前記発光素子のアクティブ面とが面一となる形態で前記発光素子が該支持体によって支持固定されており、
    前記素子電極と面接続する前記引出し電極は、前記発光素子の前記アクティブ面を全体的に覆うと共に、前記発光素子の周縁部を超えて前記支持体の前記主面にまで延在していることを特徴とする発光装置。
  2. 前記素子電極は、前記アクティブ面上に設けられていると共に、前記発光素子の前記周縁部の少なくとも一部にも設けられていることを特徴とする、請求項1に記載の発光装置。
  3. 前記引出し電極が、前記発光素子の前記周縁部の半分以上の領域を通るように前記支持体の前記主面にまで延在していることを特徴とする、請求項1に記載の発光装置。
  4. 前記引出し電極が前記支持体の外縁に及ぶまで延在していることを特徴とする、請求項1に記載の発光装置。
  5. 前記引出し電極が前記素子電極よりも厚いことを特徴とする、請求項1に記載の発光装置。
  6. 前記引出し電極の厚さが10μm以上であることを特徴とする、請求項5に記載の発光装置。
  7. 前記引出し電極の厚さが局所的に異なっており、前記発光素子の近傍領域の引出し電極部分がその周辺部分よりも厚くなっていることを特徴とする、請求項1に記載の発光装置。
  8. 前記素子電極が少なくとも2つに分けられていると共に、該分けられた該素子電極に対応して前記引出し電極が該素子電極とそれぞれ別個に面接続していることを特徴とする、請求項1に記載の発光装置。
  9. 前記引出し電極がはんだ材よりも高い熱伝導率を呈する金属材料を含んで成ることを特徴とする、請求項1に記載の発光装置。
  10. 前記支持体が、孔の設けられた枠体と該孔内に設けられた充填部材とから少なくとも構成されており、
    前記枠体と面一になるように前記充填部材内に前記発光素子が設けられていることを特徴とする、請求項1に記載の発光装置。
  11. 前記枠体において前記孔を構成する面が光学反射面となっていることを特徴とする、請求項10に記載の発光装置。
  12. 前記光学反射面がテーパー面を成していることを特徴とする、請求項11に記載の発光装置。
  13. 前記引出し電極の少なくとも一部が前記枠体上に及ぶまで延在していることを特徴とする、請求項10に記載の発光装置。
  14. 前記枠体が金属材を含んで成ることを特徴とする、請求項10に記載の発光装置。
  15. 請求項1に記載の前記発光装置が実装基板に対して実装されていることを特徴とする発光装置実装体。
  16. 発光素子、素子電極、引出し電極および支持体を有して成る発光装置の製造方法であって、
    (i)支持体の主面と発光素子のアクティブ面とが面一となるような形態でもって該発光素子を該支持体によって支持固定する工程、および
    (ii)前記発光素子の素子電極と面接続するように引出し電極を形成する工程
    を含んで成り、
    前記工程(ii)では、前記引出し電極によって前記発光素子の前記アクティブ面が全体的に覆われると共に、該引出し電極が該発光素子の周縁部を超えて前記支持体の前記主面にまで及ぶように引出し電極形成を行うことを特徴とする、発光装置の製造方法。
  17. 前記工程(i)において、
    (i)' 粘着性キャリアに前記発光素子を配置する工程、
    (i)'' 前記発光素子を包囲するように前記粘着性キャリア上に支持体を形成し、発光装置前駆体を得る工程、および
    (i)''' 前記発光装置前駆体から前記粘着性キャリアを剥離する工程
    を実施することを特徴とする、請求項16に記載の発光装置の製造方法。
  18. 前記支持体として、孔の設けられた枠体および該孔内に設けられた充填部材を前記粘着性キャリア上に配置し、
    前記孔内に前記発光素子が位置付けられるように該発光素子および該枠体を配置した後、該発光素子が占める領域を除いた該孔内の隙間領域に前記充填部材を形成することを特徴とする、請求項17に記載の発光装置の製造方法。
  19. 前記工程(i)では、前記発光装置に使用する電子部品を前記発光素子と併せて前記支持体によって支持固定することを特徴とする、請求項16に記載の発光装置の製造方法。
  20. 前記工程(ii)では、乾式めっき法を実施した後で湿式めっき法を実施することによって、前記素子電極よりも厚い前記引出し電極を形成することを特徴とする、請求項16に記載の発光装置の製造方法。
JP2014543126A 2012-10-25 2013-08-02 発光装置およびその製造方法ならびに発光装置実装体 Pending JPWO2014064871A1 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012235379 2012-10-25
JP2012235379 2012-10-25
PCT/JP2013/004707 WO2014064871A1 (ja) 2012-10-25 2013-08-02 発光装置およびその製造方法ならびに発光装置実装体

Publications (1)

Publication Number Publication Date
JPWO2014064871A1 true JPWO2014064871A1 (ja) 2016-09-08

Family

ID=50544259

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014543126A Pending JPWO2014064871A1 (ja) 2012-10-25 2013-08-02 発光装置およびその製造方法ならびに発光装置実装体

Country Status (5)

Country Link
US (1) US20150280093A1 (ja)
EP (1) EP2913856A4 (ja)
JP (1) JPWO2014064871A1 (ja)
CN (1) CN104756267A (ja)
WO (1) WO2014064871A1 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201545378A (zh) * 2014-05-19 2015-12-01 Achrolux Inc 封裝結構及其製法
KR102413302B1 (ko) * 2015-11-24 2022-06-27 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 발광 소자 패키지 및 이를 포함하는 차량용 조명 장치
US10699992B2 (en) 2015-12-23 2020-06-30 Intel Corporation Reverse mounted gull wing electronic package
JP2017135253A (ja) * 2016-01-27 2017-08-03 オムロン株式会社 発光装置、および発光装置の製造方法
JP6834469B2 (ja) * 2016-12-27 2021-02-24 日亜化学工業株式会社 発光装置及びその製造方法
JP7271246B2 (ja) * 2019-03-19 2023-05-11 株式会社ジャパンディスプレイ 表示装置
US11681090B2 (en) 2019-05-30 2023-06-20 Nichia Corporation Light emitting module and method of manufacturing same
EP4138148A1 (en) 2019-06-06 2023-02-22 Nuvoton Technology Corporation Japan Semiconductor light-emitting element and semiconductor light-emitting device
CN211297011U (zh) * 2019-06-15 2020-08-18 徐晓军 一种低成本且便于使用的插脚式灯珠
CN113328029B (zh) * 2020-02-28 2023-04-07 惠州市聚飞光电有限公司 Led封装器件

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1074655A (ja) * 1996-09-02 1998-03-17 Murata Mfg Co Ltd チップ状電子部品
JP2003283123A (ja) * 2002-03-20 2003-10-03 Asahi Kasei Corp 積層基板及びその製造方法
JP2004363279A (ja) * 2003-06-04 2004-12-24 Sony Corp 光電変換装置の製造方法、並びにその製造に用いる疑似ウェーハの製造方法
JP2006012916A (ja) * 2004-06-22 2006-01-12 Toyoda Gosei Co Ltd 発光素子
JP2006303458A (ja) * 2005-03-25 2006-11-02 Naoya Yanase 電子部品実装基板
JP2010123717A (ja) * 2008-11-19 2010-06-03 Stanley Electric Co Ltd 半導体発光素子及び半導体発光素子の製造方法
WO2011016201A1 (ja) * 2009-08-06 2011-02-10 パナソニック株式会社 発光素子および発光装置
WO2011093454A1 (ja) * 2010-01-29 2011-08-04 シチズン電子株式会社 発光装置の製造方法及び発光装置
JP2012007193A (ja) * 2010-06-22 2012-01-12 Sumitomo Metal Mining Co Ltd 銅薄膜の成膜方法
JP2012015438A (ja) * 2010-07-05 2012-01-19 Citizen Holdings Co Ltd 半導体発光装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006049657A (ja) * 2004-08-06 2006-02-16 Citizen Electronics Co Ltd Ledランプ
JP4828248B2 (ja) * 2006-02-16 2011-11-30 新光電気工業株式会社 発光装置及びその製造方法
KR100875128B1 (ko) 2007-01-16 2008-12-22 한국광기술원 고내정전압을 갖는 발광다이오드 및 그의 제조방법
JP2009033088A (ja) * 2007-06-29 2009-02-12 Sharp Corp 半導体発光装置、その製造方法およびそれを用いたled照明装置
US20090001404A1 (en) * 2007-06-29 2009-01-01 Ohata Takafumi Semiconductor light emitting device, process for producing the same, and led illuminating apparatus using the same
JP2009129928A (ja) 2007-11-19 2009-06-11 Toyoda Gosei Co Ltd Ledランプ
JP5414627B2 (ja) * 2010-06-07 2014-02-12 株式会社東芝 半導体発光装置及びその製造方法
WO2013121708A1 (ja) * 2012-02-15 2013-08-22 パナソニック株式会社 発光装置およびその製造方法
JP2013232477A (ja) * 2012-04-27 2013-11-14 Toshiba Corp 発光モジュール

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1074655A (ja) * 1996-09-02 1998-03-17 Murata Mfg Co Ltd チップ状電子部品
JP2003283123A (ja) * 2002-03-20 2003-10-03 Asahi Kasei Corp 積層基板及びその製造方法
JP2004363279A (ja) * 2003-06-04 2004-12-24 Sony Corp 光電変換装置の製造方法、並びにその製造に用いる疑似ウェーハの製造方法
JP2006012916A (ja) * 2004-06-22 2006-01-12 Toyoda Gosei Co Ltd 発光素子
JP2006303458A (ja) * 2005-03-25 2006-11-02 Naoya Yanase 電子部品実装基板
JP2010123717A (ja) * 2008-11-19 2010-06-03 Stanley Electric Co Ltd 半導体発光素子及び半導体発光素子の製造方法
WO2011016201A1 (ja) * 2009-08-06 2011-02-10 パナソニック株式会社 発光素子および発光装置
WO2011093454A1 (ja) * 2010-01-29 2011-08-04 シチズン電子株式会社 発光装置の製造方法及び発光装置
JP2012007193A (ja) * 2010-06-22 2012-01-12 Sumitomo Metal Mining Co Ltd 銅薄膜の成膜方法
JP2012015438A (ja) * 2010-07-05 2012-01-19 Citizen Holdings Co Ltd 半導体発光装置

Also Published As

Publication number Publication date
CN104756267A (zh) 2015-07-01
EP2913856A1 (en) 2015-09-02
WO2014064871A1 (ja) 2014-05-01
EP2913856A4 (en) 2016-01-06
US20150280093A1 (en) 2015-10-01

Similar Documents

Publication Publication Date Title
WO2014064871A1 (ja) 発光装置およびその製造方法ならびに発光装置実装体
JP6335619B2 (ja) 配線基板及び半導体パッケージ
JP4121536B2 (ja) 半導体発光素子、その製造方法及びその実装方法、並びに発光装置
US9812621B2 (en) Semiconductor device and fabrication method for same
JP6293995B2 (ja) 発光素子搭載用パッケージ及びその製造方法、並びに発光素子パッケージ
US9224933B2 (en) Light emitting device package and package for mounting light emitting device
US9449937B2 (en) Semiconductor device and method for manufacturing the same
WO2013121708A1 (ja) 発光装置およびその製造方法
US20110101392A1 (en) Package substrate for optical element and method of manufacturing the same
JP2009054801A (ja) 放熱部材及びそれを備えた発光モジュール
JP6317989B2 (ja) 配線基板
JP6316731B2 (ja) 配線基板及びその製造方法、並びに半導体パッケージ
JP6392163B2 (ja) 配線基板及びその製造方法、半導体装置
KR20100089115A (ko) 발광 다이오드 유닛의 제조 방법과, 이 방법에 의하여 제조된 발광 다이오드 유닛
KR101719692B1 (ko) 인쇄 회로 기판과 이의 제조방법 및 이를 이용한 led 모듈과 led 램프
JP2013128081A (ja) 発光素子搭載用パッケージ及び発光素子パッケージ並びにそれらの製造方法
TWI472067B (zh) 光學封裝及其製造方法
JP6279921B2 (ja) 配線基板及び半導体パッケージ
JP2006100753A (ja) 半導体モジュールおよびその製造方法
JP2008300542A (ja) 発光素子パッケージ用基板及び発光素子パッケージ
JP2009021384A (ja) 電子部品及び発光装置
JP2008205395A (ja) 表面実装型発光ダイオードおよびその製造方法
KR20090062070A (ko) 방열 특성이 우수한 금속 회로 기판 및 그 제조 방법
JP2006049807A (ja) 発光素子用パッケージ
JP2010021426A (ja) 発光装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160830

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161027

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20161206