JP6392163B2 - 配線基板及びその製造方法、半導体装置 - Google Patents

配線基板及びその製造方法、半導体装置 Download PDF

Info

Publication number
JP6392163B2
JP6392163B2 JP2015085102A JP2015085102A JP6392163B2 JP 6392163 B2 JP6392163 B2 JP 6392163B2 JP 2015085102 A JP2015085102 A JP 2015085102A JP 2015085102 A JP2015085102 A JP 2015085102A JP 6392163 B2 JP6392163 B2 JP 6392163B2
Authority
JP
Japan
Prior art keywords
wiring
adhesive layer
opening
substrate
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015085102A
Other languages
English (en)
Other versions
JP2016207743A (ja
JP2016207743A5 (ja
Inventor
小林　和貴
和貴 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2015085102A priority Critical patent/JP6392163B2/ja
Priority to US15/090,791 priority patent/US9685391B2/en
Publication of JP2016207743A publication Critical patent/JP2016207743A/ja
Publication of JP2016207743A5 publication Critical patent/JP2016207743A5/ja
Application granted granted Critical
Publication of JP6392163B2 publication Critical patent/JP6392163B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48235—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/296—Organo-silicon compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Materials Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Geometry (AREA)
  • Structure Of Printed Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

本発明は、配線基板及びその製造方法、半導体装置に関する。
近年、動作時の電流により発熱する発熱性の部品を搭載するための配線基板が提案されている。このような配線基板では、例えば、配線基板の厚さ方向に、発熱性の部品の放熱を行うための銅ポストが形成されている。又、銅ポストは、銅めっきが施されたブラインドビアによって銅めっきが施された配線パターンに連続している。そして、この配線パターンに、銅ペーストを介して発熱性の部品が取り付けられている（例えば、特許文献１参照）。
特開２０１０−６２１９９号公報
しかしながら、上記の配線基板では、配線基板のコアとなる基板上に接着層が設けられている。基板と接着層とは十分に密着させることが困難であり、外部応力により、基板と接着層との界面が剥離するおそれがある。
本発明は、上記の点に鑑みてなされたものであり、基板と接着層との密着性を向上した配線基板を提供することを課題とする。
本配線基板は、半導体素子又は電子部品が搭載される配線基板であって、放熱板と、一方の面及び他方の面を備え、前記他方の面が第１接着層を介して前記放熱板に接着された基板と、前記基板の一方の面に第２接着層を介して設けられた、前記半導体素子とは電気的に接続されない熱拡散用配線と、前記基板及び前記第２接着層を厚さ方向に貫通して設けられ、前記熱拡散用配線の前記第２接着層側の面と接合された複数の貫通配線と、を有し、前記基板には、夫々の前記貫通配線の周囲側面を露出する第１開口部が設けられ、前記第２接着層には、前記第１開口部と連通し、夫々の前記貫通配線の周囲側面及び前記熱拡散用配線の前記第２接着層側の面を露出する第２開口部が設けられ、前記第２開口部は、前記第１開口部よりも幅広に形成され、前記第１接着層は、前記基板の他方の面、前記基板の前記第１開口部内に露出する側面に接しており、前記第１開口部及び前記第２開口部を充填していることを要件とする。
開示の技術によれば、基板と接着層との密着性を向上した配線基板を提供できる。
第１の実施の形態に係る配線基板を例示する図である。 第１の実施の形態に係る配線基板の製造工程を例示する図（その１）である。 第１の実施の形態に係る配線基板の製造工程を例示する図（その２）である。 第１の実施の形態に係る配線基板の製造工程を例示する図（その３）である。 第１の実施の形態に係る配線基板の製造工程を例示する図（その４）である。 第１の実施の形態に係る配線基板の製造工程を例示する図（その５）である。 第１の実施の形態に係る配線基板の製造工程を例示する図（その６）である。 第１の実施の形態に係る配線基板の製造工程を例示する図（その７）である。 第１の実施の形態に係る配線基板の製造工程を例示する図（その８）である。 第１の実施の形態の変形例１に係る配線基板を例示する図である。 第１の実施の形態の変形例１に係る配線基板の製造工程を例示する図である。 第１の実施の形態の変形例２に係る配線基板を例示する図である。 第１の実施の形態の変形例３に係る配線基板を例示する図である。 第２の実施の形態に係る半導体装置を例示する図である。 第２の実施の形態の変形例１に係る半導体装置を例示する図である。 第２の実施の形態の変形例２に係る半導体装置を例示する図である。 半導体素子の外形と貫通配線との位置関係を説明する図である。
以下、図面を参照して発明を実施するための形態について説明する。なお、各図面において、同一構成部分には同一符号を付し、重複した説明を省略する場合がある。
〈第１の実施の形態〉
［第１の実施の形態に係る配線基板の構造］
まず、第１の実施の形態に係る配線基板の構造について説明する。図１は、第１の実施の形態に係る配線基板を例示する図であり、図１（ｂ）は平面図、図１（ａ）は図１（ｂ）のＡ−Ａ線に沿う断面図である。
図１を参照するに、配線基板１は、大略すると、基板１０と、接着層２０と、配線３１〜３３と、めっき膜４１〜４５と、貫通配線５０と、絶縁層６０と、接着層７０と、放熱板８０とを有する。配線基板１において、基板１０と、接着層２０と、配線３１〜３３と、めっき膜４１〜４５と、貫通配線５０とを備えた部分を配線部Ｚと称する場合がある。つまり、配線基板１は、配線部Ｚが接着層７０を介して放熱板８０上に配置された構造を有する。
なお、本実施の形態では、便宜上、配線基板１の絶縁層６０側を上側又は一方の側、放熱板８０側を下側又は他方の側とする。又、各部位の絶縁層６０側の面を上面又は一方の面、放熱板８０側の面を下面又は他方の面とする。但し、配線基板１は天地逆の状態で用いることができ、又は任意の角度で配置することができる。又、平面視とは対象物を基板１０の一方の面の法線方向から視ることを指し、平面形状とは対象物を基板１０の一方の面の法線方向から視た形状を指すものとする。
配線基板１において、基板１０としては、例えば、可撓性を有する絶縁樹脂フィルムを用いることができる。絶縁樹脂フィルムとしては、例えば、ポリイミド系樹脂製のフィルム（ポリイミドテープ）やエポキシ系樹脂製のフィルム、ポリエステル系樹脂製のフィルム等を用いることができる。但し、基板１０は可撓性を有する絶縁樹脂フィルムには限定されず、例えば、ＦＲ４（Flame Retardant ４）規格のガラスエポキシ樹脂製の基板等を用いてもよい。基板１０の厚さは、例えば、２５〜７５μｍ程度とすることができる。
接着層２０は、基板１０の一方の面に貼着され、配線３１〜３３を基板１０に接着している。接着層２０としては、例えば、エポキシ系接着剤又はビスマレイミド系接着剤等の絶縁樹脂製の耐熱性接着剤を用いることができる。接着層２０の厚さは、例えば、５〜１５μｍ程度とすることができる。接着層２０は、本発明に係る第２接着層の代表的な一例である。
配線３１〜３３は、基板１０の一方の面に接着層２０を介して設けられた、互いに電気的に独立した配線である。配線３１及び３２は、半導体素子の端子と電気的に接続される電気接続用配線である。配線３３は、半導体素子の動作には寄与しない（半導体素子とは電気的に接続されない）熱拡散用配線である。つまり、配線３３には電流は流れない。電気接続用配線と熱拡散用配線とは、基板１０上の同一平面（本実施の形態では、接着層２０の上面）に設けることができる。配線３３は、基板１０及び接着層２０を貫通する貫通配線５０の一端と接続されている。配線３１〜３３に半導体素子を搭載する形態については後述する。
配線３３（熱拡散用配線）の形成領域は、平面視において、半導体素子や電子部品又は半導体素子の放熱用端子や電子部品の放熱用端子が接合される絶縁層６０の開口部６０ｙの領域よりも外側に延在して、大きく設けられている。言い換えれば、接着層２０の上面において、配線３３が形成される領域は、配線３１、３２の形成領域よりも大きい。
例えば、図１（ｂ）では、配線３３は、配線３１、３２の形成領域を除き、接着層２０の上面の領域を覆うようにＨ形状に設けられている。そして、配線３３のＨ形状の各凹部分に配線３１と配線３２が対向するように配置されている。このように、配線３３が形成される領域を広範囲に大きく延在させることで、半導体素子や電子部品の熱を貫通配線５０だけでなく、配線３３を介して平面方向にも拡散させることができるため、放熱効率を向上させることができる。
配線３３の平面形状は、Ｈ形状に限らず、矩形形状、多角形、円形、これらを組合せた結合形状など配線３１、３２の形成領域を考慮した種々の形状を用いることができる。これらの場合は、配線３３の一部が対向する配線３１と配線３２の間に配置されるように設ければよい（例えば、図１２（ｂ）参照）。
配線３１〜３３の材料としては、例えば、銅（Ｃｕ）等を用いることができる。配線３１〜３３の厚さは、例えば、１８〜１００μｍ程度とすることができる。
めっき膜４１〜４３は、配線３１〜３３の上面の絶縁層６０から露出する部分に夫々設けられている。なお、図１（ａ）の断面には表れていないが、配線３１には一方の外部接続端子となる領域が存在し、その領域上にめっき膜４４が設けられている。すなわち、めっき膜４１とめっき膜４４とは導通している。同様に、配線３２には他方の外部接続端子となる領域が存在し、その領域上にめっき膜４５が設けられている。すなわち、めっき膜４２とめっき膜４５とは導通している。めっき膜４１〜４５は、例えば、細長状に形成され、所定の間隔を開けて並置することができる。
めっき膜４１〜４５の材料としては、例えば、Ｎｉ又はＮｉ合金膜／Ａｕ又はＡｕ合金膜をこの順番で積層形成しためっき膜を用いることができる。又、めっき膜の材料として、Ｎｉ又はＮｉ合金膜／Ｐｄ又はＰｄ合金膜／Ａｕ又はＡｕ合金膜、Ｎｉ又はＮｉ合金膜／Ｐｄ又はＰｄ合金膜／Ａｇ又はＡｇ合金膜／Ａｕ又はＡｕ合金膜、Ａｇ又はＡｇ合金膜、Ｎｉ又はＮｉ合金膜／Ａｇ又はＡｇ合金膜、Ｎｉ又はＮｉ合金膜／Ｐｄ又はＰｄ合金膜／Ａｇ又はＡｇ合金膜等を用いてもよい。
めっき膜４１〜４５のうち、Ａｕ又はＡｕ合金膜、Ａｇ又はＡｇ合金膜の膜厚は、０．１μｍ以上とすることが好ましい。めっき膜４１〜４５のうち、Ｐｄ又はＰｄ合金膜の膜厚は、０．００５μｍ以上とすることが好ましい。めっき膜４１〜４５のうち、Ｎｉ又はＮｉ合金膜の膜厚は、０．５μｍ以上とすることが好ましい。
貫通配線５０は、放熱用の配線でありサーマルビアとも称される。すなわち、貫通配線５０は、配線基板１に発光素子等の動作時に発熱する半導体素子や電子部品が搭載された場合に、動作時に発する熱を放熱板８０側に逃がす経路の一部となる部分である。貫通配線５０は、基板１０及び接着層２０を厚さ方向に貫通して設けられ、配線３３（熱拡散用配線）の接着層２０側の面と接合されている。配線３３の直下に複数の貫通配線５０（図１の場合には、一例として６個）を設けることにより、放熱性を向上できる。
貫通配線５０は配線３３と一体に形成されている。貫通配線５０の一端は配線３３と接続されており、他端は基板１０の他方の面から露出している。なお、図１（ａ）では、貫通配線５０の他端が基板１０の他方の面よりも凹んだ位置（基板１０の一方の面と他方の面の間の位置）にあるが、貫通配線５０の他端が基板１０の他方の面と面一でもよく、貫通配線５０の他端が基板１０の他方の面から突出してもよい。
貫通配線５０の平面形状は例えば円形とすることができ、その場合の直径は、例えば、０．１〜１ｍｍ程度とすることができる。但し、特に放熱性を向上させたい場合等には貫通配線５０の直径を１ｍｍ以上としても構わない。なお、貫通配線５０の平面形状は、例えば、楕円形や矩形等としても構わない。貫通配線５０の厚さは、例えば、２５〜７５μｍ程度とすることができる。貫通配線５０の材料としては、例えば、銅（Ｃｕ）等を用いることができる。
なお、配線３１及び３２の直下には貫通配線５０は設けられていない。すなわち、電気接続用配線である配線３１及び３２は、平面上（接着層２０の上面）のみに形成されている。言い換えれば、配線３１及び３２と放熱板８０の間には、接着層２０、基板１０、及び接着層７０が存在するのみである。そして、接着層２０、基板１０、及び接着層７０内の平面視において配線３１及び３２と重複する領域には、貫通配線５０及び電気接続を行う他の配線等も存在しない。このような構造とすることにより、配線３１及び３２と放熱板８０との絶縁性を向上できる。
絶縁層６０は、半導体素子が発光素子である場合に、発光素子の照射する光の反射率及び放熱率を上げるために、基板１０上に設けられた反射膜である。絶縁層６０は、配線３１及び３２（電気接続用配線）を選択的に露出する開口部６０ｘと、配線３３（熱拡散用配線）を選択的に露出する開口部６０ｙを有する。前述のように、絶縁層６０から露出する配線３１〜３３上にめっき膜４１〜４５が設けられている。絶縁層６０の材料としては、例えば、エポキシ系樹脂、オルガノポリシロキサン等のシリコーン系樹脂に、酸化チタン（ＴｉＯ２）や硫酸バリウム（ＢａＳＯ４）等のフィラーや顔料を含有させたものを用いることができる。絶縁層６０の材料として、これらの材料製の白色インクを用いてもよい。
絶縁層６０は、接着層２０の外縁部２０ａを露出するように設けると好適である。このように絶縁層６０を設けると、配線基板１の製造工程において、最終的に配線基板１となる複数の領域を同時に作製して最後に個片化（切断）する際に、絶縁層６０を切断しなくて済むため、絶縁層６０周縁の欠けや脱落を防止できる。これにより、絶縁層６０の表面積の減少を防止でき、絶縁層６０の反射率の低下を防止できる。
基板１０には、夫々の貫通配線５０の周囲側面を露出する環状の第１開口部１０ｙが設けられている。又、接着層２０には、第１開口部１０ｙと連通し、夫々の貫通配線５０の周囲側面及び配線３３（熱拡散用配線）の接着層２０側の面（下面）を露出する環状の第２開口部２０ｙが設けられている。第２開口部２０ｙは、第１開口部１０ｙよりも幅広に形成されている。
例えば、貫通配線５０の平面形状が円形である場合には、貫通配線５０の周囲側面を露出する平面形状が円環状の第１開口部１０ｙ及び第２開口部２０ｙを形成することができる。そして、第２開口部２０ｙの幅Ｗ２は、第１開口部１０ｙの幅Ｗ１よりも幅広に形成することができる。つまり、第２開口部２０ｙの開口径（外径）は、第１開口部１０ｙの開口径（外径）よりも大きい。例えば、第２開口部２０ｙの幅Ｗ２は０．０７５ｍｍ、第１開口部１０ｙの幅Ｗ１は０．０２５ｍｍとすることができる。
接着層７０は、放熱板８０上に設けられている。接着層７０は、貫通配線５０の周囲側面及び下端面に接している。又、接着層７０は、基板１０の他方の面、第１開口部１０ｙ内に露出する基板１０の側面、第２開口部２０ｙ内に露出する基板１０の一方の面、第２開口部２０ｙ内に露出する接着層２０の側面、及び第２開口部２０ｙ内に露出する配線３３の下面に接している。
接着層７０は、第１開口部１０ｙ及び第２開口部２０ｙを充填している。すなわち、接着層７０は、貫通配線５０の周囲側面、第１開口部１０ｙ内に露出する基板１０の側面、第２開口部２０ｙ内に露出する接着層２０の側面、第２開口部２０ｙ内に露出する配線３３の下面が形成する隙間を充填している。
接着層７０は、貫通配線５０から伝達される熱を放熱板８０側に逃がす経路の一部となる部分であるため、熱伝導率の高い材料を用いることが好ましい。接着層７０としては、例えば、アルミナ等のフィラーを含有したエポキシ系接着剤又はビスマレイミド系接着剤等の絶縁樹脂製の耐熱性接着剤を用いることができる。基板１０と放熱板８０に挟持されている部分の接着層７０の厚さは、例えば、２０〜５０μｍ程度とすることができる。接着層７０は、本発明に係る第１接着層の代表的な一例である。
放熱板８０は、基板１０の他方の面に接着層７０によって貼り付けられている。言い換えれば、基板１０の他方の面が、接着層７０を介して、放熱板８０に接着されている。放熱板８０の材料としては、例えば、熱伝導率の良い銅（Ｃｕ）やアルミニウム（Ａｌ）等から作製された金属板を用いることができる。放熱板８０として、アルミナや窒化アルミニウム等のセラミックスやシリコン等の熱伝導率の高い絶縁材料で作製された絶縁板を用いてもよい。放熱板８０の厚さは、例えば、１００〜１０００μｍ程度とすることができる。但し、特に放熱性を必要とする場合には、数ｍｍ程度の厚さとしてもよい。
ここで、配線３１及び３２の直下には貫通配線５０を設けず、配線３３の直下のみに貫通配線５０を設けることの効果について説明する。仮に、配線３１及び３２の直下に貫通配線５０を設けると、基板１０の他方の面から露出する貫通配線５０の他端が、アルミナ等のフィラーを含有した接着層７０を介して、放熱板８０と対向することになる。配線３１及び３２は電気接続用配線であるから、特に接着層７０が薄い場合に（例えば、２０〜５０μｍ程度）、貫通配線５０から接着層７０を介して放熱板８０にリークが生じ絶縁性が低下するおそれがある。
そのため、配線３１及び３２の直下に貫通配線５０を設ける場合には、接着層７０をある程度厚くして（例えば、１００〜１５０μｍ程度）絶縁性を確保する必要がある。しかし、接着層７０は貫通配線５０と放熱板８０との間に位置する放熱経路の一部である。絶縁性を確保するために接着層７０を厚くすると熱抵抗が上がり、放熱性が低下する。すなわち、配線３１及び３２の直下に貫通配線５０を設けると、絶縁性と放熱性とを両立させることが困難となる。
一方、本実施の形態では、配線３１及び３２の直下に貫通配線５０を設けていないので、接着層７０を薄くして（例えば、５０μｍ程度）熱抵抗を下げても絶縁性が低下するおそれがない。又、配線３３の直下には貫通配線５０を設けているが、配線３３は熱拡散用配線であって、搭載される半導体素子や電子部品との電気的な接続はなく、電流が流れない。そのため、貫通配線５０の他端が比較的薄い接着層７０（例えば、２０〜５０μｍ程度）を介して放熱板８０と対向してもリークが生じることがない。
このように、配線３１及び３２の直下には貫通配線５０を設けず、熱拡散用配線であって電流が流れない配線３３の直下のみに貫通配線５０を設ける構造により、比較的薄い接着層７０を用いた場合にも絶縁性の確保と放熱性の向上とを両立させることができる。
次に、貫通配線５０の周囲側面を露出する第１開口部１０ｙ及び第２開口部２０ｙを設け、第１開口部１０ｙ及び第２開口部２０ｙ内に接着層７０を充填することの効果について説明する。
仮に、第１開口部１０ｙ及び第２開口部２０ｙを設けなかった場合を考える。この場合、一見すると貫通配線５０の周囲側面と基板１０及び接着層２０とが接しているように思える。しかし、基板１０はフィルム状の材料やリジッドな材料からなり流動性がないため、ミクロ単位で見ると貫通配線５０の周囲側面と基板１０とは完全には接していなく、ボイド（隙間）が存在している。又、接着層２０は貫通配線５０の形成時には既に硬化しており流動性がないため、ミクロ単位で見ると貫通配線５０の周囲側面と接着層２０とは完全には接していなく、ボイド（隙間）が存在している。ボイドが存在すると、リフロー時にボイドに残存している水蒸気が爆発するおそれがあり、配線基板１の信頼性を低下させる要因となる。
一方、本実施の形態では、貫通配線５０の周囲側面を露出する第１開口部１０ｙ及び第２開口部２０ｙを設け、第１開口部１０ｙ及び第２開口部２０ｙ内に接着層７０を充填している。接着層７０は、硬化前は液状又はペースト状であって流動性があるため、貫通配線５０の周囲側面の形状に沿って第１開口部１０ｙ及び第２開口部２０ｙ内に流れ込み、例えば貫通配線５０の周囲側面に微小な凹凸があったとしても、それを埋めるように充填される。その後、接着層７０を硬化することで、貫通配線５０の周囲側面と接着層７０とは、界面にボイドが存在しない状態で接着される。これにより、リフロー時にボイドに残存している水蒸気が爆発するおそれがなくなり、配線基板１の信頼性を向上することができる。
又、第２開口部２０ｙが第１開口部１０ｙよりも幅広に形成されているため、接着層７０は第２開口部２０ｙ内に露出する基板１０の一方の面に接して形成される。接着層７０において、第２開口部２０ｙ内に露出する基板１０の一方の面に接する部分は楔の役割を果たし、基板１０と接着層７０とが外部応力等により剥離することを抑制できる。言い換えれば、基板１０と接着層７０との密着性を向上できる。
又、接着層７０はアルミナ等のフィラーを含有しており熱伝導率が高いため、配線３３（熱拡散用配線）から接着層７０を介して放熱板８０へ効率よく放熱できる。
なお、電流が流れる配線３１及び３２（電気接続用配線）と平面視で重複する領域には、絶縁性の高いポリイミド等からなる基板１０が存在するため、上記の構造を採用しても、配線基板１の絶縁信頼性は確保できる。
［第１の実施の形態に係る配線基板の製造方法］
次に、第１の実施の形態に係る配線基板の製造方法について説明する。図２〜図９は、第１の実施の形態に係る配線基板の製造工程を例示する図である。なお、第１の実施の形態に係る配線基板の製造工程の説明で用いる断面図は、全て図１（ａ）に対応する断面図である。
まず、図２（ａ）に示す工程では、基板１０として例えばリール状（テープ状）のポリイミドフィルムを準備し、基板１０の一方の面にエポキシ系接着剤等を塗布して接着層２０を形成する。エポキシ系接着剤等の代わりにエポキシ系の接着フィルムを貼着して、接着層２０を形成してもよい。そして、一方の面に接着層２０が形成された基板１０に、基板１０及び接着層２０を貫通する貫通孔１０ｘを形成する。貫通孔１０ｘは、例えば、パンチングによって形成できる。なお、基板１０等は配線基板１となる複数の領域を備えているが、各工程の説明では、配線基板１となる複数の領域のうちの１つのみを図示するものとする。
次に、図２（ｂ）に示す工程では、接着層２０上に、最終的にパターニングされて配線３１〜３３となる金属層３０Ａを形成し、所定の温度に加熱して接着層２０を硬化させる。金属層３０Ａは、例えば、接着層２０上に銅箔をラミネートすることにより形成できる。金属層３０Ａの厚さは、例えば、１８〜１００μｍ程度とすることができる。その後、図２（ｂ）に示す構造体をウェットエッチング用の溶液（例えば、過酸化水素系の溶液）に含浸させることにより、貫通孔１０ｘ内に露出する金属層３０Ａの下面と、金属層３０Ａの上面のエッチングを行う（所謂ソフトエッチング）。このエッチング処理により、金属層３０Ａの表面に存在する防錆剤を除去すると共に、金属層３０Ａの表面を僅かな厚さ（例えば、０．５〜１μｍ程度）だけ除去する。なお、このエッチング処理は必要に応じて行えばよく、必須の処理ではない。
次に、図２（ｃ）に示す工程では、貫通孔１０ｘ内に金属層３０Ａと一体に接続された貫通配線５０を形成する。具体的には、例えば、まず、金属層３０Ａの上面にマスキングテープ（図示せず）を貼り付ける。マスキングテープは、電解めっき法により貫通配線５０を形成する際に、金属層３０Ａの上面側にめっき膜が成長しないようにするために、金属層３０Ａの上面を覆うものである。
そして、マスキングテープを貼り付けた後、金属層３０Ａを給電層とする電解めっき法により貫通配線５０を形成し、マスキングテープを除去する。貫通配線５０は、貫通孔１０ｘ内に露出する金属層３０Ａの下面にめっき金属を析出させて、貫通孔１０ｘ内にめっき金属を充填することにより、柱状に形成する。貫通配線５０は、一端（図中の上端）が金属層３０Ａと接続され、他端（図中の下端）が基板１０の他方の面から露出するように形成する。
貫通電極５０を形成する工程において、貫通配線５０の他端と基板１０の他方の面は、貫通配線５０の他端が基板１０の他方の面よりも凹んだ位置（基板１０の一方の面と他方の面の間の位置）になるように形成する。貫通配線５０の他端が基板１０の他方の面よりも凹んだ位置になるようにめっき金属を析出させることによって、後述するプラズマエッチングの際に、貫通電極５０の他端が基板１０の他方の面よりも突出しない（図６（ａ）参照）、又は面一になる（図７（ａ）参照）ように形成することができる。そのため、配線部Ｚの厚さを薄くすることでき、放熱板８０に接合する際の平坦性を確保することができる。
又、図２（ｃ'）に示すように、貫通電極５０を形成する工程において、貫通配線５０の他端と基板１０の他方の面が面一になるように形成しても良い。この場合は、後述するプラズマエッチングの際に、貫通配線５０の他端が基板１０の他方の面から突出するが（図７（ｂ）参照）、突出することで表面積が増加し、放熱性を向上させることができる。貫通配線５０の材料としては、例えば、銅（Ｃｕ）等を用いることができる。
次に、図３（ａ）及び図３（ｂ）に示す工程（図３（ｂ）は平面図、図３（ａ）は図３（ｂ）のＡ−Ａ線に沿う断面図）では、金属層３０Ａをパターニングして、配線３１〜３３を形成する。なお、後工程において電解めっき法でめっき膜４１〜４５を形成するために、配線３１〜３３を形成すると同時に、配線３１〜３３に接続されたバスラインを形成するが、ここでは図示を省略する。配線３１〜３３を形成するには、具体的には、例えば、金属層３０Ａ上にレジスト（図示せず）を塗布し、配線３１〜３３及びバスラインのパターンに合わせた露光を行い、レジストに配線３１〜３３及びバスラインのパターンを現像する。そして、レジストを用いてエッチングを行うことにより、配線３１〜３３及びバスラインを形成（パターニング）する。その後、レジストを除去する。
この時、配線３１、３２と配線３３の配線間のスペースＴが狭い場合、配線３１又は配線３２に電圧が印可されると、近傍の配線である配線３３にも反対の電圧が誘起され、放熱板８０との絶縁信頼性に影響を与える可能性が生じる。そのため、配線３１と配線３１の近傍の配線３３の配線間のスペースＴ及び配線３２と配線３２の近傍の配線３３の配線間のスペースＴは、電圧の誘起が生じないようにスペースを広く設けることが望ましい。
次に、図４（ａ）及び図４（ｂ）に示す工程（図４（ｂ）は平面図、図４（ａ）は図４（ｂ）のＡ−Ａ線に沿う断面図）では、配線３１〜３３を選択的に露出する（後に、めっき膜４１〜４５を形成する部分を露出する）絶縁層６０（反射膜）を形成する。具体的には、配線３１及び３２（電気接続用配線）を選択的に露出する開口部６０ｘと、配線３３（熱拡散用配線）を選択的に露出する開口部６０ｙを有する絶縁層６０を形成する。
又、絶縁層６０は、配線３１と配線３３の配線間のスペースＴ及び配線３２と配線３３の配線間のスペースＴにも充填するように形成されている。配線３１、３２（電気接続用配線）と配線３３（熱拡散用配線）の間にも絶縁層６０を形成することで、絶縁性及び反射効率を向上させることができる。
絶縁層６０としては、前述のように白系の材料を用いることができる。絶縁層６０は、例えば、スクリーン印刷法等により形成できる。絶縁層６０は、配線３１〜３３全体を覆うように白色インク等を形成後、フォトリソ法やブラスト処理やレーザ加工法等を用いて、めっき膜４１〜４５を形成する部分を露出させることにより形成してもよい。
なお、絶縁層６０は、配線基板１となる各々の領域の接着層２０の外縁部２０ａを露出するように形成すると好適である。このようにすると、配線基板１となる各々の領域を個片化（切断）する際に、絶縁層６０を切断しなくて済むため、絶縁層６０周縁の欠けや脱落を防止できるからである。そして、絶縁層６０の欠けや脱落による表面での乱反射を防止でき、絶縁層６０の反射率の低下を防止できるからである。必要に応じて、外縁部２０ａを露出しないように絶縁層６０を設けてもよい（図９（ｄ）参照）。
次に、図５（ａ）及び図５（ｂ）に示す工程（図５（ｂ）は平面図、図５（ａ）は図５（ｂ）のＡ−Ａ線に沿う断面図）では、配線３１〜３３上に電解めっき法でめっき膜４１〜４５を形成する。具体的には、例えば、マスキングテープ（図示せず）を基板１０の他方の面側に貼り付ける。そして、配線３１〜３３に接続されたバスラインを含む給電経路により電解めっきを行い、配線３１〜３３の絶縁層６０から露出する部分の上面にめっき膜４１〜４５を形成する。その後、マスキングテープを除去する。なお、めっき膜４１〜４５の材料や厚さ等は前述のとおりである。
次に、図６（ａ）及び図６（ｂ）に示す工程（図６（ａ）は断面図、図６（ｂ）は貫通配線５０近傍の部分底面図）では、各貫通配線５０の周囲側面を露出するように、基板１０に第１開口部１０ｙを形成すると共に、接着層２０に第２開口部２０ｙを形成する。具体的には、マスキングテープ５００を基板１０の一方の面側に貼り付ける。そして、基板１０の他方の面をプラズマエッチングする。なお、マスキングテープ５００は、プラズマエッチングの際に、プラズマが絶縁層６０側に回って、絶縁層６０側がエッチングされることを防ぐために設けるものである。
プラズマエッチングにより基板１０の他方の面全面がエッチングされ、基板１０が薄化される。又、エッチングは、貫通配線５０の周囲側面と基板１０及び接着層２０との界面においても厚さ方向に生じ、基板１０の他方の面がエッチングされた量と同程度、貫通電極５０の周囲の基板１０の側面及び接着層２０の側面がエッチングされる。これにより、基板１０に第１開口部１０ｙが形成されると共に、接着層２０に第１開口部１０ｙと連通する第２開口部２０ｙが形成される。
この際、接着層２０は基板１０よりもエッチングされやすいため、第２開口部２０ｙの幅Ｗ２は第１開口部１０ｙの幅Ｗ１よりも幅広に形成される。例えば、貫通配線５０の平面形状が円形である場合には、貫通配線５０の周囲側面を露出する平面形状が円環状の第１開口部１０ｙ及び第２開口部２０ｙが形成され、第２開口部２０ｙの開口径（外径）は第１開口部１０ｙの開口径（外径）よりも大きく形成される。
又、前述のように、プラズマエッチングにより基板１０の他方の面がエッチングされるため、貫通配線５０の他端が基板１０の他方の面よりも凹んだ位置に形成される。但し、図７（ａ）に示すように、貫通配線５０の他端が基板１０の他方の面と面一になるように形成されてもよい。或いは、図７（ｂ）に示すように、貫通配線５０の他端が基板１０の他方の面から突出するように形成されてもよい。
第１開口部１０ｙ及び第２開口部２０ｙを形成後、マスキングテープ５００を除去する。そして、マスキングテープ５００を除去後の図６（ａ）及び図６（ｂ）に示す構造体の外縁部（絶縁層６０から露出した領域の基板１０及び接着層２０等）を、例えば、プレス加工、ＮＣ加工、レーザ加工等により切断して個片化する。なお、配線３１〜３３に接続されたバスラインも同時に切断される。これにより、配線基板１の配線部Ｚが複数形成される。
次に、図８（ａ）に示す工程では、放熱板８０上に接着層７０を形成し、個片化された配線部Ｚを、接着層７０を介して、放熱板８０上に接着する。具体的には、例えば、スピンコート法により、放熱板８０上に、アルミナ等のフィラーを含有した液状又はペースト状の熱硬化性のエポキシ系樹脂を塗布して接着層７０を形成し、接着層７０上に個片化された配線部Ｚを配置する。
次に、図８（ｂ）に示す工程では、個片化された配線部Ｚを矢印Ｆ方向（放熱板８０側）に加圧する。これにより、接着層７０が第１開口部１０ｙ及び第２開口部２０ｙ内に流れ込んで、第１開口部１０ｙ及び第２開口部２０ｙ内に充填される。すなわち、接着層７０が、貫通配線５０の周囲側面、第１開口部１０ｙ内に露出する基板１０の側面、第２開口部２０ｙ内に露出する接着層２０の側面、第２開口部２０ｙ内に露出する配線３３の下面が形成する隙間に充填される。この際、接着層７０は流動性を有しているため、貫通配線５０の周囲側面と接着層７０との界面にボイドが形成されることはない。
これにより、接着層７０は、貫通配線５０の周囲側面及び下端面に接する。又、接着層７０は、基板１０の他方の面、第１開口部１０ｙ内に露出する基板１０の側面、第２開口部２０ｙ内に露出する基板１０の一方の面、第２開口部２０ｙ内に露出する接着層２０の側面、及び第２開口部２０ｙ内に露出する配線３３の下面に接する。そして、接着層７０が第１開口部１０ｙ及び第２開口部２０ｙ内に充填された状態で、接着層７０を所定の温度に加熱して硬化させる。以上の工程により、複数の配線基板１（図１参照）が完成する。
上述の製造方法では、個片化された構造体（配線部Ｚ）を接着層７０を介して放熱板８０に接着しているが、これに限らない。例えば、バスラインを切断した構造体（配線部Ｚ）に、第１開口部１０ｙ及び第２開口部２０ｙ内を充填すると共に基板１０の下面を被覆する接着層７０を形成し、構造体（配線部Ｚ）及び接着層７０を個片化する。次に、個片化された構造体（配線部Ｚと接着層７０）を所定の温度及び圧力で放熱板８０に積層しても良い。又、例えば、配線部Ｚは、接着層７０を介して放熱板８０に接着した後に、一括して個片化してもよい。この工程の場合、配線部Ｚ、接着層７０、放熱板８０の側面は、例えば、面一となる。なお、本実施の形態では、配線部Ｚ、接着層７０、放熱板８０が同一の平面形状（側面が面一）で図示されているが、これに限らず、例えば、配線部Ｚ及び接着層７０は放熱板８０より平面形状が小さくてもよい。
なお、図３〜図５に示す工程に代えて図９に示す工程としてもよい。まず、図９（ａ）に示す工程では、図３（ａ）及び図３（ｂ）に示す工程と同様にして、金属層３０Ａをパターニングして、配線３１〜３３及び配線３１〜３３に接続されたバスライン（図示せず）を形成する。
次に、図９（ｂ）に示す工程では、配線３１〜３３上に電解めっき法でめっき膜４１〜４５を形成する。具体的には、例えば、配線３１〜３３の上面の所定部分（図１（ａ）及び図１（ｂ）でめっき膜４１〜４５が形成されている部分）を選択的に露出するレジスト膜５１０を接着層２０上に形成する。又、マスキングテープ５２０を基板１０の他方の面側に貼り付ける。そして、配線３１〜３３に接続されたバスラインを含む給電経路により電解めっきを行い、配線３１〜３３のレジスト膜５１０から露出する部分の上面にめっき膜４１〜４５を形成する。なお、めっき膜４１〜４５の材料や厚さ等は前述のとおりである。次に、図９（ｃ）に示す工程では、レジスト膜５１０及びマスキングテープ５２０を除去する。
次に、図９（ｄ）に示す工程では、図４（ａ）及び図４（ｂ）に示す工程と同様にして、配線３１〜３３上の所定の部分（例えば、めっき膜４１〜４５の外縁部以外を露出するよう）に、絶縁層６０を形成する。なお、図９（ｄ）では、接着層２０の外縁部２０ａを露出しないように絶縁層６０を設ける例を示している。
最後に、図９（ｄ）に示す構造体の外縁部をプレス加工等により切断して個片化し、その後、図６〜図８と同様の工程を実行する。以上の工程により、複数の配線基板１が完成する。
〈第１の実施の形態の変形例１〉
第１の実施の形態の変形例１では、第１開口部１０ｙ及び第２開口２０ｙを充填する接着層と、配線部Ｚを放熱板８０上に固定する接着層とを個別に設ける例を示す。なお、第１の実施の形態の変形例１において、既に説明した実施の形態と同一構成部品についての説明は省略する。
図１０は、第１の実施の形態の変形例１に係る配線基板を例示する図であり、図１０（ｂ）は平面図、図１０（ａ）は図１０（ｂ）のＡ−Ａ線に沿う断面図である。
配線基板１Ａでは、第１開口部１０ｙ及び第２開口２０ｙ内に接着層７０Ａが充填されている。そして、第１開口部１０ｙ及び第２開口２０ｙ内に接着層７０Ａが充填された配線部Ｚが接着層７０Ｂを介して放熱板８０上に固定されている。接着層７０Ａは本発明に係る第３接着層の代表的な一例であり、接着層７０Ｂは本発明に係る第４接着層の代表的な一例である。
配線基板１Ａを形成するには、図２（ａ）〜図６の工程を実行後、図１１（ａ）に示すように、第１開口部１０ｙ及び第２開口２０ｙ内に接着層７０Ａを充填し、硬化させる。この際、接着層７０Ａの一部が基板１０の下面側にはみ出してもよい。次に、放熱板８０上に接着層７０Ｂを形成し、第１開口部１０ｙ及び第２開口２０ｙ内に接着層７０Ａが充填された配線部Ｚを、接着層７０Ｂを介して、放熱板８０上に配置する。接着層７０Ａ及び７０Ｂとしては、例えば、アルミナ等のフィラーを含有した液状又はペースト状の熱硬化性のエポキシ系樹脂を用いることができる。但し、接着層７０Ａと接着層７０Ｂとは同じ材料を用いなくてもよく、例えば、接着層７０Ａとして、より充填性に優れた接着剤を選択することができる。
次に、図１１（ｂ）に示す工程では、個片化された配線部Ｚを矢印Ｆ方向（放熱板８０側）に加圧しながら、接着層７０Ｂを所定の温度に加熱して硬化させる。以上の工程により、複数の配線基板１Ａ（図１０参照）が完成する。
このように、第１開口部１０ｙ及び第２開口２０ｙ内に充填する接着層７０Ａと、配線部Ｚを放熱板８０上に固定する接着層７０Ｂとを分けることにより、夫々に適した接着材料を選択することが可能となり、設計自由度を向上できる。
〈第１の実施の形態の変形例２〉
第１の実施の形態の変形例２では、第１の実施の形態とは貫通配線を形成する領域が異なる配線基板の例を示す。なお、第１の実施の形態の変形例２において、既に説明した実施の形態と同一構成部品についての説明は省略する。
図１２は、第１の実施の形態の変形例２に係る配線基板を例示する図であり、図１２（ｂ）は平面図、図１２（ａ）は図１２（ｂ）のＡ−Ａ線に沿う断面図である。
配線基板１（図１参照）では、絶縁層６０の開口部６０ｙから露出している配線３３（めっき膜４３の形成領域）の直下に貫通配線５０が設けられている。しかし、配線基板１Ｂでは、配線基板１とは異なり、絶縁層６０の開口部６０ｙから露出している配線３３（めっき膜４３の形成領域）の直下ばかりでなく、配線３３の絶縁層６０に覆われている領域にも貫通配線５０が設けられている。言い換えれば、配線３３の形成領域全体に複数の貫通配線５０が設けられている。例えば、図１４（ｂ）のように、複数の貫通配線５０を設けてもよい。
このように、配線３３の全体に複数の貫通配線５０を設けることで、放熱効率を更に向上させることができる。
説明の便宜上、複数の貫通配線５０の説明や図示を省略する場合があるが、本実施形態全てに適応させることができる。
〈第１の実施の形態の変形例３〉
第１の実施の形態の変形例３では、第１の実施の形態とは貫通配線を形成する配線の平面形状が異なる配線基板の例を示す。なお、第１の実施の形態の変形例３において、既に説明した実施の形態と同一構成部品についての説明は省略する。
図１３は、第１の実施の形態の変形例３に係る配線基板を例示する図であり、図１３（ｂ）は平面図、図１３（ａ）は図１３（ｂ）のＡ−Ａ線に沿う断面図である。
図１３を参照するに、配線基板１Ｃは、配線３１〜３３が配線３１Ｂ〜３３Ｂに置換された点が、配線基板１（図１参照）と相違する。配線３１Ｂ〜３３Ｂは、配線３１〜３３よりも接着層２０上の狭い領域に設けられている。すなわち、配線３１Ｂ〜３３Ｂは、めっき膜４１〜４３が形成されている領域（半導体素子が実装される領域）近傍にのみ設けられている。
このように、配線３１Ｂ〜３３Ｂは、めっき膜４１〜４３が形成されている領域（半導体素子が実装される領域）近傍にのみ設けても構わない。熱拡散用配線である配線３３Ｂの平面形状を小さくすると放熱性が低下するが、熱拡散用配線をどの程度の面積とするかは、要求される放熱性を考慮して適宜決定できる。
〈第２の実施の形態〉
第２の実施の形態では、第１の実施の形態で示した配線基板に半導体素子（発光素子）を搭載した半導体装置の例を示す。なお、第２の実施の形態において、既に説明した実施の形態と同一構成部品についての説明は省略する。
図１４は、第２の実施の形態に係る半導体装置を例示する図であり、図１４（ｂ）は平面図、図１４（ａ）は図１４（ｂ）のＡ−Ａ線に沿う断面図である。なお、半導体素子１２０と貫通配線５０との位置関係を容易に把握できるようにするため、図１４（ｂ）において、半導体素子１２０を梨地模様で示し、更に、配線基板１上の半導体素子１２０以外の部材の図示を省略している。
図１４を参照するに、半導体装置１００は、配線基板１（図１参照）と、半導体素子１２０と、はんだ（図示せず）と、封止樹脂１４０とを有する。半導体素子１２０は、配線基板１の電気接続用配線である配線３１、３２の絶縁層６０から露出する開口部６０ｘ（めっき膜４１、４２の面）及び熱拡散用配線である配線３３の絶縁層６０から露出する開口部６０ｙ（めっき膜４３の面）に搭載されている。具体的には、半導体素子１２０は、電気接続用端子１３０と熱拡散用端子１３５を備えている。そして、半導体素子１２０は、はんだ（図示せず）を介して、配線基板１上の電気接続用配線である配線３１，３２（めっき膜４１，４２）及び熱拡散用配線である配線３３（めっき膜４３）にフェイスダウン状態でフリップチップ実装されている。そして、半導体素子１２０は、封止樹脂１４０により封止されている。封止樹脂１４０としては、例えば、シリコーン系等の絶縁樹脂に蛍光体を含有させた樹脂を用いることができる。なお、図１４の例では、２個の半導体素子１２０が配線基板１上に並列に実装されているが、実装する半導体素子１２０の個数は任意とすることができる。
半導体素子１２０の電気接続用端子１３０は、例えば、下面（配線基板１と対向する面）の一端側にアノード端子、他端側にカソード端子が形成されている。半導体素子１２０としては、発光素子であるＬＥＤ（Light Emitting Diode）を用いることができる。但し、発光素子はＬＥＤには限定されず、例えば、面発光型レーザ等を用いてもよい。ここでは、半導体素子１２０がＬＥＤであるとして、以降の説明を行う。
ＬＥＤである半導体素子１２０の電気接続用端子１３０の一方は、例えば、はんだ（図示せず）を介して、配線基板１のめっき膜４１と接続されている。又、半導体素子１２０の電気接続用端子１３０の他方は、例えば、はんだ（図示せず）を介して、配線基板１のめっき膜４２と接続されている。又、半導体素子１２０の下面の中央部近傍には熱拡散用端子１３５が設けられており、熱拡散用端子１３５は、はんだ（図示せず）を介して、配線基板１のめっき膜４３と接続されている。配線基板１において、熱拡散用配線である配線３３の形成領域は、第１の実施形態で述べたように、搭載される半導体素子１２０の熱拡散用端子の形成領域よりも大きいため、半導体素子１２０の発する熱を平面方向に効率よく拡散させて放熱させることができる。
配線基板１のめっき膜４４及び４５を、例えば、半導体装置１００の外部に配置される電源や駆動回路等に接続し、半導体素子１２０の電気接続用端子１３０との間に所定の電位差を与えることにより、半導体素子１２０が発光する。半導体素子１２０は、発光時に発熱する。半導体素子１２０の発した熱は、めっき膜４３及び配線３３を介して貫通配線５０に伝わり、更に、接着層７０を経由して放熱板８０に伝わり、放熱板８０により放熱される。半導体素子１２０の熱拡散用端子の下側には複数の貫通配線５０が設けられているので、半導体素子１２０の発した熱を効率よく放熱板８０に伝達することができる。
〈第２の実施の形態の変形例１〉
第２の実施の形態の変形例１では、第１の実施の形態で示した配線基板に半導体素子（発光素子）を搭載した半導体装置の他の例を示す。なお、第２の実施の形態の変形例１において、既に説明した実施の形態と同一構成部品についての説明は省略する。
図１５は、第２の実施の形態の変形例１に係る半導体装置を例示する図であり、図１５（ｂ）は平面図、図１５（ａ）は図１５（ｂ）のＡ−Ａ線に沿う断面図である。なお、半導体素子１２０と貫通配線５０との位置関係を容易に把握できるようにするため、図１５（ｂ）において、半導体素子１２０を梨地模様で示し、更に、配線基板１上の半導体素子１２０以外の部材の図示を省略している。
図１５を参照するに、半導体装置１００Ａは、配線基板１（図１参照）と、電子部品１１０とを有する。図１５では、２個の電子部品１１０が、電気接続用配線（配線３１、３２）の絶縁層６０から露出する開口部６０ｘ（めっき膜４１、４２の面）及び熱拡散用配線（配線３３）の絶縁層６０から露出する開口部６０ｙ（めっき膜４３の面）に搭載されている。なお、２個の電子部品１１０は、配線基板１上に並列に実装されているが、実装する電子部品１１０の個数は任意とすることができる。
電子部品１１０において、基板１５０には配線１６１〜１６３が形成されている。配線１６１，１６２は、半導体素子１２０と電気的に接続される２つの電気接続用端子である。又、配線１６３は、半導体素子１２０とは電気的に接続されず半導体素子搭載部及び放熱を備える放熱用端子である。放熱用端子である配線１６３の上面にはＬＥＤである半導体素子１２０がフェイスアップ状態で実装されている。又、２つの電気接続用端子である配線１６１，１６２の上面は、半導体素子１２０のアノード端子及びカソード端子（図示せず）とボンディングワイヤ１８０を介して夫々接続されている。基板１５０の上面外縁部には、半導体素子１２０が発した光を反射するリフレクタ１７０が搭載されている。又、リフレクタ１７０の内側には、半導体素子１２０を封止する封止樹脂１４０が設けられている。
２つの電気接続用端子である配線１６１，１６２の下面は基板１５０の下面から露出しており、はんだ１３９を介して、夫々配線基板１の電気接続用配線である配線３１，３２（めっき膜４１及び４２）と接続されている。放熱用端子である配線１６３の下面は基板１５０の下面から露出しており、はんだ１３９を介して、配線基板１の熱拡散用配線である配線３３（めっき膜４３）と接続されている。配線基板１において、熱拡散用配線である配線３３の形成領域は、第１の実施形態で述べたように、搭載される電子部品１１０の放熱用端子の形成領域よりも大きく設けられている。そのため、半導体素子１２０の発する熱を効率よく放熱できる。
配線基板１のめっき膜４４及び４５を、例えば、半導体装置１００Ａの外部に配置される電源や駆動回路等に接続し、半導体素子１２０のカソード端子とアノード端子との間に所定の電位差を与えることにより、半導体素子１２０が発光する。半導体素子１２０は、発光時に発熱する。半導体素子１２０の発した熱は、配線１６０の放熱用端子、めっき膜４３、及び配線３３を介して貫通配線５０に伝わり、更に、接着層７０を経由して放熱板８０に伝わり、放熱板８０により放熱される。電子部品１１０の放熱用端子の下側には複数の貫通配線５０が設けられているので、半導体素子１２０の発した熱を効率よく放熱板８０に伝達することができる。
〈第２の実施の形態の変形例２〉
第２の実施の形態の変形例２では、第１の実施の形態で示した配線基板に半導体素子（発光素子）を搭載した半導体装置の他の例を示す。なお、第２の実施の形態の変形例２において、既に説明した実施の形態と同一構成部品についての説明は省略する。
図１６は、第２の実施の形態の変形例２に係る半導体装置を例示する図であり、図１６（ｂ）は平面図、図１６（ａ）は図１６（ｂ）のＡ−Ａ線に沿う断面図である。なお、半導体素子１２０と貫通配線５０との位置関係を容易に把握できるようにするため、図１６（ｂ）において、半導体素子１２０を梨地模様で示し、更に、配線基板１上の半導体素子１２０以外の部材の図示を省略している。
図１６を参照するに、半導体装置１００Ｂにおいて、半導体素子１２０は、配線基板１の熱拡散用配線である配線３３の絶縁層６０から露出する開口部６０ｙ（めっき膜４３の面）に搭載されている。具体的には、配線基板１のめっき膜４３上に、ダイアタッチ接着層１９０を介して、複数の半導体素子１２０がフェイスアップ状態で実装されている。各半導体素子１２０は、封止樹脂１４０により封止されている。なお、図１６の例では、配線基板１上に４個の半導体素子１２０が実装されているが、実装する半導体素子１２０の個数は任意とすることができる。
めっき膜４３の短手方向（めっき膜４１〜４５が配列された方向）には２つの半導体素子１２０がボンディングワイヤ１８０を介して直列に接続されている。例えば、めっき膜４３の短手方向に配置された一方の半導体素子１２０のアノード端子と他方の半導体素子１２０のカソード端子とがボンディングワイヤ１８０を介して接続されている。そして、例えば、一方の半導体素子１２０のカソード端子がボンディングワイヤ１８０を介してめっき膜４１に接続され、他方の半導体素子１２０のアノード端子がボンディングワイヤ１８０を介してめっき膜４２に接続されている。又、めっき膜４３の短手方向に直接に接続された２つの半導体素子１２０の組が、めっき膜４３の長手方向に２組並列に接続されている。
配線基板１において、熱拡散用配線である配線３３の形成領域は、搭載される半導体素子１２０の平面形状よりも大きく設けられている。そのため、半導体素子１２０の発する熱を効率よく放熱できる。
配線基板１のめっき膜４４及び４５を、例えば、半導体装置１００Ｂの外部に配置される電源や駆動回路等に接続し、半導体素子１２０のカソード端子とアノード端子との間に所定の電位差を与えることにより、半導体素子１２０が発光する。半導体素子１２０は、発光時に発熱する。半導体素子１２０の発した熱は、めっき膜４３及び配線３３を介して貫通配線５０に伝わり、更に、接着層７０を経由して放熱板８０に伝わり、放熱板８０により放熱される。半導体素子１２０が搭載された配線３３の下側には複数の貫通配線５０が設けられているので、半導体素子１２０の発した熱を効率よく放熱板８０に伝達することができる。
図１４〜図１６を参照しながら半導体装置について説明したが、配線部Ｚにおける半導体素子１２０の外形と貫通配線５０の好ましい位置関係について、図１７を参照しながら説明する。
図１７は、半導体素子の外形と貫通配線との位置関係を説明する図である。図１７に示すように、配線部Ｚに設けられる複数の貫通配線５０は、平面視において、貫通配線５０の外形の少なくとも一部が半導体素子１２０の外形と重複する範囲に配置するように設けられることが好ましい。又、半導体素子１２０の外形と重複する貫通配線５０は、少なくとも２つ以上あることが好ましい。
例えば、図１７（ａ）に示すように、平面視において、半導体素子１２０の外形の範囲内に少なくとも２つの貫通配線５０の全部が位置していてもよい。但し、この場合、半導体素子１２０の外形の範囲内に位置する貫通配線５０の数は３つでもよく、５つ以上でもよい。
又、図１７（ｂ）及び図１７（ｃ）に示すように、平面視において、半導体素子１２０の外形の範囲内に少なくとも２つの貫通配線５０の外形の一部が位置していれば、夫々の貫通配線５０の外形の一部が半導体素子１２０の外形の範囲外に部分的にはみ出してもよい。又、貫通配線５０は、平面視において、半導体素子１２０の外形の任意の１辺に対して斜めに配置してもよいし、向い合うように配置してもよい。
又、図１７（ｄ）に示すように、平面視において、半導体素子１２０の外形の範囲内に少なくとも２つの貫通配線５０が位置していれば、半導体素子１２０の外形の範囲内に全部が位置している貫通配線５０と、部分的にはみ出した貫通配線５０とが混在してもよい。又、平面形状の異なる貫通配線５０が混在してもよい。
図１７に例示したように、複数の貫通配線５０が、平面視において、貫通配線５０の外形の少なくとも一部が半導体素子１２０の外形と重複する範囲に配置するように設けることにより、更に、放熱性を向上させることができる。
すなわち、例えば、平面視において、半導体素子１２０の外形の範囲内に１つの貫通配線５０しか配置されていない場合には、１つの貫通配線５０に熱が集中するため放熱効果が低下する。本実施の形態のように、２つの貫通配線５０の外形の少なくとも一部を半導体素子１２０の外形の一部と重複する範囲に配置することで、熱の集中を避けることが可能となり、放熱性を向上させることができる。
以上、好ましい実施の形態及びその変形例について詳説したが、上述した実施の形態及びその変形例に制限されることはなく、特許請求の範囲に記載された範囲を逸脱することなく、上述した実施の形態及びその変形例に種々の変形及び置換を加えることができる。
例えば、図１６に示すように、半導体素子１２０をフェイスアップで実装し、半導体素子１２０の裏面とめっき膜４３とをはんだ等で接続せずに接着層１９０を介して実装する場合には、めっき膜４３を設けずに、配線３３の全体を絶縁層６０で被覆してもよい。つまり、絶縁層６０に、配線３３を露出する開口部を設けなくてもよい。この場合、配線３３を被覆する絶縁層６０上に、接着層１９０を介して、半導体素子１２０が実装される。つまり、半導体素子１２０の直下に絶縁層６０が存在する。
又、配線基板１に搭載する半導体素子は発光素子には限定されず、動作時の電流により発熱する発熱性の半導体素子を搭載することができる。配線基板１は放熱性に優れているため、搭載する発熱性の半導体素子の放熱性を向上させ、熱に起因する問題を低減することができる。配線基板１Ａ、１Ｂ、１Ｃに発熱性の半導体素子を搭載してもよい。発光素子以外の発熱性の半導体素子としては、例えば、パワー半導体素子等を挙げることができる。パワー半導体素子としては、例えば、ＩＧＢＴ（Insulated Gate Bipolar Transistor）やＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）等を挙げることができる。
又、配線基板１等に実装する半導体素子の個数は任意とすることができる。
又、前述のように、半導体素子が発光素子である場合には、発光素子の照射する光の反射率及び放熱率を上げるため、絶縁層６０を白色インク等を用いた反射膜とすると好適である。しかし、発光素子以外の発熱性の半導体素子を搭載する場合には、絶縁層６０を反射膜とする必要はなく、絶縁層６０に反射膜とは異なる機能を持たせることができる。例えば、絶縁層６０をソルダーレジスト層としてもよいし、エポキシ系樹脂やポリイミド系樹脂等からなる種々の絶縁層としてもよい。又、絶縁層６０を形成しなくてもよい。
１、１Ａ、１Ｂ、１Ｃ 配線基板
１０ 基板
１０ｘ 貫通孔
１０ｙ 第１開口部
２０、７０、７０Ａ、７０Ｂ、１９０ 接着層
２０ａ 接着層の外縁部
２０ｙ 第２開口部
３０Ａ 金属層
３１〜３３ 配線
４１〜４５ めっき膜
５０ 貫通配線
６０ 絶縁層
６０ｘ、６０ｙ 開口部
８０ 放熱板
１００、１００Ａ、１００Ｂ 半導体装置
１１０ 電子部品
１２０ 半導体素子
１３０ 電気接続用端子
１３５ 熱拡散用端子
１３９ はんだ
１４０ 封止樹脂
１５０ 基板
１６０ 配線
１７０ リフレクタ
１８０ ボンディングワイヤ
Ｔ スペース
Ｚ 配線部

Claims (10)

  1. 半導体素子又は電子部品が搭載される配線基板であって、
    放熱板と、
    一方の面及び他方の面を備え、前記他方の面が第１接着層を介して前記放熱板に接着された基板と、
    前記基板の一方の面に第２接着層を介して設けられた、前記半導体素子とは電気的に接続されない熱拡散用配線と、
    前記基板及び前記第２接着層を厚さ方向に貫通して設けられ、前記熱拡散用配線の前記第２接着層側の面と接合された複数の貫通配線と、を有し、
    前記基板には、夫々の前記貫通配線の周囲側面を露出する第１開口部が設けられ、
    前記第２接着層には、前記第１開口部と連通し、夫々の前記貫通配線の周囲側面及び前記熱拡散用配線の前記第２接着層側の面を露出する第２開口部が設けられ、
    前記第２開口部は、前記第１開口部よりも幅広に形成され、
    前記第１接着層は、前記基板の他方の面、前記基板の前記第１開口部内に露出する側面に接しており、前記第１開口部及び前記第２開口部を充填していることを特徴とする配線基板。
  2. 前記基板上の熱拡散用配線と同一平面に設けられた、前記半導体素子と電気的に接続される電気接続用配線と、
    前記基板上に設けられ、前記熱拡散用配線を露出する開口部を備えた絶縁層と、を有し、
    平面視において、前記熱拡散用配線の形成領域は、前記絶縁層の前記熱拡散用配線を露出する開口部の領域よりも外側に延在し、前記電気接続用配線の形成領域よりも大きく設けられていることを特徴とする請求項１記載の配線基板。
  3. 前記半導体素子は発光素子であり、
    前記絶縁層は、前記発光素子の照射する光を反射する反射膜であることを特徴とする請求項２記載の配線基板。
  4. 前記電気接続用配線は平面上のみに形成され、前記電気接続用配線と平面視で重複する領域には前記貫通配線は存在しないことを特徴とする請求項２又は３記載の配線基板。
  5. 前記複数の貫通配線は、平面視において、前記貫通配線の外形の一部が、搭載される前記半導体素子の外形の一部と重複する範囲に配置されていることを特徴とする請求項１乃至４の何れか一項記載の配線基板。
  6. 前記基板はポリイミド系樹脂であることを特徴とする請求項１乃至５の何れか一項記載の配線基板。
  7. 前記第１接着層はフィラーを含有することを特徴とする請求項１乃至６の何れか一項記載の配線基板。
  8. 請求項１乃至７の何れか一項記載の配線基板と、
    前記熱拡散用配線上に搭載された前記半導体素子又は前記電子部品と、を有する半導体装置。
  9. 半導体素子又は電子部品が搭載される配線基板の製造方法であって、
    基板の一方の面に第２接着層を介して、前記半導体素子とは電気的に接続されない熱拡散用配線を形成する工程と、
    前記基板及び前記第２接着層を厚さ方向に貫通し、前記熱拡散用配線の前記第２接着層側の面と接合する複数の貫通配線を形成する工程と、
    前記基板及び前記第２接着層をエッチングし、前記基板に夫々の前記貫通配線の周囲側面を露出する第１開口部を形成すると共に、前記第２接着層に前記第１開口部と連通し、夫々の前記貫通配線の周囲側面及び前記熱拡散用配線の前記第２接着層側の面を露出する第２開口部を形成する工程と、
    前記基板の他方の面を第１接着層を介して放熱板に接着する工程と、を有し、
    前記第１開口部及び前記第２開口部を形成する工程では、前記第２開口部は前記第１開口部よりも幅広に形成され、
    前記接着する工程では、前記第１接着層は、前記基板の他方の面に接し、前記第１開口部及び前記第２開口部に充填されることを特徴とする配線基板の製造方法。
  10. 前記貫通配線を形成する工程では、前記貫通配線の他端が前記基板の他方の面よりも凹んだ位置に形成されることを特徴とする請求項９記載の配線基板の製造方法。
JP2015085102A 2015-04-17 2015-04-17 配線基板及びその製造方法、半導体装置 Active JP6392163B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2015085102A JP6392163B2 (ja) 2015-04-17 2015-04-17 配線基板及びその製造方法、半導体装置
US15/090,791 US9685391B2 (en) 2015-04-17 2016-04-05 Wiring board and semiconductor package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015085102A JP6392163B2 (ja) 2015-04-17 2015-04-17 配線基板及びその製造方法、半導体装置

Publications (3)

Publication Number Publication Date
JP2016207743A JP2016207743A (ja) 2016-12-08
JP2016207743A5 JP2016207743A5 (ja) 2018-01-11
JP6392163B2 true JP6392163B2 (ja) 2018-09-19

Family

ID=57129879

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015085102A Active JP6392163B2 (ja) 2015-04-17 2015-04-17 配線基板及びその製造方法、半導体装置

Country Status (2)

Country Link
US (1) US9685391B2 (ja)
JP (1) JP6392163B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10629557B2 (en) 2016-12-30 2020-04-21 Intel Corporation Improving mechanical and thermal reliability in varying form factors
FR3065319B1 (fr) * 2017-04-13 2019-04-26 Institut Vedecom Module electronique de puissance et convertisseur electrique de puissance l’incorporant
JP7228707B2 (ja) * 2019-09-26 2023-02-24 富士フイルム株式会社 導熱層の製造方法、積層体の製造方法および半導体デバイスの製造方法
WO2022009300A1 (ja) * 2020-07-07 2022-01-13 株式会社メイコー 絶縁性放熱ブロック付き基板及びその製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07106721A (ja) * 1993-10-04 1995-04-21 Sony Corp プリント回路板及びその放熱方法
JPH0955459A (ja) * 1995-06-06 1997-02-25 Seiko Epson Corp 半導体装置
TW410446B (en) * 1999-01-21 2000-11-01 Siliconware Precision Industries Co Ltd BGA semiconductor package
US6657296B2 (en) * 2001-09-25 2003-12-02 Siliconware Precision Industries Co., Ltd. Semicondctor package
US7038142B2 (en) * 2002-01-24 2006-05-02 Fujitsu Limited Circuit board and method for fabricating the same, and electronic device
WO2006132151A1 (ja) * 2005-06-06 2006-12-14 Rohm Co., Ltd. インタポーザおよび半導体装置
JP4789671B2 (ja) * 2006-03-28 2011-10-12 京セラ株式会社 発光素子用配線基板ならびに発光装置
JP2010062199A (ja) * 2008-09-01 2010-03-18 Hitachi Kokusai Electric Inc 回路基板
JP5952032B2 (ja) * 2012-03-07 2016-07-13 新光電気工業株式会社 配線基板及び配線基板の製造方法

Also Published As

Publication number Publication date
JP2016207743A (ja) 2016-12-08
US9685391B2 (en) 2017-06-20
US20160307814A1 (en) 2016-10-20

Similar Documents

Publication Publication Date Title
JP6335619B2 (ja) 配線基板及び半導体パッケージ
US9698563B2 (en) Flexible LED device and method of making
TWI675497B (zh) 發光裝置封裝及搭載發光裝置之封裝
US9276185B2 (en) Light-emitting element mounting package having protruded wiring and recessed wiring, and light-emitting element package
JP6669586B2 (ja) 半導体装置、半導体装置の製造方法
KR20120002916A (ko) 엘이디 모듈, 엘이디 패키지와 배선기판 및 그 제조방법
JP6027001B2 (ja) 放熱回路基板
JP6280710B2 (ja) 配線基板、発光装置及び配線基板の製造方法
JP5940799B2 (ja) 電子部品搭載用パッケージ及び電子部品パッケージ並びにそれらの製造方法
WO2014064871A1 (ja) 発光装置およびその製造方法ならびに発光装置実装体
JP6392163B2 (ja) 配線基板及びその製造方法、半導体装置
JP6316731B2 (ja) 配線基板及びその製造方法、並びに半導体パッケージ
JP6317989B2 (ja) 配線基板
JP6279921B2 (ja) 配線基板及び半導体パッケージ
JP2008300542A (ja) 発光素子パッケージ用基板及び発光素子パッケージ
JP2017059798A (ja) 配線基板およびその製造方法
JP2011165737A (ja) 発光素子搭載用基板およびその製造方法
KR20090062070A (ko) 방열 특성이 우수한 금속 회로 기판 및 그 제조 방법
JP2009152372A (ja) プリント基板、半導体装置、及びこれらの製造方法
TW202022836A (zh) 封裝載板及發光裝置
US20220344552A1 (en) Light-emitting device and manufacturing method of the same
JP2861984B2 (ja) 半導体装置、および該半導体装置の製造方法
KR20120009727A (ko) 방열회로기판 및 그의 제조 방법

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171124

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20171124

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180726

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180807

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180822

R150 Certificate of patent or registration of utility model

Ref document number: 6392163

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150