JP2004363279A - 光電変換装置の製造方法、並びにその製造に用いる疑似ウェーハの製造方法 - Google Patents
光電変換装置の製造方法、並びにその製造に用いる疑似ウェーハの製造方法 Download PDFInfo
- Publication number
- JP2004363279A JP2004363279A JP2003159116A JP2003159116A JP2004363279A JP 2004363279 A JP2004363279 A JP 2004363279A JP 2003159116 A JP2003159116 A JP 2003159116A JP 2003159116 A JP2003159116 A JP 2003159116A JP 2004363279 A JP2004363279 A JP 2004363279A
- Authority
- JP
- Japan
- Prior art keywords
- light
- manufacturing
- receiving
- chip
- pseudo wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Led Device Packages (AREA)
- Light Receiving Elements (AREA)
Abstract
【課題】受光又は発光部を持つ半導体素子の受光又は発光部の保護と電極側表面の封止や配線等の工程の遂行とを両立させ、高密度実装することを可能にする、光電変換装置の製造方法、並びにその製造に用いる疑似ウェーハの製造方法を提供する。
【解決手段】受光又は発光部の裏面に電極又は端子を有する受光又は発光素子1の受光又は発光部1aの上に感光性樹脂層2を設け、他方、基板23の上に両面粘着材フィルム24を貼り付け、この上に素子1を固定する。次に封止樹脂を素子1に被着させた後、加熱して硬化した封止樹脂層3を形成する。次に感光性樹脂層2と素子1と封止樹脂層3とが一体化した疑似ウェーハ4を基板23から剥離させ、電極面にインターポーザ(再配線)層5を形成する。次に感光性樹脂層2を除去し、そのあとを光透過性樹脂8で封止した後、疑似ウェーハ4を個片化してCSP構造の受光又は発光電子部品9を得る。
【選択図】 図1
【解決手段】受光又は発光部の裏面に電極又は端子を有する受光又は発光素子1の受光又は発光部1aの上に感光性樹脂層2を設け、他方、基板23の上に両面粘着材フィルム24を貼り付け、この上に素子1を固定する。次に封止樹脂を素子1に被着させた後、加熱して硬化した封止樹脂層3を形成する。次に感光性樹脂層2と素子1と封止樹脂層3とが一体化した疑似ウェーハ4を基板23から剥離させ、電極面にインターポーザ(再配線)層5を形成する。次に感光性樹脂層2を除去し、そのあとを光透過性樹脂8で封止した後、疑似ウェーハ4を個片化してCSP構造の受光又は発光電子部品9を得る。
【選択図】 図1
Description
【0001】
【発明の属する技術分野】
本発明は、光電変換装置の製造方法、並びにその製造に用いる疑似ウェーハの製造方法に関するものである。
【0002】
【従来の技術】
従来の技術において、受光又は発光部の受光又は発光面とは逆側(裏面)に電極又は端子が形成されている半導体素子の組立は、受光又は発光部を保護した上で、電極側の素子表面の封止や再配線等を行う。
【0003】
仮に、受光又は発光部を露出した状態でそのような工程を行った場合には、当然ながら、受光又は発光部の汚染や損傷などが発生しやすく、その対策が必要であり、取り扱いが困難となる。
【0004】
また、素子の受光又は発光部を樹脂で封止してしまうような場合は、電極側の素子表面の封止や再配線等を行った後に、受光又は発光部を再び露出させることが技術的に困難である。
【0005】
また、受光又は発光部を持つ半導体素子を実装基板等に搭載するには、通常、素子を箱形等のパッケージにパッケージングする必要がある。即ち、素子をリードフレームのダイボンドエリアにダイボンディングし、端子とインナーリードの間をワイヤーボンディングで接続後、全体をエポキシ樹脂等で樹脂封止する。更に、受光又は発光部にはガラスシールなどが行われ、透明度を上げるため、ガラスの鏡面研磨等が行われる。
【0006】
【発明が解決しようとする課題】
上記のように受光又は発光部を持つ半導体素子の組立工程は複雑になり、コストアップにつながりやすい。また、ガラスシールなどを施す場合、セラミックやプラスチックのパッケージ又はモジュールに素子を収容することになり、そのサイズが大きくなるデメリットがある。また、素子の受光又は発光部を樹脂で封止してしまうような場合は、電極側の素子表面の封止や再配線等を行った後に、受光又は発光部を再び露出させることが、技術的に困難である。
【0007】
本発明の目的は、上記のような事情に鑑み、受光又は発光部を持つ半導体素子の前記受光又は発光部の保護と電極側表面の封止や配線等の工程の遂行とを両立させることができ、また、高密度実装を可能にする、光電変換装置の製造方法、並びにその製造に用いる疑似ウェーハの製造方法を提供することにある。
【0008】
【課題を解決するための手段】
即ち、受光又は発光部の裏面に電極又は端子を有する受光又は発光素子を作製する工程と、前記受光又は発光部に保護層を設ける工程と、基体上に粘着材等からなる剥離層を設ける工程と、前記剥離層上にこれに接して前記受光又は発光素子を含む複数個又は複数種のチップ部品を前記裏面において固定する工程と、絶縁性の封止材によって少なくとも前記チップ部品を埋設する工程と、前記保護層と前記チップ部品と前記封止材とが一体化された疑似ウェーハを前記基体から剥離させる工程と、前記保護層を除去する工程とを有する、光電変換装置の製造方法に係わり、また、受光又は発光部の裏面に電極又は端子を有する受光又は発光素子を作製する工程と、前記受光又は発光部に保護層を設ける工程と、基体上に粘着材等からなる剥離層を設ける工程と、前記剥離層上にこれに接して前記受光又は発光素子を含む複数個又は複数種のチップ部品を前記裏面において固定する工程と、絶縁性の封止材によって少なくとも前記チップ部品を埋設する工程と、前記保護層と前記チップ部品と前記封止材とが一体化された疑似ウェーハを前記基体から剥離させる工程とを有する、疑似ウェーハの製造方法に係わる。
【0009】
本発明によれば、前記疑似ウェーハにおいて、前記受光又は発光部に設けられる保護層は、前記チップ部品と共に、少なくとも前記チップ部品を埋設する前記封止材と一体化されているため、前記受光又は発光部に固着するほど強く密着する必要はなく、配線工程等の所要の工程が終了した後、前記受光又は発光部から除去できる。従って、前記受光又は発光部の保護と前記所要の工程の遂行とを両立させることができる。
【0010】
本発明の光電変換装置の製造方法によれば、前記受光又は発光素子を含む複数個又は複数種のチップ部品を前記封止材とを一体化するので、前記チップ部品が前記封止材によって保護され、且つ高密度に実装されたパネルを提供できる。このパネルは、同種の前記チップ部品を配置すれば光電変換チップアレイとして、他の半導体チップと共に配置すれば光電変換モジュールとして利用でき、切り分けてより小型のアレイやモジュールとして利用してもよい。
【0011】
【発明の実施の形態】
本発明の光電変換装置の製造方法において、前記複数個又は複数種のチップ間において前記封止材を切断するのがよい。この際、チップの間の封止樹脂層の部分を切断するので、切断によるチップへの悪影響(歪みやばり、亀裂等のダメージ)を抑えられる。
【0012】
また、前記疑似ウェーハを前記封止材の位置で切断して、実装基板に固定される単一のチップ状電子部品、又は複数個又は複数種のチップが一体化された、チップ状電子部品からなる光電変換装置を得るのがよい。
【0013】
前記受光又は発光部の光入出射側に光透過材を設けるのがよい。前記光透過材は、光透過性の樹脂等でもよいし、ガラス等でもよい。
【0014】
また、前記疑似ウェーハの剥離後に前記封止材表面域を除去して前記保護層を露出させるのがよい。これは、前記保護層を除去しやすくするための処理であるが、前記光透過材を設ける予定であればそれにあわせて、ここでの処理を行うのがよい。例えば、前記封止材の表面を平坦に削れば、この上にガラス窓を設けやすくなる。また、前記封止材は、前記受光又は発光部の光入出射側に、前記保護層を横側から取り囲んで枠を形成する形に形成されているので、この枠を壊さないように上部から前記保護層を除去すると、有機ガラスのような液体状の前記光透過材を、前記保護層を置き換える形で導入できる。
【0015】
前記疑似ウェーハの前記裏面に、前記電極又は端子を取り出すためのインターポーザ(中間基板)層を設けるのがよい。インターポーザ層を形成する主な目的は、素子の電極等の端子と、インターポーザ(中間基板)層に設けられた外部端子とを結ぶ配線を形成し、電極の位置を実装に適した配置に再配置することである。
【0016】
ここでは、疑似ウェーハが形成されているため、良品チップ部品に対する加工を、通常のウェーハで行われているウェーハ単位の一括処理によって能率よく行うことができる。なお、インターポーザ(中間基板)層の形成は、疑似ウェーハが形成されてから個片化されるまでの間であれば、いつおこなってもよい。
【0017】
前記チップ部品の固定時に前記剥離層を仮硬化させ、前記疑似ウェーハの剥離前に前記封止材を硬化させるのがよい。必ず必要というわけではないが、前記チップ部品の固定の前後から次の封止樹脂の導入までの間に、前記剥離層を予備加熱して仮硬化状態にしておくのが望ましい。仮硬化状態とは、表面は、前記チップ部品に対する粘着性に富み、内部は、前記チップ部品を固定する際に加えられる圧力等によって変形しない程度に硬化が進んだ状態である。
【0018】
その理由は、次の通りである。未硬化の前記剥離層は軟らかく変形しやすいため、この上に前記チップ部品を固定しようとすると、前記チップ部品の位置ずれや沈み込みが起こりやすい。これに対し、仮硬化状態では硬化が進んでいるので、前記チップ部品の位置ずれや沈み込みが起こりにくい。しかも、表面の粘着力は十分強いので、前記チップ部品をしっかり固定することができる。封止樹脂によって前記チップ部品が押し動かされることがないように、仮硬化は、封止樹脂の導入に先だって行うことが重要である。
【0019】
また、前記剥離層は、疑似ウェーハが形成される前は、その粘着力で受光又は発光素子の前記チップ部品を固定する役割が求められ、疑似ウェーハが形成された後は、離型性を増し、前記基体と疑似ウェーハとの剥離層を形成する役割が求められる。そこで、前記剥離層としては、硬化温度が100℃以下で、少し加温する程度であれば粘着性を増すが、前記封止材の硬化温度である200℃前後に加熱されると硬化してしまい、離型性を増す性質を持つものが用いられる。このため、前記封止材を硬化させると、その余熱で前記剥離層の離型性が増す。
【0020】
本発明において、特性測定により良品と判定された半導体チップを前記基体上に固定するのがよい。また、前記保護物質で固着された状態において半導体チップの特性測定を行い、良品の半導体チップ又はチップ状電子部品を選択するのがよい。
【0021】
次に、本発明の好ましい実施の形態である、チップ状受光又は発光電子部品の製造方法を図面参照下に具体的に説明する。
【0022】
図1は、本実施形態に基づいて作製された単一の受光又は発光素子1からなるチップ状受光又は発光電子部品9の詳細な断面図である。受光又は発光素子1は、受光又は発光部1aを上向きに配置され、下側の面に電極又は端子13が設けられている。素子1の底面より上側のパッケージ上部は、主に、パッケージの封止材である封止樹脂3と受光又は発光部1aの窓材である光透過性樹脂8で占められ、パッケージ下部は、主に、素子1の電極等を外部へ導出する配線6と絶縁層7で占められ、それぞれが必要な機能を満たしながら、無駄なく極めてコンパクトに作られており、CSP(Chip Scale Package)と呼ぶにふさわしい構造になっている。
【0023】
その他、パッシベーション膜14は、素子1の表面を形成していた絶縁膜である。シールド層15は、ノイズを防ぐための静電シールドであり、インターポーザ層5中の配線を介して外部端子17に導出されている。10〜13は負極を素子1の底面側に導くための要素で、スルーホールメッキ12を形成する貫通孔を反応性イオンエッチングによって形成し、その内壁と孔の周囲の基板面に絶縁膜10を形成し、スパッタリングで接続ランド11、スルーホールメッキ12及び電極端子13を形成する。
【0024】
次に、本発明の実施の形態に基づき、図1に示したチップ状電子部品を作製する工程の1例を、図2〜4を参照しながら工程順に説明する。図1(a)は受光又は発光素子の前処理工程を、図2(b)〜図3(f)は疑似ウェーハ4の製造工程を、図3(g)はインターポーザ層による配線形成工程を、図3(h)〜図4(m)は光学窓を形成した後チップ状電子部品に切り分ける工程を、それぞれ示す概略断面図である。
【0025】
受光又は発光部の裏面に電極又は端子を有する受光又は発光素子1は、公知の半導体製造工程で、シリコン基板等のウェーハ21の上に作製する。この素子1の受光又は発光部の保護層として、その上に感光性樹脂層2を設ける。
【0026】
この場合、素子1を個片化してから感光性樹脂層2を設けるのではなく、図2(a)に示すように、素子1を形成したウェーハ21の段階で一括して感光性樹脂層2を形成し、これをスクライブライン22に沿ったダイシングによって個片化して素子1を作製するのがよい。これにより、品質のばらつきの少ない感光性樹脂層2からなる保護層を、能率よく受光又は発光素子1に設けることができる。
【0027】
感光性樹脂層2は、その材料が液状であれば、半導体プロセスで使用するスピンコート法等で塗布する。また、ドライフィルム状であれば、ローラーラミネート法によって貼り付ける。感光性であれば、ネガ型でもポジ型でもどちらでもよく、例えばアクリル系又はエポキシ系樹脂を用いることができる。
【0028】
感光性樹脂層2が感光性を有することの利点は、露光マスクをかけて露光した後に、現像処理することによって、感光性樹脂層2を所望の形状にパターニングできることである。例えば、感光性樹脂層2を受光部又は発光部のみを被覆するようにパターニングして形成しておき、これをマスクとして金属を蒸着すれば、受光部又は発光部以外の部分に金属からなるシールド層14(図1参照。)を形成することができる。
【0029】
他方、図2(b)に示すように、平坦な支持基板23の表面上に両面粘着材フィルム24を均一に貼り付け、剥離層を形成する。
【0030】
支持基板23は、疑似ウェーハ4を作製する間、受光又は発光素子の良品チップ部品1を一時的に固定して平坦性及び剛性を保つためのものである。従って、後述の封止樹脂3の硬化温度等において変性、分解、反りなどがなければ、材質は特に限定されず、例えばガラス基板、石英基板、セラミック基板、シリコンウェーハ、ポリテトラフルオロエチレン基板、ガラスエポキシ基板等を用いる。形状も円形の基板に限らず、角型の基板を用いてもよい。
【0031】
両面粘着材フィルム24は、疑似ウェーハ4が形成される前は、その粘着力で受光又は発光素子の良品チップ部品1を固定する役割が求められ、疑似ウェーハ4が形成された後は、離型性を増し、支持基板23と疑似ウェーハ4との剥離層を形成する役割が求められる。従って、本実施の形態で用いる両面粘着材フィルム24としては、硬化温度が100℃以下で、少し加温する程度であれば粘着性を増すが、後述する封止樹脂の硬化温度である200℃前後に加熱されると硬化してしまい、離型性を増す性質を持つものが用いられる。
【0032】
次に、図2(c)のように、両面粘着材フィルム24の上に受光又は発光素子の良品チップ部品1を電極又は端子のある面において固定する。
【0033】
ここで言う良品チップ部品1とは、例えば、図2(a)に示した半導体ウェーハ21より切り出された後、オープン/ショート或いはDC(直流)電圧測定で良品と確認された半導体ベアチップ(又はLSIチップ)のことである。また、他所からベアチップの状態で購入されたものであってもよい。ここで重要なことは、出自に関わらず、良品チップ部品1のみを支持基板23上に固定することである。
【0034】
良品チップ部品1を固定するには、図2(c)に示すように、フリップチップボンダ25等を用いるのがよい。フリップチップボンダ25には、チップを載置するボンドヘッドに加熱機構が設けてあり、両面粘着材フィルム24が加熱圧着時に強い接着性を発揮するものであれば、加熱圧着して両面粘着材フィルム24の上に載置することで、良品チップ部品1を位置精度良く固定することができる。また、既存の設備を用いることができるので、コストを抑えることにもなる。
【0035】
使用するフリップチップボンダ25は、できるだけアライメント精度がよいものを用いることが望ましい。アライメント精度がよいほど、良品チップ部品1の位置精度がよくなるので、後の配線工程で形成できる配線の精度が向上する。
【0036】
必ず必要というわけではないが、良品チップ部品1の固定の前後から次の封止樹脂の導入までの間に、両面粘着材フィルム24を予備加熱して仮硬化状態にしておくのが望ましい。仮硬化状態とは、表面は、良品チップ部品1に対する粘着性に富み、内部は、良品チップ部品1を固定する際に加えられる圧力等によって変形しない程度に硬化が進んだ状態である。
【0037】
その理由は、次の通りである。未硬化の両面粘着材フィルム24は軟らかく変形しやすいため、この上に良品チップ部品1を固定しようとすると、良品チップ部品1の位置ずれや沈み込みが起こりやすい。これに対し、仮硬化状態では硬化が進んでいるので、良品チップ部品1の位置ずれや沈み込みが起こりにくい。しかも、表面の粘着力は十分強いので、良品チップ部品1をしっかり固定することができる。封止樹脂によって良品チップ部品1が押し動かされることがないように、仮硬化は、封止樹脂の導入に先だって行うことが重要である。
【0038】
仮硬化状態の両面粘着材フィルム24を形成する加熱温度及び加熱時間は、粘着材の種類に応じて設定すればよい。例えば、接着材の硬化温度が100℃である場合、硬化温度より20℃低い温度である80℃で15分間ほど加熱するのが一応の目安である。
【0039】
次に、図2(d)及び(e)に示すように、絶縁性封止材として封止樹脂を良品チップ部品1及び良品チップ部品1間の両面粘着材フィルム24の表面全面に被着させて、少なくとも良品チップ部品1を埋設する深さの封止樹脂層3bを形成し、続いて加熱処理して硬化した封止樹脂層3を形成する。封止樹脂としては、有機系の熱硬化性樹脂、例えばエポキシ樹脂等を用いる。また、無機系絶縁性樹脂等でもよい。封止樹脂層3bの形成は、スピンコート法や印刷法にて容易に行うことができる。又は、トランスファーモールドやCDI(Cavity Direct Injection Molding)法等で形成してもよい。
【0040】
次に、上記の加熱によって向上した両面粘着材フィルム24の離型性を利用して、図3(f)に示すように、感光性樹脂層2と良品チップ部品1と封止樹脂層3とが一体化された疑似ウェーハ4を支持基板23から剥離させる。剥離後、疑似ウェーハ4の側に両面粘着材フィルム24の一部が付着している場合がある。その場合には、ふき取りや、溶媒に溶解させての除去を行う。
【0041】
次に、図3(g)に示すように、疑似ウェーハ4の電極又は端子が露出している面にインターポーザ(中間基板)層5を形成する。インターポーザ層5を形成する主な目的は、素子の電極等の端子と、インターポーザ(中間基板)層5に設けられた外部端子とを結ぶ配線を形成し、電極の位置を実装に適した配置に再構成することである。
【0042】
ここでは、疑似ウェーハ4が形成されているため、良品チップ部品1に対する加工を、通常のウェーハで行われているウェーハ単位の一括処理によって能率よく行うことができる。なお、インターポーザ(中間基板)層5の形成は、疑似ウェーハが形成されてから個片化されるまでの間であれば、いつおこなってもよい。
【0043】
銅配線は、下地層を無電解メッキ又はPVD(Physical Vapor Deposition)等で形成し、この上に電気めっきによって積層する。銅は、抵抗が小さく、安定で、直接はんだづけできる利点がある。層間絶縁膜等の絶縁材は、有機系高分子膜で、主に塗布法によって形成される。これらは、露光、現像して形成されたホトレジストをマスクに用いてエッチングによって、所望の形状にパターニングされる。予めガラスエポキシ基板等を貼り合わせて積層して形成したインターポーザ層5を貼り付けてもよい。
【0044】
次に、図3(h)に示すように、疑似ウェーハ4の封止樹脂3の表面を感光性樹脂層2が露出するまで研削する。後に封止樹脂3の表面にガラス窓を取り付ける場合(図4(m)参照。)等で平坦性が必要な場合には、封止樹脂3の表面を化学的機械研磨(CMP)装置等で研磨して、平坦面を形成するのがよい。
【0045】
次に、図3(i)に示すように、受光又は発光部1aの保護層として設けていた感光性樹脂層2を溶媒に溶解して除去する。これにより受光又は発光素子1の受光又は発光部表面1aが露出する。
【0046】
次に、図4(j)に示すように、感光性樹脂層2を除去したあとを光透過性樹脂8で樹脂封止する。光透過性樹脂8は非感光性のアクリル樹脂がよく、スクリーン印刷又はディストリビュータ等によって投下する。
【0047】
次に、図4(k)のように、スクライブライン19に沿ってダイシングして個片化し、ベアチップを封止樹脂3等で保護したCSP構造のチップ状受光又は発光電子部品9を得る。このとき、チップ状電子部品9を疑似ウェーハ4から切り出す際に、良品チップ部品1の間の封止樹脂層3の部分を切断するので、切断によるチップ1への悪影響(歪みやばり、亀裂等のダメージ)を抑えられる。
【0048】
なお、図4(k)に先だって、プローブ検査による電気的特性の測定やバーンインテストを行うのが望ましい。これにより、図2(c)の工程で良品チップ部品1を選別したことに加えて、更により確実に良品チップのみを選別できる。
【0049】
また、図4(j)において光透過性樹脂8で樹脂封止する代わりに、図4(l)に示すようにガラス窓8bを設けてもよい。
【0050】
図5は、チップ状受光又は発光電子部品9の実装状態を示す概略断面図である。チップ状受光又は発光電子部品9は、図5に示すように、配線基板31上のソルダー(はんだ)レジスト34で囲まれかつソルダー(はんだ)ペースト35を被着した電極32及び接地端子33を設けた実装基板30に搭載される。この時、チップ状受光又は発光電子部品9の側面と裏面は封止樹脂3で覆われているため、チップ状電子部品10が実装時のハンドリング等で直接のダメージを受けることがなく、高い信頼性を持つフリップチップ実装が期待できる。
【0051】
ここでは、1つのチップを個片化した例を示したが、マルチチップモジュールとして複数のチップを封止樹脂3で一体化したチップ状電子部品を個片化してもよい。
【0052】
組立後は通常のCSP同様の扱いが可能で、これまでと同様の設備にてマザーボードへの直接実装も可能である。また、もちろん、マザーボードに実装するためのセラミックやプラスチックパッケージ、或いはモジュールへの搭載は、不要であり、コンパクトな実装を可能にする。
【0053】
またCSPの最終形態として、素子裏面を露出した構造後に、光透過性樹脂或いはガラスなどによりよる再び封止した構造とすることも可能である。
【0054】
本実施の形態により外部端子を再配置できるCSP及びモジュールについて、半導体素子表面については通常のCSP同様に配線層形成または外部端子形成することが可能で、かつ裏面の発光、受光素子を露出させる構造を簡単に形成させることができる。
【0055】
これにより、半導体及びモジュールの小型、薄型化が可能となるばかりでなく、プロセスも容易となり安価にできる。
【0056】
また、既述した先願発明と同様に、半導体ウェーハから切り出されたチップのうち、良品チップのみを選択して支持基板に貼り付け、封止樹脂を被着した後に剥離することにより、あたかも良品チップのみからなるウェーハのような疑似ウェーハを得るので、良品チップのみに対するウェーハ一括でのはんだバンプ処理等が可能となり、低コストで歩留り良く、チップ状電子部品を製造できる。
【0057】
その上、チップ状電子部品を疑似ウェーハから切り出す際に、チップ間の保護物質の部分を切断するので、チップ本体への悪影響(歪みやばり、亀裂等のダメージ)を抑えられる。
【0058】
以上に説明した本発明の実施の形態は、発明の主旨を逸脱しない範囲で適宜変更可能であることは言うまでもない。
【0059】
【発明の作用効果】
本発明によれば、疑似ウェーハにおいて、受光又は発光部に設けられる保護層は、チップ部品と共に、少なくともチップ部品を埋設する封止材と一体化されているため、受光又は発光部に固着するほど強く密着する必要はなく、配線工程等の所要の工程が終了した後、受光又は発光部から除去できる。従って、受光又は発光部の保護と所要の工程の遂行とを両立させることができる。
【0060】
本発明の光電変換装置の製造方法によれば、受光又は発光素子を含む複数個又は複数種のチップ部品を封止材とを一体化するので、チップ部品が封止材によって保護され、且つ高密度に実装されたパネルを提供できる。このパネルは、同種のチップ部品を配置すれば光電変換チップアレイとして、他の半導体チップと共に配置すれば光電変換モジュールとして利用でき、切り分けてより小型のアレイやモジュールとして利用してもよい。
【図面の簡単な説明】
【図1】本発明の好ましい実施の形態に基づいて作製された、チップ状受光又は発光電子部品の概略断面図である。
【図2】同、チップ状受光又は発光電子部品の作製工程を示す概略断面図である。
【図3】同、チップ状受光又は発光電子部品の作製工程を示す概略断面図である。
【図4】同、チップ状受光又は発光電子部品の作製工程を示す概略断面図である。
【図5】同、作製されたチップ状受光又は発光電子部品の実装状態を示す概略断面図である。
【符号の説明】
1…受光又は発光素子、1a…受光又は発光部(例えば、n型層)、
1b…受光又は発光素子基板部(例えば、p型層)、2…感光性樹脂層、
3…硬化した封止樹脂、3b…硬化前の封止樹脂、4…疑似ウェーハ、
5…インターポーザ(中間基板)層、6…配線、7…絶縁層、
8…光透過性樹脂、9…チップ状受光又は発光電子部品、10…絶縁膜、
11…接続ランド、12…スルーホールメッキ、13…電極端子、
14…パッシベーション膜、15…シールド層、16…外部端子(電極用)、
17…外部端子(接地用)、18…はんだバンプ、19…スクライブライン、
21…ウェーハ、22…スクライブライン、23…平坦な支持基板、
24…両面粘着材フィルム、25…フリップチップボンダ、30…実装基板、
31…配線基板、32…電極、33…接地端子、
34…ソルダー(はんだ)レジスト、35…ソルダー(はんだ)ペースト
【発明の属する技術分野】
本発明は、光電変換装置の製造方法、並びにその製造に用いる疑似ウェーハの製造方法に関するものである。
【0002】
【従来の技術】
従来の技術において、受光又は発光部の受光又は発光面とは逆側(裏面)に電極又は端子が形成されている半導体素子の組立は、受光又は発光部を保護した上で、電極側の素子表面の封止や再配線等を行う。
【0003】
仮に、受光又は発光部を露出した状態でそのような工程を行った場合には、当然ながら、受光又は発光部の汚染や損傷などが発生しやすく、その対策が必要であり、取り扱いが困難となる。
【0004】
また、素子の受光又は発光部を樹脂で封止してしまうような場合は、電極側の素子表面の封止や再配線等を行った後に、受光又は発光部を再び露出させることが技術的に困難である。
【0005】
また、受光又は発光部を持つ半導体素子を実装基板等に搭載するには、通常、素子を箱形等のパッケージにパッケージングする必要がある。即ち、素子をリードフレームのダイボンドエリアにダイボンディングし、端子とインナーリードの間をワイヤーボンディングで接続後、全体をエポキシ樹脂等で樹脂封止する。更に、受光又は発光部にはガラスシールなどが行われ、透明度を上げるため、ガラスの鏡面研磨等が行われる。
【0006】
【発明が解決しようとする課題】
上記のように受光又は発光部を持つ半導体素子の組立工程は複雑になり、コストアップにつながりやすい。また、ガラスシールなどを施す場合、セラミックやプラスチックのパッケージ又はモジュールに素子を収容することになり、そのサイズが大きくなるデメリットがある。また、素子の受光又は発光部を樹脂で封止してしまうような場合は、電極側の素子表面の封止や再配線等を行った後に、受光又は発光部を再び露出させることが、技術的に困難である。
【0007】
本発明の目的は、上記のような事情に鑑み、受光又は発光部を持つ半導体素子の前記受光又は発光部の保護と電極側表面の封止や配線等の工程の遂行とを両立させることができ、また、高密度実装を可能にする、光電変換装置の製造方法、並びにその製造に用いる疑似ウェーハの製造方法を提供することにある。
【0008】
【課題を解決するための手段】
即ち、受光又は発光部の裏面に電極又は端子を有する受光又は発光素子を作製する工程と、前記受光又は発光部に保護層を設ける工程と、基体上に粘着材等からなる剥離層を設ける工程と、前記剥離層上にこれに接して前記受光又は発光素子を含む複数個又は複数種のチップ部品を前記裏面において固定する工程と、絶縁性の封止材によって少なくとも前記チップ部品を埋設する工程と、前記保護層と前記チップ部品と前記封止材とが一体化された疑似ウェーハを前記基体から剥離させる工程と、前記保護層を除去する工程とを有する、光電変換装置の製造方法に係わり、また、受光又は発光部の裏面に電極又は端子を有する受光又は発光素子を作製する工程と、前記受光又は発光部に保護層を設ける工程と、基体上に粘着材等からなる剥離層を設ける工程と、前記剥離層上にこれに接して前記受光又は発光素子を含む複数個又は複数種のチップ部品を前記裏面において固定する工程と、絶縁性の封止材によって少なくとも前記チップ部品を埋設する工程と、前記保護層と前記チップ部品と前記封止材とが一体化された疑似ウェーハを前記基体から剥離させる工程とを有する、疑似ウェーハの製造方法に係わる。
【0009】
本発明によれば、前記疑似ウェーハにおいて、前記受光又は発光部に設けられる保護層は、前記チップ部品と共に、少なくとも前記チップ部品を埋設する前記封止材と一体化されているため、前記受光又は発光部に固着するほど強く密着する必要はなく、配線工程等の所要の工程が終了した後、前記受光又は発光部から除去できる。従って、前記受光又は発光部の保護と前記所要の工程の遂行とを両立させることができる。
【0010】
本発明の光電変換装置の製造方法によれば、前記受光又は発光素子を含む複数個又は複数種のチップ部品を前記封止材とを一体化するので、前記チップ部品が前記封止材によって保護され、且つ高密度に実装されたパネルを提供できる。このパネルは、同種の前記チップ部品を配置すれば光電変換チップアレイとして、他の半導体チップと共に配置すれば光電変換モジュールとして利用でき、切り分けてより小型のアレイやモジュールとして利用してもよい。
【0011】
【発明の実施の形態】
本発明の光電変換装置の製造方法において、前記複数個又は複数種のチップ間において前記封止材を切断するのがよい。この際、チップの間の封止樹脂層の部分を切断するので、切断によるチップへの悪影響(歪みやばり、亀裂等のダメージ)を抑えられる。
【0012】
また、前記疑似ウェーハを前記封止材の位置で切断して、実装基板に固定される単一のチップ状電子部品、又は複数個又は複数種のチップが一体化された、チップ状電子部品からなる光電変換装置を得るのがよい。
【0013】
前記受光又は発光部の光入出射側に光透過材を設けるのがよい。前記光透過材は、光透過性の樹脂等でもよいし、ガラス等でもよい。
【0014】
また、前記疑似ウェーハの剥離後に前記封止材表面域を除去して前記保護層を露出させるのがよい。これは、前記保護層を除去しやすくするための処理であるが、前記光透過材を設ける予定であればそれにあわせて、ここでの処理を行うのがよい。例えば、前記封止材の表面を平坦に削れば、この上にガラス窓を設けやすくなる。また、前記封止材は、前記受光又は発光部の光入出射側に、前記保護層を横側から取り囲んで枠を形成する形に形成されているので、この枠を壊さないように上部から前記保護層を除去すると、有機ガラスのような液体状の前記光透過材を、前記保護層を置き換える形で導入できる。
【0015】
前記疑似ウェーハの前記裏面に、前記電極又は端子を取り出すためのインターポーザ(中間基板)層を設けるのがよい。インターポーザ層を形成する主な目的は、素子の電極等の端子と、インターポーザ(中間基板)層に設けられた外部端子とを結ぶ配線を形成し、電極の位置を実装に適した配置に再配置することである。
【0016】
ここでは、疑似ウェーハが形成されているため、良品チップ部品に対する加工を、通常のウェーハで行われているウェーハ単位の一括処理によって能率よく行うことができる。なお、インターポーザ(中間基板)層の形成は、疑似ウェーハが形成されてから個片化されるまでの間であれば、いつおこなってもよい。
【0017】
前記チップ部品の固定時に前記剥離層を仮硬化させ、前記疑似ウェーハの剥離前に前記封止材を硬化させるのがよい。必ず必要というわけではないが、前記チップ部品の固定の前後から次の封止樹脂の導入までの間に、前記剥離層を予備加熱して仮硬化状態にしておくのが望ましい。仮硬化状態とは、表面は、前記チップ部品に対する粘着性に富み、内部は、前記チップ部品を固定する際に加えられる圧力等によって変形しない程度に硬化が進んだ状態である。
【0018】
その理由は、次の通りである。未硬化の前記剥離層は軟らかく変形しやすいため、この上に前記チップ部品を固定しようとすると、前記チップ部品の位置ずれや沈み込みが起こりやすい。これに対し、仮硬化状態では硬化が進んでいるので、前記チップ部品の位置ずれや沈み込みが起こりにくい。しかも、表面の粘着力は十分強いので、前記チップ部品をしっかり固定することができる。封止樹脂によって前記チップ部品が押し動かされることがないように、仮硬化は、封止樹脂の導入に先だって行うことが重要である。
【0019】
また、前記剥離層は、疑似ウェーハが形成される前は、その粘着力で受光又は発光素子の前記チップ部品を固定する役割が求められ、疑似ウェーハが形成された後は、離型性を増し、前記基体と疑似ウェーハとの剥離層を形成する役割が求められる。そこで、前記剥離層としては、硬化温度が100℃以下で、少し加温する程度であれば粘着性を増すが、前記封止材の硬化温度である200℃前後に加熱されると硬化してしまい、離型性を増す性質を持つものが用いられる。このため、前記封止材を硬化させると、その余熱で前記剥離層の離型性が増す。
【0020】
本発明において、特性測定により良品と判定された半導体チップを前記基体上に固定するのがよい。また、前記保護物質で固着された状態において半導体チップの特性測定を行い、良品の半導体チップ又はチップ状電子部品を選択するのがよい。
【0021】
次に、本発明の好ましい実施の形態である、チップ状受光又は発光電子部品の製造方法を図面参照下に具体的に説明する。
【0022】
図1は、本実施形態に基づいて作製された単一の受光又は発光素子1からなるチップ状受光又は発光電子部品9の詳細な断面図である。受光又は発光素子1は、受光又は発光部1aを上向きに配置され、下側の面に電極又は端子13が設けられている。素子1の底面より上側のパッケージ上部は、主に、パッケージの封止材である封止樹脂3と受光又は発光部1aの窓材である光透過性樹脂8で占められ、パッケージ下部は、主に、素子1の電極等を外部へ導出する配線6と絶縁層7で占められ、それぞれが必要な機能を満たしながら、無駄なく極めてコンパクトに作られており、CSP(Chip Scale Package)と呼ぶにふさわしい構造になっている。
【0023】
その他、パッシベーション膜14は、素子1の表面を形成していた絶縁膜である。シールド層15は、ノイズを防ぐための静電シールドであり、インターポーザ層5中の配線を介して外部端子17に導出されている。10〜13は負極を素子1の底面側に導くための要素で、スルーホールメッキ12を形成する貫通孔を反応性イオンエッチングによって形成し、その内壁と孔の周囲の基板面に絶縁膜10を形成し、スパッタリングで接続ランド11、スルーホールメッキ12及び電極端子13を形成する。
【0024】
次に、本発明の実施の形態に基づき、図1に示したチップ状電子部品を作製する工程の1例を、図2〜4を参照しながら工程順に説明する。図1(a)は受光又は発光素子の前処理工程を、図2(b)〜図3(f)は疑似ウェーハ4の製造工程を、図3(g)はインターポーザ層による配線形成工程を、図3(h)〜図4(m)は光学窓を形成した後チップ状電子部品に切り分ける工程を、それぞれ示す概略断面図である。
【0025】
受光又は発光部の裏面に電極又は端子を有する受光又は発光素子1は、公知の半導体製造工程で、シリコン基板等のウェーハ21の上に作製する。この素子1の受光又は発光部の保護層として、その上に感光性樹脂層2を設ける。
【0026】
この場合、素子1を個片化してから感光性樹脂層2を設けるのではなく、図2(a)に示すように、素子1を形成したウェーハ21の段階で一括して感光性樹脂層2を形成し、これをスクライブライン22に沿ったダイシングによって個片化して素子1を作製するのがよい。これにより、品質のばらつきの少ない感光性樹脂層2からなる保護層を、能率よく受光又は発光素子1に設けることができる。
【0027】
感光性樹脂層2は、その材料が液状であれば、半導体プロセスで使用するスピンコート法等で塗布する。また、ドライフィルム状であれば、ローラーラミネート法によって貼り付ける。感光性であれば、ネガ型でもポジ型でもどちらでもよく、例えばアクリル系又はエポキシ系樹脂を用いることができる。
【0028】
感光性樹脂層2が感光性を有することの利点は、露光マスクをかけて露光した後に、現像処理することによって、感光性樹脂層2を所望の形状にパターニングできることである。例えば、感光性樹脂層2を受光部又は発光部のみを被覆するようにパターニングして形成しておき、これをマスクとして金属を蒸着すれば、受光部又は発光部以外の部分に金属からなるシールド層14(図1参照。)を形成することができる。
【0029】
他方、図2(b)に示すように、平坦な支持基板23の表面上に両面粘着材フィルム24を均一に貼り付け、剥離層を形成する。
【0030】
支持基板23は、疑似ウェーハ4を作製する間、受光又は発光素子の良品チップ部品1を一時的に固定して平坦性及び剛性を保つためのものである。従って、後述の封止樹脂3の硬化温度等において変性、分解、反りなどがなければ、材質は特に限定されず、例えばガラス基板、石英基板、セラミック基板、シリコンウェーハ、ポリテトラフルオロエチレン基板、ガラスエポキシ基板等を用いる。形状も円形の基板に限らず、角型の基板を用いてもよい。
【0031】
両面粘着材フィルム24は、疑似ウェーハ4が形成される前は、その粘着力で受光又は発光素子の良品チップ部品1を固定する役割が求められ、疑似ウェーハ4が形成された後は、離型性を増し、支持基板23と疑似ウェーハ4との剥離層を形成する役割が求められる。従って、本実施の形態で用いる両面粘着材フィルム24としては、硬化温度が100℃以下で、少し加温する程度であれば粘着性を増すが、後述する封止樹脂の硬化温度である200℃前後に加熱されると硬化してしまい、離型性を増す性質を持つものが用いられる。
【0032】
次に、図2(c)のように、両面粘着材フィルム24の上に受光又は発光素子の良品チップ部品1を電極又は端子のある面において固定する。
【0033】
ここで言う良品チップ部品1とは、例えば、図2(a)に示した半導体ウェーハ21より切り出された後、オープン/ショート或いはDC(直流)電圧測定で良品と確認された半導体ベアチップ(又はLSIチップ)のことである。また、他所からベアチップの状態で購入されたものであってもよい。ここで重要なことは、出自に関わらず、良品チップ部品1のみを支持基板23上に固定することである。
【0034】
良品チップ部品1を固定するには、図2(c)に示すように、フリップチップボンダ25等を用いるのがよい。フリップチップボンダ25には、チップを載置するボンドヘッドに加熱機構が設けてあり、両面粘着材フィルム24が加熱圧着時に強い接着性を発揮するものであれば、加熱圧着して両面粘着材フィルム24の上に載置することで、良品チップ部品1を位置精度良く固定することができる。また、既存の設備を用いることができるので、コストを抑えることにもなる。
【0035】
使用するフリップチップボンダ25は、できるだけアライメント精度がよいものを用いることが望ましい。アライメント精度がよいほど、良品チップ部品1の位置精度がよくなるので、後の配線工程で形成できる配線の精度が向上する。
【0036】
必ず必要というわけではないが、良品チップ部品1の固定の前後から次の封止樹脂の導入までの間に、両面粘着材フィルム24を予備加熱して仮硬化状態にしておくのが望ましい。仮硬化状態とは、表面は、良品チップ部品1に対する粘着性に富み、内部は、良品チップ部品1を固定する際に加えられる圧力等によって変形しない程度に硬化が進んだ状態である。
【0037】
その理由は、次の通りである。未硬化の両面粘着材フィルム24は軟らかく変形しやすいため、この上に良品チップ部品1を固定しようとすると、良品チップ部品1の位置ずれや沈み込みが起こりやすい。これに対し、仮硬化状態では硬化が進んでいるので、良品チップ部品1の位置ずれや沈み込みが起こりにくい。しかも、表面の粘着力は十分強いので、良品チップ部品1をしっかり固定することができる。封止樹脂によって良品チップ部品1が押し動かされることがないように、仮硬化は、封止樹脂の導入に先だって行うことが重要である。
【0038】
仮硬化状態の両面粘着材フィルム24を形成する加熱温度及び加熱時間は、粘着材の種類に応じて設定すればよい。例えば、接着材の硬化温度が100℃である場合、硬化温度より20℃低い温度である80℃で15分間ほど加熱するのが一応の目安である。
【0039】
次に、図2(d)及び(e)に示すように、絶縁性封止材として封止樹脂を良品チップ部品1及び良品チップ部品1間の両面粘着材フィルム24の表面全面に被着させて、少なくとも良品チップ部品1を埋設する深さの封止樹脂層3bを形成し、続いて加熱処理して硬化した封止樹脂層3を形成する。封止樹脂としては、有機系の熱硬化性樹脂、例えばエポキシ樹脂等を用いる。また、無機系絶縁性樹脂等でもよい。封止樹脂層3bの形成は、スピンコート法や印刷法にて容易に行うことができる。又は、トランスファーモールドやCDI(Cavity Direct Injection Molding)法等で形成してもよい。
【0040】
次に、上記の加熱によって向上した両面粘着材フィルム24の離型性を利用して、図3(f)に示すように、感光性樹脂層2と良品チップ部品1と封止樹脂層3とが一体化された疑似ウェーハ4を支持基板23から剥離させる。剥離後、疑似ウェーハ4の側に両面粘着材フィルム24の一部が付着している場合がある。その場合には、ふき取りや、溶媒に溶解させての除去を行う。
【0041】
次に、図3(g)に示すように、疑似ウェーハ4の電極又は端子が露出している面にインターポーザ(中間基板)層5を形成する。インターポーザ層5を形成する主な目的は、素子の電極等の端子と、インターポーザ(中間基板)層5に設けられた外部端子とを結ぶ配線を形成し、電極の位置を実装に適した配置に再構成することである。
【0042】
ここでは、疑似ウェーハ4が形成されているため、良品チップ部品1に対する加工を、通常のウェーハで行われているウェーハ単位の一括処理によって能率よく行うことができる。なお、インターポーザ(中間基板)層5の形成は、疑似ウェーハが形成されてから個片化されるまでの間であれば、いつおこなってもよい。
【0043】
銅配線は、下地層を無電解メッキ又はPVD(Physical Vapor Deposition)等で形成し、この上に電気めっきによって積層する。銅は、抵抗が小さく、安定で、直接はんだづけできる利点がある。層間絶縁膜等の絶縁材は、有機系高分子膜で、主に塗布法によって形成される。これらは、露光、現像して形成されたホトレジストをマスクに用いてエッチングによって、所望の形状にパターニングされる。予めガラスエポキシ基板等を貼り合わせて積層して形成したインターポーザ層5を貼り付けてもよい。
【0044】
次に、図3(h)に示すように、疑似ウェーハ4の封止樹脂3の表面を感光性樹脂層2が露出するまで研削する。後に封止樹脂3の表面にガラス窓を取り付ける場合(図4(m)参照。)等で平坦性が必要な場合には、封止樹脂3の表面を化学的機械研磨(CMP)装置等で研磨して、平坦面を形成するのがよい。
【0045】
次に、図3(i)に示すように、受光又は発光部1aの保護層として設けていた感光性樹脂層2を溶媒に溶解して除去する。これにより受光又は発光素子1の受光又は発光部表面1aが露出する。
【0046】
次に、図4(j)に示すように、感光性樹脂層2を除去したあとを光透過性樹脂8で樹脂封止する。光透過性樹脂8は非感光性のアクリル樹脂がよく、スクリーン印刷又はディストリビュータ等によって投下する。
【0047】
次に、図4(k)のように、スクライブライン19に沿ってダイシングして個片化し、ベアチップを封止樹脂3等で保護したCSP構造のチップ状受光又は発光電子部品9を得る。このとき、チップ状電子部品9を疑似ウェーハ4から切り出す際に、良品チップ部品1の間の封止樹脂層3の部分を切断するので、切断によるチップ1への悪影響(歪みやばり、亀裂等のダメージ)を抑えられる。
【0048】
なお、図4(k)に先だって、プローブ検査による電気的特性の測定やバーンインテストを行うのが望ましい。これにより、図2(c)の工程で良品チップ部品1を選別したことに加えて、更により確実に良品チップのみを選別できる。
【0049】
また、図4(j)において光透過性樹脂8で樹脂封止する代わりに、図4(l)に示すようにガラス窓8bを設けてもよい。
【0050】
図5は、チップ状受光又は発光電子部品9の実装状態を示す概略断面図である。チップ状受光又は発光電子部品9は、図5に示すように、配線基板31上のソルダー(はんだ)レジスト34で囲まれかつソルダー(はんだ)ペースト35を被着した電極32及び接地端子33を設けた実装基板30に搭載される。この時、チップ状受光又は発光電子部品9の側面と裏面は封止樹脂3で覆われているため、チップ状電子部品10が実装時のハンドリング等で直接のダメージを受けることがなく、高い信頼性を持つフリップチップ実装が期待できる。
【0051】
ここでは、1つのチップを個片化した例を示したが、マルチチップモジュールとして複数のチップを封止樹脂3で一体化したチップ状電子部品を個片化してもよい。
【0052】
組立後は通常のCSP同様の扱いが可能で、これまでと同様の設備にてマザーボードへの直接実装も可能である。また、もちろん、マザーボードに実装するためのセラミックやプラスチックパッケージ、或いはモジュールへの搭載は、不要であり、コンパクトな実装を可能にする。
【0053】
またCSPの最終形態として、素子裏面を露出した構造後に、光透過性樹脂或いはガラスなどによりよる再び封止した構造とすることも可能である。
【0054】
本実施の形態により外部端子を再配置できるCSP及びモジュールについて、半導体素子表面については通常のCSP同様に配線層形成または外部端子形成することが可能で、かつ裏面の発光、受光素子を露出させる構造を簡単に形成させることができる。
【0055】
これにより、半導体及びモジュールの小型、薄型化が可能となるばかりでなく、プロセスも容易となり安価にできる。
【0056】
また、既述した先願発明と同様に、半導体ウェーハから切り出されたチップのうち、良品チップのみを選択して支持基板に貼り付け、封止樹脂を被着した後に剥離することにより、あたかも良品チップのみからなるウェーハのような疑似ウェーハを得るので、良品チップのみに対するウェーハ一括でのはんだバンプ処理等が可能となり、低コストで歩留り良く、チップ状電子部品を製造できる。
【0057】
その上、チップ状電子部品を疑似ウェーハから切り出す際に、チップ間の保護物質の部分を切断するので、チップ本体への悪影響(歪みやばり、亀裂等のダメージ)を抑えられる。
【0058】
以上に説明した本発明の実施の形態は、発明の主旨を逸脱しない範囲で適宜変更可能であることは言うまでもない。
【0059】
【発明の作用効果】
本発明によれば、疑似ウェーハにおいて、受光又は発光部に設けられる保護層は、チップ部品と共に、少なくともチップ部品を埋設する封止材と一体化されているため、受光又は発光部に固着するほど強く密着する必要はなく、配線工程等の所要の工程が終了した後、受光又は発光部から除去できる。従って、受光又は発光部の保護と所要の工程の遂行とを両立させることができる。
【0060】
本発明の光電変換装置の製造方法によれば、受光又は発光素子を含む複数個又は複数種のチップ部品を封止材とを一体化するので、チップ部品が封止材によって保護され、且つ高密度に実装されたパネルを提供できる。このパネルは、同種のチップ部品を配置すれば光電変換チップアレイとして、他の半導体チップと共に配置すれば光電変換モジュールとして利用でき、切り分けてより小型のアレイやモジュールとして利用してもよい。
【図面の簡単な説明】
【図1】本発明の好ましい実施の形態に基づいて作製された、チップ状受光又は発光電子部品の概略断面図である。
【図2】同、チップ状受光又は発光電子部品の作製工程を示す概略断面図である。
【図3】同、チップ状受光又は発光電子部品の作製工程を示す概略断面図である。
【図4】同、チップ状受光又は発光電子部品の作製工程を示す概略断面図である。
【図5】同、作製されたチップ状受光又は発光電子部品の実装状態を示す概略断面図である。
【符号の説明】
1…受光又は発光素子、1a…受光又は発光部(例えば、n型層)、
1b…受光又は発光素子基板部(例えば、p型層)、2…感光性樹脂層、
3…硬化した封止樹脂、3b…硬化前の封止樹脂、4…疑似ウェーハ、
5…インターポーザ(中間基板)層、6…配線、7…絶縁層、
8…光透過性樹脂、9…チップ状受光又は発光電子部品、10…絶縁膜、
11…接続ランド、12…スルーホールメッキ、13…電極端子、
14…パッシベーション膜、15…シールド層、16…外部端子(電極用)、
17…外部端子(接地用)、18…はんだバンプ、19…スクライブライン、
21…ウェーハ、22…スクライブライン、23…平坦な支持基板、
24…両面粘着材フィルム、25…フリップチップボンダ、30…実装基板、
31…配線基板、32…電極、33…接地端子、
34…ソルダー(はんだ)レジスト、35…ソルダー(はんだ)ペースト
Claims (15)
- 受光又は発光部の裏面に電極又は端子を有する受光又は発光素子を作製する工程と、前記受光又は発光部に保護層を設ける工程と、基体上に剥離層を設ける工程と、前記剥離層上にこれに接して前記受光又は発光素子を含む複数個又は複数種のチップ部品を前記裏面において固定する工程と、絶縁性の封止材によって少なくとも前記チップ部品を埋設する工程と、前記保護層と前記チップ部品と前記封止材とが一体化された疑似ウェーハを前記基体から剥離させる工程と、前記保護層を除去する工程とを有する、光電変換装置の製造方法。
- 前記複数個又は複数種のチップ部品間において前記封止材を切断する工程を有する、請求項1に記載した光電変換装置の製造方法。
- 前記受光又は発光部の光入出射側に光透過材を設ける工程を有する、請求項1に記載した光電変換装置の製造方法。
- 前記疑似ウェーハの前記裏面に、前記電極又は端子を取り出すためのインターポーザ層を設ける工程を有する、請求項1に記載した光電変換装置の製造方法。
- 前記チップ部品の固定時に前記剥離層を仮硬化させ、前記疑似ウェーハの剥離前に前記封止材を硬化させる工程を有する、請求項1に記載した光電変換装置の製造方法
- 前記疑似ウェーハの剥離後に前記封止材表面域を除去して前記保護層を露出させる、請求項1に記載した光電変換装置の製造方法。
- 前記保護層の除去位置に前記封止材に接して光透過材を設ける、請求項2に記載した光電変換装置の製造方法。
- 前記疑似ウェーハを前記封止材の位置で切断して、実装基板に固定される単一のチップ状電子部品、又は複数個又は複数種のチップ部品が一体化されたチップ状電子部品からなる光電変換装置を得る、請求項1に記載した光電変換装置の製造方法。
- 受光又は発光部の裏面に電極又は端子を有する受光又は発光素子を作製する工程と、前記受光又は発光部に保護層を設ける工程と、基体上に剥離層を設ける工程と、前記剥離層上にこれに接して前記受光又は発光素子を含む複数個又は複数種のチップ部品を前記裏面において固定する工程と、絶縁性の封止材によって少なくとも前記チップ部品を埋設する工程と、前記保護層と前記チップ部品と前記封止材とが一体化された疑似ウェーハを前記基体から剥離させる工程とを有する、疑似ウェーハの製造方法。
- 前記保護層を除去する工程を有する、請求項9に記載した疑似ウェーハの製造方法。
- 前記受光又は発光部の光入出射側に光透過材を設ける工程を有する、請求項9に記載した疑似ウェーハの製造方法。
- 前記疑似ウェーハの前記裏面に、前記電極又は端子を取り出すためのインターポーザ層を設ける工程を有する、請求項9に記載した疑似ウェーハの製造方法。
- 前記チップ部品の固定時に前記剥離層を仮硬化させ、前記疑似ウェーハの剥離前に前記封止材を硬化させる工程を有する、請求項9に記載した疑似ウェーハの製造方法。
- 前記疑似ウェーハの剥離後に前記封止材表面域を除去して前記保護層を露出させる、請求項9に記載した疑似ウェーハの製造方法。
- 前期保護層の除去位置に前記封止材に接して光透過材を設ける、請求項9に記載した疑似ウェーハの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003159116A JP2004363279A (ja) | 2003-06-04 | 2003-06-04 | 光電変換装置の製造方法、並びにその製造に用いる疑似ウェーハの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003159116A JP2004363279A (ja) | 2003-06-04 | 2003-06-04 | 光電変換装置の製造方法、並びにその製造に用いる疑似ウェーハの製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004363279A true JP2004363279A (ja) | 2004-12-24 |
Family
ID=34052265
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003159116A Pending JP2004363279A (ja) | 2003-06-04 | 2003-06-04 | 光電変換装置の製造方法、並びにその製造に用いる疑似ウェーハの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004363279A (ja) |
Cited By (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20070113886A1 (en) * | 2005-11-18 | 2007-05-24 | Semiconductor Energy Laboratory Co., Ltd. | Photoelectric conversion device |
US7492028B2 (en) | 2005-02-18 | 2009-02-17 | Semiconductor Energy Laboratory Co., Ltd. | Photoelectric conversion device and manufacturing method of the same, and a semiconductor device |
WO2011093454A1 (ja) * | 2010-01-29 | 2011-08-04 | シチズン電子株式会社 | 発光装置の製造方法及び発光装置 |
CN102576790A (zh) * | 2009-09-30 | 2012-07-11 | 奥斯兰姆奥普托半导体有限责任公司 | 光电子部件 |
JP2012212871A (ja) * | 2011-03-23 | 2012-11-01 | Toshiba Corp | 半導体発光装置およびその製造方法 |
WO2014064871A1 (ja) * | 2012-10-25 | 2014-05-01 | パナソニック株式会社 | 発光装置およびその製造方法ならびに発光装置実装体 |
JP2016072304A (ja) * | 2014-09-26 | 2016-05-09 | 日亜化学工業株式会社 | 発光装置及び発光装置の製造方法 |
JP2016532286A (ja) * | 2013-09-27 | 2016-10-13 | オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングOsram Opto Semiconductors GmbH | オプトエレクトロニクス半導体エレメント及びオプトエレクトロニクス半導体エレメントの製造方法 |
US9627583B2 (en) | 2012-02-15 | 2017-04-18 | Panasonic Intellectual Property Management Co., Ltd. | Light-emitting device and method for manufacturing the same |
CN109196668A (zh) * | 2018-08-24 | 2019-01-11 | 深圳市汇顶科技股份有限公司 | 发光器件的封装方法、封装结构及电子设备 |
CN109478583A (zh) * | 2016-07-13 | 2019-03-15 | 欧司朗光电半导体有限公司 | 光电子半导体芯片和用于制造光电子半导体芯片的方法 |
CN113540329A (zh) * | 2020-04-16 | 2021-10-22 | 隆达电子股份有限公司 | 发光元件、封装元件以及发光元件的制造方法 |
US11316071B2 (en) | 2019-02-08 | 2022-04-26 | Asahi Kasei Microdevices Corporation | Optical device and method for manufacturing optical device |
-
2003
- 2003-06-04 JP JP2003159116A patent/JP2004363279A/ja active Pending
Cited By (29)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7492028B2 (en) | 2005-02-18 | 2009-02-17 | Semiconductor Energy Laboratory Co., Ltd. | Photoelectric conversion device and manufacturing method of the same, and a semiconductor device |
US7936037B2 (en) | 2005-02-18 | 2011-05-03 | Semiconductor Energy Laboratory Co., Ltd. | Photoelectric conversion device and manufacturing method of the same, and a semiconductor device |
US20070113886A1 (en) * | 2005-11-18 | 2007-05-24 | Semiconductor Energy Laboratory Co., Ltd. | Photoelectric conversion device |
JP2013506976A (ja) * | 2009-09-30 | 2013-02-28 | オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング | オプトエレクトロニクス部品 |
CN102576790A (zh) * | 2009-09-30 | 2012-07-11 | 奥斯兰姆奥普托半导体有限责任公司 | 光电子部件 |
US8853732B2 (en) | 2009-09-30 | 2014-10-07 | Osram Opto Semiconductors Gmbh | Optoelectronic component |
JP5775002B2 (ja) * | 2010-01-29 | 2015-09-09 | シチズン電子株式会社 | 発光装置の製造方法 |
CN102884645A (zh) * | 2010-01-29 | 2013-01-16 | 西铁城电子株式会社 | 发光装置的制造方法以及发光装置 |
JPWO2011093454A1 (ja) * | 2010-01-29 | 2013-06-06 | シチズン電子株式会社 | 発光装置の製造方法及び発光装置 |
US8556672B2 (en) | 2010-01-29 | 2013-10-15 | Citizen Electronics Co., Ltd. | Method of producing light-emitting device and light-emitting device |
WO2011093454A1 (ja) * | 2010-01-29 | 2011-08-04 | シチズン電子株式会社 | 発光装置の製造方法及び発光装置 |
US8614455B2 (en) | 2011-03-23 | 2013-12-24 | Kabushiki Kaisha Toshiba | Semiconductor light emitting device |
JP2012212871A (ja) * | 2011-03-23 | 2012-11-01 | Toshiba Corp | 半導体発光装置およびその製造方法 |
US9627583B2 (en) | 2012-02-15 | 2017-04-18 | Panasonic Intellectual Property Management Co., Ltd. | Light-emitting device and method for manufacturing the same |
WO2014064871A1 (ja) * | 2012-10-25 | 2014-05-01 | パナソニック株式会社 | 発光装置およびその製造方法ならびに発光装置実装体 |
CN104756267A (zh) * | 2012-10-25 | 2015-07-01 | 松下知识产权经营株式会社 | 发光装置及其制造方法以及发光装置安装体 |
JPWO2014064871A1 (ja) * | 2012-10-25 | 2016-09-08 | パナソニックIpマネジメント株式会社 | 発光装置およびその製造方法ならびに発光装置実装体 |
JP2016532286A (ja) * | 2013-09-27 | 2016-10-13 | オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングOsram Opto Semiconductors GmbH | オプトエレクトロニクス半導体エレメント及びオプトエレクトロニクス半導体エレメントの製造方法 |
US9780269B2 (en) | 2013-09-27 | 2017-10-03 | Osram Opto Semiconductors Gmbh | Optoelectronic semiconductor component comprising an optoelectronic semiconductor chip being partly embedded in a shaped body serving as support and method for producing an optoelectronic semiconductor component comprising an optoelectronic semiconductor chip being partly embedded in a shaped body serving as support |
JP2016072304A (ja) * | 2014-09-26 | 2016-05-09 | 日亜化学工業株式会社 | 発光装置及び発光装置の製造方法 |
CN109478583A (zh) * | 2016-07-13 | 2019-03-15 | 欧司朗光电半导体有限公司 | 光电子半导体芯片和用于制造光电子半导体芯片的方法 |
CN109478583B (zh) * | 2016-07-13 | 2022-04-15 | 欧司朗光电半导体有限公司 | 光电子半导体芯片和用于制造光电子半导体芯片的方法 |
US11316068B2 (en) | 2016-07-13 | 2022-04-26 | Osram Oled Gmbh | Optoelectronic semiconductor chip and method for producing an optoelectronic semiconductor chip |
CN109196668A (zh) * | 2018-08-24 | 2019-01-11 | 深圳市汇顶科技股份有限公司 | 发光器件的封装方法、封装结构及电子设备 |
CN109196668B (zh) * | 2018-08-24 | 2022-05-03 | 深圳市汇顶科技股份有限公司 | 发光器件的封装方法、封装结构及电子设备 |
US11316071B2 (en) | 2019-02-08 | 2022-04-26 | Asahi Kasei Microdevices Corporation | Optical device and method for manufacturing optical device |
CN113540329A (zh) * | 2020-04-16 | 2021-10-22 | 隆达电子股份有限公司 | 发光元件、封装元件以及发光元件的制造方法 |
CN113540329B (zh) * | 2020-04-16 | 2023-01-10 | 隆达电子股份有限公司 | 封装元件以及发光元件的制造方法 |
US11664483B2 (en) | 2020-04-16 | 2023-05-30 | Lextar Electronics Corporation | Light emitting device, package device and method of light emitting device manufacturing |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9716080B1 (en) | Thin fan-out multi-chip stacked package structure and manufacturing method thereof | |
TWI533412B (zh) | 半導體元件封裝結構及其形成方法 | |
US10553458B2 (en) | Chip packaging method | |
US8169065B2 (en) | Stackable circuit structures and methods of fabrication thereof | |
US9425175B2 (en) | Methods for performing extended wafer-level packaging (eWLP) and eWLP devices made by the methods | |
TWI387077B (zh) | 晶粒重新配置之封裝結構及其方法 | |
US20080083980A1 (en) | Cmos image sensor chip scale package with die receiving through-hole and method of the same | |
US20080191335A1 (en) | Cmos image sensor chip scale package with die receiving opening and method of the same | |
CN100395886C (zh) | 半导体器件的制造方法 | |
JP2007317822A (ja) | 基板処理方法及び半導体装置の製造方法 | |
US8334174B2 (en) | Chip scale package and fabrication method thereof | |
JP2009016839A (ja) | 除去可能な保護膜を利用する画像センサパッケージ及び該画像センサパッケージの作製方法 | |
JP2008244437A (ja) | ダイ収容開口部を備えたイメージセンサパッケージおよびその方法 | |
JP2005033141A (ja) | 半導体装置及びその製造方法、疑似ウェーハ及びその製造方法、並びに半導体装置の実装構造 | |
KR20080077934A (ko) | 축소된 구조를 갖는 멀티칩 패키지 및 그 형성 방법 | |
KR20080075450A (ko) | 다이 수용 캐비티를 갖는 웨이퍼 레벨 이미지 센서 패키지및 그 방법 | |
TW200834840A (en) | Semiconductor image device package with die receiving through-hole and method of the same | |
US20080211075A1 (en) | Image sensor chip scale package having inter-adhesion with gap and method of the same | |
JP2008258621A (ja) | 半導体デバイスパッケージの構造、および半導体デバイスパッケージ構造の形成方法 | |
TW200832644A (en) | Water level package with good CTE performance and method of the same | |
TWI409923B (zh) | 具有晶粒埋入式以及雙面覆蓋重增層之基板結構及其方法 | |
KR20080084759A (ko) | 빌드인 패키지 캐비티를 갖는 이미지 센서 모듈 및 그 방법 | |
US9966400B2 (en) | Photosensitive module and method for forming the same | |
JP2004363279A (ja) | 光電変換装置の製造方法、並びにその製造に用いる疑似ウェーハの製造方法 | |
TW201306185A (zh) | 晶片封裝體及其形成方法 |