TW201306185A - 晶片封裝體及其形成方法 - Google Patents

晶片封裝體及其形成方法 Download PDF

Info

Publication number
TW201306185A
TW201306185A TW101126903A TW101126903A TW201306185A TW 201306185 A TW201306185 A TW 201306185A TW 101126903 A TW101126903 A TW 101126903A TW 101126903 A TW101126903 A TW 101126903A TW 201306185 A TW201306185 A TW 201306185A
Authority
TW
Taiwan
Prior art keywords
light shielding
shielding layer
layer
substrate
chip package
Prior art date
Application number
TW101126903A
Other languages
English (en)
Other versions
TWI502692B (zh
Inventor
Chuan-Jin Shiu
Po-Shen Lin
Yi-Ming Chang
Hui-Ching Yang
Chiung-Lin Lai
Original Assignee
Xintec Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xintec Inc filed Critical Xintec Inc
Publication of TW201306185A publication Critical patent/TW201306185A/zh
Application granted granted Critical
Publication of TWI502692B publication Critical patent/TWI502692B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14623—Optical shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14632—Wafer-level processed structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14687—Wafer level processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/1469—Assemblies, i.e. hybrid integration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02372—Disposition of the redistribution layers connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13024—Disposition the bump connector being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Led Device Packages (AREA)

Abstract

本發明一實施例提供一種晶片封裝體，包括：一基底，具有一第一表面及一第二表面；一光電元件，形成於該基底之中；一導電層，設置於該基底之上，其中該導電層電性連接該光電元件；一絕緣層，設置於該基底與該導電層之間；一第一遮光層，設置於該基底之該第二表面之上；以及一第二遮光層，設置於該第一遮光層之上，且直接接觸該第一遮光層，其中一接觸界面介於該第一遮光層與該第二遮光層之間。

Description

晶片封裝體及其形成方法
本發明係有關於晶片封裝體及其形成方法，且特別是有關於光電元件晶片封裝體及其形成方法。
光感測元件或發光元件等光電元件在擷取影像或提供光線的應用中扮演著重要的角色。這些光電元件均已廣泛地應用於例如是數位相機(digital camera)、數位攝錄像機(digital video recorder)、手機(mobile phone)、太陽能電池、螢幕、照明設備等的電子產品中。
隨著科技之演進，對於光感測元件之感測精準度或發光元件之發光精準度的需求亦隨之提高。
本發明一實施例提供一種晶片封裝體，包括：一基底，具有一第一表面及一第二表面；一光電元件，形成於該基底之中；一導電層，設置於該基底之上，其中該導電層電性連接該光電元件；一絕緣層，設置於該基底與該導電層之間；一第一遮光層，設置於該基底之該第二表面之上；以及一第二遮光層，設置於該第一遮光層之上，且直接接觸該第一遮光層，其中一接觸界面介於該第一遮光層與該第二遮光層之間。
本發明一實施例提供一種晶片封裝體的形成方法，包括：提供一基底，具有一第一表面及一第二表面，其中該 基底之中形成有至少一光電元件；於該基底上形成一絕緣層；於該基底上之該絕緣層之上形成一導電層，其中該導電層電性連接該至少一光電元件；於該基底之該第二表面上形成一第一遮光層；以及於該第一遮光層上形成一第二遮光層，其中該第二遮光層直接接觸該第一遮光層，且一接觸界面介於該第一遮光層與該第二遮光層之間。
以下將詳細說明本發明實施例之製作與使用方式。然應注意的是，本發明提供許多可供應用的發明概念，其可以多種特定形式實施。文中所舉例討論之特定實施例僅為製造與使用本發明之特定方式，非用以限制本發明之範圍。此外，在不同實施例中可能使用重複的標號或標示。這些重複僅為了簡單清楚地敘述本發明，不代表所討論之不同實施例及/或結構之間必然具有任何關連性。再者，當述及一第一材料層位於一第二材料層上或之上時，包括第一材料層與第二材料層直接接觸或間隔有一或更多其他材料層之情形。
本發明一實施例之晶片封裝體可用以封裝光電元件，例如光感測元件或發光元件。然其應用不限於此，例如在本發明之晶片封裝體的實施例中，其可應用於各種包含主動元件或被動元件(active or passive elements)、數位電路或類比電路(digital or analog circuits)等積體電路的電子元件(electronic components)，例如是有關於光電元件(opto electronic devices)、微機電系統(Micro Electro Mechanical System；MEMS)、微流體系統(micro fluidic systems)、或利用熱、光線及壓力等物理量變化來測量的物理感測器(Physical Sensor)。特別是可選擇使用晶圓級封裝(wafer scale package；WSP)製程對影像感測元件、發光二極體(light-emitting diodes；LEDs)、太陽能電池(solar cells)、射頻元件(RF circuits)、加速計(accelerators)、陀螺儀(gyroscopes)、微制動器(micro actuators)、表面聲波元件(surface acoustic wave devices)、壓力感測器(process sensors)噴墨頭(ink printer heads)、或功率金氧半電晶體晶片(power MOSFET chips)等半導體晶片進行封裝。
其中上述晶圓級封裝製程主要係指在晶圓階段完成封裝步驟後，再予以切割成獨立的封裝體，然而，在一特定實施例中，例如將已分離之半導體晶片重新分布在一承載晶圓上，再進行封裝製程，亦可稱之為晶圓級封裝製程。另外，上述晶圓級封裝製程亦適用於藉堆疊(stack)方式安排具有積體電路之多片晶圓，以形成多層積體電路(multi-layer integrated circuit devices)之晶片封裝體。在一實施例中，上述切割後的封裝體係為一晶片尺寸封裝體(CSP，chip scale paclage)。晶片尺寸封裝體(CSP)之尺寸可僅略大於所封裝之晶片。例如，晶片尺寸封裝體之尺寸不大於所封裝晶片之尺寸的120%。
第1A及1B圖分別顯示本案發明人所知之一種晶片封裝體的剖面圖及其局部放大圖。應注意的是，第1A及1B圖所顯示之晶片封裝體僅用以說明本案發明人所發現之問題，其並非此技藝人士之公知常識。
如第1A圖所示，晶片封裝體可包括基底100。基底100中形成有光電元件102。光電元件102可透過導線層(未顯示)而與設置於基底100之表面100a上的導電墊結構106電性連接。導電墊結構106例如設置於基底100之表面100a上的絕緣層104之中。基底100之表面100a上還可設置有基底110。基底110與基底100之間可由間隔層108隔開。間隔層108、基底100、及基底110可共同於光電元件102上圍繞出空腔109。光電元件102上之空腔109中可設置有透鏡105。基底100中可形成有由表面100b朝表面100a延伸之穿孔112，其可露出導電墊結構106。穿孔112之側壁上可形成有絕緣層114及導電層116。絕緣層114及導電層116可延伸至基底100之表面100b之上。基底100之表面100b上可設置有保護層115及導電凸塊120。保護層115可為防銲層，其例如是綠漆。導電凸塊120可透過導電層116而電性連接導電墊結構116。保護層115之上可設置有遮光層118以避免外界之光線進入基底100而影響光電元件102之運作。
然而，形成於保護層115上之遮光層118可能會受到其下保護層115之影響而產生裂痕或孔洞。裂痕或孔洞之存在可導致外界光線穿過遮光層118而進入基底100中而影響光電元件102之運作。
第1B圖顯示第1A圖之晶片封裝體的局部放大圖。由於保護層115通常具有高應力，因此容意產生裂痕，並導致上方之遮光層118中亦隨之產生裂痕。再者，如第1B圖所示，由於形成於導電層116上方之遮光層118通常係 毯覆式形成於保護層115之上，因此受到下方材料層輪廓之影響，位於導電層116上方之遮光層118厚度較薄，因而更容易產生裂痕或孔洞。此外，保護層115中常填充有填充物(filler)115a。填充物115a可能使遮光層118更易破裂而導致漏光，尤其是遮光層118之厚度較薄的部分。為了改善遮光層118易漏光之問題，本發明實施例提出新穎的晶片封裝體及其製作方法如下。
第2A-2B圖顯示根據本發明一實施例之晶片封裝體的製程剖面圖，其中相同或相似之標號用以標示相同或相似之元件。本發明實施例之晶片封裝體例如可以(但不限於)晶圓級封裝製程製作以節省製程成本與時間，並可確保封裝品質。
在一實施例中，晶片封裝體之製程包括了前段晶片製程及後段封裝製程。透過例如是沈積、蝕刻、顯影等前段(front end)半導體製程，可以在晶圓上完成各種形式之積體電路的製作。之後，可對此完成積體電路製作之晶圓進行後段晶圓級封裝製程，再進行後續切割步驟以完成晶片尺寸之封裝體。
如第2A圖所示，首先在前段晶片製程中，提供基底100，其例如為半導體基底。在一實施例中，基底100包括半導體材料，其例如為半導體晶圓(如矽晶圓)。對基底100進行晶圓級封裝可以節省製程時間與成本。基底100具有表面100a與100b。表面100a與100b例如係彼此相反。基底100上可具有複數個預定切割道SC，其將基底100劃分成複數個(晶粒)區域。在後續封裝製程與切割製程之後， 每一區域將封裝於一晶片封裝體之中。
如第2A圖所示，在一實施例中，基底100中形成有光電元件102。光電元件102可包括(但不限於)影像感測元件或發光元件。影像感測元件例如是互補式金氧半(CMOS)影像感測元件(CIS)或電荷耦合元件(charge-coupled device，CCD)感測元件，而發光元件例如是發光二極體元件。光電元件102例如可與形成於表面100a上之絕緣層104中的導電墊結構106電性連接，並可透過導電墊結構106而與其他導電通路連結。導電墊結構106可為多個彼此堆疊之導電墊、單一導電墊、或至少一導電墊與至少一層內連線結構所組成之導電墊結構。
在完成前段晶片製程之後，接續可進行後段封裝製程。在一實施例中，可於光電元件102上設置輔助光學元件，例如是透鏡105。例如，可將透鏡105設置於絕緣層104之上，並使之大抵對齊於光電元件102。透鏡105可用以輔助光線之進入及/或發射。透鏡105例如可為微透鏡陣列。在一實施例中，可選擇性於透鏡105上設置彩色濾光片(未顯示)。彩色濾光片例如可設置於透鏡105與光電元件102之間。
接著，可選擇性於基底100之表面100a上設置基底110。基底110例如為透明基底，如玻璃基底、石英基底、透明高分子基底、或前述之組合。在一實施例中，基底110之尺寸與形狀可相似於基底100。
在一實施例中，基底100與基底110之間可選擇性以間隔層108隔開。間隔層108可先形成於基底110或基底 100之上。間隔層108例如可為絕緣材料，如高分子材料、陶瓷材料、或前述之組合。在一實施例中，間隔層108、基底100、及基底110可共同於光電元件102上圍繞出空腔109。透鏡105可處於空腔109之中而不接觸基底110。
接著，可選擇性薄化基底100之厚度以利後續製程之進行。例如，可以基底110為支撐，自基底100之表面100b進行薄化製程以將基底100薄化至適合的厚度。薄化製程例如可為機械研磨、化學機械研磨、蝕刻製程、或前述之組合。
在一實施例中，可接著於基底100上形成電性連接至導電墊結構106之導電層。在一實施例中，可於基底100中形成電性連接導電墊結構106之穿基底導電結構。例如，可例如以微影及蝕刻製程自基底100之表面100b移除部分的基底100以形成朝導電墊結構106延伸之穿孔112。在一實施例中，可移除部分的絕緣層104而使導電墊結構106露出。接著，可於基底100之表面100b上形成絕緣層114。絕緣層114例如是氧化矽、氮化矽、氮氧化矽、高分子材料、或前述之組合。絕緣層114例如可以氣相沉積法、塗佈法、或熱氧化法形成。絕緣層114可延伸進入穿孔112而位於穿孔112之側壁與底部上。接著，可透過微影及蝕刻製程移除穿孔112底部之絕緣層114而使部分的導電墊結構106露出。
接著，於基底100之表面100b上形成導電層116。導導電層116可延伸進入穿孔112之中而電性接觸穿孔112所露出之導電墊結構106。導電層116之材質例如為(但不 限於)金屬材料，如銅、鋁、金、鎳、鎢、或前述之組合等。導電層116例如可由物理氣相沉積、化學氣相沉積、電鍍、無電鍍、或前述之組合而形成。在一實施例中，可透過微影及蝕刻製程將導電層116依需求圖案化。
接著，可於導電層116上形成保護層115。保護層115可為防銲材料，例如是綠漆。在一實施例中，可透過曝光製程及顯影製程將保護層115圖案化以形成露出導電層116之開口。在一實施例中，可將保護層115平坦化以使後續製程更為順利。例如，可透過機械研磨或化學機械研磨將保護層115平坦化。
如第2A圖所示，在形成導電層116之後，在表面100b及導電層116上形成遮光層118a。在一實施例中，可於基底100之表面100b上塗佈用以形成遮光層118a之溶液(例如，高分子溶液)以形成遮光材料層。接著，可將遮光材料層依需求圖案化以形成遮光層118a。例如，遮光材料層可為可圖案化之材料層，如光阻層(如黑色光阻層)。因此，可對遮光材料層進行曝光製程及顯影製程以形成具所需圖案之遮光層118a。在一實施例中，遮光層118a可為一負型光阻層。在一實施例中，遮光層118a可具有至少一露出導電層116之開口。在一實施例中，遮光層118a之遮光率可大於約80%。例如，遮光層118之遮光率可介於80%~99.9%之間、85%~99.5%、或90%~99%之間。通常，遮光層118a之遮光率係指對可見光及/或紅外光之遮光程度。然在其他應用中，遮光層118a之遮光率可指對紫外光、X光、或其他波長更短之輻射光的遮光程度。
遮光層118a可有助於阻擋及/或吸收來自晶片封裝體外部之光線，尤其是來自基底100之表面100b後之光線，因而可有利於光電元件102之運作。例如，當光電元件102為影像感測元件時，遮光層118a可擋住及/或吸收來自基底100之表面100b之光線而避免造成影像雜訊。或者，當光電元件102為發光元件時，遮光層118a可擋住及/或吸收來自基底100之表面100b之光線而避免晶片封裝體所發出之光線的波長及/或強度受到外界光線的影響。
然而，單層的遮光層118a可能受到下方之保護層115的影響而導致裂縫、缺陷、及/或孔洞於遮光層118a中產生。如第1B圖所示，遮光層可能具有厚度較薄之部分，且此厚度較薄之部分容易受到下方保護層之影響而具有裂縫、缺陷、及/或孔洞。如此，單層的遮光層118a將無法有效地阻擋及/或吸收來自晶片封裝體外部之光線。
為了解決上述問題，在一實施例中，可於遮光層118a上進一步形成遮光層118b。遮光層118b可直接接觸遮光層118a，且接觸界面119介於遮光層118a與遮光層118b之間。在另一實施例中，可於遮光層118b上形成其他遮光層。遮光層118a及遮光層118b可共同阻擋及/或吸收來自晶片封裝體外部之光線以確保光電元件102之運作順利。在一實施例中，遮光層118a之材質可與遮光層118b之材質相同。在另一實施例中，遮光層118a之材質可不同於遮光層118b之材質。
在一實施例中，可於遮光層118a上塗佈用以形成遮光層118b之溶液(例如，高分子溶液)以形成遮光材料層。接 著，可將遮光材料層依需求圖案化以形成遮光層118b。例如，遮光材料層可為可圖案化之材料層，如光阻層(如黑色光阻層)。因此，可對遮光材料層進行曝光製程及顯影製程以形成具所需圖案之遮光層118a。
在一實施例中，若於遮光層118a上塗佈用以形成遮光層118b之溶液(例如，高分子溶液)以形成遮光材料層，可能會產生缺陷而影響光電元件102之運作。為了避免上述缺陷之產生，在一實施例中，可於形成遮光層118b之前，將遮光層118a硬化。在一實施例中，可藉由加熱、照光、或化學反應等手段而將遮光層118a硬化。例如，在一實施例中，可對遮光層118a進行加熱製程以將遮光層118a硬化。例如，可將遮光層118a之溫度提升至約150℃至約250℃之間，並維持例如約15分鐘至約1小時。在一實施例中，加熱製程係將遮光層118a置於烘箱中以約200℃之溫度烘烤約30分鐘。
在一實施例中，可於硬化後之遮光層118a上塗佈用以形成遮光層118b之溶液(例如，高分子溶液)以形成遮光材料層。接著，可將遮光材料層依需求圖案化以形成遮光層118b。在此情形下，所形成之遮光層118a及遮光層118b中均不易產生缺陷，有助於光電元件102之運作。這可能是因為遮光層118a在硬化後，不易受到用以形成遮光層118b之溶液的溶解，因而可降低缺陷生成的機率。在一實施例中，亦可對遮光層118b進行硬化製程，例如是加熱製程。應注意的是，經由本案發明人之研究可發現，加熱製程之溫度與時間需足夠，方能有效提升遮光層之整體厚 度，並可減少缺陷的產生。
接著，可於保護層115之開口中設置導電凸塊120。在一實施例中，可於導電凸塊120與導電層116之間形成凸塊下金屬層(未顯示)。在一實施例中，可於保護層115之開口中填入銲料。接著，可對銲料進行迴焊製程以形成導電凸塊120。
接著，可沿著預定切割道SC進行切割製程以形成彼此分離之複數個晶片封裝體，如第2B圖所示。在晶片封裝體中，遮光層118a及118b的整體厚度較厚，可提供更佳的遮光效果以增進晶片封裝體之效能與可靠度。
第3A-3B圖顯示根據本發明另一實施例之晶片封裝體的製程剖面圖，其中相同或相似之標號用以標示相同或相似之元件。
如第3A圖所示，可以類似於第2圖實施例所述之方式於基底100之表面100b上形成多層的遮光層，其例如包括遮光層118a及遮光層118b。遮光層118a及遮光層118b可彼此直接接觸而於其間形成有接觸界面119。在此實施例中，可不於基底100與遮光層118a之間形成防銲層。在此情形下，遮光層118a及遮光層118b亦可充當防銲層。在一實施例中，可於遮光層118a及遮光層118b之露出導電層116之開口中填入銲料，並可透過迴焊製程而形成導電凸塊120。在此情形下，導電凸塊120可直接接觸遮光層118a及/或遮光層118b。接著，可以沿著預定切割道SC進行類似於第2圖實施例所述之切割製程以形成彼此分離之複數個晶片封裝體10，如第3B圖所示。
在第3B圖所示之晶片封裝體中，遮光層118a及118b的整體厚度較厚，可提供更佳的遮光效果以增進晶片封裝體之效能與可靠度。此外，遮光層下不具有高應力之保護層(如防銲層)。因此，可進一步減少遮光層118a及118b中的缺陷，有助於光電元件102之運作。在第3B圖實施例中，遮光層118a可直接接觸導電層116，並可大抵順應性位於穿孔112之側壁上的導電層116之上。然本發明實施例不限於此而可有許多其他變化。例如，第4A-4C圖顯示根據本發明其他實施例之晶片封裝體的剖面圖，其中相同或相似之標號將用以標示相同或相似之元件。
如第4A圖所示，在一實施例中，遮光層118a及遮光層118b可僅覆蓋穿孔112而大抵完全不填入穿孔112之中。在另一實施例中，遮光層118a可填充於穿孔112之中。例如，在第4B圖之實施例中，遮光層118a可填滿穿孔112。或者，如第4C圖所示，在一實施例中，遮光層118a可部分填充於穿孔112而於其中留下空隙。此外，在第4C圖實施例中，遮光層118b上可以類似方法而形成有遮光層118c，其中接觸界面119a介於遮光層118a與遮光層118b之間，而接觸界面119b介於遮光層118b與遮光層118c之間。
本發明實施例之晶片封裝體透過遮光層而阻擋及/或吸收外界之光線，可使晶片封裝體的運作更為順利。本發明實施例之晶片封裝體可具有多層彼此直接接觸之遮光層而可使遮光層之整體厚度提升。在一實施例中，可先對遮光層進行硬化處理(例如，加熱)，接著堆疊其他遮光層。 如此，可減少遮光層中之缺陷以確保晶片封裝體之效能。
雖然本發明已以數個較佳實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作任意之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
10‧‧‧晶片封裝體
100‧‧‧基底
100a、100b‧‧‧表面
102‧‧‧光電元件
104‧‧‧絕緣層
105‧‧‧透鏡
106‧‧‧導電墊結構
108‧‧‧間隔層
109‧‧‧空腔
110‧‧‧基底
112‧‧‧穿孔
114‧‧‧絕緣層
115‧‧‧保護層
115a‧‧‧填充物
116‧‧‧導電層
118a、118b、118c‧‧‧遮光層
119、119a、119b‧‧‧界面
120‧‧‧導電凸塊
SC‧‧‧切割道
第1A及1B圖分別顯示本案發明人所知之一種晶片封裝體的剖面圖及其局部放大圖。
第2A-2B圖顯示根據本發明一實施例之晶片封裝體的製程剖面圖。
第3A-3B圖顯示根據本發明一實施例之晶片封裝體的製程剖面圖。
第4A-4C圖顯示根據本發明實施例之晶片封裝體的剖面圖。
100‧‧‧基底
100a、100b‧‧‧表面
102‧‧‧光電元件
104‧‧‧絕緣層
105‧‧‧透鏡
106‧‧‧導電墊結構
108‧‧‧間隔層
109‧‧‧空腔
110‧‧‧基底
112‧‧‧穿孔
114‧‧‧絕緣層
115‧‧‧保護層
116‧‧‧導電層
118a、118b‧‧‧遮光層
119‧‧‧界面
120‧‧‧導電凸塊

Claims (20)

  1. 一種晶片封裝體，包括：一基底，具有一第一表面及一第二表面；一光電元件，形成於該基底之中；一導電層，設置於該基底之上，其中該導電層電性連接該光電元件；一絕緣層，設置於該基底與該導電層之間；一第一遮光層，設置於該基底之該第二表面之上；以及一第二遮光層，設置於該第一遮光層之上，且直接接觸該第一遮光層，其中一接觸界面介於該第一遮光層與該第二遮光層之間。
  2. 如申請專利範圍第1項所述之晶片封裝體，更包括一導電凸塊，設置於該基底之該第二表面上，且電性接觸該導電層。
  3. 如申請專利範圍第1項所述之晶片封裝體，更包括一保護層，設置於該基底之該第二表面與該第一遮光層之間。
  4. 如申請專利範圍第3項所述之晶片封裝體，更包括一導電凸塊，設置於該基底之該第二表面上，且穿過該保護層而電性接觸該導電層。
  5. 如申請專利範圍第1項所述之晶片封裝體，更包括一穿孔，自該第二表面朝該第一表面延伸，其中該絕緣層延伸於該穿孔之一側壁上，且延伸至該基底之該第二表面上，且該導電層延伸至該穿孔中之該絕緣層之上。
  6. 如申請專利範圍第1項所述之晶片封裝體，更包括一透明基底，設置於該基底之該第一表面上。
  7. 如申請專利範圍第6項所述之晶片封裝體，更包括一間隔層，設置於該基底與該透明基底之間，其中該間隔層、該基底、及該透明基底共同於該光電元件之上圍繞出一空腔。
  8. 如申請專利範圍第1項所述之晶片封裝體，其中該第一遮光層之材質與該第二遮光層之材質相同。
  9. 如申請專利範圍第1項所述之晶片封裝體，更包括至少一第三遮光層，設置於該第二遮光層之上。
  10. 如申請專利範圍第9項所述之晶片封裝體，其中該至少一第三遮光層直接接觸該第二遮光層。
  11. 一種晶片封裝體的形成方法，包括：提供一基底，具有一第一表面及一第二表面，其中該基底之中形成有至少一光電元件；於該基底上形成一絕緣層；於該基底上之該絕緣層之上形成一導電層，其中該導電層電性連接該至少一光電元件；於該基底之該第二表面上形成一第一遮光層；以及於該第一遮光層上形成一第二遮光層，其中該第二遮光層直接接觸該第一遮光層，且一接觸界面介於該第一遮光層與該第二遮光層之間。
  12. 如申請專利範圍第11項所述之晶片封裝體的形成方法，其中形成該第一遮光層的步驟包括：於該基底之該第二表面上塗佈一高分子溶液以形成一 遮光材料層；以及對該遮光材料層進行一曝光製程及一顯影製程以形成該第一遮光層。
  13. 如申請專利範圍第12項所述之晶片封裝體的形成方法，其中在形成該第二遮光層之前，更包括將該第一遮光層硬化。
  14. 如申請專利範圍第13項所述之晶片封裝體的形成方法，其中將該第一遮光層硬化的步驟包括對該第一遮光層進行一加熱製程。
  15. 如申請專利範圍第14項所述之晶片封裝體的形成方法，其中該加熱製程包括將該第一遮光層的溫度提升至約150℃至250℃之間，並維持約15分鐘至約1小時。
  16. 如申請專利範圍第14項所述之晶片封裝體的形成方法，其中形成該第二遮光層的步驟包括：於硬化後的該第一遮光層上塗佈一第二高分子溶液以形成一第二遮光材料層；以及對該第二遮光材料層進行一曝光製程及一顯影製程以形成該第二遮光層。
  17. 如申請專利範圍第16項所述之晶片封裝體的形成方法，更包括將該第二遮光層硬化，其中將該第二遮光層硬化的步驟包括對該第二遮光層進行一加熱製程。
  18. 如申請專利範圍第11項所述之晶片封裝體的形成方法，更包括於該第二遮光層之上，形成一第三遮光層。
  19. 如申請專利範圍第11項所述之晶片封裝體的形成方法，更包括： 於該基底與該第一遮光層之間形成一保護層；以及在形成該第一遮光層之前，將該保護層平坦化。
  20. 如申請專利範圍第11項所述之晶片封裝體的形成方法，更包括沿著該基底上之複數個預定切割道進行一切割製程以形成彼此分離之複數個晶片封裝體。
TW101126903A 2011-07-29 2012-07-26 晶片封裝體及其形成方法 TWI502692B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US201161513487P 2011-07-29 2011-07-29

Publications (2)

Publication Number Publication Date
TW201306185A true TW201306185A (zh) 2013-02-01
TWI502692B TWI502692B (zh) 2015-10-01

Family

ID=47575918

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101126903A TWI502692B (zh) 2011-07-29 2012-07-26 晶片封裝體及其形成方法

Country Status (3)

Country Link
US (1) US8785956B2 (zh)
CN (1) CN102903763B (zh)
TW (1) TWI502692B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10950738B2 (en) 2018-08-02 2021-03-16 Xintec Inc. Chip package and method for forming the same

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101849223B1 (ko) * 2012-01-17 2018-04-17 삼성전자주식회사 반도체 패키지 및 그 제조 방법
US10270003B2 (en) * 2012-12-04 2019-04-23 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus for CMOS sensor packaging
US10283483B2 (en) * 2015-10-10 2019-05-07 China Wafer Level Csp Co., Ltd. Packaging method and package structure for image sensing chip
CN105244360B (zh) * 2015-10-29 2019-02-26 苏州晶方半导体科技股份有限公司 感光芯片封装结构及其封装方法
US10424540B2 (en) * 2016-10-06 2019-09-24 Xintec Inc. Chip package and method for forming the same
CN110838451A (zh) * 2019-11-15 2020-02-25 华天科技（昆山）电子有限公司 半导体器件及三维封装方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002094082A (ja) * 2000-07-11 2002-03-29 Seiko Epson Corp 光素子及びその製造方法並びに電子機器
US7385167B2 (en) * 2004-07-19 2008-06-10 Micron Technology, Inc. CMOS front end process compatible low stress light shield
CN100583491C (zh) * 2004-10-01 2010-01-20 株式会社半导体能源研究所 发光元件和发光器件
JP2009099591A (ja) * 2007-10-12 2009-05-07 Toshiba Corp 固体撮像素子及びその製造方法
CN101656299B (zh) * 2008-08-22 2012-01-18 埃比克瑞亚有限公司 接触发光元件、其制造方法以及指纹识别装置
JP2010094499A (ja) * 2008-09-16 2010-04-30 Hitachi Maxell Ltd 画像取得装置及び生体情報取得装置
SG181620A1 (en) * 2009-12-11 2012-07-30 Fujifilm Corp Black curable composition, light-shielding color filter, light-shielding film and method for manufacturing the same, wafer level lens, and solid-state imaging device
US8355093B2 (en) * 2010-03-16 2013-01-15 Lg Electronics Inc. Backlight unit and display device
JP5757749B2 (ja) * 2010-05-19 2015-07-29 富士フイルム株式会社 重合性組成物

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10950738B2 (en) 2018-08-02 2021-03-16 Xintec Inc. Chip package and method for forming the same
TWI741327B (zh) * 2018-08-02 2021-10-01 精材科技股份有限公司 晶片封裝體及其製造方法

Also Published As

Publication number Publication date
CN102903763A (zh) 2013-01-30
CN102903763B (zh) 2016-05-04
US20130026523A1 (en) 2013-01-31
US8785956B2 (en) 2014-07-22
TWI502692B (zh) 2015-10-01

Similar Documents

Publication Publication Date Title
TWI474476B (zh) 晶片封裝體及其形成方法
TWI549247B (zh) 晶片封裝體
TWI502692B (zh) 晶片封裝體及其形成方法
TWI629759B (zh) 晶片封裝體及其製造方法
KR101782224B1 (ko) 이미지 센서 칩 측벽 배선
US8536672B2 (en) Image sensor package and fabrication method thereof
TWI523241B (zh) 晶片封裝體及其形成方法
TWI473224B (zh) 晶片封裝體
US20170077158A1 (en) Chip package and method for forming the same
TW200835318A (en) Image sensor module and the method of the same
US9966400B2 (en) Photosensitive module and method for forming the same
TW201826510A (zh) 晶片封裝體及其製造方法
TWI717846B (zh) 晶片封裝體及其製造方法
US8900913B2 (en) Chip package and method for forming the same
TW201642450A (zh) 晶片封裝體及其製造方法
TWI502708B (zh) 晶片封裝體
JP5264332B2 (ja) 接合ウエハ、その製造方法、及び半導体装置の製造方法
TWI442535B (zh) 電子元件封裝體及其製作方法
TW201715662A (zh) 晶片封裝體及其製造方法
TWI620284B (zh) 晶片封裝體及其製造方法
TWI525766B (zh) 晶片封裝體
JP2009176949A (ja) 裏面照射型固体撮像装置及びその製造方法
JP2004363279A (ja) 光電変換装置の製造方法、並びにその製造に用いる疑似ウェーハの製造方法
TWI741327B (zh) 晶片封裝體及其製造方法
TWI492337B (zh) 晶片封裝體及其形成方法