TWI492337B - 晶片封裝體及其形成方法 - Google Patents

晶片封裝體及其形成方法 Download PDF

Info

Publication number
TWI492337B
TWI492337B TW101148235A TW101148235A TWI492337B TW I492337 B TWI492337 B TW I492337B TW 101148235 A TW101148235 A TW 101148235A TW 101148235 A TW101148235 A TW 101148235A TW I492337 B TWI492337 B TW I492337B
Authority
TW
Taiwan
Prior art keywords
layer
spacer layer
spacer
chip package
substrate
Prior art date
Application number
TW101148235A
Other languages
English (en)
Other versions
TW201330191A (zh
Inventor
Kuo Hua Liu
Yi Ming Chang
Hsi Chien Lin
Original Assignee
Xintec Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xintec Inc filed Critical Xintec Inc
Publication of TW201330191A publication Critical patent/TW201330191A/zh
Application granted granted Critical
Publication of TWI492337B publication Critical patent/TWI492337B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14632—Wafer-level processed structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14687—Wafer level processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Description

晶片封裝體及其形成方法
本發明係有關於晶片封裝體，且特別是有關於以晶圓級封裝製程所製得之晶片封裝體。
晶片封裝製程是形成電子產品過程中之一重要步驟。晶片封裝體除了將晶片保護於其中，使免受外界環境污染外，還提供晶片內部電子元件與外界之電性連接通路。
在現行晶圓級封裝製程中，可能有接合度不佳及/或易受水氣入侵之問題，其影響所封裝之晶片的效能甚鉅。此外，晶片封裝體還容易因切割製程而損壞。
因此，業界亟需改進的晶片封裝技術。
本發明一實施例提供一種晶片封裝體，包括：一基底，具有一第一表面及一第二表面；一元件區，形成於該基底之中或設置於該基底之上；一介電層，設置於該基底之該第一表面上；至少一導電墊，設置於該介電層之中，且電性連接該元件區；一平坦層，設置於該介電層之上，其中該平坦層之一上表面與該導電墊之一上表面之間的一垂直距離大於約2微米；一透明基板，設置於該基底之該第一表面上；一第一間隔層，設置於該透明基板與該平坦層之間；以及一第二間隔層，設置於該透明基板與該基底之間，且延伸進入該介電層之一開口而接觸該導電墊，其中該第 二間隔層與該導電墊之間大抵無間隙。
本發明一實施例提供一種晶片封裝體，包括：一基底，具有一第一表面及一第二表面；一元件區，形成於該基底之中或設置於該基底之上；一介電層，設置於該基底之該第一表面上；至少一導電墊，設置於該介電層之中，且電性連接該元件區；一平坦層，設置於該介電層之上；一透明基板，設置於該基底之該第一表面上；一第一間隔層，設置於該透明基板與該平坦層之間；以及一第二間隔層，設置於該透明基板與該基底之間，其中該第二間隔層包括一本體部及一延伸部，該延伸部覆蓋於該本體部之表面且延伸至該介電層之一開口中而接觸該導電墊。
本發明一實施例提供一種晶片封裝體的形成方法，包括：提供一基底，具有一第一表面及一第二表面，其中一元件區係形成於該基底之中或設置於該基底之上，一介電層係設置於該基底之該第一表面上，至少一導電墊係設置於該介電層之中，且電性連接該元件區，及一平坦層係設置於該介電層之上；提供一透明基板；於該透明基板之表面上形成一圖案化間隔層，該圖案化間隔層包括一第一間隔層及一第二間隔層，該第一間隔層於該透明基板上圍繞一區域，且該第二間隔層圍繞該第一間隔層；於該第二間隔層之一上表面設置一間隔層材料；以及將該基底設置於該透明基板上，其中該第一間隔層接合於該平坦層上，且該間隔層材料接合於該介電層，並填入該介電層之一開口中而接觸該導電墊。
以下將詳細說明本發明實施例之製作與使用方式。然應注意的是，本發明提供許多可供應用的發明概念，其可以多種特定形式實施。文中所舉例討論之特定實施例僅為製造與使用本發明之特定方式，非用以限制本發明之範圍。此外，在不同實施例中可能使用重複的標號或標示。這些重複僅為了簡單清楚地敘述本發明，不代表所討論之不同實施例及/或結構之間必然具有任何關連性。再者，當述及一第一材料層位於一第二材料層上或之上時，包括第一材料層與第二材料層直接接觸或間隔有一或更多其他材料層之情形。
本發明一實施例之晶片封裝體可用以封裝各種晶片。例如，在本發明之晶片封裝體的實施例中，其可應用於各種包含主動元件或被動元件(active or passive elements)、數位電路或類比電路(digital or analog circuits)等積體電路的電子元件(electronic components)，例如是有關於光電元件(opto electronic devices)、微機電系統(Micro Electro Mechanical System；MEMS)、微流體系統(micro fluidic systems)、或利用熱、光線及壓力等物理量變化來測量的物理感測器(Physical Sensor)。特別是可選擇使用晶圓級封裝(wafer scale package；WSP)製程對影像感測元件、發光二極體(light-emitting diodes；LEDs)、太陽能電池(solar cells)、射頻元件(RF circuits)、加速計(accelerators)、陀螺儀(gyroscopes)、微制動器(micro actuators)、表面聲波元件(surface acoustic wave devices)、壓力感測器(process sensors) 噴墨頭(ink printer heads)、或功率金氧半場效電晶體模組(power MOSFET modules)等半導體晶片進行封裝。
其中上述晶圓級封裝製程主要係指在晶圓階段完成封裝步驟後，再予以切割成獨立的封裝體，然而，在一特定實施例中，例如將已分離之半導體晶片重新分布在一承載晶圓上，再進行封裝製程，亦可稱之為晶圓級封裝製程。另外，上述晶圓級封裝製程亦適用於藉堆疊(stack)方式安排具有積體電路之多片晶圓，以形成多層積體電路(multi-layer integrated circuit devices)之晶片封裝體。在一實施中，上述切割後的封裝體係為一晶片尺寸封裝體(CSP；chip scale package)。晶片尺寸封裝體(CSP)之尺寸可僅略大於所封裝之晶片。例如，晶片尺寸封裝體之尺寸不大於所封裝晶片之尺寸的120%。
第1圖顯示本發明一實施例之晶片封裝體的製程剖面圖。在一實施例中，提供基底100，其具有表面100a及表面100b。基底100可為半導體晶圓，例如矽晶圓。基底100可由複數個預定切割道SC劃分成複數個晶粒區域。每一晶粒區域中可形成有元件區102。元件區102可例如包括影像感測元件或發光元件。元件區102中之元件可電連接基底100上之介電層104中的導電墊106。例如，可於介電層104中形成多層內連線結構以電性連接元件區102中之元件與導電墊106。
在介電層104上可形成有光學構件，用以輔助光線進入元件區102或自元件區102發出。例如，光學構件可包括濾光層、彩色濾光層、偏光層、透鏡、或前述之組合。 為了設置光學構件，可能需於介電層104上形成平坦層以利各光學構件之設置。例如，在第1A圖之實施例中，可於介電層104之上形成平坦層108，其材質可例如為高分子材料，並具有大抵平坦之上表面。接著，可於平坦層108上設置濾光層110。濾光層110上可形成有另一平坦層109。平坦層109之大抵平坦的上表面上可設置有透鏡112，其例如是微透鏡陣列。
在第1圖之實施例中，可於基底100之表面100a上設置透明基板114。透明基板114可保護光學構件，並可作為後續製程之支撐基板。為了避免透明基板114直接接觸光學構件(例如，透鏡112)，可於透明基板114上設置間隔層116，並透過間隔層116而將透明基板114接合於基底100上之介電層104之上。在一實施例中，間隔層116可包括用以接合平坦層109之內圈部分及用以接合介電層104之外圈部分。在將透明基板114設置於基底100上之後，間隔層116之內圈部分可與基底100及透明基板114共同於元件區102之上圍繞出空腔，其可用以容納光學構件。
一般而言，間隔層116之外圈部分係圍繞內圈部分，並覆蓋導電墊106。間隔層116之外圈部分橫跨預定切割道SC，並沿著預定切割道SC設置。此外，間隔層116較佳能大抵及/或完全填滿介電層104之露出導電墊106之開口。如此，在後續沿著預定切割道SC進行切割製程時，由於間隔層116之外圈部分填滿介電層104中之開口而接觸導電墊106，可避免切割製程造成損傷。
然而，在部分實施例中，平坦層109之上表面與導電墊106之上表面之間的垂直距離d可能大於約2微米，其造成間隔層116之外圈部分無法確實接合介電層104，並填滿介電層104之開口。如此，在後續進行切割製程時，晶片封裝體可能遭遇損壞。
為了減輕及/或解決上述問題，本案發明人另提出根據本發明另一實施例之晶片封裝體的製作方法。第2A-2F圖顯示本發明另一實施例之晶片封裝體的製程剖面圖，其中相同或相似之標號用以標示相同或相似之元件。
如第2A圖所示，提供透明基板114。透明基板114可包括(但不限於)玻璃基板、石英基板、透明高分子基板、或前述之組合。接著，於透明基板114之表面上形成圖案化間隔層，其可包括間隔層116’及間隔層116”。間隔層116’可於透明基板114上圍繞一區域，而間隔層116”可圍繞間隔層116’。此外，在一實施例中，間隔層116”可包括凹陷117。凹陷117可為複數個孔洞或溝槽。由於間隔層116”中具有凹陷117，在後續進行切割製程時，凹陷117可用以釋放應力而避免晶片封裝體受損。在一實施例中，圖案化間隔層可透過對形成於透明基板114上之光阻層進行曝光製程及顯影製程而形成。圖案化間隔層之材質例如可為矽氧基光阻(silicone-based photoresist)。在一實施例中，間隔層116’與間隔層116”之材質相同。
接著，於間隔層116”之上表面上設置間隔層材料。如第2B圖所示，在一實施例中，可於圖案化間隔層上設置遮罩202。遮罩202可例如直接接觸圖案化間隔層。遮罩202 可具有僅露出間隔層116”之孔洞。此外，遮罩202可覆蓋凹陷117。接著，可於遮罩202上進行塗佈製程204以塗佈間隔層塗層，其中部分的間隔層塗層經由遮罩202之孔洞而直接接觸間隔層116”之上表面。
接著，可移除遮罩202而於間隔層116”之上表面上留下間隔層材料116a，如第2C圖所示。在一實施例中，間隔層材料116a之材質可相同於間隔層116”。
在一實施例中，間隔層材料116a可能具有流動性而向間隔層116”之外側流動而成為間隔層材料116b，如第2D圖所示。間隔層材料116b可流入凹陷117而部分填充凹陷117。此外，間隔層材料116b還可流向間隔層116’。在一實施例中，間隔層材料116b可直接接觸間隔層116’。此外，由於間隔層116’之阻擋，間隔層材料116b將不會流入由間隔層116’所圍繞之區域。在一實施例中，間隔層材料116b覆蓋間隔層116”之側表面。應注意的是，間隔層材料116b之形狀不限於第2D圖所示之形式，間隔層材料116b之形狀可取決於間隔層材料116b之材質與流動性。
在一實施例中，可接著對間隔層材料116b進行固化製程。固化製程例如可包括對間隔層材料116b進行軟烤製程、照光製程、或前述之組合。軟烤製程例如可於100℃下進行。在一實施例中，可先以軟烤製程使間隔層材料116b固化，並接著使用照光製程而使間隔層材料116b中之高分子進一步交聯。
接著，如第2E圖所示，可進行類似於第1圖所示之接合製程以將基底100設置於透明基板114之上，其中間隔 層116’接合於平坦層109上，且間隔層材料116b接合於介電層104，並填入介電層104之開口中而接觸導電墊106。介電層104中的導電墊106可電連接基底100上之元件區102中之元件。例如，可於介電層104中形成多層內連線結構以電性連接元件區102中之元件與導電墊106。在一實施例中，間隔層材料116b(或間隔層材料116c)與導電墊106之間大抵無間隙。在一實施例中，間隔層116’係直接接觸平坦層109而不接觸介電層104或基底100。
在一實施例中，接合步驟可包括將基底100壓向透明基板114，並可包括兩段的加熱製程。例如，在第一段加熱製程中，可將溫度提升至120℃，接著於第二段加熱製程中，可將溫度提升至150℃以完成接合步驟。接著，可將如第2E圖所示之結構置於烤箱中，並加熱至約180℃以對圖案化間隔層(包括間隔層116’及間隔層116”)及間隔層材料116b進行硬烤製程。間隔層材料116b經硬烤製程後，可大抵完全固化而成為間隔層材料116c。間隔層材料116c中之高分子更進一步地彼此交聯。
在接合製程之後，間隔層116’、透明基板114、及平坦層109共同於元件區102上圍繞出大抵密閉之空腔，且間隔層116”及間隔層材料116c圍繞間隔層116’及其所圍出之空腔。空腔可用以容納光學構件，例如是濾光層110及透鏡112。
雖然，在上述實施例中，間隔層材料116b之固化製程係於接合步驟之前進行，但本發明實施例不限於此。在另一實施例中，間隔層材料116b之固化製程係於接合步驟之 後進行。在此情形下，第2D圖中之間隔層材料116b係未經固化製程便與基底100進行接合而形成出類似於第2E圖所示之結構。接著，如第2E圖所示，可於接合之後對間隔層材料116b進行照光製程而使間隔層材料116b中之高分子更進一步彼此交聯而固化。接著，進行硬烤製程以形成間隔層材料116c。相似地，亦可對間隔層材料116b進行軟烤製程。軟烤製程可於接合步驟之前或之後進行。在一實施例中，由於間隔層材料116b在接合製程之前未經固化而具有較大之流動性，間隔層材料116b可更容易地將介電層104之開口填滿而接觸導電墊106。因此，在此實施例中，間隔層材料116b(或間隔層材料116c)與導電墊106之間大抵無間隙。即使在介電層104之開口的尺寸較小的情形中，間隔層材料116b(或間隔層材料116c)與導電墊106之間仍可大抵無間隙。
接著，如第2F圖所示，可沿著基底100之預定切割道進行切割製程以形成複數個彼此分離之晶片封裝體。由於間隔層116”包括凹陷117，且部分的間隔層材料116c雖延伸進入凹陷117但未將之填滿，因此預定切割道SC之上仍具有未被間隔層材料116c填充之凹陷。在進行切割製程時，凹陷117可釋放應力而避免晶片封裝體受損。此外，由於間隔層材料116c與導電墊106之間大抵無間隙，晶片封裝體之結構穩定性因而更佳而不因切割製程而脫層或損壞。
如第2F圖所示，在一實施例中，間隔層材料116c與間隔層116”由於材質相同，因此在硬烤製程之後，可能彼 此互溶。在此情形下，間隔層材料116c與間隔層116”之間的界面將消失或不易發現。在一實施例中，間隔層116’可作為晶片封裝體之第一間隔層，而間隔層材料116c與間隔層116”可共同作為晶片封裝體之第二間隔層。第一間隔層之高度可小於第二間隔層。第二間隔層可包括本體部(例如，間隔層116”)及延伸部(例如，間隔層材料116c)。延伸部(間隔層材料116c)可覆蓋本體部(間隔層116”)之側表面。在一實施例中，延伸部(間隔層材料116c)可延伸於透明基板114之表面上，並可能朝第一間隔層(間隔層116’)延伸而直接接觸第一間隔層(間隔層116’)。
在本發明實施例中，即使平坦層109之上表面與導電墊106之上表面之間的垂直距離d大於約2微米，透明基板114仍可穩固地接合於基底100之上。間隔層可將介電層104之開口完全填滿而接觸導電墊106，且間隔層與導電墊106之間大抵無間隙。因此，後續切割製程將大抵不對晶片封裝體造成損壞。此外，本發明實施例之晶片封裝體具有圍繞著光學構件之多重的間隔層，可確保晶片封裝體之重要元件免於受到外界環境污染。
雖然本發明已以數個較佳實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作任意之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100‧‧‧基底
100a、100b‧‧‧表面
102‧‧‧元件區
104‧‧‧介電層
106‧‧‧導電墊
108、109‧‧‧平坦層
110‧‧‧濾光層
112‧‧‧透鏡
114‧‧‧透明基板
116、116’、116”‧‧‧間隔層
116a、116b、116c‧‧‧間隔層材料
117‧‧‧凹陷
202‧‧‧遮罩
204‧‧‧塗佈製程
d‧‧‧距離
SC‧‧‧切割道
第1圖顯示本發明一實施例之晶片封裝體的製程剖面圖。
第2A-2F圖顯示本發明一實施例之晶片封裝體的製程剖面圖。
100‧‧‧基底
100a、100b‧‧‧表面
102‧‧‧元件區
104‧‧‧介電層
106‧‧‧導電墊
108、109‧‧‧平坦層
110‧‧‧濾光層
112‧‧‧透鏡
114‧‧‧透明基板
116’、116”‧‧‧間隔層
116c‧‧‧間隔層材料
d‧‧‧距離

Claims (26)

  1. 一種晶片封裝體，包括：一基底，具有一第一表面及一第二表面；一元件區，形成於該基底之中或設置於該基底之上；一介電層，設置於該基底之該第一表面上；至少一導電墊，設置於該介電層之中，且電性連接該元件區；一平坦層，設置於該介電層之上，其中該平坦層之一上表面與該導電墊之一上表面之間的一垂直距離大於約2微米；一透明基板，設置於該基底之該第一表面上；一第一間隔層，設置於該透明基板與該平坦層之間；以及一第二間隔層，設置於該透明基板與該基底之間，且延伸進入該介電層之一開口而直接接觸該導電墊，其中該第二間隔層與該導電墊之間大抵無間隙。
  2. 如申請專利範圍第1項所述之晶片封裝體，其中該第一間隔層直接接觸該平坦層，且不接觸該介電層或該基底。
  3. 如申請專利範圍第1項所述之晶片封裝體，其中該第一間隔層、該透明基板、及該平坦層共同於該元件區上圍繞一大抵密閉之空腔，且該第二間隔層圍繞該第一間隔層。
  4. 如申請專利範圍第1項所述之晶片封裝體，更包括一光學構件，設置於該平坦層之上，且位於該空腔之中。
  5. 如申請專利範圍第4項所述之晶片封裝體，其中該光學構件包括濾光層、彩色濾光層、偏光層、透鏡、遮光層、或前述之組合。
  6. 如申請專利範圍第1項所述之晶片封裝體，其中該第一間隔層之高度小於該第二間隔層之高度。
  7. 如申請專利範圍第1項所述之晶片封裝體，其中該第一間隔層直接接觸該第二間隔層。
  8. 如申請專利範圍第1項所述之晶片封裝體，其中該第一間隔層不直接接觸該第二間隔層。
  9. 如申請專利範圍第1項所述之晶片封裝體，其中該第一間隔層與該第二間隔層之材質相同。
  10. 一種晶片封裝體，包括：一基底，具有一第一表面及一第二表面；一元件區，形成於該基底之中或設置於該基底之上；一介電層，設置於該基底之該第一表面上；至少一導電墊，設置於該介電層之中，且電性連接該元件區；一平坦層，設置於該介電層之上；一透明基板，設置於該基底之該第一表面上；一第一間隔層，設置於該透明基板與該平坦層之間；以及一第二間隔層，設置於該透明基板與該基底之間，其中該第二間隔層包括一本體部及一延伸部，該延伸部覆蓋於該本體部之表面且延伸至該介電層之一開口中而直接接觸該導電墊。
  11. 如申請專利範圍第10項所述之晶片封裝體，其中該第二間隔層之該延伸部覆蓋該本體部之一側表面。
  12. 如申請專利範圍第11項所述之晶片封裝體，其中該延伸部直接接觸該透明基板。
  13. 如申請專利範圍第12項所述之晶片封裝體，其中該延伸部直接接觸該第一間隔層。
  14. 如申請專利範圍第10項所述之晶片封裝體，其中該第二間隔層之該本體部與該延伸部之材質相同。
  15. 如申請專利範圍第10項所述之晶片封裝體，其中該第一間隔層與該第二間隔層之材質相同。
  16. 如申請專利範圍第10項所述之晶片封裝體，其中該第一間隔層、該透明基板、及該平坦層共同於該元件區上圍繞一大抵密閉之空腔，且該第二間隔層圍繞該第一間隔層。
  17. 一種晶片封裝體的形成方法，包括：提供一基底，具有一第一表面及一第二表面，其中一元件區係形成於該基底之中或設置於該基底之上，一介電層係設置於該基底之該第一表面上，至少一導電墊係設置於該介電層之中，且電性連接該元件區，及一平坦層係設置於該介電層之上；提供一透明基板；於該透明基板之表面上形成一圖案化間隔層，該圖案化間隔層包括一第一間隔層及一第一間隔材料層，該第一間隔層於該透明基板上圍繞一區域，且該第一間隔材料層圍繞該第一間隔層； 於該第一間隔材料層之一上表面設置一間隔層材料，其中該第一間隔材料層之材質與該間隔層材料之材質相同，且該第一間隔材料層及該間隔層材料係共同作為一第二間隔層；以及將該基底設置於該透明基板上，其中該第一間隔層接合於該平坦層上，且該間隔層材料接合於該介電層，並填入該介電層之一開口中而直接接觸該導電墊。
  18. 如申請專利範圍第17項所述之晶片封裝體的形成方法，其中設置該間隔層材料之步驟包括：於該圖案化間隔層上設置一遮罩，該遮罩具有露出該第一間隔材料層之該上表面之孔洞；於該遮罩上塗佈一間隔層塗層，其中部分的該間隔層塗層填入該遮罩之該孔洞而直接接觸該第一間隔材料層之該上表面；以及移除該遮罩而於該第一間隔材料層之該上表面留下該間隔層材料。
  19. 如申請專利範圍第17項所述之晶片封裝體的形成方法，其中在進行將該基底設置於該透明基板上的步驟之前，更包括對該間隔層材料進行一固化製程。
  20. 如申請專利範圍第19項所述之晶片封裝體的形成方法，其中該固化製程包括對該間隔層材料進行軟烤製程、照光製程、或前述之組合。
  21. 如申請專利範圍第19項所述之晶片封裝體的形成方法，更包括對該圖案化間隔層及該間隔層材料進行一硬烤製程。
  22. 如申請專利範圍第17項所述之晶片封裝體的形成方法，其中在進行將該基底設置於該透明基板上的步驟之後，更包括對該間隔層材料進行一固化製程。
  23. 如申請專利範圍第22項所述之晶片封裝體的形成方法，其中該固化製程包括對該間隔層材料進行軟烤製程、照光製程、或前述之組合。
  24. 如申請專利範圍第22項所述之晶片封裝體的形成方法，更包括對該圖案化間隔層及該間隔層材料進行一硬烤製程。
  25. 如申請專利範圍第17項所述之晶片封裝體的形成方法，更包括沿著該基底之複數個預定切割道進行一切割製程以形成複數個晶片封裝體。
  26. 如申請專利範圍第25項所述之晶片封裝體的形成方法，其中該第一間隔材料層包括一凹陷，且部分的該間隔層材料延伸進入該凹陷，其中該凹陷位於其中一該些預定切割道之上。
TW101148235A 2011-12-19 2012-12-19 晶片封裝體及其形成方法 TWI492337B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US201161577505P 2011-12-19 2011-12-19

Publications (2)

Publication Number Publication Date
TW201330191A TW201330191A (zh) 2013-07-16
TWI492337B true TWI492337B (zh) 2015-07-11

Family

ID=48588515

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101148235A TWI492337B (zh) 2011-12-19 2012-12-19 晶片封裝體及其形成方法

Country Status (3)

Country Link
US (1) US8748926B2 (zh)
CN (1) CN103165545B (zh)
TW (1) TWI492337B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI614852B (zh) * 2015-09-10 2018-02-11 精材科技股份有限公司 晶片封裝體及其製造方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI546913B (zh) * 2014-04-02 2016-08-21 精材科技股份有限公司 晶片封裝體及其製造方法
US20180315894A1 (en) * 2017-04-26 2018-11-01 Advanced Semiconductor Engineering, Inc. Semiconductor device package and a method of manufacturing the same
US11869912B2 (en) * 2020-07-15 2024-01-09 Semiconductor Components Industries, Llc Method for defining a gap height within an image sensor package

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200950046A (en) * 2008-05-23 2009-12-01 Xintec Inc Electronics device package and fabrication method thereof
TW201131710A (en) * 2010-02-26 2011-09-16 Xintec Inc Chip package and fabrication method thereof

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IL133453A0 (en) * 1999-12-10 2001-04-30 Shellcase Ltd Methods for producing packaged integrated circuit devices and packaged integrated circuit devices produced thereby
US20040038452A1 (en) * 2001-05-30 2004-02-26 Siliconware Precision Industries Co., Ltd. Connection between semiconductor unit and device carrier
US7561245B2 (en) * 2004-02-25 2009-07-14 Lg Display Co., Ltd. Liquid crystal display device and method of fabricating the same
JP3801601B2 (ja) * 2004-06-15 2006-07-26 シャープ株式会社 蓋部を備えた半導体ウェハの製造方法及び半導体装置の製造方法
TW200644261A (en) * 2005-06-06 2006-12-16 Megica Corp Chip-package structure and manufacturing process thereof
US7394028B2 (en) * 2006-02-23 2008-07-01 Agere Systems Inc. Flexible circuit substrate for flip-chip-on-flex applications
US9117714B2 (en) * 2007-10-19 2015-08-25 Visera Technologies Company Limited Wafer level package and mask for fabricating the same
US8269300B2 (en) * 2008-04-29 2012-09-18 Omnivision Technologies, Inc. Apparatus and method for using spacer paste to package an image sensor

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200950046A (en) * 2008-05-23 2009-12-01 Xintec Inc Electronics device package and fabrication method thereof
TW201131710A (en) * 2010-02-26 2011-09-16 Xintec Inc Chip package and fabrication method thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI614852B (zh) * 2015-09-10 2018-02-11 精材科技股份有限公司 晶片封裝體及其製造方法

Also Published As

Publication number Publication date
US8748926B2 (en) 2014-06-10
TW201330191A (zh) 2013-07-16
CN103165545A (zh) 2013-06-19
US20130154077A1 (en) 2013-06-20
CN103165545B (zh) 2016-05-18

Similar Documents

Publication Publication Date Title
TWI569400B (zh) 晶片封裝體及其形成方法
TWI549247B (zh) 晶片封裝體
TWI512930B (zh) 晶片封裝體及其形成方法
TWI546910B (zh) 晶片封裝體及其製造方法
TWI529821B (zh) 晶片封裝體及其形成方法
TWI509753B (zh) 晶片封裝體及其形成方法
TWI529887B (zh) 晶片封裝體及其形成方法
JP5384690B2 (ja) チップパッケージ
TWI624039B (zh) 晶片封裝體及其製造方法
TWI578411B (zh) 晶片封裝體的製造方法
TWI493634B (zh) 晶片封裝體及其形成方法
US20130341747A1 (en) Chip package and method for forming the same
TWI759636B (zh) 影像感測器晶片級封裝
TWI430415B (zh) 晶片封裝體及其製造方法
TWI502692B (zh) 晶片封裝體及其形成方法
TWI492337B (zh) 晶片封裝體及其形成方法
JP2020077855A (ja) チップパッケージおよびその製造方法
TWI421956B (zh) 晶片尺寸封裝件及其製法
TWI620284B (zh) 晶片封裝體及其製造方法
US8785247B2 (en) Chip package and method for forming the same
TWI564975B (zh) 晶片封裝體及其製造方法
TWI525763B (zh) 晶片封裝體及其形成方法
WO2017028778A1 (zh) 半导体芯片封装结构及其封装方法
TWI543333B (zh) 晶片封裝體及其製造方法