TWI546913B - 晶片封裝體及其製造方法 - Google Patents

晶片封裝體及其製造方法 Download PDF

Info

Publication number
TWI546913B
TWI546913B TW103128390A TW103128390A TWI546913B TW I546913 B TWI546913 B TW I546913B TW 103128390 A TW103128390 A TW 103128390A TW 103128390 A TW103128390 A TW 103128390A TW I546913 B TWI546913 B TW I546913B
Authority
TW
Taiwan
Prior art keywords
layer
substrate
chip package
sidewall
redistribution layer
Prior art date
Application number
TW103128390A
Other languages
English (en)
Other versions
TW201539677A (zh
Inventor
劉建宏
Original Assignee
精材科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 精材科技股份有限公司 filed Critical 精材科技股份有限公司
Priority to TW103128390A priority Critical patent/TWI546913B/zh
Priority to CN201510146255.3A priority patent/CN104979301B/zh
Priority to US14/676,671 priority patent/US9337115B2/en
Publication of TW201539677A publication Critical patent/TW201539677A/zh
Priority to US15/008,241 priority patent/US9704772B2/en
Application granted granted Critical
Publication of TWI546913B publication Critical patent/TWI546913B/zh
Priority to US15/618,054 priority patent/US10157811B2/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01K—MEASURING TEMPERATURE; MEASURING QUANTITY OF HEAT; THERMALLY-SENSITIVE ELEMENTS NOT OTHERWISE PROVIDED FOR
    • G01K1/00—Details of thermometers not specially adapted for particular types of thermometer
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01L—MEASURING FORCE, STRESS, TORQUE, WORK, MECHANICAL POWER, MECHANICAL EFFICIENCY, OR FLUID PRESSURE
    • G01L19/00—Details of, or accessories for, apparatus for measuring steady or quasi-steady pressure of a fluent medium insofar as such details or accessories are not special to particular types of pressure gauges
    • G01L19/06—Means for preventing overload or deleterious influence of the measured medium on the measuring device or vice versa
    • G01L19/0627—Protection against aggressive medium in general
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01L—MEASURING FORCE, STRESS, TORQUE, WORK, MECHANICAL POWER, MECHANICAL EFFICIENCY, OR FLUID PRESSURE
    • G01L19/00—Details of, or accessories for, apparatus for measuring steady or quasi-steady pressure of a fluent medium insofar as such details or accessories are not special to particular types of pressure gauges
    • G01L19/14—Housings
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/30—Authentication, i.e. establishing the identity or authorisation of security principals
    • G06F21/31—User authentication
    • G06F21/32—User authentication using biometric data, e.g. fingerprints, iris scans or voiceprints
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H01L21/0212—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC the material being fluoro carbon compounds, e.g.(CFx) n, (CHxFy) n or polytetrafluoroethylene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3185—Partial encapsulation or coating the coating covering also the sidewalls of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H01L2021/60007—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving a soldering or an alloying process
    • H01L2021/60022—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving a soldering or an alloying process using bump connectors, e.g. for flip chip mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02371—Disposition of the redistribution layers connecting the bonding area on a surface of the semiconductor or solid-state body with another surface of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13024—Disposition the bump connector being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Security & Cryptography (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

晶片封裝體及其製造方法
本發明係有關於一種晶片封裝技術，特別為有關於一種晶片封裝體及其製造方法。
晶片封裝製程是形成電子產品過程中之重要步驟。晶片封裝體除了將晶片保護於其中，使免受外界環境污染外，還提供晶片內部電子元件與外界之電性連接通路。
使用者在使用具有觸控功能之電子產品的過程中，容易在電子產品上殘留水氣或油漬，而造成其中的晶片封裝體之感測裝置受到汙染，且使用者在操作電子產品的過程中也容易對感測裝置造成各種物理性破壞，進而降低電子產品的可靠度及使用壽命。
因此，有必要尋求一種新穎的晶片封裝體及其製造方法，其能夠解決或改善上述的問題。
本發明實施例係提供一種晶片封裝體，包括一基底，具有一第一表面及與其相對的一第二表面，其中基底內包括一感測裝置及至少一導電墊，鄰近於第一表面，且其中導電墊具有一側壁橫向突出於基底的一側壁。一封膠層貼附於基底的第一表面上，以覆蓋感測裝置及導電墊。一重佈線層設置於 基底的第二表面上，並延伸至接觸導電墊暴露出的側壁，其中重佈線層的一端點突出於第一表面，且與封膠層相對於第一表面的一第三表面切齊。
本發明實施例係提供一種晶片封裝體的製造方法，包括提供一基底，其具有一第一表面及與其相對的一第二表面，其中基底內包括一感測裝置及至少一導電墊，鄰近於第一表面，且其中導電墊具有一側壁橫向突出於基底的一側壁。在基底的第一表面上貼附一封膠層，以覆蓋感測裝置及導電墊。在基底的第二表面上形成一重佈線層，其延伸至接觸導電墊暴露出的側壁，其中重佈線層的一端點突出於第一表面，且與封膠層相對於第一表面的一第三表面切齊。
100‧‧‧基底
100a‧‧‧第一表面
100b‧‧‧第二表面
100c、140c‧‧‧側壁
120‧‧‧晶片區
140‧‧‧導電墊
160‧‧‧感測裝置
180‧‧‧封膠層
180a‧‧‧第三表面
220‧‧‧絕緣層
240‧‧‧支撐基底
260‧‧‧重佈線層
260a‧‧‧端點
280‧‧‧鈍化保護層
300‧‧‧開口
320‧‧‧導電結構
340‧‧‧黏著層
360‧‧‧暫時性基底
380‧‧‧保護層
第1A至1G圖係繪示出根據本發明一實施例之晶片封裝體的製造方法的剖面示意圖。
第2圖係繪示出根據本發明其他實施例之晶片封裝體的剖面示意圖。
第3A至3D圖係繪示出根據本發明其他實施例之晶片封裝體的製造方法的剖面示意圖。
以下將詳細說明本發明實施例之製作與使用方式。然應注意的是，本發明提供許多可供應用的發明概念，其可以多種特定型式實施。文中所舉例討論之特定實施例僅為製造與使用本發明之特定方式，非用以限制本發明之範圍。此 外，在不同實施例中可能使用重複的標號或標示。這些重複僅為了簡單清楚地敘述本發明，不代表所討論之不同實施例及/或結構之間具有任何關連性。再者，當述及一第一材料層位於一第二材料層上或之上時，包括第一材料層與第二材料層直接接觸或間隔有一或更多其他材料層之情形。
本發明一實施例之晶片封裝體可用以封裝微機電系統晶片。然其應用不限於此，例如在本發明之晶片封裝體的實施例中，其可應用於各種包含主動元件或被動元件(active or passive elements)、數位電路或類比電路(digital or analog circuits)等積體電路的電子元件(electronic components)，例如是有關於光電元件(opto electronic devices)、微機電系統(Micro Electro Mechanical System；MEMS)、微流體系統(micro fluidic systems)、或利用熱、光線、電容及壓力等物理量變化來測量的物理感測器(Physical Sensor)。特別是可選擇使用晶圓級封裝(wafer scale package；WSP)製程對影像感測元件、發光二極體(light-emitting diodes；LEDs)、太陽能電池(solar cells)、射頻元件(RF circuits)、加速計(accelerators)、陀螺儀(gyroscopes)、微制動器(micro actuators)、表面聲波元件(surface acoustic wave devices)、壓力感測器(process sensors)或噴墨頭(ink printer heads)等半導體晶片進行封裝。
其中上述晶圓級封裝製程主要係指在晶圓階段完成封裝步驟後，再予以切割成獨立的封裝體，然而，在一特定實施例中，例如將已分離之半導體晶片重新分布在一承載晶圓上，再進行封裝製程，亦可稱之為晶圓級封裝製程。另外，上 述晶圓級封裝製程亦適用於藉堆疊(stack)方式安排具有積體電路之多片晶圓，以形成多層積體電路(multi-layer integrated circuit devices)之晶片封裝體。
請參照第1G圖，其繪示出根據本發明一實施例之晶片封裝體的剖面示意圖。在本實施例中，晶片封裝體包括一基底100、一封膠層180及複數重佈線層(redistribution layer，RDL)260。基底100具有一第一表面100a、與第一表面100a相對的一第二表面100b以及側壁100c。在一實施例中，基底100可為一矽基底或其他半導體基底。
在本實施例中，基底100內具有一感測裝置160及u一個或一個以上的導電墊140，其可鄰近於第一表面100a。在一實施例中，感測裝置160用以感測生物特徵，且可包括一指紋辨識元件。在另一實施例中，感測裝置160用以感測環境特徵，且可包括一溫度感測元件、一溼度感測元件、一壓力感測元件、一電容感測元件或其他適合的感測元件。在一實施例中，感測裝置160內的感測元件可透過基底100內的內連線結構(未繪示)而與導電墊140電性連接。
在本實施例中，每一導電墊140具有一側壁140c橫向突出於基底100的側壁100c。在一實施例中，導電墊140可為單層導電層或具有多層之導電層結構。為簡化圖式，此處僅以單層導電層作為範例說明，且僅繪示出基底100內的兩個導電墊140作為範例說明。
封膠層180貼附於基底100的第一表面100a上，以覆蓋感測裝置160及導電墊140。在本實施例中，封膠層180的 一側壁與導電墊140的側壁140c切齊。在一實施例中，封膠層180的厚度可大約為3μm至30μm(例如，25μm)。在本實施例中，封膠層180可包括環氧樹脂、無機材料(例如，氧化矽、氮化矽、氮氧化矽、金屬氧化物或前述之組合)、有機高分子材料(例如，聚醯亞胺樹脂(polyimide)、苯環丁烯(butylcyclobutene，BCB)、聚對二甲苯(parylene)、萘聚合物(polynaphthalenes)、氟碳化物(fluorocarbons)、丙烯酸酯(acrylates))或其他適合的絕緣材料。
一絕緣層220設置於基底100的第二表面100b上，且沿著基底100的側壁100c延伸，並覆蓋橫向突出於基底100的導電墊140的一部分。在本實施例中，絕緣層220可包括環氧樹脂、無機材料(例如，氧化矽、氮化矽、氮氧化矽、金屬氧化物或前述之組合)、有機高分子材料(例如，聚醯亞胺樹脂、苯環丁烯、聚對二甲苯、萘聚合物、氟碳化物、丙烯酸酯)或其他適合的絕緣材料。
重佈線層260設置於基底100的第二表面100b上方的絕緣層220上，且順應性延伸至封膠層180的側壁，並直接接觸導電墊140的側壁140c，因此重佈線層260以T型接觸(T-contact)的方式電性連接至對應的導電墊140，且透過絕緣層220與基底100電性隔離。在本實施例中，重佈線層260的一端點260a突出於基底100的第一表面100a，且與封膠層180相對於基底100的第一表面100a的一第三表面180a切齊。在一實施例中，重佈線層260可包括銅、鋁、金、鉑、鎳、錫、前述之組合或其他適合的導電材料。在另一實施例中，重佈線層260可 包括導電高分子材料或導電陶瓷材料(例如，氧化銦錫或氧化銦鋅)。
在本實施例中，晶片封裝體更包括一保護層380，設置於基底100的第一表面100a上，以覆蓋封膠層180及重佈線層260的端點260a。在一實施例中，保護層380的硬度大於封膠層180的硬度(例如，保護層380的硬度為莫氏硬度7H以上)。在另一實施例中，保護層380為具有高耐侵蝕性的材料。又另一實施例中，保護層380為可阻隔水氣的材料。在一實施例中，保護層380的厚度可大約為30μm至40μm的範圍。
在本實施例中，晶片封裝體還包括一鈍化保護(passivation)層280及複數導電結構320，設置於基底100的第二表面100b上。
鈍化保護層280設置於絕緣層220及重佈線層260上，且覆蓋部分的保護層380。在本實施例中，鈍化保護層280具有一表面與封膠層180的第三表面180a切齊。鈍化保護層280內具有複數開口300，以分別暴露出位於基底100的第二表面100b上的重佈線層260的一部分。在本實施例中，鈍化保護層280可包括環氧樹脂、綠漆(solder mask)、無機材料(例如，氧化矽、氮化矽、氮氧化矽、金屬氧化物或前述之組合)、有機高分子材料(例如，聚醯亞胺樹脂、苯環丁烯、聚對二甲苯、萘聚合物、氟碳化物、丙烯酸酯)、光阻材料或其他適合的絕緣材料。
導電結構320對應地設置於鈍化保護層280的開口300內，以直接接觸暴露出的重佈線層260，而與重佈線層260 電性連接。在本實施例中，導電結構320可為焊球、凸塊、導電柱或其他適合的導電結構，且可包括錫、鉛、銅、金、鎳、前述之組合或其他適合的導電材料。
第2及3D圖係繪示出根據本發明其他實施例之晶片封裝體的剖面示意圖，其中相同於前述第1G圖的實施例的部件係使用相同的標號並省略其說明。第2圖中的晶片封裝體之結構類似於第1G圖中的晶片封裝體之結構，差異在於第1G圖中的晶片封裝體係以球柵陣列(ball grid array，BGA)，亦即形成於鈍化保護層280的開口300內的導電結構320，作為外部電性連接結構，而第2圖中的鈍化保護層280的開口300露出重佈線層260，因此第2圖中的晶片封裝體係以平面柵格陣列(land grid array，LGA)作為外部電性連接結構。
第3D圖中的晶片封裝體之結構類似於第2圖中的晶片封裝體之結構，差異在於第3D圖中的基底100與重佈線層260之間不僅具有絕緣層220，還具有一支撐基底240及一黏著層340。支撐基底240透過黏著層340而貼附於基底100的第二表面100b上。在一實施例中，支撐基底240可包括玻璃、矽、塑膠片(plastic film)、藍寶石(sapphire)或其他適合的支撐材料。
在本實施例中，黏著層340沿著基底100的側壁100c延伸，並覆蓋橫向突出於基底100的導電墊140的一部分。在一實施例中，黏著層340可包括黏著膠、膠帶、蠟或其他適合的黏著材料。
在本實施例中，絕緣層220位於支撐基底240與重佈線層260之間，而並未沿著基底100的側壁100c延伸。再者， 重佈線層260沿著絕緣層220、支撐基底240及黏著層340的側壁順應性延伸至封膠層180的側壁，而直接接觸導電墊140的側壁140c，因此重佈線層260可透過黏著層340與基底100電性隔離。
根據本發明的上述實施例，利用T型接觸作為具有感測裝置之基底的外部電性連接的路徑，而不需使用焊線(例如，金焊線)及導線架，能夠節省成本，並使得晶片封裝體的尺寸能夠進一步縮小。再者，晶片封裝體之感測裝置上方的保護層由高硬度、高耐侵蝕性且可阻隔水氣的材料所構成，不僅可保護T型接觸中重佈線層的端點以及厚度小的封膠層，亦能夠在感測裝置上方提供耐磨、防刮及高可靠度的平坦表面，以避免在使用晶片封裝體之感測功能的過程中感測裝置受到汙染或破壞，因此可提升晶片封裝體的可靠度及品質。
以下配合第1A至1G圖說明本發明一實施例之晶片封裝體的製造方法，其中第1A至1G圖係繪示出根據本發明一實施例之晶片封裝體的製造方法的剖面示意圖。
請參照第1A圖，提供一基底100，其具有一第一表面100a及與其相對的一第二表面100b。在一實施例中，基底100可為一矽基底或其他半導體基底。在另一實施例中，基底100為一矽晶圓，以利於進行晶圓級封裝製程。在本實施例中，基底100包括複數晶片區120。為簡化圖式及說明，此處僅繪示出單一晶片區120中的基底100。
在本實施例中，每一晶片區120中的基底100內具有一感測裝置160及一個或一個以上的導電墊140，其可鄰近於第一表面100a。在一實施例中，感測裝置160用以感測生物特 徵，且可包括一指紋辨識元件。在另一實施例中，感測裝置160用以感測環境特徵，且可包括一溫度感測元件、一溼度感測元件、一壓力感測元件、一電容感測元件或其他適合的感測元件。在一實施例中，感測裝置160內的感測元件可透過基底100內的內連線結構(未繪示)而與導電墊140電性連接。在一實施例中，導電墊140可為單層導電層或具有多層之導電層結構。為簡化圖式，此處僅以單層導電層作為範例說明，且僅繪示出位於基底100的單一晶片區120中的兩個導電墊140作為範例說明。
接著，可透過模塑成型(molding)製程或沉積製程(例如，塗佈製程、物理氣相沈積製程、化學氣相沈積製程或其他適合的製程)，在基底100的第一表面100a上貼附一封膠層180，以覆蓋感測裝置160及導電墊140。在本實施例中，封膠層180具有相對於基底100的第一表面100a的一第三表面180a。在本實施例中，封膠層180可包括環氧樹脂、無機材料(例如，氧化矽、氮化矽、氮氧化矽、金屬氧化物或前述之組合)、有機高分子材料(例如，聚醯亞胺樹脂、苯環丁烯、聚對二甲苯、萘聚合物、氟碳化物、丙烯酸酯)或其他適合的絕緣材料。
請參照第1B圖，利用封膠層180作為承載基板，對基底100進行薄化製程(例如，蝕刻製程、銑削(milling)製程、機械研磨(mechanical grinding)製程或化學機械研磨(chemical mechanical polishing)製程)，以減少基底100的厚度。接著，可透過微影製程及蝕刻製程(例如，乾蝕刻製程、濕蝕刻製程、電漿蝕刻製程、反應性離子蝕刻製程或其他適合的製程)，自 晶片區120的邊緣去除基底100的一部分，使每一導電墊140的一側壁140c橫向突出於基底100的一側壁100c。舉例來說，可去除基底100對應於相鄰晶片區120之間的切割道(未繪示)的部分，而暴露出部分的封膠層180及導電墊140，使得相鄰晶片區120之間的基底100彼此分離。
接著，可透過沉積製程(例如，塗佈製程、物理氣相沈積製程、化學氣相沈積製程或其他適合的製程)，在基底100的第二表面100b上順應性形成一絕緣層220，其沿著基底100的側壁100c延伸，並覆蓋部分的封膠層180以及每一導電墊140暴露出的部分。在本實施例中，絕緣層220可包括環氧樹脂、無機材料(例如，氧化矽、氮化矽、氮氧化矽、金屬氧化物或前述之組合)、有機高分子材料(例如，聚醯亞胺樹脂、苯環丁烯、聚對二甲苯、萘聚合物、氟碳化物、丙烯酸酯)或其他適合的絕緣材料。
請參照第1C圖，可透過刻痕(notching)製程、蝕刻製程或其他適合的製程，去除絕緣層220及封膠層180的一部分，並暴露出每一導電墊140的側壁140c。舉例來說，可去除絕緣層220及封膠層180對應於相鄰晶片區120之間的切割道(未繪示)的部分，使得相鄰晶片區120之間的絕緣層220彼此分離。
接著，可透過沉積製程(例如，塗佈製程、物理氣相沉積製程、化學氣相沉積製程、電鍍製程、無電鍍製程或其他適合的製程)、微影製程及蝕刻製程，在絕緣層220上形成圖案化的重佈線層260。重佈線層260順應性延伸至封膠層180 上，並直接接觸對應的導電墊140的側壁140c，因此重佈線層260以T型接觸的方式電性連接至對應的導電墊140，且透過絕緣層220與基底100電性隔離。在一實施例中，重佈線層260可包括銅、鋁、金、鉑、鎳、錫、前述之組合或其他適合的導電材料。在另一實施例中，重佈線層260可包括導電高分子材料或導電陶瓷材料(例如，氧化銦錫或氧化銦鋅)。
請參照第1D圖，可透過沉積製程(例如，塗佈製程、物理氣相沈積製程、化學氣相沈積製程或其他適合的製程)，在絕緣層220及重佈線層260上順應性形成一鈍化保護層280，以覆蓋重佈線層260。接著，可透過微影製程及蝕刻製程，在每一晶片區120中的鈍化保護層280內形成複數開口300，以分別暴露出位於基底100的第二表面100b上的重佈線層260的一部分。在本實施例中，鈍化保護層280可包括環氧樹脂、綠漆、無機材料(例如，氧化矽、氮化矽、氮氧化矽、金屬氧化物或前述之組合)、有機高分子材料(例如，聚醯亞胺樹脂、苯環丁烯、聚對二甲苯、萘聚合物、氟碳化物、丙烯酸酯)或其他適合的絕緣材料。在另一實施例中，鈍化保護層280可包括光阻材料，且可透過曝光及顯影製程，形成開口300。
請參照第1E圖，在鈍化保護層280的每一開口300內形成一導電結構320，以直接接觸暴露出的重佈線層260，而與圖案化的重佈線層260電性連接。舉例來說，可透過電鍍製程、網版印刷製程或其他適合的製程，在鈍化保護層280的開口300內形成焊料(solder)，且進行迴焊(reflow)製程，以形成導電結構320，其亦可稱為球柵陣列(BGA)。在本實施例中，導電 結構320可為焊球、凸塊、導電柱或其他適合的導電結構，且可包括錫、鉛、銅、金、鎳、前述之組合或其他適合的導電材料。
在其他實施例中，可採用平面柵格陣列(LGA)取代球柵陣列(BGA)，如第2圖所示。在第2圖的實施例中，鈍化保護層280的開口300內未形成導電結構，而露出重佈線層260。在後續製程中，將獨立的晶片封裝體接合至電路板上之前，可透過表面貼焊技術(surface mount technology，SMT)在電路板上形成焊料(例如，錫膏及助焊劑)，並進行迴焊製程，以形成對應於鈍化保護層280的開口300的導電結構。接著，將晶片封裝體接合至電路板上，晶片封裝體中的重佈線層260可透過上述導電結構而電性連接至電路板。
相較於在鈍化保護層280的開口300內形成導電結構320，在電路板上形成對應於鈍化保護層280的開口300的導電結構可減少焊料使用量(例如，錫膏量)，進而有效降低製造成本。再者，電路板上所形成的導電結構的高度可小於導電結構320的高度，因此也能夠降低晶片封裝體及電路板的整體尺寸。接著，透過一黏著層340，將一暫時性基底360接合至基底100的第二表面100b上，以提供平坦的表面及保護導電結構320。在一實施例中，黏著層340可包括黏著膠、膠帶、蠟或其他適合的材料。在一實施例中，暫時性基底360可包括玻璃、矽基板或其他適合的基板。
請參照第1F圖，利用暫時性基底360作為支撐結構，對封膠層180進行研磨製程(例如，機械研磨製程)，以減少 封膠層180的厚度。舉例來說，可研磨封膠層180直到暴露出重佈線層260橫向延伸於鈍化保護層280上的部分，使得相鄰晶片區120之間的封膠層180彼此分離。
在本實施例中，上述研磨製程更包括同時去除重佈線層260橫向延伸於鈍化保護層280上的部分，以暴露出鈍化保護層280，並使得重佈線層260具有一端點260a突出於基底100的第一表面100a，且與研磨後的封膠層180的第三表面180a切齊。再者，研磨後的封膠層180的側壁與導電墊140的側壁140c切齊，且鈍化保護層280具有一表面與封膠層180的第三表面180a切齊。在一實施例中，研磨後的封膠層180的厚度可大約為3μm至30μm(例如，25μm)。
接著，可透過沉積製程(例如，塗佈製程、物理氣相沈積製程、化學氣相沈積製程或其他適合的製程)，在封膠層180的第三表面180a上形成一保護層380，以覆蓋研磨後的封膠層180及重佈線層260的端點260a。在一實施例中，保護層380的硬度大於封膠層180的硬度。在另一實施例中，保護層380為具有高耐侵蝕性的材料。又另一實施例中，保護層380為可阻隔水氣的材料。在一實施例中，保護層380的厚度可大約為30μm至40μm的範圍。
請參照第1G圖，在去除黏著層340及暫時性基底360之後，可沿著相鄰晶片區120之間的切割道(未繪示)切割鈍化保護層280及保護層380，以形成複數獨立的晶片封裝體。
根據本發明的上述實施例，對封膠層及重佈線層進行研磨製程直到將相鄰晶片區之間的封膠層彼此分離，且同 時去除重佈線層橫向延伸於封膠層/鈍化保護層上的部分，能夠盡可能降低封膠層的厚度，進而提升封膠層下方的感測裝置的感測靈敏度。再者，在薄化的封膠層上形成高硬度、高耐侵蝕性且可阻隔水氣的保護層，能夠保護在進行研磨製程之後所暴露出的重佈線層的端點以及薄化的封膠層，且在晶片封裝體的感測面提供耐磨、防刮及高可靠度的平坦表面，以避免在使用晶片封裝體之感測功能的過程中感測裝置受到汙染或破壞，因此可提升晶片封裝體的可靠度及品質。
另外，採用晶圓級製程來製作晶片封裝體，可大量生產晶片封裝體，進而降低成本並節省製程時間。再者，本發明實施例之封膠層可保護其下方的感測裝置之外，還可作為上述晶圓級製程中提供支撐的承載基板。
第3A至3D圖係繪示出根據本發明其他實施例之晶片封裝體的製造方法的剖面示意圖，其中相同於前述第1A至1G圖的實施例的部件係使用相同的標號並省略其說明。
請參照第3A圖，提供如第1A圖所示之基底100及封膠層180。接著，可透過類似於第1B圖所示之形成方法，對基底100進行薄化製程，且透過微影製程及蝕刻製程自晶片區120的邊緣去除基底100的一部分，使每一導電墊140的側壁140c橫向突出於基底100的側壁100c。
接著，可透過一黏著層340，將一支撐基底240貼附於基底100的第二表面100b上。在一實施例中，支撐基底240可包括玻璃、矽、塑膠片、藍寶石或其他適合的支撐材料。在本實施例中，黏著層340沿著基底100的側壁100c延伸，並覆蓋 橫向突出於基底100的導電墊140的一部分。在一實施例中，黏著層340可包括黏著膠、膠帶、蠟或其他適合的黏著材料。
請參照第3B圖，可透過類似於第1C圖所示之形成方法，在支撐基底240上形成一絕緣層220。接著，可透過刻痕製程或其他適合的製程，去除絕緣層220、支撐基底240、黏著層340及封膠層180的一部分，並暴露出每一導電墊140的側壁140c。舉例來說，可去除絕緣層220、支撐基底240、黏著層340及封膠層對應於相鄰晶片區120之間的切割道(未繪示)的部分，使得相鄰晶片區120之間的絕緣層220、支撐基底240及黏著層340彼此分離。
接著，可透過類似於第1C圖所示之形成方法，在絕緣層220上形成圖案化的重佈線層260。重佈線層260沿著絕緣層220、支撐基底240及黏著層340的側壁順應性延伸至封膠層180上，並直接接觸導電墊140的側壁140c，因此重佈線層260以T型接觸的方式電性連接至對應的導電墊140，且透過黏著層340與基底100電性隔離。
請參照第3C圖，可透過類似於第1D圖所示之形成方法，在絕緣層220及重佈線層260上順應性形成一鈍化保護層280，以覆蓋重佈線層260，且在每一晶片區120中的鈍化保護層280內形成複數開口300，以分別暴露出位於基底100的第二表面100b上的重佈線層260的一部分。
請參照第3D圖，可透過類似於第1E至1G圖所示之形成方法，利用暫時性基底(未繪示)作為支撐結構，對封膠層180進行研磨製程，且同時去除重佈線層260橫向延伸於鈍化保 護層280上的部分，以暴露出鈍化保護層280，並使得重佈線層260具有一端點260a突出於基底100的第一表面100a且與研磨後的封膠層180的第三表面180a切齊。再者，研磨後的封膠層180的側壁與導電墊140的側壁140c切齊，且鈍化保護層280具有一表面與封膠層180的第三表面180a切齊。在一實施例中，研磨後的封膠層180的厚度可大約為3μm至30μm(例如，25μm)。
接著，可透過沉積製程，在封膠層180的第三表面180a上形成一保護層380，以覆蓋研磨後的封膠層180及重佈線層260的端點260a。接著，在去除暫時性基底(未繪示)之後，可沿著相鄰晶片區120之間的切割道(未繪示)切割鈍化保護層280及保護層380，以形成複數獨立的晶片封裝體。
在本實施例中，晶片封裝體係以平面柵格陣列(LGA)作為外部電性連接結構，然而在其他實施例中，也可採用球柵陣列(BGA)取代平面柵格陣列(LGA)。
根據本發明的上述實施例，在基底100相對於保護層380的一側(即，晶片封裝體中相對於感測面的一側)提供永久性的支撐基底240，能夠增加晶片封裝體的結構強度，以避免在使用晶片封裝體之感測功能的過程中由於支撐力不足造成晶片封裝體內的膜層產生形變，因此可提升晶片封裝體的可靠度及品質。雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可更動與組合上述各種實施例。
100‧‧‧基底
100a‧‧‧第一表面
100b‧‧‧第二表面
100c、140c‧‧‧側壁
120‧‧‧晶片區
140‧‧‧導電墊
160‧‧‧感測裝置
180‧‧‧封膠層
180a‧‧‧第三表面
220‧‧‧絕緣層
260‧‧‧重佈線層
260a‧‧‧端點
280‧‧‧鈍化保護層
300‧‧‧開口
320‧‧‧導電結構
380‧‧‧保護層

Claims (24)

  1. 一種晶片封裝體，包括：一基底，具有一第一表面及與其相對的一第二表面，其中該基底內包括一感測裝置及至少一導電墊，鄰近於該第一表面，且其中該至少一導電墊具有一側壁橫向突出於該基底的一側壁；一封膠層，貼附於該基底的該第一表面上，以覆蓋該感測裝置及該至少一導電墊；以及一重佈線層，設置於該基底的該第二表面上，並延伸至接觸該至少一導電墊的該側壁，其中該重佈線層的一端點突出於該第一表面，且與該封膠層相對於該第一表面的一第三表面切齊。
  2. 如申請專利範圍第1項所述之晶片封裝體，其中該封膠層的一側壁與該至少一導電墊的該側壁切齊。
  3. 如申請專利範圍第1項所述之晶片封裝體，更包括一保護層，覆蓋該封膠層及該重佈線層的該端點。
  4. 如申請專利範圍第3項所述之晶片封裝體，其中該保護層的硬度大於該封膠層的硬度。
  5. 如申請專利範圍第1項所述之晶片封裝體，更包括一絕緣層，設置於該基底的該第二表面與該重佈線層之間。
  6. 如申請專利範圍第5項所述之晶片封裝體，其中該絕緣層覆蓋該基底的該側壁。
  7. 如申請專利範圍第1項所述之晶片封裝體，更包括一鈍化保護層，設置於該重佈線層上。
  8. 如申請專利範圍第7項所述之晶片封裝體，其中該鈍化保護層具有一表面與該封膠層的該第三表面切齊。
  9. 如申請專利範圍第7項所述之晶片封裝體，其中該鈍化保護層內具有一開口，暴露出該基底的該第二表面上的該重佈線層的一部分。
  10. 如申請專利範圍第9項所述之晶片封裝體，更包括一導電結構，設置於暴露出的該重佈線層上。
  11. 如申請專利範圍第1項所述之晶片封裝體，更包括一支撐基底，設置於該基底的該第二表面與該重佈線層之間。
  12. 如申請專利範圍第11項所述之晶片封裝體，更包括一黏著層，設置於該基底的該第二表面與該支撐基底之間，且延伸至該基底的該側壁與該重佈線層之間。
  13. 一種晶片封裝體的製造方法，包括：提供一基底，其具有一第一表面及與其相對的一第二表面，其中該基底內包括一感測裝置及至少一導電墊，鄰近於該第一表面，且其中該至少一導電墊具有一側壁橫向突出於該基底的一側壁；在該基底的該第一表面上貼附一封膠層，以覆蓋該感測裝置及該至少一導電墊；以及在該基底的該第二表面上形成一重佈線層，其延伸至接觸該至少一導電墊的該側壁，其中該重佈線層的一端點突出於該第一表面，且與該封膠層相對於該第一表面的一第三表面切齊。
  14. 如申請專利範圍第13項所述之晶片封裝體的製造方法，其 中該封膠層的一側壁與該至少一導電墊的該側壁切齊。
  15. 如申請專利範圍第13項所述之晶片封裝體的製造方法，更包括形成一保護層，以覆蓋該封膠層及該重佈線層的該端點。
  16. 如申請專利範圍第15項所述之晶片封裝體的製造方法，其中該保護層的硬度大於該封膠層的硬度。
  17. 如申請專利範圍第13項所述之晶片封裝體的製造方法，更包括在該基底的該第二表面與該重佈線層之間形成一絕緣層。
  18. 如申請專利範圍第17項所述之晶片封裝體的製造方法，其中該絕緣層覆蓋該基底的該側壁。
  19. 如申請專利範圍第13項所述之晶片封裝體的製造方法，更包括在該重佈線層上形成一鈍化保護層。
  20. 如申請專利範圍第19項所述之晶片封裝體的製造方法，其中該鈍化保護層具有一表面與該封膠層的該第三表面切齊。
  21. 如申請專利範圍第19項所述之晶片封裝體的製造方法，更包括在該鈍化保護層內形成一開口，以暴露出該基底的該第二表面上的該重佈線層的一部分。
  22. 如申請專利範圍第21項所述之晶片封裝體的製造方法，更包括在暴露出的該重佈線層上形成一導電結構。
  23. 如申請專利範圍第13項所述之晶片封裝體的製造方法，更包括在該基底的該第二表面與該重佈線層之間提供一支撐基底。
  24. 如申請專利範圍第23項所述之晶片封裝體的製造方法，其中透過一黏著層將該支撐基底貼附於該基底的該第二表面上，且其中該黏著層延伸至該基底的該側壁與該重佈線層之間。
TW103128390A 2014-04-02 2014-08-19 晶片封裝體及其製造方法 TWI546913B (zh)

Priority Applications (5)

Application Number Priority Date Filing Date Title
TW103128390A TWI546913B (zh) 2014-04-02 2014-08-19 晶片封裝體及其製造方法
CN201510146255.3A CN104979301B (zh) 2014-04-02 2015-03-31 晶片封装体及其制造方法
US14/676,671 US9337115B2 (en) 2014-04-02 2015-04-01 Chip package and method for forming the same
US15/008,241 US9704772B2 (en) 2014-04-02 2016-01-27 Chip package and method for forming the same
US15/618,054 US10157811B2 (en) 2014-04-02 2017-06-08 Chip package and method for forming the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW103112268 2014-04-02
TW103128390A TWI546913B (zh) 2014-04-02 2014-08-19 晶片封裝體及其製造方法

Publications (2)

Publication Number Publication Date
TW201539677A TW201539677A (zh) 2015-10-16
TWI546913B true TWI546913B (zh) 2016-08-21

Family

ID=54210405

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103128390A TWI546913B (zh) 2014-04-02 2014-08-19 晶片封裝體及其製造方法

Country Status (3)

Country Link
US (1) US9337115B2 (zh)
CN (1) CN104979301B (zh)
TW (1) TWI546913B (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI570857B (zh) * 2014-12-10 2017-02-11 矽品精密工業股份有限公司 封裝結構及其製法
TWI600125B (zh) * 2015-05-01 2017-09-21 精材科技股份有限公司 晶片封裝體及其製造方法
US9780060B2 (en) * 2015-12-03 2017-10-03 Texas Instruments Incorporated Packaged IC with solderable sidewalls
CN107591375A (zh) * 2016-07-08 2018-01-16 精材科技股份有限公司 晶片封装体及其制作方法
JP6772843B2 (ja) * 2017-01-06 2020-10-21 三菱マテリアル株式会社 温度センサ
CN107078068B (zh) * 2017-01-22 2019-11-08 深圳市汇顶科技股份有限公司 晶圆级芯片的封装方法及封装体
US10325952B2 (en) * 2017-07-07 2019-06-18 Advanced Semiconductor Engineering, Inc. Semiconductor package device and method of manufacturing the same
US10312276B2 (en) * 2017-08-02 2019-06-04 Omnivision Technologies, Inc. Image sensor package to limit package height and reduce edge flare
EP3499552A1 (en) * 2017-12-14 2019-06-19 Nexperia B.V. Semiconductor device and method of manufacture
KR102520038B1 (ko) * 2018-01-10 2023-04-12 삼성전자주식회사 가스 센서 패키지 및 이를 포함하는 센싱 장치
TWI663692B (zh) * 2018-02-27 2019-06-21 菱生精密工業股份有限公司 Pressure sensor package structure
CN117690803A (zh) * 2022-08-23 2024-03-12 矽磐微电子(重庆)有限公司 内嵌无源器件的板级芯片封装方法及封装结构

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101236938A (zh) * 2007-02-01 2008-08-06 精材科技股份有限公司 芯片封装模块的散热方法及构造
US8536671B2 (en) * 2010-06-07 2013-09-17 Tsang-Yu Liu Chip package
CN103165545B (zh) * 2011-12-19 2016-05-18 精材科技股份有限公司 晶片封装体及其形成方法
US9768223B2 (en) * 2011-12-21 2017-09-19 Xintec Inc. Electronics device package and fabrication method thereof
US9177919B2 (en) * 2013-11-18 2015-11-03 Xintec Inc. Chip package and method for forming the same

Also Published As

Publication number Publication date
TW201539677A (zh) 2015-10-16
CN104979301A (zh) 2015-10-14
US20150287659A1 (en) 2015-10-08
US9337115B2 (en) 2016-05-10
CN104979301B (zh) 2018-02-02

Similar Documents

Publication Publication Date Title
TWI546913B (zh) 晶片封裝體及其製造方法
US10157811B2 (en) Chip package and method for forming the same
TWI597813B (zh) 晶片封裝體及其製造方法
TWI512930B (zh) 晶片封裝體及其形成方法
TWI619211B (zh) 晶片封裝體及其製造方法
TWI565015B (zh) 晶片封裝體及其製造方法
TWI550802B (zh) 晶片封裝體及其製造方法
TWI578411B (zh) 晶片封裝體的製造方法
US9425134B2 (en) Chip package
TW201733056A (zh) 晶片封裝體及其製造方法
TW201543641A (zh) 晶片封裝體及其製造方法
US20130307147A1 (en) Chip package and method for forming the same
TWI550794B (zh) 晶片封裝體及其製造方法
TWI595618B (zh) 感測模組及其製造方法
TW201735382A (zh) 晶片封裝體及其製造方法
TW201543636A (zh) 晶片封裝體及其製造方法
TW201715231A (zh) 感測裝置及其製造方法
TWI632665B (zh) 晶片封裝體之製造方法
TWI593069B (zh) 晶片封裝體及其製造方法
TWI549202B (zh) 晶片封裝體及其製造方法
TWI543333B (zh) 晶片封裝體及其製造方法