CN104979301B - 晶片封装体及其制造方法 - Google Patents

晶片封装体及其制造方法 Download PDF

Info

Publication number
CN104979301B
CN104979301B CN201510146255.3A CN201510146255A CN104979301B CN 104979301 B CN104979301 B CN 104979301B CN 201510146255 A CN201510146255 A CN 201510146255A CN 104979301 B CN104979301 B CN 104979301B
Authority
CN
China
Prior art keywords
substrate
layer
encapsulation body
wafer encapsulation
body according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510146255.3A
Other languages
English (en)
Other versions
CN104979301A (zh
Inventor
刘建宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
XinTec Inc
Original Assignee
XinTec Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by XinTec Inc filed Critical XinTec Inc
Publication of CN104979301A publication Critical patent/CN104979301A/zh
Application granted granted Critical
Publication of CN104979301B publication Critical patent/CN104979301B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01K—MEASURING TEMPERATURE; MEASURING QUANTITY OF HEAT; THERMALLY-SENSITIVE ELEMENTS NOT OTHERWISE PROVIDED FOR
    • G01K1/00—Details of thermometers not specially adapted for particular types of thermometer
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01L—MEASURING FORCE, STRESS, TORQUE, WORK, MECHANICAL POWER, MECHANICAL EFFICIENCY, OR FLUID PRESSURE
    • G01L19/00—Details of, or accessories for, apparatus for measuring steady or quasi-steady pressure of a fluent medium insofar as such details or accessories are not special to particular types of pressure gauges
    • G01L19/06—Means for preventing overload or deleterious influence of the measured medium on the measuring device or vice versa
    • G01L19/0627—Protection against aggressive medium in general
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01L—MEASURING FORCE, STRESS, TORQUE, WORK, MECHANICAL POWER, MECHANICAL EFFICIENCY, OR FLUID PRESSURE
    • G01L19/00—Details of, or accessories for, apparatus for measuring steady or quasi-steady pressure of a fluent medium insofar as such details or accessories are not special to particular types of pressure gauges
    • G01L19/14—Housings
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/30—Authentication, i.e. establishing the identity or authorisation of security principals
    • G06F21/31—User authentication
    • G06F21/32—User authentication using biometric data, e.g. fingerprints, iris scans or voiceprints
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H01L21/0212—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC the material being fluoro carbon compounds, e.g.(CFx) n, (CHxFy) n or polytetrafluoroethylene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3185—Partial encapsulation or coating the coating covering also the sidewalls of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H01L2021/60007—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving a soldering or an alloying process
    • H01L2021/60022—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving a soldering or an alloying process using bump connectors, e.g. for flip chip mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02371—Disposition of the redistribution layers connecting the bonding area on a surface of the semiconductor or solid-state body with another surface of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13024—Disposition the bump connector being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Security & Cryptography (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明提供一种晶片封装体及其制造方法，该晶片封装体包括：一基底，具有一第一表面及与第一表面相对的一第二表面，其中基底内包括一感测装置及至少一导电垫，感测装置及至少一导电垫邻近于第一表面，导电垫具有一侧壁横向突出于基底的一侧壁；一封胶层，贴附于基底的第一表面上，以覆盖感测装置及导电垫；以及一重布线层，设置于基底的第二表面上，并延伸至接触导电垫的侧壁，重布线层的一端点突出于基底的第一表面，且与封胶层相对于基底的第一表面的一第三表面切齐。本发明不仅能够提升感测装置的感测灵敏度，还可避免在使用晶片封装体的感测功能的过程中感测装置受到污染或破坏，因此可提升晶片封装体的可靠度及品质。

Description

晶片封装体及其制造方法
技术领域
本发明有关于一种晶片封装技术，特别为有关于一种晶片封装体及其制造方法。
背景技术
晶片封装制程是形成电子产品过程中的重要步骤。晶片封装体除了将晶片保护于其中，使免受外界环境污染外，还提供晶片内部电子元件与外界的电性连接通路。
使用者在使用具有触控功能的电子产品的过程中，容易在电子产品上残留水气或油渍，而造成其中的晶片封装体的感测装置受到污染，且使用者在操作电子产品的过程中也容易对感测装置造成各种物理性破坏，进而降低电子产品的可靠度及使用寿命。
因此，有必要寻求一种新颖的晶片封装体及其制造方法，其能够解决或改善上述的问题。
发明内容
本发明提供一种晶片封装体，包括：一基底，具有一第一表面及与第一表面相对的一第二表面，其中基底内包括一感测装置及至少一导电垫，感测装置及至少一导电垫邻近于第一表面，且导电垫具有横向突出于基底的一侧壁的一侧壁；一封胶层，贴附于基底的第一表面上，以覆盖感测装置及导电垫；以及一重布线层，设置于基底的第二表面上，并延伸至接触导电垫暴露出的侧壁，其中重布线层的一端点突出于第一表面，且与封胶层相对于第一表面的一第三表面切齐。
本发明还提供一种晶片封装体的制造方法，包括：提供一基底，基底具有一第一表面及与第一表面相对的一第二表面，其中基底内包括一感测装置及至少一导电垫，感测装置及至少一导电垫邻近于第一表面，且导电垫具有横向突出于基底的一侧壁的一侧壁；在基底的第一表面上贴附一封胶层，以覆盖感测装置及导电垫；以及在基底的第二表面上形成一重布线层，重布线层延伸至接触导电垫暴露出的侧壁，其中重布线层的一端点突出于第一表面，且与封胶层相对于第一表面的一第三表面切齐。
本发明不仅能够提升感测装置的感测灵敏度，还可避免在使用晶片封装体的感测功能的过程中感测装置受到污染或破坏，因此可提升晶片封装体的可靠度及品质。
附图说明
图1A至1G是绘示出根据本发明一实施例的晶片封装体的制造方法的剖面示意图。
图2是绘示出根据本发明其他实施例的晶片封装体的剖面示意图。
图3A至3D是绘示出根据本发明其他实施例的晶片封装体的制造方法的剖面示意图。
其中，附图中符号的简单说明如下：
100：基底；100a：第一表面；100b：第二表面；100c、140c：侧壁；120：晶片区；140：导电垫；160：感测装置；180：封胶层；180a：第三表面；220：绝缘层；240：支撑基底；260：重布线层；260a：端点；280：钝化保护层；300：开口；320：导电结构；340：粘着层；360：暂时性基底；380：保护层。
具体实施方式
以下将详细说明本发明实施例的制作与使用方式。然应注意的是，本发明提供许多可供应用的发明概念，其可以多种特定型式实施。文中所举例讨论的特定实施例仅为制造与使用本发明的特定方式，非用以限制本发明的范围。此外，在不同实施例中可能使用重复的标号或标示。这些重复仅为了简单清楚地叙述本发明，不代表所讨论的不同实施例及/或结构之间具有任何关连性。再者，当述及一第一材料层位于一第二材料层上或之上时，包括第一材料层与第二材料层直接接触或间隔有一或更多其他材料层的情形。
本发明一实施例的晶片封装体可用以封装微机电系统晶片。然其应用不限于此，例如在本发明的晶片封装体的实施例中，其可应用于各种包含有源元件或无源元件(active or passive elements)、数字电路或模拟电路(digital or analog circuits)等集成电路的电子元件(electronic components)，例如是有关于光电元件(optoelectronic devices)、微机电系统(Micro Electro Mechanical System；MEMS)、微流体系统(micro fluidic systems)、或利用热、光线、电容及压力等物理量变化来测量的物理感测器(Physical Sensor)。特别是可选择使用晶圆级封装(wafer scale package；WSP)制程对影像感测元件、发光二极管(light-emitting diodes；LEDs)、太阳能电池(solarcells)、射频元件(RF circuits)、加速计(accelerators)、陀螺仪(gyroscopes)、微制动器(micro actuators)、表面声波元件(surface acoustic wave devices)、压力感测器(process sensors)或喷墨头(ink printer heads)等半导体晶片进行封装。
其中上述晶圆级封装制程主要是指在晶圆阶段完成封装步骤后，再予以切割成独立的封装体，然而，在一特定实施例中，例如将已分离的半导体晶片重新分布在一承载晶圆上，再进行封装制程，亦可称之为晶圆级封装制程。另外，上述晶圆级封装制程亦适用于通过堆叠(stack)方式安排具有集成电路的多片晶圆，以形成多层集成电路(multi-layerintegrated circuit devices)的晶片封装体。
请参照图1G，其绘示出根据本发明一实施例的晶片封装体的剖面示意图。在本实施例中，晶片封装体包括一基底100、一封胶层180及多个重布线层(redistributionlayer，RDL)260。基底100具有一第一表面100a、与第一表面100a相对的一第二表面100b以及侧壁100c。在一实施例中，基底100可为一硅基底或其他半导体基底。
在本实施例中，基底100内具有一感测装置160及一个或一个以上的导电垫140，其可邻近于第一表面100a。在一实施例中，感测装置160用以感测生物特征，且可包括一指纹辨识元件。在另一实施例中，感测装置160用以感测环境特征，且可包括一温度感测元件、一湿度感测元件、一压力感测元件、一电容感测元件或其他适合的感测元件。在一实施例中，感测装置160内的感测元件可通过基底100内的内连线结构(未绘示)而与导电垫140电性连接。
在本实施例中，每一导电垫140具有一侧壁140c横向突出于基底100的侧壁100c。在一实施例中，导电垫140可为单层导电层或具有多层的导电层结构。为简化图式，此处仅以单层导电层作为范例说明，且仅绘示出基底100内的两个导电垫140作为范例说明。
封胶层180贴附于基底100的第一表面100a上，以覆盖感测装置160及导电垫140。在本实施例中，封胶层180的一侧壁与导电垫140的侧壁140c切齐。在一实施例中，封胶层180的厚度可大约为3μm至30μm(例如，25μm)。在本实施例中，封胶层180可包括环氧树脂、无机材料(例如，氧化硅、氮化硅、氮氧化硅、金属氧化物或前述的组合)、有机高分子材料(例如，聚酰亚胺树脂(polyimide)、苯环丁烯(butylcyclobutene，BCB)、聚对二甲苯(parylene)、萘聚合物(polynaphthalenes)、氟碳化物(fluorocarbons)、丙烯酸酯(acrylates))或其他适合的绝缘材料。
一绝缘层220设置于基底100的第二表面100b上，且沿着基底100的侧壁100c延伸，并覆盖横向突出于基底100的导电垫140的一部分。在本实施例中，绝缘层220可包括环氧树脂、无机材料(例如，氧化硅、氮化硅、氮氧化硅、金属氧化物或前述的组合)、有机高分子材料(例如，聚酰亚胺树脂、苯环丁烯、聚对二甲苯、萘聚合物、氟碳化物、丙烯酸酯)或其他适合的绝缘材料。
重布线层260设置于基底100的第二表面100b上方的绝缘层220上，且顺应性延伸至封胶层180的侧壁，并直接接触导电垫140的侧壁140c，因此重布线层260以T型接触(T-contact)的方式电性连接至对应的导电垫140，且通过绝缘层220与基底100电性隔离。在本实施例中，重布线层260的一端点260a突出于基底100的第一表面100a，且与封胶层180相对于基底100的第一表面100a的一第三表面180a切齐。在一实施例中，重布线层260可包括铜、铝、金、铂、镍、锡、前述的组合或其他适合的导电材料。在另一实施例中，重布线层260可包括导电高分子材料或导电陶瓷材料(例如，氧化铟锡或氧化铟锌)。
在本实施例中，晶片封装体还包括一保护层380，设置于基底100的第一表面100a上，以覆盖封胶层180及重布线层260的端点260a。在一实施例中，保护层380的硬度大于封胶层180的硬度(例如，保护层380的硬度为莫氏硬度7H以上)。在另一实施例中，保护层380为具有高耐侵蚀性的材料。又另一实施例中，保护层380为可阻隔水气的材料。在一实施例中，保护层380的厚度可大约为30μm至40μm的范围。
在本实施例中，晶片封装体还包括一钝化保护(passivation)层280及多个导电结构320，设置于基底100的第二表面100b上。
钝化保护层280设置于绝缘层220及重布线层260上，且覆盖部分的保护层380。在本实施例中，钝化保护层280具有一表面与封胶层180的第三表面180a切齐。钝化保护层280内具有多个开口300，以分别暴露出位于基底100的第二表面100b上的重布线层260的一部分。在本实施例中，钝化保护层280可包括环氧树脂、绿漆(solder mask)、无机材料(例如，氧化硅、氮化硅、氮氧化硅、金属氧化物或前述的组合)、有机高分子材料(例如，聚酰亚胺树脂、苯环丁烯、聚对二甲苯、萘聚合物、氟碳化物、丙烯酸酯)、光阻材料或其他适合的绝缘材料。
导电结构320对应地设置于钝化保护层280的开口300内，以直接接触暴露出的重布线层260，而与重布线层260电性连接。在本实施例中，导电结构320可为焊球、凸块、导电柱或其他适合的导电结构，且可包括锡、铅、铜、金、镍、前述的组合或其他适合的导电材料。
图2及3D是绘示出根据本发明其他实施例的晶片封装体的剖面示意图，其中相同于前述图1G的实施例的部件使用相同的标号并省略其说明。图2中的晶片封装体的结构类似于图1G中的晶片封装体的结构，差异在于图1G中的晶片封装体以球栅阵列(ball gridarray，BGA)，亦即形成于钝化保护层280的开口300内的导电结构320，作为外部电性连接结构，而图2中的钝化保护层280的开口300露出重布线层260，因此图2中的晶片封装体以平面栅格阵列(land grid array，LGA)作为外部电性连接结构。
图3D中的晶片封装体的结构类似于图2中的晶片封装体的结构，差异在于图3D中的基底100与重布线层260之间不仅具有绝缘层220，还具有一支撑基底240及一粘着层340。支撑基底240通过粘着层340而贴附于基底100的第二表面100b上。在一实施例中，支撑基底240可包括玻璃、硅、塑胶片(plastic film)、蓝宝石(sapphire)或其他适合的支撑材料。
在本实施例中，粘着层340沿着基底100的侧壁100c延伸，并覆盖横向突出于基底100的导电垫140的一部分。在一实施例中，粘着层340可包括粘着胶、胶带、蜡或其他适合的粘着材料。
在本实施例中，绝缘层220位于支撑基底240与重布线层260之间，而并未沿着基底100的侧壁100c延伸。再者，重布线层260沿着绝缘层220、支撑基底240及粘着层340的侧壁顺应性延伸至封胶层180的侧壁，而直接接触导电垫140的侧壁140c，因此重布线层260可通过粘着层340与基底100电性隔离。
根据本发明的上述实施例，利用T型接触作为具有感测装置的基底的外部电性连接的路径，而不需使用焊线(例如，金焊线)及导线架，能够节省成本，并使得晶片封装体的尺寸能够进一步缩小。再者，晶片封装体的感测装置上方的保护层由高硬度、高耐侵蚀性且可阻隔水气的材料所构成，不仅可保护T型接触中重布线层的端点以及厚度小的封胶层，亦能够在感测装置上方提供耐磨、防刮及高可靠度的平坦表面，以避免在使用晶片封装体的感测功能的过程中感测装置受到污染或破坏，因此可提升晶片封装体的可靠度及品质。
以下配合图1A至1G说明本发明一实施例的晶片封装体的制造方法，其中图1A至1G是绘示出根据本发明一实施例的晶片封装体的制造方法的剖面示意图。
请参照图1A，提供一基底100，其具有一第一表面100a及与其相对的一第二表面100b。在一实施例中，基底100可为一硅基底或其他半导体基底。在另一实施例中，基底100为一硅晶圆，以利于进行晶圆级封装制程。在本实施例中，基底100包括多个晶片区120。为简化图式及说明，此处仅绘示出单一晶片区120中的基底100。
在本实施例中，每一晶片区120中的基底100内具有一感测装置160及一个或一个以上的导电垫140，其可邻近于第一表面100a。在一实施例中，感测装置160用以感测生物特征，且可包括一指纹辨识元件。在另一实施例中，感测装置160用以感测环境特征，且可包括一温度感测元件、一湿度感测元件、一压力感测元件、一电容感测元件或其他适合的感测元件。在一实施例中，感测装置160内的感测元件可通过基底100内的内连线结构(未绘示)而与导电垫140电性连接。在一实施例中，导电垫140可为单层导电层或具有多层的导电层结构。为简化图式，此处仅以单层导电层作为范例说明，且仅绘示出位于基底100的单一晶片区120中的两个导电垫140作为范例说明。
接着，可通过模塑成型(molding)制程或沉积制程(例如，涂布制程、物理气相沉积制程、化学气相沉积制程或其他适合的制程)，在基底100的第一表面100a上贴附一封胶层180，以覆盖感测装置160及导电垫140。在本实施例中，封胶层180具有相对于基底100的第一表面100a的一第三表面180a。在本实施例中，封胶层180可包括环氧树脂、无机材料(例如，氧化硅、氮化硅、氮氧化硅、金属氧化物或前述的组合)、有机高分子材料(例如，聚酰亚胺树脂、苯环丁烯、聚对二甲苯、萘聚合物、氟碳化物、丙烯酸酯)或其他适合的绝缘材料。
请参照图1B，利用封胶层180作为承载基板，对基底100进行薄化制程(例如，蚀刻制程、铣削(milling)制程、机械研磨(mechanical grinding)制程或化学机械研磨(chemical mechanical polishing)制程)，以减少基底100的厚度。接着，可通过微影制程及蚀刻制程(例如，干蚀刻制程、湿蚀刻制程、等离子蚀刻制程、反应性离子蚀刻制程或其他适合的制程)，自晶片区120的边缘去除基底100的一部分，使每一导电垫140的一侧壁140c横向突出于基底100的一侧壁100c。举例来说，可去除基底100对应于相邻晶片区120之间的切割道(未绘示)的部分，而暴露出部分的封胶层180及导电垫140，使得相邻晶片区120之间的基底100彼此分离。
接着，可通过沉积制程(例如，涂布制程、物理气相沉积制程、化学气相沉积制程或其他适合的制程)，在基底100的第二表面100b上顺应性形成一绝缘层220，其沿着基底100的侧壁100c延伸，并覆盖部分的封胶层180以及每一导电垫140暴露出的部分。在本实施例中，绝缘层220可包括环氧树脂、无机材料(例如，氧化硅、氮化硅、氮氧化硅、金属氧化物或前述的组合)、有机高分子材料(例如，聚酰亚胺树脂、苯环丁烯、聚对二甲苯、萘聚合物、氟碳化物、丙烯酸酯)或其他适合的绝缘材料。
请参照图1C，可通过刻痕(notching)制程、蚀刻制程或其他适合的制程，去除绝缘层220及封胶层180的一部分，并暴露出每一导电垫140的侧壁140c。举例来说，可去除绝缘层220及封胶层180对应于相邻晶片区120之间的切割道(未绘示)的部分，使得相邻晶片区120之间的绝缘层220彼此分离。
接着，可通过沉积制程(例如，涂布制程、物理气相沉积制程、化学气相沉积制程、电镀制程、无电镀制程或其他适合的制程)、微影制程及蚀刻制程，在绝缘层220上形成图案化的重布线层260。重布线层260顺应性延伸至封胶层180上，并直接接触对应的导电垫140的侧壁140c，因此重布线层260以T型接触的方式电性连接至对应的导电垫140，且通过绝缘层220与基底100电性隔离。在一实施例中，重布线层260可包括铜、铝、金、铂、镍、锡、前述的组合或其他适合的导电材料。在另一实施例中，重布线层260可包括导电高分子材料或导电陶瓷材料(例如，氧化铟锡或氧化铟锌)。
请参照图1D，可通过沉积制程(例如，涂布制程、物理气相沉积制程、化学气相沉积制程或其他适合的制程)，在绝缘层220及重布线层260上顺应性形成一钝化保护层280，以覆盖重布线层260。接着，可通过微影制程及蚀刻制程，在每一晶片区120中的钝化保护层280内形成多个开口300，以分别暴露出位于基底100的第二表面100b上的重布线层260的一部分。在本实施例中，钝化保护层280可包括环氧树脂、绿漆、无机材料(例如，氧化硅、氮化硅、氮氧化硅、金属氧化物或前述的组合)、有机高分子材料(例如，聚酰亚胺树脂、苯环丁烯、聚对二甲苯、萘聚合物、氟碳化物、丙烯酸酯)或其他适合的绝缘材料。在另一实施例中，钝化保护层280可包括光阻材料，且可通过曝光及显影制程，形成开口300。
请参照图1E，在钝化保护层280的每一开口300内形成一导电结构320，以直接接触暴露出的重布线层260，而与图案化的重布线层260电性连接。举例来说，可通过电镀制程、网版印刷制程或其他适合的制程，在钝化保护层280的开口300内形成焊料(solder)，且进行回焊(reflow)制程，以形成导电结构320，其亦可称为球栅阵列(BGA)。在本实施例中，导电结构320可为焊球、凸块、导电柱或其他适合的导电结构，且可包括锡、铅、铜、金、镍、前述的组合或其他适合的导电材料。
在其他实施例中，可采用平面栅格阵列(LGA)取代球栅阵列(BGA)，如图2所示。在图2的实施例中，钝化保护层280的开口300内未形成导电结构，而露出重布线层260。在后续制程中，将独立的晶片封装体接合至电路板上之前，可通过表面贴焊技术(surface mounttechnology，SMT)在电路板上形成焊料(例如，锡膏及助焊剂)，并进行回焊制程，以形成对应于钝化保护层280的开口300的导电结构。接着，将晶片封装体接合至电路板上，晶片封装体中的重布线层260可通过上述导电结构而电性连接至电路板。
相较于在钝化保护层280的开口300内形成导电结构320，在电路板上形成对应于钝化保护层280的开口300的导电结构可减少焊料使用量(例如，锡膏量)，进而有效降低制造成本。再者，电路板上所形成的导电结构的高度可小于导电结构320的高度，因此也能够降低晶片封装体及电路板的整体尺寸。接着，通过一粘着层340，将一暂时性基底360接合至基底100的第二表面100b上，以提供平坦的表面及保护导电结构320。在一实施例中，粘着层340可包括粘着胶、胶带、蜡或其他适合的材料。在一实施例中，暂时性基底360可包括玻璃、硅基板或其他适合的基板。
请参照图1F，利用暂时性基底360作为支撑结构，对封胶层180进行研磨制程(例如，机械研磨制程)，以减少封胶层180的厚度。举例来说，可研磨封胶层180直到暴露出重布线层260横向延伸于钝化保护层280上的部分，使得相邻晶片区120之间的封胶层180彼此分离。
在本实施例中，上述研磨制程还包括同时去除重布线层260横向延伸于钝化保护层280上的部分，以暴露出钝化保护层280，并使得重布线层260具有一端点260a突出于基底100的第一表面100a，且与研磨后的封胶层180的第三表面180a切齐。再者，研磨后的封胶层180的侧壁与导电垫140的侧壁140c切齐，且钝化保护层280具有一表面与封胶层180的第三表面180a切齐。在一实施例中，研磨后的封胶层180的厚度可大约为3μm至30μm(例如，25μm)。
接着，可通过沉积制程(例如，涂布制程、物理气相沉积制程、化学气相沉积制程或其他适合的制程)，在封胶层180的第三表面180a上形成一保护层380，以覆盖研磨后的封胶层180及重布线层260的端点260a。在一实施例中，保护层380的硬度大于封胶层180的硬度。在另一实施例中，保护层380为具有高耐侵蚀性的材料。又另一实施例中，保护层380为可阻隔水气的材料。在一实施例中，保护层380的厚度可大约为30μm至40μm的范围。
请参照图1G，在去除粘着层340及暂时性基底360之后，可沿着相邻晶片区120之间的切割道(未绘示)切割钝化保护层280及保护层380，以形成多个独立的晶片封装体。
根据本发明的上述实施例，对封胶层及重布线层进行研磨制程直到将相邻晶片区之间的封胶层彼此分离，且同时去除重布线层横向延伸于封胶层/钝化保护层上的部分，能够尽可能降低封胶层的厚度，进而提升封胶层下方的感测装置的感测灵敏度。再者，在薄化的封胶层上形成高硬度、高耐侵蚀性且可阻隔水气的保护层，能够保护在进行研磨制程之后所暴露出的重布线层的端点以及薄化的封胶层，且在晶片封装体的感测面提供耐磨、防刮及高可靠度的平坦表面，以避免在使用晶片封装体的感测功能的过程中感测装置受到污染或破坏，因此可提升晶片封装体的可靠度及品质。
另外，采用晶圆级制程来制作晶片封装体，可大量生产晶片封装体，进而降低成本并节省制程时间。再者，本发明实施例的封胶层可保护其下方的感测装置之外，还可作为上述晶圆级制程中提供支撑的承载基板。
图3A至3D是绘示出根据本发明其他实施例的晶片封装体的制造方法的剖面示意图，其中相同于前述图1A至1G的实施例的部件是使用相同的标号并省略其说明。
请参照图3A，提供如图1A所示的基底100及封胶层180。接着，可通过类似于图1B所示的形成方法，对基底100进行薄化制程，且通过微影制程及蚀刻制程自晶片区120的边缘去除基底100的一部分，使每一导电垫140的侧壁140c横向突出于基底100的侧壁100c。
接着，可通过一粘着层340，将一支撑基底240贴附于基底100的第二表面100b上。在一实施例中，支撑基底240可包括玻璃、硅、塑胶片、蓝宝石或其他适合的支撑材料。在本实施例中，粘着层340沿着基底100的侧壁100c延伸，并覆盖横向突出于基底100的导电垫140的一部分。在一实施例中，粘着层340可包括粘着胶、胶带、蜡或其他适合的粘着材料。
请参照图3B，可通过类似于图1C所示的形成方法，在支撑基底240上形成一绝缘层220。接着，可通过刻痕制程或其他适合的制程，去除绝缘层220、支撑基底240、粘着层340及封胶层180的一部分，并暴露出每一导电垫140的侧壁140c。举例来说，可去除绝缘层220、支撑基底240、粘着层340及封胶层对应于相邻晶片区120之间的切割道(未绘示)的部分，使得相邻晶片区120之间的绝缘层220、支撑基底240及粘着层340彼此分离。
接着，可通过类似于图1C所示的形成方法，在绝缘层220上形成图案化的重布线层260。重布线层260沿着绝缘层220、支撑基底240及粘着层340的侧壁顺应性延伸至封胶层180上，并直接接触导电垫140的侧壁140c，因此重布线层260以T型接触的方式电性连接至对应的导电垫140，且通过粘着层340与基底100电性隔离。
请参照图3C，可通过类似于图1D所示的形成方法，在绝缘层220及重布线层260上顺应性形成一钝化保护层280，以覆盖重布线层260，且在每一晶片区120中的钝化保护层280内形成多个开口300，以分别暴露出位于基底100的第二表面100b上的重布线层260的一部分。
请参照图3D，可通过类似于图1E至1G所示的形成方法，利用暂时性基底(未绘示)作为支撑结构，对封胶层180进行研磨制程，且同时去除重布线层260横向延伸于钝化保护层280上的部分，以暴露出钝化保护层280，并使得重布线层260具有一端点260a突出于基底100的第一表面100a且与研磨后的封胶层180的第三表面180a切齐。再者，研磨后的封胶层180的侧壁与导电垫140的侧壁140c切齐，且钝化保护层280具有一表面与封胶层180的第三表面180a切齐。在一实施例中，研磨后的封胶层180的厚度可大约为3μm至30μm(例如，25μm)。
接着，可通过沉积制程，在封胶层180的第三表面180a上形成一保护层380，以覆盖研磨后的封胶层180及重布线层260的端点260a。接着，在去除暂时性基底(未绘示)之后，可沿着相邻晶片区120之间的切割道(未绘示)切割钝化保护层280及保护层380，以形成多个独立的晶片封装体。
在本实施例中，晶片封装体以平面栅格阵列(LGA)作为外部电性连接结构，然而在其他实施例中，也可采用球栅阵列(BGA)取代平面栅格阵列(LGA)。
根据本发明的上述实施例，在基底100相对于保护层380的一侧(即，晶片封装体中相对于感测面的一侧)提供永久性的支撑基底240，能够增加晶片封装体的结构强度，以避免在使用晶片封装体的感测功能的过程中由于支撑力不足造成晶片封装体内的膜层产生形变，因此可提升晶片封装体的可靠度及品质。
以上所述仅为本发明较佳实施例，然其并非用以限定本发明的范围，任何熟悉本项技术的人员，在不脱离本发明的精神和范围内，可在此基础上做进一步的改进和变化，因此本发明的保护范围当以本申请的权利要求书所界定的范围为准。

Claims (24)

1.一种晶片封装体，其特征在于，包括：
一基底，具有一第一表面及与该第一表面相对的一第二表面，其中该基底内包括一感测装置及至少一导电垫，该感测装置及该至少一导电垫邻近于该第一表面，且该至少一导电垫具有横向突出于该基底的一侧壁的一侧壁；
一封胶层，贴附于该基底的该第一表面上，以覆盖该感测装置及该至少一导电垫；以及
一重布线层，设置于该基底的该第二表面上，并延伸至接触该至少一导电垫的该侧壁，其中该重布线层的一端点突出于该第一表面，且与该封胶层相对于该第一表面的一第三表面切齐。
2.根据权利要求1所述的晶片封装体，其特征在于，该封胶层的一侧壁与该至少一导电垫的该侧壁切齐。
3.根据权利要求1所述的晶片封装体，其特征在于，还包括一保护层，该保护层覆盖该封胶层及该重布线层的该端点。
4.根据权利要求3所述的晶片封装体，其特征在于，该保护层的硬度大于该封胶层的硬度。
5.根据权利要求1所述的晶片封装体，其特征在于，还包括一绝缘层，该绝缘层设置于该基底的该第二表面与该重布线层之间。
6.根据权利要求5所述的晶片封装体，其特征在于，该绝缘层覆盖该基底的该侧壁。
7.根据权利要求1所述的晶片封装体，其特征在于，还包括一钝化保护层，该钝化保护层设置于该重布线层上。
8.根据权利要求7所述的晶片封装体，其特征在于，该钝化保护层具有与该封胶层的该第三表面切齐的一表面。
9.根据权利要求7所述的晶片封装体，其特征在于，该钝化保护层内具有一开口，该开口暴露出该基底的该第二表面上的该重布线层的一部分。
10.根据权利要求9所述的晶片封装体，其特征在于，还包括一导电结构，该导电结构设置于暴露出的该重布线层上。
11.根据权利要求1所述的晶片封装体，其特征在于，还包括一支撑基底，该支撑基底设置于该基底的该第二表面与该重布线层之间。
12.根据权利要求11所述的晶片封装体，其特征在于，还包括一粘着层，该粘着层设置于该基底的该第二表面与该支撑基底之间，且延伸至该基底的该侧壁与该重布线层之间。
13.一种晶片封装体的制造方法，其特征在于，包括：
提供一基底，该基底具有一第一表面及与该第一表面相对的一第二表面，其中该基底内包括一感测装置及至少一导电垫，该感测装置及该至少一导电垫邻近于该第一表面，且该至少一导电垫具有横向突出于该基底的一侧壁的一侧壁；
在该基底的该第一表面上贴附一封胶层，以覆盖该感测装置及该至少一导电垫；以及
在该基底的该第二表面上形成一重布线层，该重布线层延伸至接触该至少一导电垫的该侧壁，其中该重布线层的一端点突出于该第一表面，且与该封胶层相对于该第一表面的一第三表面切齐。
14.根据权利要求13所述的晶片封装体的制造方法，其特征在于，该封胶层的一侧壁与该至少一导电垫的该侧壁切齐。
15.根据权利要求13所述的晶片封装体的制造方法，其特征在于，还包括形成一保护层，以覆盖该封胶层及该重布线层的该端点。
16.根据权利要求15所述的晶片封装体的制造方法，其特征在于，该保护层的硬度大于该封胶层的硬度。
17.根据权利要求13所述的晶片封装体的制造方法，其特征在于，还包括在该基底的该第二表面与该重布线层之间形成一绝缘层。
18.根据权利要求17所述的晶片封装体的制造方法，其特征在于，该绝缘层覆盖该基底的该侧壁。
19.根据权利要求13所述的晶片封装体的制造方法，其特征在于，还包括在该重布线层上形成一钝化保护层。
20.根据权利要求19所述的晶片封装体的制造方法，其特征在于，该钝化保护层具有与该封胶层的该第三表面切齐的一表面。
21.根据权利要求19所述的晶片封装体的制造方法，其特征在于，还包括在该钝化保护层内形成一开口，以暴露出该基底的该第二表面上的该重布线层的一部分。
22.根据权利要求21所述的晶片封装体的制造方法，其特征在于，还包括在暴露出的该重布线层上形成一导电结构。
23.根据权利要求13所述的晶片封装体的制造方法，其特征在于，还包括在该基底的该第二表面与该重布线层之间提供一支撑基底。
24.根据权利要求23所述的晶片封装体的制造方法，其特征在于，通过一粘着层将该支撑基底贴附于该基底的该第二表面上，且该粘着层延伸至该基底的该侧壁与该重布线层之间。
CN201510146255.3A 2014-04-02 2015-03-31 晶片封装体及其制造方法 Active CN104979301B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
TW103112268 2014-04-02
TW103112268 2014-04-02
TW103128390 2014-08-19
TW103128390A TWI546913B (zh) 2014-04-02 2014-08-19 晶片封裝體及其製造方法

Publications (2)

Publication Number Publication Date
CN104979301A CN104979301A (zh) 2015-10-14
CN104979301B true CN104979301B (zh) 2018-02-02

Family

ID=54210405

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510146255.3A Active CN104979301B (zh) 2014-04-02 2015-03-31 晶片封装体及其制造方法

Country Status (3)

Country Link
US (1) US9337115B2 (zh)
CN (1) CN104979301B (zh)
TW (1) TWI546913B (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI570857B (zh) * 2014-12-10 2017-02-11 矽品精密工業股份有限公司 封裝結構及其製法
TWI600125B (zh) * 2015-05-01 2017-09-21 精材科技股份有限公司 晶片封裝體及其製造方法
US9780060B2 (en) * 2015-12-03 2017-10-03 Texas Instruments Incorporated Packaged IC with solderable sidewalls
TWI640046B (zh) * 2016-07-08 2018-11-01 精材科技股份有限公司 晶片封裝體及其製作方法
JP6772843B2 (ja) * 2017-01-06 2020-10-21 三菱マテリアル株式会社 温度センサ
WO2018133057A1 (zh) * 2017-01-22 2018-07-26 深圳市汇顶科技股份有限公司 晶圆级芯片的封装方法及封装体
US10325952B2 (en) * 2017-07-07 2019-06-18 Advanced Semiconductor Engineering, Inc. Semiconductor package device and method of manufacturing the same
US10312276B2 (en) * 2017-08-02 2019-06-04 Omnivision Technologies, Inc. Image sensor package to limit package height and reduce edge flare
EP3499552A1 (en) * 2017-12-14 2019-06-19 Nexperia B.V. Semiconductor device and method of manufacture
KR102520038B1 (ko) * 2018-01-10 2023-04-12 삼성전자주식회사 가스 센서 패키지 및 이를 포함하는 센싱 장치
TWI663692B (zh) * 2018-02-27 2019-06-21 菱生精密工業股份有限公司 Pressure sensor package structure
CN117690803A (zh) * 2022-08-23 2024-03-12 矽磐微电子(重庆)有限公司 内嵌无源器件的板级芯片封装方法及封装结构

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101236938A (zh) * 2007-02-01 2008-08-06 精材科技股份有限公司 芯片封装模块的散热方法及构造
CN102270618A (zh) * 2010-06-07 2011-12-07 精材科技股份有限公司 晶片封装体
CN103178038A (zh) * 2011-12-21 2013-06-26 精材科技股份有限公司 晶片封装体及其制作方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8748926B2 (en) * 2011-12-19 2014-06-10 Xintec Inc. Chip package with multiple spacers and method for forming the same
US9177919B2 (en) * 2013-11-18 2015-11-03 Xintec Inc. Chip package and method for forming the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101236938A (zh) * 2007-02-01 2008-08-06 精材科技股份有限公司 芯片封装模块的散热方法及构造
CN102270618A (zh) * 2010-06-07 2011-12-07 精材科技股份有限公司 晶片封装体
CN103178038A (zh) * 2011-12-21 2013-06-26 精材科技股份有限公司 晶片封装体及其制作方法

Also Published As

Publication number Publication date
TW201539677A (zh) 2015-10-16
TWI546913B (zh) 2016-08-21
CN104979301A (zh) 2015-10-14
US20150287659A1 (en) 2015-10-08
US9337115B2 (en) 2016-05-10

Similar Documents

Publication Publication Date Title
CN104979301B (zh) 晶片封装体及其制造方法
US10157811B2 (en) Chip package and method for forming the same
CN104733422B (zh) 晶片封装体及其制造方法
US9893213B2 (en) Method of forming a wire bond sensor package
CN104681516B (zh) 晶片封装体及其制造方法
CN105226035B (zh) 晶片封装体
CN104347576B (zh) 晶片封装体及其制造方法
CN103681537B (zh) 晶片封装体及其形成方法
CN110491859A (zh) 晶片封装体及其制造方法
CN102034778B (zh) 芯片封装体及其制造方法
CN103426838B (zh) 晶片封装体及其形成方法
CN106356339A (zh) 晶片封装体及其制造方法
US9691708B1 (en) Semiconductor package and manufacturing method thereof
CN106531641B (zh) 晶片封装体及其制造方法
TWI529892B (zh) 晶片封裝體及其製造方法
CN105720040B (zh) 晶片封装体及其制造方法
CN105047619B (zh) 晶片堆叠封装体及其制造方法
CN107221540A (zh) 晶片封装体及其制造方法
CN105097792A (zh) 晶片封装体及其制造方法
CN104979426A (zh) 晶片封装体的制造方法
TW201729365A (zh) 晶片封裝體及其製造方法
TWI595618B (zh) 感測模組及其製造方法
CN105489659B (zh) 晶片封装体及其制造方法
CN106257653A (zh) 晶片封装体及其制造方法
CN105097790B (zh) 晶片封装体及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant