TWI549202B - 晶片封裝體及其製造方法 - Google Patents

Description

晶片封裝體及其製造方法

本發明係有關於一種晶片封裝體及其製造方法，特別為有關於以晶圓級封裝製程所形成之晶片封裝體。

晶片封裝製程是形成電子產品過程中之重要步驟。晶片封裝體除了將晶片保護於其中，使免受外界環境污染外，還提供晶片內部電子元件與外界之電性連接通路。

由於感測裝置具有光敏感區，需要避免受到光線照射，因此具有感測裝置的晶片封裝體需要使用不透光且能夠形成開口於其中的蓋板，以使感測元件能夠透過蓋板的開口執行感測的功能。

具有感測裝置的晶片封裝體的製作過程通常包括在具有感測裝置的晶片上形成模塑成型材料(molding compound)，以作為晶片封裝體的不透光蓋板，且暴露出感測裝置。

然而，上述製程係於單一晶片上製作蓋板，難以大量生產晶片封裝體，使得製程成本高且不利於縮減製程時間。

因此，有必要尋求一種新穎的晶片封裝體及其製造方法，其能夠解決或改善上述的問題。

本發明實施例係提供一種晶片封裝體的製造方法，包括提供一基底，其具有一第一表面及與其相對的一第二表面，且第一表面上具有一感測裝置。將一半導體基底接合至基底，使半導體基底的一第三表面面向基底的第一表面，其中半導體基底包括一第一開口，自第三表面朝與其相對的一第四表面延伸。一保護材料層填入第一開口。在半導體基底內形成自第四表面朝第一開口延伸的一第二開口，以暴露出保護材料層。

本發明實施例係提供一種晶片封裝體，包括一基底，具有一第一表面及與其相對的一第二表面，且第一表面上具有一感測裝置。一半導體基底接合至基底，且具有一第三表面及與其相對的一第四表面，其中第三表面面向基底的第一表面。半導體基底包括一第一開口，自第三表面朝與其相對的一第四表面延伸。一第二開口鄰接於第一開口且延伸至第四表面，其中第一開口的直徑不同於第二開口的直徑。

100‧‧‧半導體基底

100a‧‧‧第三表面

100b‧‧‧第四表面

120‧‧‧區域

150、300、380、450、500‧‧‧開口

180‧‧‧保護材料層

200‧‧‧基底

200a‧‧‧第一表面

200b‧‧‧第二表面

220‧‧‧晶片區

240‧‧‧導電墊

260‧‧‧感測裝置

280、290‧‧‧間隔層

320、520、540‧‧‧絕緣層

340‧‧‧重佈線層

360‧‧‧鈍化保護層

400‧‧‧導電結構

420‧‧‧固定層

440‧‧‧罩幕圖案層

SC‧‧‧切割道

第1A至1J圖係繪示出根據本發明一實施例之晶片封裝體的製造方法的剖面示意圖。

第2至6圖係繪示出根據本發明不同實施例之晶片封裝體的剖面示意圖。

以下將詳細說明本發明實施例之製作與使用方 式。然應注意的是，本發明提供許多可供應用的發明概念，其可以多種特定型式實施。文中所舉例討論之特定實施例僅為製造與使用本發明之特定方式，非用以限制本發明之範圍。此外，在不同實施例中可能使用重複的標號或標示。這些重複僅為了簡單清楚地敘述本發明，不代表所討論之不同實施例及/或結構之間具有任何關連性。再者，當述及一第一材料層位於一第二材料層上或之上時，包括第一材料層與第二材料層直接接觸或間隔有一或更多其他材料層之情形。

本發明一實施例之晶片封裝體可用以封裝微機電 系統晶片。然其應用不限於此，例如在本發明之晶片封裝體的實施例中，其可應用於各種包含主動元件或被動元件(active or passive elements)、數位電路或類比電路(digital or analog circuits)等積體電路的電子元件(electronic components)，例如是有關於光電元件(opto electronic devices)、微機電系統(Micro Electro Mechanical System；MEMS)、微流體系統(micro fluidic systems)、或利用熱、光線及壓力等物理量變化來測量的物理感測器(Physical Sensor)。特別是可選擇使用晶圓級封裝(wafer scale package；WSP)製程對影像感測元件、發光二極體(light-emitting diodes；LEDs)、太陽能電池(solar cells)、射頻元件(RF circuits)、加速計(accelerators)、陀螺儀(gyroscopes)、微制動器(micro actuators)、表面聲波元件(surface acoustic wave devices)、壓力感測器(process sensors)或噴墨頭(ink printer heads)等半導體晶片進行封裝。

其中上述晶圓級封裝製程主要係指在晶圓階段完 成封裝步驟後，再予以切割成獨立的封裝體，然而，在一特定實施例中，例如將已分離之半導體晶片重新分布在一承載晶圓上，再進行封裝製程，亦可稱之為晶圓級封裝製程。另外，上述晶圓級封裝製程亦適用於藉堆疊(stack)方式安排具有積體電路之多片晶圓，以形成多層積體電路(multi-layer integrated circuit devices)之晶片封裝體。

以下配合第1A至1J圖說明本發明一實施例之晶片 封裝體的製造方法，其中第1A至1J圖係繪示出根據本發明一實施例之晶片封裝體的製造方法的剖面示意圖。

請參照第1A圖，提供一基底200，其具有一第一表 面200a及與其相對的一第二表面200b，且包括複數晶片區220。在一實施例中，基底200可為一矽基底或其他半導體基底。在另一實施例中，基底200為一矽晶圓，以利於進行晶圓級封裝製程。

在本實施例中，基底200的每一晶片區220中具有 複數導電墊240，其可鄰近於第一表面200a。在一實施例中，導電墊240可為單層導電層或具有多層之導電層結構。

在本實施例中，基底200的第一表面200a上具有一 感測裝置260。在一實施例中，感測裝置260可透過內連線結構(未繪示)而與導電墊240電性連接。在一實施例中，感測裝置260具有光敏感區(未繪示)，且需要避免光敏感區受到光線照射，以確保感測裝置260能夠順利運作。

請參照第1B圖，提供一半導體基底100，其具有一 第三表面100a及與其相對的一第四表面100b，且包括複數區域 120，對應於基底200的晶片區220。在一實施例中，半導體基底100可為一矽蓋板或其他適合的不透光蓋板，其內不具有任何主動或被動元件。

接著，可透過微影製程及蝕刻製程(例如，乾蝕刻 製程、濕蝕刻製程、電漿蝕刻製程、反應性離子蝕刻製程或其他適合的製程)，在每一區域120內的半導體基底100內形成一開口150，自第三表面100a朝第四表面100b延伸。

請參照第1C圖，可透過沉積製程(例如，塗佈製 程、物理氣相沈積製程、化學氣相沈積製程或其他適合的製程)，在開口150內填入一保護材料層180。在一實施例中，保護材料層180未覆蓋開口150的底部而未填滿開口150，並於開口150的底部與保護材料層180之間形成一空隙。在另一實施例中，保護材料層180可部分覆蓋開口150的底部而未填滿開口150，並於保護材料層180上方形成一凹口。又另一實施例中，保護材料層180可完全填滿開口150。在一實施例中，保護材料層180可包括光阻(例如，環氧樹脂、聚醯亞胺樹脂或其他適合的光阻材料)或其他適合的保護材料。

請參照第1D圖，可透過沉積製程(例如，塗佈製 程、物理氣相沈積製程、化學氣相沈積製程或其他適合的製程)，在基底200的第一表面200a上形成一間隔層(或稱作圍堰(dam))280。間隔層280覆蓋導電墊240，而暴露出感測裝置260。在另一實施例中，間隔層280可進一步覆蓋感測裝置260之光敏感區，以避免光敏感區受到光線照射。

在一實施例中，間隔層280可包括環氧樹脂、無機 材料(例如，氧化矽、氮化矽、氮氧化矽、金屬氧化物或前述之組合)、有機高分子材料(例如，聚醯亞胺樹脂(polyimide)、苯環丁烯(butylcyclobutene，BCB)、聚對二甲苯(parylene)、萘聚合物(polynaphthalenes)、氟碳化物(fluorocarbons)、丙烯酸酯(acrylates))或其他適合的絕緣材料。在另一實施例中，間隔層280可包括光阻材料，且可透過曝光及顯影製程而圖案化，以暴露出感測裝置260。在一實施例中，間隔層280大致上不吸收水氣。在本實施例中，間隔層280可具有黏性，因此間隔層280可不與任何的黏著膠接觸，以確保間隔層280之位置不因黏著膠而移動。同時，由於不需使用黏著膠，可避免黏著膠溢流而污染感測裝置260。

接著，可透過間隔層280，將半導體基底100接合 至基底200，使得半導體基底100的第三表面100a面向基底200的第一表面200a上，且半導體基底100的區域120對準於基底200的晶片區220。

在另一實施例中，間隔層280可形成於半導體基底 100的第三表面100a上，且透過第三表面100a上的間隔層280將半導體基底100接合至基底200。又另一實施例中，可在基底200的第一表面200a上形成間隔層280，且在半導體基底100的第三表面100a上形成另一間隔層290，並透過間隔層280及290，將半導體基底100接合至基底200，如第6圖所示。在此實施例中，間隔層290可包括環氧樹脂、無機材料(例如，氧化矽、氮化矽、氮氧化矽、金屬氧化物或前述之組合)、有機高分子材料(例如，聚醯亞胺樹脂、苯環丁烯、聚對二甲苯、萘聚合物、氟碳化物、 丙烯酸酯)、光阻材料或其他適合的絕緣材料。

在一實施例中，在半導體基底100接合至基底200 之後，開口150未對準於感測裝置260，且感測裝置260包括一壓力感測元件。在另一實施例中，在半導體基底100接合至基底200之後，開口150可對準於感測裝置260，如第5圖所示，且感測裝置260包括一溫度感測元件、一溼度感測元件、前述之組合或其他適合的感測元件。

請參照第1E圖，以半導體基底100作為承載基板， 透過微影製程及蝕刻製程(例如，乾蝕刻製程、濕蝕刻製程、電漿蝕刻製程、反應性離子蝕刻製程或其他適合的製程)，在基底200內形成複數開口300。開口300從基底200的第二表面200b朝第一表面200a延伸，且分別暴露出鄰近於第一表面200a的每一導電墊240。

接著，可透過沉積製程(例如，塗佈製程、物理氣 相沈積製程、化學氣相沈積製程或其他適合的製程)，在基底200的第二表面200b上形成一絕緣層320，其延伸至基底200的開口300內。在本實施例中，絕緣層320可包括環氧樹脂、無機材料(例如，氧化矽、氮化矽、氮氧化矽、金屬氧化物或前述之組合)、有機高分子材料(例如，聚醯亞胺樹脂、苯環丁烯、聚對二甲苯、萘聚合物、氟碳化物、丙烯酸酯)或其他適合的絕緣材料。

請參照第1F圖，可透過微影製程及蝕刻製程，去 除開口300的底部上的絕緣層320，以暴露出導電墊240的表面。接著，可透過沉積製程(例如，塗佈製程、物理氣相沉積 製程、化學氣相沉積製程、電鍍製程、無電鍍製程或其他適合的製程)、微影製程及蝕刻製程，在絕緣層320上形成圖案化的重佈線層(redistribution layer，RDL)340。在本實施例中，重佈線層340可包括銅、鋁、金、鉑、鎳、錫、前述之組合或其他適合的導電材料。

重佈線層340延伸至基底200的開口300的底部，且 與暴露出的導電墊240直接接觸，以電性連接至導電墊240，並透過絕緣層320與基底200電性隔離。因此，開口300內的重佈線層340也稱為矽通孔電極(through silicon via，TSV)。在另一實施例中，基底200的開口300可暴露出導電墊240的側壁，且重佈線層340透過絕緣層320與基底200電性隔離，並與暴露出的導電墊240的側壁直接接觸，而以T型接觸(T-contact)的方式電性連接至導電墊240。在又另一實施例中，基底200的開口300可穿過導電墊240或更進一步延伸至間隔層280內，使得重佈線層340可與導電墊240的內部直接接觸，而以環型接觸(ring-contact)的方式電性連接至導電墊240。

接著，可透過沉積製程，在重佈線層340上形成一 鈍化保護(passivation)層360，且填入基底200的開口300內，以覆蓋重佈線層340。接著，可透過微影製程及蝕刻製程，在鈍化保護層360內形成複數開口380，以暴露出位於第二表面200b上的重佈線層340的一部分。在本實施例中，鈍化保護層360可包括環氧樹脂、綠漆(solder mask)、無機材料(例如，氧化矽、氮化矽、氮氧化矽、金屬氧化物或前述之組合)、有機高分子材料(例如，聚醯亞胺樹脂、苯環丁烯、聚對二甲苯、萘聚合 物、氟碳化物、丙烯酸酯)或其他適合的絕緣材料。在另一實施例中，鈍化保護層360可包括光阻材料，且可透過曝光及顯影製程，形成開口380。

請參照第1G圖，在鈍化保護層360的開口380內形 成導電結構(例如，焊球、凸塊或導電柱)400，以直接接觸暴露出的重佈線層340，而與圖案化的重佈線層340電性連接。舉例來說，可透過電鍍製程、網版印刷製程或其他適合的製程，在鈍化保護層360的開口380內形成焊料(solder)，且進行迴焊(reflow)製程，以形成導電結構400。在本實施例中，導電結構400可包括錫、鉛、銅、金、鎳、前述之組合或其他適合的導電材料。

接著，在鈍化保護層360及導電結構400上形成一 固定層420(例如，膠帶)，以提供平坦的表面及保護導電結構400。

請參照第1H圖，可透過沉積製程(例如，塗佈製 程、物理氣相沈積製程、化學氣相沈積製程或其他適合的製程)、微影製程及/或蝕刻製程，在半導體基底100的第四表面100b上形成一罩幕圖案層440。在一實施例中，罩幕圖案層440可包括光阻(例如，環氧樹脂、聚醯亞胺樹脂或其他適合的光阻材料)、乾膜或其他適合的罩幕材料。在一實施例中，罩幕圖案層440的材料可相同於保護材料層180的材料。在另一實施例中，罩幕圖案層440的材料可不同於保護材料層180的材料。 在本實施例中，罩幕圖案層440的厚度可相同或不同於保護材料層180的厚度。

接著，以罩幕圖案層440作為蝕刻罩幕層且以開口 150內的保護材料層180作為蝕刻終止層，對半導體基底100的第四表面100b進行蝕刻製程(例如，乾蝕刻製程、濕蝕刻製程、電漿蝕刻製程、反應性離子蝕刻製程或其他適合的製程)，在半導體基底100內形成自第四表面100b朝開口150延伸的一開口450，以暴露出開口150內的保護材料層180。開口150及450構成穿過半導體基底100的開口500。在本實施例中，開口450對準於開口150，且開口150的直徑等於開口450的直徑。在本實施例中，開口150及450可包括各種形狀，例如圓形、矩形、橢圓形、扇形或多邊形，且開口150及450可具有相同或不同的形狀。

在本實施例中，在形成罩幕圖案層440之前，亦可 利用固定層420作為支撐，先對半導體基底100進行薄化製程(例如，機械研磨製程、化學機械研磨製程、蝕刻製程、前述之組合或其他適合的製程)。例如，從半導體基底100的第四表面100b去除一部份的半導體基底100，以減少半導體基底100的厚度。因此，在進行後續蝕刻製程以暴露出保護材料層180時，可減少蝕刻製程所需的時間及蝕刻劑的使用量，進而避免對基底200及感測裝置260造成負面影響。

在上述實施例中，由於保護材料層180形成於開口 150內，因此可保護開口150下側的基底200及感測裝置260，以避免蝕刻製程或薄化製程破壞基底200及感測裝置260，進而改善晶片封裝體的可靠度。

請參照第1I圖，可透過蝕刻製程(例如，剝離(strip) 製程或其他適合的製程)，去除半導體基底100的第四表面100b上的罩幕圖案層440，而未去除暴露出的保護材料層180，以透過保護材料層180保護開口150下側的基底200及感測裝置260，避免受到蝕刻製程的破壞。

舉例來說，可適當選擇保護材料層180及罩幕圖案 層440的材料，使得罩幕圖案層440的材料之蝕刻速率高於保護材料層180的材料之蝕刻速率，因此在進行蝕刻製程以去除罩幕圖案層440時，開口500內的保護材料層180不會被完全去除而可保護基底200及感測裝置260。另外，當保護材料層180的材料相同於罩幕圖案層440的材料時，保護材料層180的厚度可大於罩幕圖案層440的厚度，以在去除罩幕圖案層440之後，仍可保留一部分的保護材料層180，進而保護基底200及感測裝置260。

接著，請參照第1J圖，可透過蝕刻製程(例如，電 漿剝離製程或其他適合的製程)，去除開口500內的保護材料層180，以暴露出基底200或感測裝置260。在一實施例中，可透過在去除罩幕圖案層440時同時去除部份的保護材料層180，以減少上述蝕刻製程所需的時間及蝕刻劑的使用量，進而減少對基底200及感測裝置260的破壞。

接著，沿著相鄰晶片區200之間的切割道SC切割半 導體基底100及基底200，並去除固定層420，以形成複數獨立的晶片封裝體(未繪示)。

根據本發明的上述實施例，藉由在半導體基底100 的開口150內形成保護材料層180，可為基底200及感測裝置260 提供保護，避免後續的蝕刻製程、薄化製程或剝離製程對基底200及感測裝置260造成負面影響，進而提升晶片封裝體的可靠度。

請參照第2至6圖，其繪示出根據本發明不同實施 例之晶片封裝體的剖面示意圖，其中相同於第1J圖中的部件係使用相同的標號並省略其說明。第2及3圖中的晶片封裝體之結構類似於第1J圖中的晶片封裝體之結構，且第2圖與第1J圖的晶片封裝體之間的差異在於第2圖中的開口150的直徑小於開口450的直徑，而第3圖與第1J圖的晶片封裝體之間的差異在於第3圖中的開口150的直徑大於開口450的直徑。

第4圖中的晶片封裝體之結構類似於第3圖中的晶 片封裝體之結構，差異在於第4圖中的開口450未對準於開口150。另外，雖然第4圖所繪示出的開口150的直徑大於開口450的直徑，然而在其他實施例中，開口150的直徑亦可小於或等於開口450的直徑，使得開口450的側壁未與開口150的側壁共平面。

第5圖中的晶片封裝體之結構類似於第4圖中的晶 片封裝體之結構，差異在於第5圖中的開口500對準於感測裝置260，且感測裝置260包括一溫度感測元件、一溼度感測元件、前述之組合或其他適合的感測元件。在第5圖的實施例中，開口150及450的尺寸小於感測裝置260的尺寸，因此半導體基底100可覆蓋感測裝置260之光敏感區，以避免光敏感區受到光線照射。另外，在其他實施例中，開口150或450的尺寸亦可等於或大於感測裝置260的尺寸。

第6圖中的晶片封裝體之結構類似於第4圖中的晶 片封裝體之結構，差異在於半導體基底100更包括一絕緣層520、一絕緣層540以及一間隔層290。絕緣層520位於第四表面100b，且開口450穿過絕緣層520。絕緣層540位於第三表面100a，且開口150穿過絕緣層540。在另一實施例中，半導體基底100可僅包括位於第三表面100a的絕緣層540，而不包括絕緣層520。絕緣層520及540可包括氧化物或其他適合的絕緣材料。間隔層290位於間隔層280與絕緣層540之間。間隔層290可包括環氧樹脂、無機材料(例如，氧化矽、氮化矽、氮氧化矽、金屬氧化物或前述之組合)、有機高分子材料(例如，聚醯亞胺樹脂、苯環丁烯、聚對二甲苯、萘聚合物、氟碳化物、丙烯酸酯)、光阻材料或其他適合的絕緣材料。另外，上述第6圖中的晶片封裝體的實施例之絕緣層520、絕緣層540及間隔層290也可應用於第1J及2至5圖的各種實施例之晶片封裝體。

根據本發明的上述實施例，相較於使用模塑成型 材料作為晶片封裝體的蓋板，由於使用不透光且易於形成開口的半導體基底(例如，矽晶圓)作為蓋板，因此能夠採用晶圓級製程來製作晶片封裝體，可大量生產晶片封裝體，進而降低成本並節省製程時間。再者，由於使用矽通孔電極、環型接觸或T型接觸作為具有感測元件之基底的外部電性連接的路徑，而不需使用焊線及導線架，能夠節省成本，並使得晶片封裝體的尺寸能夠進一步縮小。

雖然本發明已以較佳實施例揭露如上，然其並非 用以限定本發明，任何所屬技術領域中具有通常知識者，在不 脫離本發明之精神和範圍內，當可更動與組合上述各種實施例。

100‧‧‧半導體基底

100a‧‧‧第三表面

100b‧‧‧第四表面

120‧‧‧區域

150、450、500‧‧‧開口

180‧‧‧保護材料層

200‧‧‧基底

200a‧‧‧第一表面

200b‧‧‧第二表面

220‧‧‧晶片區

240‧‧‧導電墊

260‧‧‧感測裝置

280‧‧‧間隔層

320‧‧‧絕緣層

340‧‧‧重佈線層

360‧‧‧鈍化保護層

400‧‧‧導電結構

420‧‧‧固定層

440‧‧‧罩幕圖案層

Claims (20)

1. 一種晶片封裝體的製造方法，包括：提供一基底，其具有一第一表面及與其相對的一第二表面，且該第一表面上具有一感測裝置；將一半導體基底接合至該基底，使該半導體基底的一第三表面面向該基底的該第一表面，其中該半導體基底包括：一第一開口，自該第三表面朝與其相對的一第四表面延伸；以及一保護材料層，填入該第一開口；以及在該半導體基底內形成自該第四表面朝該第一開口延伸的一第二開口，以暴露出該保護材料層。
2. 如申請專利範圍第1項所述之晶片封裝體的製造方法，更包括透過電漿製程，去除暴露出的該保護材料層。
3. 如申請專利範圍第1項所述之晶片封裝體的製造方法，其中在該半導體基底接合至該基底之後，該第一開口未對準於該感測裝置。
4. 如申請專利範圍第3項所述之晶片封裝體的製造方法，其中該感測裝置包括一壓力感測元件。
5. 如申請專利範圍第1項所述之晶片封裝體的製造方法，其中在該半導體基底接合至該基底之後，該第一開口對準於該感測裝置。
6. 如申請專利範圍第5項所述之晶片封裝體的製造方法，其中該感測裝置包括一溫度感測元件、一溼度感測元件或前述之組合。
7. 如申請專利範圍第1項所述之晶片封裝體的製造方法，其中在形成該第二開口之前，該保護材料層未填滿該第一開口。
8. 如申請專利範圍第1項所述之晶片封裝體的製造方法，其中該第一開口的直徑相同或不同於該第二開口的直徑。
9. 如申請專利範圍第1項所述之晶片封裝體的製造方法，其中形成該第二開口的步驟包括：在該第四表面上形成一罩幕圖案層；以該罩幕圖案層作為蝕刻罩幕層，對該半導體基底進行蝕刻製程，進而形成該第二開口；以及在形成該第二開口之後，去除該罩幕圖案層。
10. 如申請專利範圍第1項所述之晶片封裝體的製造方法，其中該半導體基底更包括一絕緣層位於該第三表面，且該第一開口穿過該絕緣層。
11. 如申請專利範圍第1項所述之晶片封裝體的製造方法，更包括在該基底的該第一表面或該半導體基底的該第三表面上形成一間隔層，且透過該間隔層將該半導體基底接合至該基底。
12. 如申請專利範圍第1項所述之晶片封裝體的製造方法，更包括：在該基底內形成複數第三開口，以分別暴露出鄰近於該第一表面的複數導電墊；在該第二表面上形成一絕緣層，其延伸至該等第三開口內，並暴露出該等導電墊；在該絕緣層上形成一重佈線層，且接觸暴露出的該等導電 墊；在該重佈線層上形成一鈍化保護層，其暴露出一部分的該重佈線層；以及在暴露出的該重佈線層上形成一導電結構。
13. 一種晶片封裝體，包括：一基底，具有一第一表面及與其相對的一第二表面，且該第一表面上具有一感測裝置；以及一半導體基底，接合至該基底，且具有一第三表面及與其相對的一第四表面，其中該第三表面面向該基底的該第一表面，且其中該半導體基底包括：一第一開口，自該第三表面朝與其相對的一第四表面延伸；以及一第二開口，鄰接於該第一開口且延伸至該第四表面，其中該第一開口的直徑不同於該第二開口的直徑。
14. 如申請專利範圍第13項所述之晶片封裝體，其中該第一開口未對準於該感測裝置。
15. 如申請專利範圍第14項所述之晶片封裝體，其中該感測裝置包括一壓力感測元件。
16. 如申請專利範圍第13項所述之晶片封裝體，其中該第一開口對準於該感測裝置。
17. 如申請專利範圍第16項所述之晶片封裝體，其中該感測裝置包括一溫度感測元件、一溼度感測元件或前述之組合。
18. 如申請專利範圍第13項所述之晶片封裝體，其中該半導體基底更包括一絕緣層位於該第三表面，且該第一開口穿過 該絕緣層。
19. 如申請專利範圍第13項所述之晶片封裝體，更包括一間隔層，設置於該半導體基底與該基底之間。
20. 如申請專利範圍第13項所述之晶片封裝體，更包括：複數第三開口，位於該基底內，且分別暴露出鄰近於該第一表面的複數導電墊；一絕緣層，設置於該基底的該第二表面上，且延伸至該等第三開口內，並暴露出該等導電墊；一重佈線層，設置於該絕緣層上，且接觸暴露出的該等導電墊；一鈍化保護層，設置於該重佈線層上，且暴露出一部分的該重佈線層；以及一導電結構，設置於暴露出的該重佈線層上。