TW201327732A - 晶片封裝體及其製作方法 - Google Patents

晶片封裝體及其製作方法 Download PDF

Info

Publication number
TW201327732A
TW201327732A TW101148926A TW101148926A TW201327732A TW 201327732 A TW201327732 A TW 201327732A TW 101148926 A TW101148926 A TW 101148926A TW 101148926 A TW101148926 A TW 101148926A TW 201327732 A TW201327732 A TW 201327732A
Authority
TW
Taiwan
Prior art keywords
substrate
chip package
support block
layer
bonding
Prior art date
Application number
TW101148926A
Other languages
English (en)
Other versions
TWI508235B (zh
Inventor
Chia-Sheng Lin
Yu-Ting Huang
Original Assignee
Xintec Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xintec Inc filed Critical Xintec Inc
Publication of TW201327732A publication Critical patent/TW201327732A/zh
Application granted granted Critical
Publication of TWI508235B publication Critical patent/TWI508235B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

本發明一實施例提供一種晶片封裝體，包含：一半導體晶片，具有一基底；一支撐塊，與該基底間隔一既定距離；一接合墊，具有一表面，其橫跨於該基底與該支撐塊上；以及一銲線，電性連接該接合墊。

Description

晶片封裝體及其製作方法
本發明係有關於一種電子元件封裝體(electronics package)，特別是有關於一種利用晶圓級封裝(wafer scale package；WSP)製程製作之電子元件封裝體及其製作方法。
光感測積體電路在擷取影像的光感測元件中係扮演著重要的角色，這些積體電路元件均已廣泛地應用於例如是數位相機(digital camera；DC)、數位攝錄像機(digital recorder)和手機(cell phone)等的消費電子元件和攜帶型電子元件中。
第1圖顯示一種習知之影像感測元件(image sensor)封裝體1的剖面圖。在第1圖中，一基底2，其上方形成有感光元件4及接合墊6，以及一蓋板8設置於上述基底2的上方。又如第1圖所示，一承載板9貼合至基底2，以及一銲球12設置於此承載板9的背面上，且藉由一導電層10電性連接接合墊6。上述感光元件4可藉由其正面感應穿過蓋板8的光，以產生一訊號，且藉由導電層10將此訊號傳遞至銲球12及一外部電路。
本發明一實施例提供一種晶片封裝體，包含：一半導體晶片，具有一基底；一支撐塊，與該基底間隔一既定距離；一接合墊，具有一表面，其橫跨於該基底與該支撐塊 上；以及一銲線，電性連接該接合墊。
本發明一實施例提供一種晶片封裝體的製作方法，包括：提供一晶圓，具有包含多個晶粒區之一基底，以承載或形成多顆半導體晶片，且多個接合墊形成於該基底上；對該基底實施一晶圓級封裝製程，其包含：圖案化該基底以於每個晶粒區隔離出一支撐塊，以使該支撐塊與該基底間隔一既定距離，且暴露該接合墊；以及形成複數個銲線以分別電性連接至該些接合墊。
以下將詳細說明本發明實施例之製作與使用方式。然應注意的是，本發明提供許多可供應用的發明概念，其可以多種特定形式實施。文中所舉例討論之特定實施例僅為製造與使用本發明之特定方式，非用以限制本發明之範圍。此外，在不同實施例中可能使用重複的標號或標示。這些重複僅為了簡單清楚地敘述本發明，不代表所討論之不同實施例及/或結構之間必然具有任何關連性。再者，當述及一第一材料層位於一第二材料層上或之上時，包括第一材料層與第二材料層直接接觸或間隔有一或更多其他材料層之情形。
本發明係以一製作影像感測元件封裝體(image sensor package)，例如是背後感光式(back side illumination；BSI)之感測元件的實施例作為說明。然而，可以了解的是，在本發明之封裝體實施例中，其可應用於各種包含主動元件或被動元件(active or passive elements)、數位電路或類比電 路(digital or analog circuits)等積體電路的電子元件(electronic components)，例如是有關於光電元件(opto electronic devices)、微機電系統(Micro Electro Mechanical System；MEMS)、微流體系統(micro fluidic systems)、或利用熱、光線及壓力等物理量變化來測量的物理感測器(Physical Sensor)。特別是可選擇使用晶圓級封裝(wafer scale package；WSP)製程對影像感測元件、發光二極體(light-emitting diodes；LEDs)、太陽能電池(solar cells)、射頻元件(RF circuits)、加速計(accelerators)、陀螺儀(gyroscopes)、微制動器(micro actuators)、表面聲波元件(surface acoustic wave devices)、壓力感測器(process sensors)或噴墨頭(ink printer heads)等半導體晶片進行封裝。
其中上述晶圓級封裝製程主要係指在晶圓階段完成封裝步驟後，再予以切割成獨立的封裝體，然而，在一特定實施例中，例如將已分離之半導體晶片重新分布在一承載晶圓上，再進行封裝製程，亦可稱之為晶圓級封裝製程。另外，上述晶圓級封裝製程亦適用於藉堆疊(stack)方式安排具有積體電路之多片晶圓，以形成多層積體電路(multi-layer integrated circuit devices)之電子元件封裝體。
第2-11圖顯示根據本發明一實施例之製作影像感測元件封裝體的示意圖。第12圖顯示根據本發明實施例製作影像感測元件封裝體的流程圖。
如第2圖所示，提供一晶圓(wafer)或稱晶圓基板(wafer substrate)，其包含一上方形成有感光元件(photosensitive devices)102之第一基底100，且在此第一基底100上方形 成有多個接合墊(bonding pads)104。其中上述感光元件102電性連接上述接合墊104，藉此傳遞訊號至一終端接觸墊(terminal contacts)(未顯示)。接著，形成一保護層(passivation layer)110於上述第一基底100上，且覆蓋接合墊104及感光元件102。
在第2圖中，上述第一基底100可劃分為多個感光元件區(photosensitive regions)106及非感光元件區(non-photo-sensitive regions)108。上述感光元件區106係指形成有上述感光元件102的區域，而非感光元件區108係指未形成感光元件102的區域(或兩感光元件區間的位置)，且此非感光元件區108也可稱為預定切割道(predetermined scribe line)，用以定義後續欲切割出個別獨立之晶粒的位置。此外，上述非感光元件區108係圍繞感光元件區106。另外，上述感光元件區106也可稱作晶粒區。
在一實施例中，上述第一基底100可以是矽或其它適合的半導體基材。上述感光元件102可以是互補式金氧半導體元件(CMOS)或電荷耦合元件(charge-couple device；CCD)，用以感測或擷取影像或圖像。此外，上述接合墊104也可以稱為延伸接合墊(extension pad)或導電墊(conductive pad)，且較佳可以銅(copper；Cu)、鋁(aluminum；Al)或其它合適的金屬材料。
如第3圖所示，提供一例如是矽或其它適合之半導體基材的第二基底112，接著，將上述第一基底100翻轉，且接合至第二基底112的表面上，使得感光元件102可介 於第一、第二基底100及112之間。之後，藉由例如是蝕刻(etching)、銑削(milling)、磨削(grinding)或研磨(polishing)的方式，從第一基底100的背面，薄化第一基底100至一適當的厚度，使得上述感光元件102可感應經由第一基底100背面入射的光。也就是說，上述第一基底100係被薄化至一可允許足夠的光通過的厚度，使得發光元件102可感應此入射的光，進而產生訊號。據此，上述研磨後之第一基底100的厚度只要能允許足夠的光通過，且使得感光元件102產生訊號即可，在此並不加以限定。
上述第一基底100的正面，係指形成接合墊104或感光元件102的表面，可稱為一背光面(light back surface)，而其相對的表面(第一基底100的背面)，亦可稱為一受光面(light incident surface)。值得一提的是，在另一例如是發光二極體之光電元件的實施例中，上述第一基底100的背面也可稱作出光面(light-emitting surface)。
第4圖顯示在進行一圖案化步驟後，第一基底100的局部上視圖。如第4圖所示，在完成薄化步驟後，藉由微影/蝕刻(photolithography/etching)製程，圖案化第一基底100，以形成一圖案開口(patterned opening)114於第一基底100之中，以暴露部分上述接合墊104。且，同時藉由此圖案開口114可隔離在上述感光元件區106內的第一基底100及在非感光元件區108內的第一基底100，後續稱為隔離之第一基底101。此外，在此圖案化步驟後，第一基底100或晶圓會被隔離出多顆半導體晶片(chip)。
在第4圖中，上述圖案開口114可以包含一第一開口 114a、一第二開口114b及一連通第一開口114a及第二開口114b的溝槽114c。上述第一開口114a係大體上暴露部分的接合墊104，以提供檢測感光元件區106內之感光元件102的開口。上述第二開口114b係大體上對應於上述第一開口114a設置，且第二開口114b具有一長度，其大體上與第一開口114a的長度相同。而，上述溝槽114c位於感光元件區106及非感光元件區108或稱預定切割道之間，用以隔離感光元件區106內的第一基底100及非感光元件區108內的第一基底101。可以了解的是，上述圖案開口114可以是任何形狀的設計，只要能夠同時暴露接合墊，及隔離形成元件區即可，因此，上述圖案開口的設計及第4圖所示並不用來限制本發明。
第5圖顯示如第4圖所示之影像感測元件封裝體沿著A-A’切線的剖面圖。如第5圖所示，形成圖案開口114於第一基底100之中，以暴露部分接合墊104。此外，藉由上述圖案開口114可將第一基底100與第一基底101彼此隔離。由於，圖案開口114可同時暴露接合墊104及隔離感光元件區106，因此，可不需進行額外的隔離或形成供檢測開口的步驟。
如第6圖所示，形成一彩色濾光片116於第一基底100的背面上，且對應上述感光元件102。接著，設置一微透鏡(micro-lens)118於上述彩色濾光片116上。在一實施例中，上述微透鏡118較佳可以是酚醛樹脂(phenolic resin)、三聚氰胺(melamine resin)、環氧樹脂(epoxy)或其它合適的材質。
如第7圖所示，設置一上封裝層(upper packaging layer)120或稱為蓋板(covering plate)於第一基底100的背面上。在一實施例中，首先，提供上述上封裝層120，接著，在此上封裝層120上形成一間隔層(spacer)122。之後，形成一接合層(bonding layer)124於間隔層122上，且將上封裝層120接合至第一基底100，以覆蓋此第一基底100的背面。上述上封裝層120可以是例如玻璃、石英(quartz)、蛋白石(opal)、塑膠或其它任何可供光線進出的透明基板。值得一提的是，也可以選擇性地形成濾光片(filter)及/或抗反射層(anti-reflective layer)於上封裝層上。
上述間隔層122可以是環氧樹脂(epoxy)、防銲層(solder mask)或其它適合之絕緣物質，例如無機材料之氧化矽層、氮化矽層、氮氧化矽層、金屬氧化物或其組合，或者是有機高分材料之聚醯亞胺樹脂(polyimide；PI)、苯環丁烯(butylcyclobutene；BCB)、聚對二甲苯(parylene)、萘聚合物(polynaphthalenes)、氟碳化物(fluorocarbons)、丙烯酸酯(accrylates)等，且此間隔層122可以是利用塗佈方式，例如旋轉塗佈(spin coating)、噴塗(spray coating)或淋幕塗佈(curtain coating)，或者是其它適合之沈積方式，例如液相沈積(liquid phase deposition)、物理氣相沈積(physical vapor deposition；PVD)、化學氣相沈積(chemical vapor deposition；CVD)、低壓化學氣相沈積(low pressure chemical vapor deposition；LPCVD)、電漿增強式化學氣相沈積(plasma enhanced chemical vapor deposition；PECVD)、快速熱化學氣相沈積(rapid thermal-CVD；RTCVD)或常壓化學氣相沈 積(atmospheric pressure chemical vapor deposition；APCVD)的方式形成，以隔絕環境污染或避免水氣侵入。
而，上述接合層124可以是包含高分子膜或者是一或多種黏著劑，例如環氧化樹脂或聚氨基甲酸酯(polyurenthane)，且用以將上封裝層120及間隔層122接合至第一基底100。另外，值得注意的是，雖然在圖式中並未繪示，上述彩色濾光片116、接合層124或間隔層122可填入上述圖案開口114中，以作為隔離第一基底100與第一基底101的絕緣層(insulator)。
如第8圖所示，在完成上述步驟後，藉由一微影/蝕刻製程，在在沿著各別感光元件區(或稱晶粒區)間之預定切割道的位置，形成一凹口(notch)126於第二基底112之中，以分離此第二基底112，且形成多個對應感光元件區的承載板。接著，形成一絕緣層(insulating layer)128，以包覆第二基底112的側面及其背面，且設置一下封裝層(lower packaging layer)130於第二基底112的背面上，以覆蓋第二基底112及絕緣層128。
在一實施例中，上述絕緣層128可以是是環氧樹脂、防銲層或其它適合之絕緣物質，例如無機材料之氧化矽層、氮化矽層、氮氧化矽層、金屬氧化物或其組合，或者是有機高分材料之聚醯亞胺樹脂、苯環丁烯、聚對二甲苯、萘聚合物、氟碳化物、丙烯酸酯等，且此間隔層122可以是利用塗佈方式，例如旋轉塗佈、噴塗或淋幕塗佈，或者是其它適合之沈積方式，例如液相沈積、物理氣相沈積、化學氣相沈積、低壓化學氣相沈積、電漿增強式化學氣相 沈積、快速熱化學氣相沈積或常壓化學氣相沈積的方式形成，以隔離第二基底112與後續形成之導線層。
上述下封裝層130可用來承載第一基底100及第二基底112，且此下封裝層130可以是具有高導熱能力的基板，例如矽基板或金屬基板，但並不以此為限。
如第9圖所示，在設置上述下封裝層130後，選擇性地形成一絕緣層132於此下封裝層130上。之後，進行一刻痕步驟，以形成一通道凹口(channel notch)134及一支撐塊(supporting brick)101a。在一實施例中，藉由例如是刻痕裝置(notching equipment)，沿著預定切割道的位置，進行刻痕步驟，以形成通道凹口134，並暴露出上封裝層120的表面。由於，在切割道的位置會有隔離的第一基底101(如第8圖所示)，當進行刻痕步驟時，第一基底101會被切割，使得部分的第一基底101會被移除，且餘留部分的第一基底101，即上述支撐塊101a。
值得注意的是，由於在切割走道會有第一基底101，當進行刻痕步驟時，可增加封裝體的結構強度，進而避免此刻痕步驟所引起的損傷，例如元件的龜裂等。此外，上述支撐塊101a的材質並不以矽為限，其材質可以是與第一基底100的材質相似。
如第10圖所示，形成一導線層(conductive trace layer)136於上述下封裝層130的背面上，且沿著通道凹口134，延伸至接合墊104及支撐塊101a的側面，以電性連接接合墊104。在一實施例中，藉由例如是電鍍(electroplating)或濺鍍(sputtering)的方式，順應性地沈積例 如是銅、鋁、銀(silver；Ag)、鎳(nickel；Ni)或其合金的導電材料層於下封裝層130上，且此導電材料層更延伸於下封裝層130、絕緣層128、接合墊104及支撐塊101a的側面上，至通道凹口134的底部，以電性連接接合墊104。之後，藉由例如是微影/蝕刻製程(photolithography/etching)，圖案化上述導電材料層，以形成導線層136。
值得一提的是，藉由上述圖案化導電材料層的步驟，可重新分佈後續形成之導電凸塊的位置，例如可將導電凸塊從下封裝層的周邊區域擴展到整個下封裝層的背面，故此導線層136亦可稱為重佈線路層(redistribution layer)。此外，在另一實施例中，上述導線層136可以是摻雜多晶矽(doped polysilicon)、單晶矽或導電玻璃層等材料，或者是鈦、鉬、鉻或鈦鎢之退火金屬材料的沈積層。
再者，上述支撐塊101a係藉由填充有絕緣層之圖案開口114以與第一基底100隔離，因此，形成於支撐塊101a側面上的導線層136並不會影響感光元件。
在第10圖中，接著，塗佈一例如是防銲材料(solder mask)的保護層138於導線層136上，且形成一導電凸塊(conductive bump)140於下封裝層130上，且電性連接導線層136。在一實施例中，在形成上述保護層138後，圖案化此保護層138，以形成一暴露部分導線層136的開口，接著，藉由電鍍或網版印刷(screen printing)的方式，將一銲料(solder)填入於上述開口中，且進行一迴銲(re-flow)製程，以形成例如是銲球(solder ball)或銲墊(solder paste)的導電凸塊140。在完成上述步驟後，接著，利用一切割刀， 沿預定切割道分離上封裝層120，以切割出一影像感測元件封裝體150，如第11圖所示。
第11圖顯示根據本發明實施例之一影像感測元件封裝體150的剖面圖。在第11圖中，一半導體晶片，其具有一第一基底100、一與此第一基底100間隔一既定距離的支撐塊101a，以及一接合墊104，具有一表面，其橫跨於第一基底100及支撐塊101a上。又如第11圖所示，上述第一基底100具有一第一表面及一相對的第二表面，且一感光元件102製作於第一基底100的第一表面。一第二基底112接合至第一基底100的第一表面，以及一上封裝層120及一下封裝層130分別覆蓋第一基底100的第二表面及第二基底112。請參閱第11圖所示，一導線層136形成於下封裝層130的背面上，且延伸至上述接合墊104及支撐墊101a的側面上，以電性連接接合墊104，以及一導電凸塊140設置於下封裝層130的背面上，並電性連接此導線層136。
在一實施例中，上述第一基底100的第二表面可作為一受光面，而形成有感光元件102之第一表面可作為背光面。外界的光可穿過受光面而至上述感光元件102，使得感光元件102可感應此穿過第一基底100的光，並產生一訊號，接著，此訊號可經由接合墊104及導線層136傳遞至導電凸塊140。
值得注意的是，上述支撐塊與第一基底係呈一共平面，且一絕緣層形成於支撐塊與第一基底之間，以隔離支撐塊與第一基底，並且上述接合墊會橫跨於此絕緣層上。 因此，形成於支撐塊側面上的導線層並不會影響感光元件。此外，由於，支撐塊係設置於接合墊上(T接觸的位置)，因此，可增加導線層與接合墊間的結構強度(或T接觸的結構強度)，進而增強影像感測元件封裝體的整體結構強度。
第12圖顯示根據本發明一實施例之製作影像感測元件封裝體的流程圖。如第12圖所示，首先，提供一晶圓，其包含具有多個感光元件區的一第一基底，且多個接合墊形成於此第一基底上，如步驟S5。接著，將此第一基底接合至一第二基底，如步驟S10。之後，薄化上述第一基底，如步驟S15。待薄化後，形成一圖案開口於上述第一基底之中，以從第一基底隔離出一支撐塊，並暴露部分接合墊，如步驟S20。接著，依序形成彩色濾光片及微透鏡於上述第一基底的背面上，如步驟S25。之後，設置一上封裝層於第一基底的上方，且形成一凹口於第二基底之中，以分離第二基底，如步驟S30及S35。然後，設置一下封裝層於上述第二基底的背面上，如步驟S35所示。
在完成上述步驟，進行一刻痕步驟，形成一通道凹口，以暴露上封裝層的表面，如步驟S45。之後，形成一導線層於上述下封裝層的背面上，且沿著上述通道凹口，延伸至上述支撐塊與接合墊的側面，並電性連接接合墊，如步驟S50。接著，設置一導電凸塊於下封裝層的背面上，且電性連接上述導線層，如步驟S55。然後，進行一切割步驟，如步驟S60，以完成影像感測元件封裝體的製作。
由於，上述圖案開口可同時達到暴露接合墊，用以提供檢測感光元件，以及隔離形成感光元件區域之第一基底 的目的，因此，可縮短及簡化製作流程。
第13-14圖顯示根據本發明一實施例之晶片封裝體的製程剖面圖，其中相同或相似之標號用以標示相同或相似之元件。
如第13圖所示，提供類似於第5圖所示之結構。接著，可於第一基底100及隔離的第一基底101(亦可稱為支撐塊)之上形成絕緣層202。絕緣層202可包括環氧樹脂、防銲材料、或其他適合之絕緣物質，例如無機材料之氧化矽層、氮化矽層、氮氧化矽層、金屬氧化物、或前述之組合；或亦可為有機高分子材料之聚醯亞胺樹脂(polyimide)、苯環丁烯(butylcyclobutene,BCB)、聚對二甲苯(parylene)、萘聚合物(polynaphthalenes)、氟碳化物(fluorocarbons)、丙烯酸酯(acrylates)等。絕緣層202的形成方式可包含塗佈方式，例如旋轉塗佈(spin coating)、噴塗(spray coating)、或淋幕塗佈(curtain coating)，或其他適合之沈積方式，例如，液相沈積、物理氣相沈積、化學氣相沈積、低壓化學氣相沈積、電漿增強式化學氣相沈積、快速熱化學氣相沈積、或常壓化學氣相沈積等製程。在一實施例中，絕緣層202可填入圖案開口114，並分別覆蓋其下之接合墊104。接著，可將絕緣層202圖案化以使接合墊104露出。
接著，可於絕緣層202及露出的接合墊104之上形成導電層。可接著將導電層圖案化為線路重佈層(redistribution layer)204。接著，可選擇性地於感光元件102之上形成彩色濾光片116及微透鏡118。
接著，如第14圖所示，沿著預定切割道進行切割製程 以形成彼此分離之複數個晶片封裝體。在一實施例中，可至少形成一銲線(bonding wire)206以電性連接接合墊104。例如，銲線206可形成於對應的線路重佈層204之上以電性連接接合墊104。在一實施例中，銲線206直接接觸線路重佈層204。在其他實施例中，未形成線路重佈層204，而銲線206可電性接觸接合墊104。
第15-16圖顯示根據本發明一實施例之晶片封裝體的製程剖面圖，其中相同或相似之標號用以標示相同或相似之元件。
如第15圖所示，提供類似於第5圖所示之結構。主要區別在於隔離的第一基底101係由複數個彼此電性絕緣之半導體塊體(亦稱為支撐塊)所構成。即，每一隔離的第一基底101係電性連接至相應的其中一接合墊。在此情形下，可不於隔離的第一基底101上形成絕緣層。
接著，可於第一基底100、隔離的第一基底101、及露出的接合墊104之上形成導電層。可接著將導電層圖案化為線路重佈層204。接著，可選擇性地於感光元件102之上形成彩色濾光片116及微透鏡118。
接著，如第16圖所示，沿著預定切割道進行切割製程以形成彼此分離之複數個晶片封裝體。在一實施例中，可至少形成一銲線206以電性連接接合墊104。例如，銲線206可形成於對應的線路重佈層204之上以電性連接接合墊104。在一實施例中，銲線206直接接觸線路重佈層204。在其他實施例中，未形成線路重佈層204，而銲線206可電性接觸接合墊104。
雖然本發明已以數個較佳實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作任意之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
1‧‧‧影像感測元件封裝體
2‧‧‧基底
4‧‧‧感光元件
6‧‧‧接合墊
8‧‧‧蓋板
9‧‧‧承載板
10‧‧‧導電層
12‧‧‧銲球
100‧‧‧第一基底
101‧‧‧隔離之第一基底
101a‧‧‧支撐塊
102‧‧‧感光元件
104‧‧‧接合墊
106‧‧‧感光元件區
108‧‧‧非感光元件區
110‧‧‧保護層
112‧‧‧第二基底
114‧‧‧圖案開口
114a‧‧‧第一開口
114b‧‧‧第二開口
114c‧‧‧溝槽
116‧‧‧彩色濾光片
118‧‧‧微透鏡
120‧‧‧上封裝層
122‧‧‧間隔層
124‧‧‧接合層
126‧‧‧凹口
128‧‧‧絕緣層
130‧‧‧下封裝層
132‧‧‧絕緣層
134‧‧‧通道凹口
136‧‧‧導線層
138‧‧‧保護層
140‧‧‧導電凸塊
150‧‧‧影像感測元件封裝體
202‧‧‧絕緣層
204‧‧‧線路重佈層
206‧‧‧銲線
第1圖顯示一種習知之影像感測元件封裝體的剖面圖；第2-11圖顯示根據本發明實施例之製作影像感測元件封裝體的示意圖；以及第12圖顯示根據本發明實施例之製作影像感測元件封裝體的流程圖。
第13-14圖顯示根據本發明一實施例之晶片封裝體的製程剖面圖。
第15-16圖顯示根據本發明一實施例之晶片封裝體的製程剖面圖。
100‧‧‧第一基底
101‧‧‧隔離之第一基底
102‧‧‧感光元件
104‧‧‧接合墊
112‧‧‧第二基底
114‧‧‧圖案開口
116‧‧‧彩色濾光片
118‧‧‧微透鏡
204‧‧‧線路重佈層
206‧‧‧銲線

Claims (19)

  1. 一種晶片封裝體，包含：一半導體晶片，具有一基底；一支撐塊，與該基底間隔一既定距離；一接合墊，具有一表面，該表面橫跨於該基底與該支撐塊上；以及一銲線，電性連接該接合墊。
  2. 如申請專利範圍第1項所述之晶片封裝體，其中該支撐塊與該基底共平面。
  3. 如申請專利範圍第1項所述之晶片封裝體，更包含一絕緣層，位於該支撐塊與該基底之間，以隔離該基底與該支撐塊，且該接合墊橫跨於該絕緣層上。
  4. 如申請專利範圍第1項所述之晶片封裝體，其中該支撐塊與該基底由相同材料構成。
  5. 如申請專利範圍第4項所述之晶片封裝體，其中該支撐塊由矽材料構成。
  6. 如申請專利範圍第1項所述之晶片封裝體，更包含一線路重佈層，電性連接至該接合墊，且設置於該支撐塊或該基底之上。
  7. 如申請專利範圍第6項所述之晶片封裝體，更包含一絕緣層，設置於該線路重佈層與該支撐塊或該基底之間。
  8. 如申請專利範圍第6項所述之晶片封裝體，其中該線路重佈層直接接觸該接合墊。
  9. 如申請專利範圍第6項所述之晶片封裝體，其中該銲線電性接觸該線路重佈層。
  10. 如申請專利範圍第1項所述之晶片封裝體，其中該晶片封裝體包括一背後感光式感測器。
  11. 一種晶片封裝體的製作方法，包括：提供一晶圓，具有包含多個晶粒區之一基底，以承載或形成多顆半導體晶片，且多個接合墊形成於該基底上；對該基底實施一晶圓級封裝製程，其包含：圖案化該基底以於每個晶粒區隔離出一支撐塊，以使該支撐塊與該基底間隔一既定距離，且暴露該接合墊；以及形成複數個銲線以分別電性連接至該些接合墊。
  12. 如申請專利範圍第11項所述之晶片封裝體的製作方法，其中該基底包含一第一表面及一相對之第二表面，該些接合墊形成於該基底之第一表面上，且該基底之該第二表面係被圖案化以隔離出該支撐塊，並形成一圖案化開口以暴露出該接合墊。
  13. 如申請專利範圍第12項所述之晶片封裝體的製作方法，其中該些半導體晶片包含光電元件，以該基底為第一基底，且以該第一表面為背光面，及該相對之第二表面為出光面或受光面，且該晶圓級封裝製程更包含：設置一第一封裝層，以覆蓋該第一基底之出光面或受光面；接合該第一基底之背面至一第二基底上；以及沿著兩晶粒區間之一預定切割道的位置，分離該第二基底，以形成多個對應晶粒區之承載板。
  14. 如申請專利範圍第11項所述之晶片封裝體的製作 方法，更包括沿著該基底之預定切割道進行一切割製程以形成分離的複數個晶片封裝體。
  15. 如申請專利範圍第14項所述之晶片封裝體的製作方法，其中形成該些銲線的步驟係於進行該切割製程之後進行。
  16. 如申請專利範圍第11項所述之晶片封裝體的製作方法，更包括於該些接合墊與該些銲線之間分別形成線路重佈層。
  17. 如申請專利範圍第16項所述之晶片封裝體的製作方法，更包括於該些線路重佈層與該基底之間形成一絕緣層。
  18. 如申請專利範圍第16項所述之晶片封裝體的製作方法，其中在形成該些線路重佈層之後，該製作方法更包括於該些晶粒區之上分別形成微透鏡。
  19. 如申請專利範圍第18項所述之晶片封裝體的製作方法，更包括於該些晶粒區與該些微透鏡之間分別形成彩色濾光片。
TW101148926A 2011-12-21 2012-12-21 晶片封裝體及其製作方法 TWI508235B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/333,899 US9768223B2 (en) 2011-12-21 2011-12-21 Electronics device package and fabrication method thereof

Publications (2)

Publication Number Publication Date
TW201327732A true TW201327732A (zh) 2013-07-01
TWI508235B TWI508235B (zh) 2015-11-11

Family

ID=48637799

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101148926A TWI508235B (zh) 2011-12-21 2012-12-21 晶片封裝體及其製作方法

Country Status (3)

Country Link
US (1) US9768223B2 (zh)
CN (1) CN103178038B (zh)
TW (1) TWI508235B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9397138B2 (en) 2014-03-25 2016-07-19 Xintec Inc. Manufacturing method of semiconductor structure
TWI549202B (zh) * 2014-02-14 2016-09-11 精材科技股份有限公司 晶片封裝體及其製造方法
US9611143B2 (en) 2014-04-03 2017-04-04 Xintec Inc. Method for forming chip package
TWI585870B (zh) * 2015-05-20 2017-06-01 精材科技股份有限公司 晶片封裝體及其製造方法
TWI612651B (zh) * 2015-09-02 2018-01-21 蘇州晶方半導體科技股份有限公司 封裝結構及封裝方法
TWI760771B (zh) * 2019-08-27 2022-04-11 日商三菱電機股份有限公司 半導體裝置

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI553841B (zh) * 2013-01-31 2016-10-11 原相科技股份有限公司 晶片封裝及其製造方法
CN103904093B (zh) * 2014-04-01 2017-04-19 苏州晶方半导体科技股份有限公司 晶圆级封装结构以及封装方法
TWI546913B (zh) * 2014-04-02 2016-08-21 精材科技股份有限公司 晶片封裝體及其製造方法
US9620436B2 (en) * 2014-04-09 2017-04-11 Invensas Corporation Light emitting diode device with reconstituted LED components on substrate
CN104377217B (zh) * 2014-11-28 2017-11-03 格科微电子（上海）有限公司 图像传感器的封装件和图像传感器的封装方法
TWI600125B (zh) * 2015-05-01 2017-09-21 精材科技股份有限公司 晶片封裝體及其製造方法
CN106935558A (zh) * 2015-12-29 2017-07-07 精材科技股份有限公司 晶片封装体及其制造方法
TWI637469B (zh) * 2017-06-12 2018-10-01 晶相光電股份有限公司 生物感測器封裝結構及其製造方法
US10276441B2 (en) * 2017-06-30 2019-04-30 Taiwan Semiconductor Manufacturing Co., Ltd. Protected chip-scale package (CSP) pad structure
KR102661853B1 (ko) 2018-12-14 2024-04-30 삼성전자주식회사 3차원 반도체 메모리 소자

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4570809B2 (ja) * 2000-09-04 2010-10-27 富士通セミコンダクター株式会社 積層型半導体装置及びその製造方法
DE10356885B4 (de) * 2003-12-03 2005-11-03 Schott Ag Verfahren zum Gehäusen von Bauelementen und gehäustes Bauelement
KR100664790B1 (ko) * 2005-06-27 2007-01-04 동부일렉트로닉스 주식회사 이미지 센서의 제조 방법
JPWO2007135768A1 (ja) * 2006-05-19 2009-10-01 住友ベークライト株式会社 半導体装置
KR20080085380A (ko) * 2007-03-19 2008-09-24 삼성전자주식회사 재배선층을 구비하는 반도체 패키지 및 그의 제조방법
US8097929B2 (en) * 2008-05-23 2012-01-17 Chia-Sheng Lin Electronics device package and fabrication method thereof
US8293122B2 (en) * 2009-01-21 2012-10-23 Taiwan Semiconductor Manufacturing Company, Ltd. Dual metal for a backside package of backside illuminated image sensor
US9437478B2 (en) * 2010-05-11 2016-09-06 Xintec Inc. Chip package and method for forming the same

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI549202B (zh) * 2014-02-14 2016-09-11 精材科技股份有限公司 晶片封裝體及其製造方法
US9397138B2 (en) 2014-03-25 2016-07-19 Xintec Inc. Manufacturing method of semiconductor structure
TWI585957B (zh) * 2014-03-25 2017-06-01 精材科技股份有限公司 半導體結構的製造方法
US9611143B2 (en) 2014-04-03 2017-04-04 Xintec Inc. Method for forming chip package
TWI578411B (zh) * 2014-04-03 2017-04-11 精材科技股份有限公司 晶片封裝體的製造方法
TWI585870B (zh) * 2015-05-20 2017-06-01 精材科技股份有限公司 晶片封裝體及其製造方法
US9799778B2 (en) 2015-05-20 2017-10-24 Xintec Inc. Chip package having a trench exposed protruding conductive pad
TWI612651B (zh) * 2015-09-02 2018-01-21 蘇州晶方半導體科技股份有限公司 封裝結構及封裝方法
TWI760771B (zh) * 2019-08-27 2022-04-11 日商三菱電機股份有限公司 半導體裝置

Also Published As

Publication number Publication date
CN103178038B (zh) 2016-06-29
US9768223B2 (en) 2017-09-19
CN103178038A (zh) 2013-06-26
US20130161778A1 (en) 2013-06-27
TWI508235B (zh) 2015-11-11

Similar Documents

Publication Publication Date Title
TWI508235B (zh) 晶片封裝體及其製作方法
TWI597813B (zh) 晶片封裝體及其製造方法
TWI565015B (zh) 晶片封裝體及其製造方法
JP4922342B2 (ja) 電子デバイスパッケージ及びその製造方法
US8716109B2 (en) Chip package and fabrication method thereof
US10157875B2 (en) Chip package and method for forming the same
TWI614852B (zh) 晶片封裝體及其製造方法
TWI529892B (zh) 晶片封裝體及其製造方法
TWI442535B (zh) 電子元件封裝體及其製作方法
US8476738B2 (en) Electronic package with stacked semiconductor chips
US9966400B2 (en) Photosensitive module and method for forming the same
TW201624683A (zh) 感光模組及其製造方法
TW201448188A (zh) 影像感測晶片封裝體及其形成方法
TWI717846B (zh) 晶片封裝體及其製造方法
US11282879B2 (en) Image sensor packaging method, image sensor packaging structure, and lens module
TW201715662A (zh) 晶片封裝體及其製造方法
TW201624648A (zh) 晶片封裝體及其製造方法
TWI741327B (zh) 晶片封裝體及其製造方法
CN107369695B (zh) 晶片封装体与其制造方法
US9978788B2 (en) Photosensitive module and method for forming the same