CN103904093B - 晶圆级封装结构以及封装方法 - Google Patents

晶圆级封装结构以及封装方法 Download PDF

Info

Publication number
CN103904093B
CN103904093B CN201410129134.3A CN201410129134A CN103904093B CN 103904093 B CN103904093 B CN 103904093B CN 201410129134 A CN201410129134 A CN 201410129134A CN 103904093 B CN103904093 B CN 103904093B
Authority
CN
China
Prior art keywords
dike structure
wafer
dike
cap
sub
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410129134.3A
Other languages
English (en)
Other versions
CN103904093A (zh
Inventor
王之奇
喻琼
王蔚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
China Wafer Level CSP Co Ltd
Original Assignee
China Wafer Level CSP Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by China Wafer Level CSP Co Ltd filed Critical China Wafer Level CSP Co Ltd
Priority to CN201410129134.3A priority Critical patent/CN103904093B/zh
Publication of CN103904093A publication Critical patent/CN103904093A/zh
Application granted granted Critical
Publication of CN103904093B publication Critical patent/CN103904093B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Abstract

一种晶圆级封装结构以及封装方法,其中晶圆级封装结构包括:待封装晶圆,所述待封装晶圆包括若干芯片区域;位于所述待封装晶圆芯片区域表面的焊垫和感光元件;覆盖于所述焊垫表面的第一围堤结构;与所述待封装晶圆表面相对设置的封装盖,且第一围堤结构顶部表面与封装盖表面相接触;位于所述封装盖表面的第二围堤结构,封装盖与待封装晶圆通过所述第二围堤结构固定接合,所述第二围堤结构位于第一围堤结构和感光元件之间,且所述第二围堤结构位于感光元件的两侧。本发明在封装工艺的最后,使封装盖和待封装晶圆之间分离,且未伤及晶粒,使得封装工艺后形成的芯片性能更优越。

Description

晶圆级封装结构以及封装方法
技术领域
本发明涉及半导体封装技术,特别涉及一种晶圆级封装结构以及封装方法。
背景技术
影像传感器是一种能够感受外部光线并将其转换成电信号的传感器。在影像传感器芯片制作完成后,再通过对影像传感器芯片进行一系列封装工艺从而形成封装好的影像传感器,以用于诸如数码相机、数码摄像机等等的各种电子设备。
传统的影像传感器封装方法通常是采用引线键合(Wire Bonding)进行封装,但随着集成电路的飞速发展,较长的引线使得产品尺寸无法达到理想的要求,因此,晶圆级封装(WLP:Wafer Level Package)逐渐取代引线键合封装成为一种较为常用的封装方法。晶圆级封装技术是对整片晶圆进行封装测试后再切割成单颗芯片的技术,晶圆级封装具有以下的优点:能够对多个晶圆同时加工,封装效率高;在切割前进行整片晶圆的测试,减少了封装中的测试过程,降低测试成本;封装芯片具有轻、小、短、薄的优势。
利用现有的晶圆级封装技术对影像传感器进行封装时,为了在封装过程中保护影像传感器的感光元件不受损伤及污染,通常需要在晶圆上表面形成封装盖从而保护其感光元件。但即使封装盖是透明的,仍会影响光线的传递,使得影像传感器的感光元件对光线的接受与发射不顺利,从而影响芯片的整体性能。因此,在封装工艺的最后,还需要再把所述封装盖与晶粒剥离开。
然而,现有技术预先将封装盖与晶粒剥离开后,随后封装过程中的刻蚀、清洗等工艺又会对晶粒造成一定的损伤,对影像传感器的性能造成不良影响。
发明内容
本发明解决的问题是提供一种晶圆级封装结构以及封装方法,在封装工艺完成后,在避免对晶粒造成损伤的情况下,实现封装盖与晶粒之间的分离。
为解决上述问题,本发明提供一种晶圆级封装结构,包括:待封装晶圆,所述待封装晶圆包括若干芯片区域;位于所述待封装晶圆芯片区域表面的焊垫和感光元件;与所述待封装晶圆表面相对设置的封装盖,且第一围堤结构顶部表面与封装盖表面相接触;位于所述封装盖表面的第二围堤结构,封装盖与待封装晶圆通过所述第二围堤结构固定接合,所述第二围堤结构位于第一围堤结构和感光元件之间,且所述第二围堤结构位于感光元件的两侧。
可选的,所述第二围堤结构包括第一子围堤结构和第二子围堤结构,其中,第一子围堤结构位于感光元件的一侧,第二子围堤结构位于感光元件的另一侧,且第一子围堤结构的宽度大于第二子围堤结构的宽度。
可选的,还包括:位于待封装晶圆芯片区域表面的第三围堤结构,所述第三围堤结构的厚度值与第一围堤结构的厚度值相等,且所述第三围堤结构位于感光元件与第二围堤结构之间,所述第三围堤结构顶部表面与封装盖表面相接触。
可选的,所述第二围堤结构顶部表面具有粘合剂层,且粘合剂层与第二围堤结构的厚度值之和与第一围堤结构的厚度值二者之间相等,所述第二围堤结构顶部表面与待封装晶圆表面通过粘合剂层固定接合。
可选的,所述待封装晶圆包括位于芯片区域之间的切割道区域,且所述第一围堤结构覆盖于焊垫表面、切割道区域表面、以及焊垫与切割道区域之间的芯片区域表面。
可选的,所述第二围堤结构的材料为光刻胶、树脂、有机玻璃、无机玻璃或硅。
可选的,所述第二围堤结构和封装盖的材料相同时,所述第二围堤结构以及封装盖为一体结构。
可选的,所述封装盖内具有开口,且所述开口暴露出感光元件一侧的第二围堤结构顶部表面。
可选的,所述开口位于第一子围堤结构顶部,且暴露出第一子围堤结构顶部表面。
可选的,所述开口的宽度大于或等于第一子围堤结构的宽度,且所述第一子围堤结构的厚度值小于第二子围堤结构的厚度值。
相应的,本发明还提供一种封装方法,包括:提供晶圆级封装结构,且所述晶圆级封装结构的待封装晶圆包括位于芯片区域之间的切割道区域,形成有焊垫和感光元件的待封装晶圆的表面为第一面,与所述第一面相对的表面为第二面;对所述晶圆级封装结构的待封装晶圆的第二面进行减薄;对减薄后待封装晶圆的第二面进行刻蚀,形成贯穿所述待封装晶圆的通孔,所述通孔暴露出待封装晶圆第一面的焊垫;在所述待封装晶圆的第二面和通孔的侧壁形成绝缘层,且暴露出通孔底部的焊垫;在所述绝缘层表面形成金属层,且所述金属层与焊垫相连接,在所述金属层表面形成焊接凸起;去除位于感光元件一侧的部分厚度的第二围堤结构,且所述去除的第二围堤结构的宽度与去除前第二围堤结构的宽度相同;沿切割道区域对所述待封装晶圆进行切割形成晶粒,在切割待封装晶圆的同时切割封装盖;向封装盖提供作用力,使得位于感光元件另一侧的第二围堤结构从晶粒表面脱落,封装盖与晶粒之间分离。
可选的,所述向封装盖提供作用力的方法为:在与所述封装盖表面相对的另一面设置粘性胶带层,通过对所述粘性胶带层施加作用力而向封装盖提供作用力,使位于感光元件另一侧的第二围堤结构从晶粒表面脱落,封装盖与晶粒之间分离。
可选的,去除位于感光元件一侧的部分厚度的第二围堤结构的方法为:去除部分厚度的第一子围堤结构以及位于第一子围堤结构正上方的封装盖,在封装盖内形成开口。
可选的,在去除部分厚度的第二围堤结构的同时,去除与所述第二围堤结构相邻的部分宽度的第一围堤结构和第三围堤结构。
可选的,还包括步骤:对待封装晶圆切割道区域第二面进行预切割处理。
可选的,采用切片刀切割或激光切割的工艺去除所述部分厚度的第二围堤结构。
可选的,所述晶圆级封装结构的形成步骤包括:提供待封装晶圆,所述待封装晶圆包括若干芯片区域,且所述待封装晶圆芯片区域的表面具有焊垫和感光元件;形成覆盖于所述焊垫表面的第一围堤结构;提供封装盖,在所述封装盖表面形成第二围堤结构;通过所述第二围堤结构将封装盖和待封装晶圆固定接合,固定接合后,所述第二围堤结构位于第一围堤结构和感光元件之间,且所述第二围堤结构位于感光元件的两侧,第一围堤结构顶部与封装盖表面相接触。
可选的,还包括步骤:在所述待封装晶圆芯片区域表面形成第三围堤结构,所述第三围堤结构的厚度值与第一围堤结构的厚度值相等,且在固定接合后,所述第三围堤结构位于感光元件与第二围堤结构之间,所述第三围堤结构顶部与封装盖表面相接触。
可选的,所述第三围堤结构和第一围堤结构在同一道工艺步骤中形成。
可选的,形成所述第二围堤结构的方法为:提供初始封装盖,对所述初始封装盖进行加工处理,形成表面具有第一子围堤结构和第二子围堤结构的封装盖。
可选的,形成所述第二围堤结构的方法为:通过光刻工艺形成第一子围堤结构和第二子围堤结构。
与现有技术相比,本发明的技术方案具有以下优点:
本发明实施例提供了结构性能优越的晶圆级封装结构,其中,提供位于焊垫表面的第一围堤结构,位于封装盖表面的第二围堤结构;且封装盖和待封装晶圆仅通过第二围堤结构固定接合,且第二围堤结构位于感光元件的两侧,而第一围堤结构顶部表面与封装盖表面仅相接触但不固定接合。采用本发明提供的晶圆级封装结构,保证在封装过程中待封装晶圆和封装盖之间受到第一围堤结构和第二围堤结构的支撑作用;并且,本发明实施例提供的晶圆级封装结构为后续进行封装提供了良好的平台,使得在封装工艺的最后,实现在不伤及晶粒的情况下去除封装盖的目的成为可能。
进一步,本发明实施例中,在封装盖内具有开口,且所述开口暴露出感光元件一侧的第二围堤结构顶部表面,使得封装盖与被切割后的待封装晶圆之间失去固定接合的媒介之一(位于感光元件一侧的第二围堤结构),仅保留位于感光元件另一侧的第二围堤结构使封装盖与被切割后的待封装晶圆固定接合,使得封装盖与被切割后的待封装晶圆之间的固定接合强度降低;通过向封装盖施加一定的作用力,即可使第二围堤结构从被切割后的待封装晶圆表面脱落,在未对待封装晶圆造成不必要损伤的条件下,使封装盖与被切割后的待封装晶圆之间分离,提高切割后形成的晶粒的性能。
进一步,本发明实施例中,第二围堤结构包括第一子围堤结构和第二子围堤结构,第一子围堤结构位于感光元件的一侧,第二子围堤结构位于感光元件的另一侧,且第一子围堤结构的宽度大于第二子围堤结构的宽度。一方面保证了在切割形成晶粒之前,待封装晶圆与封装盖之间具有较强的固定接合强度,防止在切割形成晶粒之前封装盖与待封装晶圆之间分离,从而避免对感光元件造成污染或损伤;另一方面,在切割形成晶粒之后,仅通过宽度较小的第二子围堤结构使封装盖和晶粒之间固定接合,从而使封装盖和晶粒之间的固定接合强度尽可能的小,从而进一步降低通过施加外力的方式使封装盖与晶粒之间分离的工艺难度。
更进一步,本发明实施例还提供位于待封装晶圆芯片区域第一面的第三围堤结构,所述第三围堤结构顶部表面与封装盖表面相接触,进一步提高封装盖与待封装晶圆之间的机械强度;并且,由于第三围堤结构位于感光元件和第一子围堤结构之间、以及感光元件和第二子围堤结构之间,阻挡封装工艺过程中对第一子围堤结构、第二子围堤结构进行工艺处理时带来的污染,起到保护感光元件的作用。
再进一步,第一围堤结构覆盖于焊垫表面、切割道区域表面、以及焊垫和切割道区域之间的芯片区域表面,第一围堤结构底部表面与待封装晶圆具有较大的接触面积;而第一围堤结构顶部表面与封装盖表面相接触,因此,第一围堤结构顶部表面与封装盖之间也具有较大的接触面积,使得待封装晶圆切割道区域具有足够的机械强度,因此,在进行封装工艺时,能够对待封装晶圆切割道区域第二面进行刻蚀、预切割处理,提高封装性能和信耐性。
相应的,本发明实施例提供了一种封装方法,采用本发明提供晶圆级封装结构进行封装工艺,去除位于感光元件一侧部分厚度的第二围堤结构,使得封装盖与切割后的待封装晶圆仅通过位于感光元件另一侧的第二围堤结构进行固定接合,从而使封装盖与晶粒之间的固定接合强度降低,通过向封装盖施加一定的作用力,即可使第二围堤结构从晶粒表面脱落,封装盖与晶粒之间分离,避免了去除封装盖的工艺对晶粒造成损伤,使得形成的晶粒性能优异。
进一步,本发明实施例切割去除第二围堤结构中宽度更大的第一子围堤结构,使得封装盖与晶粒仅通过宽度较小的第二子围堤结构固定接合;由于第二子围堤结构的宽度较小,使得晶粒与封装盖之间的粘性强度较弱,通过向封装盖施加较小的作用力,即可使封装盖与晶粒之间分离,降低去除封装盖的难度。
再进一步,本发明实施例在切割去除部分厚度的第二围堤结构时,还可以切割去除与第二围堤结构相邻的部分宽度的第一围堤结构和第三围堤结构,使得切割工艺具有较大的制程窗口,降低切割工艺对精度的要求,从而降低封装工艺的工艺难度。
更进一步,本发明实施例在对待封装晶圆第二面进行减薄、刻蚀处理的同时,还可以对切割道区域第二面进行刻蚀、预切割处理,从而减少切割待封装晶圆形成晶粒的切割时间,提高封装效率,并且降低在切割形成晶粒过程中待封装晶圆破裂的概率,提高封装性能和信耐性。
附图说明
图1为一实施例提供的封装方法的流程示意图;
图2至图13为本发明实施例提供的晶圆级封装结构封装过程的剖面结构示意图。
具体实施方式
由背景技术可知,现有技术在对影像传感器封装之后,需要将封装盖与晶粒剥离开,如何在不伤及晶粒的情况下,使得封装盖与晶粒脱离是目前亟需解决的问题。
针对影像传感器的晶圆级封装结构和封装方法进行研究,提出包括以下步骤的封装方法:步骤S1、提供待封装晶圆,所述待封装晶圆包括芯片区域和切割道区域,待封装晶圆包括第一面和与第一面相对的第二面,且在所述封装晶圆第一面的芯片区域形成有焊垫和感光元件;步骤S2、形成位于焊垫表面和切割道区域表面的围堤结构;步骤S3、形成与所述待封装晶圆相对设置的封装盖,所述封装盖通过围堤结构与待封装晶圆固定接合;步骤S4、减薄待封装晶圆的第二面,在减薄后的待封装晶圆第二面形成通孔,所述通孔底部暴露出焊垫;步骤S5、在所述通孔侧壁和底部形成与焊垫电连接的金属层;步骤S6、沿切割道区域对待封装晶圆进行切割形成晶粒,同时去除封装盖。
上述封装方法中,围堤结构作为焊垫的支撑结构,防止焊垫碎裂;并且围堤结构与封装盖形成空腔,保护感光元件不受封装工艺的损伤。由于在封装工艺中存在刻蚀、研磨等工艺,为了提高封装盖与待封装晶圆之间的机械强度,防止在封装工艺过程中发生待封装晶圆碎裂或封装盖碎裂,围堤结构通常要做到覆盖焊垫表面、以及相邻焊垫之间的切割道区域表面,使得围堤结构具有较宽的宽度以降低空腔比,从而提高封装盖与待封装晶圆之间的机械强度。
然而,围堤结构覆盖焊垫表面、以及相邻焊垫之间的切割道区域表面时,围堤结构宽度明显大于切割道区域的宽度,在对待封装晶圆进行切割形成晶粒后,残留的围堤结构仍位于晶粒表面,而封装盖也仍位于相邻的残留的围堤结构顶部,影响晶粒的性能。
针对封装方法进行进一步研究发现,在切割待封装晶圆形成晶粒后,若晶粒与封装盖之间的固定接合强度变弱,则通过向封装盖施加一定的外力作用,即实现封装盖与晶粒之间分离的目的。
为此,本发明实施例提供一种晶圆级封装结构以及封装方法,其中,晶圆级封装结构包括:覆盖于焊垫表面的第一围堤结构,位于封装盖表面的第二围堤结构和第三围堤结构;通过第二围堤结构和第三围堤结构将封装盖与待封装晶圆固定接合。采用本发明提供的晶圆级封装结构进行封装,在切割待封装晶圆形成晶粒后,在不损伤晶粒的前提下,能够使晶粒与封装盖之间分离。
为使本发明的上述目的、特征和优点能够更为明显易懂,下面结合附图对本发明的具体实施例做详细的说明。
本发明实施例提供了一种封装方法,图2至图13为本发明实施例提供的晶圆级封装结构封装过程的剖面结构示意图。
请参考图2,提供待封装晶圆100,所述待封装晶圆100包括若干芯片区域110和位于芯片区域110之间的切割道区域120。
所述待封装晶圆100包括若干呈矩阵排列的芯片区域110和位于芯片区域110之间的切割道区域120,后续切割待封装晶圆100时沿着所述切割道区域120将待封装晶圆100切割成若干个分立的晶粒,每一个晶粒对应形成一个影像传感器芯片。所述待封装晶圆100包括第一面和与所述第一面相对的第二面,形成有焊垫和感光元件的待封装晶圆100表面为第一面,与第一面相对的表面为第二面,所述第二面为待进行减薄以及形成通孔的待封装晶圆100表面。
所述待封装晶圆100芯片区域110的第一面具有焊垫101和感光元件102。所述感光元件102所在区域内形成有影像传感器单元和与影像传感器单元相连接的关联电路,利用所述影像传感器单元将外界光线接收并转换成电学信号,通过所述关联电路将电学信号传递给焊垫101,再利用焊垫101和后续形成的金属层、焊接凸起将电学信号传送给其他电路。一般的,所述感光元件102顶部高于焊垫101顶部。
本实施例中,为了便于布线,感光元件102位于芯片区域110的中间位置,焊垫101位于芯片区域110的边缘位置,后续在所述焊垫101对应的位置形成贯穿所述待封装晶圆100厚度的通孔,利用通孔将位于待封装晶圆100第一面的焊垫101与后续在第二面形成的焊接凸起电学连接。
需要说明的是,在其他实施例中,焊垫和感光元件的位置可以根据实际工艺的要求灵活调整。
在本实施例中,不同芯片区域110的焊垫101为独立设置的;在其他实施例中,在相邻的芯片区域可形成相连接的焊垫,即形成的焊垫跨越切割道区域,这是因为:切割道区域在封装完成后会被切割开,所述跨越切割道区域的焊垫被切割开,不会影响影响传感芯片的电学性能。
在形成焊垫101和感光元件102之后,还包括步骤:在所述待封装晶圆100芯片区域110的第一面形成将所述焊垫101和感光元件102电学连接的金属互连结构。
请参考图3,形成覆盖于所述焊垫101表面、切割道区域120表面、以及焊垫101和切割道区域120之间的芯片区域110表面的第一围堤结构103。
由于后续工艺中在所述焊垫101对应的位置进行刻蚀形成贯穿待封装晶圆100的通孔,且刻蚀工艺会对焊垫101产生应力作用,因此所述焊垫101表面形成的第一围堤结构103作为焊垫101的刻蚀支撑结构,所述第一围堤结构103需要完全覆盖在焊垫101表面;并且,后续会形成封装盖以形成空腔,所述空腔是借由第一围堤结构103形成的,为了降低空腔比(空腔比指的是空腔的高度与宽度的比值),提高封装盖以及待封装晶圆100之间的机械强度,防止封装盖或待封装晶圆100在封装过程中碎裂,需要增加与待封装晶圆100第一面相接触的第一围堤结构103的宽度,因此,本实施例中,形成的第一围堤结构103覆盖于焊垫101表面、切割道区域120表面、以及焊垫101和切割道区域120之间的芯片区域110表面。
需要说明的是,在其他实施例中,形成覆盖于焊垫表面的第一围堤结构。
所述第一围堤结构103的材料为光刻胶或树脂,其中,树脂为环氧树脂或丙烯酸树脂等。
本实施例中,所述第一围堤结构103的材料为光刻胶,形成所述第一围堤结构103的工艺为湿膜工艺或干膜工艺。
作为一个实施例,采用湿膜工艺形成所述第一围堤结构103的工艺步骤包括:采用旋转涂胶工艺或喷涂工艺在所述待封装晶圆100的第一面形成初始光刻胶层,并对所述初始光刻胶层进行烘烤处理;对所述初始光刻胶层进行曝光显影处理,在焊垫101表面、切割道区域120表面、以及焊垫101和切割道区域120之间的芯片区域110表面形成第一围堤结构103。
作为另一实施例,采用干膜工艺形成所述第一围堤结构103的工艺步骤包括:将初始光刻胶层干膜粘贴在所述待封装晶圆100的第一面;对所述第一初始光刻胶层进行曝光显影处理,在焊垫101表面、切割道区域120表面、以及焊垫101和切割道区域120之间的芯片区域110表面形成第一围堤结构103。
在其他实施例中,第一围堤结构的材料为树脂时,形成第一围堤结构的工艺可以为树脂印刷工艺。
请继续参考图3,在第一围堤结构103和感光元件102之间的芯片区域110第一面形成第三围堤结构104。
所述第三围堤结构104的材料为光刻胶或树脂,其中,树脂为环氧树脂或丙烯酸树脂。
形成第三围堤结构104的作用为:一、进一步降低空腔比,从而进一步提高封装盖与待封装晶圆100之间的机械强度,防止待封装晶圆100在后续的封装工艺过程中破裂;二、第三围堤结构104位于靠近感光元件102的芯片区域110表面,阻挡后续切割工艺带来的污染落入感光元件102所在的区域内,从而避免后续的切割工艺对感光元件102造成污染或损伤;三、在形成第三围堤结构104之后,能够更精确的定位出后续形成的第二围堤结构的位置。
为了使第三围堤结构104和第一围堤结构103均起到支撑封装盖的作用,所述第三围堤结构104的厚度值与第一围堤结构103的厚度值相等。
作为一个实施例,在形成第一围堤结构103之后,形成所述第三围堤结构104;作为另一实施例,在形成第一围堤结构103之前,形成所述第三围堤结构104。
本实施例中,为了提高半导体封装效率,缩短半导体生产周期,在形成第一围堤结构103的同时,形成第三围堤结构104,即,所述第一围堤结构103和第三围堤结构104在同一道工艺步骤中形成。
在同一芯片区域110内的第一围堤结构103、第三围堤结构104、以及第一围堤结构103和第三围堤结构104之间的芯片区域110第一面构成环形凹槽。
请参考图4,提供封装盖105,在所述封装盖105表面形成第二围堤结构,所述第二围堤结构的位置对应于第一围堤结构103和感光元件102之间的位置,且所述第二围堤结构的位置分别对应于感光元件102相对两侧的位置。
所述封装盖105用于和待封装晶圆100上的第一围堤结构103、第三围堤结构104将感光元件102对应的位置隔成一个空腔,从而保护感光元件102不会被后续对待封装晶圆100所进行的减薄、刻蚀、沉积等工艺造成损伤或污染。
所述封装盖105的材料可以为透明材料,也可以为不透明材料,包括无机玻璃、有机玻璃或硅等,所述玻璃可以为掺杂有杂质的普通玻璃或未掺杂有杂质的石英玻璃。
后续通过第二围堤结构将封装盖105和待封装晶圆100的第一面固定接合,使感光元件102对应的位置形成空腔,因此,所述第二围堤结构的位置对应于第一围堤结构103和感光元件102之间的位置,且所述第二围堤结构的位置分别对应于感光元件102相对两侧的位置。
本实施例中,第二围堤结构包括第一子围堤结构106和第二子围堤结构107,其中,第一子围堤结构106位于感光元件102的一侧,第二子围堤结构107位于感光元件102的另一侧,且第一子围堤结构106的宽度大于第二子围堤结构107的宽度。这样设置的好处在于:后续在对待封装晶圆100进行减薄、刻蚀等工艺之后,会切割去除部分厚度的第一子围堤结构106,使得封装盖105和待封装晶圆100之间失去固定接合的媒介之一,即封装盖105和待封装晶圆100之间不再通过第一子围堤结构106进行固定接合,仅留下宽度较小的第二子围堤结构107作为封装盖和待封装晶圆100之间的固定接合媒介;在切割形成晶粒后,由于第二子围堤结构107的宽度较小,因此封装盖与晶粒之间的固定接合强度较弱,通过向封装盖施加一定的作用力,即可使第二子围堤结构107从待封装晶圆100的第一面脱落,从而达到在不伤及晶粒的情况下去除封装盖的效果。
所述第一子围堤结构106和第二子围堤结构107的厚度值小于或等于第一围堤结构103的厚度值。
作为一个实施例,所述第一子围堤结构106和第二子围堤结构107通过干膜工艺形成,则第一子围堤结构106和第二子围堤结构107顶部表面具有一定的粘性,后续可以通过直接键合使第一子围堤结构106顶部表面、第二子围堤结构107顶部表面与待封装晶圆100第一面固定接合,因此,第一子围堤结构106和第二子围堤结构107的厚度值等于第一围堤结构103。
作为另一实施例,第一子围堤结构106和第二子围堤结构107顶部表面不具有粘性或者粘性过弱,后续通过在第一子围堤结构106顶部表面、第二子围堤结构107顶部表面形成粘合剂层,从而使封装盖105和待封装晶圆100固定接合,因此,第一子围堤结构106和第二子围堤结构107的厚度值小于第一围堤结构103的厚度值。
所述第一子围堤结构106和第二子围堤结构107的材料为光刻胶、树脂、有机玻璃、无机玻璃或硅。
作为一个实施例,所述第一子围堤结构106和第二子围堤结构107的材料为光刻胶或树脂,形成第一子围堤结构106和第二子围堤结构107的工艺为干膜工艺或湿膜工艺,具体可参考形成第一围堤结构103的工艺步骤;具体的,当第一子围堤结构106和第二子围堤结构107的材料为光刻胶时,通过光刻工艺形成所述第一子围堤结构106和第二子围堤结构107。
作为另一实施例,所述第一子围堤结构106、第二子围堤结构107和封装盖105为一体结构时,即,所述第一子围堤结构106和第二子围堤结构107的材料与封装盖105的材料相同时,第一子围堤结构106和第二子围堤结构107的材料为有机玻璃、无机玻璃或硅,形成封装盖105的方法为:提供初始封装盖,所述初始封装盖为整块有机玻璃、无机玻璃或硅基底,对所述初始封装盖进行加工处理,进行加工处理的方法包括:镭射工艺或刻蚀工艺,形成表面具有第一子围堤结构106和第二子围堤结构107的封装盖105,第一子围堤结构106、第二子围堤结构107和封装盖105为一体结构。
在其他实施例中,待封装晶圆芯片区域第一面未形成有第三围堤结构时,则第一子围堤结构以及第二子围堤结构的位置对应于第一围堤结构和感光元件之间的位置,且所述第一子围堤结构、第二子围堤结构分别位于感光元件相对的两侧。
需要说明的是,本实施例中以第二围堤结构包括宽度不同的第一子围堤结构和第二子围堤结构为例做示范性说明,使得后续去除封装盖的难度较低;在其他实施例中,第二围堤结构也可以包括宽度相同的第一子围堤结构和第二子围堤结构。
请继续参考图4,在所述第一子围堤结构106顶部表面、以及第二子围堤结构107顶部表面形成粘合剂层108。
第一子围堤结构106和第二子围堤结构107通过粘合剂层108与待封装晶圆100的第一面固定接合,在固定接合之后,第一子围堤结构106和粘合剂层108的厚度值之和、第二子围堤结构107和粘合剂层108的厚度值之和、第一围堤结构103的厚度值三者之间相等。
请参考图5,通过所述第二围堤结构将封装盖105和待封装晶圆100固定接合,且固定接合后,所述第二围堤结构位于第一围堤结构103和感光元件102之间,且所述第二围堤结构位于感光元件102的两侧,第一围堤结构103顶部表面与封装盖105表面相接触。
本实施例中,第二围堤结构包括第一子围堤结构106和第二子围堤结构107,通过所述第一子围堤结构106和第二子围堤结构107将封装盖105和待封装晶圆100固定接合。
本实施例中,通过粘合剂层108将封装盖105和待封装晶圆100固定接合,在固定接合时,确保封装盖105和待封装晶圆100的中心重合;并且,在固定接合后,所述第一子围堤结构106、第二子围堤结构107位于第一围堤结构103和感光元件102之间,且所述第一子围堤结构106位于感光元件102的一侧,第二子围堤结构107位于感光元件的另一侧;第一子围堤结构106、第二子围堤结构107与待封装晶圆100第一面相粘结,第一围堤结构103、第三围堤结构104顶部表面与封装盖105表面相接触但不粘结。
封装盖105与待封装晶圆100固定接合之后,第一围堤结构103完全覆盖于焊垫101表面、切割道区域120表面、以及焊垫101和切割道区域120之间的芯片区域110表面,且在切割道区域120内,第一围堤结构103顶部表面与封装盖105表面接触的面积、第一围堤结构103底部表面与待封装晶圆100第一面接触的面积相等,使得第一围堤结构103为切割道区域120的待封装晶圆100提供了足够的机械支撑强度,因此,后续在对芯片区域110进行封装处理的同时,能够对切割道区域120的待封装晶圆120第二面进行刻蚀、预切割等处理,从而提高封装的封装性能以及信耐性。
并且,由于在固定接合后,第一子围堤结构106顶部表面、第二子围堤结构107顶部表面与待封装晶圆100第一面相粘结,而第一围堤结构103顶部表面、第三围堤结构104顶部表面与封装盖105相接触但不粘结,后续在去除部分厚度的第一子围堤结构106之后,仅通过第二子围堤结构107使待封装晶圆100与封装盖105固定接合,则待封装晶圆100与封装盖105之间的固定接合强度降低了;在切割待封装晶圆100形成单颗晶粒之后,通过向封装盖105施加一定的作用力,即可使第二子围堤结构107从晶粒表面脱落,达到封装盖105与晶粒之间分离的目的。
在其他实施例中,第一子围堤结构和第二子围堤结构通过干膜工艺形成,则第一子围堤结构和第二子围堤结构顶部具有一定的粘性,通过压合封装盖和待封装晶圆,第一子围堤结构顶部表面、第二子围堤结构顶部表面与待封装晶圆第一面通过直接键合的方式进行固定接合。需要说明的是,通过直接键合方式进行固定接合时,第一子围堤结构的厚度值、第二子围堤结构的厚度值、第一围堤结构的厚度值三者之间相等。
请参考图6,对所述待封装晶圆100的第二面进行减薄;对减薄后待封装晶圆100的第二面进行刻蚀,形成贯穿所述待封装晶圆100的通孔109,所述通孔109暴露出待封装晶圆100第一面的焊垫101。
具体的,将所述待封装晶圆100第二面进行减薄至预定厚度,所述减薄工艺可以是机械研磨或化学机械研磨等。将待封装晶圆100减薄至预定厚度后,通过光刻工艺及干法刻蚀工艺,对焊垫101对应位置的待封装晶圆100进行刻蚀形成通孔109,所述通孔109底部暴露出焊垫101。
由于在切割道区域120内,第一围堤结构103底部表面与待封装晶圆100第一面接触的面积、第一围堤结构103顶部表面与封装盖105表面接触的面积相等,使得切割道区域120具有较大的机械强度,切割道区域120具有的支撑强度较大,因此,在对焊垫101对应位置的待封装晶圆100进行刻蚀的同时,也可以对切割道区域120对应的部分厚度的待封装晶圆100进行刻蚀,从而切割道区域120的待封装晶圆100变薄,减少后续切割待封装晶圆100所需的切割时间,且避免待封装晶圆100由于切割时间过长而造成待封装晶圆100破裂的问题。
并且,后续在对切割道区域进行切割之前,若能对切割道区域第二面进行预切割处理,则有利于提高封装效率,提高封装性能以及信耐性;所述预切割处理需要在切割道区域具有较大的支撑强度的条件下进行,防止在预切割处理过程中造成切割道区域破裂的问题。由前述分析可知,本实施例中切割道区域120具有较大的支撑强度,能够避免在预切割处理过程中造成切割道区域120破裂的问题,因此,本实施例中在形成通孔109之后,还包括步骤:对待封装晶圆100切割道区域120第二面进行预切割处理。
需要说明的是,在其他实施例中,对待封装晶圆切割道区域第二面进行预切割处理的工艺步骤也可以在后续形成金属层之后进行。
请参考图7,在所述待封装晶圆100的第二面和通孔109的侧壁形成绝缘层111,且暴露出通孔108底部的焊垫101。
所述绝缘层111为待封装晶圆100的第二面提供电隔离,并且还可以起到保护待封装晶圆100第二面的作用。所述绝缘层111的材料为氧化硅、氮化硅或绝缘树脂等绝缘材料。本实施例中,所述绝缘层111的材料为氧化硅。
作为一个实施例,所述绝缘层111的形成步骤包括:在所述待封装晶圆100的第二面和通孔109的底部和侧壁形成初始绝缘层;在所述初始绝缘层表面形成图形化的光刻胶层,所述图形化的光刻胶层暴露出通孔109底部的初始绝缘层;以所述图形化的光刻胶层为掩膜,刻蚀去除位于通孔109底部的初始绝缘层,暴露出通孔109底部的焊垫101,形成位于待封装晶圆100的第二面以及通孔109侧壁的绝缘层111。
请参考图8,在所述绝缘层111表面形成金属层112,且所述金属层112与焊垫101相连接。
所述金属层112的材料主要包括Cu、Al或它们的合金。本实施例中,所述金属层112与焊垫101下表面(下表面为焊垫101与待封装晶圆100第一面相接触的表面)相连接,在其他实施例中,金属层也可以与焊垫的侧壁相接触,保证金属层与焊垫之间电连接即可。
作为一个实施例,所述金属层112的形成步骤包括:形成覆盖于所述绝缘层111表面以及通孔109底部的金属膜;在所述金属膜表面形成图形化的光刻胶层;以所述图形化的光刻胶层为掩膜刻蚀所述金属膜,形成位于绝缘层111表面和焊垫101表面的金属层112。
请继续参考图8,在所述金属层112表面形成焊接凸起113。
所述焊接凸起113的材料为焊锡。在本实施例中,在形成焊接凸起113之前,在金属层112和绝缘层111表面形成保护层114,所述保护层114的材料为绝缘材料,起到保护金属层112不被氧化的作用。
作为一个实施例,在形成保护层114之后,采用刻蚀工艺刻蚀所述保护层114以形成暴露出部分金属层112表面的开口,在所述开口内填充满导电材料以形成焊接凸起113,所述焊接凸起113与金属层112电连接。
作为另一实施例,在形成保护层114之后,采用曝光显影工艺在所述保护层114内形成暴露出部分金属层112表面的开口,在所述开口内填充满导电材料以形成与金属层112电连接的焊接凸起113。
请参考图9,去除位于感光元件102一侧的部分厚度的第二围堤结构,且所述去除的第二围堤结构的宽度与去除前第二围堤结构的宽度相同。
本实施例中,第二围堤结构包括第一子围堤结构106和第二子围堤结构107,且第一子围堤结构106的宽度大于第二子围堤结构107的宽度,为了尽量降低后续去除封装盖105的难度,本实施例中,去除位于感光元件102一侧的部分厚度的第二围堤结构的方法为:去除部分厚度的第一子围堤结构106。
本实施例中,由于去除的第一子围堤结构106的宽度与去除前第一子围堤结构106的宽度相同,因此,封装盖105与待封装晶圆100之间不再通过第一子围堤结构106固定接合,封装盖105和待封装晶圆100之间仅通过第二子围堤结构107相粘结。
本实施例中,为了降低切割工艺的难度,提高封装工艺的效率,在去除部分厚度的第一子围堤结构106的同时,去除位于第一子围堤结构106正上方的封装盖105,切割去除的封装盖105的宽度与第一子围堤结构106的宽度相等,使封装盖105内具有开口150。
采用切片刀切割或激光切割的工艺切割所述第一子围堤结构106。
在切割去除部分厚度的第一子围堤结构106的工艺过程中,切割工艺不可避免的会带来杂质,而第三围堤结构104阻挡所述杂质落入感光元件102所在的区域内,防止杂质对感光元件102造成污染或损伤。
需要说明的是,在其他实施例中,在切割去除部分厚度的第一子围堤结构106的同时,也可以切割去除与第一子围堤结构106相邻的部分宽度的第三围堤结构104和第一围堤结构103,如图10所示,使得切割工艺具有较大的切割制程窗口,对切割工艺的精度要求较低,从而降低切割工艺难度。
请参考图11,沿切割道区域120对所述待封装晶圆100进行切割形成晶粒130,在切割待封装晶圆100的同时切割封装盖105。
对所述待封装晶圆100进行切割的工艺为切片刀切割或激光切割。由于激光切割具有更小的切口宽度,提高切割工艺的准确性,本实施例中采用激光对待封装晶圆100进行切割。
在切割形成晶粒130的过程中,封装盖105与晶粒130之间由第二子围堤结构107固定接合,因此,感光元件102仍处于空腔内,保证感光元件102不被切割形成晶粒130的工艺造成污染或损伤。
需要说明的是,由于第一围堤结构103顶部与封装盖105相接触但不粘结,在切割形成晶粒130之后,部分宽度的封装盖105自动脱落,所述自动脱落的部分宽度的封装盖105为:紧挨第一子围堤结构106的第一围堤结构103正上方的部分宽度的封装盖105。
请参考图12,在与封装盖105表面相对的另一面(封装盖105顶部表面)设置粘性胶带层140。
作为一个实施例,所述粘性胶带层140完全覆盖于封装盖105顶部表面;作为另一实施例,所述粘性胶带层140覆盖部分封装盖105顶部表面。
为了方便后续通过向粘性胶带层140施加作用力以去除与晶粒130粘结的封装盖105,本实施例中,所述粘性胶带层140除覆盖于封装盖105顶部表面外,还有一定长度的粘性胶带层140未与封装盖105相贴合。
需要说明的是,在其他实施例中,也可以在切割待封装晶圆形成晶粒之前,在封装盖顶部表面设置粘性胶带层。
请参考图13,通过对所述粘性胶带层140施加作用力而向封装盖105提供作用力,使第二子围堤结构107从晶粒130表面脱落,封装盖105与晶粒130之间分离。
本实施例中,在切割形成晶粒130后,晶粒130与封装盖105仅通过第二子围堤结构107固定接合;由于第二子围堤结构107的宽度小于第一子围堤结构106的宽度,通过设置具有较小宽度的第二子围堤结构107,使得第二子围堤结构107与晶粒130之间具有相对较小的粘结强度;因此,通过粘性胶带层140向封装盖105施加作用力,即可使第二子围堤结构107从晶粒130表面脱落,达到封装盖105与晶粒130之间分离的目的,避免了采用其他工艺去除封装盖105可能会对晶粒130造成的损伤。
作为一个实施例,所述作用力的方向为与封装盖105所在的平面相垂直的方向。
相应的,本实施例还提供一种晶圆级封装结构,请参考图5,包括:
待封装晶圆100,所述待封装晶圆100包括若干芯片区域110和位于芯片区域110之间的切割道区域120,且所述待封装晶圆100包括第一面和与所述第一面相对的第二面;
位于所述待封装晶圆100芯片区域110第一面的焊垫101和感光元件102;
覆盖于所述焊垫101表面的第一围堤结构103;
与所述待封装晶圆100第一面相对设置的封装盖105,且第一围堤结构103顶部表面与封装盖105表面相接触;
位于所述封装盖105表面的第二围堤结构,封装盖105与待封装晶圆100通过所述第二围堤结构固定接合,所述第二围堤结构位于第一围堤结构103和感光元件102之间,且所述第二围堤结构位于感光元件102的两侧。
以下将对晶圆级封装结构进行详细说明。
本实施例中,第一围堤结构103覆盖于焊垫101表面、切割道区域120表面、以及焊垫101与切割道区域120之间的芯片区域110表面,第一围堤结构103底部与待封装晶圆100的切割道区域120表面具有较大的接触面积,且位于切割道区域120的第一围堤结构103顶部与封装盖105表面接触面积、切割道区域120的第一围堤结构103底部与待封装晶圆100表面接触面积二者之间相等,因此,待封装晶圆100切割道区域120具有较大的机械强度。
综合上述分析可知,采用本实施例提供的晶圆级封装结构进行封装,在对待封装晶圆100芯片区域110第二面进行减薄、刻蚀工艺的同时,可对待封装晶圆100切割道区域120第二面进行刻蚀、预切割处理,减少封装工艺切割形成晶粒的切割时间,防止由于切割时间过长造成待封装晶圆100破裂,提高封装性能和信耐性。
在其他实施例中,第一围堤结构保证覆盖于焊垫表面即可,保护焊垫不受封装工艺的破坏。
本实施例中,所述第二围堤结构包括第一子围堤结构106和第二子围堤结构107,其中,第一子围堤结构106位于感光元件102的一侧,第二子围堤结构107位于感光元件102的另一侧,且第一子围堤结构106的宽度大于第二子围堤结构107的宽度。这样设置的好处在于:
在形成晶粒之前的多道封装工艺完成之后,切割去除部分厚度的第一子围堤结构106;在切割形成晶粒之后,晶粒与封装盖105之间仅通过第二子围堤结构107相粘结,设置宽度相对较小的第二子围堤结构107,能够使得晶粒与封装盖105之间的粘结强度小,通过向封装盖105施加一定的外力作用,即可使第二子围堤结构107从晶粒表面脱落,达到封装盖105与待封装晶圆100之间分离的目的,并且避免对晶粒造成不必要的损伤。并且,在切割待封装晶圆100形成晶粒之前,包括多道封装工艺步骤,封装盖105与待封装晶圆100之间需要具有足够的固定接合强度,从而防止在切割形成晶粒之前发生待封装晶圆100与封装盖105之间分离的问题,因此,设置比第一子围堤结构106宽度更宽的第二子围堤结构107,从而提高封装盖105与待封装晶圆100之间的固定接合的强度,保证在切割形成晶粒之前,待封装晶圆100和封装盖105之间具有较强的固定接合强度,防止在切割形成晶粒之前待封装晶圆100和封装盖105之间分离。
在本实施例中,所述第二围堤结构顶部表面具有粘合剂层108,且粘合剂层108与第二围堤结构的厚度值之和、以及第一围堤结构103的厚度值二者之间相等;第二围堤结构顶部表面与待封装晶圆100第一面通过粘合剂层108固定接合。具体的,所述第一子围堤结构106顶部表面以及第二子围堤结构107顶部表面具有粘合剂层108,且粘合剂层108与第一子围堤结构106的厚度值之和、粘合剂层108与第二子围堤结构107的厚度值之和、以及第一围堤结构103的厚度值三者之间相等;所述第一子围堤结构106顶部表面、以及第二子围堤结构107顶部表面与待封装晶圆100第一面通过粘合剂层108固定接合。
在其他实施例中,第一子围堤结构顶部表面、以及第二子围堤结构顶部表面与待封装晶圆第一面直接键合,使得封装盖与待封装晶圆固定接合,则第一子围堤结构的厚度值、第二子围堤结构的厚度值、第一围堤结构的厚度值三者之间相等。
所述第一子围堤结构106和第二子围堤结构107的材料为光刻胶、树脂、有机玻璃、无机玻璃或硅。作为一个实施例,所述第一子围堤结构106、第二子围堤结构107和封装盖105的材料相同时,所述第一子围堤结构106、第二子围堤结构107以及封装盖105为一体结构。
晶圆级封装结构还包括:位于待封装晶圆100芯片区域110第一面的第三围堤结构104,且所述第三围堤结构104的厚度值与第一围堤结构103的厚度值相等,且所述第三围堤结构104位于感光元件102与第一子围堤结构106之间、以及感光元件102与第二子围堤结构107之间,所述第三围堤结构104顶部表面与封装盖105表面相接触。
第三围堤结构104既可以为待封装晶圆100和封装盖105之间提供支撑作用,又可以保护感光元件102,防止封装工艺过程中的杂质进入感光元件102所在的区域,避免对感光元件102造成污染或损伤。
在同一芯片区域110的第一围堤结构103、第三围堤结构104、以及第一围堤结构103和第三围堤结构104之间的芯片区域110第一面构成环形凹槽。
请参考图9及图10,本发明又一实施例还提供一种晶圆级封装结构,与前一实施例提供的晶圆级封装结构不同的是:封装盖105内具有开口150,且所述开口150暴露出感光元件102一侧的第二围堤结构顶部表面。
在封装盖105内具有开口150的好处在于:由于开口150的存在,使得封装盖105与待封装晶圆100之间仅通过感光元件102另一侧的第二围堤结构固定接合,在切割形成晶粒之后,封装盖105与晶粒之间的粘结强度(固定接合强度)变弱,通过向封装盖105施加一定的作用力,即使感光元件102另一侧的第二围堤结构从晶粒表面脱落,达到去除封装盖105的目的;并且,由于感光元件102另一侧的第二围堤结构使封装盖105与待封装晶圆100相粘结,在切割待封装晶圆100的切割道区域120时,封装盖105与第三围堤结构104之间仍形成有空腔,防止杂质落入感光元件102所在的区域内。
本实施例中,第二围堤结构包括第一子围堤结构106和第二子围堤结构107,且第一子围堤结构106的宽度大于第二子围堤结构107的宽度,所述开口150位于第一子围堤结构106的顶部,且暴露出第一子围堤结构106的顶部表面。所述开口150的宽度大于或等于第一子围堤结构106的宽度,且所述第一子围堤结构的厚度值小于第二子围堤结构的厚度值。
由于第一子围堤结构106的宽度大于第二子围堤结构107的宽度,使得封装盖105与待封装晶圆100之间的粘结强度尽可能的低,从而降低了使封装盖105脱落的难度。
所述晶圆级封装结构还包括:位于待封装晶圆100第二面的通孔,所述通孔暴露出焊垫101表面;位于待封装晶圆100第二面以及通孔侧壁的绝缘层111,且所述绝缘层111暴露出通孔底部的焊垫101;位于绝缘层111表面的金属层112,且所述金属层112与焊垫101相连接;位于所述金属层112表面的焊接凸起113;位于金属层112和绝缘层111表面的保护层114。
虽然本发明披露如上,但本发明并非限定于此。任何本领域技术人员,在不脱离本发明的精神和范围内,均可作各种更动与修改,因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (19)

1.一种晶圆级封装结构,其特征在于,包括:
待封装晶圆,所述待封装晶圆包括若干芯片区域以及位于芯片区域之间的切割道区域;
位于所述待封装晶圆芯片区域表面的焊垫和感光元件;
与所述待封装晶圆表面相对设置的封装盖;
覆盖于焊垫表面、切割道区域表面、以及焊垫与切割道区域之间的芯片区域表面的第一围堤结构,且第一围堤结构顶部表面与封装盖表面相接触且不固定接合;
位于所述封装盖表面的第二围堤结构,封装盖与待封装晶圆通过所述第二围堤结构固定接合,所述第二围堤结构位于第一围堤结构和感光元件之间,且所述第二围堤结构位于感光元件的两侧;
所述第二围堤结构包括第一子围堤结构和第二子围堤结构,其中,第一子围堤结构位于感光元件的一侧,第二子围堤结构位于感光元件的另一侧,且第一子围堤结构的宽度大于第二子围堤结构的宽度。
2.根据权利要求1所述晶圆级封装结构,其特征在于,还包括:位于待封装晶圆芯片区域表面的第三围堤结构,所述第三围堤结构的厚度值与第一围堤结构的厚度值相等,且所述第三围堤结构位于感光元件与第二围堤结构之间,所述第三围堤结构顶部表面与封装盖表面相接触。
3.根据权利要求1所述晶圆级封装结构,其特征在于,所述第二围堤结构顶部表面具有粘合剂层,且粘合剂层与第二围堤结构的厚度值之和与第一围堤结构的厚度值相等,所述第二围堤结构顶部表面与待封装晶圆表面通过粘合剂层固定接合。
4.根据权利要求1所述晶圆级封装结构,其特征在于,所述第二围堤结构的材料为光刻胶、树脂、有机玻璃、无机玻璃或硅。
5.根据权利要求4所述晶圆级封装结构,其特征在于,所述第二围堤结构和封装盖的材料相同时,所述第二围堤结构以及封装盖为一体结构。
6.根据权利要求1所述晶圆级封装结构,其特征在于,所述封装盖内具有开口,且所述开口暴露出感光元件一侧的第二围堤结构顶部表面。
7.根据权利要求6所述晶圆级封装结构,其特征在于,所述开口位于第一子围堤结构顶部,且暴露出第一子围堤结构的顶部表面。
8.根据权利要求7所述晶圆级封装结构,其特征在于,所述开口的宽度大于或等于第一子围堤结构的宽度,且所述第一子围堤结构的厚度值小于第二子围堤结构的厚度值。
9.一种封装方法,其特征在于,包括:
提供如权利要求1至5任一项所述的晶圆级封装结构,且所述晶圆级封装结构的待封装晶圆包括位于芯片区域之间的切割道区域,形成有焊垫和感光元件的待封装晶圆的表面为第一面,与所述第一面相对的表面为第二面;
对所述晶圆级封装结构的待封装晶圆的第二面进行减薄;
对减薄后待封装晶圆的第二面进行刻蚀,形成贯穿所述待封装晶圆的通孔,所述通孔暴露出待封装晶圆第一面的焊垫;
在所述待封装晶圆的第二面和通孔的侧壁形成绝缘层,且暴露出通孔底部的焊垫;
在所述绝缘层表面形成金属层,且所述金属层与焊垫相连接,在所述金属层表面形成焊接凸起;
去除位于感光元件一侧的部分厚度的第二围堤结构,且所述去除的第二围堤结构的宽度与去除前第二围堤结构的宽度相同;
沿切割道区域对所述待封装晶圆进行切割形成晶粒,在切割待封装晶圆的同时切割封装盖;
向封装盖提供作用力,使得位于感光元件另一侧的第二围堤结构从晶粒表面脱落,封装盖与晶粒之间分离。
10.根据权利要求9所述封装方法,其特征在于,所述向封装盖提供作用力的方法为:在与所述封装盖表面相对的另一面设置粘性胶带层,通过对所述粘性胶带层施加作用力而向封装盖提供作用力,使位于感光元件另一侧的第二围堤结构从晶粒表面脱落,封装盖与晶粒之间分离。
11.根据权利要求9所述封装方法,其特征在于,去除位于感光元件一侧的部分厚度的第二围堤结构的方法为:去除部分厚度的第一子围堤结构以及位于第一子围堤结构正上方的封装盖,在封装盖内形成开口。
12.根据权利要求9所述封装方法,其特征在于,在去除部分厚度的第二围堤结构的同时,去除与所述第二围堤结构相邻的部分宽度的第一围堤结构和第三围堤结构。
13.根据权利要求9所述封装方法,其特征在于还包括步骤:对待封装晶圆切割道区域第二面进行预切割处理。
14.根据权利要求9所述封装方法,其特征在于,采用切片刀切割或激光切割的工艺去除所述部分厚度的第二围堤结构。
15.根据权利要求9所述封装方法,其特征在于,所述晶圆级封装结构的形成步骤包括:
提供待封装晶圆,所述待封装晶圆包括若干芯片区域,且所述待封装晶圆芯片区域表面具有焊垫和感光元件;
形成覆盖于所述焊垫表面的第一围堤结构;
提供封装盖,在所述封装盖表面形成第二围堤结构;
通过所述第二围堤结构将封装盖和待封装晶圆固定接合,固定接合后,所述第二围堤结构位于第一围堤结构和感光元件之间,且所述第二围堤结构位于感光元件的两侧,第一围堤结构顶部表面与封装盖表面相接触。
16.根据权利要求15所述封装方法,其特征在于,还包括步骤:在所述待封装晶圆芯片区域表面形成第三围堤结构,所述第三围堤结构的厚度值与第一围堤结构的厚度值相等,且在固定接合后,所述第三围堤结构位于感光元件与第二围堤结构之间,所述第三围堤结构顶部与封装盖表面相接触。
17.根据权利要求16所述封装方法,其特征在于,所述第三围堤结构和第一围堤结构在同一道工艺步骤中形成。
18.根据权利要求15所述封装方法,其特征在于,形成所述第二围堤结构的方法为:提供初始封装盖,对所述初始封装盖进行加工处理,形成表面具有第一子围堤结构和第二子围堤结构的封装盖。
19.根据权利要求15所述封装方法,其特征在于,形成所述第二围堤结构的方法为:通过光刻工艺形成第一子围堤结构和第二子围堤结构。
CN201410129134.3A 2014-04-01 2014-04-01 晶圆级封装结构以及封装方法 Active CN103904093B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410129134.3A CN103904093B (zh) 2014-04-01 2014-04-01 晶圆级封装结构以及封装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410129134.3A CN103904093B (zh) 2014-04-01 2014-04-01 晶圆级封装结构以及封装方法

Publications (2)

Publication Number Publication Date
CN103904093A CN103904093A (zh) 2014-07-02
CN103904093B true CN103904093B (zh) 2017-04-19

Family

ID=50995340

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410129134.3A Active CN103904093B (zh) 2014-04-01 2014-04-01 晶圆级封装结构以及封装方法

Country Status (1)

Country Link
CN (1) CN103904093B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104637967A (zh) * 2015-02-13 2015-05-20 苏州晶方半导体科技股份有限公司 封装方法及封装结构
WO2017202239A1 (zh) * 2016-05-25 2017-11-30 苏州晶方半导体科技股份有限公司 半导体芯片的封装方法以及封装结构
CN105977271A (zh) * 2016-05-30 2016-09-28 苏州晶方半导体科技股份有限公司 封装结构及封装方法
US20200243588A1 (en) * 2016-05-30 2020-07-30 China Wafer Level Csp Co., Ltd. Packaging structure and packaging method
CN107611151B (zh) * 2017-09-05 2020-04-17 华天科技(昆山)电子有限公司 改善可靠性的影像传感器封装结构
CN109360860B (zh) * 2018-09-25 2023-10-24 苏州科阳光电科技有限公司 一种晶圆封装结构及其制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103400807A (zh) * 2013-08-23 2013-11-20 苏州晶方半导体科技股份有限公司 影像传感器的晶圆级封装结构及封装方法
CN103400808A (zh) * 2013-08-23 2013-11-20 苏州晶方半导体科技股份有限公司 影像传感器的晶圆级封装结构及封装方法
CN203967091U (zh) * 2014-04-01 2014-11-26 苏州晶方半导体科技股份有限公司 晶圆级封装结构

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IL133453A0 (en) * 1999-12-10 2001-04-30 Shellcase Ltd Methods for producing packaged integrated circuit devices and packaged integrated circuit devices produced thereby
US20080191334A1 (en) * 2007-02-12 2008-08-14 Visera Technologies Company Limited Glass dam structures for imaging devices chip scale package
US9768223B2 (en) * 2011-12-21 2017-09-19 Xintec Inc. Electronics device package and fabrication method thereof

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103400807A (zh) * 2013-08-23 2013-11-20 苏州晶方半导体科技股份有限公司 影像传感器的晶圆级封装结构及封装方法
CN103400808A (zh) * 2013-08-23 2013-11-20 苏州晶方半导体科技股份有限公司 影像传感器的晶圆级封装结构及封装方法
CN203967091U (zh) * 2014-04-01 2014-11-26 苏州晶方半导体科技股份有限公司 晶圆级封装结构

Also Published As

Publication number Publication date
CN103904093A (zh) 2014-07-02

Similar Documents

Publication Publication Date Title
CN103904093B (zh) 晶圆级封装结构以及封装方法
CN103400807B (zh) 影像传感器的晶圆级封装结构及封装方法
CN108597998A (zh) 晶圆级系统封装方法及封装结构
CN103400808B (zh) 影像传感器的晶圆级封装结构及封装方法
JPH1050887A (ja) 半導体パッケージング装置及び方法
CN106415817B (zh) 用于晶片级封装的切割方法和具有适于晶片级封装的切割结构的半导体芯片
CN105374783A (zh) 半导体边界保护密封剂
CN105575825A (zh) 芯片封装方法及封装组件
CN105070734A (zh) 封装结构及封装方法
KR20190099731A (ko) 보강용 탑 다이를 포함하는 반도체 패키지 제조 방법
CN103762221B (zh) 晶圆级封装结构及其形成方法、以及封装方法
CN104495741A (zh) 表面传感芯片封装结构及制作方法
CN203967091U (zh) 晶圆级封装结构
TWI713849B (zh) 半導體製程及半導體結構
CN203481209U (zh) 影像传感器的晶圆级封装结构
CN205810785U (zh) 封装结构
CN105118843B (zh) 封装结构及封装方法
CN102122624B (zh) 晶圆封装方法
CN203434141U (zh) 影像传感器的晶圆级封装结构
JP2003124388A (ja) ウェハレベルチップスケールパッケージおよびそれを製造する方法
JP4415443B2 (ja) 集積回路装置とその製法、及び、半導体ウエハ乃至保護基板の積層体
CN216288383U (zh) 一种半导体芯片的封装结构
CN205159327U (zh) 影像传感芯片封装结构
CN203746855U (zh) 晶圆级封装结构
CN204991710U (zh) 封装结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant