JP2003124388A - ウェハレベルチップスケールパッケージおよびそれを製造する方法 - Google Patents

ウェハレベルチップスケールパッケージおよびそれを製造する方法

Info

Publication number
JP2003124388A
JP2003124388A JP2001397829A JP2001397829A JP2003124388A JP 2003124388 A JP2003124388 A JP 2003124388A JP 2001397829 A JP2001397829 A JP 2001397829A JP 2001397829 A JP2001397829 A JP 2001397829A JP 2003124388 A JP2003124388 A JP 2003124388A
Authority
JP
Japan
Prior art keywords
chip
solder balls
insulating layer
solder
active area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2001397829A
Other languages
English (en)
Inventor
Chin-Ying Tsai
金英 蔡
Ming-Chung Sung
明忠 栄
Yun-Shien Yeh
雲賢 葉
Masayuki Oi
政幸 大井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Apack Technologies Inc
Original Assignee
Apack Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Apack Technologies Inc filed Critical Apack Technologies Inc
Publication of JP2003124388A publication Critical patent/JP2003124388A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05008—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body, e.g.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05024—Disposition the internal layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05569—Disposition the external layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10157—Shape being other than a cuboid at the active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Dicing (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 チップ、少なくとも一つの絶縁層、応力緩衝層、多数の
第１半田ボールおよび多数の第２半田ボールを持つウェ
ハレベルチップスケールパッケージ。下部絶縁層を覆う
ために上部絶縁層を使用することによって絶縁層間の剥
離効果が緩和される。更に応力緩衝層および階段状構造
を備えたチップを形成することにより、応力緩衝層の剥
離効果もまた緩和され、一方パッケージの中への湿気の
浸透の可能性は最小化される。上記のウェハレベルチッ
プスケールパッケージを製造する方法もまた紹介されて
いる。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は一般にウェハレベルチッ
プスケールパッケージ（ＷＬＣＳＰ）に関し、より詳細
にはウェハレベルチップスケールパッケージのチップ上
に形成される絶縁層間の剥離効果を緩和する構造と方法
に関する。
【従来の技術】
【０００２】我々の近代社会における高度に進んだ電気
通信に従って、マルチメディアへの適用の市場は急速に
広がっている。集積回路用のパッケージ技術は、電子装
置用にデジタル化され、ネットワーク適用性があり、局
部的接続可能であり、および人間化された電子装置の影
響に応じて発展されなければならない。前記目的を達成
するために、高処理速度、多機能性、統合的、小容積、
軽量および低コストが総て要求される。従って集積回路
パッケージ技術が、超小型化されかつ高密度な方向に向
かって発展されてきた。典型的なチップスケールパッケ
ージは、内部パッケージチップの側部の長さの１．２倍
未満の側部の長さを持つか、またはチップ面積／パッケ
ージ面積がパッケージの８０％よりも大きい。しかしな
がらチップスケールパッケージは非常に小さい区域の内
部でさえ依然としてその機能を果たすことができ、かつ
標準表面実装技術（ＳＭＴ）およびその装置を採用でき
る。チップスケールパッケージは工業において広く適用
されてきている。
【０００３】図１から図７は、従来のウェハレベルチッ
プスケールパッケージの製造プロセスを示す。図１にお
いてウェハ１００が与えられている。第１絶縁層１０２
がそのウェハ１００の上に形成される。第２絶縁層１０
４が第１絶縁層１０２の上に形成される。パターン化さ
れた導電線が、ウェハ１００の各チップ上のパッド位置
が再配分できるように第１絶縁層１０２と第２絶縁層１
０４間に形成される。
【０００４】図２において、第１ボール配置プロセスが
実施される。第１半田ボール１０６が第２絶縁層１０４
の上の各々のボール下冶金（ＵＢＭ）の上に形成され
る。第１半田ボール１０６は、再配分されたＵＢＭ上に
配置される。第１ボール配置プロセスの前に、溶剤また
は他の半田ペーストをＵＢＭ上に塗布して、第１半田ボ
ール１０６とその対応するＵＢＭとの間の接着性を強化
することができる。
【０００５】図３において、応力緩衝層１０８がウェハ
１００の上に形成される。応力緩衝層１０８は、第１半
田ボールとキャリヤーとの間の接合の信頼性が改善され
るように、第１半田ボール１０６を包み込みかつ有望な
応力緩衝機能を持つ。
【０００６】図４において、研削ステップが応力緩衝層
１０８および第１半田ボール１０６の両方に実施され
る。研削ステップは、応力緩衝層１０８が適当な厚みに
達するまで続けられる。研削ステップの後、第１半田ボ
ール１０６は、第１半田ボール１０６の表面部分および
応力緩衝層１０８の上部表面が共に露出されるように適
当な厚みに研磨される。
【０００７】図５において、第２ボール配置プロセスが
実施される。第２半田ボール１１０は、露出された第１
半田ボール１０６上に配置される。第１と第２半田ボー
ル１０６，１１０との間の接着性を改善するために、第
２ボール配置プロセスの前に、溶剤または他の半田ペー
ストを第１半田ボール１０６の露出表面部分の上に塗布
してもよい。
【０００８】図６において、第２半田ボール１１０を第
１半田ボール１０６上に配置した後に半田裏打ちステッ
プが実施される。第１および第２半田ボール１０６，１
１０の材料溶融により、第２半田ボール１１０の底部は
第１半田ボール１０６の露出部に載せられる。
【発明が解決しようとする課題】
【０００９】図７は、従来のウェハレベルチップスケー
ルパッケージの絶縁層間の剥離問題の発生を示す。従来
のウェハレベルチップスケールパッケージでは、異なる
絶縁層の熱膨張係数（ＣＴＥ）の差または貧弱な接着性
が絶縁層間で剥離問題を生じさせ、デバイスの歩留まり
と信頼性に影響を与えている。
【００１０】従って、従来のウェハレベルチップスケー
ルパッケージにおいて、パッケージの歩留まりと信頼性
に影響を与える剥離問題が、異なる絶縁層の熱膨張係数
の差または貧弱な接着性によって引き起こされている。
【００１１】更に、湿気が絶縁層とウェハ間の境界をパ
ッケージ内へと容易に通過することができるので、従っ
て歩留まりと信頼性は更に影響を受ける。
【課題を解決するための手段】
【００１２】本発明は、ウェハレベルチップスケールパ
ッケージの異なる絶縁層の熱膨張係数の差または貧弱な
接着性によって起こされる剥離問題を防止する構造と製
造方法を提供する。
【００１３】本発明において、一つのチップ、少なくと
も一つの絶縁層、一つの応力緩衝層、多数の第１半田ボ
ールおよび多数の第２半田ボールを含むウェハレベルチ
ップスケールパッケージが形成される。前記チップはそ
の上に一つの活性区域を持つ。多くのパッドおよびパッ
ドが露出された状態でパッドを保護する一つの保護層
が、その活性区域に形成される。前記チップは、活性区
域の厚みよりも薄い周辺厚みを有する。チップの周辺と
活性区域間の厚みの差は、ウェハの厚みの約１／３から
１／２である。
【００１４】第１絶縁層が活性区域の上に形成され、一
方第２絶縁層は第１絶縁層の上に形成され、第１絶縁層
はこうして第２絶縁層によって覆われる。パターン導電
層がチップの上のパッドの再配分層として第１と第２絶
縁層との間に形成される。多くのボール下冶金が第２絶
縁層の上に形成され、そして再配分層を経てチップ上の
パッドに電気的に接続される。本発明は、第１絶縁層を
第２絶縁層で包み込むことにより二つの絶縁層間の剥離
問題を防止する構造を備える。
【００１５】第１半田ボールは、第１半田ボールがそこ
に接続されるボール下冶金の上に配置される。研磨され
た後、第１半田ボールの高さは研磨される前のそれの高
さの約１／４から１／２である。
【００１６】応力緩衝層がチップの上に形成され、その
応力緩衝層はチップの活性層と周辺層の両方を覆うよう
な方法で配列される。更に応力緩衝層は第１半田ボール
も覆い、第１半田ボールの表面部分のみを露出させたま
まに残す。チップの周辺層と活性層との間の厚みの差に
より、チップの側部区域は応力緩衝層によって完全に覆
われる。従って、剥離問題は効果的に防止され、湿気の
浸透を起こす機会は大幅に低減される。
【００１７】第２半田ボールが第１半田ボール上に形成
され、かつ第１半田ボールの露出部分に接続される。研
磨された後の第１半田ボールの高さプラス第２半田ボー
ルの高さの合計は、約３００ミクロンから７００ミクロ
ンである。
【００１８】本発明は更に、ウェハレベルチップスケー
ルパッケージの製造方法を提供する。多くのチップを備
えたウェハが与えられる。各チップは、その上に一つの
活性区域を持つ。複数のパッドおよび一つの不活性化層
が、各チップの活性区域の上に形成される。不活性化層
はチップの表面を保護するために使用され、かつパッド
を露出させる。第１絶縁層および第２絶縁層が、活性区
域の上に順番に形成される。第２絶縁層は第１絶縁層の
上に形成され、かつ第１絶縁層を包み込む。加えて、第
１絶縁層と第２絶縁層との間に形成されたパターン化痕
跡はチップの再配分層として使用される。第１絶縁層を
包み込むために第２絶縁層を使用する構造は層間の結合
を改善し、かつ、異なる熱膨張係数または貧弱な接着性
によって生じる剥離問題を防止する。
【００１９】多数の第１半田ボールがチップの上に形成
され、その後に半田裏打ちプロセスが続く。予備切断ス
テップが、チップ間に多数の溝を形成するために実施さ
れる。応力緩衝層が、ウェハの上に形成される。溝は応
力緩衝層で満たされ、一方第１半田ボールはそれによっ
て覆われる。次いで、応力緩衝層は、第１半田ボールを
露出するために研磨される。次いで、多数の第２半田ボ
ールが、露出された第１半田ボール上に形成され、その
後に半田裏打ちプロセスが続く。第２半田ボールは、こ
うして露出された第１半田ボールの上に固定される。次
いで、チップが分離されるように、個別化プロセスがウ
ェハに実施される。
【００２０】本発明において、予備切断ステップで使用
される切断道具は、チップ分離用の個別化ステップに使
用される刃よりも広い刃を有する。予備切断ステップに
おいて形成される溝の深さは、ウェハの厚みの約１／２
から１／３である。個別化の後、チップ周辺と応力緩衝
層間の結合部は、応力緩衝層が剥離するのを効果的に防
止して、湿気の浸透を生じる可能性を低減する。。
【００２１】加えて、研磨された後の第１半田ボールの
高さは、研磨される前の高さの約１／４から１／２であ
る。
【００２２】上記の一般的な記述および以下の詳細な記
述は例示用および説明用のみであり、特許請求された本
発明を限定するものではない。
【発明の実施の形態】
【００２３】図８から１５は、本発明の一つの実施例に
おけるウェハレベルチップスケールパッケージの製造プ
ロセスを示す。図８において、周辺区域２００ｂによっ
て囲まれた活性区域２００ａを備えたウェハ２００が与
えられている。活性区域２００ａのみを覆う第１絶縁層
２０２が、ウェハ２００の上に形成される。
【００２４】図９において、第２絶縁層２０４が形成さ
れる。第２絶縁層２０４は第１絶縁層２０２の上に配置
され、かつ、その中に第１絶縁層２０２を包み込むのに
十分な大きさである。第１絶縁層２０２が第２絶縁層２
０４の内部に覆われることにより、熱膨張係数の差また
は貧弱な接着性によって起こされる第１絶縁層２０２と
第２絶縁層２０４間の剥離問題が回避される。
【００２５】図１６において、第１と第２絶縁層２０
２，２０４との間に形成される再配分層が示される。ウ
ェハ２００は、その上に多くのパッド２１８と不活性化
層２１９を有する。前記パッド２１８は、その後のボー
ル配置プロセスを援助するために、第１と第２絶縁層２
０２，２０４との間の再配分層２２０を経て、第２絶縁
層２０４のボール下冶金（ＵＢＭ）２２２に電気的に接
続される。
【００２６】図１６および１０を参照して、第１ボール
配置プロセスが第１および第２絶縁層２０２，２０４を
製造した後に実施される。第１半田ボール２０６が、ボ
ール下冶金２２２の上に形成される。半田裏打ちステッ
プが実施され、その結果第１半田ボール２０６がボール
下冶金２２２に実装される。第１半田ボール２０６とボ
ール下冶金２２２との間の接着性を改善するために、第
１半田ボール２０６を形成する前に、溶剤または他の半
田ペーストがボール下冶金２２２の上に塗布されてもよ
い。
【００２７】図１１において、予備切断プロセスはウェ
ハ２００の周辺区域２００ｂに溝２１２を形成するため
に実施される。溝の深さは、ウェハ２００の厚みの約１
／３から１／２である。加えて、予備切断プロセスに使
用される切断道具は、チップを分離するためにその後の
個別化プロセスで使用される刃よりも広い刃を持つ。
【００２８】図１２において、第１半田ボール２０６を
囲むために応力緩衝層２０８がウェハ２００の上に形成
される。応力緩衝層２０８は、溝２１２がそれによって
満たされるように、ウェハ２００の活性区域２００ａと
周辺区域２００ｂの上に全体的に配分される。チップの
接続側は、それによってこうして完全に囲まれる。溝２
１２によって形成される階段状結合部は、応力緩衝層２
０８と第２絶縁層２０４間、または応力緩衝層２０８と
ウェハ２００間の接着性を改善できる。
【００２９】図１３において、応力緩衝層２０８および
その中の第１半田ボール２０６は、第１半田ボール２０
６の高さがその元の高さの約１／４から１／２になるま
で、研磨される。研磨された第１半田ボール２０６の各
々は、露出された平面部分２０６ａおよびボール下冶金
２２２に接続された接続部分２０６ｂを持つ。接続部分
２０６ｂは、依然として応力緩衝層２０８によって囲ま
れている。
【００３０】図１４において、第２半田ボール２１０を
第１半田ボール２０６の露出された平面部分２０６ａの
上に配置するために、第２ボール配置プロセスが実施さ
れる。第２ボール配置プロセスの前に、溶剤または他の
半田ペーストが第１半田ボール２０６の露出表面部分２
０６ａの上に塗布されてもよい。
【００３１】図１５において、個別化プロセスがウェハ
に実施され、その結果ウェハ上のチップは個々のチップ
に分割される。ここで使用される切断道具は予備切断プ
ロセスで使用される刃よりも狭い刃を持ち、その結果溝
２１２内部の応力緩衝層２０８は完全には除去されな
い。個別化された結果、階段状結合部が応力緩衝層２０
８とウェハ２００間に形成される。階段状構造は、応力
緩衝層２０８の剥離の発生を防止する。更にこのような
構造は、外部湿気がパッケージの中に浸透する径路を長
くする。湿気浸透によって起こされる問題は、こうして
解決される。
【００３２】
【発明の効果】従って上記ウェハレベルチップスケール
パッケージは、以下の利点を持つ。すなわち、
【００３３】１．熱膨張係数の差またはその貧弱な接着
性によって起こされる絶縁層間の剥離問題が改善され
る。
【００３４】２．熱膨張係数の差またはその貧弱な接着
性によって起こされる応力緩衝層と第２絶縁層間、また
は応力緩衝層とウェハ間の剥離問題が改善される。
【００３５】３．結合部の階段状構造は外部からの湿気
が浸透する径路を長くし、その結果湿気によって起こさ
れる問題が解決される。
【００３６】４．上の利点により、歩留まりと信頼性が
強化される。
【００３７】本発明の他の実施例は、ここに開示された
本発明の明細書を考慮しかつそれを実行することによ
り、当該技術に習熟した人々には明白であろう。本明細
書および実施例は例示のみとして考慮されるべきであ
り、本発明の真の請求範囲およびその真意は特許請求の
範囲によって示される、ということが意図されている。
【図面の簡単な説明】
【図１】従来のウェハレベルチップスケールパッケージ
の製造方法を示す図。
【図２】従来のウェハレベルチップスケールパッケージ
の製造方法を示す図。
【図３】従来のウェハレベルチップスケールパッケージ
の製造方法を示す図。
【図４】従来のウェハレベルチップスケールパッケージ
の製造方法を示す図。
【図５】従来のウェハレベルチップスケールパッケージ
の製造方法を示す図。
【図６】従来のウェハレベルチップスケールパッケージ
の製造方法を示す図。
【図７】従来のウェハレベルチップスケールパッケージ
の絶縁層の剥離効果を示す図。
【図８】本発明の一つの好ましい実施例のウェハレベル
チップスケールパッケージを示す図。
【図９】本発明の一つの好ましい実施例のウェハレベル
チップスケールパッケージを示す図。
【図１０】本発明の一つの好ましい実施例のウェハレベ
ルチップスケールパッケージを示す図。
【図１１】本発明の一つの好ましい実施例のウェハレベ
ルチップスケールパッケージを示す図。
【図１２】本発明の一つの好ましい実施例のウェハレベ
ルチップスケールパッケージを示す図。
【図１３】本発明の一つの好ましい実施例のウェハレベ
ルチップスケールパッケージを示す図。
【図１４】本発明の一つの好ましい実施例のウェハレベ
ルチップスケールパッケージを示す図。
【図１５】本発明の一つの好ましい実施例のウェハレベ
ルチップスケールパッケージを示す図。
【図１６】本発明の一つの好ましい実施例のウェハレベ
ルチップスケールパッケージの第１絶縁層と第２絶縁層
との間の再配分層を示す図。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 大井 政幸 台湾新竹科學工業園區カ行五路３號

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】 複数のチップをその上に持つウェハを準
    備し、ここで各チップは複数のパッドをその上に備えた
    活性区域および前記パッドが露出された状態で前記ウェ
    ハを保護する不活性化層を持ち、 前記チップの上に複数の第１半田ボールを形成し、 前記チップに第１半田ボールを実装するために第１半田
    裏打ちプロセスを実施し、 前記チップ間に複数の溝を形成するために予備切断プロ
    セスを実施し、 前記溝を埋めおよび前記第１半田ボールを包み込むため
    に前記ウェハの上に応力緩衝層を形成し、 前記第１半田ボールの表面部分および前記応力緩衝層の
    上部表面が露出されるように前記応力緩衝層を適当な厚
    みに研磨し、 前記露出された第１半田ボールの上に複数の第２半田ボ
    ールを形成し、 前記第２半田ボールを前記第１半田ボールに実装するた
    めに第２半田裏打ちプロセスを実施し、および前記チッ
    プを分離する個別化プロセスを実施するステップを有す
    る、 ことを特徴とするウェハレベルチップスケールパッケー
    ジの製造方法。
  2. 【請求項２】 前記第１半田ボールを前記チップの上に
    形成する前に、 前記チップの前記活性区域の上に位置された第１絶縁層
    を形成し、および前記第１絶縁層の上に複数のボール下
    冶金を形成するステップを更に有する、 ことを特徴とする請求項１に記載の製造方法。
  3. 【請求項３】 活性区域および前記活性区域の周辺の周
    辺区域を持つチップであって、複数のパッドと不活性化
    層が前記パッドを露出させた状態で前記活性区域の上に
    形成され、かつ、前記周辺区域の厚みは前記活性区域の
    それよりも小さいチップ、 前記活性区域の上に位置された少なくとも一つの絶縁層
    であって、前記絶縁層はその中に再配分層を持つ絶縁
    層、 前記再配分層を経て前記パッドに電気的に接続された複
    数のボール下冶金、 前記ボール下冶金の上に形成されると共に当該ボール下
    冶金に接続された複数の第１半田ボール、 その一部が露出された状態で前記第１半田ボールを覆う
    ための前記チップ上の応力緩衝層、および前記第１半田
    ボールのその露出された部分の上の複数の第２半田ボー
    ルを有する、 ことを特徴とするウェハレベルチップスケールパッケー
    ジ。
  4. 【請求項４】 活性区域および前記活性区域の周辺の周
    辺区域を持つチップであって、複数のパッドと不活性化
    層が前記パッドを露出させた状態で前記活性区域の上に
    形成され、かつ、前記周辺区域の厚みは前記活性区域の
    それよりも小さいチップ、 前記活性区域の上に形成された第１絶縁層、 前記第１絶縁層の上に形成されかつそれを覆う第２絶縁
    層、 前記第２絶縁層の上の複数のボール下冶金、 前記ボール下冶金の上に形成されかつそれに接続される
    複数の第１半田ボール、 前記チップの上に形成されかつ前記第１半田ボールを包
    み込む応力緩衝層であって、前記第１半田ボールの表面
    部分は研磨後に露出された応力緩衝層、および前記第１
    半田ボールのその露出部分の上の複数の第２半田ボール
    を有する、 ことを特徴とするウェハレベルチップスケールパッケー
    ジ。
JP2001397829A 2001-10-17 2001-12-27 ウェハレベルチップスケールパッケージおよびそれを製造する方法 Withdrawn JP2003124388A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW090125638A TW506097B (en) 2001-10-17 2001-10-17 Wafer level chip scale package structure and its manufacturing method
TW90125638 2001-10-17

Publications (1)

Publication Number Publication Date
JP2003124388A true JP2003124388A (ja) 2003-04-25

Family

ID=21679504

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001397829A Withdrawn JP2003124388A (ja) 2001-10-17 2001-12-27 ウェハレベルチップスケールパッケージおよびそれを製造する方法

Country Status (3)

Country Link
US (1) US20030071354A1 (ja)
JP (1) JP2003124388A (ja)
TW (1) TW506097B (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7169691B2 (en) * 2004-01-29 2007-01-30 Micron Technology, Inc. Method of fabricating wafer-level packaging with sidewall passivation and related apparatus
US7626269B2 (en) * 2006-07-06 2009-12-01 Micron Technology, Inc. Semiconductor constructions and assemblies, and electronic systems
TWI336502B (en) * 2006-09-27 2011-01-21 Advanced Semiconductor Eng Semiconductor package and semiconductor device and the method of making the same
US8129845B2 (en) * 2007-09-25 2012-03-06 Stats Chippac, Ltd. Semiconductor device and method of forming interconnect structure in non-active area of wafer
US7935408B2 (en) * 2007-10-26 2011-05-03 International Business Machines Corporation Substrate anchor structure and method
US8264089B2 (en) 2010-03-17 2012-09-11 Maxim Integrated Products, Inc. Enhanced WLP for superior temp cycling, drop test and high current applications
US8581394B2 (en) * 2010-06-21 2013-11-12 Samsung Electro-Mechanics Co., Ltd Semiconductor package module and electric circuit assembly with the same
US8610267B2 (en) * 2010-07-21 2013-12-17 Taiwan Semiconductor Manufacturing Company, Ltd. Reducing delamination between an underfill and a buffer layer in a bond structure
CN108780772B (zh) * 2017-02-13 2023-07-14 深圳市汇顶科技股份有限公司 硅通孔芯片的二次封装方法及其二次封装体
US10276481B2 (en) * 2017-06-26 2019-04-30 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure having a plurality of conductive balls having narrow width for the ball waist

Also Published As

Publication number Publication date
US20030071354A1 (en) 2003-04-17
TW506097B (en) 2002-10-11

Similar Documents

Publication Publication Date Title
US9012269B2 (en) Reducing warpage for fan-out wafer level packaging
JP4400898B2 (ja) チップサイズパッケージ及びその製造方法
US9716080B1 (en) Thin fan-out multi-chip stacked package structure and manufacturing method thereof
US8030769B2 (en) Grooving bumped wafer pre-underfill system
US6548376B2 (en) Methods of thinning microelectronic workpieces
US6495916B1 (en) Resin-encapsulated semiconductor device
TWI733049B (zh) 半導體封裝及其製造方法
KR20190053235A (ko) 웨이퍼 레벨 패키지 및 방법
US7425503B1 (en) Apparatus and method for enhanced thermal conductivity packages for high powered semiconductor devices
KR20060020822A (ko) 반도체 칩 패키지 및 그 제조방법
JP2008235401A (ja) 半導体装置及びその製造方法
JP2007088453A (ja) スタックダイパッケージを製造する方法
JP2011054921A (ja) パッケージ構造の製造方法
JP2003124388A (ja) ウェハレベルチップスケールパッケージおよびそれを製造する方法
US10872845B2 (en) Process for manufacturing a flip chip semiconductor package and a corresponding flip chip package
JP2000228465A (ja) 半導体装置及びその製造方法
TWI224840B (en) Method for fabricating flip chip ball grid array package
CN116936378A (zh) 一种高密度扇出型封装结构及封装方法
CN207250486U (zh) 晶圆级芯片封装结构
CN105006458A (zh) 一种带包封的芯片封装结构与实现工艺
CN107611096A (zh) 晶圆级芯片封装结构及其制备方法
CN107611095A (zh) 晶圆级芯片封装结构及其制备方法
KR101631406B1 (ko) 반도체 패키지 및 그 제조 방법
CN107611094A (zh) 晶圆级芯片封装结构及其制备方法
WO1999049512A1 (fr) Dispositif a semi-conducteur et procede de fabrication associe

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20050301