CN105006458A - 一种带包封的芯片封装结构与实现工艺 - Google Patents

一种带包封的芯片封装结构与实现工艺 Download PDF

Info

Publication number
CN105006458A
CN105006458A CN201510420475.0A CN201510420475A CN105006458A CN 105006458 A CN105006458 A CN 105006458A CN 201510420475 A CN201510420475 A CN 201510420475A CN 105006458 A CN105006458 A CN 105006458A
Authority
CN
China
Prior art keywords
wafer
insulating barrier
layer
chip
encapsulating structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201510420475.0A
Other languages
English (en)
Inventor
秦飞
别晓锐
史戈
安彤
武伟
肖智轶
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing University of Technology
Original Assignee
Beijing University of Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing University of Technology filed Critical Beijing University of Technology
Priority to CN201510420475.0A priority Critical patent/CN105006458A/zh
Publication of CN105006458A publication Critical patent/CN105006458A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种带包封的芯片封装结构与实现工艺，其工艺流程如下：提供晶圆；对晶圆背面进行减薄；翻膜后在所述晶圆功能面进行线路引出，形成金属布线层；在线路层上涂覆一层绝缘层；在该绝缘层上刻蚀出植球焊盘并植焊球；再次翻膜后对晶圆进行切割；在晶圆的背面覆盖一层绝缘层，同时，也会将切割道进行填充；将晶圆进行切割分离成单个芯片，形成六面包覆结构。该带包封的芯片封装结构可以改善产品生产过程中对硅造成的不良影响，如吸潮、分层或其他破损，提升芯片保护等级，减少包封材料CTE差距对芯片造成的影响。进而改善产品的可靠性，提高产品良率。

Description

一种带包封的芯片封装结构与实现工艺
技术领域
本发明涉及一种半导体芯片的晶圆级芯片尺寸封装工艺方法，尤其涉及一种带包封的芯片封装结构与实现工艺。
技术背景
晶圆级芯片尺寸封装是指整片wafer封装完成后，将wafer切割成单个芯片。分立为单个芯片以后，硅的侧壁及底部都是裸露的，这样与外界直接接触，可能会吸潮、分层或者受到其他损坏，引起一些可靠性问题。
发明内容
为了提升芯片保护等级，阻挡外界物质的侵蚀，减少包封材料CTE差距对芯片造成的影响，本发明提供了一种带包封的芯片封装结构与实现工艺。
一种带包封芯片封装结构与实现工艺，封装结构包括：芯片单元(9)及包覆芯片单元的第一绝缘层(6)和第二绝缘层(8)，芯片单元(9)的底部及两侧被第二绝缘层(8)包裹，芯片单元(9)的顶部被第一绝缘层(6)包裹；所述芯片单元(9)包括含有集成电路功能层的硅片(1)和氧化层(7)，含有集成电路功能层的硅片(1)位于芯片单元(9)的下方；所述氧化层(7)置于含有集成电路功能层的硅片(1)的上方；所述氧化层(7)中有若干PIN脚(2)，所述PIN脚(2)为金属引脚。
形成六面包覆结构的工艺流程有如下两种：
方法一：
1)提供晶圆；
2)在晶圆的功能面进行线路引出，形成金属布线层(3)，金属布线层(3)为单层金属或多层金属；若为多层金属，则金属布线层(3)的材质为铝、铜、镍、金中的一种或多种合金；
3)在相邻芯片之间的切割道(4)之间进行预切割。切割方式为刀切割或激光切割；
4)在晶圆的功能面填充一层第一绝缘层(6)，同时材料也会填充入切割道(4)内；
5)在绝缘层刻蚀出植球焊盘并植焊球(5)；
6)将植焊球后的晶圆翻膜后在背面进行研磨，研磨深度超过预切割终点位置；
8)在晶圆的背面覆盖一层第二绝缘层(8)；第二绝缘层(8)与第一绝缘层(6)的材质相同或不同。
9)将晶圆进行切割分离成单个芯片单元，形成六面包覆结构。
方法二：
1)提供晶圆；
2)对晶圆背面进行减薄；
3)翻膜后在所述晶圆功能面进行线路引出，形成金属布线层(3)。金属布线层(3)为单层金属或多层金属；若为多层金属，则金属布线层的材质为铝、铜、镍、金中的一种或多种的合金；
4)在线路层上(3)涂覆一层第一绝缘层(6)；
5)在该绝缘层刻蚀出植球焊盘并植焊球(5)；
6)再次翻膜后对晶圆进行切割；
7)在晶圆的背面覆盖一层第二绝缘层(8)；同时，也会将切割道(4)进行填充。第二绝缘层(8)的与第一绝缘层(6)的材质相同或不同。
8)将晶圆进行切割分离成单个芯片单元，形成六面包覆结构。
第一绝缘层(6)、第二绝缘层(8)的材料为有机材料，如聚酰亚胺(PI)、聚苯并噁唑(PBO)、苯并环丁烯(BCB)。
第一绝缘层(6)、第二绝缘层(8)的厚度范围由所封装的芯片单元(9)厚度决定。
在方法一中的步骤3)中预切割的深度为0.1～750μm。
本发明提出的有益效果是：该带包封的芯片封装结构与实现工艺，通过在芯片的四周及上下两面涂覆绝缘层，形成六面包覆结构，此结构可以改善产品生产过程中对硅造成的不良影响，如吸潮、分层或其他破损，提升芯片保护等级，减少包封材料CTE差距对芯片造成的影响。进而改善产品的可靠性，提高产品良率。
附图说明
图1为带包封的芯片封装结构的截面图。
图2为带包封的芯片封装结构的俯视图。
图中：1、含有集成电路功能层的硅片，2、PIN脚，3、金属布线层，4、切割道，5、焊球，6、第一绝缘层，7、氧化层，8、第二绝缘层，9、芯片单元。
具体实施方式
本发明提出一种带包封芯片封装结构与实现工艺，如图1所示，封装结构包括芯片单元(9)及包覆芯片单元的第一绝缘层(6)和第二绝缘层(8)，芯片单元(9)的底部及两侧被第二绝缘层(8)包裹，芯片单元(9)的顶部被第一绝缘层(6)包裹；所述芯片单元(9)包括含有集成电路功能层的硅片(1)和氧化层(7)，含有集成电路功能层的硅片(1)位于芯片单元(9)的下方；所述氧化层(7)置于含有集成电路功能层的硅片(1)的上方；所述氧化层(7)中有若干PIN脚(2)，所述PIN脚(2)为金属引脚。
如图1～2所示，形成六面包覆结构的工艺流程有如下两种：
方法一：
1)提供晶圆；
2)在晶圆的功能面进行线路引出，形成金属布线层(3)，金属布线层(3)为单层金属或多层金属；若为多层金属，则金属布线层(3)的材质为铝、铜、镍、金中的一种或多种合金；
3)在相邻芯片之间的切割道(4)之间进行预切割。切割方式为刀切割或激光切割；
4)在晶圆的功能面填充一层第一绝缘层(6)，同时材料也会填充入切割道(4)内；
5)在绝缘层刻蚀出植球焊盘并植焊球(5)；
6)将植焊球后的晶圆翻膜后在背面进行研磨，研磨深度超过预切割终点位置；
8)在晶圆的背面覆盖一层第二绝缘层(8)；第二绝缘层(8)与第一绝缘层(6)的材质相同或不同。
9)将晶圆进行切割分离成单个芯片单元，形成六面包覆结构。
方法二：
1)提供晶圆；
2)对晶圆背面进行减薄；
3)翻膜后在所述晶圆功能面进行线路引出，形成金属布线层(3)。金属布线层(3)为单层金属或多层金属；若为多层金属，则金属布线层的材质为铝、铜、镍、金中的一种或多种的合金；
4)在线路层上(3)涂覆一层第一绝缘层(6)；
5)在该绝缘层刻蚀出植球焊盘并植焊球(5)；
6)再次翻膜后对晶圆进行切割；
7)在晶圆的背面覆盖一层第二绝缘层(8)；同时，也会将切割道(4)进行填充。第二绝缘层(8)的与第一绝缘层(6)的材质相同或不同。
8)将晶圆进行切割分离成单个芯片单元，形成六面包覆结构。
以上实施例是参照附图，对本发明的优选实施例进行详细说明。本领域的技术人员通过对上述实施例进行各种形式上的修改或变更，但不背离本发明的实质的情况下，都落在本发明的保护范围之内。

Claims (9)

1.一种带包封芯片封装结构，其特征在于：该封装结构包括：芯片单元(9)及包覆芯片单元的第一绝缘层(6)和第二绝缘层(8)，芯片单元(9)的底部及两侧被第二绝缘层(8)包裹，芯片单元(9)的顶部被第一绝缘层(6)包裹；所述芯片单元(9)包括含有集成电路功能层的硅片(1)和氧化层(7)，含有集成电路功能层的硅片(1)位于芯片单元(9)的下方；所述氧化层(7)置于含有集成电路功能层的硅片(1)的上方；所述氧化层(7)中有若干PIN脚(2)。
2.根据权利要求1所述的一种带包封芯片封装结构，其特征在于：所述PIN脚(2)为金属引脚。
3.根据权利要求1所述的一种带包封芯片封装结构，其特征在于：第一绝缘层(6)、第二绝缘层(8)的材料为聚酰亚胺或聚苯并噁唑或苯并环丁烯。
4.根据权利要求1所述的一种带包封芯片封装结构，其特征在于：第一绝缘层(6)、第二绝缘层(8)的厚度范围由所封装的芯片单元(9)厚度决定。
5.一种基于权利要求1所述的带包封芯片封装结构的实现工艺，其特征在于：形成六面包覆结构的工艺流程如下，
1)提供晶圆；
2)在晶圆的功能面进行线路引出，形成金属布线层(3)，金属布线层(3)为单层金属或多层金属；若为多层金属，则金属布线层(3)的材质为铝、铜、镍、金中的一种或多种合金；
3)在相邻芯片之间的切割道(4)之间进行预切割；
4)在晶圆的功能面填充一层第一绝缘层(6)，同时材料也会填充入切割道(4)内；
5)在绝缘层刻蚀出植球焊盘并植焊球(5)；
6)将植焊球后的晶圆翻膜后在背面进行研磨，研磨深度超过预切割终点位置；
8)在晶圆的背面覆盖一层第二绝缘层(8)；第二绝缘层(8)与第一绝缘层(6)的材质相同或不同；
9)将晶圆进行切割分离成单个芯片单元，形成六面包覆结构。
6.一种基于权利要求1所述的带包封芯片封装结构的实现工艺，其特征在于：形成六面包覆结构的工艺流程如下，
1)提供晶圆；
2)对晶圆背面进行减薄；
3)翻膜后在所述晶圆功能面进行线路引出，形成金属布线层(3)；
4)在线路层上(3)涂覆一层第一绝缘层(6)；
5)在该绝缘层刻蚀出植球焊盘并植焊球(5)；
6)再次翻膜后对晶圆进行切割；
7)在晶圆的背面覆盖一层第二绝缘层(8)；同时，也会将切割道(4)进行填充；第二绝缘层(8)的与第一绝缘层(6)的材质相同或不同；
8)将晶圆进行切割分离成单个芯片单元，形成六面包覆结构。
7.根据权利要求5所述的带包封芯片封装结构的实现工艺，其特征在于：在步骤3)中预切割的深度为0.1～750μm。
8.根据权利要求5所述的带包封芯片封装结构的实现工艺，其特征在于：所述步骤3)中的切割方式为刀切割或激光切割。
9.根据权利要求5所述的带包封芯片封装结构的实现工艺，其特征在于：金属布线层(3)为单层金属或多层金属；若为多层金属，则金属布线层的材质为铝、铜、镍、金中的一种或多种的合金。
CN201510420475.0A 2015-07-16 2015-07-16 一种带包封的芯片封装结构与实现工艺 Pending CN105006458A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510420475.0A CN105006458A (zh) 2015-07-16 2015-07-16 一种带包封的芯片封装结构与实现工艺

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510420475.0A CN105006458A (zh) 2015-07-16 2015-07-16 一种带包封的芯片封装结构与实现工艺

Publications (1)

Publication Number Publication Date
CN105006458A true CN105006458A (zh) 2015-10-28

Family

ID=54379068

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510420475.0A Pending CN105006458A (zh) 2015-07-16 2015-07-16 一种带包封的芯片封装结构与实现工艺

Country Status (1)

Country Link
CN (1) CN105006458A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105405819A (zh) * 2015-11-06 2016-03-16 南通富士通微电子股份有限公司 金属化晶圆级封装方法
CN106684053A (zh) * 2017-03-10 2017-05-17 中芯长电半导体（江阴）有限公司 一种晶圆片级芯片规模封装结构及其制备方法
CN109727949A (zh) * 2019-02-22 2019-05-07 江苏汇成光电有限公司 一种硅片封装结构及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1452217A (zh) * 2002-04-15 2003-10-29 裕沛科技股份有限公司 晶圆型态封装及其制作方法
US6656758B1 (en) * 1999-10-13 2003-12-02 Sanyo Electric Co., Ltd. Method of manufacturing a chip size package
CN100452367C (zh) * 2004-09-17 2009-01-14 卡西欧计算机株式会社 具有密封膜的芯片尺寸的半导体装置及其制造方法
CN101552248A (zh) * 2008-03-31 2009-10-07 卡西欧计算机株式会社 半导体装置及其制造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6656758B1 (en) * 1999-10-13 2003-12-02 Sanyo Electric Co., Ltd. Method of manufacturing a chip size package
CN1452217A (zh) * 2002-04-15 2003-10-29 裕沛科技股份有限公司 晶圆型态封装及其制作方法
CN100452367C (zh) * 2004-09-17 2009-01-14 卡西欧计算机株式会社 具有密封膜的芯片尺寸的半导体装置及其制造方法
CN101552248A (zh) * 2008-03-31 2009-10-07 卡西欧计算机株式会社 半导体装置及其制造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105405819A (zh) * 2015-11-06 2016-03-16 南通富士通微电子股份有限公司 金属化晶圆级封装方法
CN105405819B (zh) * 2015-11-06 2018-12-11 通富微电子股份有限公司 金属化晶圆级封装方法
CN106684053A (zh) * 2017-03-10 2017-05-17 中芯长电半导体（江阴）有限公司 一种晶圆片级芯片规模封装结构及其制备方法
CN109727949A (zh) * 2019-02-22 2019-05-07 江苏汇成光电有限公司 一种硅片封装结构及其制备方法
CN109727949B (zh) * 2019-02-22 2024-04-16 江苏汇成光电有限公司 一种硅片封装结构及其制备方法

Similar Documents

Publication Publication Date Title
CN107275294B (zh) 薄型芯片堆叠封装构造及其制造方法
CN101335262B (zh) 叠层封装及其制造方法
KR100895813B1 (ko) 반도체 패키지의 제조 방법
US10679930B2 (en) Metal core solder ball interconnector fan-out wafer level package
TWI541954B (zh) 半導體封裝件及其製法
US20130288430A1 (en) Semiconductor device and method for manufacturing thereof
US8486803B2 (en) Wafer level packaging method of encapsulating the bottom and side of a semiconductor chip
US20240153861A1 (en) Manufacturing method of semiconductor package
CN102280433A (zh) 晶圆级芯片尺寸封装结构及其封装方法
WO2019127337A1 (zh) 一种半导体芯片的封装结构及其封装方法
CN103295926B (zh) 一种基于tsv芯片的互连封装方法
CN204130517U (zh) 带边缘保护的晶圆级芯片尺寸封装结构及芯片封装单元
CN105006458A (zh) 一种带包封的芯片封装结构与实现工艺
US9263335B2 (en) Discrete semiconductor device package and manufacturing method
US9418942B2 (en) Semiconductor device
KR101494814B1 (ko) 팬 아웃 반도체 패키지 및 그 제조 방법
CN207250486U (zh) 晶圆级芯片封装结构
CN107611092A (zh) 晶圆级芯片封装结构及其制备方法
US20030071354A1 (en) Wafer level chip scale package and method of fabricating the same
CN107611095A (zh) 晶圆级芯片封装结构及其制备方法
CN106129031A (zh) 芯片封装结构及其封装方法
CN107611094A (zh) 晶圆级芯片封装结构及其制备方法
CN107611096A (zh) 晶圆级芯片封装结构及其制备方法
CN207250482U (zh) 晶圆级芯片封装结构
CN207250487U (zh) 晶圆级芯片封装结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20151028

RJ01 Rejection of invention patent application after publication