CN109727949B - 一种硅片封装结构及其制备方法 - Google Patents
一种硅片封装结构及其制备方法 Download PDFInfo
- Publication number
- CN109727949B CN109727949B CN201910131730.8A CN201910131730A CN109727949B CN 109727949 B CN109727949 B CN 109727949B CN 201910131730 A CN201910131730 A CN 201910131730A CN 109727949 B CN109727949 B CN 109727949B
- Authority
- CN
- China
- Prior art keywords
- layer
- protective layer
- silicon wafer
- groove
- metal wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 82
- 239000010703 silicon Substances 0.000 title claims abstract description 82
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims abstract description 81
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 20
- 238000002360 preparation method Methods 0.000 title claims abstract description 8
- 239000010410 layer Substances 0.000 claims abstract description 172
- 239000011241 protective layer Substances 0.000 claims abstract description 74
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 73
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims abstract description 73
- 229910052751 metal Inorganic materials 0.000 claims abstract description 72
- 239000002184 metal Substances 0.000 claims abstract description 72
- 238000003466 welding Methods 0.000 claims abstract description 19
- 238000000034 method Methods 0.000 claims abstract description 4
- 229920002120 photoresistant polymer Polymers 0.000 claims description 29
- 239000000853 adhesive Substances 0.000 claims description 16
- 230000001070 adhesive effect Effects 0.000 claims description 16
- 238000003486 chemical etching Methods 0.000 claims description 10
- 239000007788 liquid Substances 0.000 claims description 9
- 238000009832 plasma treatment Methods 0.000 claims description 8
- 238000011161 development Methods 0.000 claims description 7
- 238000007711 solidification Methods 0.000 claims description 7
- 230000008023 solidification Effects 0.000 claims description 7
- 239000004642 Polyimide Substances 0.000 claims description 5
- 229910001080 W alloy Inorganic materials 0.000 claims description 5
- 229920001721 polyimide Polymers 0.000 claims description 5
- MAKDTFFYCIMFQP-UHFFFAOYSA-N titanium tungsten Chemical compound [Ti].[W] MAKDTFFYCIMFQP-UHFFFAOYSA-N 0.000 claims description 5
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 4
- 239000010931 gold Substances 0.000 claims description 4
- 229910052737 gold Inorganic materials 0.000 claims description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 3
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 claims description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 3
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 3
- 230000003247 decreasing effect Effects 0.000 claims description 3
- 238000009713 electroplating Methods 0.000 claims description 3
- 238000006552 photochemical reaction Methods 0.000 claims description 3
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 3
- 238000004544 sputter deposition Methods 0.000 claims description 3
- 239000010936 titanium Substances 0.000 claims description 3
- 229910052719 titanium Inorganic materials 0.000 claims description 3
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 claims description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 3
- 229910052721 tungsten Inorganic materials 0.000 claims description 3
- 239000010937 tungsten Substances 0.000 claims description 3
- 238000005530 etching Methods 0.000 abstract description 10
- 238000013461 design Methods 0.000 abstract description 8
- 239000004065 semiconductor Substances 0.000 abstract description 5
- 238000004021 metal welding Methods 0.000 abstract description 2
- 239000004411 aluminium Substances 0.000 description 9
- 238000010586 diagram Methods 0.000 description 7
- IAZDPXIOMUYVGZ-UHFFFAOYSA-N Dimethylsulphoxide Chemical compound CS(C)=O IAZDPXIOMUYVGZ-UHFFFAOYSA-N 0.000 description 4
- SECXISVLQFMRJM-UHFFFAOYSA-N N-Methylpyrrolidone Chemical compound CN1CCCC1=O SECXISVLQFMRJM-UHFFFAOYSA-N 0.000 description 4
- 239000004033 plastic Substances 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 239000000654 additive Substances 0.000 description 2
- 230000000996 additive effect Effects 0.000 description 2
- 239000012790 adhesive layer Substances 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 150000001412 amines Chemical class 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000002904 solvent Substances 0.000 description 2
- 238000006467 substitution reaction Methods 0.000 description 2
- 150000003457 sulfones Chemical group 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 239000003814 drug Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/023—Redistribution layers [RDL] for bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
Abstract
本发明公开了半导体器件领域内的一种硅片封装结构及其制备方法，封装结构包括硅片和铝垫上覆盖设有硅片护层，硅片护层上方设有第一绝缘保护层和粘附导电层，粘附导电层上侧设有金属布线层和第二绝缘保护层，第二绝缘保护层上开设有开窗槽；所述方法包括在硅片护层上方形成第一绝缘保护层；对需要形成金属布线层线路地方进行曝光和显影，露出部分金属接焊点并覆盖粘附导电层，将多余的金属区域去除形成金属布线层；最终在硅片上覆盖第二绝缘保护层，对需要形成新接焊点的地方进行曝光和显影，露出的金属布线层即新的接焊点区域。本发明能够重新安排接焊点到芯片的合理位置，芯片设计更灵活，解决拐角线路过蚀刻问题，提升IC芯片可靠度。
Description
技术领域
本发明属于半导体器件领域，特别涉及一种硅片封装结构及其制备方法。
背景技术
现有技术中， 集成电路器件通常包括被容纳在封装内的IC芯片或裸芯片。所述IC芯片通常包括利用已知的制造技术在半导体的薄晶圆上，由光刻图案导电及绝缘材料制成的电路。该封装支持并保护所述IC芯片，且提供所述电路与外部电路板之间的电连接。举例来说，一些已知的封装类型用来容纳IC芯片，如球栅阵列( ball grid array ,BGA)、针栅阵列( pin grid arrays ,PGA)、塑封引线芯片载体( plastic leaded chip carrier ,PLCC )、塑封扁平封装( plastic quadflat pack)以及其它。
封装，就是指把硅片上的电路管脚，用导线接引到外部接头处，以便与其它器件连接。封装形式是指安装半导体集成电路芯片用的外壳。它不仅起着安装、固定、密封、保护芯片及增强电热性能等方面的作用，而且还通过芯片上的接点用导线连接到封装外壳的引脚上，这些引脚又通过印刷电路板上的导线与其他器件相连接，从而实现内部芯片与外部电路的连接。
目前传统硅片的封装结构无法重新安排接焊点到芯片的任何合理位置，芯片在设计时不够灵活；传统的金属布线层采用直角拐角, 采用化学蚀刻将多余的金属区域去除从而形成金属线路时，其线路拐角处夹角处易发生蚀刻液堆积，导致拐角处底部金属过蚀刻，降低IC可靠度；基板与组件间的应力较大，组件不够可靠。
发明内容
本发明的目的之一是提供一种硅片封装结构，能够重新安排接焊点到芯片的任何合理位置，芯片设计时更加灵活，可以改善IC芯片的热性能、减小阻抗和限制感抗，降低基板与组件间的应力，组件更加可靠。
本发明的目的是这样实现的：一种硅片封装结构，包括硅片，所述硅片表面上分布设置有若干铝垫，所述硅片和铝垫上还覆盖设有硅片护层，硅片护层的厚度大于铝垫的厚度，硅片护层上对应各铝垫开设有若干铝垫槽，铝垫的外径大于铝垫槽的内径，所述硅片护层上方还覆盖设有采用聚酰亚胺制成的第一绝缘保护层，第一绝缘保护层下侧一体设置设有嵌入铝垫槽的下凸起，所述第一绝缘保护层位于下凸起的上方开设有开窗槽一，开窗槽一位于铝垫的上方，所述第一绝缘保护层的上方设置有粘附导电层，粘附导电层包括位于开窗槽一内的嵌入段以及位于第一绝缘保护层表面的上侧段，所述粘附导电层上侧覆盖设置有金属布线层，所述第一绝缘保护层和金属布线层上方覆盖设置有采用聚酰亚胺制成的第二绝缘保护层，所述第二绝缘保护层上开设有开窗槽二，所述金属布线层位于开窗槽二下方的部分设置为重新分布的接焊线路。
本发明通过在硅片的铝垫上覆盖一层硅片护层，在硅片护层上方形成一层厚度均一的第一绝缘保护层，将铝垫依次与粘附导电层、金属布线层相连接，使得金属布线层与铝垫相连通，就可以在金属布线层重新进行布线设计，第二绝缘保护层设置于金属布线层表面，第二绝缘保护层需开孔，露出金属布线层接焊点，用于后续封装步骤，第二绝缘保护层起到保护作用。与现有技术相比，本发明的有益效果在于：可以重新安排接焊线路的接点到IC芯片的任何合理位置，可增大I/O间距，提供较大的凸块面积，降低基板与组件间的应力，增加组件的可靠性，还可使IC芯片适用于不同的封装方式，最小化不可重复性成本的开销。
作为本发明的进一步改进，所述接焊线路位于第二绝缘保护层平面方向，接焊线路的线路拐角处倾斜设置，线路拐角处相邻的两夹角之和为270°，每个夹角为120°~150°。传统金属布线层采用直角拐角, 化学蚀刻将多余的金属区域去除从而形成接焊线路时，其拐角处夹角易发生蚀刻液堆积，蚀刻液长时间与底部金属层接触，造成蚀刻量过大，导致拐角处底部金属过蚀刻，底部倒角过大，与底层接触面变小，结合不牢固，实际导电线宽变窄，最终导致IC芯片可靠度降低；本方案的金属布线层拐角处采用钝角设计，避免浸入蚀刻液时，蚀刻液堆积在拐角夹角处，解决拐角的线路过蚀刻问题，加强金属布线层与粘附导电层的结合力，提升IC芯片可靠度，此种设计在进行JEDEC标准程序信赖性测试时，通过率明显提升。
作为本发明的进一步改进，所述硅片护层采用氮化钛、氧化钛或氧化硅制成。
作为本发明的进一步改进，所述开窗槽一呈梯形，开窗槽一的内径从上到下递减设置。本方案使得粘附导电层与第一绝缘保护层之间结合更加紧密，金属布线层的结构更加牢固可靠。
作为本发明的进一步改进，所述上侧段包括分别位于开窗槽一左右两侧的左侧段和右侧段。粘附导电层上侧段分布在开窗槽一两侧，使得粘附导电层与第一绝缘保护层之间更加紧密结合。
作为本发明的进一步改进，所述粘附导电层采用钛钨合金制成，钛和钨的含量比例为（0.9~1.1）:9，所述金属布线层采用金制成。粘附导电层主要有两个功能：一是当附着层，二是当保护层。粘附导电层钛钨合金跟铝垫能够形成良好的结合性，有效地强化了金属布线层跟硅片的结合强度；另外金跟铝在高温的工作环境下会形成合金，进而影响了IC 芯片的功能，而钛钨合金能够阻挡金跟铝形成合金。
本发明的目的之二是提供一种硅片封装结构的制备方法，能够快速制备出硅片封装结构。
本发明的目的是这样实现的：一种硅片封装结构的制备方法，包括如下步骤：
（1）在硅片表面上焊接固定若干铝垫；
（2）在硅片和铝垫上还覆盖固定一层硅片护层，硅片护层的厚度大于铝垫的厚度，然后在硅片护层上对应各铝垫开设若干铝垫槽，使得铝垫的外径大于铝垫槽的内径；
（3）在硅片护层和铝垫上覆盖固定第一绝缘保护层，使得第一绝缘保护层的下凸起嵌入铝垫槽内，第一绝缘保护层依次经曝光、显影、固化和电浆处理后，在位于铝垫上方的部分形成梯形开窗槽一，铝垫中部裸露出来；
（4）通过溅镀在第一绝缘保护层上方覆盖固定粘附导电层，使得粘附导电层的嵌入段嵌入开窗槽一内；
（5）在粘附导电层表面覆盖一层正型光阻层，使得正型光阻层填充掉粘附导电层嵌入段上方的梯形槽，通过光罩对正型光阻层进行曝光，正型光阻层发生光化学反应，再经显影、固化和电浆处理后，在正型光阻层上形成具有拐角的线形金属布线层槽，使得线形金属布线层槽的拐角处夹角为120°~150°；
(6) 通过电镀在正型光阻层的金属布线层槽内嵌装金属布线层；
(7)将正型光阻层移除，然后通过化学蚀刻将不在金属布线层下方的粘附导电层去除；
(8) 在第一绝缘保护层和金属布线层上方覆盖固定第二绝缘保护层，第二绝缘保护层依次经过曝光、显影、固化、电浆处理后形成开窗槽二，开窗槽二下方露出的金属布线层即为重新分布的接焊线路。
本发明在硅片的铝垫上覆盖一层硅片护层，在硅片护层上方形成一层厚度均一的第一绝缘保护层；在硅片上对需要形成金属布线层线路的地方进行曝光和显影，露出部分金属接焊点并覆盖粘附导电层；对需要形成金属布线层线路的地方进行曝光和显影，并在该区域表面沉积金属；通过化学蚀刻将多余的金属区域去除形成金属布线层；最终在硅片上覆盖第二绝缘保护层，并对需要形成新的接焊点的地方进行曝光和显影，露出的金属布线层即新的接焊点区域。与现有技术相比，本发明的有益效果在于：本方法可以重新安排接焊点到IC芯片的任何合理位置，使IC芯片在设计时可以更加灵活；可以改善IC芯片的热性能、减小阻抗和限制感抗。本方法在相同金属布线层宽度与相同蚀刻的情况下, 金属布线层拐角采用钝角设计，金属布线层与下方粘附导电层及第一绝缘保护层结合更牢固，IC芯片可靠度更高。
作为本发明的进一步改进，所述步骤（7）中化学蚀刻采用的药水为去光阻液。去光阻液的主要成分为N-甲基吡咯烷酮，质量占比约40%~60%；溶剂载体为砜类约占30%~50%，如二甲基亚砜；并添加胺类弱碱性添加剂。
附图说明
图1为本发明的硅片封装结构的俯视图。
图2为图1中A处的放大图。
图3为硅片封装结构在竖直方向的剖视图。
图4为硅片上封装第一绝缘保护层的结构示意图。
图5为硅片上封装粘附导电层的结构示意图。
图6为硅片上封装正型光阻层的结构示意图。
图7为通过光罩对正型光阻层进行曝光的结构示意图。
图8为在正型光阻层上形成金属布线层槽的结构示意图。
图9为在金属布线层槽内设置金属布线层的结构示意图。
图10为通过化学蚀刻将粘附导电层移除后的结构示意图。
图11为在硅片上封装第二绝缘保护层的结构示意图。
图12为在第二绝缘保护层上开设开窗槽二的结构示意图。
图13为铝垫和铝垫槽的结构示意图。
其中，1硅片，2铝垫，2a铝垫槽，3硅片护层，4第一绝缘保护层，4a下凸起，4b开窗槽一，5粘附导电层，5a嵌入段，5b上侧段，5b1左侧段，5b2右侧段，6金属布线层，7第二绝缘保护层，7a开窗槽二，8接焊线路，8a夹角，9正型光阻层，10光罩，11金属布线层槽。
具体实施方式
如图1-13所示，为一种硅片封装结构，包括硅片1，硅片1表面上分布设置有若干铝垫2，硅片1和铝垫2上还覆盖设有硅片护层3，硅片护层3的厚度大于铝垫2的厚度，硅片护层3上对应各铝垫2开设有若干铝垫槽2a，铝垫2的外径大于铝垫槽2a的内径，硅片护层3上方还覆盖设有采用聚酰亚胺制成的第一绝缘保护层4，第一绝缘保护层4下侧一体设置设有嵌入铝垫槽2a的下凸起4a，第一绝缘保护层4位于下凸起4a的上方开设有开窗槽一4b，开窗槽一4b位于铝垫2的上方，第一绝缘保护层4的上方设置有粘附导电层5，粘附导电层5包括位于开窗槽一4b内的嵌入段5a以及位于第一绝缘保护层4表面的上侧段5b，粘附导电层5上侧覆盖设置有金属布线层6，第一绝缘保护层4和金属布线层6上方覆盖设置有采用聚酰亚胺制成的第二绝缘保护层7，第二绝缘保护层7上开设有开窗槽二7a，金属布线层6位于开窗槽二7a下方的部分设置为重新分布的接焊线路8。接焊线路8位于第二绝缘保护层7平面方向，接焊线路8的线路拐角处倾斜设置，线路拐角处相邻的两夹角8a之和为270°，每个夹角8a为120°~150°。硅片护层3采用氮化钛、氧化钛或氧化硅制成。开窗槽一4b呈梯形，开窗槽一4b的内径从上到下递减设置。上侧段5b包括分别位于开窗槽一4b左右两侧的左侧段5b1和右侧段5b2。粘附导电层5采用钛钨合金制成，钛和钨的含量比例为（0.9~1.1）:9，金属布线层6采用金制成。
一种上述硅片封装结构的制备方法，包括如下步骤：
（1）在硅片1表面上焊接固定若干铝垫2；
（2）在硅片1和铝垫2上还覆盖固定一层硅片护层3，硅片护层3的厚度大于铝垫2的厚度，然后在硅片护层3上对应各铝垫2开设若干铝垫槽2a，使得铝垫2的外径大于铝垫槽2a的内径；
（3）在硅片护层3和铝垫2上覆盖固定第一绝缘保护层4，使得第一绝缘保护层4的下凸起4a嵌入铝垫槽2a内，第一绝缘保护层4依次经曝光、显影、固化和电浆处理后，在位于铝垫2上方的部分形成梯形开窗槽一4b，铝垫2中部裸露出来，如图4所示；
（4）通过溅镀在第一绝缘保护层4上方覆盖固定粘附导电层5，使得粘附导电层5的嵌入段5a嵌入开窗槽一4b内，如图5所示；
（5）如图6，在粘附导电层5表面覆盖一层正型光阻层9，使得正型光阻层9填充掉粘附导电层5嵌入段5a上方的梯形槽，如图7，通过光罩10对正型光阻层9进行曝光，正型光阻层9发生光化学反应，再经显影、固化和电浆处理后，在正型光阻层9上形成具有拐角的线形金属布线层槽11，使得线形金属布线层槽11的拐角处夹角8a为120°~150°，如图8所示；
(6) 通过电镀在正型光阻层9的金属布线层槽11内嵌装金属布线层6；
(7)将正型光阻层9移除，如图9所示，然后通过化学蚀刻将不在金属布线层6下方的粘附导电层5去除，如图10所示；步骤（7）中化学蚀刻采用的药水为去光阻液。去光阻液的主要成分为N-甲基吡咯烷酮，质量占比约40%~60%；溶剂载体为砜类约占30%~50%，如二甲基亚砜；并添加胺类弱碱性添加剂；
(8) 如图11，在第一绝缘保护层4和金属布线层6上方覆盖固定第二绝缘保护层7，第二绝缘保护层7依次经过曝光、显影、固化、电浆处理后形成开窗槽二7a，开窗槽二7a下方露出的金属布线层6即为重新分布的接焊线路8，如图12所示。
本发明通过在硅片1的铝垫2上覆盖一层硅片护层3，在硅片护层3上方形成一层厚度均一的第一绝缘保护层4，将铝垫2依次与粘附导电层5、金属布线层6相连接，使得金属布线层6与铝垫2相连通，就可以在金属布线层6重新进行布线设计，第二绝缘保护层7设置于金属布线层6表面，第二绝缘保护层7需开孔，露出金属布线层6接焊点，用于后续封装步骤，第二绝缘保护层7起到保护作用。本发明的优点在于：可以重新安排接焊线路8的接点到IC芯片的任何合理位置，可增大I/O间距，提供较大的凸块面积，降低基板与组件间的应力，增加组件的可靠性，还可使IC芯片适用于不同的封装方式，最小化不可重复性成本的开销。本发明的IC芯片在设计时可以更加灵活；可以改善IC芯片的热性能、减小阻抗和限制感抗。本方法在相同金属布线层宽度与相同蚀刻的情况下, 金属布线层6拐角采用钝角设计，金属布线层6与下方粘附导电层5及第一绝缘保护层4结合更牢固，IC芯片可靠度更高。
本发明并不局限于上述实施例，在本发明公开的技术方案的基础上，本领域的技术人员根据所公开的技术内容，不需要创造性的劳动就可以对其中的一些技术特征作出一些替换和变形，这些替换和变形均在本发明的保护范围内。
Claims (2)
1.一种硅片封装结构的制备方法，其特征在于，包括如下步骤：
（1）在硅片表面上焊接固定若干铝垫；
（2）在硅片和铝垫上还覆盖固定一层硅片护层，硅片护层的厚度大于铝垫的厚度，然后在硅片护层上对应各铝垫开设若干铝垫槽，使得铝垫的外径大于铝垫槽的内径；
（3）在硅片护层和铝垫上覆盖固定第一绝缘保护层，使得第一绝缘保护层的下凸起嵌入铝垫槽内，第一绝缘保护层依次经曝光、显影、固化和电浆处理后，在位于铝垫上方的部分形成梯形开窗槽一，铝垫中部裸露出来；
（4）通过溅镀在第一绝缘保护层上方覆盖固定粘附导电层，使得粘附导电层的嵌入段嵌入开窗槽一内；
（5）在粘附导电层表面覆盖一层正型光阻层，使得正型光阻层填充掉粘附导电层嵌入段上方的梯形槽，通过光罩对正型光阻层进行曝光，正型光阻层发生光化学反应，再经显影、固化和电浆处理后，在正型光阻层上形成具有拐角的线形金属布线层槽，使得线形金属布线层槽的拐角处夹角为120°~150°；
(6) 通过电镀在正型光阻层的金属布线层槽内嵌装金属布线层；
(7)将正型光阻层移除，然后通过化学蚀刻将不在金属布线层下方的粘附导电层去除；
(8) 在第一绝缘保护层和金属布线层上方覆盖固定第二绝缘保护层，第二绝缘保护层依次经过曝光、显影、固化、电浆处理后形成开窗槽二，开窗槽二下方露出的金属布线层即为重新分布的接焊线路；
制得的硅片封装结构，包括硅片，所述硅片表面上分布设置有若干铝垫，所述硅片和铝垫上还覆盖设有硅片护层，硅片护层的厚度大于铝垫的厚度，硅片护层上对应各铝垫开设有若干铝垫槽，铝垫的外径大于铝垫槽的内径，所述硅片护层上方还覆盖设有采用聚酰亚胺制成的第一绝缘保护层，第一绝缘保护层下侧一体设置设有嵌入铝垫槽的下凸起，所述第一绝缘保护层位于下凸起的上方开设有开窗槽一，开窗槽一位于铝垫的上方，所述第一绝缘保护层的上方设置有粘附导电层，粘附导电层包括位于开窗槽一内的嵌入段以及位于第一绝缘保护层表面的上侧段，所述粘附导电层上侧覆盖设置有金属布线层，所述第一绝缘保护层和金属布线层上方覆盖设置有采用聚酰亚胺制成的第二绝缘保护层，所述第二绝缘保护层上开设有开窗槽二，所述金属布线层位于开窗槽二下方的部分设置为重新分布的接焊线路；所述接焊线路位于第二绝缘保护层平面方向，接焊线路的线路拐角处倾斜设置，线路拐角处相邻的两夹角之和为270°，每个夹角为120°~150°；所述硅片护层采用氮化钛、氧化钛或氧化硅制成；所述开窗槽一呈梯形，开窗槽一的内径从上到下递减设置；所述上侧段包括分别位于开窗槽一左右两侧的左侧段和右侧段；所述粘附导电层采用钛钨合金制成，钛和钨的含量比例为（0.9~1.1）:9，所述金属布线层采用金制成。
2.根据权利要求1所述的一种硅片封装结构的制备方法，其特征在于，所述步骤（7）中化学蚀刻采用的药水为去光阻液。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910131730.8A CN109727949B (zh) | 2019-02-22 | 2019-02-22 | 一种硅片封装结构及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910131730.8A CN109727949B (zh) | 2019-02-22 | 2019-02-22 | 一种硅片封装结构及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109727949A CN109727949A (zh) | 2019-05-07 |
| CN109727949B true CN109727949B (zh) | 2024-04-16 |
Family
ID=66301671
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910131730.8A Active CN109727949B (zh) | 2019-02-22 | 2019-02-22 | 一种硅片封装结构及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109727949B (zh) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101026931A (zh) * | 2006-02-24 | 2007-08-29 | 佛山市顺德区顺达电脑厂有限公司 | 直角式信号线之制作方法及其电路板 |
| EP2317600A1 (en) * | 2009-11-02 | 2011-05-04 | Nxp B.V. | Electronic circuit having multiple transmission lines |
| KR20110076605A (ko) * | 2009-12-29 | 2011-07-06 | 하나 마이크론(주) | 반도체 패키지 및 그 제조 방법 |
| CN102856221A (zh) * | 2012-08-17 | 2013-01-02 | 江苏汇成光电有限公司 | Ic封装凸块的制造工艺 |
| CN105006458A (zh) * | 2015-07-16 | 2015-10-28 | 北京工业大学 | 一种带包封的芯片封装结构与实现工艺 |
| CN209312758U (zh) * | 2019-02-22 | 2019-08-27 | 江苏汇成光电有限公司 | 一种硅片封装结构 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100447968B1 (ko) * | 2001-08-07 | 2004-09-10 | 주식회사 하이닉스반도체 | 웨이퍼 레벨 패키지의 제조방법 |
| TWI420984B (zh) * | 2012-01-02 | 2013-12-21 | Shih Hua Technology Ltd | 印刷線路及觸摸屏之印刷線路 |
-
2019
- 2019-02-22 CN CN201910131730.8A patent/CN109727949B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101026931A (zh) * | 2006-02-24 | 2007-08-29 | 佛山市顺德区顺达电脑厂有限公司 | 直角式信号线之制作方法及其电路板 |
| EP2317600A1 (en) * | 2009-11-02 | 2011-05-04 | Nxp B.V. | Electronic circuit having multiple transmission lines |
| KR20110076605A (ko) * | 2009-12-29 | 2011-07-06 | 하나 마이크론(주) | 반도체 패키지 및 그 제조 방법 |
| CN102856221A (zh) * | 2012-08-17 | 2013-01-02 | 江苏汇成光电有限公司 | Ic封装凸块的制造工艺 |
| CN105006458A (zh) * | 2015-07-16 | 2015-10-28 | 北京工业大学 | 一种带包封的芯片封装结构与实现工艺 |
| CN209312758U (zh) * | 2019-02-22 | 2019-08-27 | 江苏汇成光电有限公司 | 一种硅片封装结构 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN109727949A (zh) | 2019-05-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6486549B1 (en) | Semiconductor module with encapsulant base | |
| JP4131595B2 (ja) | 半導体装置の製造方法 | |
| US6891276B1 (en) | Semiconductor package device | |
| US5953589A (en) | Ball grid array semiconductor package with solder balls fused on printed circuit board and method for fabricating the same | |
| US6162664A (en) | Method for fabricating a surface mounting type semiconductor chip package | |
| US7612445B2 (en) | Circuit apparatus and method of fabricating the apparatus | |
| JP5227501B2 (ja) | スタックダイパッケージ及びそれを製造する方法 | |
| EP1032041A2 (en) | Semiconductor device comprising an internal wiring pattern | |
| EP3018707B1 (en) | Method of manufacturing a semiconductor device | |
| KR101119708B1 (ko) | 집적 회로 다이를 패키징하는 방법 | |
| US20050110128A1 (en) | Highly reliable stack type semiconductor package | |
| US20060043605A1 (en) | Semiconductor device | |
| TWI227051B (en) | Exposed pad module integrated a passive device therein | |
| US20220102248A1 (en) | Concealed gate terminal semiconductor packages and related methods | |
| JP3823636B2 (ja) | 半導体チップモジュール及びその製造方法 | |
| US6989584B1 (en) | Semiconductor package device that includes a conductive trace with a routing line, a terminal and a lead | |
| CN109727949B (zh) | 一种硅片封装结构及其制备方法 | |
| TW200408095A (en) | Chip size semiconductor package structure | |
| KR100713931B1 (ko) | 고속 및 고성능의 반도체 패키지 | |
| CN209312758U (zh) | 一种硅片封装结构 | |
| KR100642748B1 (ko) | 리드 프레임과 패키지 기판 및 이들을 이용한 패키지 | |
| JPH0637233A (ja) | 半導体集積回路装置およびその製造方法 | |
| US9165867B1 (en) | Semiconductor device with lead frame contact solder balls and related methods | |
| JP3499392B2 (ja) | 半導体装置 | |
| TWI390701B (zh) | 免用基板與接針之半導體封裝構造及其製程 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |