JP3499392B2 - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP3499392B2
JP3499392B2 JP02742497A JP2742497A JP3499392B2 JP 3499392 B2 JP3499392 B2 JP 3499392B2 JP 02742497 A JP02742497 A JP 02742497A JP 2742497 A JP2742497 A JP 2742497A JP 3499392 B2 JP3499392 B2 JP 3499392B2
Authority
JP
Japan
Prior art keywords
circuit board
semiconductor device
view
hole
present
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP02742497A
Other languages
English (en)
Other versions
JPH10223671A (ja
Inventor
忠士 山口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP02742497A priority Critical patent/JP3499392B2/ja
Priority to TW086111829A priority patent/TW348304B/zh
Priority to US08/955,817 priority patent/US6198160B1/en
Priority to KR1019970065946A priority patent/KR19980070133A/ko
Priority to EP97121955A priority patent/EP0859411B1/en
Priority to DE69712596T priority patent/DE69712596T2/de
Priority to CN98104089A priority patent/CN1191389A/zh
Publication of JPH10223671A publication Critical patent/JPH10223671A/ja
Application granted granted Critical
Publication of JP3499392B2 publication Critical patent/JP3499392B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06136—Covering only the central area of the surface to be connected, i.e. central arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Description

【発明の詳細な説明】 【０００１】 【発明の属する技術分野】本発明は、半導体装置に関す
るものである。 【０００２】 【従来の技術】従来、半導体集積回路等の半導体素子を
パッケージングした集積回路パッケージでは、小型化及
び薄型化に対する要求が高まってきており、近年、メモ
リ系の半導体集積回路パッケージを中心に、素子自体の
寸法値に極めて近い寸法の集積回路パッケージとして、
例えば、特開平８−１２５０６６号公報に開示される、
所謂、チップ・スケール・パッケージ（Ｃ・Ｓ・Ｐ：Ｃ
ｈｉｐ・Ｓｃａｌｅ・Ｐａｃｋａｇｅ）が提案されてい
る。 【０００３】図８はかかる従来のチップ・スケール・パ
ッケージの断面図である。 【０００４】この図において、１は半導体素子であり、
その表面中央周辺にはパッド部２が形成されている。半
導体素子１表面の所定の位置には、エッチング等の手法
により、一部に突出部を形成した接続リード部４が絶縁
性接着材３により貼付され、ワイヤ５によりパッド部２
と接続される。その後、樹脂６により接続リード部４の
一部を露出させる形で封止成型を行い、露出した接続リ
ード部４の一部に半田からなる外部電極７を形成し、チ
ップ・スケール・パッケージを完成させる。 【０００５】 【発明が解決しようとする課題】しかしながら、上記し
た従来の半導体装置では、エッチング等の手法による接
続リード部の形成が難しく、コストダウンのために通常
行われるスタンピング等のプレス加工も不可能であり、
一部を露出させる樹脂封止成型の工程も容易には行えな
いとう問題点があり、技術的に満足できるものは得られ
なかった。 【０００６】本発明は、上記問題点を除去し、構造がシ
ンプルであり、容易に高密度実装化を図ることができる
表面実装型の半導体装置を提供することを目的とする。 【０００７】 【課題を解決するための手段】本発明は、上記目的を達
成するために、 〔１〕半導体装置において、裏面に複数の電極が形成さ
れた半導体素子と、貫通孔を備え、前記貫通孔を包囲す
るように表面に複数の導電パターンが配列され、前記貫
通孔より前記電極が露出するように前記半導体素子の前
記表面上に形成された回路板と、前記電極と前記回路板
に配列された前記導電パターンとを電気的に接続するワ
イヤとを有し、前記貫通孔の周辺は、前記ワイヤを含む
ように樹脂により封止され、前記樹脂から露出した前 記
回路板は屈曲し、露出した前記回路板に配列された前記
導電パターンと外部の回路基板とが電気的に接続される
ようにしたものである。 【０００８】 【発明の実施の形態】以下、本発明の実施例を図面を参
照しながら説明する。 【０００９】図１は本発明の第１実施例を示す半導体装
置の製造工程図（その１）、図２は本発明の第１実施例
を示す半導体装置の製造工程図（その２）である。 【００１０】（１）まず、図１（ａ）〔平面図〕及び図
１（ａ）′〔側面図〕に示すように、表面に絶縁層１１
及びパターン１２を形成した金属等からなる回路板１０
を用意する。この回路板１０の中央部には貫通孔１３が
設けられている。 【００１１】（２）次に、図１（ｂ）〔平面図〕及び図
１（ｂ）′〔側面図〕に示すように、回路板１０のパタ
ーン１２が形成された部分を湾曲突出させる形にプレス
加工等の手段を用いて形成する。 【００１２】（３）次に、図１（ｃ）に示すように、半
導体素子１４を用意する。その半導体素子１４の表面中
央部にはボンディング用のパッド１５が形成されてい
る。 【００１３】（４）次に、図１（ｄ）は、素子接着固定
のための接着材について示したものであり、この実施例
ではパッド１５の周囲を接着固定できるよう枠状に形成
したフィルム状の接着材１６を用いる。 【００１４】（５）次に、図２（ａ）〔平面図〕及び図
２（ａ）′〔側面図〕は、回路板１０を接着材１６を用
いて半導体素子１４の表面に固定した状態を示したもの
であり、半導体素子１４の表面に形成されたパッド１５
は貫通孔１３により露出した状態となっている。 【００１５】（６）次に、図２（ｂ）〔平面図〕及び図
２（ｂ）′〔側面図〕に示すように、露出したパッド１
５と回路板１０の表面に形成されたパターン１２をワイ
ヤ１７により接続させる。 【００１６】（７）次に、図２（ｃ）〔平面図〕及び図
２（ｃ）′〔側面図〕に示すように、貫通孔１３周辺の
エリアをワイヤ１７を含め、樹脂１８により封止成型を
行い、半導体装置を完成させる。 【００１７】（８）次に、図２（ｄ）〔平面図〕及び図
２（ｄ）′〔側面図〕に示すように、完成後の半導体装
置を回路基板（ボード）１９上に実装する。ここで、回
路基板１９の表面に形成されたパターン（図示なし）に
半田等の手段を用いて前述の回路板１０の表面に形成さ
れたパターン１２とを接続固定し、半導体装置として機
能させる。 【００１８】従来、素子表面にエッチング等のハイコス
トな手法を用いて特殊な形状に加工したリード部品を固
定し、ワイヤ配線接続後に一部を露出させる形で樹脂封
止成型、露出したリード部品の一部に外部電極を形成し
て得られていたものを、第１実施例によれば、金属系の
回路板を曲げ加工し、貼付、ワイヤ配線の後にワイヤ配
線の周辺部分のみを封止して得られるようにしたので、
構造も至ってシンプルであり、回路板の表面に形成する
パターンはプリント配線板の技術を応用できるため、従
来のリード部品とは比較にならない程、精密で微細な加
工が可能となり、更なる高密度実装の実現が期待でき
る。 【００１９】次に、本発明の第２実施例について説明す
る。 【００２０】図３は本発明の第２実施例を示す半導体装
置の製造工程図である。 【００２１】（１）まず、図３（ａ）〔平面図〕及び図
３（ａ）′〔側面図〕に示すように、表面に絶縁層２１
及びパターン２２を形成し、貫通孔２３を有した金属等
からなる回路板２０を用意する。この第２の実施例にお
いては、それに加えリブ２４も有している。 【００２２】（２）次に、図３（ｂ）〔平面図〕及び図
３（ｂ）′〔側面図〕に示すように、回路板２０を第１
実施例と同様、パターン２２が形成された部分を湾曲突
出させる形にプレス加工等の手段を用いて形成し、同時
にリブ２４も同方向に折曲加工する。 【００２３】（３）次に、図３（ｃ）〔平面図〕及び図
３（ｂ）′〔側面図〕に示すように、第１実施例同様、
半導体素子２５を接着材２６を用いて接着固定し、貫通
孔２３より露出した半導体素子２５の表面に形成された
ボンディング用のパッド２７と、回路板２０の表面に形
成されたパターン２２を、ワイヤ２８により配線接続す
る。 【００２４】（４）次に、図３（ｄ）〔平面図〕及び図
３（ｄ）′〔側面図〕に示すように、液状の樹脂２９に
より封止加工し、半導体装置を完成する。 【００２５】この実施例では、回路板に形成したリブ２
４は、樹脂封止の際の樹脂の流れ出し防止（ダム）の役
割を果たしている。 【００２６】このように、第２実施例によれば、回路板
に樹脂の流れ出し防止（ダム）の役割を果たすリブを設
けるようにしたので、液状の封止樹脂の採用が可能とな
り、工程を大幅に簡略化することができるとともに、素
子接着部分の湾曲変形を防止することができるため、接
着性の向上も期待することができる。 【００２７】次に、本発明の第３実施例について説明す
る。 【００２８】図４は本発明の第３実施例を示す半導体装
置の製造工程図（その１）、図５は本発明の第３実施例
を示す半導体装置の製造工程図（その２）である。 【００２９】（１）まず、図４（ａ）〔平面図〕及び図
４（ａ）′〔側面図〕に示すように、表面に絶縁層３１
及びパターン３２を形成し、貫通孔３３を有した金属等
からなる回路板３０を用意する。 【００３０】（２）次に、図４（ｂ）〔平面図〕及び図
４（ｂ）′〔側面図〕に示すように、回路板３０の両端
部をプレス等の手段を用い、円弧状に曲げ加工（所謂、
Ｊベンド）を施しておき、第１実施例と同様に、半導体
素子３４を接着材３５を用いて接着固定する。 【００３１】（３）次に、図５（ａ）〔平面図〕及び図
５（ａ）′〔側面図〕に示すように、第１実施例と同様
に、貫通孔３３より露出した半導体素子３４の表面に形
成されたボンディング用のパッド３６と、回路板３０の
表面に形成されたパターン３２をワイヤ３７により配線
接続する。 【００３２】（４）次に、図５（ｂ）〔平面図〕及び図
５（ｂ）′〔側面図〕に示すように、第１実施例と同様
に、貫通孔３３周辺のエリアをワイヤ３７を含め、樹脂
３８により封止成形を行い、回路板３０の両端部を半導
体素子３４を包み込むような形にプレス等の手段で曲げ
加工を行う。 【００３３】（５）そして、図５（ｃ）〔平面図〕及び
図５（ｃ）′〔側面図〕に示すように、完全なＪベンド
の形状として半導体装置を完成させる。 【００３４】上記したように、第３実施例では、半導体
素子３４を回路板３０で包み込むような形状とし、回路
基板（ボード）〔図示なし〕実装後の機械的強度も向上
させる役割を果たしている。 【００３５】このように、第３実施例によれば、半導体
素子を回路板で包み込むような形状としたので、回路基
板（ボード）実装後の機械的強度に優れ、高い信頼性を
確保することが可能であり、また、金属系の回路板で素
子自体を包んでいるため、シールド効果も期待でき、電
気的特性も向上する。 【００３６】次に、本発明の第４実施例について説明す
る図６は本発明の第４実施例を示す半導体装置の回路基
板への実装工程図である。 【００３７】（１）まず、図６（ａ）〔平面図〕及び図
６（ａ）′〔側面図〕に示すように、第３実施例と同様
な手法で得られた半導体装置４０を用意する。ここで、
４０Ａはパターンである。 【００３８】（２）次に、図６（ｂ）に示すように、半
導体装置４０を回路基板４１に半田４２付け等の手段を
用いて接続固定する。その上部に更に、同様の手法によ
り得られた半導体装置４０を積載する形で半田４２付け
等の手段を用いて実装し、必要であれば、更に、その上
方に別の半導体装置を積み重ね、所定数の積載実装状態
を確保する。 【００３９】上記したように、第４実施例では、半導体
素子３４を接着した回路板３０の上部表面に形成された
パターン４０Ａを用い、その上部に同様な手法で得られ
た別の半導体装置４０を半田４２付け等の手法で積載実
装している。 【００４０】このように、第４実施例によれば、回路基
板（ボード）上の実装面積を増やさずに、半導体装置の
処理容量を増すことが可能となる。これは従来のデュア
ル・インライン・パッケージ（Ｄ・Ｉ・Ｐ：Ｄｕａｌ・
Ｉｎｌｉｎｅ・Ｐａｃｋａｇｅ）型半導体装置等で行わ
れたスタック（積み重ね）実装と同様な効果を奏するこ
とができ、前述の従来例のＣ・Ｓ・Ｐ構造では全く不可
能な用法である。 【００４１】図７は本発明の第５実施例を示す半導体装
置の製造工程図である。 【００４２】（１）まず、図７（ａ）〔平面図〕及び図
７（ａ）′〔側面図〕に示すように、表面に絶縁層５１
及びパターン５２を形成し、貫通孔５３を有した金属等
からなる回路板５０を用意し、半導体素子５４を接着材
５５を用いて接着固定し、貫通孔５３より露出した半導
体素子５４の表面に形成されたボンディング用のパッド
５６と、回路板５０の表面に形成されたパターン５２を
ワイヤ５７により配線接続する。 【００４３】（２）次に、図７（ｂ）〔平面図〕及び図
７（ｂ）′〔側面図〕に示すように、第１実施例と同様
に、貫通孔５３の周辺のエリアをワイヤ５７を含め樹脂
５８により封止成形を行い、第３実施例と同様に、回路
板５０の両端部を半導体素子５４を包み込むような形に
（Ｌ字様に）プレス等の手段で曲げ加工を行う。 【００４４】（３）次に、図７（ｃ）〔平面図〕及び図
７（ｃ）′〔側面図〕に示すように、半田ボール等の電
極５９をパターン５２に固定し、半導体装置を完成す
る。 【００４５】上記したように、第５実施例は、回路基板
（ボード）〔図示なし〕への接続実装に電極（半田ボー
ル）５９を採用するようにしたので、近年、多ピンのロ
ジック系半導体装置で好んで用いられるようになってき
た、Ｂ・Ｇ・Ａ（Ｂａｌｌ・Ｇｒｉｄ・Ａｒｒａｙ）型
半導体装置と混載される場合に、リフロー条件等を合わ
せることが可能であるため、有利である。 【００４６】このように、第５実施例によれば、回路基
板（ボード）実装の際のリフロー条件の統一が図れると
ともに、装置完成後（半田ボール固定後）の電気特性確
認も回路板上部のパターンを用いて行うことができるの
で、半田ボールへのダメージ（プローブ針等による変形
等）が少なく、回路基板（ボード）実装後の目視検査の
難しい内側（半田ボール）の接続確認も装置回路板上部
のパターンを用いることにより、導通確認が可能である
ため、接続の完全性も保証できる。 【００４７】上記した第１、第２、第３及び第５実施例
により得られた表面実装型の半導体装置は回路基板（図
示なし）へ容易に実装することができる。 【００４８】なお、本発明は上記実施例に限定されるも
のではなく、本発明の趣旨に基づいて種々の変形が可能
であり、これらを本発明の範囲から排除するものではな
い。 【００４９】 【発明の効果】以上、詳細に説明したように、本発明に
よれば、以下のような効果を奏することができる。 【００５０】金属系の回路板を曲げ加工し、貼付、ワイ
ヤ配線の後にワイヤ配線の周辺部分のみを封止して得ら
れるようにしたので、構造がシンプルであり、回路板の
表面に形成するパターンはプリント配線板の技術を応用
できるため、従来のリード部品とは比較にならない程、
精密で微細な加工が可能であり、更なる高密度実装化を
図ることができる。
【図面の簡単な説明】 【図１】本発明の第１実施例を示す半導体装置の製造工
程図（その１）である。 【図２】本発明の第１実施例を示す半導体装置の製造工
程図（その２）である。 【図３】本発明の第２実施例を示す半導体装置の製造工
程図である。 【図４】本発明の第３実施例を示す半導体装置の製造工
程図（その１）である。 【図５】本発明の第３実施例を示す半導体装置の製造工
程図（その２）である。 【図６】本発明の第４実施例を示す半導体装置の回路基
板への実装工程図である。 【図７】本発明の第５実施例を示す半導体装置の製造工
程図である。 【図８】従来のチップ・スケール・パッケージの断面図
である。 【符号の説明】 １０，２０，３０，５０ 回路板 １１，２１，３１，５１ 絶縁層 １２，２２，３２，４０Ａ，５２ パターン １３，２３，３３，５３ 貫通孔 １４，２５，３４，５４ 半導体素子 １５，２７，３６，５６ ボンディング用のパッド １６，２６，３５，５５ 接着材 １７，２８，３７，５７ ワイヤ １８，２９，３８，５８ 樹脂 １９ 回路基板（ボード） ２４ リブ ４０ 半導体装置 ４１ 回路基板 ４２ 半田 ５９ 電極（半田ボール）
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平８−8389（ＪＰ，Ａ) 特開 平５−136312（ＪＰ，Ａ) 特開 平３−174749（ＪＰ，Ａ) 特開 平５−47957（ＪＰ，Ａ) 特開 平７−321244（ＪＰ，Ａ) 実開 平５−136312（ＪＰ，Ｕ) 実開 昭64−334（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/60 H01L 23/12 H01L 23/50

Claims (1)

  1. (57)【特許請求の範囲】 【請求項１】裏面に複数の電極が形成された半導体素子
    と、 貫通孔を備え、前記貫通孔を包囲するように表面に複数
    の導電パターンが配列され、前記貫通孔より前記電極が
    露出するように前記半導体素子の前記表面上に形成され
    た 回路板と、前記電極と前記回路板に配列された前記導電 パターンと
    を電気的に接続するワイヤとを有し、 前記貫通孔の周辺は、前記ワイヤを含むように樹脂によ
    り封止され、 前記樹脂から露出した前記回路板は屈曲し、露出した前
    記回路板に配列された前記導電パターンと外部の回路基
    板とが電気的に接続される ことを特徴とする半導体装
    置。
JP02742497A 1997-02-12 1997-02-12 半導体装置 Expired - Fee Related JP3499392B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP02742497A JP3499392B2 (ja) 1997-02-12 1997-02-12 半導体装置
TW086111829A TW348304B (en) 1997-02-12 1997-08-19 Semiconductor device and process for producing the same and semiconductor embedded device
US08/955,817 US6198160B1 (en) 1997-02-12 1997-10-22 Surface mounted type semiconductor device with wrap-around external leads
KR1019970065946A KR19980070133A (ko) 1997-02-12 1997-12-04 반도체 장치, 반도체 장치의 실장장치 및, 반도체 장치의 제조방법
EP97121955A EP0859411B1 (en) 1997-02-12 1997-12-12 Semiconductor device of surface-mount type
DE69712596T DE69712596T2 (de) 1997-02-12 1997-12-12 Oberflächenmontierbare Halbleitervorrichtung
CN98104089A CN1191389A (zh) 1997-02-12 1998-02-10 半导体器件及其安装器具和制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP02742497A JP3499392B2 (ja) 1997-02-12 1997-02-12 半導体装置

Publications (2)

Publication Number Publication Date
JPH10223671A JPH10223671A (ja) 1998-08-21
JP3499392B2 true JP3499392B2 (ja) 2004-02-23

Family

ID=12220736

Family Applications (1)

Application Number Title Priority Date Filing Date
JP02742497A Expired - Fee Related JP3499392B2 (ja) 1997-02-12 1997-02-12 半導体装置

Country Status (7)

Country Link
US (1) US6198160B1 (ja)
EP (1) EP0859411B1 (ja)
JP (1) JP3499392B2 (ja)
KR (1) KR19980070133A (ja)
CN (1) CN1191389A (ja)
DE (1) DE69712596T2 (ja)
TW (1) TW348304B (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003258180A (ja) * 2002-02-27 2003-09-12 Sanyo Electric Co Ltd 半導体装置の製造方法
WO2005104230A1 (ja) * 2004-04-23 2005-11-03 Nec Corporation 配線基板及び半導体装置並びに配線基板の製造方法
MX2010003215A (es) * 2007-11-01 2010-04-30 Logined Bv Simulacion de fractura de deposito.
US8188587B2 (en) * 2008-11-06 2012-05-29 Fairchild Semiconductor Corporation Semiconductor die package including lead with end portion
CN103167729B (zh) * 2013-02-25 2016-01-20 合肥京东方光电科技有限公司 柔性印刷电路板及显示装置

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3930115A (en) * 1971-05-19 1975-12-30 Philips Corp Electric component assembly comprising insulating foil bearing conductor tracks
US4155615A (en) * 1978-01-24 1979-05-22 Amp Incorporated Multi-contact connector for ceramic substrate packages and the like
US4147889A (en) * 1978-02-28 1979-04-03 Amp Incorporated Chip carrier
US4398235A (en) * 1980-09-11 1983-08-09 General Motors Corporation Vertical integrated circuit package integration
US4673967A (en) * 1985-01-29 1987-06-16 Texas Instruments Incorporated Surface mounted system for leaded semiconductor devices
US5157475A (en) * 1988-07-08 1992-10-20 Oki Electric Industry Co., Ltd. Semiconductor device having a particular conductive lead structure
DE3911711A1 (de) 1989-04-10 1990-10-11 Ibm Modul-aufbau mit integriertem halbleiterchip und chiptraeger
US5200364A (en) * 1990-01-26 1993-04-06 Texas Instruments Incorporated Packaged integrated circuit with encapsulated electronic devices
JPH03227541A (ja) * 1990-02-01 1991-10-08 Hitachi Ltd 半導体装置
US5583375A (en) * 1990-06-11 1996-12-10 Hitachi, Ltd. Semiconductor device with lead structure within the planar area of the device
US5053852A (en) * 1990-07-05 1991-10-01 At&T Bell Laboratories Molded hybrid IC package and lead frame therefore
EP0478241A3 (en) * 1990-09-24 1993-04-28 Texas Instruments Incorporated Insulated lead frame for integrated circuits and method of manufacture thereof
US5148265A (en) 1990-09-24 1992-09-15 Ist Associates, Inc. Semiconductor chip assemblies with fan-in leads
KR100234824B1 (ko) * 1991-03-20 1999-12-15 윌리엄 비. 켐플러 반도체 장치
JPH05102245A (ja) * 1991-10-11 1993-04-23 Nippon Steel Corp 半導体装置およびその製造方法
US5350947A (en) 1991-11-12 1994-09-27 Nec Corporation Film carrier semiconductor device
US5639990A (en) * 1992-06-05 1997-06-17 Mitsui Toatsu Chemicals, Inc. Solid printed substrate and electronic circuit package using the same
JP3088193B2 (ja) * 1992-06-05 2000-09-18 三菱電機株式会社 Ｌｏｃ構造を有する半導体装置の製造方法並びにこれに使用するリードフレーム
US5375041A (en) * 1992-12-02 1994-12-20 Intel Corporation Ra-tab array bump tab tape based I.C. package
US5399902A (en) 1993-03-04 1995-03-21 International Business Machines Corporation Semiconductor chip packaging structure including a ground plane
KR970000214B1 (ko) * 1993-11-18 1997-01-06 삼성전자 주식회사 반도체 장치 및 그 제조방법
JPH088389A (ja) * 1994-04-20 1996-01-12 Fujitsu Ltd 半導体装置及び半導体装置ユニット
US5747874A (en) * 1994-09-20 1998-05-05 Fujitsu Limited Semiconductor device, base member for semiconductor device and semiconductor device unit
US5600179A (en) * 1994-09-27 1997-02-04 Nec Corporation Package for packaging a semiconductor device suitable for being connected to a connection object by soldering
JP3475306B2 (ja) 1994-10-26 2003-12-08 大日本印刷株式会社 樹脂封止型半導体装置の製造方法
DE9417734U1 (de) 1994-11-08 1995-03-16 Zentr Mikroelekt Dresden Gmbh Halbleiteranordnung für Chip-Module
US5674785A (en) * 1995-11-27 1997-10-07 Micron Technology, Inc. Method of producing a single piece package for semiconductor die
JPH09186286A (ja) * 1996-01-05 1997-07-15 Matsushita Electron Corp リードフレーム及び半導体チップの実装方法
US5783857A (en) * 1996-07-25 1998-07-21 The Whitaker Corporation Integrated circuit package

Also Published As

Publication number Publication date
US6198160B1 (en) 2001-03-06
EP0859411A3 (en) 1999-03-17
KR19980070133A (ko) 1998-10-26
DE69712596D1 (de) 2002-06-20
TW348304B (en) 1998-12-21
EP0859411B1 (en) 2002-05-15
JPH10223671A (ja) 1998-08-21
DE69712596T2 (de) 2003-01-02
CN1191389A (zh) 1998-08-26
EP0859411A2 (en) 1998-08-19

Similar Documents

Publication Publication Date Title
JP3032964B2 (ja) ボールグリッドアレイ半導体のパッケージ及び製造方法
JP3313547B2 (ja) チップサイズパッケージの製造方法
JP2962586B2 (ja) 半導体装置とその製造方法及びこれに用いる接合体
JP2881575B2 (ja) ヒートシンク付着ボールグリッドアレイ半導体パッケージ
US5838061A (en) Semiconductor package including a semiconductor chip adhesively bonded thereto
US6162664A (en) Method for fabricating a surface mounting type semiconductor chip package
TWI404175B (zh) 具電性連接結構之半導體封裝件及其製法
KR100265566B1 (ko) 칩 스택 패키지
US6489667B1 (en) Semiconductor device and method of manufacturing such device
US7015591B2 (en) Exposed pad module integrating a passive device therein
US5559305A (en) Semiconductor package having adjacently arranged semiconductor chips
JP3499392B2 (ja) 半導体装置
US6414246B1 (en) Printed circuit board (PCB)
TWI419278B (zh) 封裝基板及其製法
JPH10284873A (ja) 半導体集積回路装置およびｉｃカードならびにその製造に用いるリードフレーム
KR100251868B1 (ko) 가요성 회로 기판을 이용한 칩 스케일 반도체 패키지 및 그 제조 방법
JP3339881B2 (ja) 半導体集積回路装置およびその製造方法
JPH1197570A (ja) 半導体装置およびその製造方法ならびに半導体装置の実装方法
JPH08330355A (ja) 半導体装置
JPH0697307A (ja) 半導体集積回路装置
JP3529507B2 (ja) 半導体装置
JP3421478B2 (ja) 半導体装置及びその製造方法
JPH1022440A (ja) 半導体装置及びその製造方法
JP3739632B2 (ja) 半導体装置およびその製造方法
JP2897409B2 (ja) Ｉｃパッケージ

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20031125

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081205

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081205

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091205

Year of fee payment: 6

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091205

Year of fee payment: 6

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101205

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101205

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111205

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees