DE3911711A1 - Modul-aufbau mit integriertem halbleiterchip und chiptraeger - Google Patents
Modul-aufbau mit integriertem halbleiterchip und chiptraegerInfo
- Publication number
- DE3911711A1 DE3911711A1 DE3911711A DE3911711A DE3911711A1 DE 3911711 A1 DE3911711 A1 DE 3911711A1 DE 3911711 A DE3911711 A DE 3911711A DE 3911711 A DE3911711 A DE 3911711A DE 3911711 A1 DE3911711 A1 DE 3911711A1
- Authority
- DE
- Germany
- Prior art keywords
- carrier
- chip
- modules
- module
- recess
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49855—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers for flat-cards, e.g. credit cards
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
- H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48095—Kinked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73215—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
- H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
- H01L2225/1041—Special adaptations for top connections of the lowermost container, e.g. redistribution layer, integral interposer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
- H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
- H01L2225/1047—Details of electrical connections between containers
- H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01015—Phosphorus [P]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01042—Molybdenum [Mo]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0105—Tin [Sn]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01057—Lanthanum [La]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01068—Erbium [Er]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01075—Rhenium [Re]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
- H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
- H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19041—Component type being a capacitor
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Credit Cards Or The Like (AREA)
- Packaging Frangible Articles (AREA)
Description
Die Erfindung betrifft ein Modul mit einem Chipträger
und einem integrierten Halbleiterchip, sowie einen
Modulstapel und die Verwendung der Module.
Bei den im Augenblick auf dem Markt befindlichen
Modulen mit integrierten Halbleiterchips (IC-Chip),
insbesondere für Speicherchips, ist der Platzbedarf
sehr groß, so daß nur eine beschränkte Anzahl von
derartigen Modulen (DIP) auf einer Karte gestapelt in
EDV-Anlagen eingebaut werden können. Eine Erniedrigung
der Bauhöhe der einzelnen Module würde bei gleichem
Platzbedarf der EDV-Anlagen eine enorme Erhöhung des
Speicherplatzes ermöglichen. Darüber hinaus ist die
Herstellung derartiger Chips und zu Modulen und deren
Testzeit ein gravierender Kostenfaktor, da zur Zeit
rund ein Drittel der Gesamtherstellungskosten dafür
aufgebracht werden muß. Die Durchlaufzeit der
Komponenten durch eine Halbleiterfabrik sollte daher
möglichst klein gehalten werden.
Aus dem IBM Technical Disclosure Bulletin, Vol. 8,
Nr. 10, März 1966, S. 1314 ist ein Modul bekannt, das
einen Keramikträger aus mehreren Keramikschichten mit
Leiterzügen aufweist und an der eine Seite eine Ausneh
mung besitzt, in die ein monolithischen Schaltkreis
eingelegt ist. Der Anschluß des monolithischen
Schaltkreises erfolgt über Leiterzüge in den
Keramikschichten zu der gegenüberliegenden Seite des
Trägers. Auf der die Ausnehmung aufweisenden Seite des
Trägers ist noch eine dünne Metallfolie aufgebracht,
über die die Kühleigenschaft des Schaltkreises erhöht
werden soll. Der darin beschriebene Chipträger ist
kompliziert herzustellen und damit sehr teuer. Der
Anschluß des Chips ist relativ schwierig und erfordert
besondere Maßnahmen. Der gesamte Aufbau des Chipträgers
im Verhältnis zu den gewünschten Abmessungen ist zu
hoch, so daß eine derartige Anordnung insbesondere für
Module mit Speicherchip nicht geeignet ist.
Es sind auch Speicher und Prozessoren bekannt, die, wie
bereits oben erwähnt, in Kunststoff eingegossen sind
(DIP). Auch diese Module haben den Nachteil, daß sie
immer noch relativ hoch sind und außerdem eine
endgültige Prüfung des Moduls erst nach Verguß, also am
fertigen Produkt, erfolgen kann. Die Höhe des fertigen
Bauteils schränkt einerseits die Zahl der Module ein,
die auf einer Karte gestapelt werden können, und er
fordert andererseits lange Leitungswege zu Entkoppel
kondensatoren, die auf der die Bauteile tragenden Karte
angeordnet werden müssen. Des weiteren können beim
Stapeln von Speichermodulen fehlerhafte Module nur
zeitaufwendig ausgewechselt werden.
Es besteht daher das Bedürfnis, möglichst flache Module
zu schaffen und gleichzeitig die Herstellung von
Modulen zu vereinfachen.
Dieses Problem wird durch ein Modul gemäß der Ansprüche
gelöst. Danach weist das Modul einen Chipträger mit
einer Oberseite und einer Unterseite auf, die im
wesentlichen parallel verlaufen. Der Chipträger kann
sowohl rund als auch eckig sein. Üblicherweise ist er
an die Formen des Chips anpaßbar, so daß die im Augen
blick gängige Form die Rechteckform ist. Die Unterseite
des Chipträgers weist mindestens eine Ausnehmung auf,
in der wenigstens einer bis zur Oberseite
hindurchgehender Schlitz im Bereich der Ausnehmung
angeordnet ist. Die Ausnehmung dient dazu den Chip auf
zunehmen, wobei der Chip mit seinen Anschlußpunkten dem
Chipträger zugewandt in der Ausnehmung angeordnet ist.
Der oder die Schlitze in der Ausnehmung sind derart an
gepaßt, daß die Anschlußpunkte auf dem Chip im Bereich
des Schlitzes bzw. der Schlitze liegen. Der Schlitz in
der Ausnehmung kann somit an jeder beliebigen Stelle,
je nach Anordnung der Anschlußpunkte auf dem Chip,
angeordnet sein. So ist es beispielsweise möglich, nur
einen Schlitz in der Mitte oder an einem Rand
anzuordnen oder aber auch beispielweise drei senk
recht zueinander angeordnete Schlitze für einen grö
ßeren Chip vorzusehen. Bei vertikal stehenden Modulen,
bei denen die Anschlußstifte einseitig am Chipträger
angeordnet sind, kann es vorteilhaft sein, den Schlitz
möglichst nahe an diesen anzuordnen. Mindestens auf der
Oberseite des Chipträgers sind elektrische Leiterbahnen
angeordnet, die über Durchkontaktierungen mit Leiter
bahnen auf der Unterseite des Chipträgers verbunden
sein können. Wesentlich ist, daß auf der Oberseite
Anschlüsse für die Verbindung mit dem Chip vorhanden
sind. Daher sind die Durchkontaktierungen auch im Sinne
von Leiterbahnen zu verstehen. Des weiteren weist das
Modul Anschlußdrähte auf, die durch den Schlitz bzw.
die Schlitze die Anschlußpunkte auf dem Chip mit den
Leiterbahnen auf der Unterseite des Trägers verbinden.
Das Verbinden der Anschlußpunkte auf dem Chip mit den
Leiterbahnen kann nach den bekannten Methoden, wie
"Wire-Bonding", TAB oder dgl. erfolgen. Der Chip wird
in der Ausnehmung durch geeignete Maßnahmen, wie
beispielsweise Kleben, gehalten. Auf der Rückseite des
Chips und der Unterseite des Chipträgers ist eine Ver
siegelung nicht erforderlich, so daß die Rückseite des
Chips durch Luftströmung eine gute Kühlung erfährt.
Üblicherweise erhält die Oberseite des Chipträgers im
Bereich der Anschlußdrähte und der Anschlußpunkte des
Chips eine Versiegelung, um die Leitungen vor Beschä
digungen zu schützen.
Zweckmäßigerweise bilden die Rückseite des Chips und
die Unterseite des Trägers eine Ebene, so daß auf diese
Weise das Chip vollkommen in den Träger eingebettet und
geschützt ist.
Nach einer weiteren vorteilhaften Ausgestaltung weisen
die Schlitze an den Kanten in deren Bereich die
Anschlußdrähte geführt sind, Fasen auf. Hiermit wird
eine bessere Zugänglichkeit der Anschlußpunkte auf dem
Chip bei der Herstellung der Verbindungen zwischen den
Anschlußpunkten und der Leiterbahnen auf der Oberfläche
des Chipträgers ermöglicht. Vorteilhafterweise beträgt
die Dicke bei dem Träger mit dem eingelegten Chip 0,8-
1,2 mm und die Dicke des Trägers im Bereich der Aus
nehmung 0,2-0,5 mm.
Der Träger kann vorzugsweise aus einem mehrlagigen
Laminat oder einem Keramik hergestellt sein. Die Aus
nehmungen werden derart hergestellt, daß bei dem hoch
temperaturbeständigen Polyimid ausgefräst wird, während
bei einem mehrlagigen Laminat die einzelnen Lagen be
reits die Ausnehmung bzw. den Schlitz in der ent
sprechenden Größe und Anordnung aufweisen können. Das
Laminatmaterial kann auch einteilig oder beidseitig
metallisiert sein. Verstärkte Polyimide oder auch
Keramik sind erforderlich, um sowohl beim Testen (burn
in) und auch bei den Lötvorgängen als auch bei der
späteren Handhabung einen stabilen Träger zu besitzen.
Des weiteren können auf dem Modul passive und/oder
aktive Bauelemente angeordnet werden, was den großen
Vorteil hat, daß diese Bauelemente sehr nahe an dem
Chip angeordnet sind. Damit ist die Wirkung beispiels
weise eines Entkoppelkondensators besonders
wirkungsvoll. Auch können aktive Bauelemente, bei
spielsweise zur Spannungsanpassung, in unmittelbarer
Nähe zu dem Chip auf dem Träger angeordnet werden.
Ein Modul, wie oben beschrieben, hat daher den Vorteil,
daß es eine sehr geringe Höhe aufweist, die Leitungen
von den Anschlußpunkten auf dem Chip zu den Anschlüssen
auf der Oberseite des Chipträgers ungefähr gleich lang
und sehr kurz sind, die Entkoppelkondensatoren in
direkter Nähe zum Chip untergebracht werden können, die
Rückseite des Chips gut gekühlt werden kann und eine
derartige Anordnung für zukünftige Chipgenerationen
über ein Megabit Speicherdichte hinaus verwendbar ist.
Im Hinblick auf die Fertigung hat ein derartig
ausgestaltetes Modul noch den großen Vorteil, daß die
Herstellung wesentlich vereinfacht und verbilligt wird,
da mehrere Module, die über ihre Chipträger noch mit
einander verbunden sind, gleichzeitig behandelt und
auch getestet werden können.
Die erfindungsgemäß ausgestalteten Module erlauben die
Herstellung von Modulstapeln mit besonders geringer
Höhe. Dabei werden die einzelnen Module über s-förmige
Anschlußklemmen verbunden, die an wenigstens einer Be
rührungsstelle mit dem Träger und an der Berührungs
stelle mit dem nächsten zu verbindenden Modul einge
preßtes Lötzinn aufweisen. Damit kann ein Stapel aus
Modulen in einem Arbeitsgang miteinander verlötet
werden. Vier derartige Module erreichen zusammen eine
derartig geringe Höhe, so daß des denkbar ist, auch Chips
einzusetzen, die nur ein Viertel oder zur Hälfte gut
sind, um auf diesem Chip einen funktionsfähigen
Speicher, beispielweise ein Megabit, aufzubauen.
Gemäß einer weiteren vorteilhaften Ausgestaltung der
Erfindung können mehrere nebeneinander angeordnete und
fest miteinander verbundenen Module für eine Karte zum
Einsatz als Ausweis- und/oder Kreditkarte oder
dergleichen verwendet werden. Alle Module weisen dann
einen gemeinsamen Träger auf der Oberseite Leiterbahnen
zur elektrischen Verbindung der Module untereinander
enthält. Die Leiterbahnen können auf mindestens einer
Oberfläche oder auch zwischen den Laminaten angeordnet
sein. Damit kann beispielsweise auf einer derartigen
Karte ein Prozessorchip und ein Speicherchip unter
gebracht werden. Die Ausweis- und/oder Kreditkarte
weist dann insgesamt eine Dicke auf, die nur gering
über der Dicke der nebeneinander angeordneten Module
liegt. Durch die Verwendung des verstärkten Polyimides
ist eine ausreichende Stabilität der Karte sicherge
stellt.
Weitere Vorteile sind der nachfolgenden Beschreibung
von Ausführungsbeispielen in Verbindung mit den
Zeichnungen zu entnehmen.
Die Zeichnung stellt dar
Fig. 1 den Chipträger in seiner Draufsicht und in
Längs- und Querschnitt;
Fig. 2 eine Draufsicht auf das Modul;
Fig. 3 einen Querschnitt durch das Modul und einen
Querschnitt durch eine Modulstapel mit vier
aufeinander gestapelten Modulen;
Fig. 4 eine Draufsicht auf eine schematisch darge
stellte Karte mit zwei nebeneinander ange
ordneten Modulen zur Verwendung als Ausweis-
und/oder Kreditkarte.
In Fig. 1a zeigt die Fig. 1A einem Chipträger mit
seiner Oberseite 2, den Schlitz 3, sowie schematisch
dargestellte Anschlußpunkte 7 an beiden Längsseiten des
Chipträgers. Die Form des Chipträgers 1 ist rechteckig
und an die Form des später aufzunehmenden Chips
angepaßt. Selbstverständlich kann jede beliebige
andere angepaßte Gestaltung gewählt werden. Bei dem in
Fig. 1 dargestellten Chipträger 1 ist der Schlitz 3
genau senkrecht in der Mitte des Chipträgers 1
angeordnet. Dies liegt darin, daß dieser Chipträger für
die Aufnahme eines Chips mit in der Mitte liegenden
Anschlußpunkten gedacht ist. Selbstverständlich kann
bei einer anderen Chipkonfiguration der Schlitz an
der Seite liegen, oder der Chipträger mehrere Schlitze
aufweisen.
Fig. 1B zeigt einen Querschnitt durch den Chipträger 1.
In diesem Querschnitt ist zu erkennen, daß der in der
Oberseite 2 angeordnete Schlitz 3 eine Fase 4 aufweist,
um beim späteren Verdrahten bessere Zugänglichkeit des
Chips zu ermöglichen. Der Schlitz 3 mündet in eine
Ausnehmung 5 in der Unterseite 6 des Chipträgers 1. Die
Ausnehmung 5 hat eine größere seitliche Erstreckung als
der Schlitz 3 und dient dazu den Chip aufzunehmen und
sicher zu halten.
In Fig. 1C zeigt der Längsschnitt durch den Chipträger
1, daß auch die Ausnehmung 5 in der Längserstreckung
größer ist als der Schlitz 3, damit der in der Aus
nehmung 5 anzuordnende Chip gut gehalten und auch
befestigt werden kann. An den schmalen Seiten des
Schlitzes 3 ist es nicht unbedingt erforderlich, daß
der Chipträger eine Fase aufweist, sofern über diese
Kante keine Anschlußdrähte geführt werden müssen.
Die Ausnehmung kann stellenweise auch geringfügig
größer als der Chip ausgebildet sein, um das Einbringen
von Kleber, Versiegelungsmaterial oder dgl. zu ermög
lichen.
Der Chipträger ist aus verstärktem Polyimid oder einer
Keramik. Bei der Verwendung eines Polyimides ist es
besonders vorteilhaft, wenn die einzelnen Schichten des
Laminats bereits Öffnungen aufweisen, die in der Größe
des Schlitzes 3 bzw. der Ausnehmung 5 entsprechen.
Dadurch entfallen spätere Nacharbeitungen. Das gleiche
ist auch mit einer Keramik denkbar, die aus mehreren
gepreßten Lagen besteht. Das gleiche kann bei Keramik
auch mit Stanzform erreicht werden. Durch diesen Aufbau
weist der Chipträger eine Dicke von 0,8-1,2 mm auf,
selbst wenn der Chip, wie später noch gezeigt, einge
legt ist. Die Dicke des Chipträgers 1 im Bereich der
Ausnehmung 5 beträgt nur 0,2-0,5 mm.
Fig. 2 zeigt eine Draufsicht auf das Modul 10 mit der
Oberseite 2 des Chipträgers 1. Auf der Oberseite 2 des
Chipträgers 1 sind Leiterbahnen 8 angeordnet, die mit
den Anschlußpunkten 7 am Rand des Chipträgers in Ver
bindung stehen. Auch auf der Unterseite 6 des Chip
trägers 1 können Leiterbahnen angeordnet sein, die über
Durchgänge in dem Chipträger mit den Leiterbahnen auf
der Oberseite in Verbindung stehen (nicht dargestellt).
Die Leiterbahnen 8 auf der Oberseite 2 des Chipträgers
1 sind über Anschlußdrähte mit den Anschlußpunkten 11
auf der Oberseite des Chips 9 durch den Schlitz 3 hin
durch verbunden. Die Verbindung der Anschlußpunkte 11
auf dem Chip 9 mit den Leiterbahnen 8 erfolgt mittels
der bekannten Anschlußtechniken, wie "Wire-bonding",
TAB oder dgl. Auf dem Träger 1 können passive und/oder
aktive Bauelemente 20 (Entkoppelkondensator, Diode) sehr
nahe an dem Chip angeordnet werden.
Fig. 3 zeigt Querschnitte durch fertige Module. In den
Fig. 3A und 3B ist jeweils ein einzelnes Chip 9 an
einem Chipträger 1 befestigt. Fig. 3A und 3B unter
scheiden sich dadurch, daß das Modul gemäß Fig. 3A auf
einer Karte aufgelötet wird, (SMT) während das Modul
gemäß Fig. 3B Stifte zum Einlöten des Moduls in einer
Karte mit Löchern aufweist (PIH).
Der Chip 9 ist mit dem Kleber 16 in der Ausnehmung 5
befestigt. Die Anschlußdrähte 12 verbinden durch den
Schlitz 3 hindurch mit die Anschlußpunkte auf der
Oberseite des Chips 9 mit den Leiterbahnen auf der
Oberseite 2 des Chipträgers 1. Der Schlitz 3 weist eine
Fase 4 im Bereich der Anschlußdrähte 12 auf. Die
Versiegelung 13 verschließt die Oberseite des Chips 9
sowie die Anschlußdrähte 12. An den Längsseiten des
Chipträgers 1 befinden sich s-förmige Anschlußklemmen
14 mit eingepreßtem Lötzinn 15 an der Berührungsstelle
der Anschlußklemme mit der Oberseite 2 des Chipträgers
1 und an der Stelle, an der die Anschlußklemmen mit der
Trägerplatte, auf die das Modul aufgesetzt wird,
befestigt werden. Die Rückseite 19 des Chips 9 bildet
mit der Unterseite 6 des Trägers 1 eine Ebene, damit das
Chip vollständig durch die Ausnehmung 5 in Träger 1
geschützt ist. Die Rückseite 19 bleibt frei, so daß
eine ausreichende Kühlung des Chips 9 durch Luft
erfolgen kann. In Fig. 3B sind anstelle des Lötzinns
Stifte 17 vorgesehen. Der Schmelzpunkt des eingepreßten
Lötzinns liegt höher als die Temperatur des nächsten
Lötvorgangs, da zweckmäßigerweise die Module mit den
Anschlußklemmen zuerst vollständig fertiggestellt
werden, bevor sie endgültig auf der Trägerplatte
befestigt werden.
Dies zeigt sich besonders bei den Modulstapeln gemäß
den Fig. 3C und 3D. Die einzelnen Module 10 sind
genauso ausgebildet wie das Modul 10 in der Fig. 3A.
Lediglich das unterste Modul 10 in der Fig. 3D weist
zur Befestigung auf der Trägerplatte Stifte 17 gemäß
dem Modul in Fig. 3D auf. Derartige Modulstapel lassen
sich mittels des erfindungsgemäßen Moduls sehr einfach
und auch sehr flach aufbauen. Ein Modulstapel gemäß der
Fig. 3C und 3D hat gemessen von der Oberseite der
Trägerplatte ungefähr eine Höhe 10 mm. Dies ist ein
ganz großer Vorteil gegenüber den bisher bekannten
Modulstapeln, da damit mindestens die doppelte
Packungsdichte erreicht werden kann.
Fig. 4 stellt eine schematische Darstellung einer Karte
mit zwei nebeneinander angeordneten Modulen dar, die
über Leiterbahnen 8 miteinander verbunden sind. Die
Leiterbahnen 8 können auf der Oberfläche oder auch
zwischen den Laminaten angeordnet sein. Die Chips in
den Modulen 10 können verschieden sein, wie beispiels
weise ein Prozessorchip und ein Speicherchip. Die Karte
18 ist aus dem gleichen Material wie die Chipträger
der jeweiligen Module. Die Karte 18 kann sowohl auf der
Ober- als auch auf der Unterseite Leiterbahnen
aufweisen, die über Duchgangslöcher miteinander
verbunden sind. Eine derartige Karte aus beispielsweise
Polyimid weist über eine gesamte Dicke von 0,8 bis 1,2
mm eine ausreichende Stabilität auf, um der Karte für
eine Auswahl- und/oder Kreditkarte zu dienen. Die Karte
18 wird dazu noch mittels eines geeigneten Schrift
materials versiegelt, auf dem Schriftzeichen und ein
Magnetstreifen aufgebracht werden können.
Claims (8)
1. Modul (10) mit einem Chip-Träger (1) mit einer
Oberseite (2) und einer Unterseite (6), die im
wesentlichen parallel verlaufen, einer Ausnehmung
(5) in der Unterseite, mindestens einem bis zur
Oberseite des im Träger hindurchgehenden Schlitz
(3) im Bereich der Ausnehmung und wenigstens auf
der Oberseite angeordneten elektrischen Leiter
bahnen (8),
einen integrierten Halbleiterchip (9), der mit seinen Anschlußpunkten (11) dem Chipträger zugewandt und derart in der Ausnehmung (5) angeordnet ist, daß die Anschlußpunkte im Bereich des Schlitzes bzw. der Schlitze (3) liegen, und
Anschlußdrähte (12), die durch den Schlitz bzw. die Schlitze (3) die Anschlußpunkte (11) auf dem Chip (9) mit den Leiterbahnen (8) auf der Oberseite (2) des Trägers (1) verbinden.
einen integrierten Halbleiterchip (9), der mit seinen Anschlußpunkten (11) dem Chipträger zugewandt und derart in der Ausnehmung (5) angeordnet ist, daß die Anschlußpunkte im Bereich des Schlitzes bzw. der Schlitze (3) liegen, und
Anschlußdrähte (12), die durch den Schlitz bzw. die Schlitze (3) die Anschlußpunkte (11) auf dem Chip (9) mit den Leiterbahnen (8) auf der Oberseite (2) des Trägers (1) verbinden.
2. Modul nach Anspruch 1, beim dem die Rückseite (19)
des Chips (9) und die Unterseite (6) des Trägers
(1) einer Ebene bilden.
3. Modul nach Anspruch 1 oder 2, bei dem der Schlitz
bzw. die Schlitze (3) an den Kanten in deren
Bereich die Anschlußdrähte (12) geführt sind,
eine Fase (4) aufweisen.
4. Modul nach einem der vorangegangenen Ansprüche, bei
dem der Träger (1) mit eingelegtem Chip (9) eine
Dicke von 0,8 bis 1,2 mm aufweist und die Dicke
des Trägers im Bereich in der Ausnehmung (5) 0,2
bis 0,5 mm beträgt.
5. Modul nach einem der vorangegangenen Ansprüche, bei
dem der Träger (1) aus einem verstärkten Polyimid,
vorzugsweise einem mehrlagigen Laminat, oder
einer Keramik ist.
6. Modul nach einem der vorangegangenen Ansprüche, bei
dem auf dem Träger passive und/oder aktive
Bauelemente (20) angeordnet sind.
7. Modulstapel mit mindestens zwei Modulen (10) nach
einem in der vorangegangenen Ansprüche, bei denen
die einzelnen Module über s-förmige Anschlußklem
men (14) verbunden sind, die an wenigstens einer
Berührungsstelle mit den Träger (1) und an der
Berührungsstelle mit im nächsten Modul (10)
eingepreßtes Lötzinn (15) aufweisen.
8. Verwendung von mehreren nebeneinander angeordneten
und fest miteinander verbundenen Modulen (10)
nach einem der vorangegangenen Ansprüche 1 bis 5,
für eine Karte (18) zum Einsatz als Ausweis-
und/oder Kreditkarte, bei der alle Module (10)
einen gemeinsamen Träger aufweisen, der Leiter
bahnen (8) zur elektrischen Verbindung der Module
untereinander enthält.
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE3911711A DE3911711A1 (de) | 1989-04-10 | 1989-04-10 | Modul-aufbau mit integriertem halbleiterchip und chiptraeger |
US07/498,134 US4996587A (en) | 1989-04-10 | 1990-03-23 | Integrated semiconductor chip package |
EP19900105664 EP0392242A3 (de) | 1989-04-10 | 1990-03-26 | Modul-Zusammenbau mit Halbleiterchip und Chipträger |
JP2079070A JPH0744239B2 (ja) | 1989-04-10 | 1990-03-29 | チツプ・キヤリアと集積半導体チツプを有するモジユール |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE3911711A DE3911711A1 (de) | 1989-04-10 | 1989-04-10 | Modul-aufbau mit integriertem halbleiterchip und chiptraeger |
Publications (1)
Publication Number | Publication Date |
---|---|
DE3911711A1 true DE3911711A1 (de) | 1990-10-11 |
Family
ID=6378339
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE3911711A Withdrawn DE3911711A1 (de) | 1989-04-10 | 1989-04-10 | Modul-aufbau mit integriertem halbleiterchip und chiptraeger |
Country Status (4)
Country | Link |
---|---|
US (1) | US4996587A (de) |
EP (1) | EP0392242A3 (de) |
JP (1) | JPH0744239B2 (de) |
DE (1) | DE3911711A1 (de) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE4238646A1 (en) * | 1991-11-14 | 1993-06-03 | Gold Star Electronics | New encapsulated semiconductor memory chip - has chips with bonding pads on central region, lead frame with leads connected to bonding parts, insulating adhesive, metal wire for electrical connection etc. |
DE4225154A1 (de) * | 1992-07-30 | 1994-02-03 | Meyerhoff Dieter | Chip-Modul |
DE4335822A1 (de) * | 1993-10-20 | 1995-04-27 | Teltron Elektronik Gmbh | Elektronikbaugruppe Mit IC |
EP0867939A2 (de) * | 1997-03-26 | 1998-09-30 | Matsushita Electronics Corporation | Verdrahtungssubstrat für Halbleiter mit externen geführten Drähten |
Families Citing this family (170)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2708191B2 (ja) | 1988-09-20 | 1998-02-04 | 株式会社日立製作所 | 半導体装置 |
KR0158868B1 (ko) * | 1988-09-20 | 1998-12-01 | 미다 가쓰시게 | 반도체장치 |
US5399903A (en) * | 1990-08-15 | 1995-03-21 | Lsi Logic Corporation | Semiconductor device having an universal die size inner lead layout |
US20010030370A1 (en) * | 1990-09-24 | 2001-10-18 | Khandros Igor Y. | Microelectronic assembly having encapsulated wire bonding leads |
US5148265A (en) | 1990-09-24 | 1992-09-15 | Ist Associates, Inc. | Semiconductor chip assemblies with fan-in leads |
US7198969B1 (en) * | 1990-09-24 | 2007-04-03 | Tessera, Inc. | Semiconductor chip assemblies, methods of making same and components for same |
US5155067A (en) * | 1991-03-26 | 1992-10-13 | Micron Technology, Inc. | Packaging for a semiconductor die |
US5281852A (en) * | 1991-12-10 | 1994-01-25 | Normington Peter J C | Semiconductor device including stacked die |
US5397916A (en) * | 1991-12-10 | 1995-03-14 | Normington; Peter J. C. | Semiconductor device including stacked die |
US5185826A (en) * | 1992-02-07 | 1993-02-09 | At&T Bell Laboratories | Hybrid pumping arrangement for doped fiber amplifiers |
US5434750A (en) * | 1992-02-07 | 1995-07-18 | Lsi Logic Corporation | Partially-molded, PCB chip carrier package for certain non-square die shapes |
US5262927A (en) * | 1992-02-07 | 1993-11-16 | Lsi Logic Corporation | Partially-molded, PCB chip carrier package |
US5313096A (en) * | 1992-03-16 | 1994-05-17 | Dense-Pac Microsystems, Inc. | IC chip package having chip attached to and wire bonded within an overlying substrate |
US5491362A (en) * | 1992-04-30 | 1996-02-13 | Vlsi Technology, Inc. | Package structure having accessible chip |
US5280193A (en) * | 1992-05-04 | 1994-01-18 | Lin Paul T | Repairable semiconductor multi-package module having individualized package bodies on a PC board substrate |
MY114547A (en) * | 1992-05-25 | 2002-11-30 | Hitachi Ltd | Thin type semiconductor device, module structure using the device and method of mounting the device on board |
EP0586888B1 (de) * | 1992-08-05 | 2001-07-18 | Fujitsu Limited | Dreidimensionaler Multichipmodul |
US5854534A (en) * | 1992-08-05 | 1998-12-29 | Fujitsu Limited | Controlled impedence interposer substrate |
JPH0685161A (ja) * | 1992-09-07 | 1994-03-25 | Hitachi Ltd | 高密度実装型半導体装置 |
US6205654B1 (en) * | 1992-12-11 | 2001-03-27 | Staktek Group L.P. | Method of manufacturing a surface mount package |
JP3117828B2 (ja) * | 1992-12-28 | 2000-12-18 | ローム株式会社 | 合成樹脂封止型電子部品及びそのリード端子の曲げ加工方法 |
FR2700417B1 (fr) * | 1993-01-08 | 1995-02-10 | Alcatel Espace | Boîtier hermétique superposable pour circuit intégré et son procédé de fabrication. |
JP2643074B2 (ja) * | 1993-03-17 | 1997-08-20 | インターナショナル・ビジネス・マシーンズ・コーポレイション | 電気的接続構造 |
US5291061A (en) * | 1993-04-06 | 1994-03-01 | Micron Semiconductor, Inc. | Multi-chip stacked devices |
USRE40061E1 (en) | 1993-04-06 | 2008-02-12 | Micron Technology, Inc. | Multi-chip stacked devices |
US5438477A (en) * | 1993-08-12 | 1995-08-01 | Lsi Logic Corporation | Die-attach technique for flip-chip style mounting of semiconductor dies |
US5388327A (en) * | 1993-09-15 | 1995-02-14 | Lsi Logic Corporation | Fabrication of a dissolvable film carrier containing conductive bump contacts for placement on a semiconductor device package |
US5384689A (en) * | 1993-12-20 | 1995-01-24 | Shen; Ming-Tung | Integrated circuit chip including superimposed upper and lower printed circuit boards |
US5661336A (en) * | 1994-05-03 | 1997-08-26 | Phelps, Jr.; Douglas Wallace | Tape application platform and processes therefor |
US5434745A (en) * | 1994-07-26 | 1995-07-18 | White Microelectronics Div. Of Bowmar Instrument Corp. | Stacked silicon die carrier assembly |
IT1272817B (it) * | 1994-08-24 | 1997-06-30 | Consorzio Eagle | Procedimento per il montaggio di circuiti integrati su pannelli di circuiti stampati |
KR0147259B1 (ko) * | 1994-10-27 | 1998-08-01 | 김광호 | 적층형 패키지 및 그 제조방법 |
JP3487524B2 (ja) * | 1994-12-20 | 2004-01-19 | 株式会社ルネサステクノロジ | 半導体装置及びその製造方法 |
US5514907A (en) * | 1995-03-21 | 1996-05-07 | Simple Technology Incorporated | Apparatus for stacking semiconductor chips |
US6005778A (en) * | 1995-06-15 | 1999-12-21 | Honeywell Inc. | Chip stacking and capacitor mounting arrangement including spacers |
US5874781A (en) * | 1995-08-16 | 1999-02-23 | Micron Technology, Inc. | Angularly offset stacked die multichip device and method of manufacture |
US6884657B1 (en) | 1995-08-16 | 2005-04-26 | Micron Technology, Inc. | Angularly offset stacked die multichip device and method of manufacture |
US5721452A (en) * | 1995-08-16 | 1998-02-24 | Micron Technology, Inc. | Angularly offset stacked die multichip device and method of manufacture |
US5886412A (en) | 1995-08-16 | 1999-03-23 | Micron Technology, Inc. | Angularly offset and recessed stacked die multichip device |
US5604377A (en) * | 1995-10-10 | 1997-02-18 | International Business Machines Corp. | Semiconductor chip high density packaging |
US6013948A (en) | 1995-11-27 | 2000-01-11 | Micron Technology, Inc. | Stackable chip scale semiconductor package with mating contacts on opposed surfaces |
US5838060A (en) * | 1995-12-12 | 1998-11-17 | Comer; Alan E. | Stacked assemblies of semiconductor packages containing programmable interconnect |
US6861290B1 (en) * | 1995-12-19 | 2005-03-01 | Micron Technology, Inc. | Flip-chip adaptor package for bare die |
GB2312988A (en) * | 1996-05-10 | 1997-11-12 | Memory Corp Plc | Connecting a semiconductor die to a carrier |
US6667560B2 (en) | 1996-05-29 | 2003-12-23 | Texas Instruments Incorporated | Board on chip ball grid array |
US5723907A (en) * | 1996-06-25 | 1998-03-03 | Micron Technology, Inc. | Loc simm |
US5811879A (en) * | 1996-06-26 | 1998-09-22 | Micron Technology, Inc. | Stacked leads-over-chip multi-chip module |
US6498074B2 (en) | 1996-10-29 | 2002-12-24 | Tru-Si Technologies, Inc. | Thinning and dicing of semiconductor wafers using dry etch, and obtaining semiconductor chips with rounded bottom edges and corners |
KR100377033B1 (ko) | 1996-10-29 | 2003-03-26 | 트러시 테크날러지스 엘엘시 | Ic 및 그 제조방법 |
US6882030B2 (en) * | 1996-10-29 | 2005-04-19 | Tru-Si Technologies, Inc. | Integrated circuit structures with a conductor formed in a through hole in a semiconductor substrate and protruding from a surface of the substrate |
US6250192B1 (en) * | 1996-11-12 | 2001-06-26 | Micron Technology, Inc. | Method for sawing wafers employing multiple indexing techniques for multiple die dimensions |
KR100248792B1 (ko) * | 1996-12-18 | 2000-03-15 | 김영환 | 단일층 세라믹 기판을 이용한 칩사이즈 패키지 반도체 |
JP3960645B2 (ja) * | 1996-12-27 | 2007-08-15 | ローム株式会社 | 回路チップ搭載カードおよび回路チップモジュール |
KR100240748B1 (ko) * | 1996-12-30 | 2000-01-15 | 윤종용 | 기판을 갖는 반도체 칩 패키지와 그 제조 방법 및 그를 이용한적층 패키지 |
JP3499392B2 (ja) | 1997-02-12 | 2004-02-23 | 沖電気工業株式会社 | 半導体装置 |
SG67384A1 (en) * | 1997-04-10 | 1999-09-21 | Texas Instr Singapore Pte Ltd | Integrated circuit package and flat plate molding process for integrated circuit package |
KR100211421B1 (ko) * | 1997-06-18 | 1999-08-02 | 윤종용 | 중앙부가 관통된 플렉서블 회로기판을 사용한 반도체 칩 패키지 |
JPH1197619A (ja) * | 1997-07-25 | 1999-04-09 | Oki Electric Ind Co Ltd | 半導体装置及びその製造方法と実装方法 |
JP3938617B2 (ja) * | 1997-09-09 | 2007-06-27 | 富士通株式会社 | 半導体装置及び半導体システム |
SG79950A1 (en) * | 1997-10-22 | 2001-04-17 | Texas Instr Singapore Pte Ltd | Double sided single inline memory module |
US5899705A (en) * | 1997-11-20 | 1999-05-04 | Akram; Salman | Stacked leads-over chip multi-chip module |
US6271102B1 (en) * | 1998-02-27 | 2001-08-07 | International Business Machines Corporation | Method and system for dicing wafers, and semiconductor structures incorporating the products thereof |
US6207474B1 (en) * | 1998-03-09 | 2001-03-27 | Micron Technology, Inc. | Method of forming a stack of packaged memory die and resulting apparatus |
US6114221A (en) * | 1998-03-16 | 2000-09-05 | International Business Machines Corporation | Method and apparatus for interconnecting multiple circuit chips |
JP3939429B2 (ja) | 1998-04-02 | 2007-07-04 | 沖電気工業株式会社 | 半導体装置 |
USRE43112E1 (en) | 1998-05-04 | 2012-01-17 | Round Rock Research, Llc | Stackable ball grid array package |
US6451624B1 (en) | 1998-06-05 | 2002-09-17 | Micron Technology, Inc. | Stackable semiconductor package having conductive layer and insulating layers and method of fabrication |
US6020629A (en) * | 1998-06-05 | 2000-02-01 | Micron Technology, Inc. | Stacked semiconductor package and method of fabrication |
US6414391B1 (en) | 1998-06-30 | 2002-07-02 | Micron Technology, Inc. | Module assembly for stacked BGA packages with a common bus bar in the assembly |
US6153929A (en) | 1998-08-21 | 2000-11-28 | Micron Technology, Inc. | Low profile multi-IC package connector |
US6515355B1 (en) | 1998-09-02 | 2003-02-04 | Micron Technology, Inc. | Passivation layer for packaged integrated circuits |
US6190425B1 (en) | 1998-11-03 | 2001-02-20 | Zomaya Group, Inc. | Memory bar and related circuits and methods |
US6295220B1 (en) | 1998-11-03 | 2001-09-25 | Zomaya Group, Inc. | Memory bar and related circuits and methods |
US6815251B1 (en) | 1999-02-01 | 2004-11-09 | Micron Technology, Inc. | High density modularity for IC's |
US6426564B1 (en) * | 1999-02-24 | 2002-07-30 | Micron Technology, Inc. | Recessed tape and method for forming a BGA assembly |
US6636334B2 (en) * | 1999-03-26 | 2003-10-21 | Oki Electric Industry Co., Ltd. | Semiconductor device having high-density packaging thereof |
JP3575001B2 (ja) | 1999-05-07 | 2004-10-06 | アムコー テクノロジー コリア インコーポレーティド | 半導体パッケージ及びその製造方法 |
JP3398721B2 (ja) | 1999-05-20 | 2003-04-21 | アムコー テクノロジー コリア インコーポレーティド | 半導体パッケージ及びその製造方法 |
USRE40112E1 (en) | 1999-05-20 | 2008-02-26 | Amkor Technology, Inc. | Semiconductor package and method for fabricating the same |
JP2001077301A (ja) * | 1999-08-24 | 2001-03-23 | Amkor Technology Korea Inc | 半導体パッケージ及びその製造方法 |
US6572387B2 (en) | 1999-09-24 | 2003-06-03 | Staktek Group, L.P. | Flexible circuit connector for stacked chip module |
KR100344927B1 (ko) * | 1999-09-27 | 2002-07-19 | 삼성전자 주식회사 | 적층 패키지 및 그의 제조 방법 |
CN1326146C (zh) * | 1999-10-15 | 2007-07-11 | 沈明东 | 堆叠式存储器模组 |
US6322903B1 (en) | 1999-12-06 | 2001-11-27 | Tru-Si Technologies, Inc. | Package of integrated circuits and vertical integration |
KR20010064907A (ko) * | 1999-12-20 | 2001-07-11 | 마이클 디. 오브라이언 | 와이어본딩 방법 및 이를 이용한 반도체패키지 |
US6320251B1 (en) | 2000-01-18 | 2001-11-20 | Amkor Technology, Inc. | Stackable package for an integrated circuit |
US6414396B1 (en) | 2000-01-24 | 2002-07-02 | Amkor Technology, Inc. | Package for stacked integrated circuits |
US6404046B1 (en) | 2000-02-03 | 2002-06-11 | Amkor Technology, Inc. | Module of stacked integrated circuit packages including an interposer |
KR100559664B1 (ko) | 2000-03-25 | 2006-03-10 | 앰코 테크놀로지 코리아 주식회사 | 반도체패키지 |
US6518659B1 (en) | 2000-05-08 | 2003-02-11 | Amkor Technology, Inc. | Stackable package having a cavity and a lid for an electronic device |
US6424031B1 (en) | 2000-05-08 | 2002-07-23 | Amkor Technology, Inc. | Stackable package with heat sink |
DE10023869C2 (de) * | 2000-05-16 | 2002-09-26 | Infineon Technologies Ag | Anordnung einer Mehrzahl von Schaltungsmodulen |
US7132841B1 (en) * | 2000-06-06 | 2006-11-07 | International Business Machines Corporation | Carrier for test, burn-in, and first level packaging |
KR100608608B1 (ko) * | 2000-06-23 | 2006-08-09 | 삼성전자주식회사 | 혼합형 본딩패드 구조를 갖는 반도체 칩 패키지 및 그제조방법 |
US6452278B1 (en) | 2000-06-30 | 2002-09-17 | Amkor Technology, Inc. | Low profile package for plural semiconductor dies |
US6667544B1 (en) | 2000-06-30 | 2003-12-23 | Amkor Technology, Inc. | Stackable package having clips for fastening package and tool for opening clips |
US6552416B1 (en) | 2000-09-08 | 2003-04-22 | Amkor Technology, Inc. | Multiple die lead frame package with enhanced die-to-die interconnect routing using internal lead trace wiring |
US6608763B1 (en) | 2000-09-15 | 2003-08-19 | Staktek Group L.P. | Stacking system and method |
US6564454B1 (en) | 2000-12-28 | 2003-05-20 | Amkor Technology, Inc. | Method of making and stacking a semiconductor package |
US6448506B1 (en) | 2000-12-28 | 2002-09-10 | Amkor Technology, Inc. | Semiconductor package and circuit board for making the package |
US6885106B1 (en) | 2001-01-11 | 2005-04-26 | Tessera, Inc. | Stacked microelectronic assemblies and methods of making same |
KR100369907B1 (ko) * | 2001-02-12 | 2003-01-30 | 삼성전자 주식회사 | 반도체 패키지와 그 반도체 패키지의 기판 실장 구조 및적층 구조 |
US6717254B2 (en) | 2001-02-22 | 2004-04-06 | Tru-Si Technologies, Inc. | Devices having substrates with opening passing through the substrates and conductors in the openings, and methods of manufacture |
US20020127771A1 (en) * | 2001-03-12 | 2002-09-12 | Salman Akram | Multiple die package |
SG95637A1 (en) | 2001-03-15 | 2003-04-23 | Micron Technology Inc | Semiconductor/printed circuit board assembly, and computer system |
US6462408B1 (en) | 2001-03-27 | 2002-10-08 | Staktek Group, L.P. | Contact member stacking system and method |
US6441483B1 (en) * | 2001-03-30 | 2002-08-27 | Micron Technology, Inc. | Die stacking scheme |
US6707684B1 (en) | 2001-04-02 | 2004-03-16 | Advanced Micro Devices, Inc. | Method and apparatus for direct connection between two integrated circuits via a connector |
US6627980B2 (en) * | 2001-04-12 | 2003-09-30 | Formfactor, Inc. | Stacked semiconductor device assembly with microelectronic spring contacts |
KR100376884B1 (ko) * | 2001-04-24 | 2003-03-19 | 주식회사 하이닉스반도체 | 스택 패키지 |
US6828884B2 (en) * | 2001-05-09 | 2004-12-07 | Science Applications International Corporation | Phase change control devices and circuits for guiding electromagnetic waves employing phase change control devices |
SG111919A1 (en) * | 2001-08-29 | 2005-06-29 | Micron Technology Inc | Packaged microelectronic devices and methods of forming same |
US20050156322A1 (en) * | 2001-08-31 | 2005-07-21 | Smith Lee J. | Thin semiconductor package including stacked dies |
US6787916B2 (en) | 2001-09-13 | 2004-09-07 | Tru-Si Technologies, Inc. | Structures having a substrate with a cavity and having an integrated circuit bonded to a contact pad located in the cavity |
WO2003032370A2 (en) * | 2001-10-09 | 2003-04-17 | Tessera, Inc. | Stacked packages |
US7335995B2 (en) * | 2001-10-09 | 2008-02-26 | Tessera, Inc. | Microelectronic assembly having array including passive elements and interconnects |
US6977440B2 (en) * | 2001-10-09 | 2005-12-20 | Tessera, Inc. | Stacked packages |
US6611052B2 (en) | 2001-11-16 | 2003-08-26 | Micron Technology, Inc. | Wafer level stackable semiconductor package |
US7190060B1 (en) * | 2002-01-09 | 2007-03-13 | Bridge Semiconductor Corporation | Three-dimensional stacked semiconductor package device with bent and flat leads and method of making same |
US6908845B2 (en) * | 2002-03-28 | 2005-06-21 | Intel Corporation | Integrated circuit die and an electronic assembly having a three-dimensional interconnection scheme |
US6848177B2 (en) * | 2002-03-28 | 2005-02-01 | Intel Corporation | Integrated circuit die and an electronic assembly having a three-dimensional interconnection scheme |
US20030183943A1 (en) * | 2002-03-28 | 2003-10-02 | Swan Johanna M. | Integrated circuit die and an electronic assembly having a three-dimensional interconnection scheme |
JP3678212B2 (ja) * | 2002-05-20 | 2005-08-03 | ウシオ電機株式会社 | 超高圧水銀ランプ |
US6765288B2 (en) * | 2002-08-05 | 2004-07-20 | Tessera, Inc. | Microelectronic adaptors, assemblies and methods |
US20040105244A1 (en) * | 2002-08-06 | 2004-06-03 | Ilyas Mohammed | Lead assemblies with offset portions and microelectronic assemblies with leads having offset portions |
US7053485B2 (en) * | 2002-08-16 | 2006-05-30 | Tessera, Inc. | Microelectronic packages with self-aligning features |
SG127684A1 (en) * | 2002-08-19 | 2006-12-29 | Micron Technology Inc | Packaged microelectronic component assemblies |
US7294928B2 (en) * | 2002-09-06 | 2007-11-13 | Tessera, Inc. | Components, methods and assemblies for stacked packages |
US7246431B2 (en) * | 2002-09-06 | 2007-07-24 | Tessera, Inc. | Methods of making microelectronic packages including folded substrates |
US7071547B2 (en) * | 2002-09-11 | 2006-07-04 | Tessera, Inc. | Assemblies having stacked semiconductor chips and methods of making same |
US6755700B2 (en) * | 2002-11-12 | 2004-06-29 | Modevation Enterprises Inc. | Reset speed control for watercraft |
SG114585A1 (en) * | 2002-11-22 | 2005-09-28 | Micron Technology Inc | Packaged microelectronic component assemblies |
US7550842B2 (en) * | 2002-12-12 | 2009-06-23 | Formfactor, Inc. | Integrated circuit assembly |
EP1597762A4 (de) * | 2003-02-04 | 2007-07-04 | Advanced Interconnect Tech Ltd | Gehäuse für dünne mehrfache halbleiterchips |
US7315000B2 (en) * | 2003-07-27 | 2008-01-01 | Sandisk Il Ltd. | Electronic module with dual connectivity |
US7368810B2 (en) * | 2003-08-29 | 2008-05-06 | Micron Technology, Inc. | Invertible microfeature device packages |
US7612443B1 (en) * | 2003-09-04 | 2009-11-03 | University Of Notre Dame Du Lac | Inter-chip communication |
WO2005038911A1 (en) * | 2003-10-15 | 2005-04-28 | Koninklijke Philips Electronics N.V. | Device, system and electric element |
US6977431B1 (en) | 2003-11-05 | 2005-12-20 | Amkor Technology, Inc. | Stackable semiconductor package and manufacturing method thereof |
US7061121B2 (en) | 2003-11-12 | 2006-06-13 | Tessera, Inc. | Stacked microelectronic assemblies with central contacts |
US7989940B2 (en) * | 2003-12-19 | 2011-08-02 | Tessera, Inc. | System and method for increasing the number of IO-s on a ball grid package by wire bond stacking of same size packages through apertures |
US20070145548A1 (en) * | 2003-12-22 | 2007-06-28 | Amkor Technology, Inc. | Stack-type semiconductor package and manufacturing method thereof |
US7009296B1 (en) | 2004-01-15 | 2006-03-07 | Amkor Technology, Inc. | Semiconductor package with substrate coupled to a peripheral side surface of a semiconductor die |
US7111080B2 (en) | 2004-03-01 | 2006-09-19 | Cisco Technology, Inc. | Distributing an electronic signal in a stackable device |
US7217597B2 (en) | 2004-06-22 | 2007-05-15 | Micron Technology, Inc. | Die stacking scheme |
US20080203552A1 (en) * | 2005-02-15 | 2008-08-28 | Unisemicon Co., Ltd. | Stacked Package and Method of Fabricating the Same |
WO2006089272A2 (en) * | 2005-02-16 | 2006-08-24 | Sanmina-Sci Corporation | Selective deposition of embedded transient protection for printed circuit boards |
KR100630741B1 (ko) * | 2005-03-04 | 2006-10-02 | 삼성전자주식회사 | 다중 몰딩에 의한 적층형 반도체 패키지 및 그 제조방법 |
US20060261498A1 (en) * | 2005-05-17 | 2006-11-23 | Micron Technology, Inc. | Methods and apparatuses for encapsulating microelectronic devices |
US7528474B2 (en) * | 2005-05-31 | 2009-05-05 | Stats Chippac Ltd. | Stacked semiconductor package assembly having hollowed substrate |
US7323968B2 (en) * | 2005-12-09 | 2008-01-29 | Sony Corporation | Cross-phase adapter for powerline communications (PLC) network |
TW200729444A (en) * | 2006-01-16 | 2007-08-01 | Siliconware Precision Industries Co Ltd | Semiconductor package structure and fabrication method thereof |
SG135066A1 (en) | 2006-02-20 | 2007-09-28 | Micron Technology Inc | Semiconductor device assemblies including face-to-face semiconductor dice, systems including such assemblies, and methods for fabricating such assemblies |
US7888185B2 (en) * | 2006-08-17 | 2011-02-15 | Micron Technology, Inc. | Semiconductor device assemblies and systems including at least one conductive pathway extending around a side of at least one semiconductor device |
US7545029B2 (en) * | 2006-08-18 | 2009-06-09 | Tessera, Inc. | Stack microelectronic assemblies |
US9466545B1 (en) | 2007-02-21 | 2016-10-11 | Amkor Technology, Inc. | Semiconductor package in package |
US7833456B2 (en) * | 2007-02-23 | 2010-11-16 | Micron Technology, Inc. | Systems and methods for compressing an encapsulant adjacent a semiconductor workpiece |
US7763983B2 (en) * | 2007-07-02 | 2010-07-27 | Tessera, Inc. | Stackable microelectronic device carriers, stacked device carriers and methods of making the same |
KR20090032845A (ko) * | 2007-09-28 | 2009-04-01 | 삼성전자주식회사 | 반도체 패키지 및 그의 제조방법 |
TW200931634A (en) | 2008-01-10 | 2009-07-16 | Abounion Technology Corp | Multi-channel stacked semiconductor device and method for fabricating the same, and stacking substrate applied to the semiconductor device |
CN102074537B (zh) * | 2008-05-15 | 2013-02-13 | 南茂科技股份有限公司 | 芯片封装单元 |
CN102237324A (zh) * | 2010-04-29 | 2011-11-09 | 国碁电子(中山)有限公司 | 集成电路封装结构及方法 |
US20120228696A1 (en) * | 2011-03-07 | 2012-09-13 | Texas Instruments Incorporated | Stacked die power converter |
US9842797B2 (en) * | 2011-03-07 | 2017-12-12 | Texas Instruments Incorporated | Stacked die power converter |
US10128219B2 (en) | 2012-04-25 | 2018-11-13 | Texas Instruments Incorporated | Multi-chip module including stacked power devices with metal clip |
US9620473B1 (en) | 2013-01-18 | 2017-04-11 | University Of Notre Dame Du Lac | Quilt packaging system with interdigitated interconnecting nodules for inter-chip alignment |
JP6357371B2 (ja) * | 2014-07-09 | 2018-07-11 | 新光電気工業株式会社 | リードフレーム、半導体装置及びリードフレームの製造方法 |
FR3033082B1 (fr) * | 2015-02-20 | 2018-03-09 | 3D Plus | Procede de fabrication d'un module electronique 3d a broches externes d'interconnexion |
CN105513976B (zh) * | 2015-12-02 | 2018-04-17 | 上海凯虹电子有限公司 | 半导体封装方法、封装体及封装单元 |
US9917041B1 (en) * | 2016-10-28 | 2018-03-13 | Intel Corporation | 3D chip assemblies using stacked leadframes |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3877064A (en) * | 1974-02-22 | 1975-04-08 | Amp Inc | Device for connecting leadless integrated circuit packages to a printed-circuit board |
DE3213884A1 (de) * | 1982-04-15 | 1983-10-27 | Siemens AG, 1000 Berlin und 8000 München | Anschlussvorrichtung fuer ein plattenfoermiges elektrisches geraet |
JPS59205747A (ja) * | 1983-05-09 | 1984-11-21 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
JPS60106153A (ja) * | 1983-11-15 | 1985-06-11 | Toshiba Corp | 半導体装置およびその製造方法 |
JPS6159860A (ja) * | 1984-08-31 | 1986-03-27 | Fujitsu Ltd | 半導体集積回路装置の製造方法 |
JPS62239554A (ja) * | 1986-04-10 | 1987-10-20 | Seiko Epson Corp | Icカ−ドタイプのep−rom構造 |
-
1989
- 1989-04-10 DE DE3911711A patent/DE3911711A1/de not_active Withdrawn
-
1990
- 1990-03-23 US US07/498,134 patent/US4996587A/en not_active Expired - Fee Related
- 1990-03-26 EP EP19900105664 patent/EP0392242A3/de not_active Withdrawn
- 1990-03-29 JP JP2079070A patent/JPH0744239B2/ja not_active Expired - Lifetime
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE4238646A1 (en) * | 1991-11-14 | 1993-06-03 | Gold Star Electronics | New encapsulated semiconductor memory chip - has chips with bonding pads on central region, lead frame with leads connected to bonding parts, insulating adhesive, metal wire for electrical connection etc. |
USRE36097E (en) * | 1991-11-14 | 1999-02-16 | Lg Semicon, Ltd. | Semiconductor package for a semiconductor chip having centrally located bottom bond pads |
USRE37413E1 (en) * | 1991-11-14 | 2001-10-16 | Hyundai Electronics Industries Co., Ltd. | Semiconductor package for a semiconductor chip having centrally located bottom bond pads |
DE4238646B4 (de) * | 1991-11-14 | 2006-11-16 | Goldstar Electron Co., Ltd., Cheongju | Halbleiter-Bauelement mit spezieller Anschlusskonfiguration |
DE4225154A1 (de) * | 1992-07-30 | 1994-02-03 | Meyerhoff Dieter | Chip-Modul |
DE4335822A1 (de) * | 1993-10-20 | 1995-04-27 | Teltron Elektronik Gmbh | Elektronikbaugruppe Mit IC |
EP0867939A2 (de) * | 1997-03-26 | 1998-09-30 | Matsushita Electronics Corporation | Verdrahtungssubstrat für Halbleiter mit externen geführten Drähten |
EP0867939A3 (de) * | 1997-03-26 | 1999-08-18 | Matsushita Electronics Corporation | Verdrahtungssubstrat für Halbleiter mit externen geführten Drähten |
US6040621A (en) * | 1997-03-26 | 2000-03-21 | Matsushita Electronics Corporation | Semiconductor device and wiring body |
Also Published As
Publication number | Publication date |
---|---|
EP0392242A2 (de) | 1990-10-17 |
JPH02295159A (ja) | 1990-12-06 |
US4996587A (en) | 1991-02-26 |
EP0392242A3 (de) | 1991-12-11 |
JPH0744239B2 (ja) | 1995-05-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3911711A1 (de) | Modul-aufbau mit integriertem halbleiterchip und chiptraeger | |
DE69112134T2 (de) | Modulares elektronisches Verpackungssystem. | |
DE69522887T2 (de) | Dreidimensionaler integrierter Schaltungsstapel | |
DE4301915C2 (de) | Mehrfachchip-Halbleitervorrichtung | |
DE2554965C2 (de) | ||
AT398254B (de) | Chipträger sowie anordnung von solchen chipträgern | |
EP0022176B1 (de) | Modul für Schaltungschips | |
EP1152368B1 (de) | Chipkarte | |
DE19801312A1 (de) | Halbleiterbauelement mit mehreren Substratlagen und zumindest einem Halbleiterchip und einem Verfahren zum Herstellen eines solchen Halbleiterbauelementes | |
DE4027072C2 (de) | Halbleiteranordnung | |
DE102008048420A1 (de) | Chip-Anordnung und Verfahren zum Herstellen einer Chip-Anordnung | |
DE3538933A1 (de) | Leistungshalbleitermodul | |
DE3616494A1 (de) | Integrierte schaltungspackung und verfahren zur herstellung einer integrierten schaltungspackung | |
DE10142120A1 (de) | Elektronisches Bauteil mit wenigstens zwei gestapelten Halbleiterchips sowie Verfahren zu seiner Herstellung | |
EP1060513B1 (de) | Halbleiterbauelement mit mehreren halbleiterchips | |
DE4128603A1 (de) | Halbleiteranordnung | |
DE112009000686T5 (de) | Halbleiterpackage mit eingebetteter magnetischer Komponente und Verfahren zur Herstellung | |
WO2005091366A2 (de) | Halbleitermodul mit einem kopplungssubstrat und verfahren zur herstellung desselben | |
DE102006003137A1 (de) | Elektronikpackung und Packungsverfahren | |
DE4021871A1 (de) | Hochintegriertes elektronisches bauteil | |
DE10142119A1 (de) | Elektronisches Bauteil und Verfahren zu seiner Herstellung | |
EP0738008B1 (de) | Leistungshalbleitermodul | |
WO1995011580A1 (de) | Anordnung bestehend aus einer leiterplatte | |
EP0219627B1 (de) | Mehrschichtige gedruckte Schaltungsplatte | |
DE19781978B4 (de) | Gehäuse für eine integrierte Schaltung und Verfahren zu dessen Herstellung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8139 | Disposal/non-payment of the annual fee |