JPS60106153A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JPS60106153A
JPS60106153A JP58214752A JP21475283A JPS60106153A JP S60106153 A JPS60106153 A JP S60106153A JP 58214752 A JP58214752 A JP 58214752A JP 21475283 A JP21475283 A JP 21475283A JP S60106153 A JPS60106153 A JP S60106153A
Authority
JP
Japan
Prior art keywords
pellet
resin
film carrier
hole
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP58214752A
Other languages
English (en)
Other versions
JPS6410940B2 (ja
Inventor
Akira Kuromaru
黒丸　明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP58214752A priority Critical patent/JPS60106153A/ja
Publication of JPS60106153A publication Critical patent/JPS60106153A/ja
Publication of JPS6410940B2 publication Critical patent/JPS6410940B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68377—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support with parts of the auxiliary support remaining in the finished device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector involving a temporary auxiliary member not forming part of the bonding apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/85005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector involving a temporary auxiliary member not forming part of the bonding apparatus, e.g. removable or sacrificial coating, film or substrate being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18165—Exposing the passive side of the semiconductor or solid-state body of a wire bonded chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は時計、電卓等に用いられる薄型の半導体装置お
よびその製造方法に関する。
〔発明の技術的背景〕
時計、電卓等の小型の電子機器に利用される半導体装置
は、特に薄型であることが要求される。
このため、従来から様々な工夫がなされている。
添付図面の第１図および第２図を参照して従来装置およ
びその製造方法を説明する。第１図は従来装置の一構成
例の断面図である。なお、以下の図面の説明において、
同一要素は同一符号で示しである。ガラスエポキシ樹脂
等で製造された基板１のベレットマウント用ベッドには
、ペレット２が銀ペースト３等によってマウントされ、
基板１トヘレット２は金線４によってワイヤボンディン
グされている。そして、これらは樹脂５によって封止さ
れ、樹脂５の上面には封止ペレット６が取り付けられて
いる。
第２図は第１図に示す半導体装置の製造工程を説明する
断面図である。まず、基板１のペレットマウント用ベッ
ドに銀ペースト３でペレット２を固定する（第２図（ａ
））。次いで金線４でペレット２と基板１上のリード部
をワイヤボンディングする（第２因（ｂ））。次いでペ
レット２付近に樹脂５ａをポツティングし、樹脂ペレッ
ト７を上に乗せる（第２図（Ｃ））。なお、樹脂ペレッ
ト７は樹脂封止後は封止ペレット６となる布６ａと樹脂
５ｂにより構成される。次いで樹脂ペレット７を熱する
と半導体樹脂封止が完了する（第１図）。
〔背景技術の問題点〕
上記の如〈従来装置では、封止ペレットの位置（高さ）
は樹脂量および金線のループの高さによって変動するこ
とになるため、位置の厚さが製品によって異なり薄型の
装置としての利用価値が低下する。また、キャリア等の
氏備部品が必要になり、組立工程も複雑なのでコストが
高くなるという欠点がある。
他方、製造工程の点においても、超薄型の装置の場合に
は従来のワイヤボンディング法は使用できない（ワイヤ
が基板上に突出するので、ＴＡＢ、フリップフロップ法
等しか使用できない）ので従来の製造設備との汎用性に
欠け、またガラスエポキシ等の基板を用いると一品処理
が必要になるので、量産性に欠けてコストが上昇すると
いう欠点がある。
〔発明の目的〕
上記の従来技術の欠点を克服するため本発明は。
薄型で厚さが一定しており、かつ安価に量産することの
できる半導体装置およびその製造方法を提供することを
目的とする。
〔発明の概要〕
上記の目的を達成するため本発明は、フィルムキャリア
に穴をあけ、そこにペレットを入れて樹脂のボッティン
グの後に封止板で穴の上面を覆って樹脂封止し、フィル
ムキャリアの下面とペレットの下面と樹脂の下面が略同
一平面にあるようにした半導体装置およびその製造方法
を提供するものである。
〔発明の実施例〕
添付図面の第３図および第４図を参照して本発明の一実
施例を説明する。第３図は同実施例に係る半導体装置の
断面図である。厚さ３５０μｍ程度のフィルムキャリア
８に設けられた穴には厚さ２００μｍ程度のペレット２
が樹脂５によって封止されている。フィルムキャリア８
の下面、ペレット２の下面および樹脂５の下面は同一平
面となるように成形されており、穴の上面は絶縁性の封
止板９により餉われている。そして、ペレット２とフィ
ルムキャリア８の上面のリード部を接続するボンディン
グワイヤ４は、封止板９によってフィルムキャリア８の
上面の高さにまで抑え込まれている。
第４図は第３図に示す実施例の製造工程を説明する半導
体装置の断面図である。まず、フィルムキャリア８に穴
をあけ（第４図（ａ）　”）　、その下面に接着剤の付
いた剥離性、耐熱性の良好な（１５０υ程度）ポリエス
テル製のテープ１０を貼付する（第４図（ｂ））。（ 次いで、穴の部分のテープ１０にフィルムキャリア８の
厚さよりも薄いペレット２を接着しく第４［ｑ（ｃ））
、ペレット２とフィルムキャリア８０表面に設けられた
リード部との間を金＋１ｆｉ４によって１５０〜１７５
υ程度のボンディング温度でワイヤボンディングする（
第４図（ｄ））。
次いで穴の部分に樹脂５をボッティングし、封止板９で
穴を覆って押しつける。すると、フィルムキャリア８の
上面から５０μｍ程度突出していた金線４は押し下げら
れ、封止板９はフィルムキャリア８の上面に接触する（
第４図（ｅ））。
次いでフィルムキャリア８の下面に貼り付けたテープ１
０を剥離すると薄型の半導体装置が出来あがる（第４図
（ｆ））。
なお、ポリエステル製のテープ１０としては、奇問６４
６（奇問工業（株）製）や日東Ｎｏ、３３６（日東電工
（株）製）があり、樹脂５としては日東ＮＴ８０２０（
日東電工（株）製）などがある。
また、金線４としては、高速ボンディング用で高ループ
になることを抑えた（低ループ性）高強度のＦＡワイヤ
ー（例えば田中電子工業（株）製のＡＵ−ＤＢＦＡ）が
適している。金線４が第４図（ｄ）の工程であまり高ル
ープになると、封止板９で押し下げたときにペレット２
との間でショートすることがあるからである。
また、第４図（ｅ）の工程の後にオープン等でキュアリ
ジグ（ｃｕｒｉｎｇ）するようにしてもよい。
〔発明の効果〕
上記の如く本発明によれば、フィルムキャリアに穴をあ
け、そこにペレットを入れてワイヤボンディングおよび
樹脂のポツティングの後に封止板で穴の上面を覆って樹
脂封止し、フィルムキャリアの下面とチップの下面およ
び樹脂の下面は同一平面上にあるよ・うにしたので、樹
脂量やワイヤのループ高さにかかわらず厚さが一定でか
つ従来のワイヤボンディングによるものに比べてはるか
に薄型の半導体装置を提供することができる。このよう
な薄型半導体装置は、カード電卓や薄型電子時計に応用
することができる。
また１本発明によれば、薄型の半導体装置の基板として
フィルムキャリアを利用し、その下面に貼り付けたポリ
エステルテープにペレットを接着して樹脂封止した後に
、テープを剥離することにより半導体装置を製造するの
で、−品生産、処理の必要なガラスエポキシ基板を利用
する従来方法に比べて著しく量産性に優れ、マウント剤
（銀ペースト等）を必要とする従来方法に比べてコスト
を低く抑えることができる。
さらに、ペレットのボンディングをワイヤボンディング
法により行なうことができる（従来技術で超薄型の半導
体装置を得るためには、フリップチップ法、ＴＡＢ等が
必要であった）ので、従来技術設備等との汎用性も高い
。
【図面の簡単な説明】
第１図は従来装置の一構成例の断面図、第２図は第１図
に示す構成例の製造工程を説明する説明図、第３図は本
発明の一実施例の断面図、第４図は第３図に示す実施例
の製造工程を説明する説明図である。 １・・・基Ｌ　２・・・ペレット、３・・・銀ペースト
、４・・・金線、５．５ａ、５ｂ・・・樹脂、６・・・
封止ベレット、７・・・樹脂ペレット、８・・・フィル
ムキャリア、９・・・封止板、１０・・・テープ。 出願人代理人　猪　股　清 ｂ２圓（０） ５２図（Ｃ） らｎ も３図 ６４図（０） も４図（ｂ） ＋１Ｊ ６４図（Ｃ） １り わ４図（ｄ） １り 朽４閉（ｅ） ５４図（ｆ） 　４

Claims (1)

  1. 【特許請求の範囲】 １、ペレットと、該ペレットを収容するための穴を設け
    たフィルムキャリアと、前記穴を覆うように前記フィル
    ムキャリアの上面に貼り付けた封止板と、前記穴に前記
    ペレットを封止するための樹脂とを備え、前記フィルム
    キャリアの下面、ペレットの下面および樹脂の下面が略
    同一平面にあるようにした薄型の半導体装置。 ２、フィルムキャリアにペレットを収容するための穴を
    設け、前記穴を覆うように前記フィルムキャリアの下面
    にテープを貼り付けて、該大の該テープ部分に前記ペレ
    ットを接着し、前記フィルムキャリアの上面に設けたリ
    ード部と前記ペレットをワイヤボンディングして、樹脂
    を前記穴にボッティングし、前記穴を封止板で覆って、
    前記フィルムキャリアの上面と刺止板を接触させて前記
    樹脂を固化し、前記テープを剥離して前記ペレットを樹
    脂封止する薄型の半導体装置の製造方法。
JP58214752A 1983-11-15 1983-11-15 半導体装置およびその製造方法 Granted JPS60106153A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58214752A JPS60106153A (ja) 1983-11-15 1983-11-15 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58214752A JPS60106153A (ja) 1983-11-15 1983-11-15 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JPS60106153A true JPS60106153A (ja) 1985-06-11
JPS6410940B2 JPS6410940B2 (ja) 1989-02-22

Family

ID=16660981

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58214752A Granted JPS60106153A (ja) 1983-11-15 1983-11-15 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JPS60106153A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63190363A (ja) * 1987-02-02 1988-08-05 Matsushita Electronics Corp パワ−パツケ−ジ
EP0392242A2 (en) * 1989-04-10 1990-10-17 International Business Machines Corporation Module assembly with intergrated semiconductor chip and chip carrier
WO1998022980A1 (fr) * 1996-11-21 1998-05-28 Hitachi, Ltd. Dispositif a semi-conducteur et son procede de fabrication
US5780933A (en) * 1995-05-12 1998-07-14 Kabushiki Kaisha Toshiba Substrate for semiconductor device and semiconductor device using the same
US6022763A (en) * 1996-05-10 2000-02-08 Kabushiki Kaisha Toshiba Substrate for semiconductor device, semiconductor device using the same, and method for manufacture thereof

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57135744U (ja) * 1981-02-20 1982-08-24

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57135744U (ja) * 1981-02-20 1982-08-24

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63190363A (ja) * 1987-02-02 1988-08-05 Matsushita Electronics Corp パワ−パツケ−ジ
EP0392242A2 (en) * 1989-04-10 1990-10-17 International Business Machines Corporation Module assembly with intergrated semiconductor chip and chip carrier
EP0392242A3 (en) * 1989-04-10 1991-12-11 International Business Machines Corporation Module assembly with intergrated semiconductor chip and chip carrier
US5780933A (en) * 1995-05-12 1998-07-14 Kabushiki Kaisha Toshiba Substrate for semiconductor device and semiconductor device using the same
US6022763A (en) * 1996-05-10 2000-02-08 Kabushiki Kaisha Toshiba Substrate for semiconductor device, semiconductor device using the same, and method for manufacture thereof
WO1998022980A1 (fr) * 1996-11-21 1998-05-28 Hitachi, Ltd. Dispositif a semi-conducteur et son procede de fabrication
US6664616B2 (en) 1996-11-21 2003-12-16 Hitachi, Ltd. Semiconductor device and manufacturing method thereof

Also Published As

Publication number Publication date
JPS6410940B2 (ja) 1989-02-22

Similar Documents

Publication Publication Date Title
US6553658B2 (en) Assembling a stacked die package
JPS58207657A (ja) 半導体装置及びその製造方法
US7351612B2 (en) Method for fabricating quad flat non-leaded package
US5972735A (en) Method of preparing an electronic package by co-curing adhesive and encapsulant
JP2002231881A (ja) 半導体チップパッケージ
JPS60106153A (ja) 半導体装置およびその製造方法
JPH05211262A (ja) 樹脂封止型半導体装置
JPH0729927A (ja) 半導体集積回路装置の製造方法
KR900001004A (ko) 플라스틱 캡슐형 멀티칩 하이브리드 집적회로
US6772510B1 (en) Mapable tape apply for LOC and BOC packages
KR950010111B1 (ko) 반도체 패키지 제조방법
JPS5940539A (ja) 半導体装置およびその製造方法
JPH05211268A (ja) 半導体装置
JPH03198368A (ja) 半導体装置
JPS62109350A (ja) 半導体装置の製造方法及びこれに用いるキヤリアテ−プ
JPH04115540A (ja) 放熱板付き半導体装置の製造方法
JPS63133653A (ja) 光消去型半導体メモリ装置
KR200164522Y1 (ko) Ic 카드 패키지
KR940008328B1 (ko) 필름 타입 반도체 패키지(F-PAC : Film-Type Package) 및 그 제조 방법
JPS61253840A (ja) 半導体装置
JPS54124690A (en) Integrated circuit unit
JPS6199341A (ja) 半導体装置およびその製造方法
JPS63147352A (ja) 超薄型モジユ−ル
JPS59155152A (ja) 樹脂封止半導体装置
JPH09275176A (ja) 樹脂封止型半導体装置