JPS6410940B2 - - Google Patents

Info

Publication number
JPS6410940B2
JPS6410940B2 JP58214752A JP21475283A JPS6410940B2 JP S6410940 B2 JPS6410940 B2 JP S6410940B2 JP 58214752 A JP58214752 A JP 58214752A JP 21475283 A JP21475283 A JP 21475283A JP S6410940 B2 JPS6410940 B2 JP S6410940B2
Authority
JP
Japan
Prior art keywords
pellet
film carrier
hole
resin
tape
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP58214752A
Other languages
English (en)
Other versions
JPS60106153A (ja
Inventor
Akira Kuromaru
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Shibaura Electric Co Ltd filed Critical Tokyo Shibaura Electric Co Ltd
Priority to JP58214752A priority Critical patent/JPS60106153A/ja
Publication of JPS60106153A publication Critical patent/JPS60106153A/ja
Publication of JPS6410940B2 publication Critical patent/JPS6410940B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68377—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support with parts of the auxiliary support remaining in the finished device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector involving a temporary auxiliary member not forming part of the bonding apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/85005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector involving a temporary auxiliary member not forming part of the bonding apparatus, e.g. removable or sacrificial coating, film or substrate being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18165—Exposing the passive side of the semiconductor or solid-state body of a wire bonded chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は時計、電卓等に用いられる薄型の半導
体装置およびその製造方法に関する。
〔発明の技術的背景〕
時計、電卓等の小型の電子機器に利用される半
導体装置は、特に薄型であることが要求される。
このため、従来から様々な工夫がなされている。
添付図面の第１図および第２図を参照して従来
装置およびその製造方法を説明する。第１図は従
来装置の一構成例の断面図である。なお、以下の
図面の説明において、同一要素は同一符号で示し
てある。ガラスエポキシ樹脂等で製造された基板
１のペレツトマウント用ベツドには、ペレツト２
が銀ペースト３等によつてマウントされ、基板１
の上面に設けられたリード部とペレツト２の電極
とは、ボンデイングワイヤ４によつてワイヤボン
デイングされている。そして、これらは樹脂５に
よつて封止され、樹脂５の上面には封止ペレツト
６が取り付けられている。
第２図は第１図に示す半導体装置の製造工程を
説明する断面図である。まず、基板１のペレツト
マウント用ベツドに銀ペースト３でペレツト２を
固定する（第２図ａ）。次いでボンデイングワイ
ヤ４でペレツト２の電極と基板１上のリード部と
をワイヤボンデイングする（第２図ｂ）。次いで
ペレツト２付近に樹脂５ａをポツテイングし、樹
脂ペレツト７を上に乗せる（第２図ｃ）。なお、
樹脂ペレツト７は樹脂封止後は封止ペレツト６と
なる布６ａと樹脂５ｂにより構成される。次いで
樹脂ペレツト７を熱すると半導体樹脂封止が完了
する（第１図）。
〔背景技術の問題点〕
上記の如く従来装置では、封止ペレツトの位置
（高さ）は樹脂量およびボンデイングワイヤのル
ープの高さによつて変動することになるため、位
置の厚さが製品によつて異なり薄型の装置として
の利用価値が低下する。また、キヤリア等の設備
部品が必要になり、組立工程を複雑なのでコスト
が高くなるという欠点がある。
他方、製造工程の点においても、超薄型の装置
の場合には従来のワイヤボンデイング法は使用で
きない（ワイヤが基板上に突出するので、TAB、
フリツプフロツプ法等しか使用できない）ので従
来の製造設備との汎用性に欠け、またガラスエポ
キシ等の基板を用いると一品処理が必要になるの
で、量産性に欠けてコストが上昇するという欠点
がある。
〔発明の目的〕
上記の従来技術の欠点を克服するため本発明
は、薄型で厚さが一定しており、かつ安価に量産
することのできる半導体装置およびその製造方法
を提供することを目的とする。
〔発明の概要〕
上記目的を達成するため本発明は、ペレツト
と、該ペレツトを収容するための穴を設けるとと
もに上部にリード部を設けたフイルムキヤリア
と、前記ペレツトの電極と該フイルムキヤリアの
リード部とを電気的に接続するボンデイングワイ
ヤと、前記穴を覆うとともに前記ボンデイングワ
イヤを該穴の内部に抑え込んで前記フイルムキヤ
リアの上面に貼り付けた封止板と、前記穴に前記
ペレツトを封止するための樹脂とからなり、前記
フイルムキヤリアの下面、ペレツトの下面および
樹脂の下面が略同一平面にあるようにした薄型の
半導体装置、及びフイルムキヤリアにペレツトを
収容するための穴を設け、前記穴を覆うように前
記フイルムキヤリアの下面にテープを貼り付け
て、該穴の該テープ部分に前記ペレツトを接着
し、前記フイルムキヤリアの上面に設けたリード
部と前記ペレツトの電極とをワイヤボンデイング
して、樹脂を前記穴にポツテイングし、前記穴を
封止板で覆つて、前記フイルムキヤリアの上面と
封止板を接触させて前記樹脂を固化し、前記テー
プを剥離して前記ペレツトを樹脂封止する薄型の
半導体装置の製造方法をその要旨とするものであ
る。
〔発明の実施例〕
添付図面の第３図および第４図を参照して本発
明の一実施例を説明する。第３図は同実施例に係
る半導体装置の断面図である。厚さ350μｍ程度
のフイルムキヤリア８に設けられた穴には厚さ
200μｍ程度のペレツト２が樹脂５によつて封止
されている。フイルムキヤリア８の下面、ペレツ
ト２の下面および樹脂５の下面は同一平面となる
ように成形されており、穴の上面は絶縁性の封止
板９により覆われている。そして、ペレツト２の
電極とフイルムキヤリア８の上面のリード部を接
続するボンデイングワイヤ４は、封止板９によつ
てフイルムキヤリア８の上面の高さにまで抑え込
まれている。
第４図は第３図に示す実施例の製造工程を説明
する半導体装置の断面図である。まず、フイルム
キヤリア８に穴をあけ（第４図ａ）、その下面に
接着剤の付いた剥離性、耐熱性の良好な（150℃
程度）ポリエステル製のテープ１０を貼付する
（第４図ｂ）。
次いで、穴の部分のテープ１０にフイルムキヤ
リア８の厚さよりも薄いペレツト２を接着し（第
４図ｃ）、ペレツト２の電極とフイルムキヤリア
８の表面に設けられたリード部との間をボンデイ
ングワイヤ４によつて150〜175℃程度のボンデイ
ング温度でワイヤボンデイングする（第４図ｄ）。
次いで穴の部分に樹脂５をボンデイングし、封
止板９で穴を覆つて押しつける。すると、フイル
ムキヤリア８の上面から50μｍ程度突出していた
ボンデイングワイヤ４は押し下げられ、封止板９
はフイルムキヤリア８の上面に接触する（第４図
ｅ）。
次いでフイルムキヤリア８の下面に貼り付けた
テープ１０を剥離すると薄型の半導体装置が出来
あがる（第４図ｆ）。
なお、ポリエステル製のテープ１０としては、
寺岡646（寺岡工業(株)製）や日東No.336（日東電工(株
)
製）があり、樹脂５としては日東NT8020（日東
電工(株)製）などがある。また、ボンデイングワイ
ヤ４としては、高速ボンデイング用で高ループに
なることを抑えた（低ループ性）高強度のFAワ
イヤー（例えば田中電子工業(株)製のAU―
DBFA）が適している。ボンデイングワイヤ４
が第４図ｄの工程であまり高ループになると、封
止板９で押し下げたときにペレツト２との間でシ
ヨートすることがあるからである。
また、第４図ｅの工程の後にオープン等でキユ
アリング（curing）するようにしてもよい。
〔発明の効果〕
上記の如く本発明によれば、フイルムキヤリア
に穴をあけ、そこにペレツトを入れてワイヤボン
デイングおよび樹脂のポツテイングの後に封止板
で穴の上面を覆つて樹脂封止し、フイルムキヤリ
アの下面とチツプの下面および樹脂の下面は同一
平面上にあるようにしたので、樹脂量やワイヤの
ループ高さにかかわらず厚さが一定でかつ従来の
ワイヤボンデイングによるものに比べてはるかに
薄型の半導体装置を提供することができる。この
ような薄型半導体装置は、カード電卓や薄型電子
時計に応用することができる。
また、本発明によれば、薄型の半導体装置の基
板としてフイルムキヤリアを利用し、その下面に
貼り付けたポリエステルテープにペレツトを接着
して樹脂封止した後に、テープを剥離することに
より半導体装置を製造するので、一品生産、処理
の必要なガラスエポキシ基板を利用する従来方法
に比べて著しく量産性に優れ、マウント剤（銀ペ
ースト等）を必要とする従来方法に比べてコスト
を低く抑えることができる。
さらに、ペレツトのボンデイングをワイヤボン
デイング法により行なうことができる（従来技術
で超薄型の半導体装置を得るためには、フリツプ
チツプ法、TAB等が必要であつた）ので、従来
技術設備等との汎用性も高い。
【図面の簡単な説明】
第１図は従来装置の一構成例の断面図、第２図
は第１図に示す構成例の製造工程を説明する説明
図、第３図は本発明の一実施例の断面図、第４図
は第３図に示す実施例の製造工程を説明する説明
図である。 １…基板、２…ペレツト、３…銀ペースト、４
…金線、５，５ａ，５ｂ…樹脂、６…封止ペレツ
ト、７…樹脂ペレツト、８…フイルムキヤリア、
９…封止板、１０…テープ。

Claims (1)

  1. 【特許請求の範囲】 １ ペレツトと、該ペレツトを収容するための穴
    を設けるとともに上部にリード部を設けたフイル
    ムキヤリアと、前記ペレツトの電極と該フイルム
    キヤリアのリード部とを電気的に接続するボンデ
    イングワイヤと、前記穴を覆うとともに前記ボン
    デイングワイヤを該穴の内部に抑え込んで前記フ
    イルムキヤリアの上面に貼り付けた封止板と、前
    記穴に前記ペレツトを封止するための樹脂とから
    なり、前記フイルムキヤリアの下面、ペレツトの
    下面および樹脂の下面が略同一平面にあるように
    した薄型の半導体装置。 ２ フイルムキヤリアにペレツトを収容するため
    の穴を設け、前記穴を覆うように前記フイルムキ
    ヤリアの下面にテープを貼り付けて、該穴の該テ
    ープ部分に前記ペレツトを接着し、前記フイルム
    キヤリアの上面に設けたリード部と前記ペレツト
    の電極とをワイヤボンデイングして、樹脂を前記
    穴にポツテイングし、前記穴を封止板で覆つて、
    前記フイルムキヤリアの上面と封止板を接触させ
    て前記樹脂を固化し、前記テープを剥離して前記
    ペレツトを樹脂封止する薄型の半導体装置の製造
    方法。
JP58214752A 1983-11-15 1983-11-15 半導体装置およびその製造方法 Granted JPS60106153A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58214752A JPS60106153A (ja) 1983-11-15 1983-11-15 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58214752A JPS60106153A (ja) 1983-11-15 1983-11-15 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JPS60106153A JPS60106153A (ja) 1985-06-11
JPS6410940B2 true JPS6410940B2 (ja) 1989-02-22

Family

ID=16660981

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58214752A Granted JPS60106153A (ja) 1983-11-15 1983-11-15 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JPS60106153A (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63190363A (ja) * 1987-02-02 1988-08-05 Matsushita Electronics Corp パワ−パツケ−ジ
DE3911711A1 (de) * 1989-04-10 1990-10-11 Ibm Modul-aufbau mit integriertem halbleiterchip und chiptraeger
JP3332654B2 (ja) * 1995-05-12 2002-10-07 株式会社東芝 半導体装置用基板、半導体装置および半導体装置の製造方法
US6022763A (en) * 1996-05-10 2000-02-08 Kabushiki Kaisha Toshiba Substrate for semiconductor device, semiconductor device using the same, and method for manufacture thereof
KR100447035B1 (ko) 1996-11-21 2004-09-07 가부시키가이샤 히타치세이사쿠쇼 반도체 장치의 제조방법

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS629723Y2 (ja) * 1981-02-20 1987-03-06

Also Published As

Publication number Publication date
JPS60106153A (ja) 1985-06-11

Similar Documents

Publication Publication Date Title
US5389739A (en) Electronic device packaging assembly
MY109101A (en) Thin type semiconductor device, module structure using the device and method of mounting the device on board
EP0977251A4 (en) RESIN-SEALED SEMICONDUCTOR DEVICE AND METHOD OF MANUFACTURE
JP2625654B2 (ja) 半導体装置およびその製造方法
JP2895920B2 (ja) 半導体装置及びその製造方法
JP2000243887A (ja) 半導体装置とその製造方法
GB1383297A (en) Electrical integrated circuit package
JPS58207645A (ja) 半導体装置
JPS6410940B2 (ja)
JPS5769765A (en) Sealed body of semiconductor device
JPH05211262A (ja) 樹脂封止型半導体装置
JPH0729927A (ja) 半導体集積回路装置の製造方法
JP2000243880A (ja) 半導体装置とその製造方法
US6772510B1 (en) Mapable tape apply for LOC and BOC packages
JPS57112055A (en) Integrated circuit package
JP3390507B2 (ja) 半導体素子の封止方法及び封止装置
JPH04115540A (ja) 放熱板付き半導体装置の製造方法
JPS641262A (en) Electronic device and manufacture thereof
JPH05211268A (ja) 半導体装置
KR940008328B1 (ko) 필름 타입 반도체 패키지(F-PAC : Film-Type Package) 및 그 제조 방법
JPH0821641B2 (ja) 半導体装置
JPH05251585A (ja) Ｉｃモジュール
JP2740161B2 (ja) 集積回路の実装構造
JPS62109350A (ja) 半導体装置の製造方法及びこれに用いるキヤリアテ−プ
JPH09275176A (ja) 樹脂封止型半導体装置