JP2000243880A - 半導体装置とその製造方法 - Google Patents

半導体装置とその製造方法

Info

Publication number
JP2000243880A
JP2000243880A JP4190399A JP4190399A JP2000243880A JP 2000243880 A JP2000243880 A JP 2000243880A JP 4190399 A JP4190399 A JP 4190399A JP 4190399 A JP4190399 A JP 4190399A JP 2000243880 A JP2000243880 A JP 2000243880A
Authority
JP
Japan
Prior art keywords
post
electrode
island
semiconductor pellet
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP4190399A
Other languages
English (en)
Other versions
JP4334047B2 (ja
Inventor
Osamu Isaki
治 伊佐木
Tetsuya Okada
哲也 岡田
Osamu Akagi
修 赤木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP4190399A priority Critical patent/JP4334047B2/ja
Publication of JP2000243880A publication Critical patent/JP2000243880A/ja
Application granted granted Critical
Publication of JP4334047B2 publication Critical patent/JP4334047B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】 アイランド状にポスト電極を設置すること
で、実装面積を縮小でき、且つ耐湿性を維持できる半導
体装置の製造方法を提供する。 【解決手段】 アイランド１２上に半導体ペレット１０
を固着し、半導体ペレット１０の電極パッド１１に第１
のポスト電極１５を接着する。アイランド１２の延在部
１２ａに第２のポスト電極１６を固着し、全体を樹脂層
１８で被覆する。第１と第２のポスト電極１５、１６の
頭部が樹脂層１８の表面に露出して、外部接続用端子と
なる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体装置の製造方
法に関し、特にパッケージ外形の薄形化が可能な、半導
体装置とその製造方法に関する。
【０００２】
【従来の技術】電子応用機器の軽薄短小化の要求に応じ
るため、半導体装置の外形寸法及び外形寸法に準じる実
装面積は小型化の一途をたどっている。その最終形態が
半導体ペレットを直接実装するベアチップ実装、あるい
はチップサイズと外形寸法とが同等になるチップサイズ
パッケージである。しかし、いずれも半導体ペレットを
剥き出しで実装するため、耐湿性と信頼性の点では、未
だ樹脂で封止したものに分がある。
【０００３】図６に、樹脂封止した形態で、比較的小型
化した半導体装置の例を示した。トランジスタ等の素子
が形成された半導体ペレット１がリードフレームのアイ
ランド２上に半田等のろう材によって固着実装され、半
導体ペレット１の電極パッドとリード端子３とがワイヤ
４で接続され、半導体ペレット１の周辺部分が樹脂５で
被覆され、樹脂５の外部にリード端子３の先端部分が導
出され、導出されたリード端子３が、２回折り曲げられ
た形状を有している。（例えば特開平０５−１２９４７
３号）。
【０００４】
【発明が解決しようとする課題】しかしながら、リード
端子３を樹脂の外側に導出する形状では、リード端子３
が突出する分だけ実装面積が増大し、小型化が困難であ
る欠点があった。
【０００５】また、ボンディングワイヤを用いる構成で
は、そのループ高さの制約から封止外形の薄形化が困難
である欠点があった。
【０００６】
【課題を解決するための手段】本発明は、上述した各事
情に鑑みて成されたものであり、アイランド上に半導体
ペレットを固着し、前記半導体ペレットの電極パッドに
第１のポスト電極を固着し、前記アイランド部に第２の
ポスト電極を固着し、前記第１と第２のポスト電極が表
面に露出するように前記半導体ペレットの周囲を樹脂封
止し、前記第２のポスト電極を前記半導体ペレットの裏
面側の取り出し電極としたことを特徴とするものであ
る。
【０００７】また、アイランド上に半導体ペレットを固
着する工程と、前記半導体ペレットの電極パッドに第１
のポスト電極を接続する工程と、前記アイランドに第２
のポスト電極を接続する工程と、前記第１と第２のポス
ト電極の表面を露出するように前記半導体ペレットの周
囲を樹脂で封止する工程と、を備えることを特徴とする
ものである。
【０００８】
【発明の実施の形態】以下に本発明の実施の形態を詳細
に説明する。
【０００９】図１は本発明の半導体装置を示す（Ａ）断
面図と（Ｂ）平面図である。半導体ペレット１０には、
各種前処理工程によってトランジスタ、パワーＭＯＳＦ
ＥＴなどの、３端子型の半導体素子が形成されている。
バイポーラトランジスタ素子を例にすれば、半導体ペレ
ット１０の裏面側をコレクタとし、表面側にはベースと
なる領域とエミッタとなる領域とを拡散手法によって形
成し、半導体ペレット１０上部にベース及びエミッタ用
の外部接続用の電極パッド１１を形成したものである。
【００１０】１２はアイランドであり、その表面に半
田、金などの導電性のプリフォーム剤１３によって半導
体ペレット１０をダイボンドしている。半導体ペレット
１０の電極パッド１１の上には、同じく半田、金などの
プリフォーム剤１４によって第１のポスト電極１５が接
着されている。
【００１１】アイランド１２は水平に段差なく延在して
おり、その延在部１２ａに第２のポスト電極１６がプリ
フォーム剤１７によって接着されている。樹脂層１８は
アイランド１２の周囲を被覆して、半導体チップ１０を
封止する。樹脂層１８の上部には第１と第２のポスト電
極１５、１６の先端部分が露出する。第１と第２のポス
ト電極１５、１６は鉄、銅、アルミニウム等の導電素材
からなる板状素材であり、第１のポスト電極１５はベー
スとエミッタの電極パッド１１に接続されて各々ベース
電極とエミッタ電極として、第２のポスト電極１６はア
イランド１２を経由して半導体ペレット１０の裏面側に
接続され、コレクタ電極として導出される。
【００１２】アイランド１２は鉄あるいは銅系の合金素
材からなり、０．１５ｍｍ程度の板厚を具備する。この
上に厚みが２００μｍ程度の半導体ペレット１０が、膜
厚２０〜３０μｍのプリフォーム剤１３を介して固着さ
れている。半導体ペレット１０の上には板厚が０．１ｍ
ｍ程度の第１のポスト電極１５が、膜厚２０〜３０μｍ
のプリフォーム剤１４を介して固着されている。この
時、第１のポスト電極１５は必ずしも電極パッド１２と
同じ大きさである必要がなく、電気的接続が保たれてい
ればよい。従って、半導体ペレット１０の大きさの範囲
内、場合によっては半導体ペレット１０からはみ出すよ
うな形態で任意の大きさとピッチ間隔で配置することが
可能である。
【００１３】更に、第２のポスト電極１６はアイランド
１２の延在部に対して任意の位置に設置できるし、その
大きさも任意に設定できる。従って、第１のポスト電極
１５と共に、ベース。エミッタ。コレクタ電極の端子配
列を任意に設定することが出来る。また、樹脂封止後、
第１と第２のポスト電極１５、１６に対して半田ボール
のような接続部材を改めて接着することも可能である。
なお、アイランド１２裏面側には０．１ｍｍ程度の厚み
で樹脂層１８が形成されている。斯かる構成は、従来の
ボンディングワイヤを用いることがないので、樹脂層１
８の厚みを薄形化することが出来る。
【００１４】図２は、斯かる半導体装置の製造方法の、
第１の実施の形態を示したものである。以下に詳細に説
明する。 第１工程：図２（Ａ）参照 １枚の素材からエッチングあるいは打ち抜き加工するこ
とにより、アイランド１２を多数個形成したリードフレ
ーム２０を準備する。各アイランド１２は延在部１２ａ
によってリードフレーム２０に保持される。
【００１５】第２工程：図２（Ｂ）参照 アイランド１２表面にプリフォーム剤１３を供給し、前
処理が終了した半導体ペレット１０をプリフォーム剤１
３の上に設置して、半導体ペレット１０をダイボンドす
る。
【００１６】第３工程：図３（Ａ）参照 半導体ペレット１０の電極パッド１１上にプリフォーム
剤１４を供給し、別途に形成した第１のポスト電極１５
を固定する。同様にしてアイランド１２の延在部にもプ
リフォーム剤１４を供給し、別途に形成した第２のポス
ト電極１６を固定する。
【００１７】第４工程：図３（Ｂ）参照 半導体ペレット１０と第１と第２のポスト電極１５、１
６を設置したリードフレーム２０を金型のキャビティ内
に設置し、各半導体装置毎にアイランド１２の周囲を樹
脂層１８でトランスファーモールドする。このとき、樹
脂層１２は第１と第２のポスト電極１５、１６の上部を
完全に埋没する。
【００１８】第５工程：図４（Ａ）参照 金型からリードフレーム２０を取り出し、樹脂層１８の
表面を研磨する。研磨には、例えばダイシング装置のダ
イシングブレードを用いる。各半導体装置の高さが一定
高さになるように、且つ、樹脂層１８の表面に第１と第
２のポスト電極１５、１６が露出するまで研磨する。こ
のとき、第１と第２のポスト電極１５、１６の表面を
０．０１〜０．０８ｍｍ程度削るように制御する。前記
ブレードには様々な板厚のものが準備されており、比較
的厚めのブレードを用いて、切削を複数回繰り返すこと
で全体を削る。尚、ダイシングブレードの他に砥石によ
っても平坦面を形成することが可能である。
【００１９】第６工程：図４（Ｂ）参照 そして、アイランド１２の延在部１２ａを切断して、各
半導体装置をリードフレーム２０から分離する。なお、
第１と第２のポスト電極１５、１６に半田ボール等を接
続する場合は、第５工程の後に行ってから第６工程を行
う。また、金属メッキ層を形成する場合も同様である。
【００２０】図５は、製造方法における第２の実施の形
態を示すものである。先の形態とは第１〜第３工程まで
は同一であるので説明を省略する。
【００２１】第４工程：図５（Ａ）参照 第１と第２のポスト電極１５、１６を形成した半導体ペ
レット１０を、金型２１内に設置する。金型のキャビテ
ィ内には剥離シート２２（例えば、商品名ＥＴＳＥ：日
東電工）をあらかじめ設置しておき、剥離シート２２に
第１と第２のポスト電極１５、１６の頭部を接触するよ
うにして設置する。この状態で樹脂を注入して樹脂層１
８を形成する。
【００２２】第５工程：図５（Ｂ）参照 素子を金型から取り出し、剥離シート２２を剥離する
と、樹脂層１８の表面に第１と第２のポスト電極１５、
１６の頭部が突出した構造を得ることが出来る。突出し
た部分をダイシング装置で研磨し、そして、リードフレ
ームからアイランド１２の延在部を切断・分離すること
で図３（Ｃ）と同様の個別半導体装置を形成する。露出
した第１と第２のポスト電極１５、１６表面に半田ボー
ルなどの突出電極を形成する場合には、剥離シートを除
去した後に実施する。剥離シートを用いることにより、
研磨する樹脂の量を減らすことが出いる。
【００２３】
【発明の効果】以上に説明した本発明の半導体装置は、
樹脂層１８の表面ベース・エミッタ・コレクタ用の電極
が露出した構成である。従って実装基板に対して各電極
を対向接着することが可能であるので、半導体装置の実
装面積を大幅に縮小できるものである。
【００２４】更に、半導体ペレット１０を樹脂層１８で
完全に被覆することが出来るので、装置の耐湿性を維持
し信頼性の高いものにすることが出来る。
【００２５】更に、ボンディングワイヤを用いないの
で、樹脂層１８の厚みを容易に薄く設計することが出
来、機器側のへ矩形化の要求に応じることが出来る。
【図面の簡単な説明】
【図１】本発明を説明するための断面図と平面図であ
る。
【図２】本発明の製造方法を示す斜視図である。
【図３】本発明の製造方法を示す斜視図である。
【図４】本発明の製造方法を示す斜視図である。
【図５】本発明の製造方法の第２の実施の形態を示す断
面図である。
【図６】従来例を説明するための断面図である。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 赤木 修 大阪府守口市京阪本通２丁目５番５号 三 洋電機株式会社内 Ｆターム(参考） 4M109 AA01 BA01 CA21 DA04 DA10 DB17 FA04

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】 アイランド上に半導体ペレットを固着
    し、前記半導体ペレットの電極パッドに第１のポスト電
    極を固着し、前記アイランド部に第２のポスト電極を固
    着し、前記第１と第２のポスト電極が表面に露出するよ
    うに前記半導体ペレットの周囲を樹脂封止し、前記第２
    のポスト電極を前記半導体ペレットの裏面側の取り出し
    電極としたことを特徴とする半導体装置。
  2. 【請求項２】 アイランド上に半導体ペレットを固着す
    る工程と、 前記半導体ペレットの電極パッドに第１のポスト電極を
    接続する工程と、 前記アイランドに第２のポスト電極を接続する工程と、 前記第１と第２のポスト電極の表面を露出するように前
    記半導体ペレットの周囲を樹脂で封止する工程と、を具
    備することを特徴とする半導体装置の製造方法。
  3. 【請求項３】 前記第１と第２のポスト電極の表面を露
    出するように樹脂で封止する工程が、前記第１と第２の
    ポスト電極を埋設するように樹脂で封止した後に、前記
    樹脂の表面を研磨して露出させるこを特徴とする請求項
    ２記載の半導体装置の製造方法。
  4. 【請求項４】 前記第１と第２のポスト電極の表面を露
    出するように樹脂で封止する工程が、前記第１と第２の
    ポスト電極の上に剥離シートを張り付けた状態でトラン
    スファーモールドし、その後前記剥離シートを除去して
    露出させることを特徴とする請求項２記載の半導体装置
    の製造方法。
JP4190399A 1999-02-19 1999-02-19 半導体装置とその製造方法 Expired - Fee Related JP4334047B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4190399A JP4334047B2 (ja) 1999-02-19 1999-02-19 半導体装置とその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4190399A JP4334047B2 (ja) 1999-02-19 1999-02-19 半導体装置とその製造方法

Publications (2)

Publication Number Publication Date
JP2000243880A true JP2000243880A (ja) 2000-09-08
JP4334047B2 JP4334047B2 (ja) 2009-09-16

Family

ID=12621254

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4190399A Expired - Fee Related JP4334047B2 (ja) 1999-02-19 1999-02-19 半導体装置とその製造方法

Country Status (1)

Country Link
JP (1) JP4334047B2 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7034386B2 (en) 2001-03-26 2006-04-25 Nec Corporation Thin planar semiconductor device having electrodes on both surfaces and method of fabricating same
JP2007042754A (ja) * 2005-08-01 2007-02-15 Nichicon Corp パワーモジュール
US7374965B2 (en) 2005-02-08 2008-05-20 Renesas Technology Corp. Manufacturing method of semiconductor device
JP2009059923A (ja) * 2007-08-31 2009-03-19 Mitsubishi Electric Corp 半導体装置
JP2010021338A (ja) * 2008-07-10 2010-01-28 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2013149834A (ja) * 2012-01-20 2013-08-01 Toyota Motor Corp 半導体装置
JP5321600B2 (ja) * 2010-02-01 2013-10-23 トヨタ自動車株式会社 半導体装置の製造方法および半導体装置
JP2019153699A (ja) * 2018-03-02 2019-09-12 富士電機株式会社 半導体装置および半導体装置の製造方法

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7034386B2 (en) 2001-03-26 2006-04-25 Nec Corporation Thin planar semiconductor device having electrodes on both surfaces and method of fabricating same
US7556983B2 (en) 2001-03-26 2009-07-07 Nec Corporation Thin planar semiconductor device having electrodes on both surfaces and method of fabricating same
US7622801B2 (en) 2001-03-26 2009-11-24 Nec Electronics Corporation Thin planar semiconductor device
US7374965B2 (en) 2005-02-08 2008-05-20 Renesas Technology Corp. Manufacturing method of semiconductor device
JP2007042754A (ja) * 2005-08-01 2007-02-15 Nichicon Corp パワーモジュール
JP4555187B2 (ja) * 2005-08-01 2010-09-29 ニチコン株式会社 パワーモジュールおよびその製造方法
JP2009059923A (ja) * 2007-08-31 2009-03-19 Mitsubishi Electric Corp 半導体装置
JP2010021338A (ja) * 2008-07-10 2010-01-28 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP5321600B2 (ja) * 2010-02-01 2013-10-23 トヨタ自動車株式会社 半導体装置の製造方法および半導体装置
JP2013149834A (ja) * 2012-01-20 2013-08-01 Toyota Motor Corp 半導体装置
JP2019153699A (ja) * 2018-03-02 2019-09-12 富士電機株式会社 半導体装置および半導体装置の製造方法
JP7052426B2 (ja) 2018-03-02 2022-04-12 富士電機株式会社 半導体装置および半導体装置の製造方法

Also Published As

Publication number Publication date
JP4334047B2 (ja) 2009-09-16

Similar Documents

Publication Publication Date Title
JP3526788B2 (ja) 半導体装置の製造方法
JP3420153B2 (ja) 半導体装置及びその製造方法
KR100500919B1 (ko) 수지봉입형 반도체장치 및 그 제조방법
US6410363B1 (en) Semiconductor device and method of manufacturing same
US6638790B2 (en) Leadframe and method for manufacturing resin-molded semiconductor device
CN209785926U (zh) 半导体器件
JP2000243887A (ja) 半導体装置とその製造方法
JP2001024135A (ja) 半導体装置の製造方法
US7002251B2 (en) Semiconductor device
JP2895920B2 (ja) 半導体装置及びその製造方法
JP2000243880A (ja) 半導体装置とその製造方法
JP2000299423A (ja) リードフレームおよびそれを用いた半導体装置ならびにその製造方法
JP3500015B2 (ja) 半導体装置及びその製造方法
US11171077B2 (en) Semiconductor device with lead frame that accommodates various die sizes
JP2956659B2 (ja) 半導体装置およびそのリードフレーム
JPH11176856A (ja) 半導体装置の製造方法
JP4979661B2 (ja) 半導体装置の製造方法
JPH10335366A (ja) 半導体装置
JP2001319995A (ja) 半導体装置の製造方法
JP3013810B2 (ja) 半導体装置の製造方法
JP2954108B2 (ja) 半導体装置およびその製造方法
KR100260996B1 (ko) 리드프레임을 이용한 어레이형 반도체패키지 및 그 제조 방법
KR100379092B1 (ko) 반도체패키지 및 그 제조 방법
JP2001284370A (ja) 半導体装置の製造方法
KR100475341B1 (ko) 와이어본딩을이용한칩스케일패키지제조방법및그구조

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20051226

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060117

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080415

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080422

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080618

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090526

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090623

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120703

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120703

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130703

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees