JP2019153699A - 半導体装置および半導体装置の製造方法 - Google Patents

半導体装置および半導体装置の製造方法 Download PDF

Info

Publication number
JP2019153699A
JP2019153699A JP2018037994A JP2018037994A JP2019153699A JP 2019153699 A JP2019153699 A JP 2019153699A JP 2018037994 A JP2018037994 A JP 2018037994A JP 2018037994 A JP2018037994 A JP 2018037994A JP 2019153699 A JP2019153699 A JP 2019153699A
Authority
JP
Japan
Prior art keywords
conductive plate
external connection
connection terminal
bonding material
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018037994A
Other languages
English (en)
Other versions
JP7052426B2 (ja
Inventor
龍男 西澤
Tatsuo Nishizawa
龍男 西澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2018037994A priority Critical patent/JP7052426B2/ja
Priority to US16/262,336 priority patent/US10991650B2/en
Publication of JP2019153699A publication Critical patent/JP2019153699A/ja
Application granted granted Critical
Publication of JP7052426B2 publication Critical patent/JP7052426B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【課題】絶縁基板にかかる応力を軽減して、絶縁基板が破損することを防止できる半導体装置および半導体装置の製造方法を提供する。【解決手段】半導体装置は、半導体素子１をおもて面に搭載した導電性板３２と、半導体素子１と導電性板３２の少なくともおもて面を内部に封入する封止樹脂４と、導電性板３２と接続され、封止樹脂４から外部に表出する外部接続端子６と、を備える。外部接続端子６が座屈部６１または伸縮部を有している。また、外部接続端子６はノッチ６２を有してもよい、座屈部はノッチ６２の部分である。【選択図】図１

Description

この発明は、半導体装置および半導体装置の製造方法に関する。
近年、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）を中心として、パワー半導体モジュールが電力変換装置に広く用いられるようになっている。パワー半導体モジュールは１つまたは複数のパワー半導体チップを内蔵して変換接続の一部または全体を構成するパワー半導体デバイスである。
パワー半導体モジュールは、薄型化、小型化、大電流容量化する傾向にある。従って、端子ケース、蓋をなくしたモールドタイプのパワー半導体モジュールがある。図１７は、従来のモールド構造のパワー半導体モジュールの構造を示す側面図である。パワー半導体モジュールは、パワー半導体チップ１０１と、接合材１０２と、積層基板１０３と、封止絶縁材料１０４と、外部接続端子１０６と、内部配線板１０８と、インプラントピン１０９とを備える。パワー半導体チップ１０１は、ＩＧＢＴまたはダイオード等のパワー半導体チップであり、積層基板１０３の接合材１０２を介して導電性板上に搭載される。セラミック基板等の絶縁基板のおもて面に銅などの導電性板が備えられ、裏面に銅などの放熱板が備えられたものを積層基板１０３と称する。外部接続端子１０６は、積層基板１０３上に固定され、封止絶縁材料１０４から外部に突き出ている。インプラントピン１０９は、接合材１０２を介してパワー半導体チップ１０１と内部配線板１０８とを電気的に接続している。また、インプラントピン１０９は、接合材１０２を介して、内部配線板１０８と導電性板とを電気的に接続している。封止絶縁材料１０４は、積層基板１０３の導電性板およびパワー半導体チップ１０１を封止している。（例えば、特許文献１参照）
国際公開第２０１５／１５１２３５号公報
従来、絶縁基板には、セラミックスが用いられてきた。セラミックスは、熱伝導率が高いため、パワー半導体チップ１０１から生じた熱を外部に逃すことが容易になる。また、熱膨張率がパワー半導体チップ１０１や封止絶縁材料１０４と同程度である。そのため、ヒートサイクル時の熱応力が小さく、モジュールの反りを抑え、封止絶縁材料１０４と積層基板１０３が剥離しにくいという利点がある。しかしながら、セラミックスは曲げ強度が低いため、小さい応力により、絶縁基板が破損すること、例えばひびが入ったり、割れたりすることがある。例えば、モールドタイプのパワー半導体モジュールを作製（製造）する際に金型から応力が外部接続端子にかかり、この応力により絶縁基板にひびが入ったり、割れたりすることがある。この場合、絶縁基板の絶縁性が低下して、パワー半導体モジュールの信頼性が低下するという問題がある。
この発明は、上述した従来技術による問題点を解消するため、絶縁基板にかかる応力を軽減して、絶縁基板が破損することを防止できる半導体装置および半導体装置の製造方法を提供することを目的とする。
上述した課題を解決し、本発明の目的を達成するため、この発明にかかる半導体装置は、次の特徴を有する。半導体素子をおもて面に搭載した導電性板と、前記半導体素子と導電性板の少なくともおもて面とを内部に封入する封止樹脂と、前記導電性板と接続され、前記封止樹脂から外部に表出する外部接続端子と、を備える。前記外部接続端子が座屈部または伸縮部を有している。
また、この発明にかかる半導体装置は、上述した発明において、外部接続端子はノッチを有し、前記座屈部は前記ノッチの部分であることを特徴とする。
また、この発明にかかる半導体装置は、上述した発明において、前記外部接続端子は、前記座屈部の角度が、１２０°以上、１７７°以下であることを特徴とする。
また、この発明にかかる半導体装置は、上述した発明において、前記外部接続端子は、外部に表出する端子と前記伸縮部とを備え、前記伸縮部は、前記導電性板と前記端子との間に設けられた接合材であることを特徴とする。
また、この発明にかかる半導体装置は、上述した発明において、前記外部接続端子は、下部導電性板と、上部導電性板と、前記下部導電性板と前記上部導電性板とを接続する端子と、前記伸縮部とを備え、前記伸縮部は、前記導電性板と前記下部導電性板との間に設けられた接合材であることを特徴とする。
また、この発明にかかる半導体装置は、上述した発明において、前記下部導電性板は、中空構造を有し、前記端子の前記座屈部は前記中空構造中に設けられていることを特徴とする。
また、この発明にかかる半導体装置は、上述した発明において、前記外部接続端子は、下部導電性板と、上部導電性板と、前記伸縮部とを備え、前記伸縮部は、前記導電性板と前記下部導電性板との間、および前記上部導電性板と前記下部導電性板との間に設けられた接合材であることを特徴とする。
また、この発明にかかる半導体装置は、上述した発明において、一端が前記半導体素子に接合されたインプラントピンの他端が圧入された内部配線板を備え、前記内部配線板が、前記接合材に接続されることを特徴とする。
また、この発明にかかる半導体装置は、上述した発明において、前記外部接続端子は、上部導電性板と、前記伸縮部とを備え、前記伸縮部は、前記導電性板と前記上部導電性板との間に設けられた接合材であることを特徴とする。
また、この発明にかかる半導体装置は、上述した発明において、前記外部接続端子は、上部導電性板と、前記導電性板と前記上部導電性板とを接続する端子と、前記伸縮部とを備え、前記伸縮部は、前記導電性板と前記端子との間に設けられた接合材であることを特徴とする。
また、この発明にかかる半導体装置は、上述した発明において、前記外部接続端子は、下部導電性板と、前記伸縮部と、外部に表出する端子とを備え、前記伸縮部は、前記下部導電性板と前記導電性板との間に設けられた接合材であることを特徴とする。
また、この発明にかかる半導体装置は、上述した発明において、前記伸縮部は、前記導電性板と前記端子との間、および前記上部導電性板と前記端子との間に設けられた接合材であることを特徴とする。
また、この発明にかかる半導体装置は、上述した発明において、前記伸縮部は、前記下部導電性板と前記導電性板との間、および前記下部導電性板と前記端子との間に設けられた接合材であることを特徴とする。
また、この発明にかかる半導体装置は、上述した発明において、前記外部接続端子が前記導電性板にかける圧力は、前記導電性板の曲げ強度の８０％より小さいことを特徴とする。
また、この発明にかかる半導体装置は、上述した発明において、前記接合材は、はんだであることを特徴とする。
また、この発明にかかる半導体装置は、上述した発明において、前記接合材にかかる荷重は、前記導電性板の曲げ強度の９０％より小さいことを特徴とする。
上述した課題を解決し、本発明の目的を達成するため、この発明にかかる半導体装置の製造方法は、次の特徴を有する。まず、半導体素子をおもて面に搭載した導電性板に、前記半導体素子と接続された外部接続端子を立設する第１工程を行う。次に、モールド金型内に前記導電性板を設置する第２工程を行う。次に、前記モールド金型に圧力を加え、前記外部接続端子を座屈または収縮させる第３工程を行う。次に、前記モールド金型内に封止樹脂を注入し、前記半導体素子と前記導電性板の少なくともおもて面とを内部に封入する第４工程を行う。
上述した発明によれば、外部接続端子が、導電性板と接続され、絶縁封止材料から外部に立設している。これにより、放熱面に余分な樹脂がなく、放熱性の良い半導体モジュールが得られる。また、パワー半導体モジュールの反りが抑えられる。また、外部接続端子が、座屈部を有している。これにより外部からの過剰な荷重を吸収でき、積層基板（絶縁基板）にかかる応力を低減している。このように、パワー半導体モジュールを作製する際に金型からかかる過剰な応力が外部接続端子に吸収される。このため、積層基板にかかる応力が低減され、積層基板が破損することを防止できる。
本発明にかかる半導体装置および半導体装置の製造方法によれば、絶縁基板にかかる応力を軽減して、絶縁基板が破損することを防止できるという効果を奏する。
実施の形態１にかかるパワー半導体モジュールの構造を示す側面図である。 実施の形態１にかかるパワー半導体モジュールの外部接続端子の一例を示す断面図である（その１）。 実施の形態１にかかるパワー半導体モジュールの外部接続端子の一例を示す断面図である（その２）。 実施の形態１にかかるパワー半導体モジュールの製造途中の状態を示す断面図である（その１）。 実施の形態１にかかるパワー半導体モジュールの製造途中の状態を示す断面図である（その２）。 実施の形態１にかかるパワー半導体モジュールの製造途中の状態を示す断面図である（その３）。 実施の形態１にかかるパワー半導体モジュールの製造途中の状態を示す断面図である（その４）。 実施の形態２にかかるパワー半導体モジュールの構造を示す側面図である。 実施の形態３にかかるパワー半導体モジュールの構造を示す側面図である。 実施の形態４にかかるパワー半導体モジュールの構造を示す側面図である。 実施の形態５にかかるパワー半導体モジュールの構造を示す側面図である。 実施の形態６にかかるパワー半導体モジュールの構造を示す側面図である。 実施の形態７にかかるパワー半導体モジュールの構造を示す側面図である。 実施の形態８にかかるパワー半導体モジュールの構造を示す側面図である。 外部接続端子長と座屈応力との関係を示すグラフである。 各種はんだ材料の特性を示す表である。 伸縮部の圧縮変位計算モデルを示す図である。 従来のフルモールド構造のパワー半導体モジュールの構造を示す側面図である。 各種セラミックの特性を示す表である。
以下に添付図面を参照して、この発明にかかる半導体装置および半導体装置の製造方法の好適な実施の形態を詳細に説明する。発明者らは、鋭意研究の結果、外部接続端子に座屈部または伸縮部を設けることで、絶縁基板にかかる応力を軽減して、絶縁基板が破損することを防止できることを見出した。
（実施の形態１）
図１は、実施の形態１にかかるパワー半導体モジュールの構造を示す側面図である。パワー半導体モジュールにおいては、絶縁基板３１の一方の面であるおもて面に銅などの導電性板３２、他方の面である裏面には銅などの放熱板３３が配置されて積層基板３を構成する。積層基板３の導電性板３２のおもて面には、図示しない接合材を介して、複数のパワー半導体チップ１が搭載されている。さらにパワー半導体チップ１のおもて面には、インプラントピン９を介して、内部配線板８が接続される。また、内部配線板８から、別のインプラントピン９を介して、積層基板３の導電性板３２が接続される。そして、これらの部材の表面は、封止絶縁材料４で被覆されている。
パワー半導体チップ１は、シリコン（Ｓｉ）、炭化シリコン（ＳｉＣ）、窒化ガリウム（ＧａＮ）等の材料からなる。パワー半導体チップ１は、ＩＧＢＴ、パワーＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏr）等のスイッチング素子を含んでいる。このようなパワー半導体チップ１は、例えば、裏面にドレイン電極（または、コレクタ電極）を、おもて面にゲート電極およびソース電極（または、エミッタ電極）をそれぞれ備えている。
また、パワー半導体チップ１は、必要に応じて、ＳＢＤ（Ｓｃｈｏｔｔｋｙ Ｂａｒｒｉｅｒ Ｄｉｏｄｅ）、ＦＷＤ（Ｆｒｅｅ Ｗｈｅｅｌｉｎｇ Ｄｉｏｄｅ）等のダイオードを含んでいる。このようなパワー半導体チップ１は、裏面にカソード電極を、おもて面にアノード電極をそれぞれ備えている。上記のパワー半導体チップ１は、その裏面側の電極が所定の導電性板３２のおもて面に接合材（図示を省略）により接合されている。
積層基板３は、絶縁基板３１と、絶縁基板３１の裏面に形成された放熱板３３と、絶縁基板３１のおもて面に形成された導電性板３２とを有している。絶縁基板３１は、熱伝導性に優れた、酸化アルミニウム、窒化アルミニウム、窒化ケイ素等の高熱伝導性のセラミックスにより構成されている。放熱板３３は、熱伝導性に優れた銅、アルミニウム、鉄、銀、または、少なくともこれらの一種を含む合金等の金属により構成されている。導電性板３２は、導電性に優れた銅、アルミニウム、または、少なくともこれらの一種を含む合金等の金属により構成されている。このような構成を有する積層基板３として、例えば、ＤＣＢ（Ｄｉｒｅｃｔ Ｃｏｐｐｅｒ Ｂｏｎｄｉｎｇ）基板、ＡＭＢ（Ａｃｔｉｖｅ Ｍｅｔａｌ Ｂｌａｚｅｄ）基板を用いることができる。積層基板３は、パワー半導体チップ１で発生した熱を導電性板３２、絶縁基板３１および放熱板３３を介して半導体装置外部に伝導させることができる。
封止絶縁材料４は、熱硬化性樹脂、または熱可塑樹脂を用いることができる。更に、密着助剤を含んでいてもよい。また、目的に応じて、無機充填剤として、例えば、シリカ、酸化アルミニウム、窒化ボロン、窒化アルミニウムなどの無機粒子からなるマイクロフィラーやナノフィラーを含んでいてもよい。
接合材は、はんだ、導電性接着剤、銀（Ａｇ）、銅（Ｃｕ）ナノ粒子等の金属焼結体等を用いることができる。
積層基板３の回路パターンを構成する導電性板３２の所定箇所には、外部接続端子６が、接合している。また、導電性板３２には、複数のパワー半導体チップ１が、接合材を介して接合している。パワー半導体チップ１の上方には、内部配線板８が配置され、インプラントピン９が、接合材を介して、パワー半導体チップ１と内部配線板８、および内部配線板８と導電性板３２に接合している。
内部配線板８は、セラミックスあるいは樹脂からなる絶縁基板に、配線をなす金属層が接合してなる。金属層は、片面、両面、または、多層構造のいずれであってもよい。積層基板と、該積層基板の金属層、絶縁基板を貫通して形成されたビアホールに挿入されたインプラントピン９とで構成される。ビアホールの内面には、配線の金属層に導通する金属層が形成されており、この内面の金属層がインプラントピン９と導通している。インプラントピン９は、電気抵抗が少なく、熱伝導性がよい、銅、アルミニウム、鉄、銀、または、少なくともこれらの一種を含む合金等の金属により構成されている。また、耐食性やはんだ付け性のために、表面にニッケルや錫などのめっき膜があってもよい。
外部接続端子６は、電気抵抗が少なく、熱伝導性がよい、銅、アルミニウム、鉄、銀、または、少なくともこれらの一種を含む合金等の金属により構成されている。より好ましくは、無酸素銅、タフピッチ銅、リン脱酸銅、リン青銅により構成されている。また、耐食性やはんだ付け性のために、ニッケルや錫などのめっき膜が形成されていてもよい。また、外部接続端子６は、図１に示すように外部接続端子６は、座屈部６１を有している。座屈とは、外部接続端子６のような棒状部材に加える軸圧縮荷重を次第に増加すると、ある荷重で急に曲げ様式の変形を生じて、横に大きなたわみを生ずることをいう。座屈部６１は、このような座屈により曲げ変形が生じている部分である。座屈部６１は、くの字形状や弓なり形状であり、１８０°未満の角度αを有する。この座屈部６１により外部からの過剰な荷重を吸収でき、積層基板３にかかる応力を低減できる。このため、パワー半導体モジュールを作製する際に金型からの過剰な応力が外部接続端子６にかかるが、外部接続端子６が応力を吸収できるため、積層基板３にかかる応力が低減して、積層基板３にひびが入ったり、割れたりすることを防止できる。更に、座屈部６１により、外部接続端子６が引き抜け難くなる効果もある。
また、外部接続端子６は、座屈しやすいようにノッチを有し、ノッチの部分で座屈してもよい。また、ノッチは、より座屈しやすいように外部接続端子６の中間の部分に入れることが好ましい。図２Ａ、図２Ｂは、実施の形態１にかかるパワー半導体モジュールの外部接続端子の一例を示す断面図である。図２Ａでは、ノッチ６２として、くの字型の部分を設けて、この部分で座屈が生じやすくしている。図２Ｂでは、ノッチ６２として、径の細い部分を設けて、この部分で座屈が生じやすくしている。これらのくの字型の部分、径の細い部分はノッチ６２の一例であり、他の形状であってもかまわない。例えば、外部接続端子６の断面を円にして、一部を星形や十字型にすることによりノッチ６２を設けてもよい。
実施の形態１のパワー半導体モジュールは、以下のようにして製造される。図３〜図６は、実施の形態１にかかるパワー半導体モジュールの製造途中の状態を示す断面図である。製造方法では、まず、絶縁基板３１のおもて面に導電性板３２が設けられ、裏面に放熱板３３が設けられた積層基板３を用意する。また、所定の位置に、金属層、絶縁基板、金属層を貫通する電気接続用のビアホールが形成された内部配線板８を用意する。次に、内部配線板８のビアホールに、インプラントピン９を圧入する。
次に、積層基板３に設けられた導電性板３２のおもて面にパワー半導体チップ１を配置し、パワー半導体チップ１と、導電性板３２とを接合材で電気的に接続する。次に、パワー半導体チップ１および導電性板３２の所定の位置に、接合材を介して、内部配線板８から伸びたインプラントピン９を配置する。そして、接合材を溶融または焼結させて両者を接合する。
次に、導電性板３２の所定の位置に外部接続端子６を接合材を介して配置し、接合材を溶融または焼結させて両者を接合する。なお、導電性板３２にあらかじめ孔や溝を形成し、そこに外部接続端子６を圧入してもよい。このようにして、パワー半導体回路部材を組み立てる。ここまでの状態が図３に記載される。
次に、樹脂成形用の下側モールド金型１２に、パワー半導体回路部材をセットする。この際、下側モールド金型１２に設けられた溝１４に外部接続端子６が入るようにセットする。ここまでの状態が図４に記載される。
次に、樹脂成形用の上側モールド金型１３に、パワー半導体回路部材をセットする。この際、上側モールド金型１３と放熱板３３が接するようにセットする。ここまでの状態が図５に記載される。なお、図４、図５では、下側モールド金型１２をセットして、その後に上側モールド金型１３をセットしているが逆でもかまわない。
ここで、外部接続端子６を加えたパワー半導体回路部材の高さＬは、下側モールド金型１２の内面の高さＬ１と、下側モールド金型１２の溝１４の深さＬ２と、上側モールド金型１３の内面の高さＬ３との和よりも大きくなっている（Ｌ＞Ｌ１＋Ｌ２＋Ｌ３）。このため、下側モールド金型１２と上側モールド金型１３との間に隙間１５が生じている。
このような状態で、モールド金型内に、封止絶縁材料４を注入すると隙間１５から樹脂漏れが発生する。このため、次に、下側モールド金型１２に矢印Ａ方向の圧力と上側モールド金型１３に矢印Ｂ方向の圧力を加え、型締めを行う。この型締めにより、下側モールド金型１２と上側モールド金型１３が密着して、隙間１５が無くなる。また、放熱板３３が上側モールド金型１３により強く押しつけられることにより、積層基板３の反りが抑えられる。また、外部接続端子６が下側モールド金型１２により強く押しつけられることにより、外部接続端子６が座屈して、積層基板３の破損を防ぐことができる。ここまでの状態が図６に記載される。
次に、樹脂成形用のモールド金型内に、エポキシなどの硬質樹脂からなる封止絶縁材料４を充填する。封止絶縁材料４の成形は、トランスファー成形、射出成形でもよい。これにより、図１に示す実施の形態１にかかるパワー半導体モジュールが完成する。成形時に放熱板３３が上側モールド金型１３により強く押しつけられることにより、封止絶縁材料４が放熱板３３と上側モールド金型１３との間に入り込むことを防ぐことができる。そのため、放熱板３３の裏面に余分な樹脂がなく、放熱性の良い半導体モジュールができる。また、成形時の樹脂の硬化収縮に起因するパワー半導体モジュールの反りが抑えられる。
以上、説明したように、実施の形態１にかかるパワー半導体モジュールによれば、外部接続端子が、導電性板と接続され、絶縁封止材料から外部に立設している。これにより、放熱面に余分な樹脂がなく、放熱性の良い半導体モジュールが得られる。また、パワー半導体モジュールの反りが抑えられる。また、実施の形態１にかかるパワー半導体モジュールによれば、外部接続端子が、座屈部を有している。これにより外部からの過剰な荷重を吸収でき、積層基板にかかる応力を低減している。このように、パワー半導体モジュールを作製する際に金型からかかる過剰な応力が外部接続端子に吸収される。このため、積層基板にかかる応力が低減され、積層基板が破損することを防止できる。
図示は省略するが、実施の形態１にかかるパワー半導体モジュールにおいて、外部接続端子６は、外部に表出する端子と、端子と導電性板３２と間に設けた接合材２とを有する形態でもよい。接合材２は、はんだ等の柔らかい材料からなる伸縮部である。このようなパワー半導体モジュールによれば、外部接続端子６が、座屈部と伸縮部とを有している。このため、座屈部と伸縮部とにより、外部からの荷重を吸収でき、積層基板にかかる応力が低減され、積層基板が破損することを防止できる。
（実施の形態２）
次に、実施の形態２にかかるパワー半導体モジュールの構造について説明する。図７は、実施の形態２にかかるパワー半導体モジュールの構造を示す断面図である。実施の形態２にかかるパワー半導体モジュールが実施の形態１にかかるパワー半導体モジュールと異なる点は、外部接続端子６がインプラントピン９１、下部導電性板１６、上部導電性板１７と接合材２からなり、導電性板３２と下部導電性板１６との間に接合材２が設けられていることである。
実施の形態２では、インプラントピン９１が下部導電性板１６および上部導電性板１７に圧入され、下部導電性板１６が接合材２で導電性板３２と接合している。接合材２は、はんだ等の柔らかい材料からなる伸縮部である。金型から応力を掛けられたとき、伸縮部が収縮することにより応力を吸収する。このため、接合材２により、積層基板３にかかる応力を低減させることができる。図７では、下部導電性板１６と上部導電性板１７との間にインプラントピン９１が２本設けられているが３本以上でもよい。この本数は、インプラントピン９１の電気抵抗と電流許容により決定される。また、インプラントピン９１は、実施の形態１の外部接続端子６と同様に座屈部を有することが好ましい。座屈部により応力を吸収できるためである。さらに、インプラントピン９１は、実施の形態１の図２Ａ、図２Ｂのように座屈しやすいようにノッチを有し、ノッチの部分で座屈してもよい。
また、実施の形態２では、下部導電性板１６があることにより、実施の形態１の外部接続端子６より、広い面で積層基板３を押すことになる。そのため、積層基板３にかかる圧力が低くなる。さらに、実施の形態２では上部導電性板１７が面で下側モールド金型１２と接する。このため、実施の形態１のように、下側モールド金型１２に溝１４を設け、外部接続端子６を溝１４に合わせる作業が不要となる。また、下部導電性板１６は、熱容量体として機能するため、パワー半導体チップ１の熱を吸収することができる。
実施の形態２のパワー半導体モジュールは、実施の形態１のパワー半導体モジュールと同様の方法で製造される。例えば、実施の形態１では、導電性板３２の所定の位置に外部接続端子６を接合材２を介して配置し、接合材２を溶融または焼結させて両者を接合している。その代わりに、実施の形態２では、導電性板３２の所定の位置に下部導電性板１６を接合材２を介して配置し、接合材２を溶融または焼結させて両者を接合する。次に、下部導電性板１６にインプラントピン９１を圧入して、インプラントピン９１の上端（下部導電性板１６が接続される端と反対側の端）に上部導電性板１７を圧入する。
また、下部導電性板１６および上部導電性板１７にインプラントピン９１を事前に圧入して、外部接続端子６を組み立てておいてから、導電性板３２の所定の位置に外部接続端子６を接合材２を介して配置してもよい。
以上、説明したように、実施の形態２にかかるパワー半導体モジュールによれば、外部接続端子が、座屈部と伸縮部を有している。座屈部と伸縮部とにより外部からの荷重を吸収でき、実施の形態２は、実施の形態１と同様の効果を得ることができる。
（実施の形態３）
次に、実施の形態３にかかるパワー半導体モジュールの構造について説明する。図８は、実施の形態３にかかるパワー半導体モジュールの構造を示す断面図である。実施の形態３にかかるパワー半導体モジュールが実施の形態２にかかるパワー半導体モジュールと異なる点は、インプラントピン９１の代わりに上部接合材２１が設けられていることである。
上部接合材２１は、接合材２と同様に、はんだ等の柔らかい材料からなる伸縮部である。また、上部接合材２１は、接合材２と異なり、下部導電性板１６と上部導電性板１７との間の全面に設けられず、例えば、棒状の形状である。これは、接触面積が大きいと、上部接合材２１が縮みにくく、外部からの応力を低減する量が少なくなるためである。
また、上部接合材２１は、はんだ等の柔らかい材料からなるため、インプラントピン９と同じ高さにすることができない。このため、実施の形態３では、下部導電性板１６の高さｈを実施の形態２の場合よりも高くしている。上部導電性板１７の高さを高くすることも可能であるが、この場合、上部導電性板１７が重くなるため、この重さにより上部接合材２１が縮んでしまうため、外部からの応力を低減する量が少なくなる。このため、下部導電性板１６の高さｈを高くする方が好ましい。
実施の形態３では、金型から応力を掛けられたとき、伸縮部が収縮することにより応力を吸収する。このため、上部接合材２１および接合材２により、積層基板３にかかる応力を低減させることができる。図８では、下部導電性板１６と上部導電性板１７との間に上部接合材２１が２本設けられているが３本以上でもよい。この本数は、上部接合材２１の電気抵抗と電流許容により決定される。
実施の形態３のパワー半導体モジュールは、実施の形態２のパワー半導体モジュールと同様の方法で製造される。例えば、実施の形態２では、下部導電性板１６にインプラントピン９１を圧入して、インプラントピン９１の上端に上部導電性板１７を接続している。その代わりに、実施の形態３では、下部導電性板１６の所定の位置に上部導電性板１７を上部接合材２１を介して配置し、上部接合材２１を溶融または焼結させて両者を接合する。
また、下部導電性板１６と上部導電性板１７との間に上部接合材２１を配置し、上部接合材２１を溶融または焼結させて両者を接合して、事前に、外部接続端子６を組み立てておいてから、導電性板３２の所定の位置に外部接続端子６を接合材２を介して配置してもよい。
以上、説明したように、実施の形態３にかかるパワー半導体モジュールによれば、外部接続端子が、伸縮部を有している。このため、実施の形態２と同様の効果を有する。
（実施の形態４）
次に、実施の形態４にかかるパワー半導体モジュールの構造について説明する。図９は、実施の形態４にかかるパワー半導体モジュールの構造を示す断面図である。実施の形態４にかかるパワー半導体モジュールが実施の形態２にかかるパワー半導体モジュールと異なる点は、下部導電性板１６に中空構造１８が設けられ、インプラントピン９１が接合材２を介して導電性板３２と接合していることである。
実施の形態４では、下部導電性板１６には、下部導電性板１６を貫通するビアホールが設けられ、このビアホールにインプラントピン９１が圧入されている。また、インプラントピン９１は、実施の形態１の外部接続端子６と同様に座屈部を有することが好ましい。座屈部により応力を吸収できるためである。さらに、インプラントピン９１は、実施の形態１の図２Ａ、図２Ｂのように座屈しやすいようにノッチを有し、ノッチの部分で座屈してもよい。
また、インプラントピン９１は表面がスズ（Ｓｎ）めっきされており、封止絶縁材料４との接触性が悪く、インプラントピン９１が抜けやすくなっている。このため、インプラントピン９１の座屈部が中空構造１８の中に設けられるのが好ましい。この場合、外部接続端子６が中空構造１８の中で座屈して変形することにより、アンカー効果でインプラントピン９１が抜けにくくなるためである。
実施の形態４でも、金型から応力を掛けられたとき、座屈部が座屈することおよび伸縮部が収縮することにより応力を吸収する。このため、インプラントピン９１および接合材２により、積層基板３にかかる応力を低減させることができる。図９では、導電性板３２と上部導電性板１７との間にインプラントピン９１が２本設けられているが３本以上でもよい。この本数は、インプラントピン９１の電気抵抗と電流許容により決定される。
実施の形態４のパワー半導体モジュールは、実施の形態２のパワー半導体モジュールと同様の方法で製造される。例えば、実施の形態２では、導電性板３２の所定の位置に下部導電性板１６を接合材２を介して配置している。実施の形態３では、その代わりに、導電性板３２の所定の位置にインプラントピン９１および中空構造１８を有する下部導電性板１６を接合材２を介して配置する。
また、中空構造１８を有する下部導電性板１６および上部導電性板１７にインプラントピン９１を事前に圧入して、外部接続端子６を組み立てておいてから、導電性板３２の所定の位置に外部接続端子６を接合材２を介して配置してもよい。
以上、説明したように、実施の形態４にかかるパワー半導体モジュールによれば、外部接続端子が、座屈部および伸縮部を有している。このため、実施の形態１と同様の効果を有する。また、実施の形態４では、下部導電性板に中空構造が設けられ、外部接続端子が中空構造の中で座屈して変形することにより、アンカー効果で外部接続端子が抜けにくくなる。
（実施の形態５）
次に、実施の形態５にかかるパワー半導体モジュールの構造について説明する。図１０は、実施の形態５にかかるパワー半導体モジュールの構造を示す断面図である。実施の形態５にかかるパワー半導体モジュールが実施の形態３にかかるパワー半導体モジュールと異なる点は、内部配線板８が上部接合材２１と接合されていることである。
具体的には、内部配線板８の金属層と上部接合材２１が接合されている。このため、パワー半導体チップから生じた熱をインプラントピン９、内部配線板８、上部導電性板１７を介して外部に放出できる。
実施の形態５でも、金型から応力を掛けられたとき、伸縮部が収縮することにより応力を吸収する。このため、上部接合材２１および接合材２により、積層基板３にかかる応力を低減させることができる。図１０では、下部導電性板１６と上部導電性板１７との間に上部接合材２１が２本設けられているが３本以上でもよい。この本数は、上部接合材２１の電気抵抗と電流許容により決定される。
実施の形態５のパワー半導体モジュールは、実施の形態３のパワー半導体モジュールと同様の方法で製造される。例えば、実施の形態３では、下部導電性板１６の所定の位置に上部導電性板１７を上部接合材２１を介して配置している。実施の形態５では、その代わりに、下部導電性板１６の所定の位置に内部配線板８を上部接合材２１を介して配置し、内部配線板８の所定の位置に上部導電性板１７を上部接合材２１を介して配置する。
また、内部配線板８の所定の位置に上部導電性板１７および下部導電性板１６を上部接合材２１を介して配置しておき、導電性板３２の所定の位置に下部導電性板１６を接合材２を介して配置してもよい。
以上、説明したように、実施の形態５にかかるパワー半導体モジュールによれば、外部接続端子が、伸縮部を有している。このため、実施の形態２と同様の効果を有する。また、実施の形態５では、内部配線板と上部接合材が接合されている。このため、パワー半導体チップから生じた熱を上部導電性板を介して外部に放出できる。
（実施の形態６）
次に、実施の形態６にかかるパワー半導体モジュールの構造について説明する。図１１は、実施の形態６にかかるパワー半導体モジュールの構造を示す断面図である。実施の形態６にかかるパワー半導体モジュールが実施の形態４にかかるパワー半導体モジュールと異なる点は、中空構造を有する下部導電性板１６が設けられていないことである。
また、インプラントピン９１は、実施の形態１の外部接続端子６と同様に座屈部を有することが好ましい。座屈部により応力を吸収できるためである。さらに、インプラントピン９１は、実施の形態１の図２Ａ、図２Ｂのように座屈しやすいようにノッチを有し、ノッチの部分で座屈してもよい。
実施の形態６でも、金型から応力を掛けられたとき、座屈部が座屈することおよび伸縮部が収縮することにより応力を吸収する。このため、インプラントピン９１および接合材２により、積層基板３にかかる応力を低減させることができる。図１１では、導電性板３２と上部導電性板１７との間にインプラントピン９１が２本設けられているが３本以上でもよい。この本数は、インプラントピン９１の電気抵抗と電流許容により決定される。
実施の形態６のパワー半導体モジュールは、実施の形態４のパワー半導体モジュールと同様の方法で製造される。例えば、実施の形態４では、導電性板３２の所定の位置にインプラントピン９１および中空構造を有する下部導電性板１６を接合材２を介して配置している。実施の形態６では、その代わりに、導電性板３２の所定の位置にインプラントピン９１を接合材２を介して配置する。
また、上部導電性板１７にインプラントピン９１を事前に圧入して、外部接続端子６を組み立てておいてから、導電性板３２の所定の位置に外部接続端子６を接合材２を介して配置してもよい。
以上、説明したように、実施の形態６にかかるパワー半導体モジュールによれば、外部接続端子が、座屈部および伸縮部を有している。このため、実施の形態２と同様の効果を有する。
ここで、実施の形態６は、実施の形態２にかかるパワー半導体モジュール（図７参照）から、下部導電性板１６を除去し、インプラントピン９１と導電性板３２と間に接合材２が設けた形態である。図示は省略するが、実施の形態２にかかるパワー半導体モジュールから上部導電性板１７を除去し、インプラントピン９１を外部に表出し、下部導電性板１６と導電性板３２と間に接合材２が設けた形態でもかまわない。この場合も座屈部および伸縮部を有している。このため、実施の形態２と同様の効果を有する。更に、下部導電性板１６と導電性板３２との間だけでなく、下部導電性板１６とインプラントピン９１との間に接合材２が設けられた形態でも構わない。この場合も座屈部および伸縮部を有している。このため、実施の形態２と同様の効果を有する。
（実施の形態７）
次に、実施の形態７にかかるパワー半導体モジュールの構造について説明する。図１２は、実施の形態７にかかるパワー半導体モジュールの構造を示す断面図である。実施の形態７にかかるパワー半導体モジュールが実施の形態６にかかるパワー半導体モジュールと異なる点は、インプラントピン９１と上部導電性板１７との間に上部接合材２１が設けられていることである。
実施の形態７では、上部接合材２１も伸縮部として機能する。このため、実施の形態６よりも積層基板３にかかる応力を低減させることができる。また、インプラントピン９１は、実施の形態１の外部接続端子６と同様に座屈部を有することが好ましい。座屈部により応力を吸収できるためである。さらに、インプラントピン９１は、実施の形態１の図２Ａ、図２Ｂのように座屈しやすいようにノッチを有し、ノッチの部分で座屈してもよい。
実施の形態７でも、金型から応力を掛けられたとき、座屈部が座屈することおよび伸縮部が収縮することにより応力を吸収する。このため、インプラントピン９１、接合材２および上部接合材２１により、積層基板３にかかる応力を低減させることができる。図１２では、導電性板３２と上部導電性板１７との間にインプラントピン９１が２本設けられているが３本以上でもよい。この本数は、インプラントピン９１の電気抵抗と電流許容により決定される。
実施の形態７のパワー半導体モジュールは、実施の形態６のパワー半導体モジュールと同様の方法で製造される。例えば、実施の形態６では、上部導電性板１７とインプラントピン９１を圧入している。実施の形態７では、その代わりに、上部導電性板１７の所定の位置にインプラントピン９１を上部接合材２１を介して配置し、上部接合材２１を溶融または焼結させて両者を接合する。
また、上部導電性板１７の所定の位置にインプラントピン９１を事前に接合して、外部接続端子６を組み立てておいてから、導電性板３２の所定の位置に外部接続端子６を接合材２を介して配置してもよい。
以上、説明したように、実施の形態７にかかるパワー半導体モジュールによれば、外部接続端子が、座屈部および伸縮部を有している。このため、実施の形態２と同様の効果を有する。また、実施の形態７では、上部導電性板とインプラントピンとの間に伸縮部を有しているため、積層基板にかかる応力を実施の形態６よりも低減することができる。
（実施の形態８）
次に、実施の形態８にかかるパワー半導体モジュールの構造について説明する。図１３は、実施の形態８にかかるパワー半導体モジュールの構造を示す断面図である。実施の形態８にかかるパワー半導体モジュールが実施の形態６にかかるパワー半導体モジュールと異なる点は、インプラントピン９１が設けられていなく、導電性板３２と上部導電性板１７との間に接合材２が設けられていることである。
実施の形態８の接合材２は、他の実施の形態の接合材２と異なり、導電性板３２と上部導電性板１７との間の全面に設けられず、例えば、棒状の形状である。これは、接触面積が大きいと、接合材２が縮みにくく、外部からの応力を低減する量が少なくなるためである。
実施の形態８でも、金型から応力を掛けられたとき、伸縮部が収縮することにより応力を吸収する。このため、接合材２により、積層基板３にかかる応力を低減させることができる。図１３では、導電性板３２と上部導電性板１７との間に接合材２が２本設けられているが３本以上でもよい。この本数は、接合材２の電気抵抗と電流許容により決定される。
実施の形態８のパワー半導体モジュールは、実施の形態６のパワー半導体モジュールと同様の方法で製造される。例えば、実施の形態６では、導電性板３２の所定の位置にインプラントピン９１を接合材２を介して配置している。実施の形態８では、その代わりに、導電性板３２の所定の位置に上部導電性板１７を接合材２を介して配置する。
以上、説明したように、実施の形態８にかかるパワー半導体モジュールによれば、外部接続端子が、伸縮部を有している。このため、実施の形態２と同様の効果を有する。
また、実施の形態１では、外部接続端子６の座屈量が小さいと、積層基板３にかかる圧力を十分吸収できない。逆に外部接続端子６の座屈量が大きすぎると、積層基板３にかかる圧力が増加する。好ましくは、座屈部６１の角度α（図１参照）は、好ましくは、１２０°≦α≦１７７°。より好ましくは、１４５°≦α≦１７５°である。これにより、外部接続端子６が抜け難くなる効果もある。このため、外部接続端子６の長さＬｐを座屈する前の長さ（図３参照）とし、外部接続端子６の長さＬｐ’を座屈した後の長さ（図１参照）とすると、好ましくは、０．８６０≦Ｌｐ’／Ｌｐ≦０．９９９７。より好ましくは、０．９５４≦Ｌｐ’／Ｌｐ≦０．９９９である。
一方、実施の形態２、４、６、７では、インプラントピン９１が、短すぎると座屈せず、座屈による圧力吸収が無くなるので、インプラントピン９１の長さは、下記に示すように、ある程度以上必要となる。
図１４は、外部接続端子長と座屈応力との関係を示すグラフである。図１４において、縦軸は、積層基板３にかかる座屈応力を示し、単位はＭＰａであり、横軸は、外部接続端子６の長さを示し、単位はｍｍである。図１４は、ヤング率１００９４０ＭＰａ、直径１ｍｍの銅製の外部接続端子６に対して、一方の端子を固定し、他方の端子を自由にした状態でオイラーの式を用いて座屈応力を計算した結果である。また、図１４には、積層基板３に用いられる酸化アルミニウム、窒化ケイ素、窒化アルミニウムの曲げ強度も破線で示してある。
外部接続端子６からの応力により、積層基板３を破損させないためには、座屈応力が曲げ強度より小さいことが必要であるが、余裕を持って座屈応力が曲げ強度の８０％より小さいことが好ましい。インプラントピン９１の場合も外部接続端子６と同様になる。
このため、実施の形態１、２、４、６、７において、積層基板３に窒化ケイ素を用いる場合、５．２ｍｍ以上の長さの外部接続端子６またはインプラントピン９１を用いることが好ましい。積層基板３に酸化アルミニウムを用いる場合、６．２ｍｍ以上の長さの外部接続端子６またはインプラントピン９１を用いることが好ましい。積層基板３に窒化アルミニウムを用いる場合、６．６ｍｍ以上の長さの外部接続端子６またはインプラントピン９１を用いることが好ましい。
外部接続端子６およびインプラントピン９１は、パワー半導体チップ１の電流経路であり、太くすれば電流を流しやすくなる。外部接続端子６およびインプラントピン９１を細くすると、座屈しやすくなる。このため、外部接続端子６およびインプラントピン９１の数を多くして、太さを細くしてもよい。また、外部接続端子６およびインプラントピン９１は、丸ピンでもよいし、角ピンでもよい。
また、実施の形態１〜８において、接合材２としてはんだを用いた場合、はんだが柔らかいほど縮みやすくなり、積層基板３にかかる圧力は低下する。このため、積層基板３の材料に適切なはんだを選ぶ必要がある。
図１５は、各種はんだ材料の特性を示す表である。図１５では、はんだの特性としてヤング率、熱膨張率（ＣＴＥ）を示す。ここで、合金組成は、重量％で記載した。例えば、図１５に記載のＳｎ−５７Ｂｉ−１Ａｇは、Ｂｉを５７重量％含み、Ａｇを１重量％含み、残部がＳｎの合金である。ヤング率とは、弾性範囲における、同軸方向のひずみと応力の比例定数であり、ヤング率が小さいほどはんだが柔らかくはんだが縮みやすくなる。熱膨張率とは（ＣＴＥ）とは、温度によって物体の長さ膨張する割合を、温度当たりで示したものである。
図１６は、伸縮部の圧縮変位計算モデルを示す図である。断面積Ａ、長さＬｓの伸縮部に荷重Ｆを掛けた時の応力σ、変形量δは、式（１）、式（２）となる。また、式（１）、式（２）から、伸縮部の応力σは、式（３）のように導かれる。ここで、Ｅは、伸縮部のヤング率である。
σ＝Ｆ／Ａ （１）
δ＝Ｆ×Ｌｓ／（Ｅ×Ａ） （２）
σ＝δ×Ｅ／Ｌｓ （３）
実施の形態１、４、６〜８のように、外部接続端子６が下部導電性板１６を有しない場合、伸縮部の応力が導電性板３２を通して絶縁基板３１に伝わる。つまり、インプラントピン９１が接合材２を介して導電性板３２と接合されている場合、または、インプラントピン９１が直接、導電性板３２に圧入合されている場合は、伸縮部の応力が導電性板３２を通して絶縁基板３１に伝わる。絶縁基板３にかかる応力σ１は、導電性板３２で緩和され、例えば、伸縮部にかかる応力σの１／２であり、式（４）となる。そのため、この場合に許容される伸縮部のヤング率Ｅ１は、式（４）から導かれる式（５）となる。
σ１＝σ／２＝δ×Ｅ１／（Ｌｓ×２） （４）
Ｅ１≦σ１×Ｌｓ×２／δ （５）
実施の形態２、３、５のように、インプラントピン９１や上部導電性板１７が下部導電性板を介して導電性板３２と接合されている場合、絶縁基板３にかかる応力σ２は、伸縮部にかかる応力σに断面積比を掛けた値となる。この場合を式（５）に示す。なお、Ａは伸縮部の断面積、Ａ１は下部導電性板の断面積である。更に、この場合に許容される伸縮部のヤング率Ｅ２は、式（６）から導かれる式（７）となる。
σ２＝σ×Ａ／（２×Ａ１）＝δ×Ｅ２×Ａ／Ｌｓ×Ａ１ （６）
Ｅ２≦σ１×Ｌｓ×２×Ａ１／（δ×Ａ） （７）
外部接続端子６またはインプラントピン９１からの応力により、積層基板３を破損させないためには、絶縁基板３１にかかる応力Ｅ１、Ｅ２が、積層基板３の曲げ強度σｆより小さいことが必要である。更に、設計上の余裕を持って曲げ強度σｆの９０％以下からなることが好ましい。そのため、許容される伸縮部のヤング率Ｅ１、Ｅ２は、式（５）、式（７）から、式（８）、式（９）となる。
Ｅ１≦１．８×σｆ×Ｌｓ／δ （８）
Ｅ２≦１．８×σｆ×Ｌｓ×Ａ１／（δ×Ａ） （９）
一方、荷重Ｆが大きいことで、放熱板３３が上側モールド金型１３に強く押しつけられる。そうすることで、積層基板３の反りを抑え、また、封止絶縁材料４が放熱板３３と上側モールド金型１３との間に入り込むことを防ぐことができる。例えば、そのために必要な荷重Ｆは、基板面積Ａ２と０．１ＭＰａとの積である。このため、許容される伸縮部のヤング率Ｅは、式（２）から、式（１０）となる。
Ｅ≧０．１×Ｌｓ×Ａ２／（δ×Ａ） （１０）
更に、伸縮部の変形量δは、式（１１）のように、下側モールド金型１２の内面の高さＬ１と、下側モールド金型１２の溝１４の深さＬ２と、上側モールド金型１３の内面の高さＬ３との和を、成形前のパワー半導体回路部材の高さＬで引いた値となる（図５参照）。そのため、許容される伸縮部のヤング率Ｅ１、Ｅ２は、式（１２）、式（１３）である。
δ＝Ｌ１＋Ｌ２＋Ｌ３−Ｌ （１１）
０．１×Ｌｓ×Ａ２／［（Ｌ１＋Ｌ２＋Ｌ３−Ｌ）×Ａ］≦Ｅ１≦１．８×σｆ×Ｌｓ／（Ｌ１＋Ｌ２＋Ｌ３−Ｌ） （１２）
０．１×Ｌｓ×Ａ２／［（Ｌ１＋Ｌ２＋Ｌ３−Ｌ）×Ａ］≦Ｅ２≦１．８×σｆ×Ｌｓ×Ａ１／［（Ｌ１＋Ｌ２＋Ｌ３−Ｌ）×Ａ］ （１３）
実施の形態１、４、６〜８のように、外部接続端子６が下部導電性板１６を有しない場合についての具体例を以下に示す。つまり、インプラントピン９１が接合材２を介して導電性板３２と接合されている場合、または、インプラントピン９１が直接、導電性板３２に圧入合されている場合である。例えば、伸縮部として接合材２のはんだの長さを２．０ｍｍ以上、はんだの断面積を０．５ｍｍ2以下とし、積層基板３の基板面積を２５ｃｍ2とし、上下側モールド金型内面の高さＬ１、Ｌ３と、溝の深さＬ２との和を、成形前のパワー半導体回路部材の高さＬで引いた値を０.０５ｍｍとする。曲げ強度σｆ＝７００ＭＰａの窒化ケイ素製の絶縁基板３１を用いた場合、式（１２）から、伸縮部のヤング率Ｅ１は、２０ＧＰａ以上、５０ＧＰａ以下の材料を用いることが好ましい。また、接合材２のはんだ、積層基板の基板、面積金型およびパワー半導体回路部材の高さが同条件で、積層基板３に曲げ強度σｆ＝５００ＭＰａの酸化アルミニウムを用いる場合、伸縮部のヤング率２０ＧＰａ以上、３６ＧＰａ以下の材料を用いることが好ましい。また、接合材２のはんだ、積層基板の基板、面積金型およびパワー半導体回路部材の高さが同条件で、積層基板３に曲げ強度σｆ＝４５０ＭＰａの窒化アルミニウムを用いる場合、伸縮部のヤング率２０ＧＰａ以上、３２ＧＰａ以下の材料を用いることが好ましい。
例えば、実施の形態２、３、５のように、インプラントピン９１や上部導電性板１７が下部導電性板を介して導電性板３２と接合されている場合についての具体例を以下に示す。例えば、伸縮部として接合材２のはんだの長さを１．０ｍｍ以上、はんだの断面積を１.０ｍｍ2以下とし、積層基板３の基板面積を２５ｃｍ2とし、上下側モールド金型内面の高さＬ１、Ｌ３と、溝の深さＬ２との和を、成形前のパワー半導体回路部材の高さＬで引いた値を０.０５ｍｍとする。更に、下部導電性板１６の断面積Ａ１を４.０ｍｍ2とする。曲げ強度σｆ＝７００ＭＰａの窒化ケイ素製の絶縁基板３１を用いた場合、式（１３）から、伸縮部のヤング率Ｅ１は、１０ＧＰａ以上、１００ＧＰａ以下の材料を用いることが好ましい。また、接合材２のはんだ、積層基板の基板、面積金型およびパワー半導体回路部材の高さ、下部導電性板１６の断面積が同条件で、積層基板３に曲げ強度σｆ＝５００ＭＰａの酸化アルミニウムを用いる場合、伸縮部のヤング率１０ＧＰａ以上、７２ＧＰａ以下の材料を用いることが好ましい。また、接合材２のはんだ、積層基板の基板、面積金型およびパワー半導体回路部材の高さが同条件で、積層基板３に曲げ強度σｆ＝４５０ＭＰａの窒化アルミニウムを用いる場合、伸縮部のヤング率１０ＧＰａ以上、６４ＧＰａ以下の材料を用いることが好ましい。
伸縮部は、封止絶縁材料４の熱膨張率（ＣＴＥ）に近いものが好ましい。好ましくは、熱膨張率（ＣＴＥ）は、１５×１０-6／Ｋ以上、２５×１０-6／Ｋ以下である。こうすることで、封止絶縁材料４による応力変形や、剥離を防ぐことができる。
以上において本発明は、上述した実施の形態に限らず、本発明の趣旨を逸脱しない範囲で種々変更可能である。例えば、各部の寸法や材料等は要求される仕様等に応じて種々設定される。
以上のように、本発明にかかる半導体装置および半導体装置の製造方法は、インバータなどの電力変換装置や種々の産業用機械などの電源装置や自動車のパワーコントロールユニットなどに使用されるパワー半導体装置に有用である。
１、１０１ パワー半導体チップ
２、１０２ 接合材
２１ 上部接合材
３、１０３ 積層基板
３１ 絶縁基板
３２ 導電性板
３３ 放熱板
４、１０４ 封止絶縁材料
６、１０６ 外部接続端子
８、１０８ 内部配線板
９、９１、１０９ インプラントピン
１２ 下側モールド金型
１３ 上側モールド金型
１４ 溝
１５ 隙間
１６ 下部導電性板
１７ 上部導電性板
１８ 中空構造
６１ 座屈部
６２ ノッチ
１０７ アルミワイヤー
１１８ ネジ端子

Claims (17)

  1. 半導体素子をおもて面に搭載した導電性板と、
    前記半導体素子と導電性板の少なくともおもて面とを内部に封入する封止樹脂と、
    前記導電性板と接続され、前記封止樹脂から外部に表出する外部接続端子と、
    を備え、
    前記外部接続端子が座屈部または伸縮部を有していることを特徴とする半導体装置。
  2. 前記外部接続端子はノッチを有し、前記座屈部は前記ノッチの部分であることを特徴とする請求項１に記載の半導体装置。
  3. 前記外部接続端子は、前記座屈部の角度が、１２０°以上、１７７°以下であることを特徴とする請求項１または２に記載の半導体装置。
  4. 前記外部接続端子は、外部に表出する端子と前記伸縮部とを備え、
    前記伸縮部は、前記導電性板と前記端子との間に設けられた接合材であることを特徴とする請求項１〜３のいずれか一つに記載の半導体装置。
  5. 前記外部接続端子は、下部導電性板と、上部導電性板と、前記下部導電性板と前記上部導電性板とを接続する端子と、前記伸縮部とを備え、
    前記伸縮部は、前記導電性板と前記下部導電性板との間に設けられた接合材であることを特徴とする請求項１〜３のいずれか一つに記載の半導体装置。
  6. 前記下部導電性板は、中空構造を有し、
    前記端子の前記座屈部は前記中空構造中に設けられていることを特徴とする請求項５に記載の半導体装置。
  7. 前記外部接続端子は、下部導電性板と、上部導電性板と、前記伸縮部とを備え、
    前記伸縮部は、前記導電性板と前記下部導電性板との間、および前記上部導電性板と前記下部導電性板との間に設けられた接合材であることを特徴とする請求項１に記載の半導体装置。
  8. 一端が前記半導体素子に接合されたインプラントピンの他端が圧入された内部配線板を備え、
    前記内部配線板が、前記接合材に接続されることを特徴とする請求項７に記載の半導体装置。
  9. 前記外部接続端子は、上部導電性板と、前記伸縮部とを備え、
    前記伸縮部は、前記導電性板と前記上部導電性板との間に設けられた接合材であることを特徴とする請求項１に記載の半導体装置。
  10. 前記外部接続端子は、上部導電性板と、前記導電性板と前記上部導電性板とを接続する端子と、前記伸縮部とを備え、
    前記伸縮部は、前記導電性板と前記端子との間に設けられた接合材であることを特徴とする請求項１〜３に記載の半導体装置。
  11. 前記外部接続端子は、下部導電性板と、前記伸縮部と、外部に表出する端子とを備え、
    前記伸縮部は、前記下部導電性板と前記導電性板との間に設けられた接合材であることを特徴とする請求項１〜３に記載の半導体装置。
  12. 前記伸縮部は、前記導電性板と前記端子との間、および前記上部導電性板と前記端子との間に設けられた接合材であることを特徴とする請求項１０に記載の半導体装置。
  13. 前記伸縮部は、前記下部導電性板と前記導電性板との間、および前記下部導電性板と前記端子との間に設けられた接合材であることを特徴とする請求項１１に記載の半導体装置。
  14. 前記外部接続端子が前記導電性板にかける圧力は、前記導電性板の曲げ強度の８０％より小さいことを特徴とする請求項１〜５、９〜１３のいずれか一つに記載の半導体装置。
  15. 前記接合材は、はんだであることを特徴とする請求項４〜１３のいずれか一つに記載の半導体装置。
  16. 前記接合材にかかる荷重は、前記導電性板の曲げ強度の９０％より小さいことを特徴とする請求項１５に記載の半導体装置。
  17. 半導体素子をおもて面に搭載した導電性板に、前記半導体素子と接続された外部接続端子を立設する第１工程と、
    モールド金型内に前記導電性板を設置する第２工程と、
    前記モールド金型に圧力を加え、前記外部接続端子を座屈または収縮させる第３工程と、
    前記モールド金型内に封止樹脂を注入し、前記半導体素子と前記導電性板の少なくともおもて面とを内部に封入する第４工程と、
    を含むことを特徴とする半導体装置の製造方法。
JP2018037994A 2018-03-02 2018-03-02 半導体装置および半導体装置の製造方法 Active JP7052426B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2018037994A JP7052426B2 (ja) 2018-03-02 2018-03-02 半導体装置および半導体装置の製造方法
US16/262,336 US10991650B2 (en) 2018-03-02 2019-01-30 Semiconductor device and method of manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018037994A JP7052426B2 (ja) 2018-03-02 2018-03-02 半導体装置および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2019153699A true JP2019153699A (ja) 2019-09-12
JP7052426B2 JP7052426B2 (ja) 2022-04-12

Family

ID=67767756

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018037994A Active JP7052426B2 (ja) 2018-03-02 2018-03-02 半導体装置および半導体装置の製造方法

Country Status (2)

Country Link
US (1) US10991650B2 (ja)
JP (1) JP7052426B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7107120B2 (ja) * 2018-09-14 2022-07-27 富士電機株式会社 半導体装置、半導体装置の製造方法
DE102019206523A1 (de) * 2019-05-07 2020-11-12 Zf Friedrichshafen Ag Leistungsmodul mit gehäusten Leistungshalbleitern zur steuerbaren elektrischen Leistungsversorgung eines Verbrauchers
US11587861B2 (en) * 2020-03-30 2023-02-21 Fuji Electric Co., Ltd. Semiconductor device and manufacturing method thereof
DE102020114442A1 (de) * 2020-05-29 2021-12-02 Danfoss Silicon Power Gmbh Halbleiterbauelement
EP4050650A1 (en) * 2021-02-25 2022-08-31 Infineon Technologies AG Power semiconductor module arrangement
DE102021209438A1 (de) 2021-08-27 2023-03-02 Robert Bosch Gesellschaft mit beschränkter Haftung Leistungshalbleiterbauteil und Verfahren zur Herstellung eines Leistungshalbleiterbauteils

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59185854U (ja) * 1984-04-11 1984-12-10 株式会社日立製作所 半導体装置
JPH08195458A (ja) * 1995-01-19 1996-07-30 Fuji Electric Co Ltd 半導体装置
JP2000243880A (ja) * 1999-02-19 2000-09-08 Sanyo Electric Co Ltd 半導体装置とその製造方法
JP2008294275A (ja) * 2007-05-25 2008-12-04 Mitsubishi Electric Corp 電力半導体装置
JP2010021338A (ja) * 2008-07-10 2010-01-28 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2014090017A (ja) * 2012-10-29 2014-05-15 Fuji Electric Co Ltd パワー半導体モジュール
WO2015151235A1 (ja) * 2014-04-01 2015-10-08 富士電機株式会社 半導体装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000200804A (ja) * 1998-10-30 2000-07-18 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
US8617455B2 (en) * 2009-05-28 2013-12-31 Corning Incorporated Aligned porous substrates by directional melting and resolidification
JP4766162B2 (ja) * 2009-08-06 2011-09-07 オムロン株式会社 パワーモジュール
JP5527330B2 (ja) * 2010-01-05 2014-06-18 富士電機株式会社 半導体装置用ユニットおよび半導体装置
JP2013258321A (ja) * 2012-06-13 2013-12-26 Fuji Electric Co Ltd 半導体装置
JP6519305B2 (ja) * 2015-05-11 2019-05-29 富士電機株式会社 封止材用シリコーン樹脂組成物及び該組成物を用いたパワー半導体モジュール
DE112016007432B4 (de) * 2016-11-11 2023-06-22 Mitsubishi Electric Corporation Halbleitervorrichtung, Invertereinheit und Automobil
DE112017007029T5 (de) * 2017-02-09 2019-10-31 Mitsubishi Electric Corporation Halbleitervorrichtung und Leistungsumwandlungsvorrichtung
WO2019043806A1 (ja) * 2017-08-30 2019-03-07 三菱電機株式会社 電力変換装置
JP7275493B2 (ja) * 2018-08-07 2023-05-18 富士電機株式会社 半導体装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59185854U (ja) * 1984-04-11 1984-12-10 株式会社日立製作所 半導体装置
JPH08195458A (ja) * 1995-01-19 1996-07-30 Fuji Electric Co Ltd 半導体装置
JP2000243880A (ja) * 1999-02-19 2000-09-08 Sanyo Electric Co Ltd 半導体装置とその製造方法
JP2008294275A (ja) * 2007-05-25 2008-12-04 Mitsubishi Electric Corp 電力半導体装置
JP2010021338A (ja) * 2008-07-10 2010-01-28 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2014090017A (ja) * 2012-10-29 2014-05-15 Fuji Electric Co Ltd パワー半導体モジュール
WO2015151235A1 (ja) * 2014-04-01 2015-10-08 富士電機株式会社 半導体装置

Also Published As

Publication number Publication date
US20190273041A1 (en) 2019-09-05
JP7052426B2 (ja) 2022-04-12
US10991650B2 (en) 2021-04-27

Similar Documents

Publication Publication Date Title
JP7052426B2 (ja) 半導体装置および半導体装置の製造方法
US10510640B2 (en) Semiconductor device and method for manufacturing semiconductor device
KR101204187B1 (ko) 소성 접합을 이용한 파워 모듈 및 그 제조 방법
US9418930B2 (en) Power module
CN105612613B (zh) 半导体装置
JP4569473B2 (ja) 樹脂封止型パワー半導体モジュール
JP6755386B2 (ja) 電力用半導体モジュールおよび電力用半導体モジュールの製造方法
US8058722B2 (en) Power semiconductor module and method of manufacturing the same
US9171773B2 (en) Semiconductor device
CN101073151B (zh) 具有增强散热性的半导体封装结构
WO2016152258A1 (ja) 半導体装置
JP4254527B2 (ja) 半導体装置
JP7241163B2 (ja) 電子モジュールとその製造方法
US20090237890A1 (en) Semiconductor device and method for manufacturing the same
WO2017183580A1 (ja) 半導体装置、パワーモジュール及びその製造方法
JP2021145036A (ja) 半導体装置の製造方法及び半導体装置
JP6972174B2 (ja) 半導体装置および半導体装置の製造方法
CN101819955B (zh) 具有增强散热性的半导体封装结构
JP7419781B2 (ja) 半導体モジュール
TWI823697B (zh) 多面導熱功率元件
KR102661089B1 (ko) 파워모듈용 세라믹 기판, 그 제조방법 및 이를 구비한 파워모듈
CN221057406U (zh) 一种具有银浆烧结层的功率模块
CN216145615U (zh) 半导体电路
WO2024029385A1 (ja) 半導体装置
US20210305144A1 (en) Semiconductor device and manufacturing method thereof

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210215

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20211206

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211214

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220210

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220301

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220314

R150 Certificate of patent or registration of utility model

Ref document number: 7052426

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150